KR840000385B1 - Bus connection system - Google Patents

Bus connection system Download PDF

Info

Publication number
KR840000385B1
KR840000385B1 KR1019800000176A KR800000176A KR840000385B1 KR 840000385 B1 KR840000385 B1 KR 840000385B1 KR 1019800000176 A KR1019800000176 A KR 1019800000176A KR 800000176 A KR800000176 A KR 800000176A KR 840000385 B1 KR840000385 B1 KR 840000385B1
Authority
KR
South Korea
Prior art keywords
processing unit
central processing
bus
printed circuit
driver
Prior art date
Application number
KR1019800000176A
Other languages
Korean (ko)
Other versions
KR830002282A (en
Inventor
미쓰오 구라가께
Original Assignee
후지쓰후 아낙크 가부시끼 가이샤
이나바 세이우 에몽
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰후 아낙크 가부시끼 가이샤, 이나바 세이우 에몽 filed Critical 후지쓰후 아낙크 가부시끼 가이샤
Priority to KR1019800000176A priority Critical patent/KR840000385B1/en
Publication of KR830002282A publication Critical patent/KR830002282A/en
Application granted granted Critical
Publication of KR840000385B1 publication Critical patent/KR840000385B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system

Abstract

Data transmission and reception between a central processing unit, a memory, an input/output control circuit or a like peripheral circuit is performed via a bus in this bus connection system. Thus, a plurality of buses are each connected to the central processing unit via a driver and a receiver, and the driver and the receiver are controlled by the central processing unit.

Description

버스 접촉 시스템Bus contact system

제1도는 종래의 데이터 처리 장치의 접속 구성도.1 is a connection configuration diagram of a conventional data processing apparatus.

제2도는 제1도에 예시된 종래의 데이터 처리 장치에 사용되는 인쇄 회로판과 백 패널(back panel) 사이의 관계를 설명하는 약도.FIG. 2 is a schematic diagram illustrating a relationship between a printed circuit board and a back panel used in the conventional data processing apparatus illustrated in FIG.

제3도는 본 발명의 실시예를 설명하는 블록선도.3 is a block diagram illustrating an embodiment of the invention.

제4도는 제3도에 예시된 본 발명의 실시예에 사용된 인쇄 회로판과 백 패널 사이의 관계를 도시는 약도.4 is a diagram showing a relationship between a printed circuit board and a back panel used in the embodiment of the present invention illustrated in FIG.

제5도는 본 발명의 다른 실시예를 설명하는 블록선도.5 is a block diagram illustrating another embodiment of the present invention.

본 발명은 중앙 처리 장치와 기억장치나 또는 입력/출력 제어 회로 등의 주변 회로 사이의 데이터 송, 수신이 버스를 통하여 행해지는 버스 접촉 시스템에 관한 것이다.The present invention relates to a bus contact system in which data transmission and reception between a central processing unit and a storage unit or peripheral circuits such as an input / output control circuit are performed via a bus.

중앙 처리 장치 인쇄 회로판과 기억장치 또는 입력/출력 제어 회로 등의 주변 회로의 인쇄 회로판이 백패널에 의해 접속된 데이터 처리 장치는 통상 제1도에 도시한 바와 같이 중앙 처리 장치(1)와 드라이버(2)와 수신기(3)로 구성된 중앙처리 장치 인쇄 회로판(4)과, 백 패널 버스(5)와 주변 회로 인쇄 회로판(6~9)을 가진다. 중앙 처리 장치(1)가 데이터를 송, 수신할 때 드라이버(2)용 제어 신호 a와 수신기(3)용 제어신호 b가 중앙 처리 장치(1)로부터 인가된다.A data processing device in which a printed circuit board of a central processing unit printed circuit board and a peripheral circuit such as a storage device or an input / output control circuit is connected by a back panel is typically a central processing unit 1 and a driver 2 as shown in FIG. ) And a central processing unit printed circuit board 4 composed of a receiver 3, a back panel bus 5, and peripheral circuit printed circuit boards 6-9. When the central processing unit 1 transmits and receives data, the control signal a for the driver 2 and the control signal b for the receiver 3 are applied from the central processing unit 1.

중앙 처리 장치 인쇄 회로판(4)과 주변 회로 인쇄 회로판(6~9)을 제2도에 예시한 바와 같이 백 패널(10)의 버스(5)와 연결된 접속기(11)와 전원 접속기(12)(13)에 상기 인쇄 회로판들의 접속부들(11')(12')(13')을 삽입시킴으로써 버스(5)를 통해 서로 접속된다.As shown in FIG. 2, the central processing unit printed circuit board 4 and the peripheral circuit printed circuit boards 6 to 9 are connected to the bus 11 of the back panel 10 and the power connector 12 ( 13 is connected to each other via the bus 5 by inserting the connections 11 ', 12' and 13 'of the printed circuit boards.

그러나 이러한 종래의 장치는 버스(5)에 접속될 수 있는 주변 회로 인쇄 회로판의 수효가 중앙 처리 장치인쇄 회로판(4)에 탑재(搭載)된 드라이버의 팬-아우트(fan-out)의 수효에 의해 제한되어 중앙처리 장치(1)의 처리 능력을 제한할 뿐만 아니라 버스선의 길이를 증가시키면 신호 송신이 지연되는 등의 결점을 내재하고 있었다.However, such a conventional device has a number of peripheral circuit printed circuit boards that can be connected to the bus 5 by the number of fan-outs of the driver mounted on the central processing unit printed circuit board 4. In addition to limiting the processing capacity of the central processing unit 1, there is a drawback in that the signal transmission is delayed when the bus line length is increased.

본 발명의 목적은 중앙 처리 장치와 접속할 수 있는 주변회로 인쇄 회로판의 수효를 증가시키도록 한 개의 중앙처리 장치에 다수에 버스를 접속할 수 있는 데이터 처리 장치용 버스 접속 시스템을 제공하는데 있다.It is an object of the present invention to provide a bus connection system for a data processing apparatus capable of connecting a bus to a plurality of central processing units so as to increase the number of peripheral printed circuit boards that can be connected to the central processing unit.

본 발명의 버스 접속 시스템을 요약하면 중앙처리 장치와 주변회로 사이의 데이터 송, 수신이 버스를 통하여 행해지는 데이터 처리 장치에서, 중앙처리 장치와 다수의 버스는 중앙처리 장치에 의해 제어되는 수신기와 드라이버를 통하여 각기 서로 연결된다.In summary, in the bus connection system of the present invention, in a data processing device in which data transmission and reception between the central processing unit and peripheral circuits are performed through a bus, the central processing unit and the plurality of buses are controlled by the central processing unit. Are connected to each other through.

이하 첨부 도면에 의거 본 발명을 상세히 설명한다.BEST MODE Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

제3도는 본 발명의 제1실시예를 성멸하는 블록선도로써, 2개의 버스가 한 개의 중앙처리 장치에 접속되어 있다. 제3도에서 2개의 드라이버(15)(17)와 2개의 수신기(16)(18)가 중앙처리 장치 인쇄 회로판(19)상에 탑재된 한개의 중앙처리 장치(14)에 제공되는데, 이중 드라이버(15)와 수신기(16)는 버스(20)에 접속되고, 드라이버(17)와 수신기(18)는 버스(21)에 접속된다. 상기 버스(20)(21)들에는 기억장치, 입, 출력 제어 회로 등이 장착된 주변회로 인쇄회로판이 접속된다. 상기 드라이버(15)(17)와 수신기(16)(18)는 중앙처리 장치(14)로부터 인가된 제어 신호 c 내지 f에 의해 제어된다.3 is a block diagram for destroying the first embodiment of the present invention, in which two buses are connected to one central processing unit. In FIG. 3 two drivers 15, 17 and two receivers 16, 18 are provided to one central processing unit 14 mounted on the central processing unit printed circuit board 19, a dual driver. 15 and the receiver 16 are connected to the bus 20, and the driver 17 and the receiver 18 are connected to the bus 21. Peripheral printed circuit boards equipped with memory devices, input / output control circuits, and the like are connected to the buses 20 and 21. The drivers 15, 17 and receivers 16, 18 are controlled by control signals c to f applied from the central processing unit 14.

제4도는 백 패널(26)과 인쇄 회로판(19)(22~25) 사이의 관계를 간략하게 예시한 것으로, 백 패널(26)의 버스(20)(21)에는 각각 접속기(27) 및 접속기(28)가 접속되며, 중앙처리 장치 인쇄회로판(19)은 그 접속 부분(27')(28')들을 통하여 버스(20)와 버스(21)에 각각 접속되고, 주변 회로 인쇄 회로판(22)(23)은 그 접속부분(27')을 통하여 버스(20)에 접속되고, 주변 회로 인쇄 회로판(24)(25)은 그 접속 부분(28')을 통하여 버스(21)에 접속된다.4 briefly illustrates the relationship between the back panel 26 and the printed circuit boards 19 (22 to 25), wherein the buses 27 and 21 of the back panel 26 are connected to the connector 27 and the connector, respectively. 28 are connected, and the central processing unit printed circuit board 19 is connected to the bus 20 and the bus 21 via the connecting portions 27 'and 28', respectively, and the peripheral circuit printed circuit board 22 23 is connected to the bus 20 via the connection part 27 ', and the peripheral circuit printed circuit boards 24 and 25 are connected to the bus 21 via the connection part 28'.

상술한 바와 같이 2개의 버스(20)(21)가 한 개의 중앙처리 장치(14)에 접속되고 주변 회로 인쇄 회로판(22~25)은 버스(20)와 버스(21)에 각각 접속될 수 있어 단지 한 개의 버스가 중앙처리 장치에 접속되는 종래의 기술에 비해 2배의 주변 회로 인쇄 회로판을 중앙처리 장치에 접속시킬 수 있다.As described above, two buses 20 and 21 may be connected to one central processing unit 14, and peripheral circuit printed circuit boards 22 to 25 may be connected to the bus 20 and the bus 21, respectively. Two times the peripheral circuit printed circuit board can be connected to the central processing unit compared to the prior art in which only one bus is connected to the central processing unit.

제5도는 데이터 처리 장치의 처리 능력을 증가시키기 위해 2개의 중앙처리 장치가 사용된 본 발명의 다른 실시예를 예시한 블록선도로써, 중앙처리 장치(29)(30)는 컴퓨터 버스(31)에 접속되는데, 그중 한 개의 중앙처리 장치(29)는 드라이버(31) 및 수신기(32)를 통하여 버스(39)에 그리고 드라이버(33) 및 수신기(34)를 경유하여 버스(40)에 접속되며, 또 하나의 다른 중앙처리 장치(30)는 드라이버(35) 및 수신기(36)를 통하여 버스(39)에 그리고 드라이버(37) 및 수신기(38)를 경유하여 버스(40)에 접속된다. 상기 버스(39) 및 버스(40)에는 각각 주변 회로 인쇄 회로판(41~46)이 그들과 중앙처리 장치(29)와 중앙처리 장치(30) 사이의 데이터 송, 수신을 수행하기 위해 접속된다. 제어 신호 g 내지 j는 중앙처리 장치(29)로부터 드라이버(31)(33)와 수신기(32)(34)에 인가되며, 제어신호 k 내지 n은 중앙처리 장치(30)로부터 드라이버(35)(37)와 수신기(36)(38)에 각각 인가된다.5 is a block diagram illustrating another embodiment of the present invention in which two central processing units are used to increase the processing power of the data processing unit, wherein the central processing units 29 and 30 are connected to the computer bus 31. As shown in FIG. One central processing unit 29 is connected to the bus 40 via the driver 31 and the receiver 32 and to the bus 40 via the driver 33 and the receiver 34, Another central processing unit 30 is connected to bus 40 via driver 35 and receiver 36 and via driver 37 and receiver 38. Peripheral printed circuit boards 41 to 46 are respectively connected to the bus 39 and the bus 40 to perform data transmission and reception between them and the central processing unit 29 and the central processing unit 30. The control signals g to j are applied from the central processing unit 29 to the drivers 31 and 33 and the receivers 32 and 34, and the control signals k to n are transmitted from the central processing unit 30 to the driver 35 ( 37) and receivers 36 and 38, respectively.

따라서, 중앙처리 장치(29)(30)는 버스(39)(40)를 공용할 수 있다. 드라이버(35) 및 수신기(36)가 생략되면 단지 한 개의 중앙처리 장치(29)가 버스(39) 및 버스(40)에 접속되며 다른 중앙처리 장치(30)는 한 개의 버스(40)에 접속된다. 중앙처리 장치 인쇄 회로판은 두 개의 중앙처리 장치(29)(30)와, 드라이버(31)(33)(35)(37)와, 수신기(32)(34)(36)(38)를 탑재하기 위해 형성되지만 이 인쇄회로판은 또한 증앙처리 장치(29), 드라이버(31)(33), 수신기(32)(34)를 탑재한 것과 중앙처리 장치(30), 드라이버(35)(37), 수신기(36)(38)를 탑재한 것으로 두 개로 구분될 수 있다.Thus, the central processing unit 29, 30 may share the bus 39, 40. If the driver 35 and receiver 36 are omitted, only one central processing unit 29 is connected to bus 39 and bus 40 and the other central processing unit 30 is connected to one bus 40. do. The central processing unit printed circuit board mounts two central processing units 29, 30, drivers 31, 33, 35, 37, and receivers 32, 34, 36, 38. This printed circuit board is also equipped with an augmentation processing unit 29, drivers 31, 33, receivers 32, 34, and a central processing unit 30, drivers 35, 37, receivers. Equipped with (36) (38) can be divided into two.

전술한 바와 같이 본 발명에 의하면 다수의 버스가 중앙처리 장치로부터의 제어 신호에 의해 작동이 제어되는 다수의 드라이버 및 수신기를 통하여 중앙처리 장치에 접속되기 때문에 종래의 기술과 동일한 수효의 주변 회로판이 각 버스에 접속될 수 있으므로 한 개의 중앙처리 장치에 접속될 수 있는 주변 회로 인홰 회로판의 수효를 증가시킬 수 있다.As described above, according to the present invention, since the plurality of buses are connected to the central processing unit through a plurality of drivers and receivers whose operation is controlled by a control signal from the central processing unit, the same number of peripheral circuit boards as in the prior art is obtained. Since it can be connected to a bus, the number of peripheral circuit printing circuit boards that can be connected to one central processing unit can be increased.

따라서, 소용량의 기억장치를 탑재한 다수의 경제적인 인쇄 회로판을 사용하는 대용량의 외부 기억장치를 제조하는 것이 용이하며 데이터 처리 장치의 처리 기능을 확대시킬 수 있는 경제적인 효과를 기대할 수 있다.Therefore, it is easy to manufacture a large capacity external storage device using a large number of economical printed circuit boards equipped with a small capacity memory device, and an economic effect that can expand the processing function of the data processing device can be expected.

본 발명의 신규 개념의 범위를 이탈함이 없이 많은 수정과 변형이 가능함은 자명한 일이 아닐 수 없다.It is obvious that many modifications and variations are possible without departing from the scope of the novel concept of the invention.

Claims (1)

중앙처리 장치와 제1, 제2의 다수의 주변회로 사이에서 데이터의 송, 수신을 행하는 데이터 처리 장치의 버스 접속 시스템에 있어서, 제1의 다수의 주변 회로를 구성하는 주변 회로 각각에 연결된 제1버스와, 상기 제1버스에 중앙처리 장치를 선택적으로 연결하기 위한 제1드라이버와 제1수신기와, 제2의 다수의 주변 회로를 구성하는 주변 회로 각각에 연결된 제2버스와, 상기 제2버스와 중앙처리 장치에 연결된 제2드라이버와 제2수신기와, 상기 제1, 제2드라이버와 상기 제1, 제2수신기의 동작을 제어하기 위한 제어 신호를 공급하는 중앙처리 장치로 구성된 것을 특징으로 하는 데이터 처리 장치의 버스 접속 시스템.A bus connection system of a data processing device that transmits and receives data between a central processing unit and a plurality of first and second peripheral circuits, the first connection being connected to each of the peripheral circuits constituting the first plurality of peripheral circuits. A bus, a first driver and a first receiver for selectively connecting a central processing unit to the first bus, a second bus connected to each of peripheral circuits constituting a second plurality of peripheral circuits, and the second bus And a second driver and a second receiver connected to the central processing unit, and a central processing unit for supplying a control signal for controlling the operation of the first and second drivers and the first and second receivers. Bus connection system of data processing unit.
KR1019800000176A 1980-01-18 1980-01-18 Bus connection system KR840000385B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019800000176A KR840000385B1 (en) 1980-01-18 1980-01-18 Bus connection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019800000176A KR840000385B1 (en) 1980-01-18 1980-01-18 Bus connection system

Publications (2)

Publication Number Publication Date
KR830002282A KR830002282A (en) 1983-05-23
KR840000385B1 true KR840000385B1 (en) 1984-03-27

Family

ID=19215229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019800000176A KR840000385B1 (en) 1980-01-18 1980-01-18 Bus connection system

Country Status (1)

Country Link
KR (1) KR840000385B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NZ507688A (en) * 2000-04-19 2001-03-30 Chen Jae Han Sewing fabric sheets, typically having one smooth side and one fur-like side, by forming folded edge on first sheet and then sewing on edge abutting second sheet

Also Published As

Publication number Publication date
KR830002282A (en) 1983-05-23

Similar Documents

Publication Publication Date Title
US4322794A (en) Bus connection system
KR880010365A (en) Bus Interface Circuits for Digital Data Processors
KR850000718A (en) Multi Processor System
US3643223A (en) Bidirectional transmission data line connecting information processing equipment
SE8001055L (en) DEVICE FOR ASYNCHRONIC TRANSPORTATION OF DATA BETWEEN ACTIVE FUNCTIONAL DEVICES
KR960042413A (en) Data processing system
US5623611A (en) Data processing apparatus having a bidirectional interface with receiving buffers, three-state buffers, and enable terminals for automatically switching the direction of data transmission and reception
KR840000385B1 (en) Bus connection system
AU6672681A (en) Data transmission
US5313619A (en) External clock unit for a computer
KR100242591B1 (en) Apparatus having skew compensation circuit and control method thereof
JP3282396B2 (en) Signal transmission method
KR880002506Y1 (en) Duble pot circuit of crt terminal
KR920004415B1 (en) A circuit and a method for transfering data
US6434646B1 (en) Signal distribution system and method based on bus arrangement
JPS6347106Y2 (en)
KR0134119Y1 (en) Data interface circuit of one-chip microcomputer and main computer system
KR100430235B1 (en) Circuit for controlling data transfer between system board and sub-board using common data/address bus line
KR900006548B1 (en) Method of and circuit for sharing parallel data
JPS5932025A (en) Bidirectional bus extending system
KR920008607A (en) Computer system with interface of selector board for system expansion function
SU771656A1 (en) Information input-output device
JPS6020651A (en) Control system of optical multiplex transmitter
SU851387A1 (en) Interfacing device for homogeneous computer system
JPS5567820A (en) Optical bus control unit