KR820002217B1 - 확장 가능한 디지탈 스위칭 회로망 - Google Patents

Abstract

내용 없음.

Description

확장 가능한 디지탈 스위칭 회로망

제1도는 본 발명에서의 분배제어시스템의 블록 다이아그램.

제2도는 본 발명에서의 스위칭 회로망이 일정량 확장 가능성을 나타낸 도면.

제3도는 본 발명에서의 멀티포트 스위칭 소자의 개략적인 블록 다이라그램.

제4도는 본 발명에서의 스위칭 회로망의 일평면을 나타낸 도면.

제5a도, 제5b도, 제5c도 및 제5d도는 본 발명에서의 스위칭 회로망의 확장을 나타내는 도면.

제6도는 라인 터미날 서브 유니트의 블록 다이아그램.

제7도는 트렁크 터미날 서브 유니트의 블록 다이아그램.

제8도는 본 발명에서의 멀티포트 스위칭 소자의 버스의 개략도.

제9도는 본 발명에서의 멀티포트 스위칭소자의 한 포트의 논리의 블록 다이아그램.

제10a도, 제10b도, 제10c도, 제10d도 및 제10e도는 본 발명에서의 사용된 채널워드 포맷을 나타낸다.

제11a도, 제11b도, 제11c도 및 제11d도는 본 발명에서 사용되는 부수적인 채널워드 포맷의 도면.

제12도는 본 발명에서의 스위칭 회로망을 통한 터미날 사이의 대표적인 접속도.

제13a도, 제13b도, 제13c도, 제13d도, 제13e도, 제13f도, 제13g도, 제13h도는 본 발명에서의 스위칭 소자의 동작을 나타내는 타이밍 다이아 그램.

제14a도, 제14b도, 제14c도, 제14d도 및 제14e도는 본 발명에서의 스위칭 소자의 동작을 나타내는 상세한 타이밍 다이아 그램.

제15도는 본 발명에서의 스위칭 소자의 TDM버스라인을 나타낸 도면.

본 발명은 일반적으로 톨(toll), 텐덤(tendem), 지방, 국부, 집중 및 확장을 위해 확장 가능한 가입자라인, 트렁크 트래픽 용량 분배 제어디지탈 통신 및 컴퓨터 시스템과 디지탈 스위칭 회로망과 전화교환에 관한 것이다.

본 발명은 또한 멀티프로세서 혹은 멀티컴퓨터 통신시스템에서 프로세서나 컴퓨터의 제1그룹에 의해 제공되는 데이타 처리기능 혹은 기타 터미날 처리 기능에 대하여 제2의 풀(pool)프로세서 그룹은 독립적으로 다른 큰 그룹의 터미날에 관련하여 다른 처리 기능을 갖지만, 서로 상이한 두 개의 프로세서 혹은 컴퓨터 그룹 사이의 통신 및 데이타 교환은 디지탈 스위칭 회로망을 통해 공통의 전송선간에 이루어지는 시스템에 관한 것이다. 본 발명은 또한 회로망에서 일방(one-side), 쌍방 및 다방 스위치로서 회로망 응용 조건에 따라 입구 혹은 출구로서 동작하는 포트(port)로 특징지워지는 멀티포트 스위칭 소자에 관한 것이다.

최근의 전화스위칭 시스템에서는, 가입자와 트렁크의 상태를 나타내는 데이타가 기억되어야 한다. 데이타는 회로망, 가입자의 서비스등급, 트렁크콜의 등급, 디렉터리(directory)번호의 장치 번호에의 변환, 장치번호의 디렉터리번호에의 변환 등의 신호로에 따라 결정된다. 종래의 중앙 제어 시스템에서는 그 데이타는 공통 메모리에서 얻을 수 있으며, 안전 및 신뢰도를 위하여 2중으로 되어있고 중앙 제어 컴퓨터에 의해서 추출데이타에 의하여 일련동작으로서 이룩될 수 있었다. 종래의 멀티 프로세싱 공통 제어시스템은 데이타를 동시에 얻기 위해서 공통 메모리에 의하여 이룩되고 프로세서가 한 개 이상 필요하였으나, 프로세서의 수가 증가함에 따라 생산의 실제 손실과 혼신(interference)문제가 증가하게 되었다.

제어 및 분배 데이타처리의 비중앙화는 중앙제어 시스템 특유의 문제점을 해결하기 위한 것이나, 종래의 전 시스템에 걸쳐 기억 프로그램 제어기가 분배된 스위칭 시스템은 미국특허 3974343에 기술되어 있다. 또다른 종래의 점진적으로 제어되는 분산제어 스위칭 시스템은 미국특허 3860761에 기술되어 있다.

종래의 시스템에서는 멀티프로세싱에 의해 증가된 처리능력을 제공하도록 하는 처리기능의 고능률을 얻도록 하는 것에 초점을 맞추어 왔다. 그러나 소프트웨어 패키지간의 원치않는 상호 영향 때문에 결과적으로 소프트웨어의 특징의 변경 및 추가에 의해 현재 동작중인 다른 특징과 비교할 수 없을 정도로 혼신이 된다.

종래의 공통 제어 구조의 문제점의 이유는 그것이 멀티프로세서 시스템이건 아니건간에 기억프로그램제어 프로세싱 기능이 시간에 따라 발생하고 종료되는 트래픽의 요구에 따라 임의적으로 다수의 일을 공유하여야 하기 때문에 기억된 소프트웨어 패키지의 효율적인 동작이 이루어질 수 없었다.

본 발명에서는 특별히 분배된 제어 혹은 중앙 콤플렉스 없이 사용되는 처리기능의 그룹을 재공한다. 따라서, 어떤 서브 시스템의 제어기능의 그룹은 그 서브 시스템에 종속된 프로세서에 의해 수행된다. 그러나 상기 서브시스템의 다른 처리 기능이 따른 프로세서에 의해 수행되는 것이 좀더 효율적일 때에는 다른 프로세서에 의해 수행된다.

또한 본 발명에서는, 멀티채널 부호와 PCM음성 샘플 혹은 회로망에 의해 전달되는 터미날간의 데티타 뿐 아니라 회로망을 통한 동일 전송올에 의해 경로 선택 및 기탕의 제어신호를 포함하는 스위칭 회로망 구조가 제공된다. 라인 혹은 트링크 혹은 기타의 데이타 소스로부터의 데이타를 전달하는 각 터미날은 다른 터미날 유니틀를 통해서 다른 터미날에 통신을 하고 스위칭 회로망을 통해서 다른 터미날 유니트에의 길을 제공하고 유지하고 종결시키기 위한 각종 장치와 제어논리를 포함하고 있다. 모든 프로세서간의 통신은 스위칭 회로망을 통해서 이루어진다.

시간 및 공간 스위칭 모두를 제공하는 스위칭 소자를 포함하는 그룹 스위치는 서비스를 붕괴시키지 않고 또 현재의 접속을 재배열하지 않고 약 120부터 128000 터미날 혹은 그 이상까지 일정하게 확장 가능하여 증가되는 트래픽 로우드에 적용할 수 있으며 실제적으로는 불로킹 회로망으로 동작한다. 잘못된 스위치소자는 쉽게 자동적으로 확인되고 분리되어 트래픽에서 통과한다.

본 발명에서는 멀티포트 일방 스위칭 소자가 입구/출구 구조로 배열될 수 있는 그룹 스위치가 제공된다. 예를 들어 ST구조에서 공간 및 시간 스위칭을 포함하는 8×8 스위치들이다. 스위칭 소자의 회로망을 통한 경로선택은 음성 채널에 의해 전달되는 제어 지령에 의해 수행된다.

또한, 반사스위칭 장치가 제공되어, 예로서 제2단 스위치에서의 경로 셋업은 제3단이 제공되지 않을때 음성 선로를 통해서 폴디드 회로망(folded network)을 형성하도록 반사된다. 그란 제2단 스위치의 출구는 회로망 확장시 미래의 연결을 위해 남겨져 있게 된다. 제3단으로서 확장시에는 제2단의 가능한 출구를 제3단 스위치의 입력에 연결시키게 된다.

도면을 통해 본 발명을 설명하면 제1도는 분배제어 디지탈 스위칭 시스템의 블록 다이아그램 나타내는 것으로 본 시스템에서는 그룹 스위치(10)을 통해서 터미날간의 터미날 유니트에 의해 제공되는 커플링 데어타의 전송로를 제공하도록 터미날 유니트 사이의 다수의 연결점을 스위칭한다.

본 발명에서의 터미날 유니트는 그룹 스위치의 매평면에서 제1단 스위치에 종료되는 터미날그룹을 보조하는 서브시스템이다. 각 터미날 유니트에는 8개의 엑세스 스위치가 있는데, 그 스위치를 통해서 터미날로부터의 데이타는 그룹스위치(10)에 연결된다.

또한 본 발명에서의 터미날 서브 유니트는 엑세스 스위치의 안전쌍에 종료되는 터미날 그룹을 보조하는 터미날 유니트의 서보 시스템이다. 각 터미날유니트에는 액세스 스위치의 안정쌍이 4개가 포함되어 있다. 각 터미날에서의 PCM데이타는 예를 들어, 본 발명과 같은 양수인에게 양도된 미국특허 출원 No. 773,713(1977년 3월 3일출원)에 기재된 형태의 전화라인 회로로부터의 신호이다.

터미날 유니트(12), (14) 및 (16)은 상징적으로 나타내져 있다. 그러나 그룹 스위치(10)에 의해서 128터미날 유니트 혹은 그 이상의 스위칭이 가낭하다. 그러므로, 터미날유니트(12), (14) 및 (16) 단순히 도시되어 있다. 각 터미날 유니트 인터페이싱 기능을 가지고 있다. 예로서, 터미날 유니트(12)에 나타내신 터미날 서브유니트(18), (20), (22), (24)인 4개의 서브 유니트의 480 트렁크 즉 1920, 가입자라인 터미날과의 인터페이싱이 가능하다.

쌍방향성 가입자 라인 30회선을 멀티 플렉싱하는 32채널 멀티플렉스 디지탈라인은 터미날 유니트에 연결된다.

터미날유니트(12)와 같은 각 터미날 유니트는 각기 2개의 단 방향성 전송로를 포함하는 다수의 멀티플렉스 전송링크에 의해 그룹스위치(10)에 연결된다. 터미날 유니트(12)의 각 터미날 서브 유니트(18), (20), (22), (24)는 상기한 두개의 전송링크에 의해 그룹스위치(10)의 각 편면에 연결된다. 따라서, 터미날 서브유니트(18)은 전송링크(26) 및 (28)에 의해 그룹 스위치(10)의 평면 0에 의해 연결되고, 전송링크(30) 및 (32)에 의해 그룹스위치(10)의 평면(1)과 (2)에 연결된다.

또한 터미날 서브 유니트(18)과 마찬가지 방법으로, 서브유니트(20), (22) 및 (24)도 그룹스위치의 각 해당평면에 연결된다.

각 전송링크(26), (28), (30) 및 (32) 는 터미날 유니트(18)에 나타나 있다시피 쌍방향성으로서 각 전송로가 한 방향의 데이타 흐름만이 가능하게 하는 단방향성 전송로의 쌍으로 이루어져 있다. 각 단방향서 전송로를 통해 32채녈의 디지탈 정보가 직렬 비트 포맷으로 시분할 멀티플렉스(TDM)되어 전송된다.

TDM 포맷의 각 프레임에는 32채널이 포함되어 있는데, 각 채널에 정보가 16비트로 구성되어 있고, 비트전송율은 4,096Mb/S이다. 이러한 전송율은 전시스템에 걸쳐서 클록되며, 따라서 본 시스템은 비율동기라고 특정지을 수 있다.

후술하겠지만, 본 시스템은 위상 비동기이기 때문에, 한 프레임의 데이타 비트가 다른 스위칭소자에 의해 수신되건 또는 한 스위칭소자의 딴 포트에서 수신되건간에 일정한 위상관계를 갖고있지 않다. 이러한 비율동기이고 위상 비동기인 스위칭 시스템은 그룹 스위치와 액세스위치에서 다수의 멀티포트 스위칭소자에 의해 제작될 수 있다.

디지탈 음성 샘플이 시스템내의 어느곳에 전송되거나 혹은 특정 터미날로부터 수신될 때 터미날을 연결시키는 스위칭 소자간의 전송로상에 정확한 채널의 시간 멀티플렉스가 되어야 한다. 터미날은 상호 연결시키는 채널이 변환될 수 있기 때문에 시간 슬로트, 교환이 시위칭소자에 의해 제공된다. 시간 슬로트 교환, 즉, 한채널의 데이타와 다른 채널의 데이다의 위치를 교환시키는 것은 공지의 사실이고, 예를들어 본 발명의 양수인과 동일인에게 양도된 미국 특허출원 No. 766,396(1977년 2월 7일 출원)에 기술되어 있다.

후술되겠지만, 인가되는 모든 입력에 대해 보통 1프레임 시간이내에 32채널 시간 시위치와 16포트 공간 스위치로서 동작하는 16포트 스위칭 소자를 포함하는 독특한 멀티포트 스위칭 매커니즘이 제공된다. 디지탈 음성 샘플은 16비트 채널 워드중 14비트를 차지하고 나머지 2비트는 약정(protocol)비트(데이타가 다른 채널워드에(14비트인지를 구분하는)로서 사용된다. 따라서 16포트 스위칭소자는, 예를들어 14비트 선형PCM샘플, 13-비트선형 PCM샘플, 8비트신장(Companded) PCM샘플, 8비트 데이타 바이트 등에 사용된다.

각 터미날 유니트에는 두 그룹의 프로세서가 포함된다. 예를들어 터미날 서브유니트(18)에는 프로세서 A₀, A₁, ……A₇등의 제1그룹 프로세서가 터미날 클러스터라고 하는 각각 분리된 터미날 그룹에 부착되어 있는데, 그룹스위치(10)을 통한 경로셋업이나 터미날 클러스터내의 터미날 인터페이스의 제공등의 특별한 그룹의 처리기능을 갖는다. 전화트렁크 라인과 같은 높은 트래픽 클러스터는 30개 터미날까지 포함할 수 있으나 저니화 가입자 라인과 같은 낮은 트래픽 클러스터는 6개의 터미날까지 포함할 수 있다.

각 터미날 서브유니트는 4개의 높은 트래픽 클러스터까지 인터페이스 할 수 있다. 따라서 4개의 A형 프로세서를 포함하며, 반면에 낮은 트래픽 서브유니트는 8개의 낮은 트래픽 클러스터에 인터페이스할 수 있어서, 8개의 A형 프로세서를 포함한다.

각 A형 프로세서는 예를들어 인텔사의 모델 8085마이크로 프로세서 인터페이스와 부수 RAM 및 ROM 메모리를 포함할 수 있다. 따라서 각 터미날 유니트는, 예를들어, 1920개의 낮은 트래픽 터미날(가입자라인의 경우) 혹은 480개의 높은 트래픽터미날을 포함할 수 있다.

서브유니트(18)에서의 터미날 클러스터(36)과 같은 각 터미날 클러스터에는 1개의 A-프로세서와 부수되는 클러스터 터미날 인터페이스가 포함된다. 이러한 클러스터 트미널 인터페이스는 한쌍의 쌍방향성 링크(38) 및 (40)에 의해 각기 터미날 서브유니트(18)내의 2개의 액세스스위치(42) 및 (44)에 각기 연결된다. 서브유니트(18)의 액세스 스위치소자(42) 및 (44)와 같은 액세스스위칭 소자는 그룹스위치(10)의 스위칭소자와 같은 스위칭소자 구소를 갖고 있다. 액세스 스위칭소자(42)와 (44)는 각각 서브유니트(18)에 있는 프로세서 B0, B1과 같은 제2그룹 프로세서 쌍중 하나에 접근할 수 있다. B-형 프로세서의 다른 쌍들은 터미날 서브유니트(20), (22) 및 (24)에 포함되어 있다. 그러나 효과적인 기술을 위하여 서브유니트(18)의 B프로세서만이 도시되어 있다. 이러한 제2그룹프로서인 B프로세서는 터미날 서브유니트(18)에 의해 인터페이스되는 터미날에 콜제어(신호분석, 변환등과 같은 콜에 관계되는 데이타 처리)와 같은 제2그룹처리기능을 제공하여 인텔사의 마이크로 프로세서 모델번호 8085 혹은 그와 등가의 것에 의해 제작될 수 있다.

안정쌍 프로세서는 B-프로세서(46)과 (48)과 터미날 유니트(18)의 액세스스위치(42)와 (44)에서의 동일 처리기능의 삽입에 의해 구성된다. 따라서 A₀클러스터와 같은 각 터미날 클러스터가 안전쌍중의 하나를 선택하도록 한다. 즉 안전쌍의 반에 고장이 있을 경우 액세스 스위치(42)를 통해 B-프로세서(46)을 선택하거나, 액세스스위치(44)를 통해 B-프로세서(48)을 선택하도록 함으로써 다른 경로를 제공한다.

제2도에서는 (100)에 평면0, (102)에 평면 1, (104)에 평면 2, (106)에 평면 3인 4개의 스위칭 능력 평면을 가진 그룹 스위칭 매트릭스가 나타나 있다. 다수의 평면은 특수한 시스템 응용에 트래픽과 서비스 요건을 만족하도록 제공되어 있다.

실시예로서 2, 3 혹은 4개의 스위칭 평면의 제공이 가능하며, 이에 따라 120,000 이상의 터미날에 서비스가 가능하다(즉 미국특허 출원번호 773,713에서와 같은 상기 라인 회로에서의 가입자라인 종료가 가능하다).

한 실시예의 구조로서 각 스위칭 평면은 3단까지의 스위칭 소자를 포함할 수 있다. 연결된 특성평면을 선택하는 액세스 스위칭은 그룹스위치(10)내가 아니라 각기 터미날 유니트(12), 에 위치할 수 있다. 특정 스위칭 소자 평면은 터미날 유니트에서의 액세스 스위칭단에 의해 연결되도록 선택된다. 따라서 서브유니트(18)에서의 액세스 스위칭소자(42)는, 예를들어 링크(26)을 통해 평면0, (100)을, 링크(30)을 통해 평면9, (106)을 선택할 수 있다.

그룹스위치(10)은 데이타 트래픽 처리능률을 향상시키기 위하여 평면수를 증가시키거나, 그룹스위치에 의해 제공되는 터미날수를 증가시키기 위하여 스위칭소자의 단의 수 혹은 매단마다의 스위칭 소자의 수를 증가시킴으로써 일정하게 확장할 수 있다. 보통의 응용예에 있어서 그룹스위치(10) 평면당 단의 수는 다음과 같이 일정하게 확장가능하다.

제3도에 의하면, 본 발명에서의 모든 스위칭단위 구조인 기본 스위칭소자는 16-포트 스위칭소자로 표시된 멀티포트 일방향 스위치(300)을 포함한다. 여기서, 포트의 수는 16 이상 혹은 이하이어도 좋으며, 16은 단지 예시일뿐이다. 일방향 스위치란 어떤 임의의 포트에서 수신된 데이타가 스우칭될 수 있고, 임의의 포트에 의해 전송될 수 잇는 쌍방향성 전술능력을 가진 다수의 포트를 포함한 스위칭 소자로서 정의될 수 있다.

스위칭소자 300내에서의 포트로부터 포트로까지의 모든 데이타 전송은 병렬비트 시분할 멀티플렉스 버스(302)를 통해 수행되어 동작하며, 이에 스위칭 소자내의 어느 루트사의 전송로의 제공이라고 정의도는 공간 스위칭이 가능하다.

스위칭 소자(300)의 각 포트 0에서 15까지에는 예로서 포트번호(7)에 표시된 바와같이 각개의 수신 제어논리 Rx(304)와 송신제어논리 Tx(306)이 포함된다. 데이타는 스위치소자(300)의 포트 7과 같은 어느 포트에서도, 또 어느 포트에로 전송이 가능하며 또한 스위칭소자(300)과 같은 스위칭소자로부터 수신제어 입력라인(308)과 송신 제어출력라인(310)은 각각 연결되어 4,096Mb/s 시스템 클럭율로, 16비트씩 32채널에 해당하는 1프레임 512 직렬비트가 전송된다.

16개의 포트로부터 직렬 전송된 데이타는 모든 비율 동기이고 위상 동기이다. 즉, 송신제어논리(306)과 스위칭 소자의 다른(15)포트의 상을 송신하는 제어논리는 매순간마다 모두 4,096Mb/s 클럭율로서 한 프레임의 동일 비트 위치를 송신한다. 반면에 포트(7)의 수신제어논리(304)와 스위칭소자(300)의 다른 포트의 수신 제어 논리에서의 직렬 비트 데이타의 수신은 단지 비율 동기이다. 즉, 한 프레임에서의 어느 비트에 특별한 상관 관계가 없기 때문에 임의의 두 포트에서 임의의 순간에 신호를 수신할 수 있다. 따라서 수신은 위상 비동기이다. 수신제어논리(304)와 송신제어논리(306) 각각은 제어논리부와 랜덤 액세스 메모리를 포함하며, 그 자세한 내용은 제9도에 도시되어 있다.

제4도는 그룹스위치(10)의 1 평면(예를들어 평면 0, 100)을 나타낸다. 제3도에서 설명한 바와 같이, 그룹 스위치 평면으로부터의 (108), (110), (112)와 같은 스위칭 소자는 16포트 일방향 스위칭소자(300)으로 구성되어 있다. 정의에 의하면 스위칭 회로망의 위치라 함은 스위치포트가 입구 혹은 출구로 설계되어 있는 것을 말한다.

제3단 그룹 스위치 평면(100)에서 제1단 및 제2단의 스위칭 소자(108)과 (110)의 포트(0)에서 포트(7)까지는 입구로 사용되고 포트(8)에서 포트(15)까지는 출구로서 사용된다. 따라서 제3단에서의 쌍방향으로 보이는 스위칭소자(112)와 같은 모든 스위칭소자는 일방향 즉, 모든 포드는 입구로 고안되어 있다.

일반적으로 어느 그룹 스위치단에 있어서도 부수적인 단의 필요가 생겨 회로망을 일정하게 성장시켜야 하기 때문에 그 단은 성장을 위해 예비로 출구가 마련된 쌍방향 단으로 구비되어야 한다. 그러나, 어떤단에서 회로망의 크기가 최대 필요 터미날의 반보다 크게 연결되어야 한다면 그 단은 일방향단이 된다. 이러한 점 때문에 단 사이의 링크의 재배치없이 최대의 필요 회로망의 크기까지 일정하게 확장 가능하다.

스위칭 소자(300)의 스위칭평면(100)에의 일정확장은 제5a도로부터 제5d도까지에 잘 나타나 있다. 제5a도는 예로서 약 1000가입자 라인을 가지고 있는 한 터미날 유니트에의 응용에 필요한 그룹스위치의 그룹 스위치(10) 평면의 크기를 나타낸다. 따라서 포트 0는 터미날 서브유니트(18)의 라인(26)에 연결되고, 포트(1)에서 (7)까지는 터미날 유니트(12)의 다른 액세스 스위치에 연결되어 있다. 포트(8)로부터 (15)까지는 회로망의 성장을 위해 유보해 둔다.

제5c도에 의하면, 터미날 유니트(12)와 (14) 같은 두 터미날 유니트에 있어서 그룹스위치 평면(100)의 성장의 다음단의 예이다. 따라서 두 제1단 스위칭소자는 예로서 0, 1, 2, 3 제2단 스위칭소자를 가진 각 평면과 그룹 스위치의 평면과 연결되도록 제공되어 있다.

제2단에서의 출구는 다음의 회로망 성장을 위해 유보되어 있고 이 회로망(그중 한 평면이 도시됨)은 약 2000 가입자 라인을 서비스한다.

제5c도에 의하면, 8개의 터미날 유니트에 적용시키기 위한 스위칭 평면(100)의 성장을 나타낸다. 제1단과 제2단 스위칭 소자는 완전히 접속된 것으로 나타나 있고, 단지 제2단 출구만이 미래의 성장을 위해 사용 가능하고, 따라서 8개 터미날 유니트까지의 부수 그룹을 연결시키기 위하여 제5d도에 도시된 바와 같이 평면당 제3단 스위칭이 추가되어야 한다.

즉 제5d도에서는 16개의 터미날 유니트가 확장된 그룹스위치 평면에 연결된다. 보통 제5c도의 회로망의 스위칭 능력은 약 10,000 가입자 라인이고 제5d도의 회로망의 스위칭 능력은 약 30,000 가입자라인이다. 제5b도, 제5c도, 제5d도에 도시된 비연결포트는 확장시에 사용되며 회로망의 각 평면은 제5d도에서와 같이 이러한 포트의 연결에 의해 확장되며, 10,000 가입자라인 이상의 스위칭능력을 가진 제4도의 회로망가지 확장시킬 수 있다.

제6도에 의하면, 각 터미날 클러스터가 60개의 가입자라인, 터미날 인터페이스, A-마이크로프로세서 등을 포함하는 8개의 터미날 클러스터(36)까지를 포함하는 터미날 서브유니트가 도시되어 있다. 터미날 클러스터의 3에는 (36), (37)과 (39)이다.

터미날 서브유니트(18)의 액세스 스위치(180)과 (181)은 8개의 터미날 유니트를 서비스하며, 기술의 단순화를 3개만 도시되었다.

인터페이스(190)과 같은 각 터미날 인터페이스는 예로서 60개의 라인회로로부터의 60개 가입자 라인과 A-마이크로프로세서(198)에 연관되며, A-마이크로프로세서는 스위칭 회로망을 통한 경로셋업 또는 터미날 제어와 같은 처리기능을 갖도록 하여 터미날 인터페이스(190)이 라인에 연결되도록 한다. 각 터미날 인터페이스(190)은 링크(190)와 같은 쌍방향성 전송링크를 가지고 있어서 액세스 스위치(180) 및 (181)과 같은 각 액세스 스위치 포트에 연결된다. 액세스 스위치(180)과 같은 각 액세스 스위치는 제3도에 나타낸 바와같이 16포트 스위칭소자를 포함하고 있는데 스위치가 (8), (10), (12), (14)와 같은 출구포트를 통해서 그룹스위치(10)의 평면에 접근하거나 출구포트(9)와 같은 출구를 통해서 B-프로세서(183)에 접근한다. 여기서 B-프로세서는 콜제어와 같은 다른 처리기능을 수행한다.

포트(11), (13) 및 (15)와 같은 사용되지 않은 액세스 스위치의 출구 포트는 여분으로 나타나 있으며 경보모니터, 진단제어기와 같은 다른 장치를 설치하는데 사용된다.

제7도에서는 제6도에서 설명된 라인터미날 서브유니트와 기능적으로 동일한 서브유니트(18)과 같은 트렁크 터미날 서브유니트를 나타낸다. 그러나 그 서브유니트는 높은 트래픽 입력의 적은 수자에 서비스한다. 라인 터미날에 비교해서 트렁크 그룹의 증가된 트래픽 강도를 해결하기 위해서는 트렁크터미날 서브유니트는 각 터미날 인터페이스가 예로서 30트렁크 터미날에 연관된 4개의 터미날 인터페이스 터미날까지를 포함한다. 따라서 이러한 구조에서는 각 액세스 스위치(180)과 (181)상의 입구(4)에서 (7)까지의 사용되지 않는다. 따라서, 각기 터미날 인터페이스(62)와 (63) 그리고 A-프로세서 그리고 메모리(64)와 (65)를 포함하는 4개의 트렁크터미날 클러스트의 트렁크터미날 클러스터(60)과 (61)에 나타나 있다.

B-프로세서와 부수되는 메모리(66)과 (67)은 액세스 스위치(180)에 연결되면, B-프로세서와 메모리(68)과 (69)는 액세스 스위치(181)에 연결되며, 그들은 제6도에서의 구조와 같은 구조로서 예로서 인텔사의 모델 8085 마이크로프로세서를 포함할 수 있다.

제8도에 의하면 제3도에서 설명된 16포트 스위칭소자(300)은 더 자세히 기술된다. 각 포트는, 예로서 스위칭소자(300)의 포트(15)와 같은 경우 수신 제어논리(304), 송신제어논리(306), 입력 및 출력 일방향성 전송로(308)과 (310)을 포함하여, 스위칭 소자(300)내에서의 병렬 멀티플렉스 비스(300)에 접근할 수 있다.

본 발명의 실시예서는 일방향성이라는 기본 관점에서 스위칭 소자(300)을 통해 접속이 이루어져 있다. 한 포트의 입력채널(32채널중 하나)와 어느포트의 출력채널(512채널중의 하나)의 단 일방향성 접속은 "선택"지령이라고 일컬어지는 인채널(in-channel)지령에 의해 이루어진다. 이 "선택"지령은 접속을 요구하는 입력채널의 한 16-비트단어내에 포함된다. 스위칭소자를 통해 여러종류의 접속이 가능하며 그것들은 "선택"지령에서의 정보에 의해 미분된다.

전형적인 선택지령은 다음과 같다. "임의포트 임의채널"; 이 지령신호는 그 포트의 수신 제어논리에 의해 수신되며, 임의의 포트의 임의의 출구에서 임의의 채널에 접속이 되도록한다. "포트N, 임의채널"; 이 지령신호는예로서 포트(8)과 같은 특정포트 N에서 임의의 채널에 접속되도록 하는 선택신호이다.

"포트N, 채널M"; 이 지령신호는 포트(8)과 같은 특정포트 N에서 채널(5)와 같은 특정채널 M에 접속되도록 하는 선택이다.

제9도에서 상술되었다시피 다른 다른 특정 "선택"지령으로서 "임의의 기수 혹은 우수의 포트에의 접속지령"과 특정채널 16 지령과 채널유지 0 지령과 같은 지령들은 스위치모듈(한 모듈에 포함되어 있는 한 포트)속에 포함되어 있다.

각 포트의 수신 제어논리(304)는 다른 스위칭 소자로부터의 유입 데이타와 동기된다. 유입채널의 채널번호(0-31)은 포트 및 채널 애드래스 기억 RAM으로부터 목적지포트와 채널 어드래스를 팻치하도록 사용된다. 멀티플렉스 모듈이 채널의 버스(302)에 접근할 때 수신논리(308)은 채널 목적지포트와 채널 애드레스와 함께 수신채널 단어를 스위칭소자(300)의 TDM 버스(302)에 전송한다.

매 버스사이클마다(데이타가 수신제어논리 308로부터 송신제어논리 306으로 전송되는 시간) 각 포트에서의 송신논리는 포트 애드레서를 TDM버스(302)에서 얻는다. 만일 버스(302)상의 포트 번호가 특정포트의 어느 애드레스와 일치하면 버스(302)상의 데이타(채널단어)는 채널 RAM으로부터 수신제어논리포트에 판독된 애드레스와 같은 애드레스의 인식 포트의 데이타 RAM에 기록된다. 이에 의해 수신제어논리로부터 버스(302)를 통해 송신제어논리로의 한 단어 데이타 전송이 이루어진다.

포트(300)의 포트송신 및 수신제어논리는 다음과 같이 동작한다.

라인(308)사의 4,096Mb/s 데이타는 입력동기회로(400)에 인가되며, 그 회로는 라인(308)상의 정보와 비트 및 단어 동기를 제공한다. 동기회로(400)의 출력은 16비트 채널단위와 그의 채널번호(한 프레임내의 채널위치를 나타내는)이며, 그 출력은 FIFO(First-in-First-out)버퍼 레지스터 스택(stack)(402)에 연결되어 라인(308)상의 데이타와 버스(302)의 타이밍의 비동기이기 때문에 필요한 라인(403)상의 데이타와 버스(302)의 타이밍을 동기시킨다.

FIFO버퍼(402)출력은 16비트 채널단어와 5비트 채널번호로 되어 있다. 16비트 채널단어에 포함된 정보의 내용을 나타낸다. 이 정보는 채널단어의 프로토콜비트에 포함되어 있으며 수신제어 RAM(404)에서의 정보와 함께 이 프레임의 이 채널이 수신 제어회로(406)에 의해 어떤 동작을 해야 할지를 결정한다.

다섯 개의 지령 "스파타(spata)", "선택(select)", "의문(interogate)", "도망(escape)", "아이들/클리어(idle/clear)에 의한 행동이 가능하다. 만일 프로토콜이 "스파타(음성 및 데이타단어)라면, 채널워드는 수정되지 않고 버스(302)로 보내지며 채널 애드레스는 채널 RAM(408)과 포트 RAM(410)으로부터 목적지포트와 채널 애드레스를 펫치해서 그것들을 포트가 수신 논리 버스 액세스시간 슬로트에 있을 때에 연결시킨다. 만일 선택지령이 "임의포트" "임의채널"이라면 제1자유포트 선택회로(412)는 아이들 채널의 송신논리를 선택한다. 수신논리 TDM버스(302) 액세스 시간중에는 "처음의 프리채널선택"이 선택포트의 선택송신논리에로 이루어지는데 그 선택 송신논리는 처음의 프리채널 검색회로(414)로부터 "프리채널"번호로 복귀한다.

"나크(Nack)" 수신회로는 모듈의 송신논리 (306)을 통해 셋업된 스위칭 회로망의 다음단들로부터의 경로셋업 결함표시를 위해 채널-(16)의 송신논리로부터 펄스로 나가게 된다.

송신논리(306)은 디코드 포트논리에서의 모듈증명코드와 함께 버스(302)의 포트 애드레스 라인의 상태를 검사한다. 만일 디코드(420)에서 정확한 포트 애드레스가 디코드되고, 버스(302)의 선택라인이 동작하지 않으면 버스(302)의 스파타라인의 내용을 버스(302)의 채널 애드레스라인의 상태에 의해 주어진 애드레스의 데이타 RAM(422)에 기록하게 된다.

만일 버스(302)의 선택라인이 동작하고 제1자유채널 검색이 (406)(임의의 채널선택을 경유)와 같은 수신제어에 의해 의뢰되면 데이타 RAM(422)에는 기록동작이 일어나지 않으며 자유채널번호는 첫 번 프리채털 검색회로 414로부터 304와 같은 의뢰수신논리에로 복귀된다.

데이타 RAM(422)는 시간슬로트 교환기이고 송신/버스 타이밍회로(428)에 포함된 카운터의 제어에 의하여 순차적으로 판독된다. 데이타 RAM(422)로부터 읽혀진 워드는 병력입력 직렬출력형의 레지스터(430)에 로우드(load)되어 라인(300)을 4,096Mb/s로 송신하기 위해 직렬 비트스트림에 결합시킨다.

출력 레지스터(430)에 로우드된 단어는 채널(0) 혹은 채널(16)에서 수정될 수 있다. 채널(0)에서는 오차 체크를 위하여 라인(423) 경보신호가 삽입될 수 있고 필요에 따라 "나크"채널 정보가 채널(16)에 논리(434)에 의해 삽입될 수 있다. 송신제어 RAM(426)은 나가는 채널 각각의 상태정보를 포함한다.

송신제어논리(424)는 데이타RAM(422)와 송신제어RAM(426), 자유채널검색(414), 출력레지스터(430)로우딩에서 판독 및 기입동작을 연관시킨다.

터미날간의 회로망을 통한 연결관계는 이제 설명될 것이다.

상술한 바와 같이 16-포트스위칭 소자는 모든 전송로에서 시간 및 공간 스위칭 기능을 제공한다.

임의의 채널의 임의의 포트에의 유입로에 도착하는 정보는 16-포트스위칭 소자에 의해 임의의 포트출력구로 전송되면, 이것에 의해 공간스위칭이 이루어지고, 상기로의 임의의 채널에 의해서는 시간스위칭이 이루어진다. 모든 음성 및 데어타(SPATA)의 회로망을 통한 전송은, 공로셋입과정에서 임의의 주어진 전송로상에 프레임당 32채널단어로 결정된 바와 같이, 입력채널(512중에 하나)로부터 출력채널(512중에 하나) 전환을 구현하는 멀티포트 스위칭 소자에서의 각기 포트의 결과이다.

제10도는 채널(1)부터 (15)까지 그리고 채널(17)에서 (31)까지(모두 "스파터"채널이다)의 모든 채널에 적용할 수 있는 채널단어 포맷의 예를 나타낸다.

제11도에는 채널 0(유지 및 동기)의 채널단어 포맷과 채널(16) 특수 목적제어, "나크"등)의 채널포맷이 나타나 있다.

"스파타" 채널은 디지탈음성 및 프로세서간의 데이타 전송에 모두 사용될 수 있다. 음성이 전송되면 14-비트는 채널단어 중에 코드 PCM 샘플에 사용되고 2-비트는 회로망 프로토콜 선택에 사용된다. 경로 셋업제어에 사용될 때는 데이타에는 13-비트 채널단어가 사용되고 3-비트는 프로토콜 선택에 사용된다. 채널단어 포맷에 의해 다수의 16-포트스위칭소자를 토한 접촉을 포함하는 전회로망상의 스위칭을 가능하게 한다. 이러한 접속은 일정했다. 쌍방형성 접속을 위해서는 두 개의단방향성 접속이 필요하다.

제10도에 의하여 채널(0)과 (16)을 제외한 모든 채널의 채널단어 포맷이 도시되어 있다. 제11도는 채널(16)의 채널단어 포맷이 도시되어있다. 제10a도-제10b도까지는 "선택", "의문", "도망", "스파타" 및 "아이들/클리어" 신호의 데이타필드 포맷이 각각 나타나 있다.

제11a도-11d도까지의 "선택", "도망", "호울드" 및 "아이들/클리어" 포맷이 나타나 있고 채널(0)의 경보 포맷이 나타나 있다. 채널(0)에서의 채널단어에는 인접하는 16-포트스위칭소자 사이의 프레임 동기비트 패턴(6-비트)를 포함한다.

"선택"지령은 스위칭 소자를 통해 접속을 셋업한다.

"의문"지령은 경로가 셋업된 후에 그 경로의 스위칭소자에 선택되는 포트를 결정하는데 사용된다.

"도망"지령은 두 터미날 클러스터간에 정보전달을 하기 위한 경로가 셋업되었을 때 디지탈화된 음성샘플과 상기 정보를 분간하기 위한 지령이다.

"스파타" 포맷은 임의의 두 터미날간에 음성 및 데이타정보를 전달하는 지령이다.

"아이들/클리어" 지령포맷은 채널이 클리어 되었는지를 나타낸다.

채널(16)의 경우에는 "선택", "도망", "아이들/크리어" 지령이 제10도에 예시된 지령과 유사하다.

그러나 채널(16)의 경우는 "스파타" 모우드가 없고, "의문" 지령이 불필요하며, 채널(16)은 "나크" 채널을 가지므로, "선택"과 같은 형의 지령은 금지된다. "호울드" 지령은 일단 "선택" 지령에 의해 셋업된 채널(16)의 접속을 유지시킨다. 채널(0)은 회로망의 유지 및 전단을 위해 유보된다.

제12도에 의하면, 제1도에서 설명된 액세스 스위칭단, 액세스 스위치(42)와 (44)의 일부를 포함하고, 3단의 스위칭을 포함하는 그룹스위치(10)을 포함하는 터미날서브유니트(18)이 나타나 있다. 각 단내의 그룹스위치와 각개 스위칭 소자에서의 각개 기술의 편의를 위해 도시되지 않았다.

스위칭 회로망을 통한 접속은 (690)과 같은 한 터미날인터페이스로부터 (190)과 같은 다른 터미날인터페이스로 셋업된다. 또는 일련의 "선택" 지령에 의해서 (183)과 같은 B-프로세서로부터 터미날인터페이스(190)에 연관된 A-프로세서 (198)과 같은 다른 프로세서로 셋업된다. 즉, 일련의 "선택" 신호란 원래의 터미날 인터페이스(또는 프로세서)와 접속에 할당된 채널의 연속프레임에서의 액세스 스위치 사이에서의 PCM 프레임 비트 스트림에 삽입된 채널단어 포맷을 말한다.

스위칭 회로망을 통한 접속은 각 스위칭단을 통한 순차적인 일련의 접속에 의해서 이루어진다. 이러한 접속은 미리 결정된 "반사단(reflection stage)"에 이를때까지 스위칭소자를 통한 "입구 및 출구"에 의해서 낮은 번호의 단으로부터 높은 번호의 단으로 진행하게 된다. 반사접속이란 스위칭소자의 입구 포트간의 접속을 말하며, 이에 의해서 희망하는 접속을 완료하기 위해 요구되는 것보다 많은 스위칭 회로망에의 침투없이 접속이 가능하게 된다. 스위칭 회로망에서 반사의 개념에 대한 자세한 설명은 동시 출원중인 미국 출원번호 766396(1977년 2월 7일 출원)의 출원서에 잘 설명되어 있다.

반사단에서 스위칭소자를 통해 "입구" 대 "입구" 접속이 되면, 스위칭소자를 통한 "출구" 대 "입구" 접속에 의해 높은 번호의 단으로부터 낮은 번호의 단으로 접속이 진행된다.

"반사단"의 선택은 (190)과 같은 요구되는 터미날 인타페이스의 유일한 회로망 애드레스에 의해서 미리 결정된다. 그 일반적인 규칙은 다음가 같다.

만일 종료되는 터미날 인터페이스가 동일한 터미날 유니트내에 있으면, 제1단에서 반사가 일어난다.

만일 종료되는 터미날 인터페이스가 이 터미날 유니트와 동일 그룹에 있으면 제2단에서 반사가 일어난다.

다른 모든 경우에는 반사가 제3단에서 일어난다.

다시 제1도에서 제4도까지를 보면, 제4도의 평면 0에 나타난 것과 같은 각 그룹스위치 평면에 8개의 쌍방향성 전송링크를 가지고 이 전송링크는 가 평면의 한 스위칭 소자에 종료되는 터미날 유니트(12)와 같은 터미날 유니트의 독특한 회로망, 구조의 특징을 나타낸다. 이 스위칭 소자는 그룹스위치(10)의 중심(제3단)으로부터 투시될 때 유일한 애드레스를 갖는 것으로 보여진다. 따라서 예를들어 제4도와 같이 제3단에서의 임의의 스위칭 소자로부터 투시될 때 스위칭소자(108)은 제2단의 입구 0에 이어서 제3단위 입구0을 통해 접근이 가능하게 된다. 이에 의해 터미날 유니트의 애드레스, 즉, Tu(0, 0)가 결정된다. 더우기 터미날 서브유니트의 애드레스도 터미날 유니트 내에서 제2단 입구에 의해 유일하게 결정된다. 즉 제1도 에서와 같이 터미날 서브유니트(18)은 제1단 스위치(0, 0)의 입구 0과 4로부터 유일하게 애드레스되기 때문에 Tu(0, 0)의 Tsu(0)으로 보여진다. 유사한 방법에 의해 가 터미날 인터페이스는 액세스 스위치상의 입구 애드레스를 통해 유일하게 애드레스된다. 따라서 제12도의 인터페이스(190)과 같은 터미날 인터페이스의 애드레스는 , 예로서 터미날 유니트(16)내의 (690)과 같은 임의의 다른 인터페이스는 제3단에서의 스위칭 소자에 무관하다는 것에서 보여지듯이 "반사점"이다.

이에 의해서 경로셋업 제어 A프로세서(698)은 회로망 애드레스가 예로서(a, b, c, d)인 터미날 인터페이스(190)에의 접속을 셋업하기 위하여 회로망에 다음과 같은 순차적인 "선택"지령을 내보내게 된다.

프레임 1, "선택", "임의의 우수포트", "임의의 채널"이 지령은 액세스 스위치를 통해서 그룹스위치 평면예로 "스파타"접속이 가능하게 한다.

프레임 2, "선택", "임의의 포트", "임의의 채널", 이 지령은 선택된 평면의 제1단을 통해 접속되도록 한다.

프레임 3, "선택", "임의의포트", "임의의채널", 이 지령은 선택된 평면의 제2단을 통해 접속되도록 한다.

프레임 4, "선택", "포트(a)", "임의의채널", 이 지령은 제3단을 통해 제2단 접속을 반사시킨다.

프레임 5, "선택", "포트(b)", "임의의채널", 이 지령은 제2단을 통해 접속을 역으로 시킨다.

프레임 6, "선택", "포트(c)", "임의의채널", 이 지령은 제1단을 통해 접속을 역으로 시킨다.

프레임 7, "선택", "포트(d)", "임의의채널", 이 지령은 액세스 스위치를 통해 터미날 인터페이스(a, b, c, d)에 접속을 역으로 시킨다.

이 회로망은 반사단으로 결정된 단에서의 임의의 반사점까지 스위치를 전진시키고 그 단에서 반사스위칭 소자에 관계없이 일정한 애드레스를 가진 회로망을 통해 후퇴시킨다.

이러한 일련의 "선택" 지령은 임의의 터미날 인터페이스에 의해서TI(a, b, c, d)에 접속을 셋업하는데 사용될수 있으며, 상기한 "제1자유 채널" 선택 메카니즘은 선택로상의 최소 전송지연을 보장해준다. 상기한 결정규칙으로부터 앞의 스위칭단에서 반사가 가능한 곳은 상기 순차지령의 서브세트가 사용될 수 있다. 따라서 제12도에 도시된 바와 같이 터미날 인터페이스(190)과 동일 터미날 서브유니트(18)내에 있는 B프로세서(183)은 상기 순차지령의 다음과 같은 서브세트만이 필요하게 된다

프레임 1, "선택", "포트(b)", "임의의 채널" A와 B 프로세서에 의해 수행되는 처리기능은 사용되는 특정 컴퓨터프로그램에 의해서 이루어진다. 그러나 처리기느의 예는 다음과 같다. 터미날 제어-가입자 혹은 트렁크라인에 각조의 서비스를 제공한다. 신호제어-터미날 제어처리하의 터미날을 부르기 위한 신호를 발생시키고 전화사건으로서 터미날 제어프로세서의 동작에 관련된 일련의 신호와 디지트들을 디 코드하고 해석한다. 스위칭제어-터미날 제어와 신호 제어 기능에 의해 지시된 회로망을 통한 경로를 변경시키고, 유지하고, 셋업한다. 데이타 베이스 제어-물리적인 데이타 베이스에서 모든 동작을 수행하고 모든 처리가 특정 데이타 베이스의 조직과 무관하게 동작하도록 한다.

하드웨어제어-실제로 가입자라인과 트렁크를 인터페이스하는 하드웨어의 제어 및 터미날 유니트와 스위칭소자를 위한 처리를 총괄한다. 처리기능 분산의 예는 하드웨어제어의 할당으로 60라인터미날 즉 30트렁크터미날까지는 각 A마이크로프로세서가 수행하고, 그 이상의 터미날을 위해서는 B-마이크로프로세서에 의해 처리기능이 수행된다. 물론 스위치제어는 A-마이크로프로세서에 의해서 이루어질 수도 있다.

제13도에 의함면 스위칭 소자(300)의 동작을 나타내는 타이밍 다이아그램이 도시되어 있다.

제13a도는 16시간 슬로트가 한 채널을 이루고; 각 시간 슬로트번호가 16진법으로 기록되고, 채널(0), (1)과 채널(2) 8개의 시간 슬로트를 도시하고 현대의 버스(302)시간 스로트번호와 채널번호를 나타내고 있다.

제13b도는 4,096Mb/s버스 클럭이다.

제13c도는 채널(31)의 시간슬로트 E의 버스(302)사에 나타나는, 포트 동기지령인 프레임 동기를 도시하고 있다.

제13d도에서 제13b도 까지는 스위칭소자(300)의 포트(0), (1), (2), (14)와 (15)의 경우 버스(302)의 시간 엔빌로우프가 각기 그들 포드의 동작을 전달하는 것을 나타낸다. 포트(3)부터 (13)까지는 도시되지 않았으나, 그 동작은 동일하다. 각 포트(0), (1), (2), (14), (15)의 경우의 버스전달 엔빌로우프(501), (502), (503), (504) 및 (505) 각각은 시간멀티플렉스 된다. 각 엔빌로우프는 특정시간에, 버스(302)의 특정라인상에 특정 동작이 일어날 때 4개의 시간슬로트 P, D, W, R을 포함해서 어떤때라도 TDM버스(302)의 임의의 한 라인위로 단지한 포트가 정보를 전송하게 된다.

전달 엔빌로우프의 정확한 개시시간을 유일한 포트 애드레스코우드에 의해 결정된다.

제14도에 의하면, 제14a도는 제13b도에 도시된 시스템 클럭을 나타낸다. 제14b도부터 제14e도 까지는 보통의 버스 전달 엔빌로우프(501), (502), (503), (504) 혹은 (505)의 시간슬로트 P, D, W, R의 확장이다.

버스(302)는 제15도에 도시된 바와 같이 모든 16포트 사이의 버스 상호통신 기능을 수행하기 위한 36개의 단방향성 라인을 포함하고 있다. 모듈의 수신논리(304)로부터 버스(302)에 전달되는 신호는 "데이타"(각 라인마다 16비트) "목적지 포트 애드레서"(각 라인마다 4비트) "목적지 채널 애드레스(각 라인마다 5비트)", "데이타밸리드(VALID)"(1비트), "선택(1비트)","모우드(비트)"이다. 버스(302)로부터 수신되는 신호는 "선택된 체널(각 라인마다 5비트)" "인정(1비트), "모듈비지(1비트)"이다.

FIFO버퍼 (402)로 부터의 FIFO데이타 단어와 FIFO(402)의 채널 번호출력에 의해 애드레스된 수신제어 RAM(404)의 내용에 따라서 각종의 신호가 버스(302)에 전달되고, 버스(302)로부터 수신되고 인에이블된 포트를 위해 각종의 단어가 수신논리(304)의 "포트", "채널" 및 수신제어 RAM에 기록된다. 버스(302)의 "세트 기입활동라인(set write activity line)"은 살기 결정기능의 발생을 능가하는 특별 가능라인이다.

제14b도에서 (1)로 나타난 시간슬로트 동안에, 현대 인에이블된 수신논리(304)는 버스(302)에 목적지 송신논리 포트번호를 송신하고, 버스라인상에 "데이타밸리드", "선택", "모우드", "모듈바지"등의 적합한 신호를 인가한다. 제14b도에서 (2)로 나타난 클럭의 전단에서는 16포트 모두의 송신논리(306)은 상기 버스라인의 상태를 디크드 포트번호회로(420)과 송신제어(424)에 연관된 레지스터에 넣는다. 제14c도에서 (3)으로 나타난 시간슬로트 D에는 인에이블된 포트의 수신논리는 정보를 "테이타라인"과 목적지 채널 애드레스라인에 싣는다.

제14a도의 (4)에서과 같이 클럭의 다음 전단에서는 이 정보는 데이타RAM(422)에 연관된 버퍼 레지스터에 전달된다. 제14d도의 (5)에 나타난 시간 슬로트 W동안에 만일 시간슬로트 P중에 발생된 "목적지 포트 애드레스라인"상의 4비트로 표시괸 포트번호가 각 포트마다 독특한 특정포트의 포트 확인 크도와 일정하면 포트의 송신논리에서 동작이 일어난다. 그 동작은 그 포트의 데이타 RAM(422)로의 기록일 수도 있고 또는 "선택"지령에 대한 반응일 수도 있다. 또한 시간 슬로트 W중에는 선택된 채널번호의 적합치는 인정신호치(논리 1 혹은 0)가 적합하게 산출되면 제1자유 채널 검색회로(44)로부터 "선택되 채널번호라인"에 연결된다. "나크"는 단지 인정신호가 있다는 것을 나타낸다.

제 14e도의 (6)에 나타난 시간슬로트 R중에는 목적지 포트 송신 논리는 "선택된 채널"번호와 인정라인에 반응을 나타낸다.

인에이블된 수신논리는 제14a도의 (7)에 나타난 다음 클럭의 전단에 수신제어(406)에 연관된 레지스터에 이 라인의 상태를 전달하고, 얼마의 시간이 지난후에 네14e도의 8에 나타난 바와 같이 그 자체의 포트 채널과 수신제어 RAM(410), (408) 및 (406) 각각을 업데이트 한다.

특정 포트의 수신논리에서 "나크"수신기(416)에 의해 수신된 "나크"채널번호는 수신되 "나크"채널번호에 의해 규정된 애드레스에의 동일포트의 수신논리에서 리제그 비트를 세트신킨다. 즉 채널(16)의 '나크"는 예를들어 "나크채널(7)"로 디코드될 수 있다. 채널(7)로 경로를 셋업한 수신논리가 채널(7)에 기록을 시도하는 다음 순간, 그것은 인정신호를 얻지못하고 채널(7)로의 경로와 채널을 "나크"되었다고 지적할 것이다. "나크"검색회로(418)은 그때 채널(16)의 송신논리로부터 "나크"된 채널의 번호를 펄수로 내보내게 된다.

제1자유채널 검색 레크닉에 의해 회로망을 통한 지연은 자응적으로 최소화 된다. 제1자유 채널 검색회로(414)는 겨속적으로 송신제어 RAM(424)의 "비지비트"에서 PCM라인(300)상의 직렬데이타에 연결된 현재의 출력채널 번호보다 높은 최저채널번호가 아이들 채널인지 여부를 갖는다. 본 발명은 상기한 실시예와 관련하여 기술되었으나 본 발명의 정신을 이탈하지 않는 범위에서의 이 분야에서 숙련자가 할 수 있는 추가적인 실시예 수정 및 용융등은 본 발병의 범위속에 포함됨을 이해할 수 있을 것이다.

Claims (1)

1. 다단그룹 스위치를 갖고, 각단이 다수의 선택가능한 수위칭 소자로 구성되며, 각각의 수위칭 소자가 입력 포트에서 수신된 에이타를 출력코트로 수위칭할 수 있으며, 스위칭소자는 제어신호에 응답하여 회로망에 의해 스위치된 다수의 데이타터 미날을 선택적으로 상호 연결하기 위해 제어신호에 의해 선택되고, 하나의 선택된 터미날로부터의 디지탈 데이타는 회로망에 의해 상호 연결되는 것처럼 또 하나의 선택된 터미날로 전송될 수 있고, 회로망의한 셋업으로서의 단일 전송경로로 하여금 다수의 데이타 터미날로부터 나오는 디지탈 네이타를 운반하로록 디지탈 테이타가 멀티플렉스된며, 멀티플렉스된 테이타가 상기 데이타와 같은 전송경로상에서 적어도 스위칭 경로 신택제어신호를 포함하는 제어신호들을 포함하는 분배제어 디지탈 스위칭회로망에 있어서, 각각의 스위칭 소자가 시 분할 멀티플렉스 버스(302)에 연결된 하느이 포트를 가지며 각 포트는 수신제어논리와 전송제어 논리(306)를 갖고, 직결데이타 입력라인(308)이 수신논리에 연결되고 직력 데이타 출력라인(310)은 전송 논리에 연결되며, 수신 논리의 직력 데이타 입력라인(308)이 동기회로(400)의 입력에 연결되고, 동기회로의 출력이 수신 제어 회로(406)에 연결되고 수신제어회로는 버스에 연결된 수신채널메모리(408) 와 수신 제어메모리(404)에 연결되며, 전송논리(306)는 버스(302)에 연결된 데이타 메모리를 갖고, 또 다른 입력이 포트 디크드회로(420)에 연결되며, 출력레지스터(430)가 테이타 메모리에 연결되며, 출력레스터(430)의 출력은 직렬 데리타 출력라인에 연결되며, 전송데이타 메모리(426)가 전송 제오논리안에서 판독과 기입연산을 조정하기 위해 전송제어회로(424)에 연결되는 것등을 특징으로 하는 확장 가능한 디지탈 스위칭 회로망.

Images