KR20230166692A - Method of manufactruring piezoelectric thin film and device using the same - Google Patents

Method of manufactruring piezoelectric thin film and device using the same Download PDF

Info

Publication number
KR20230166692A
KR20230166692A KR1020220066978A KR20220066978A KR20230166692A KR 20230166692 A KR20230166692 A KR 20230166692A KR 1020220066978 A KR1020220066978 A KR 1020220066978A KR 20220066978 A KR20220066978 A KR 20220066978A KR 20230166692 A KR20230166692 A KR 20230166692A
Authority
KR
South Korea
Prior art keywords
thin film
piezoelectric thin
layer
forming
manufacturing
Prior art date
Application number
KR1020220066978A
Other languages
Korean (ko)
Inventor
송준오
Original Assignee
웨이브로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 웨이브로드 주식회사 filed Critical 웨이브로드 주식회사
Priority to KR1020220066978A priority Critical patent/KR20230166692A/en
Publication of KR20230166692A publication Critical patent/KR20230166692A/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/03—Assembling devices that include piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/09—Forming piezoelectric or electrostrictive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/852—Composite materials, e.g. having 1-3 or 2-2 type connectivity

Abstract

본 개시는 압전 박막, 압전 박막의 일 측에 구비되는 제1 전극과 반사기, 그리고 그 대향하는 측의 압전 박막에 구비되는 제2 전극을 포함하는 압전 박막 소자를 제조하는 방법에 있어서, 성막 기판 위에 AlxGa1-xN (0.5≤x≤1) 또는 ScxAl1-xN로 된 압전 박막을 형성하는 단계; 성막 기판을 제거하고 압전 박막을 노출시키는 단계; 상기 노출시키는 단계의 전 또는 후에, 압전 박막의 일 측에 제1 전극과 반사기를 순차로 형성하는 단계; 압전 박막을 패터닝하여 제1 전극을 노출시키는 단계; 그리고, 제1 전극과 반사기가 형성된 반대 측의 압전 박막에 제2 전극을 형성하는 단계;를 포함하는, 압전 박막 소자를 제조하는 방법에 관한 것이다.The present disclosure relates to a method of manufacturing a piezoelectric thin film element including a piezoelectric thin film, a first electrode and a reflector provided on one side of the piezoelectric thin film, and a second electrode provided on the piezoelectric thin film on the opposite side, on a film-forming substrate. Forming a piezoelectric thin film of Al x Ga 1-x N (0.5≤x≤1) or Sc x Al 1-x N; Removing the deposition substrate and exposing the piezoelectric thin film; Before or after the exposing step, sequentially forming a first electrode and a reflector on one side of the piezoelectric thin film; exposing the first electrode by patterning the piezoelectric thin film; And, forming a second electrode on the piezoelectric thin film on the opposite side where the first electrode and the reflector are formed. It relates to a method of manufacturing a piezoelectric thin film element, including.

Description

압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자{METHOD OF MANUFACTRURING PIEZOELECTRIC THIN FILM AND DEVICE USING THE SAME}Method for manufacturing a piezoelectric thin film and a device using the thin film {METHOD OF MANUFACTRURING PIEZOELECTRIC THIN FILM AND DEVICE USING THE SAME}

본 개시(Disclosure)는 전체적으로 압전 박막 및 이 박막을 이용하는 소자에 관한 것으로, 특히 AlxGa1-xN (0.5≤x≤1) 또는 ScxAl1-xN 압전 박막을 제조하는 방법 및 이 박막을 이용하는 소자에 관한 것이다. 압전 박막은 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonators) 응용 제품 등에 이용된다. 최근에, 이들 박막은 스마트 폰과 같은 포터블 전자 장치(portable electronic devices)에 사용되는 필터에서 음향 공진기(acoustic resonators; 예: SAW 공진기(surface acoustic wave resonator), BAW 공진기(bulk acoustic wave resonator))로서 역할과 바이오 및 사물인터넷 용도의 고감도 센서에서 주목받고 있다. 이상에 압전 박막의 용도를 예시하였지만, 이 박막의 용도가 여기에 제한되는 것은 아니다.This disclosure relates generally to piezoelectric thin films and devices using these thin films, and in particular to a method of manufacturing an Al x Ga 1-x N (0.5≤x≤1) or Sc x Al 1-x N piezoelectric thin film and the same. This relates to devices using thin films. Piezoelectric thin films are used in a variety of resonators, including high-quality high-frequency filters, energy harvesters, ultrasonic transducers, and sensors for bio & IoT. resonators) are used in applied products, etc. Recently, these thin films have been used as acoustic resonators (e.g. surface acoustic wave resonator (SAW resonator), bulk acoustic wave resonator (BAW resonator)) in filters used in portable electronic devices such as smart phones. It is attracting attention for its role as a high-sensitivity sensor for bio and IoT applications. Although the uses of the piezoelectric thin film have been exemplified above, the uses of the thin film are not limited thereto.

여기서는, 본 개시에 관한 배경기술이 제공되며, 이들이 반드시 공지기술을 의미하는 것은 아니다(This section provides background information related to the present disclosure which is not necessarily prior art).Here, background information related to the present disclosure is provided, and this does not necessarily mean prior art.

문헌 Nano Energy 51 (2018) 146-161, “AlN piezoelectric thin films for energy harvesting and acoustic devices”에 따르면, AlN 압전 박막은 높은 종적 음향파 속도(high longitudinal acoustic wave velocity; 대략 11,000m/s), 높은 열적 안정성(high thermal satbility, 녹는점; 2100℃, 압전 특성 유지 온도; 1150℃), 큰 에너지 밴드갭(wide energy bandgap, 6.2eV), 그리고 우수한 압전능과 유전율(excellent piezoelectric and dielectric properties) 등의 유일무이한 물성을 갖고 있어, 고품질의 고주파 필터(high-frequency filters), 에너지 회수장치(energy harvesters), 초음파 트랜스듀서(ultrasonic transducers), 바이오 및 사물인터넷 용도의 센서(sensors for bio & IoT) 등을 포함한 다양한 공진기(resonaters) 응용 제품으로 현재 폭발적으로 사용되고 있는 동시에, 향후 고품질의 기능성과 다양성(functionality and versatility) 강화를 통한 초소형화 고효율성 제품이 절대 필요한 분야에서는 가장 각광받고 있는 물질이다. 일반적으로 AlN 압전 박막 물질을 성막(thin film synthesis)하는 방법으로는 400℃ 전후의 온도에서 다결정 증착(poly-crystal deposition)하는 PVD(physical vapor deposition; 대표적으로 sputtering)와 1000℃ 전후의 온도에서 단결정 성장(epitaxial single crystal growth)하는 CVD(chemical vapor deposition; 대표적으로 MOCVD, HVPE)으로 알려져 있다. 현재는 AlN 압전 박막의 성막(증착,성장) 공정과 이러한 성막 공정을 감안한 소자 설계로 인해서 고저항성 Si 성막 기판 위에 순차적으로 절연층(대표적으로 SiO2) 및/또는 전극 기능을 포함한 금속층의 단층 또는 다층 박막(대표적으로 Mo, Ti, Pt, W, Al)을 형성시킨 다음, 400℃ 전후의 온도에서 다결정 AlN 증착 성막을 통한 소자 설계 제작, 또는 필요시에 후속 열처리 공정을 추가하여 설계된 소자를 제작하고 있는 실정이다. 하지만 물리적인 공정 한계로 인해 400℃ 전후의 온도에서 절연층 및/또는 금속 박막 위에 최적화시킨 공정으로 증착된 AlN 압전 박막은 집합조직화된 다결정(textured poly-crystal) 미세조직(microstucture)으로 1000℃ 전후의 고온에서 증착 성막된 고순도 단결정(epitaxial single crystal) 미세조직의 AlN 압전 박막에 비해서 압전능 관련 물성을 포함한 물리적 특성이 우수하지 않고, 이로 인해서 설계 제작된 각종 AlN 압전 박막 소자들은 성능과 응용 확장 관점에서 한계를 갖고 있다. 다시 말해서, 종래 기술에서 AlN 압전 박막과 이를 이용한 장치에 있어서의 결정 품질(결정성과 극성)은 AlN 성막 전에 형성된 절연층 및/또는 금속층의 단층 또는 다층 박막 위에 성막 가능한 것으로 증착 성막 온도 및 표면 물질 상태 등의 물리적 인자들에 제한되기 때문에, AlN 압전 박막을 고순도 단결정의 재료로 구성하는 것은 곤란하였다. 이러한 한계을 극복하고 고순도 단결정의 AlN 압전 박막을 얻고 장치를 제작하기 위한 여러 방법들이 제시되고 있는데, 일 예로 MOCVD 장치로 1000℃ 전후의 고온에서 AlN 물질과 동일/유사한 결정 구조(crystal structure)를 갖는 단결정 성막 기판(epitaxial synthesis substrate, Sapphire, SiC)에 직접 성장(growth) 성막하거나 또는 실리콘(Si) 단결정 성막 기판 위에 스퍼터링(sputtering) 장치로 가능한 최대 고온에서 직접 증착(deposition) 성막시킨 후, 웨이퍼 본딩(wafer-bonding)과 성막 기판 분리(lift off)를 통해서 소자 기판(device substrate)으로의 AlN 압전 박막 전사(transfer) 기술을 통해 소자를 완성시키는 방법들이 제시되고 있다.According to the literature Nano Energy 51 (2018) 146-161, “AlN piezoelectric thin films for energy harvesting and acoustic devices”, AlN piezoelectric thin films have high longitudinal acoustic wave velocity (approximately 11,000 m/s), high Thermal stability (high thermal satbility, melting point: 2100℃, piezoelectric property maintenance temperature: 1150℃), large energy bandgap (6.2eV), and excellent piezoelectric and dielectric properties. It has unique physical properties and is used in high-quality high-frequency filters, energy harvesters, ultrasonic transducers, and sensors for bio and IoT. It is currently being used explosively in various application products including resonators, and at the same time, it is the material that is receiving the most attention in fields where ultra-miniaturized, highly efficient products with enhanced functionality and versatility of high quality are absolutely necessary. In general, methods for thin film synthesis of AlN piezoelectric thin film materials include PVD (physical vapor deposition; typically sputtering), which is poly-crystal deposition at a temperature around 400°C, and single crystal deposition at a temperature around 1000°C. Epitaxial single crystal growth (CVD) is known as chemical vapor deposition (MOCVD, HVPE). Currently, due to the film formation (deposition, growth) process of AlN piezoelectric thin film and device design considering this film formation process, a single layer or a single layer of an insulating layer (typically SiO 2 ) and/or a metal layer containing an electrode function is sequentially formed on a high-resistance Si film-forming substrate. Form a multilayer thin film (typically Mo, Ti, Pt, W, Al) and then design and manufacture the device through polycrystalline AlN deposition at a temperature of around 400°C, or add a subsequent heat treatment process when necessary to manufacture the designed device. It is currently being done. However, due to physical process limitations, the AlN piezoelectric thin film deposited through an optimized process on the insulating layer and/or metal thin film at a temperature of around 400℃ has a textured poly-crystal microstructure at around 1000℃. Compared to AlN piezoelectric thin films with a high-purity epitaxial single crystal microstructure deposited at high temperatures, their physical properties, including properties related to piezoelectric properties, are not superior, and as a result, various AlN piezoelectric thin film devices designed and manufactured are poor in terms of performance and application expansion. has limitations. In other words, in the prior art, the crystal quality (crystallinity and polarity) of the AlN piezoelectric thin film and the device using the same depends on the deposition temperature and surface material state that can be formed on a single or multilayer thin film of the insulating layer and/or metal layer formed before forming the AlN film. Due to limitations in physical factors such as the like, it was difficult to construct an AlN piezoelectric thin film with a high-purity single crystal material. Several methods have been proposed to overcome these limitations and obtain high-purity single crystal AlN piezoelectric thin films and manufacture devices. For example, a MOCVD device is used to produce a single crystal with the same/similar crystal structure as AlN material at a high temperature of around 1000°C. A film is grown directly on an epitaxial synthesis substrate (Sapphire, SiC) or deposited directly on a silicon (Si) single crystal film using a sputtering device at the highest possible temperature, followed by wafer bonding ( Methods have been proposed to complete the device through AlN piezoelectric thin film transfer technology to the device substrate through wafer-bonding and lift off.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면으로서, 도 1(a)에는 FBAR(20; Film Bulk Acoustic Resonator)의 일 예가 제시되어 있으며, 도 1(b)에는 SMR(20'; Solidly Mounted Resonator)가 제시되어 있다. FBAR과 SMR은 BAW 공진기에 속한다. FBAR(20)은 한 쌍의 전극(22,24), 한 쌍의 전극(22,24) 사이에 놓이는 압전 박막(26) 그리고 소자 기판(30)을 포함한다. 한 쌍의 전극(22,24)과 압전 박막(26)은 소자 기판(30)에 형성된 캐비티(28) 위에 놓인다(suspended). SMR(20')은 한 쌍의 전극(22',24'), 한 쌍의 전극(22',24') 사이에 놓이는 압전 박막(26') 그리고 소자 기판(30')을 포함한다. FBAR(20)과 달리 캐비티(28) 반사기(reflectror)를 대신하여 다층 구조의 브래그 리플렉터(27'; Bragg Reflector) 반사기가 구비된다.FIG. 1 is a diagram showing devices using a piezoelectric thin film presented in U.S. Patent Publication No. US2015-0033520. FIG. 1(a) shows an example of FBAR (20; Film Bulk Acoustic Resonator), and FIG. 1(b) SMR (20'; Solidly Mounted Resonator) is presented. FBAR and SMR belong to BAW resonators. The FBAR (20) includes a pair of electrodes (22, 24), a piezoelectric thin film (26) placed between the pair of electrodes (22, 24), and an element substrate (30). A pair of electrodes 22 and 24 and the piezoelectric thin film 26 are suspended (suspended) over the cavity 28 formed in the device substrate 30. The SMR 20' includes a pair of electrodes 22' and 24', a piezoelectric thin film 26' placed between the pair of electrodes 22' and 24', and an element substrate 30'. Unlike the FBAR (20), a multi-layer Bragg reflector (27') is provided instead of the cavity (28) reflector.

도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면으로서, 먼저 사파이어(Al2O3) 성막 기판에 단결정 AlN 압전 박막을 성장한다(도 2(a)). 이때 종래 Si 성막 기판 위에 SiO2 막과 Mo로 된 전극을 형성한 다음, PVD(Phisical Vapor Deposition)인 스퍼터링을 통해 AlN 압전 박막을 형성하는 것과 달리, HVPE 또는 CVD(Chemical Vapor Depostion)인 MOVCD를 이용하여 양질의 고순도 단결정 AlN 압전 박막을 형성한다. 다음으로, 컨택 전극을 형성한다(도 2(b). SMR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 브래그 리플렉터(SiO2/W) 반사기를 형성한다(도 3(c)). 다음으로 AlN 압전 박막 구조물(40)과 브래그 리플렉터 반사기 구조물(42)을 웨이퍼 본딩한다(도 3(d). 다음으로 본딩된 구조물(44)로부터 레이저 리프트 오프(Laser Lift Off; LLO)를 통해 사파이어 성막 기판을 분리한다(도 3(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(46)에 상부 전극을 형성한다(도 3(f)). FBAR을 제조하는 경우에, 먼저 별도로 마련된 반도체 소자 기판에 에어 캐비티를 형성한다(도 4(c)). 다음으로 AlN 압전 박막 구조물(40)과 캐비티 구조물(52)을 결합한다(도 4(d). 다음으로 본딩된 구조물(54)로부터 레이저 리프트 오프(LLO)를 통해 사파이어 성막 기판을 분리한다(도 4(e)). 마지막으로 사파이어 성막 기판이 분리된 구조물(56)에 상부 전극을 형성한다(도 4(f)). Figures 2 to 4 are diagrams showing a method of manufacturing an AlN piezoelectric thin film and a device using the same presented in U.S. Patent Publication No. US2015-0033520. First, a single crystal AlN piezoelectric thin film is grown on a sapphire (Al 2 O 3 ) film-forming substrate. (Figure 2(a)). At this time, unlike the conventional method of forming a SiO 2 film and an electrode made of Mo on a Si film-forming substrate and then forming an AlN piezoelectric thin film through sputtering, which is PVD (Phisical Vapor Deposition), HVPE or CVD (Chemical Vapor Deposition), MOVCD, is used. This forms a high-quality, high-purity single crystal AlN piezoelectric thin film. Next, a contact electrode is formed (FIG. 2(b). When manufacturing an SMR, a Bragg reflector (SiO 2 /W) reflector is first formed on a separately prepared semiconductor device substrate (FIG. 3(c)). Next The AlN piezoelectric thin film structure 40 and the Bragg reflector reflector structure 42 are wafer bonded (FIG. 3(d)). Next, a sapphire film is formed from the bonded structure 44 through laser lift off (LLO). The substrate is separated (FIG. 3(e)). Finally, an upper electrode is formed on the structure 46 from which the sapphire film-forming substrate was separated (FIG. 3(f)). When manufacturing FBAR, first, a separately prepared semiconductor device An air cavity is formed in the substrate (FIG. 4(c)). Next, the AlN piezoelectric thin film structure 40 and the cavity structure 52 are bonded (FIG. 4(d). Next, a laser beam is emitted from the bonded structure 54. The sapphire deposition substrate is separated through lift-off (LLO) (FIG. 4(e)). Finally, an upper electrode is formed on the structure 56 from which the sapphire deposition substrate was separated (FIG. 4(f)).

종래에 Si 성막 기판 상부에 실리콘 산화물(SiO2) 및/ 또는 금속(전극) 물질 위에 스퍼터링(sputtering) 장치를 통해 증착 성막된 다결정(polycrystalline) AlN 압전 박막과 비교할 때 사파이어 성막 기판 위에 MOCVD 성장 성막된 단결정(single crytalline) AlN 압전 박막은 공진기(resonator)의 성능과 품질을 대폭 향상시킨다 하겠다. 그러나 사파이어 성막 기판 위에 6.2eV 에너지 밴드갭(energy bandgap), 즉 파장으로 변환시에 200nm 단파장의 광학 물성을 갖는 AlN 압전 박막을 직접 성장시킨 다음, 이를 현재 상용되는 ArF(193nm) & KrF(248nm) 등의 엑시머 레이저 광 에너지원를 이용하여 분리하는 것은 결코 쉽지 않은 일이다. 이러한 이유는 레이저 광 에너지원을 이용하여 두 물질층을 분리하기 위해서는 경계면(interface)에서 레이저 광 에너지원의 강한 흡수와 열에너지로의 변환을 거친 열화학분해 반응(thermo-chemical decomposition reaction) 과정을 통해 이루어지는데, 이러한 메카니즘(mechanism)을 통해 성막 기판으로부터 기능을 갖는 특정 성막된 박막을 분리하는 공정을 “레이저 리프트 오프(laser lift off; LLO)”라 일컫고 있다. 레이저 리프트 오프(LLO) 메카니즘의 시발점은 레이저 광 에너지원을 흡수하여 열에너지원으로 변환시킬 수 있는 적정한 물질로 구성된 희생층(sacrificial ayer)이 광학적으로 투명한 성막 기판과 특정 성막된 박막 사이에 존재되어야 한다. 이 희생층(sacrificial ayer) 물질의 적정 조건은 광학적으로 투명한 사파이어 성막 기판 후면을 통해 조사 입사된 레이저의 파장(wavalength)보다 충분히 큰 파장의 에너지 밴드갭을 갖는 광학적으로 투명한 반도체인 동시에, 광 에너지원을 최대한 많이 흡수할 수 있는 비정질, 다결정(amorphous or polycrystalline), 또는 다층(multi layer)의 미세구조(microstructure)를 갖는 물질 영역이 절대적으로 필요로 한데, 상기 미국 공개특허공보 US2015-0033520호에 제시된 방법에서는 이러한 점을 간과하고 기술한 것이다.Compared to the polycrystalline AlN piezoelectric thin film deposited through a sputtering device on silicon oxide (SiO 2 ) and/or metal (electrode) material on top of a Si film substrate, the MOCVD growth film was deposited on a sapphire film substrate. Single crystalline AlN piezoelectric thin film can significantly improve the performance and quality of resonators. However, an AlN piezoelectric thin film with optical properties of 6.2 eV energy bandgap, i.e., 200 nm short wavelength when converted to wavelength, is directly grown on a sapphire film substrate, and then converted to currently available ArF (193 nm) & KrF (248 nm). Separation using excimer laser light energy source is not easy. This is because in order to separate two material layers using a laser light energy source, the laser light energy source is strongly absorbed at the interface and converted into heat energy through a thermo-chemical decomposition reaction process. The process of separating a specific functional thin film from a deposited substrate through this mechanism is called “laser lift off (LLO).” The starting point of the laser lift-off (LLO) mechanism is that a sacrificial layer composed of an appropriate material capable of absorbing the laser light energy source and converting it into a thermal energy source must exist between the optically transparent deposited substrate and the specific deposited thin film. . The appropriate conditions for this sacrificial layer material are that it is an optically transparent semiconductor with an energy band gap of a wavelength sufficiently larger than the wavelength (wavalength) of the laser irradiated through the back of the optically transparent sapphire deposition substrate, and is also an optical energy source. A material area with an amorphous, polycrystalline, or multi-layer microstructure that can absorb as much as possible is absolutely necessary, as presented in US Patent Publication No. US2015-0033520. This point was overlooked and described in the method.

도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 사파이어 성막 기판(200), 사파이어 성막 기판(200)에 성장된 버퍼층(210; 예: GaN), 버퍼층(210) 위에 형성된 AlN 압전 박막(220) 그리고 AlN 압전 박막(220) 위에 형성된 접합용 금속(230; 예: Au)이 제시되어 있다. 버퍼층(210)을 구성하고 있는 갈륨 나이트라이드(GaN)은 3.4eV(파장 변환 시, 364nm) 에너지 밴드갭을 갖는 물질이고 동시에 저온 성장 성막된 비정질 미세구조(amorphous microstucture)를 갖고 있어, AlN에 비해 상기 GaN 버퍼층(210)은 희생층(sacrificial layer)으로 역할을 충분히 할 수 있어 광학적으로 투명한 사파이어 성막 기판(200)과 AlN 압전 박막(220)의 분리를 용이하게 하는 이점을 가지지만, GaN 버퍼층(210)과 AlN 압전 박막(220) 간에는 상당한 격자상수 및 열팽창계수의 물성 차이가 존재하므로, 공진기 등의 기능성 압전 박막으로 사용할 수 있는 일정한 임계 두께(critical thickness, 대략 100nm) 이상으로 MOCVD 성장된 고순도 단결정 AlN 압전 박막(220)을 확보하는데 현재까지 공지된 공정 및 기술로는 결코 쉽지 않다.Figure 5 is a diagram showing an example of a method for manufacturing an AlN piezoelectric thin film presented in US Patent Publication No. US2006-0145785, which includes a sapphire deposition substrate 200 and a buffer layer 210 grown on the sapphire deposition substrate 200; e.g. GaN), an AlN piezoelectric thin film 220 formed on the buffer layer 210, and a bonding metal 230 (eg, Au) formed on the AlN piezoelectric thin film 220 are shown. Gallium nitride (GaN), which makes up the buffer layer 210, is a material with an energy bandgap of 3.4 eV (364 nm when converted to wavelength) and has an amorphous microstructure formed by low-temperature growth, making it thinner than AlN. The GaN buffer layer 210 can sufficiently serve as a sacrificial layer and has the advantage of facilitating separation of the optically transparent sapphire deposition substrate 200 and the AlN piezoelectric thin film 220, but the GaN buffer layer ( Since there is a significant difference in physical properties of lattice constant and thermal expansion coefficient between 210) and AlN piezoelectric thin film 220, high purity single crystal MOCVD grown above a certain critical thickness (approximately 100 nm) can be used as a functional piezoelectric thin film for resonators, etc. Securing the AlN piezoelectric thin film 220 is not easy using the processes and technologies known to date.

도 6은 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면으로서, 제조 방법은 도 6(a)에 도시된 바와 같이, (001) 실리콘 성막 기판(61)에 직접적으로 스퍼터링 증착된 AlN 압전 박막(62)을 성막하는 단계, 도 6(b)에 도시된 바와 같이, AlN 압전 박막(62) 위에 하부 전극(63)을 형성하는 단계, 또 6(c)에 도시된 바와 같이, 하부 전극(63) 위에 형성된 음향파 미러(64; acoustic mirror)를 형성하는 단계, 도 6(d)에 도시된 바와 같이, 음향파 미러(64) 위에 웨이퍼 본딩 결합된 캐리어 웨이퍼(65; carrier wafer)를 형성하는 단계, 도 6(e)에 도시된 바와 같이, (100) 실리콘 성막 기판(61)을 습식에칭으로 제거하는 단계, 그리고 도 6(f)에 도시된 바와 같이, 최종적으로 (100) 실리콘 성막 기판(61)이 제거된 AlN 압전 박막(62)에 상부 전극(66)을 형성하는 단계를 포함하며, 이를 통해 SMR BAW 구조 공진기가 제조된다. 이러한 방법에 의하면, 실리콘 성막 기판에 SiO2 및/또는 금속(전극)을 형성한 다음 AlN 압전 박막을 형성한 구조(예: 문헌(“Optimization of sputter deposition Process for piezoelectric AlN ultra-thin Films”, Semester Project, Advanced NEMS group, Autumn Semester 2017, Roman Welz, January 23, 2018, SECTION MICROTECHNIQUE)와 비교할 때, 품질 개선을 위한 별도의 추가 공정(CMP; chemical-mechanical polishing)이 불필요한 장점과 균일한 두께를 갖는 압전 박막 획득이 가능하고 동시에 압전 박막 품질에 지대한 영향을 미치는 전극(금속) 표면에 형성된 자연 산화물(native oxide)을 배제할 수 있는 이점이 있어 종래 제조 공정에 비해 품질과 비용관점에서 우위를 확보할 수 있다고 지적되어 있다.FIG. 6 is a diagram showing an example of a method for manufacturing an AlN piezoelectric thin film presented in Solid-State Electronics 54 (2010) 1041-1046. The manufacturing method includes forming a (001) silicon film, as shown in FIG. 6(a). forming a sputter-deposited AlN piezoelectric thin film 62 directly on the substrate 61; forming a lower electrode 63 on the AlN piezoelectric thin film 62, as shown in FIG. 6(b); and As shown in Figure 6(c), forming an acoustic mirror (64) formed on the lower electrode 63, as shown in Figure 6(d), forming a wafer on the acoustic wave mirror 64. Forming a bonded carrier wafer 65, removing the (100) silicon deposition substrate 61 by wet etching, as shown in FIG. 6(e), and FIG. 6(f). As shown, it includes forming an upper electrode 66 on the AlN piezoelectric thin film 62 from which the (100) silicon film substrate 61 has been removed, and through this, a SMR BAW structure resonator is manufactured. According to this method, a structure in which SiO 2 and/or metal (electrode) is formed on a silicon film substrate and then an AlN piezoelectric thin film is formed (e.g., literature (“Optimization of sputter deposition Process for piezoelectric AlN ultra-thin Films”, Semester Compared to Project, Advanced NEMS group, Autumn Semester 2017, Roman Welz, January 23, 2018, SECTION MICROTECHNIQUE, it has the advantage of not requiring a separate additional process (CMP; chemical-mechanical polishing) to improve quality and has a uniform thickness. It is possible to obtain a piezoelectric thin film and at the same time has the advantage of excluding native oxide formed on the surface of the electrode (metal), which has a significant impact on the quality of the piezoelectric thin film, thereby securing an advantage in terms of quality and cost compared to the conventional manufacturing process. It has been pointed out that it can be done.

이외에도 SiC 성막 기판 위에 고순도 AlN 압전 박막을 성장하는 방법이 있으나, SiC 성막 기판이 고비용인데다가, SiC 성막 기판 위에 고순도 AlN 박막 성장 후에 이미 공지된 AlN 압전 박막 공진기 제조공정에서 화학적 습식에칭을 통해 SiC 성막 기판이 제거되기 때문에 재사용이 가능하지 않으므로 원천적으로 AlN 압전 박막 공진기 고비용 원가문제를 해결할 수 없어 고려하지 않는다.In addition, there is a method of growing a high-purity AlN piezoelectric thin film on a SiC-deposited substrate, but the SiC-deposited substrate is expensive, and after growing a high-purity AlN thin film on the SiC-deposited substrate, the SiC film is formed through chemical wet etching in the already known AlN piezoelectric thin-film resonator manufacturing process. Because the substrate is removed, reuse is not possible, so it cannot fundamentally solve the problem of high cost of AlN piezoelectric thin film resonators, so it is not considered.

도 7은 미국 등록특허공보 제10,530,327호에 제시된 압전 박막을 이용하는 소자의 일 예를 나타내는 도면으로서, 도 1에 제시된 BAW 공진기와 달리, SAW 공진기가 제시되어 있으며, SAW 공진기(320)는 기판(321), 압전 박막(324) 그리고 전극(325,326)를 포함한다. 전극(325,326)이 모두 압전 박막(324)의 일측에 구비된다는 점에서 BAW 공진기와 차이점을 가진다. 기판(321) 없이 압전 박막(324)이 웨이퍼 형태로 구성될 수도 있지만, 기판(321)에 압전 박막(324)을 박막(thin film)으로 구성하는 형태가 효과적이다. 압전 박막(324)은 기판(321)에 직접 성막될 수도 있지만, 도시의 경우에, 별도의 성막 기판(도시 생략)을 이용하여 성막된 다음, 지지 기판(322)에 본딩층(323)을 통해 결합된 형태를 가진다. 지지 기판(322)과 본딩층(323)을 합하여 기판(321)이라 칭하였다. 전극(325,326)을 절연물질(도시 생략)로 덮는 경우에, 절연물질을 SiO2, FOx 등으로 구성할 수 있다. 한편 BAW 공진기와 SAW 공진기가 결합된 형태의 하이브리드 공진기도 제시(Hybrid BAW/SAW AlN and AlScN thin film resonator; 2016 IEEE International Ultrasonics Symposium (IUS))되고 있으며, 이러한 공진기에 본 개시에 제시된 방법이 적용될 수 있음은 물론이다.FIG. 7 is a diagram showing an example of a device using a piezoelectric thin film presented in U.S. Patent Publication No. 10,530,327. Unlike the BAW resonator shown in FIG. 1, a SAW resonator is shown, and the SAW resonator 320 is connected to the substrate 321. ), a piezoelectric thin film 324, and electrodes 325 and 326. It differs from the BAW resonator in that the electrodes 325 and 326 are all provided on one side of the piezoelectric thin film 324. Although the piezoelectric thin film 324 may be formed in a wafer form without the substrate 321, it is effective to form the piezoelectric thin film 324 as a thin film on the substrate 321. The piezoelectric thin film 324 may be deposited directly on the substrate 321, but in the case shown, it is deposited using a separate deposition substrate (not shown) and then deposited on the support substrate 322 through the bonding layer 323. It has a combined form. The support substrate 322 and the bonding layer 323 were collectively referred to as the substrate 321. When the electrodes 325 and 326 are covered with an insulating material (not shown), the insulating material may be made of SiO 2 , FO x , or the like. Meanwhile, a hybrid resonator combining a BAW resonator and a SAW resonator has also been proposed (Hybrid BAW/SAW AlN and AlScN thin film resonator; 2016 IEEE International Ultrasonics Symposium (IUS)), and the method presented in the present disclosure can be applied to such a resonator. Of course it exists.

도 8은 한국 공개특허공보 제10-2022-0031413호에 제시된 AlxGa1-xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면으로서, 구조물은 사파이어 성막 기판(1), 희생층(3), 제1 반도체층(2), 그리고 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 포함한다. 성막 기판(1)은 C면 사파이어로 이루어질 수 있고, 희생층(3)은 레이저 리프트 오프(LLO) 시에 사파이어 성막 기판(1)의 분리가 용이한 물질로 이루어질 수 있고, 제1 반도체층(2)은 고온(1000℃ 이상) 성장 성막된 AlyGa1-yN (0.5≤x≤1)로 이루어져 후속하여 성장되는 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 결정 품질(결정성과 극성)을 보장하는 역할을 하며, 그 내부에 다수의 에어 공극(air-voids)이 형성되어 있다. 다수의 에어 공극은 성막 기판(1)과 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 사이의 격자상수 및 열팽창계수 차로 인해 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)에 크랙이 발생하는 것을 억제하는 역할을 한다. AlxGa1-xN (0.5≤x≤1) 압전 박막(4)은 CVD(예: MOCVD, HVPE, ALD)로 성장 성막될 수 있으며, 단결정 박막으로 성장 성막된다. 그 두께는 최종 소자에 따라 달라질 수 있으며, 예를 들어, 도 1(b)에 제시된 FBAR에 이용되는 경우에, 양 측에 형성되는 전극(22'24')의 두께와 함께 공진 주파수에 의해 그 두께가 결정된다.Figure 8 is a diagram showing an example of the Al 1), a sacrificial layer (3), a first semiconductor layer (2), and an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4). The deposition substrate 1 may be made of C-plane sapphire, the sacrificial layer 3 may be made of a material that facilitates separation of the sapphire deposition substrate 1 during laser lift-off (LLO), and the first semiconductor layer ( 2) consists of Al y Ga 1-y N (0.5≤x≤1) grown at a high temperature (above 1000°C) and subsequently grown Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4) ) plays a role in ensuring the crystal quality (crystallinity and polarity), and a number of air-voids are formed inside it. The multiple air voids are Al ≤1) It serves to suppress cracks from occurring in the piezoelectric thin film 4. The Al The thickness may vary depending on the final device, and for example, when used in the FBAR shown in FIG. 1(b), it is determined by the resonance frequency along with the thickness of the electrodes 22'24' formed on both sides. The thickness is determined.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This is described at the end of ‘Specific Content for Implementing the Invention’.

여기서는, 본 개시의 전체적인 요약(Summary)이 제공되며, 이것이 본 개시의 외연을 제한하는 것으로 이해되어서는 아니된다(This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features). Here, a general summary of the disclosure is provided, and this should not be construed as limiting the scope of the disclosure (This section provides a general summary of the disclosure and is not a comprehensive disclosure of its full scope or all of its features).

본 개시에 따른 일 측면에 의하면(According to one aspect of the present disclosure), AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 성막 기판을 준비하는 단계; 성막 기판 위에 희생층을 형성하는 단계; 희생층 위에 분해 증발층을 형성하는 단계; 분해 증발층 위에 증발 방지층을 형성하는 단계; 증발 방지층을 마스크로 하여 분해 증발층에 다수의 에어 공극을 형성하는 단계; 다수의 에어 공극이 형성된 분해 증발층 및 증발 방지층 위에 AlxGa1-xN (0.5≤x≤1) 압전 박막을 형성하는 단계;를 포함하는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법이 제공된다.According to one aspect of the present disclosure, a method of manufacturing an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film includes preparing a film-forming substrate; Forming a sacrificial layer on the deposition substrate; Forming a decomposition evaporation layer on the sacrificial layer; Forming an evaporation prevention layer on the decomposition evaporation layer; Forming a plurality of air voids in the decomposition evaporation layer using the evaporation prevention layer as a mask; Forming a piezoelectric thin film of Al 1) A method for manufacturing a piezoelectric thin film is provided.

본 개시에 따른 또 다른 측면에 의하면(According to another aspect of the present disclosure), 압전 박막, 압전 박막의 일 측에 구비되는 제1 전극과 반사기, 그리고 그 대향하는 측의 압전 박막에 구비되는 제2 전극을 포함하는 압전 박막 소자를 제조하는 방법에 있어서, 성막 기판 위에 AlxGa1-xN (0.5≤x≤1) 또는 ScxAl1-xN로 된 압전 박막을 형성하는 단계; 성막 기판을 제거하고 압전 박막을 노출시키는 단계; 상기 노출시키는 단계의 전 또는 후에, 압전 박막의 일 측에 제1 전극과 반사기를 순차로 형성하는 단계; 압전 박막을 패터닝하여 제1 전극을 노출시키는 단계; 그리고, 제1 전극과 반사기가 형성된 반대 측의 압전 박막에 제2 전극을 형성하는 단계;를 포함하는, 압전 박막 소자를 제조하는 방법이 제공된다.According to another aspect of the present disclosure, a piezoelectric thin film, a first electrode and a reflector provided on one side of the piezoelectric thin film, and a second electrode provided on the piezoelectric thin film on the opposite side. A method of manufacturing a piezoelectric thin film element including an electrode, comprising: forming a piezoelectric thin film of Al x Ga 1-x N (0.5≤x≤1) or Sc x Al 1-x N on a film-forming substrate; Removing the deposition substrate and exposing the piezoelectric thin film; Before or after the exposing step, sequentially forming a first electrode and a reflector on one side of the piezoelectric thin film; exposing the first electrode by patterning the piezoelectric thin film; And, forming a second electrode on the piezoelectric thin film on the opposite side where the first electrode and the reflector are formed. A method of manufacturing a piezoelectric thin film element is provided, including.

이에 대하여 '발명의 실시를 위한 구체적인 내용'의 후단에 기술한다.This is described at the end of ‘Specific Content for Implementing the Invention’.

도 1은 미국 공개특허공보 US2015-0033520호에 제시된 압전 박막을 이용한 소자들을 나타내는 도면,
도 2 내지 도 4는 미국 공개특허공보 US2015-0033520호에 제시된 AlN 압전 박막 및 이를 이용한 소자를 제조하는 방법을 나타내는 도면,
도 5는 미국 공개특허공보 US2006-0145785호에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 6은 Solid-State Electronics 54 (2010) 1041-1046에 제시된 AlN 압전 박막을 제조하는 방법의 일 예를 나타내는 도면,
도 7은 미국 등록특허공보 제10,530,327호에 제시된 압전 박막을 이용하는 소자의 일 예를 나타내는 도면,
도 8은 한국 공개특허공보 제10-2022-0031413호에 제시된 AlxGa1 - xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면,
도 9는 본 개시에 따른 AlxGa1-xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면,
도 10 내지 도 14는 도 9에 제시된 AlxGa1-xN (0.5≤x≤1) 압전 박막 구조물을 제조하는 방법의 일 예를 나타내는 도면,
도 15 내지 도 17은 본 개시에 따라 압전 박막 소자를 제조하는 방법의 일 예를 나타내는 도면,
도 18 및 도 19는 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 20 및 도 21은 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 22는 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면,
도 23은 본 개시에 따라 보이드 형성층과 마스크층을 형성하는 방법의 예들을 나타내는 도면.1 is a diagram showing devices using a piezoelectric thin film presented in U.S. Patent Publication No. US2015-0033520;
2 to 4 are diagrams showing the AlN piezoelectric thin film presented in U.S. Patent Publication No. US2015-0033520 and a method of manufacturing a device using the same;
Figure 5 is a view showing an example of a method for manufacturing an AlN piezoelectric thin film presented in US Patent Publication No. US2006-0145785;
Figure 6 is a diagram showing an example of a method for manufacturing an AlN piezoelectric thin film presented in Solid-State Electronics 54 (2010) 1041-1046;
7 is a diagram showing an example of a device using a piezoelectric thin film presented in U.S. Patent Publication No. 10,530,327;
Figure 8 is a view showing an example of the Al x Ga 1 - x N (0.5≤x≤1) piezoelectric thin film structure presented in Korean Patent Publication No. 10-2022-0031413;
9 is a diagram showing an example of an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film structure according to the present disclosure;
10 to 14 are diagrams showing an example of a method for manufacturing the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film structure shown in FIG. 9;
15 to 17 are diagrams showing an example of a method for manufacturing a piezoelectric thin film element according to the present disclosure;
18 and 19 are diagrams showing another example of a method for manufacturing a piezoelectric thin film element according to the present disclosure;
20 and 21 are diagrams showing another example of a method for manufacturing a piezoelectric thin film element according to the present disclosure;
22 is a diagram showing another example of a method for manufacturing a piezoelectric thin film element according to the present disclosure;
23 is a diagram showing examples of methods for forming a void forming layer and a mask layer according to the present disclosure.

이하, 본 개시를 첨부된 도면을 참고로 하여 자세하게 설명한다(The present disclosure will now be described in detail with reference to the accompanying drawing(s)).Hereinafter, the present disclosure will now be described in detail with reference to the accompanying drawing(s).

도 9는 본 개시에 따른 AlxGa1-xN (0.5≤x≤1) 압전 박막 구조물(structure)의 일 예를 나타내는 도면으로서, 구조물은 성막 기판(1), 희생층(3), 분해 증발층(15), 증발 방지층(16), 그리고 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 포함한다.FIG . 9 is a diagram illustrating an example of an Al It includes an evaporation layer 15, an evaporation prevention layer 16, and an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4.

성막 기판(1)은 사파이어 기판(예: C면 사파이어 기판)으로 이루어질 수 있으며, LLO 공정이 가능한 투광성 기판이라면 특별한 제약은 없다.The deposition substrate 1 may be made of a sapphire substrate (e.g., a C-plane sapphire substrate), and there are no special restrictions as long as it is a light-transmissive substrate capable of an LLO process.

희생층(3)은 도 8과 관련하여 기술된 바와 같이 LLO 공정에서 사용되는 레이저 빛을 흡수하여 성막 기판(1)이 분리될 수 있도록 하는 물질이라면 특별한 제약은 없지만, 그 위에 양질의 3족 질화물 반도체층이 성막될 수 있는 물질이 바람직하다. 예를 들어, GaN이나 Al 및/또는 In을 50%가 넘지 않는 범위로 포함하는 (Al)(In)GaN으로 이루어질 수 있으며, CVD법(예: MOCVD법)을 통해 성막될 수 있다. 또한 희생층(3)은 Ga 및/또는 In을 50%가 넘지 않은 범위로 포함하는 (In)(Ga)AlN으로 이루어질 수 있으며, CVD법(예: MOCVD법)을 통해 성막될 수 있다.There are no special restrictions on the sacrificial layer 3 as long as it is a material that absorbs the laser light used in the LLO process and allows the film-forming substrate 1 to be separated, as described in relation to FIG. 8, but a good quality group III nitride may be used on it. A material from which a semiconductor layer can be deposited is preferred. For example, it may be made of GaN or (Al)(In)GaN containing Al and/or In in an amount not exceeding 50%, and may be formed into a film through a CVD method (eg, MOCVD method). Additionally, the sacrificial layer 3 may be made of (In)(Ga)AlN containing Ga and/or In in an amount not exceeding 50%, and may be formed through a CVD method (eg, MOCVD method).

분해 증발층(15)은 도 8에 도시된 제1 반도체층(2)과 마찬가지로 다수의 에어 공극(Air-Void)이 형성되어 있는 층이며, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)에 크랙이 발생하는 것을 억제하도록(AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 스트레스를 해소하도록) Ga-rich (Al)(In)GaN 또는 Al-rich Al(In)(Ga)N(≠AlN)으로 이루어질 수 있다. Ga 또는 Al의 함량은 성막 기판(1), 희생층(3) 및 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 격자상수와 열팽창계수를 고려하여 조절될 수 있으며, 다수의 에어 공극의 존재로 인해 다수의 에어 공극(Air-Void)이 부존재할 때에 비해 Ga 또는 Al의 함량을 탄력적으로 조절할 수 있게 된다. 분해 증발층(15)은 희생층(3)과 마찬가지로 CVD법(예: MOCVD법)을 이용하여 CVD 장치 챔버 속에서 in-siitu 방식으로 성막될 수 있으며, 환원 분위기(예: H2와 HN3 사용)에서 분해되어 Pit 또는 Void를 가지는 층이고, 환원 분위기의 조건(온도, H2/NH3 양, NH3의 공급방식 등)을 변경하여 분해되는 형상 및 깊이를 조절할 수 있다.Like the first semiconductor layer 2 shown in FIG. 8, the decomposition evaporation layer 15 is a layer in which a plurality of air voids (Air-Voids) are formed, Al x Ga 1-x N (0.5≤x≤1 ) Ga-rich (Al)(In)GaN to suppress the occurrence of cracks in the piezoelectric thin film 4 (Al x Ga 1-x N (0.5≤x≤1) to relieve the stress of the piezoelectric thin film 4) Alternatively, it may be made of Al-rich Al(In)(Ga)N(≠AlN). The content of Ga or Al can be adjusted by considering the lattice constant and thermal expansion coefficient of the film-forming substrate (1), sacrificial layer (3), and Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4). , Due to the presence of a large number of air-voids, the content of Ga or Al can be adjusted flexibly compared to the absence of a large number of air-voids. Like the sacrificial layer 3, the decomposition evaporation layer 15 can be formed in-situ in a CVD device chamber using a CVD method (e.g. MOCVD method), and can be formed in a reducing atmosphere (e.g. H 2 and HN 3 It is a layer that decomposes and has pits or voids, and the shape and depth of decomposition can be adjusted by changing the conditions of the reducing atmosphere (temperature, amount of H 2 /NH 3 , supply method of NH 3 , etc.).

증발 방지층(16)은 분해 증발층(15)이 분해되고 증발되어 다수의 에어 공극이 형성되는 과정에서 분해 증발층(15)이 모두 분해되어 증발되는 것을 방지하고, 다수의 에어 공극의 분포 방식을 조절하는 마스크로 기능하며, SiNx, AlN와 같은 물질로 in-situ 방식 또는 ex-situ 방식으로 형성될 수 있고, 이러한 기능을 충족한다면 특별히 제한되지 않는다. 분해 증발층(15)은 환원 분위기(예: H2와 HN3 사용)에 의해 분해-증발되어 그 내부에 다수의 에어 공극을 구비하게 되며, 따라서 증발 방지층(16)은 분해 증발층(15)의 일부 증발을 가능하게 하는 한편, 분해 증발층(15)의 일부 증발을 억제하는 형태로 분해 증발층(15) 위에서 in-situ 방식 또는 ex-situ 방식으로 형성되어야 한다. 증발 방지층(16)으로 SiNx가 사용되는 경우에, in-situ 방식(예: CVD법(MOCVD법)으로 형성되는 것이 바람직하며, 도 10에 도시된 바와 같이, 그 특성상 불연속적인 박막의 형태로 형성될 수 있다. 증발 방지층(16)으로 AlN가 사용되는 경우에, in-situ 방식 또는 ex-situ 방식으로 형성될 수 있으며, 성막 조건을 조절하여 단결정(Epitaxy) 박막이 아니라, 준 다결정(Pseudoepitaxy) 박막 또는 다결정(Polycrystal) 박막으로 형성함으로써, 주어진 역할을 행할 수 있게 된다. 참고로, in-situ 방식(예: CVD법(MOCVD법))으로 성막하는 경우에 결정립이 크고 불균일한 준 단결정 박막이 형성되고, ex-situ 방식(예: sputtering법)으로 성막하는 경우에 다결정립이 작고 균일한 다결정 박막이 형성된다. 또한 in-situ 방식으로 SiNx 막을 형성한 다음, AlN 막을 형성하는 것도 가능하며, SiNx 막에 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)이 품질 및 조성이 균일하게 성장되지 않는다는 점과 AlN 막에 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)이 성장될 수 있다는 점을 감안한 것이다. SiNx 막만으로 증발 방지층(16)이 구성되는 경우에, 도 13에 도시된 바와 같이, 다수의 에어 공극을 통해 노츨되는 증발 분해층(15)의 에어 공극(17) 내 측면으로부터 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 성막이 시작될 수 있다. 바람직하게는 in-situ 방식으로 SiNx 막을 형성한 다음, ex-situ 방식으로 AlN 막을 형성함으로써, 즉 불연속적인 막위에 결정립이 작고 균일한 다결정막을 형성함으로써, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 성막을 용이하게 하는 한편, 안정적인 다수의 에어 공극을 형성하는 것이 가능해진다. 예를 들어, SiNx 막, AlN 막 및 SiNx-AlN 복합 막은 10~100nm의 두께로 형성될 수 있다.The evaporation prevention layer 16 prevents the decomposition and evaporation layer 15 from being decomposed and evaporated in the process of decomposing and evaporating the decomposition and evaporation layer to form a plurality of air voids, and maintains the distribution method of the multiple air voids. It functions as a controlling mask and can be formed in-situ or ex-situ using materials such as SiN x and AlN, and is not particularly limited as long as it satisfies these functions. The decomposition and evaporation layer 15 is decomposed and evaporated by a reducing atmosphere (e.g., using H 2 and HN 3 ) to have a plurality of air voids therein, and therefore the anti-evaporation layer 16 is the decomposition and evaporation layer 15. It must be formed in-situ or ex-situ on the decomposition and evaporation layer 15 in a form that enables partial evaporation of the decomposition and evaporation layer 15 while suppressing partial evaporation of the decomposition and evaporation layer 15. When SiN When AlN is used as the evaporation prevention layer 16, it can be formed by an in-situ method or an ex-situ method, and by controlling the film formation conditions, it is not a single crystal (Epitaxy) thin film, but a quasi-polycrystal (Pseudoepitaxy) thin film. ) By forming it into a thin film or polycrystal thin film, it can perform a given role. For reference, when forming a film using an in-situ method (e.g. CVD method (MOCVD method)), a quasi-single crystal thin film with large crystal grains and is non-uniform. is formed, and when forming a film using an ex-situ method (e.g. sputtering method), a polycrystalline thin film with small and uniform polycrystalline grains is formed. It is also possible to form a SiN x film using an in-situ method and then form an AlN film. In addition, the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4) on the SiN x film is not grown uniformly in quality and composition, and the Al x Ga 1-x N (0.5≤ x ≤ 1) considering the fact that the piezoelectric thin film 4 can be grown. In the case where the evaporation prevention layer 16 is composed of only the SiN The formation of the Al After forming the While making it easy to form a film, it becomes possible to form a large number of stable air voids.For example, SiN x film, AlN film, and SiN x -AlN composite film can be formed to a thickness of 10 to 100 nm.

AlxGa1-xN (0.5≤x≤1) 압전 박막(4)은 도 1 내지 도 8에 걸쳐서 설명된 바 있으며, 분해 증발층(15)에 다수의 에어 공극이 형성된 이후의 증발 방지층(16) 위에서 성막되므로, 다수의 에어 공극의 존재로 인해 스트레스가 조절되는 한편, 수평 방향 성장 모드를 거쳐서 성막되므로(도 14 참조), 양질의 단결정 막을 형성할 있게 된다. AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 ScxAl1-xN 압전 박막으로 대체할 수 있음은 물론이다. The Al 16) Since the film is formed from above, stress is controlled due to the presence of a large number of air voids, and since the film is formed through a horizontal growth mode (see FIG. 14), a high-quality single crystal film can be formed. Of course, the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 can be replaced with the Sc x Al 1-x N piezoelectric thin film.

도 10 내지 도 14는 도 9에 제시된 AlxGa1-xN (0.5≤x≤1) 압전 박막 구조물을 제조하는 방법의 일 예를 나타내는 도면으로서, 도 10에, 분해 증발층(15) 위에 증발 방지층(16; 예: SiNx)을 형성한 상태를 도시하였으며, SiNx로 된 증발 방지층(16)이 불연속적인 막의 형태로 형성되어 있다. 증발 방지층(16)은 이후 분해 증발층(15)에 대한 증발 방지 마스크로 기능하는 한편, 분해 증발층(15)에 존재하는 결정 결함이 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)으로 이어지는 것은 차단하는 기능도 한다.10 to 14 are diagrams showing an example of a method of manufacturing the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film structure shown in FIG. 9, and in FIG. The state in which the evaporation prevention layer 16 (e.g., SiN x ) is formed is shown, and the evaporation prevention layer 16 made of SiN x is formed in the form of a discontinuous film. The evaporation prevention layer 16 functions as an evaporation prevention mask for the subsequent decomposition evaporation layer 15, while the crystal defects present in the decomposition evaporation layer 15 are Al x Ga 1-x N (0.5≤x≤1) piezoelectric. What leads to the thin film (4) also has a blocking function.

도 11에 증발 방지층(16)을 마스크로 하여 환원 분위기에서 열처리 공정을 통해 분해 증발층(15)에 다수의 에어 공극(17)이 형성되어 있다. 환원 분위기에서 결정 결함에 해당하는 영역들을 중심으로 분해, 증발이 시작되므로, 다수의 에어 공극(17)의 형성 과정에서 분해 증발층(15)에 존재하는 결정 결함의 일부가 제거되는 효과를 가진다. 환원 분위기 조건에 따라 Pit(또는 Void) 형상이 결정되며, 식각 조건이 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 막질에 중요한 역할을 한다. 예를 들어, 100% 수소 분위기의 경우에 식각 반응만 일어나기 때문에 식각의 넓이와 깊이가 조절되지 않고 표면의 거칠기가 증가하지만, NH3를 공급하는 경우에는 식각과 재성장이 동시에 일어나기 때문에 NH3의 공급 방식에 따라 식각 속도를 조절해서 표면의 거칠기를 억제하고 식각된 형상을 조절할 수 있게 된다. 환원 분위기(NH3 단독, 또는 NH3 및 H2 함께(연속적(Continous), 불연속적(Pulsed)) 주입)에서 열처리 온도는 분해 증발층(15) 성장 온도보다 높은 온도가 바람직하지만, NH3 및 H2 가스 주입량에 따라 분해 증발층(15) 성장 온도보다 낮은 온도도 가능하다.In FIG. 11, a plurality of air voids 17 are formed in the decomposition and evaporation layer 15 through a heat treatment process in a reducing atmosphere using the evaporation prevention layer 16 as a mask. Since decomposition and evaporation begin centered on areas corresponding to crystal defects in a reducing atmosphere, some of the crystal defects present in the decomposition and evaporation layer 15 are removed during the formation of the plurality of air voids 17. The pit (or void) shape is determined depending on the reducing atmosphere conditions, and the etching conditions play an important role in the film quality of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4). For example, in the case of a 100% hydrogen atmosphere, only an etching reaction occurs, so the width and depth of the etching is not controlled and the surface roughness increases. However, when NH 3 is supplied, etching and regrowth occur simultaneously, so the supply of NH 3 By controlling the etching speed depending on the method, surface roughness can be suppressed and the etched shape can be controlled. The heat treatment temperature in a reducing atmosphere (NH 3 alone, or NH 3 and H 2 together (continuous, discontinuous) injection) is preferably higher than the growth temperature of the decomposition evaporation layer 15, but NH 3 and Depending on the amount of H 2 gas injected, a temperature lower than the growth temperature of the decomposition and evaporation layer 15 is also possible.

바람직하게는, 도 12에 도시된 바와 같이, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 형성하기에 앞서, 성장 촉진층(18)을 형성한다. 성장 촉진층(18)은 in-situ 방식 또는 ex-situ 방식으로 형성된 AlN로 이루어질 수 있다. Al-rich AlxGa1-xN (0.5≤x≤1) 압전 박막(4; 예: AlN)은 Pre-reaction & Parasitic Growth로 인해 GaN 대비 성장 속도가 느리고 결정질이 저하될 수 있으므로, 성장 촉진층(18)을 구비하여, 증발 방지막(16; 예: SiNx)의 표면에서도 성장이 가능하도록 하여 Al-rich AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 성장 속도 및 품질을 개선할 수 있으며, 성장 온도 또한 낮출 수 있는 이점을 가진다. 설명의 편의를 위해, 성장 촉진층(18)은 일부만 표시하였다. 성장 촉진층(18) 두께는 임계 두께(Critical Thickness; 하부층 모체 물질에 AlN 박막을 성장할 때 격자상수 차이로 인해 발생되는 스트레스를 해소하기 위해 성막 중에 Misfit Dislocation이 도입되는데 이때의 두께)를 감안하면 10~50nm 정도가 바람직하다.Preferably, as shown in FIG. 12, the growth promotion layer 18 is formed prior to forming the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4. The growth promotion layer 18 may be made of AlN formed in-situ or ex-situ. Al -rich Al By providing the layer 18, growth is possible even on the surface of the anti-evaporation film 16 ( e.g. SiN Speed and quality can be improved, and the growth temperature can also be lowered. For convenience of explanation, only a portion of the growth promotion layer 18 is shown. The thickness of the growth promotion layer 18 is 10 considering the critical thickness (the thickness at which misfit dislocation is introduced during film formation to relieve the stress caused by the difference in lattice constant when growing an AlN thin film on the base material of the lower layer). ~50nm is preferred.

도 13에, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 초기 성장 모습을 나타내었다. 초기 성장에 있어서는 수평 방향의 성장보다 수직 방향으로 성장되도록 성장 조건이 조절된다. 이때 다수의 에어 공극(18)의 형태가 다양하므로, 증발 방지층(16)의 상면 내지 성장 촉진층(18)의 상면에서 중간 크기의 아일랜드(island; 섬모양) 압전 박막(4a-1)이 성막되며, 에어 공극(18)에 의해 노출된 증발 방지층(16)의 측면 내지 성장 촉진층(18)의 측면에서 작은 크기의 아일랜드 압전 박막(4a-2)이 성막되고, 중간 크기의 아일랜드들이 병합되어 큰 크기의 아일랜드 압전 박막(4a-3)이 성막될 수 있다. 설명의 편의를 위해, 아일랜드 압전 박막(4a-1,4a-2,4a-3)은 일부만 표시하였다.In Figure 13, the initial growth of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 is shown. In initial growth, growth conditions are adjusted to promote vertical growth rather than horizontal growth. At this time, since the shape of the plurality of air voids 18 is diverse, a medium-sized island (island-shaped) piezoelectric thin film 4a-1 is formed on the upper surface of the evaporation prevention layer 16 or the upper surface of the growth promotion layer 18. A small-sized island piezoelectric thin film 4a-2 is formed on the side of the evaporation prevention layer 16 or the growth promotion layer 18 exposed by the air gap 18, and the medium-sized islands are merged to form a film. A large-sized island piezoelectric thin film 4a-3 can be formed. For convenience of explanation, only a portion of the island piezoelectric thin films (4a-1, 4a-2, 4a-3) are shown.

도 14에 도시된 바와 같이, 성장 조건을 수평 방향 모드로 전환하면, 도 13에 제시된 아일랜드 압전 박막(4a-1,4a-2,4a-3)이 서로 병합(coalescence)되면서 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)이 평평한 형태로 완성된다. 병합의 속도에 따라 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 내부에도 다수의 보이드(19)가 형성될 수 있으며, 분해 증발층(15)에 존재하는 다수의 에어 공극(19)과 함께 Al-rich AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 스트레인을 조절하는 역할을 한다. 또한 수평 성장의 과정에서 결정 결함이 벤딩(bening)되어 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 상부 표면까지 이어지지 않아 막질의 향상을 가져올 수 있게 된다. 따라서 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)은 증발 방지층(16)에 의해 하부층에 존재하는 결정 결함이 일부 차단되고, 환원 분위기에서 식각을 통해 (다수의 에어 공극(17) 형성 과정을 통해) 결정 결함이 일부가 제거되고, 아일랜드 압전 박막(4a-1,4a-2,4a-3)으로부터 평평하게 성막되어 결정 결함의 일부가 벤딩되어 제거되는, 양질의 막질을 가질 수 있게 된다.As shown in FIG. 14, when the growth conditions are switched to the horizontal mode, the island piezoelectric thin films 4a-1, 4a-2, and 4a-3 shown in FIG. 13 coalesce with each other to form Al x Ga 1- x N (0.5≤x≤1) The piezoelectric thin film 4 is completed in a flat form. Depending on the speed of merging, a number of voids 19 may be formed inside the Al It serves to control the strain of the Al-rich Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4) together with the air gap (19). Additionally, in the process of horizontal growth, crystal defects are bent and do not extend to the upper surface of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, resulting in improved film quality. Therefore , in the Al (17) Through the formation process, some of the crystal defects are removed, and a flat film is formed from the island piezoelectric thin film (4a-1, 4a-2, 4a-3), and some of the crystal defects are removed by bending, and a high-quality film quality. You can have .

도 15 내지 도 17은 본 개시에 따라 압전 박막 소자를 제조하는 방법의 일 예를 나타내는 도면으로서, 여기서 압전 박막 소자로서 도 1(b)에 도시된 것과 같은 SMR을 예시하였다.15 to 17 are diagrams showing an example of a method for manufacturing a piezoelectric thin film element according to the present disclosure, where an SMR as shown in FIG. 1(b) is exemplified as the piezoelectric thin film element.

도 15에 도시된 바와 같이, 먼저, 도 9에 제시된 형태로 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 준비한다. 이하에서, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)은 바람직하게는 도 9 내지 도 14에서 제시된 방법으로 제조되지만, 도 1 내지 도 8에 제시된 방법을 참고로 하여 다양한 방법으로 제조될 수 있다. 다음으로, 도 3과 달리 소자 기판(30)이 아니라 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 측에 하부 전극(24')과 반사기(27')를 형성한 다음, 제1 본딩층(8)을 이용하여 성막 기판(1)-희생층(3)-분해 증발층(15)-증발 방지층(16)-AlxGa1-xN (0.5≤x≤1) 압전 박막(4)-하부 전극(24')-반사기(27')와, 소자 기판(30)을 본딩한다. 바람직하게는, 제1 본딩층(8)은 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 측과 소자 기판(30) 측 모두에 위치한다. 하부 전극(24')은 일반적인 필터용 전극 물질인 W, Mo, Ru, Pt, Al 등을 사용하여 단일층 또는 다층으로 형성될 수 있으며, 반사기(27')는 DBR 반사기로서 SiO2/W 반복 적층구조 등으로 이루어질 수 있고, 제1 본딩층(8)은 SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB, FOx, SOG, SiO9 등으로 이루어질 수 있다. 다음으로, 희생층(3)에 LLO 공정을 적용하여 성막 기판(1)을 분리한다.As shown in FIG. 15, first, an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 is prepared in the form shown in FIG. 9. Hereinafter, the Al It can be manufactured in a variety of ways. Next, unlike FIG. 3, the lower electrode 24' and the reflector 27' were formed on the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 side rather than the device substrate 30. Next, using the first bonding layer 8, a film formation substrate (1) - sacrificial layer (3) - decomposition evaporation layer (15) - evaporation prevention layer (16) - Al x Ga 1-x N (0.5≤x≤1 ) The piezoelectric thin film 4-lower electrode 24'-reflector 27' and the device substrate 30 are bonded. Preferably, the first bonding layer 8 is located on both the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 side and the device substrate 30 side. The lower electrode 24' can be formed as a single layer or multilayer using common filter electrode materials such as W, Mo, Ru, Pt, Al, etc., and the reflector 27' is a DBR reflector made of SiO 2 / W repeating. It may be made of a laminated structure, etc., and the first bonding layer 8 is SnIn, AuSn, AgIn, PdIn, NiSn, CuSn, Cu to Cu, Au to Au, Epoxy, SU-8, BCB, FOx, SOG, SiO 9 It can be done as follows. Next, the LLO process is applied to the sacrificial layer 3 to separate the film-forming substrate 1.

다음으로, 도 16에 도시된 바와 같이, 희생층(3), 분해 증발층(15) 및 증발 방지층(16)을 제거(예: 습식 식각, 건식 식각)하는 한편, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 일부를 압전 박막 소자의 특성에 맞게 끔 제거(예: 건식 식각)하여 얇게 한다. 다음으로, 웨이퍼 상태에서 하나의 레이어로 되어 있는 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 일부를 추가로 제거하여 개별의 소자로 분리(isolation; 예: 포토리소그라피 공정 후 건식 식각)한다.Next, as shown in FIG. 16, the sacrificial layer 3, the decomposition evaporation layer 15, and the evaporation prevention layer 16 are removed (e.g., wet etching, dry etching), while Al x Ga 1-x N (0.5≤x≤1) A portion of the piezoelectric thin film 4 is removed (e.g., dry etching) to make it thin according to the characteristics of the piezoelectric thin film element. Next, a portion of the Al dry etching after the process).

다음으로 도 17에 도시된 바와 같이, 하부 전극(24')의 일부를 제거(예: 포토리소그라피 공정 후 식각)하여 반사기(27')가 노출되도록 패터닝하고, 그 위에 제1 보호층(7; 예: SiO2)을 증착한 다음, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 상면과 하부 전극(24')의 일부가 노출되도록 제거(예: 포토리소그라피 공정 후 건식 식각)하여, 노출된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 상면에 상부 전극(22')을 형성하며, 후술할 상부 전극용 본딩 패드(22B')의 형성을 위해 상부 전극(22')을 제1 제1 보호층(7) 위로 연장시킨다. 상부 전극(22')은 하부 전극(24')과 동일한 재질로 이루어질 수 있다. 마지막으로, 제거된 제1 보호층(7)을 통해 노출된 하부 전극(24') 위에 하부 전극용 본딩 패드(24B')를 형성하고, 제1 보호층(7) 위로 연장된 상부 전극(22') 위에 상부 전극용 본딩 패드(22B')를 형성한다. 하나의 압전 박막 소자로서 하나의 개별화된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)이면 족하지만, 예시로서 4개의 개별화된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4; #1,#2,#3,#4)이 2개의 하부 전극(24') 각각에 2개씩 나뉘어 놓이는 형태를 나타내었다. 2개의 상부 전극(22')을 형성하되 각각이 2개의 개별화된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)에 연결되도록 배선하였고, 2개의 하부 전극(24') 각각에 하부 전극용 패드(24B')를 형성하고, 2개의 상부 전극(22') 각각에 상부 전극용 패드(22B')를 형성하였으며, 4개의 개별화된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4; #1,#2,#3,#4)의 배선도 또한 나타내었다. 또한 경우에 따라서 2개 이상의 개별화된 AlxGa1-xN (0.5≤x≤1) 압전 박막으로 구성된 BAW 소자의 상부 및 하부 전극이 직렬, 병렬, 또는 직병렬로 연결될 수 있다.Next, as shown in FIG. 17, a portion of the lower electrode 24' is removed (e.g., etched after a photolithography process) and patterned to expose the reflector 27', and a first protective layer 7 is formed thereon. Example: SiO 2 ) is deposited and then removed to expose a portion of the upper surface and lower electrode 24' of the Al dry etching) to form an upper electrode 22' on the exposed upper surface of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, and a bonding pad 22B' for the upper electrode to be described later. ) The upper electrode 22' is extended over the first protective layer 7 to form the first protective layer 7. The upper electrode 22' may be made of the same material as the lower electrode 24'. Finally, a bonding pad 24B' for the lower electrode is formed on the lower electrode 24' exposed through the removed first protective layer 7, and an upper electrode 22 extended over the first protective layer 7. ') A bonding pad 22B' for the upper electrode is formed on the top. As one piezoelectric thin film element, one individualized Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 is sufficient, but as an example, four individualized Al ≤1) The piezoelectric thin films (4; #1, #2, #3, #4) were divided into two pieces on each of the two lower electrodes (24'). Two upper electrodes 22' were formed, each of which was wired to be connected to two individualized Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin films 4, and two lower electrodes 24'. A pad 24B' for the lower electrode was formed on each of the two upper electrodes 22', and a pad 22B' for the upper electrode was formed on each of the two upper electrodes 22', and four individualized Al x Ga 1-x N (0.5≤ x≤1) The wiring diagram of the piezoelectric thin film (4; #1, #2, #3, #4) is also shown. Additionally, in some cases, the upper and lower electrodes of the BAW element composed of two or more individualized Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin films may be connected in series, parallel, or series-parallel.

도 18 및 도 19는 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 15 내지 도 17에 제시된 예와 달리, 하부 전극(24')과 반사기(27')가 성막 기판(1)이 제거된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 측에 형성된다는 점에서 차이를 가진다. 이를 위해, 성막 기판(1)의 제거에 앞서, 제2 본딩층(81)을 이용하여 임시 기판(9)을 부착한다. 바람직하게는 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 보호하기 위하여 제2 본딩층(81)과 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 사이에 제2 보호층(80; SiO2, SiNx)이 구비된다. 다음으로, 성막 기판(1)이 제거되고, 도 15에 설명된 바와 마찬가지로, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)을 노출시키고, 여기에 하부 전극(24')과 반사기(27')를 형성한다. 도 15에 제시된 예에서 하부 전극(24')이 성막 기판(1)에 대향하는 측의 AlxGa1-xN (0.5≤x≤1) 압전 박막(4; Metal-palor 면)에 형성되는 반면에, 도 18에 제시된 예에서는 하부 전극(24')이 성막 기판(1)이 제거되는 측의 AlxGa1-xN (0.5≤x≤1) 압전 박막(4; N-palor 면)에 형성된다. 통상적으로 알려진 BAW 및 이들로 구성된 필터 성능은 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)의 품질((0002) 결정성, 극성 균일성, 두께 균일도)과 상/하부 전극(22'/24')과 반사기(27') 품질에 좌우된다. 도 18 및 도 19에 개시된 바와 같이, 2회 웨이퍼 본딩에 걸쳐 제작된 BAW 및 이들로 구성된 필터의 장점은 내환경성(耐環境性)이 우수하여 안정적인 소자 구동이 가능하다. 이유는 2회 웨이퍼 본딩 공정을 거쳐 대기(Air) 중에 직접적으로 노출되어 상부 전극(22')이 놓이는 Metal(Al, Ga)-polar 면은 산화 또는/및 환원 분위기에서 반응 손상이 없지만, 도 15 및 도 17에 개시된 BAW 및 이들로 구성된 필터 소자는 1회 웨이퍼 본딩 공정을 거쳐 대기(Air) 중에 직접적으로 노출되어 상부 전극(22')이 놓이는 Nitrogen(N)-polar 면은 비교적 쉽게 산화 또는/및 환원 분위기에서 반응 손상이 일어나기 때문이다.18 and 19 are diagrams showing another example of a method for manufacturing a piezoelectric thin film element according to the present disclosure. Unlike the examples shown in FIGS. 15 to 17, the lower electrode 24' and the reflector 27' are The difference is that the film formation substrate 1 is formed on the side of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 from which the film was removed. To this end, prior to removal of the deposition substrate 1, the temporary substrate 9 is attached using the second bonding layer 81. Preferably, to protect the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, the second bonding layer 81 and the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4) A second protective layer (80; SiO 2 , SiN x ) is provided between them. Next, the film-forming substrate 1 is removed, and the Al ) and a reflector 27'. In the example shown in FIG . 15, the lower electrode 24' is formed on the Al On the other hand, in the example shown in FIG. 18, the lower electrode 24' is an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film (4; N-palor side) on the side from which the deposition substrate 1 is removed. is formed in The performance of commonly known BAWs and filters composed of them are based on the quality ((0002) crystallinity, polarity uniformity, and thickness uniformity) of the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4 and the upper/lower It depends on the quality of electrodes (22'/24') and reflector (27'). As shown in Figures 18 and 19, the advantage of BAWs manufactured through two wafer bonding processes and filters composed of them is that they have excellent environmental resistance, enabling stable device operation. The reason is that the metal (Al, Ga)-polar surface on which the upper electrode 22' is placed is directly exposed to the air through a two-time wafer bonding process and does not suffer reaction damage in an oxidizing or/and reducing atmosphere, but Figure 15 and the BAW disclosed in FIG. 17 and the filter element composed thereof are directly exposed to the air through a one-time wafer bonding process, so that the nitrogen (N)-polar surface on which the upper electrode 22' is placed is relatively easily oxidized or/ This is because reaction damage occurs in a reducing atmosphere.

도 19에 도시된 바와 같이, 도 15에 도시된 공정과 동일한 공정을 거쳐서 제1 본딩층(8)을 통해 소자 기판(30)을 반사기(27')와 웨이퍼 본딩한다. 이후, 임시 기판(9)을 제거(예: LLO 공정)하고, 노출된 AlxGa1-xN (0.5≤x≤1) 압전 박막(4)에 도 16 및 도 17에 제시된 공정을 거쳐서 소자를 완성한다. 임시 기판(9)을 제거하는 기술에 대한 상세는 전술한 한국 공개특허공보 제10-2022-0031413호에 자세히 설명되어 있다.As shown in FIG. 19, the device substrate 30 is wafer bonded to the reflector 27' through the first bonding layer 8 through the same process as shown in FIG. 15. Afterwards, the temporary substrate 9 is removed (e.g., LLO process), and the exposed Al Complete. Details of the technology for removing the temporary substrate 9 are described in detail in the aforementioned Korean Patent Publication No. 10-2022-0031413.

도 20 및 도 21은 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, SMR 대신에 도 1(a)에 제시된 것과 같은 FBAR를 제조하는 방법이 예시되어 있다. 먼저, AlxGa1-xN (0.5≤x≤1) 압전 박막(4)에 하부 전극(24')을 형성한 다음, 보이드 형성층(VF)과 마스크층(M)을 형성한다. 보이드 형성층(VF)과 마스크층(M)은 도 1(a)에 도시된 캐비티(28)를 형성하기 위해 마련된다. 이후의 공정은 보이드 형성층(VF)을 포함하는 마스크층(M)을 도 15 내지 도 17에 도시된 DBR로 된 반사기(27)로 대체하면 동일하다. 다만, 보이드 형성층(VF)을 구성하는 물질은 최종적으로 제거되어야 하는데, 이를 위해 보이드 형성층(VF), AlxGa1-xN (0.5≤x≤1) 압전 박막(4), 하부 전극(24')의 배선 그리고 상부 전극(22')의 배선 간의 배치(위에서 보았을 때의 배치)를 도 21에 함께 예시하였다. 보이드 형성층(VF)이 AlxGa1-xN (0.5≤x≤1) 압전 박막(4), 하부 전극(24')의 배선 그리고 상부 전극(22')의 배선에 의해 모두 덮히는 것이 아니라, 일부가 노출되는 형태로 형성되며, 보이드 형성층(VF) 제거 이후에 보이드(V)가 캐비티를 형성하여 반사기로 기능한다. 도 4에 제시된 방법과 달리, 모든 공정을 마친 다음에 보이드(V; 캐비티)를 형성함으로써, 안정적으로 소자를 제작할 수 있는 이점을 가진다. 보이드 형성층(VF)과 마스크층(M)은 공정상, 식각(Etchin)과 비식각(Non Etching) 기능으로서 상반된 역할을 한다. 즉 공정상에서 소정의 식각 물질(Etchant; 용액, 가스)에 선택적 화학 반응을 통해 선택적으로 식각이 가능하도록 보이드 형성층(VF)과 마스크층(M) 물질 쌍(Pairs)으로 선정되어 형성되어야 한다. SiO2 마스크층(M)+금속 보이드 형성층(VF; Al, Ag, Cr, Ni 등), SiNx 마스크층(M)+금속 보이드 형성층(VF; Al, Ag, Cr, Ni 등)을 예로 들 수 있다. 또한, 마스크층(M)은 세라믹 물질층으로 구성하고, 보이드 형성층(VF)은 금속 성분 물질로 구성하는 것도 가능하다. SiNx 마스크층(Ma)+SiO2 보이드 형성층(VF), SiO2 마스크층(M)+SiNx 보이드 형성층도 가능하다. 세라믹 물질인 산화물과 질화물은 소정의 식각 물질(Etchant)에 대한 화학 반응 거동에 따라 마스크층(M)과 보이드 형성층(VF)으로 선택 구성할 수 있다. 보이드 형성층(VF)은 AlxGa1-xN (0.5≤x≤1) 압전 박막(4) 하부에 묻혀 있는 상태로서 반사기 역할을 담당하기 때문에 건식 식각(Dry Etching)이 아닌 습식 식각(Wet Etching) 공정을 통해서 제거하는 것이 가능하다. 필요에 따라, 상부 및 하부 본딩 패드(22B',24B')를 형성하기에 앞서 전기 절연막(SiO2, SiNx, SOG, FOx) 물질로 증착 또는 스핀 코팅 방식으로 2차 패시베이션막을 형성할 수 있으며, 이때, 캐티비(V)를 덮을 수 있다.Figures 20 and 21 are diagrams showing another example of a method of manufacturing a piezoelectric thin film element according to the present disclosure, and a method of manufacturing FBAR as shown in Figure 1(a) instead of SMR is illustrated. First, a lower electrode 24' is formed on the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, and then a void forming layer (VF) and a mask layer (M) are formed. The void forming layer (VF) and the mask layer (M) are provided to form the cavity 28 shown in FIG. 1(a). The subsequent process is the same if the mask layer (M) including the void forming layer (VF) is replaced with the reflector 27 made of DBR shown in FIGS. 15 to 17. However, the material constituting the void forming layer (VF) must be finally removed. For this, the void forming layer (VF), Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, and lower electrode 24 ') and the arrangement (as seen from above) between the wires of the upper electrode 22' are illustrated in FIG. 21. The void forming layer (VF) is not entirely covered by the Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film 4, the wiring of the lower electrode 24', and the wiring of the upper electrode 22'. , it is formed in a form where a portion is exposed, and after removal of the void forming layer (VF), the void (V) forms a cavity and functions as a reflector. Unlike the method presented in FIG. 4, it has the advantage of stably manufacturing a device by forming a void (V; cavity) after completing all processes. In the process, the void forming layer (VF) and the mask layer (M) play opposing roles as etching and non-etching functions. In other words, the void formation layer (VF) and the mask layer (M) must be selected and formed as pairs to enable selective etching through a selective chemical reaction with a given etchant (solution, gas) during the process. SiO 2 mask layer (M) + metal void forming layer (VF; Al, Ag, Cr, Ni, etc.), SiN x mask layer (M) + metal void forming layer (VF; Al, Ag, Cr, Ni, etc.) as examples. You can. Additionally, the mask layer (M) may be made of a ceramic material layer, and the void forming layer (VF) may be made of a metal material. SiN x mask layer (Ma) + SiO 2 void forming layer (VF) and SiO 2 mask layer (M) + SiN x void forming layer are also possible. Oxides and nitrides, which are ceramic materials, can be selected to form a mask layer (M) and a void forming layer (VF) depending on their chemical reaction behavior with a given etchant. The void forming layer ( VF ) is buried under the Al ) It is possible to remove it through a process. If necessary, prior to forming the upper and lower bonding pads 22B' and 24B', a secondary passivation film may be formed using an electrical insulating film (SiO2, SiNx, SOG, FOx) material by deposition or spin coating. In this case, , can cover the cavity (V).

도 22는 본 개시에 따라 압전 박막 소자를 제조하는 방법의 또 다른 예를 나타내는 도면으로서, 도 18 및 도 19에 제시된 것과 마찬가지로, 2회 웨이퍼 본딩 공정을 거쳐 도 20 및 도 21에 제시된 FBAR를 제조하는 방법을 예시한다. 임시 기판(9)을 부착한 다음, DBR 반사기(27') 대신에 보이드 형성층(VF)과 마스크층(M)을 형성한 것 제외하면, 다른 공정은 모두 동일하다.FIG. 22 is a diagram illustrating another example of a method for manufacturing a piezoelectric thin film element according to the present disclosure. Like that shown in FIGS. 18 and 19, the FBAR shown in FIGS. 20 and 21 is manufactured through a two-time wafer bonding process. Illustrate how to do it. All other processes are the same, except that after attaching the temporary substrate 9, a void forming layer (VF) and a mask layer (M) are formed instead of the DBR reflector 27'.

도 23은 본 개시에 따라 보이드 형성층과 마스크층을 형성하는 방법의 예들을 나타내는 도면으로서, ① 하부 전극(24') 위에 보이드 형성층(VF)하고, 그 위에 마스크층(M)을 형성하되 보이드 형성층(VF)으로 인해 마스크층(M)에 생긴 단차(T)를 그대로 두고 사용하는 법, ② 하부 전극(24') 위에 보이드 형성층(VF)을 형성하고, 그 위에 마스크층(M)을 형성하되, 보이드 형성층(VF)으로 인해 마스크층(M)에 생긴 단차(T)를 건식 식각을 통해 평탄화해서 사용하는 법, ③ 하부 전극(24') 위에 보이드 형성층(VF)을 형성하고, 그 위에 마스크층(M)을 형성하되, 보이드 형성층(VF)의 존재에도 불구하고 마스크층(M)을 평탄하게 형성해서 사용하는 법(예: 액상 전기 절연막(SOG, FOx)의 스피 코팅(Spin Coating)과 고상 박막(SiO2, SiNx) 증착의 2단계 성막 공정), ④ 마스크층(M)을 먼저 형성하고, 개구를 형성하여 하부 전극(24')을 노출시킨 다음, 보이드 형성층(VF; 예: SOG, FOx 등)을 형성하고 마스크층(M) 위의 보이드 형성층(VF)은 제거하고, 재차 마스크층(M)을 형성하는 방법 등이 가능하다. 방법 ①에서 생긴 단차(T)는 웨이퍼 본딩 공정에서 제1 본딩층(8)이 완화할 수 있다.FIG. 23 is a diagram showing examples of methods of forming a void forming layer and a mask layer according to the present disclosure. ① A void forming layer (VF) is formed on the lower electrode 24', and a mask layer (M) is formed on the void forming layer. How to use it while leaving the step (T) created in the mask layer (M) due to (VF) as is: ② Form a void forming layer (VF) on the lower electrode (24'), and form a mask layer (M) on it. , A method of using the step (T) created in the mask layer (M) due to the void forming layer (VF) by flattening it through dry etching, ③ Forming the void forming layer (VF) on the lower electrode 24', and applying a mask on it. A method of forming the layer (M), but forming the mask layer (M) flat despite the presence of the void forming layer (VF) (e.g., spin coating of liquid electrical insulating film (SOG, FOx) and Two-step film formation process of solid-state thin film (SiO2, SiNx) deposition), ④ first form the mask layer (M), form an opening to expose the lower electrode 24', and then form a void formation layer (VF; e.g. SOG, FOx, etc.) is formed, the void forming layer (VF) on the mask layer (M) is removed, and the mask layer (M) is formed again. The step T created in method ① can be alleviated by the first bonding layer 8 during the wafer bonding process.

이하 본 개시의 다양한 실시 형태에 대하여 설명한다. Hereinafter, various embodiments of the present disclosure will be described.

(1) AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법에 있어서, 성막 기판을 준비하는 단계; 성막 기판 위에 희생층을 형성하는 단계; 희생층 위에 분해 증발층을 형성하는 단계; 분해 증발층 위에 증발 방지층을 형성하는 단계; 증발 방지층을 마스크로 하여 분해 증발층에 다수의 에어 공극을 형성하는 단계; 다수의 에어 공극이 형성된 분해 증발층 및 증발 방지층 위에 AlxGa1-xN (0.5≤x≤1) 압전 박막을 형성하는 단계;를 포함하는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(1) A method of manufacturing an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film, comprising: preparing a film-forming substrate; Forming a sacrificial layer on the deposition substrate; Forming a decomposition evaporation layer on the sacrificial layer; Forming an evaporation prevention layer on the decomposition evaporation layer; Forming a plurality of air voids in the decomposition evaporation layer using the evaporation prevention layer as a mask; Forming a piezoelectric thin film of Al 1) Method of manufacturing piezoelectric thin film.

(2) 증발 방지층은 SiNx, AlN 중의 적어도 하나를 포함하는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(2) A method of manufacturing an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film, wherein the evaporation prevention layer includes at least one of SiN x and AlN.

(3) 희생층 및 분해 증발층은 제1 방법으로 형성되고, 증발 방지층은 제1 방법과 동일한 방법으로 in-situ 형성되는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(3) The sacrificial layer and the decomposed evaporation layer are formed by the first method, and the evaporation prevention layer is formed in-situ by the same method as the first method. How to manufacture.

(4) 희생층 및 분해 증발층은 제1 방법으로 형성되고, 증발 방지층은 제1 방법과 다른 제2 방법으로 ex-situ 형성되는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.( 4 ) Al Method for manufacturing thin films.

(5) 희생층 및 분해 증발층은 제1 방법으로 형성되고,(5) the sacrificial layer and the decomposition evaporation layer are formed by the first method,

증발 방지층은 제1 방법과 동일한 방법으로 in-situ 형성된 후, 제1 방법과 다른 제2 방법으로 ex-situ 형성되는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.The evaporation prevention layer is formed in-situ by the same method as the first method, and then formed ex-situ by a second method different from the first method, to manufacture an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film method.

(6) 제1 방법은 CVD법이고, 제2 방법은 PVD법인, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(6) A method of manufacturing an Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film, where the first method is a CVD method and the second method is a PVD method.

(7) AlxGa1-xN (0.5≤x≤1) 압전 박막을 형성하는 단계에 앞서, AlN로 된 성장 촉진층을 증발 방지층을 덮도록 형성하는 단계;를 더 포함하는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법.(7) Prior to forming the Al Method for manufacturing 1-x N (0.5≤x≤1) piezoelectric thin film.

(8) AlxGa1-xN (0.5≤x≤1) 압전 박막은 분해 증발층으로부터 이어진 다수의 보이드를 포함하는, AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하는 방법. ( 8 ) Fabricating an Al How to.

(9) 압전 박막, 압전 박막의 일 측에 구비되는 제1 전극과 반사기, 그리고 그 대향하는 측의 압전 박막에 구비되는 제2 전극을 포함하는 압전 박막 소자를 제조하는 방법에 있어서, 성막 기판 위에 AlxGa1-xN (0.5≤x≤1) 또는 ScxAl1-xN로 된 압전 박막을 형성하는 단계; 성막 기판을 제거하고 압전 박막을 노출시키는 단계; 상기 노출시키는 단계의 전 또는 후에, 압전 박막의 일 측에 제1 전극과 반사기를 순차로 형성하는 단계; 압전 박막을 패터닝하여 제1 전극을 노출시키는 단계; 그리고, 제1 전극과 반사기가 형성된 반대 측의 압전 박막에 제2 전극을 형성하는 단계;를 포함하는, 압전 박막 소자를 제조하는 방법.(9) A method of manufacturing a piezoelectric thin film element including a piezoelectric thin film, a first electrode and a reflector provided on one side of the piezoelectric thin film, and a second electrode provided on the piezoelectric thin film on the opposite side, on a film-forming substrate. Forming a piezoelectric thin film of Al x Ga 1-x N (0.5≤x≤1) or Sc x Al 1-x N; Removing the deposition substrate and exposing the piezoelectric thin film; Before or after the exposing step, sequentially forming a first electrode and a reflector on one side of the piezoelectric thin film; exposing the first electrode by patterning the piezoelectric thin film; And, forming a second electrode on the piezoelectric thin film on the opposite side where the first electrode and the reflector are formed. A method of manufacturing a piezoelectric thin film element comprising a.

(10) 반사기는 DBR로 이루어지는, 압전 박막 소자를 제조하는 방법.(10) A method of manufacturing a piezoelectric thin film element, wherein the reflector is made of DBR.

(11) 반사기는 보이드로 이루어지는, 압전 박막 소자를 제조하는 방법.(11) A method of manufacturing a piezoelectric thin film element, wherein the reflector is made of voids.

(12) 제2 전극은 압전 박막의 Metal-polar 면에 형성되는, 압전 박막 소자를 제조하는 방법.(12) A method of manufacturing a piezoelectric thin film element in which the second electrode is formed on the metal-polar side of the piezoelectric thin film.

(13) 성막 기판과 압전 박막 사이에 희생층, 분해 증발층 및 증발 방지층을 구비하며, 성막 기판은 희생층을 통해 제거되고, 이 제거의 과정에서 분해 증발층 및 증발 방지층이 제거되는, 압전 박막 소자를 제조하는 방법.(13) A piezoelectric thin film comprising a sacrificial layer, a decomposition evaporation layer, and an evaporation prevention layer between the deposition substrate and the piezoelectric thin film. The deposition substrate is removed through the sacrificial layer, and the decomposition evaporation layer and the evaporation prevention layer are removed in the process of removal. Method of manufacturing the device.

(14) 보이드는 제2 전극이 형성된 이후에 형성되는, 압전 박막 소자를 제조하는 방법.(14) A method of manufacturing a piezoelectric thin film element, wherein the void is formed after the second electrode is formed.

(15) 보이드는 반사기를 형성하는 과정에서, 보이드 형성층과 마스크층을 형성하고, 제2 전극이 형성된 이후에 보이드 형성층을 제거하여 형성되는, 압전 박막 소자를 제조하는 방법.(15) A method of manufacturing a piezoelectric thin film element in which voids are formed by forming a void forming layer and a mask layer in the process of forming a reflector, and removing the void forming layer after the second electrode is formed.

(16) 위에서 보았을 때, 보이드 형성층이 제2 전극으로부터 노출되어 있는, 압전 박막 소자를 제조하는 방법.(16) A method for manufacturing a piezoelectric thin film element, wherein the void forming layer is exposed from the second electrode when viewed from above.

(17) 보이드 형성층이 마스크층에 앞서 형성되는, 압전 박막 소자를 제조하는 방법.(17) A method for manufacturing a piezoelectric thin film element in which a void forming layer is formed prior to the mask layer.

(18) 마스크층이 보이드 형성층에 앞서 형성되는, 압전 박막 소자를 제조하는 방법.(18) A method for manufacturing a piezoelectric thin film element, in which a mask layer is formed prior to the void forming layer.

본 개시에 의하면, 고순도 AlxGa1-xN (0.5≤x≤1) 압전 박막을 제조하고, 이를 이용하여 공진기를 제조하고, 이 공진기를 다양한 장치에 적용할 수 있게 된다.According to the present disclosure, it is possible to manufacture a high-purity Al x Ga 1-x N (0.5≤x≤1) piezoelectric thin film, manufacture a resonator using the same, and apply the resonator to various devices.

본 개시에 의하면, 희생층과 압전 박막 간의 격자상수의 차를 줄인, 압전 박막을 제조하는 방법 및 이 박막을 막을 이용하는 소자를 제공한다.According to the present disclosure, a method of manufacturing a piezoelectric thin film in which the difference in lattice constant between the sacrificial layer and the piezoelectric thin film is reduced, and a device using the thin film are provided.

본 개시에 의하면, 압전 박막 소자를 제조하는 다양한 방법이 제공된다. 특히, 보이드 내지 캐비티를 하부 전극 및 상부 전극을 형성한 이후에 형성하는 방법이 제공된다.According to the present disclosure, various methods for manufacturing piezoelectric thin film elements are provided. In particular, a method of forming a void or cavity after forming the lower electrode and the upper electrode is provided.

성막 기판(1), 희생층(3), 압전 박막(4), 분해 증발층(15), 증발 방지층(16)Film formation substrate (1), sacrificial layer (3), piezoelectric thin film (4), decomposition evaporation layer (15), evaporation prevention layer (16)

Claims (10)

압전 박막, 압전 박막의 일 측에 구비되는 제1 전극과 반사기, 그리고 그 대향하는 측의 압전 박막에 구비되는 제2 전극을 포함하는 압전 박막 소자를 제조하는 방법에 있어서,
성막 기판 위에 AlxGa1-xN (0.5≤x≤1) 또는 ScxAl1-xN로 된 압전 박막을 형성하는 단계;
성막 기판을 제거하고 압전 박막을 노출시키는 단계;
상기 노출시키는 단계의 전 또는 후에, 압전 박막의 일 측에 제1 전극과 반사기를 순차로 형성하는 단계;
압전 박막을 패터닝하여 제1 전극을 노출시키는 단계; 그리고,
제1 전극과 반사기가 형성된 반대 측의 압전 박막에 제2 전극을 형성하는 단계;를 포함하는, 압전 박막 소자를 제조하는 방법.In the method of manufacturing a piezoelectric thin film element including a piezoelectric thin film, a first electrode and a reflector provided on one side of the piezoelectric thin film, and a second electrode provided on the piezoelectric thin film on the opposite side,
Forming a piezoelectric thin film of Al x Ga 1-x N (0.5≤x≤1) or Sc x Al 1-x N on a film forming substrate;
Removing the deposition substrate and exposing the piezoelectric thin film;
Before or after the exposing step, sequentially forming a first electrode and a reflector on one side of the piezoelectric thin film;
exposing the first electrode by patterning the piezoelectric thin film; and,
A method of manufacturing a piezoelectric thin film element comprising: forming a second electrode on the piezoelectric thin film on the opposite side where the first electrode and the reflector are formed. 청구항 1에 있어서,
반사기는 DBR로 이루어지는, 압전 박막 소자를 제조하는 방법.In claim 1,
A method of manufacturing a piezoelectric thin film element, in which the reflector is made of DBR. 청구항 1에 있어서,
반사기는 보이드로 이루어지는, 압전 박막 소자를 제조하는 방법.In claim 1,
A method of manufacturing a piezoelectric thin film element, wherein the reflector is made of voids. 청구항 1에 있어서,
제2 전극은 압전 박막의 Metal-polar 면에 형성되는, 압전 박막 소자를 제조하는 방법.In claim 1,
A method of manufacturing a piezoelectric thin film device in which the second electrode is formed on the metal-polar side of the piezoelectric thin film. 청구항 1에 있어서,
성막 기판과 압전 박막 사이에 희생층, 분해 증발층 및 증발 방지층을 구비하며,
성막 기판은 희생층을 통해 제거되고, 이 제거의 과정에서 분해 증발층 및 증발 방지층이 제거되는, 압전 박막 소자를 제조하는 방법.In claim 1,
A sacrificial layer, a decomposition evaporation layer, and an evaporation prevention layer are provided between the film formation substrate and the piezoelectric thin film,
A method of manufacturing a piezoelectric thin film element in which the film-forming substrate is removed through the sacrificial layer, and in the process of this removal, the decomposition evaporation layer and the evaporation prevention layer are removed. 청구항 3에 있어서,
보이드는 제2 전극이 형성된 이후에 형성되는, 압전 박막 소자를 제조하는 방법.In claim 3,
A method of manufacturing a piezoelectric thin film element, wherein the void is formed after the second electrode is formed. 청구항 6에 있어서,
보이드는 반사기를 형성하는 과정에서, 보이드 형성층과 마스크층을 형성하고, 제2 전극이 형성된 이후에 보이드 형성층을 제거하여 형성되는, 압전 박막 소자를 제조하는 방법.In claim 6,
A method of manufacturing a piezoelectric thin film element in which the void is formed by forming a void forming layer and a mask layer in the process of forming a reflector, and removing the void forming layer after the second electrode is formed. 청구항 7에 있어서,
위에서 보았을 때, 보이드 형성층이 제2 전극으로부터 노출되어 있는, 압전 박막 소자를 제조하는 방법.In claim 7,
A method of manufacturing a piezoelectric thin film element, wherein the void forming layer is exposed from the second electrode when viewed from above. 청구항 8에 있어서,
보이드 형성층이 마스크층에 앞서 형성되는, 압전 박막 소자를 제조하는 방법.In claim 8,
A method of manufacturing a piezoelectric thin film element in which a void forming layer is formed prior to a mask layer. 청구항 8에 있어서,
마스크층이 보이드 형성층에 앞서 형성되는, 압전 박막 소자를 제조하는 방법.In claim 8,
A method of manufacturing a piezoelectric thin film element, wherein a mask layer is formed prior to the void forming layer.
KR1020220066978A 2022-05-31 2022-05-31 Method of manufactruring piezoelectric thin film and device using the same KR20230166692A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220066978A KR20230166692A (en) 2022-05-31 2022-05-31 Method of manufactruring piezoelectric thin film and device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220066978A KR20230166692A (en) 2022-05-31 2022-05-31 Method of manufactruring piezoelectric thin film and device using the same

Publications (1)

Publication Number Publication Date
KR20230166692A true KR20230166692A (en) 2023-12-07

Family

ID=89163821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220066978A KR20230166692A (en) 2022-05-31 2022-05-31 Method of manufactruring piezoelectric thin film and device using the same

Country Status (1)

Country Link
KR (1) KR20230166692A (en)

Similar Documents

Publication Publication Date Title
JP5031364B2 (en) Method for forming epitaxial growth layer
JP5031365B2 (en) Method for forming epitaxial growth layer
JP5393158B2 (en) Nitride semiconductor device and manufacturing method thereof
TWI240434B (en) Method to produce semiconductor-chips
US6146457A (en) Thermal mismatch compensation to produce free standing substrates by epitaxial deposition
JPH111399A (en) Production of gallium nitride semiconductor single crystal substrate and gallium nitride diode produced by using the substrate
JP2009527913A5 (en)
US20090280625A1 (en) Method for separating semiconductor layer from substrate
US20230343890A1 (en) Epitaxial wafer for ultraviolet light emitting device, method for producing metal bonded substrate for ultraviolet light emitting device, method for producing ultraviolet light emitting device, and method for producing ultraviolet light emitting device array
JP2005056940A (en) Electronic device, substrate therefor, and method for manufacturing them
KR102457270B1 (en) Method of manufactruring piezoelectric thin film and device using the same
JP4722579B2 (en) Resonator and filter circuit manufacturing method using the same
JP2002053399A (en) Nitride semiconductor substrate and method for producing the same
KR20230166692A (en) Method of manufactruring piezoelectric thin film and device using the same
KR20050033911A (en) Method of producing a gallium nitride based singlecrystal substrate
KR20230162414A (en) Method of manufactruring piezoelectric thin film and device using the same
CN110491827B (en) Transfer method of semiconductor thin film layer and preparation method of composite wafer
TW200907124A (en) Method for forming group-III nitride semiconductor epilayer on silicon substrate
KR102227213B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film
KR102480141B1 (en) Method of manufactruring piezoelectric thin film and device using the same
KR102315908B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film
KR102556712B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high purity and their apparatus using the thin film
KR102301861B1 (en) Method of manufacturing AlxGa1-xN (0.5≤x≤1) piezoelectric thin films with high crystallinity and their apparatus using the thin film
US20220149802A1 (en) High purity piezoelectric thin film and method of manufacturing element using same thin film
WO2021225426A1 (en) Method for manufacturing piezoelectric thin film and device using same thin film

Legal Events

Date Code Title Description
E902 Notification of reason for refusal