KR20230002158A - Semiconductor device package - Google Patents
Semiconductor device package Download PDFInfo
- Publication number
- KR20230002158A KR20230002158A KR1020220170893A KR20220170893A KR20230002158A KR 20230002158 A KR20230002158 A KR 20230002158A KR 1020220170893 A KR1020220170893 A KR 1020220170893A KR 20220170893 A KR20220170893 A KR 20220170893A KR 20230002158 A KR20230002158 A KR 20230002158A
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion
- semiconductor device
- housing
- layer
- disposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 187
- 238000009792 diffusion process Methods 0.000 claims abstract description 219
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000010410 layer Substances 0.000 claims description 98
- 239000012790 adhesive layer Substances 0.000 claims description 45
- 230000003667 anti-reflective effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 description 44
- 150000001875 compounds Chemical class 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000000926 separation method Methods 0.000 description 10
- 239000002019 doping agent Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 7
- 239000011347 resin Substances 0.000 description 7
- 230000007480 spreading Effects 0.000 description 7
- 238000003892 spreading Methods 0.000 description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 229910052725 zinc Inorganic materials 0.000 description 5
- 229910000673 Indium arsenide Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 4
- 229910052749 magnesium Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000002356 single layer Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 150000002736 metal compounds Chemical class 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005887 NiSn Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- -1 Ta 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- SBYXRAKIOMOBFF-UHFFFAOYSA-N copper tungsten Chemical compound [Cu].[W] SBYXRAKIOMOBFF-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/58—Optical field-shaping elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
- H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
실시 예는 반도체 소자 패키지 및 반도체 소자 패키지를 포함하는 자동 초점 장치에 관한 것이다.An embodiment relates to a semiconductor device package and an autofocus device including the semiconductor device package.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.Semiconductor devices including compounds such as GaN and AlGaN have many advantages, such as having a wide and easily adjustable band gap energy, and can be used in various ways such as light emitting devices, light receiving devices, and various diodes.
특히, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 파장 대역의 빛을 구현할 수 있는 장점이 있다. 또한, 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광원도 구현이 가능하다. 이러한 발광소자는, 형광등, 백열등 등 기존의 광원에 비해 저 소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다. In particular, light emitting devices such as light emitting diodes or laser diodes using group 3-5 or group 2-6 compound semiconductor materials are developed in thin film growth technology and device materials to produce red, green, It has the advantage of being able to implement light in various wavelength bands such as blue and ultraviolet. In addition, a light emitting device such as a light emitting diode or a laser diode using a group 3-5 or group 2-6 compound semiconductor material can implement a white light source with high efficiency by using a fluorescent material or combining colors. These light emitting devices have advantages of low power consumption, semi-permanent lifespan, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 3족-5족 또는 2족-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한, 이와 같은 수광 소자는 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용될 수 있다.In addition, when light receiving devices such as photodetectors or solar cells are manufactured using Group 3-5 or Group 2-6 compound semiconductor materials, photocurrent is generated by absorbing light in various wavelength ranges through the development of device materials. By doing so, it is possible to use light in a wide range of wavelengths from gamma rays to radio wavelengths. In addition, such a light-receiving element has advantages of fast response speed, safety, environmental friendliness, and easy control of element materials, so that it can be easily used in power control or ultra-high frequency circuits or communication modules.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 가스(Gas)나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.Accordingly, the semiconductor device can replace a transmission module of an optical communication means, a light emitting diode backlight that replaces a Cold Cathode Fluorescence Lamp (CCFL) constituting a backlight of an LCD (Liquid Crystal Display) display device, and can replace a fluorescent lamp or an incandescent bulb. Applications are expanding to white light emitting diode lighting devices, automobile headlights and traffic lights, and sensors that detect gas or fire. In addition, applications of semiconductor devices can be expanded to high-frequency application circuits, other power control devices, and communication modules.
종래 반도체 소자 패키지는 발광 소자를 둘러싸고 있는 하우징에 확산부를 접착 부재에 의해 부착하고 있으나, 접착 부재가 확산부의 일면을 따라 내부로 침투하여 광의 손실을 발생시키는 문제점이 있다.In a conventional semiconductor device package, a diffuser is attached to a housing surrounding a light emitting device by an adhesive member, but there is a problem in that the adhesive member penetrates into the diffuser along one side of the diffuser and causes loss of light.
실시 예는 광 손실을 방지하기 위한 반도체 소자 패키지를 제공하는 것을 그 목적으로 한다.An object of the embodiment is to provide a semiconductor device package for preventing optical loss.
실시 예에 따른 반도체 소자 패키지는 기판과, 상기 기판 위에 배치된 반도체 소자와, 상기 기판 위에 배치되며, 상기 반도체 소자 둘레에 배치된 하우징과, 상기 하우징 위에 배치되며, 상기 반도체 소자와 이격 배치된 확산부와, 상기 하우징과 확산부 사이에 배치된 접착층과, 상기 반도체 소자와 대면하는 상기 확산부의 일측면에 배치되는 확산 패턴부를 포함하고, 상기 확산 패턴부는 상기 하우징의 내측면과 이격 배치되며, 상기 확산 패턴부의 높이는 상기 반도체 소자와 상기 확산부 사이의 거리의 1/2의 값보다 작게 형성되고, 상기 확산 패턴부의 폭은 상기 반도체 소자의 광 출사 영역 보다 크게 형성될 수 있다.A semiconductor device package according to an embodiment includes a substrate, a semiconductor device disposed on the substrate, a housing disposed on the substrate and disposed around the semiconductor device, and a diffusion device disposed on the housing and spaced apart from the semiconductor device. An adhesive layer disposed between the housing and the diffusion unit, and a diffusion pattern unit disposed on one side of the diffusion unit facing the semiconductor element, wherein the diffusion pattern unit is spaced apart from an inner surface of the housing, A height of the diffusion pattern part may be less than 1/2 of a distance between the semiconductor element and the diffusion part, and a width of the diffusion pattern part may be greater than a light emission area of the semiconductor element.
상기 확산 패턴부와 상기 하우징의 내측면과의 이격 거리는 상기 하우징의 내측 폭과 상기 반도체 소자의 광 출사 영역의 폭 차이의 1/2 보다 작게 형성될 수 있다.A separation distance between the diffusion pattern part and the inner surface of the housing may be smaller than 1/2 of a difference between an inner width of the housing and a width of a light exit area of the semiconductor device.
상기 확산 패턴부의 폭은 아래 식에 의해 결정될 수 있다.The width of the diffusion pattern part may be determined by the following equation.
X ≥ X1 + 2(H1-H)*tanθ (여기서, X는 확산 패턴부의 폭을 의미하며, X1은 반도체 소자로부터 광이 출사되는 영역을 의미하며, H1은 반도체 소자와 확산부 사이의 이격 거리를 의미하며, H는 확산 패턴부의 높이를 의미하며, θ는 반도체 소자로부터 발산되는 빔의 화각을 의미함)X ≥ X1 + 2(H1-H)*tanθ (here, X means the width of the diffusion pattern part, X1 means the area where light is emitted from the semiconductor element, and H1 is the separation distance between the semiconductor element and the diffusion part , H means the height of the diffusion pattern part, and θ means the angle of view of the beam diverged from the semiconductor device)
상기 확산 패턴부의 높이는 50um를 초과할 수 있다.The height of the diffusion pattern portion may exceed 50 μm.
상기 확산 패턴부는 상기 확산부의 아래에 배치되는 확산 플레이트와, 상기 확산 플레이트의 일면에 배치된 패턴부를 포함할 수 있다.The diffusion pattern unit may include a diffusion plate disposed below the diffusion unit and a pattern unit disposed on one side of the diffusion plate.
상기 확산 플레이트의 높이와 상기 패턴부의 높이는 서로 다르게 형성될 수 있다.A height of the diffusion plate and a height of the pattern part may be formed to be different from each other.
상기 확산부와 상기 하우징 사이에는 상기 확산부로부터 돌출 형성된 돌출부를 더 포함할 수 있다.A protrusion protruding from the diffusion part may be further included between the diffusion part and the housing.
상기 돌출부의 높이는 상기 접착층의 높이보다 클 수 있다.A height of the protrusion may be greater than a height of the adhesive layer.
실시 예에 따른 반도체 소자 패키지에 의하면, 확산 패턴부를 하우징의 내측과 이격 배치 시킴으로써, 접착층이 빔 시야각 내로 퍼지는 것을 방지할 수 있는 효과가 있다.According to the semiconductor device package according to the embodiment, by disposing the diffusion pattern part away from the inside of the housing, there is an effect of preventing the adhesive layer from spreading within the beam viewing angle.
또한, 실시예는 확산 패턴부를 반도체 소자에서 발생되는 빔 시야각 범위 내에서 형성함으로써, 광 손실을 방지할 수 있는 효과가 있다.In addition, the embodiment has an effect of preventing light loss by forming the diffusion pattern part within a viewing angle range of a beam generated in a semiconductor device.
또한, 실시예는 확산 패턴부의 확산부의 표면 장력을 다르게 함으로써, 접착층의 퍼짐성을 감소시킬 수 있는 효과가 있다.In addition, the embodiment has an effect of reducing the spreadability of the adhesive layer by making the surface tension of the diffusion portion of the diffusion pattern portion different.
또한, 실시예는 확산 패턴부의 측면을 확산부의 하부면과 경사각을 제어함으로써, 접착층이 퍼짐을 감소시킬 수 있는 효과가 있다.In addition, the embodiment has an effect of reducing the spreading of the adhesive layer by controlling the inclination angle of the side surface of the diffusion pattern part and the lower surface of the diffusion part.
또한, 실시예는 하우징과 확산부 사이에 돌출부를 형성함으로써, 접착층의 퍼짐을 감소시킬 수 있는 효과가 있다.In addition, the embodiment has an effect of reducing the spreading of the adhesive layer by forming a protrusion between the housing and the diffusion unit.
도 1 및 도 2는 제1 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 3은 제1 실시예에 따른 반도체 소자 패키지의 접착 부재의 흐름을 나타낸 개략 단면도이다.
도 4는 제1 실시예에 따른 반도체 소자 패키지의 빔 지향 특성에 나타낸 도면이다.
도 5는 제2 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 6 및 도 7은 제2 실시예에 따른 반도체 소자 패키지의 확산 패턴부를 나타낸 개략 단면도이다.
도 8은 제3 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이다.
도 9는 제3 실시예에 따른 반도체 소자의 확산부를 나타낸 단면도이다.
도 10은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이다.
도 11은 도 10에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.1 and 2 are cross-sectional views illustrating a semiconductor device package according to a first embodiment.
3 is a schematic cross-sectional view showing the flow of the adhesive member of the semiconductor device package according to the first embodiment.
4 is a diagram illustrating beam directing characteristics of the semiconductor device package according to the first embodiment.
5 is a cross-sectional view illustrating a semiconductor device package according to a second embodiment.
6 and 7 are schematic cross-sectional views illustrating a diffusion pattern portion of a semiconductor device package according to a second embodiment.
8 is a cross-sectional view illustrating a semiconductor device package according to a third embodiment.
9 is a cross-sectional view illustrating a diffusion part of a semiconductor device according to a third embodiment.
10 is a plan view illustrating a semiconductor device according to an exemplary embodiment of the present invention.
FIG. 11 is a cross-sectional view of the semiconductor device shown in FIG. 10 taken along line EE.
이하 실시 예를 첨부된 도면을 참조하여 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.An embodiment will be described below with reference to the accompanying drawings. In the description of the embodiment, each layer (film), region, pattern or structure is "on/over" or "under" the substrate, each layer (film), region, pad or pattern. In the case where it is described as being formed in, "on/over" and "under" include both "directly" or "indirectly" formed through another layer. do. In addition, the criteria for the top/top or bottom of each layer will be described based on the drawings.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 따른 반도체 소자 패키지에 대해 상세히 설명하도록 한다.Hereinafter, a semiconductor device package according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 1 및 도 2는 제1 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 3은 제1 실시예에 따른 반도체 소자 패키지의 접착 부재의 흐름을 나타낸 개략 단면도이고, 도 4는 제1 실시예에 따른 반도체 소자 패키지의 빔 지향 특성에 나타낸 도면이다.1 and 2 are cross-sectional views showing the semiconductor device package according to the first embodiment, FIG. 3 is a schematic cross-sectional view showing the flow of the adhesive member of the semiconductor device package according to the first embodiment, and FIG. It is a diagram showing the beam directing characteristics of the semiconductor device package according to.
도 1을 참조하면, 제1 실시예에 따른 반도체 소자 패키지(100)는 기판(110)과 상기 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. Referring to FIG. 1 , a
상기 기판(110)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 기판(110)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 기판(110)은 절연 재질을 포함할 수 있다.The
예컨대, 상기 기판(110)은 세라믹 소재를 포함할 수 있다. 상기 기판(110)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. For example, the
또한, 상기 기판(110)은 금속 화합물을 포함할 수 있다. 상기 기판(110)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 기판(110)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.In addition, the
상기 기판(110)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 기판(110)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다. As another example, the
한편, 다른 실시 예에 의하면, 상기 기판(110)은 도전성 물질을 포함할 수도 있다. 상기 기판(110)이 도전성 물질, 예컨대 금속으로 제공되는 경우, 상기 기판(110)과 상기 반도체 소자(120) 사이의 전기적인 절연을 위한 절연층이 제공될 수 있다.Meanwhile, according to another embodiment, the
실시 예에 따른 상기 반도체 소자(120)는 발광 다이오드 소자, 레이저 다이오드 소자를 포함하는 발광소자 중에서 선택될 수 있다. 예로서, 상기 반도체 소자(120)는 수직 캐비티 표면 방출 레이저(VCSEL; Vertical Cavity Surface Emitting Laser) 반도체 소자일 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 상부 면에 수직한 방향으로 빔을 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 예를 들어 15도 내지 25도 정도의 빔 화각으로 빔을 상부 방향으로 방출할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자는 원형의 빔을 방출하는 단일 발광 애퍼쳐(aperture) 또는 복수의 발광 애퍼쳐를 포함할 수 있다. 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자의 예는 뒤에서 다시 설명하기로 한다.The
실시 예에 따른 반도체 소자 패키지(100)는 하우징(130)을 포함할 수 있다. 상기 하우징(130)은 상기 기판(110) 위에 배치될 수 있다. 상기 하우징(130)은 상기 반도체 소자(120) 둘레에 배치될 수 있다.The
하우징(130)의 상부면은 단턱부를 가지도록 형성될 수 있다. 하우징(103)의 단턱부에는 이후 설명될 확산부(140)가 안착될 수 있다.An upper surface of the
상기 하우징(130)은 열 전도율이 높은 물질을 포함할 수 있다. 상기 하우징(130)은 상기 반도체 소자(120)에서 발생된 열을 외부로 효율적으로 방출할 수 있도록 방열 특성이 좋은 물질로 제공될 수 있다. 상기 하우징(130)은 절연 재질을 포함할 수 있다.The
예컨대, 상기 하우징(130)은 세라믹 소재를 포함할 수 있다. 상기 하우징(130)은 동시 소성되는 저온 소성 세라믹(LTCC: low temperature co-fired ceramic) 또는 고온 소성 세라믹(HTCC: high temperature co-fired ceramic)을 포함할 수 있다. For example, the
또한, 상기 하우징(130)은 금속 화합물을 포함할 수 있다. 상기 하우징(130)은 열 전도도가 140 W/mK 이상인 금속 산화물을 포함할 수 있다. 예컨대, 상기 하우징(130)은 질화 알루미늄(AlN) 또는 알루미나(Al2O3)를 포함할 수 있다.Also, the
상기 하우징(130)은 다른 예로서, 수지 계열의 절연 물질을 포함할 수 있다. 상기 하우징(130)은, 실리콘 수지, 에폭시 수지, 플라스틱 재질을 포함하는 열 경화성 수지, 또는 고내열성 재질로 제공될 수 있다.As another example, the
한편, 다른 실시 예에 의하면, 상기 하우징(130)은 도전성 물질을 포함할 수 있다. 상기 하우징(130)은 도전성 물질, 예컨대 금속으로 제공될 수도 있다.Meanwhile, according to another embodiment, the
예로서, 상기 하우징(130)은 상기 기판(110)과 같은 물질을 포함할 수 있다. 상기 하우징(130)이 상기 기판(110)과 동일 물질로 형성되는 경우, 상기 하우징(130)은 상기 기판(110)과 일체로 형성될 수도 있다.For example, the
또한, 상기 하우징(130)은 상기 기판(110)과 서로 다른 물질로 형성될 수도 있다. Also, the
실시 예에 따른 반도체 소자 패키지(100)에 의하면, 상기 기판(110)과 상기 하우징(130)이 방열 특성이 우수한 물질로 제공될 수 있다. 이에 따라, 상기 반도체 소자(120)에서 발생되는 열을 외부로 효과적으로 방출할 수 있게 된다.According to the
실시 예에 의하면, 상기 기판(110)과 상기 하우징(130)이 서로 분리된 부품으로 제공되어 결합되는 경우, 상기 기판(110)과 상기 하우징(130) 사이에 접착층(150)이 제공될 수 있다.According to the embodiment, when the
예로서, 상기 접착층(150)은 유기물을 포함할 수 있다. 상기 접착층은 에폭시 계열의 레진을 포함할 수 있다. 또한, 상기 접착층은 실리콘계 레진을 포함할 수 있다.For example, the
실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 위에 배치된 제1 전극(181)과 제2 전극(182)을 포함할 수 있다. 상기 제1 전극(181)과 상기 제2 전극(182)은 상기 기판(110) 위에 서로 이격되어 배치될 수 있다.The
예로서, 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 배치될 수 있다. 상기 반도체 소자(120)는 상기 제1 전극(181) 위에 예컨대 다이 본딩 방식에 의하여 제공될 수 있다. For example, the
상기 반도체 소자(120)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 예로서, 상기 반도체 소자(120)와 상기 제2 전극(182)은 연결 배선에 의하여 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 복수의 연결 배선에 의하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 반도체 소자(120)는 제1 와이어(191)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다. 또한, 상기 반도체 소자(120)는 제2 와이어(192)에 의하여 상기 제2 전극(182)에 전기적으로 연결될 수 있다. The
상기 반도체 소자(120)와 상기 제2 전극(182)을 연결하는 연결 배선의 수 및 연결 위치는 상기 반도체 소자(120)의 크기 또는 상기 반도체 소자(120)에서 필요한 전류 확산의 정도 등에 의하여 선택될 수 있다.The number and location of connection wires connecting the
실시 예에 따른 반도체 소자 패키지(100)는 상기 기판(110) 아래에 배치된 제1 본딩부(183)와 제2 본딩부(184)를 포함할 수 있다. 예로서, 상기 제1 본딩부(183)와 상기 제2 본딩부(184)는 회로기판(170)에 전기적으로 연결될 수 있다.The
상기 제1 본딩부(183)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제1 본딩부(183)는 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 본딩부(183)는 제1 연결배선(185)을 통하여 상기 제1 전극(181)과 전기적으로 연결될 수 있다. 상기 제1 연결배선(185)은 예로서 상기 기판(110)에 제공된 제1 비아홀에 배치될 수 있다.The
상기 제2 본딩부(184)는 상기 기판(110)의 하부 면에 배치될 수 있다. 상기 제2 본딩부(184)는 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 본딩부(184)는 제2 연결배선(186)을 통하여 상기 제2 전극(182)과 전기적으로 연결될 수 있다. 상기 제2 연결배선(186)은 예로서 상기 기판(110)에 제공된 제2 비아홀에 배치될 수 있다.The
실시 예에 의하면, 상기 회로기판(170)을 통하여 상기 반도체 소자(120)에 구동 전원이 제공될 수 있게 된다. According to the embodiment, driving power may be provided to the
이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 상기 반도체 소자(120)가 상기 제1 전극(181)에 다이 본딩 방식으로 연결되고 상기 제2 전극(182)에 와이어 본딩 방식으로 연결되는 경우를 기준으로 설명되었다. The semiconductor device package according to the embodiment described above is based on a case in which the
그러나, 상기 반도체 소자(120)에 구동 전원이 공급되는 방식은 다양하게 변형되어 적용될 수 있다. 예로서, 상기 반도체 소자(120)가 플립칩 본딩 방식에 의하여 상기 제1 전극(181)과 상기 제2 전극(182)에 전기적으로 연결될 수도 있다. 또한, 상기 반도체 소자(120)가 상기 제1 전극(181)과 상기 제2 전극(182)에 모두 와이어 본딩 방식에 의하여 전기적으로 연결될 수도 있다.However, a method of supplying driving power to the
또한, 실시 예에 따른 반도체 소자 패키지(100)는 확산부(140)를 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130) 위에 배치될 수 있다. 상기 확산부(140)는 상기 하우징(130)에 의하여 지지될 수 있다. 상기 확산부(140)는 상기 하우징(130)의 상부에 형성된 단턱부에 안착될 수 있다.Also, the
확산부(140)는 빛을 확산시키는 재질이라면 한정되지 않지만, 본 실시예에서는 확산부(140)로 내부에 확산재를 포함하는 글래스(Glass)가 사용될 수 있다. The
상기 확산부(140)는 상기 반도체 소자(120)로부터 발광된 빔의 화각을 확장시키는 기능을 포함할 수 있다. 상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빔의 화각을 설정할 수 있다. 또한, 상기 확산부(140)는 반도체 소자 패키지의 응용 분야에 따라 방출되는 빛의 세기를 설정할 수 있다.The
또한, 상기 확산부(140)는 무반사(anti-reflective) 기능을 포함할 수 있다. 예로서, 상기 확산부(140)는 상기 반도체 소자(120)와 대향되는 일면에 배치된 무반사층을 포함할 수 있다. 상기 확산부(140)는 상기 반도체 소자(120)와 마주보는 하부 면에 배치된 무반사층을 포함할 수 있다. 상기 무반사층은 상기 반도체 소자(120)로부터 입사되는 빛이 상기 확산부(140)의 표면에서 반사되는 것을 방지하고 투과시킴으로써 반사에 의한 광 손실을 개선할 수 있다.In addition, the
상기 무반사층은 예로서 무반사 코팅 필름으로 형성되어 상기 확산부(140)의 표면에 부착될 수 있다. 또한, 상기 무반사층은 상기 확산부(140)의 표면에 스핀 코팅 또는 스프레이 코팅 등을 통하여 형성될 수도 있다. 예로서, 상기 무반사층은 TiO2, SiO2, Al2O3, Ta2O3, ZrO2, MgF2를 포함하는 그룹 중에서 적어도 하나를 포함하는 단일층 또는 다층으로 형성될 수 있다.The anti-reflection layer may be formed of, for example, an anti-reflection coating film and attached to the surface of the
확산부(140)의 하부에는 확산 패턴부(160)를 포함할 수 있다. 확산 패턴부(160)는 발광 소자에서 출사된 빛의 확산 또는 광 시야각을 조절할 수 있다. 확산 패턴부(160)는 반도체 소자(120)와 대면하는 확산부(140)의 일면에 형성될 수 있다. 확산 패터부(160)는 하우징(130)의 내측면과 이격 배치될 수 있다.A
확산 패턴부(160)는 반구 형상으로 형성될 수 있다. 확산 패턴부(160)의 형상은 이에 한정되지 않으며, 프리즘, 다각 형상 등 다양한 패턴을 포함할 수 있다. 확산 패턴부(160)의 측면은 확산부의 하부면으로부터 일정 각도를 가지도록 경사가 형성될 수 있다. 확산 패턴부(160)의 측면은 확산부(140)의 하부면으로부터 90도 이상의 경사를 가지도록 형성될 수 있다. 확산 패턴부 측면의 경사 각도를 제어하게 되면, 접착층의 퍼짐성을 보다 효과적으로 제어할 수 있는 효과가 있다. The
확산 패턴부(160)는 확산부(140)와 동일한 재질로 형성될 수 있다. 이와 다르게 확산 패턴부(160)의 확산부(140)와 다른 재질로 형성될 수 있다. 일예로, 확산부(140)는 확산재가 포함된 글래스 재질을 포함할 수 있다. 확산 패턴부(160)는 폴리머 재질을 포함할 수 있다. 확산부(140)의 표면 장력은 확산 패턴부(160)의 표면 장력보다 크게 형성될 수 있다. 이에 따라, 확산부(140)의 하부면으로 퍼지는 접착층(150)은 확산부(140)와 확산 패턴부(160)의 표면 장력 차이에 따라 확산 패턴부(160)의 측면을 통해 퍼지는 것을 방지할 수 있는 효과가 있다.The
또한, 확산 패턴부(160)의 높이는 접착층(150)의 높이보다 높게 형성될 수 있다. 확산 패턴부(160)와 접착층(150)의 높이 차에 의해 접착층(150)이 확산 패턴부(160)의 하부로 퍼지는 것을 방지할 수 있다.Also, the height of the
확산 패턴부(160)의 높이는 접착층(150)의 높이보다 크게 형성되지만, 반도체 소자 패키지(100)의 사이즈에 따라 확산 패턴부(160)와 접착층의 높이의 비는 달라질 수 있다. 또한, 반도체 소자의 패키지(100)의 사이즈에 따라 확산 패턴부(160)와 하우징(130)의 내측 사이의 이격 거리가 달라질 수 있다. 또한, 반도체 소자의 패키지(100)의 사이즈에 따라 확산 패턴부(160)의 폭이 달라질 수 있다.Although the height of the
도 2를 참조하여, 반도체 소자의 패키지 구조의 사이즈에 따른 확산 패턴부의 높이, 확산 패턴부의 하우징의 내측 사이의 이격 거리 및 확산 패턴부의 폭을 살펴보기로 한다.Referring to FIG. 2 , the height of the diffusion pattern part according to the size of the package structure of the semiconductor device, the separation distance between the diffusion pattern part and the inside of the housing, and the width of the diffusion pattern part will be examined.
도 2에 도시된 바와 같이, 확산 패턴부(160)의 높이(H)는 수학식 1에 의해 결정될 수 있다.As shown in FIG. 2 , the height H of the
[수학식 1][Equation 1]
50㎛ < H < (H1/2)50㎛ < H < (H1/2)
즉, 확산 패턴부(160)의 높이(H)는 반도체 소자(120)와 상기 확산부(160) 사이의 거리(H1)의 1/2의 값보다 작게 형성될 수 있다. 또한, 확산 패턴부(160)의 높이는 최소 50um 를 초과하여 형성될 수 있다. That is, the height H of the
만약, 확산 패턴부(160)의 높이(H)가 반도체 소자(120)와 상기 확산부(160) 사이의 거리(H1)의 1/2의 값보다 클 경우, 확산 패턴부(160)가 반도체 소자(120)로부터 발산되는 빔을 모두 수광하지 못하게 되기 때문에 광 손실이 발생할 수 있다.If the height H of the
확산 패턴부(160)와 상기 하우징(140)의 내측면과의 이격 거리(L)는 수학식 2에 의해 결정될 수 있다.A separation distance (L) between the
[수학식 2][Equation 2]
0 < L < (W-X1)0 < L < (W-X1)
확산 패턴부(160)와 상기 하우징(140)의 내측면과의 이격 거리(L)는 하우징(130)의 내측 폭(W)과 상기 반도체 소자(120)의 광 출사 영역의 폭(X1)의 1/2 보다 작게 형성될 수 있다. 광 출사 영역은 반도체 소자(120)의 상면에서 빛이 방출되는 부분 영역으로, 반도체 소자의 상면 양단에서 수평 방향으로 멀어진다. 이로 인해 확산 패턴부(160)는 빔 수광에 필요한 영역에만 형성되어 빛을 효과적으로 확산시킬 수 있게 된다.The separation distance (L) between the
확산 패턴부(160)의 폭(X)은 반도체 소자(120)의 광 출사 영역(X1)보다 크게 형성될 수 있다. 구체적으로, 확산 패턴부(160)의 폭(X)은 수학식 3에 의해 결정될 수 있다.The width X of the
[수학식 3][Equation 3]
X ≥≥ X1 + 2(H1-H)*tanθX ≥ ≥ X1 + 2(H1-H)*tanθ
여기서, X는 확산 패턴부의 폭을 의미하며, X1은 반도체 소자로부터 광이 출사되는 영역을 의미하며, H1은 반도체 소자와 확산부 사이의 이격 거리를 의미하며, H는 확산 패턴부의 높이를 의미하며, θ는 반도체 소자로부터 발산되는 빔의 화각을 나타낸다. 이로 인해 확산 패턴부(160)는 빔 수광에 필요한 영역에만 형성되어 빛을 효과적으로 확산시킬 수 있게 된다.Here, X means the width of the diffusion pattern part, X1 means the area where light is emitted from the semiconductor element, H1 means the separation distance between the semiconductor element and the diffusion part, H means the height of the diffusion pattern part, , θ represents the angle of view of the beam diverged from the semiconductor element. Due to this, the
이상에서 설명한 바와 같이, 본원발명의 확산 패턴부(160)는 최적의 폭, 높이, 하우징과의 이격 거리를 제공함으로써, 접착층의 침투를 방지하는 동시에 광 효율을 극대화시킬 수 있는 효과가 있다.As described above, the
도 3에 도시된 바와 같이, 하우징(130)과 확산부(140) 사이의 접착층(150)은 확산부(140)의 하부면을 따라 확산부(140)의 중심 영역으로 흐르게 된다. 확산부(140)의 하부 중심 영역으로 흐르는 접착층(150)은 확산 패턴부(160)의 측면에 닿게 되고, 접착층(150)과 확산 패턴부(160)의와 높이 차에 의해 접착층(150)은 더 이상 퍼지지 않게 된다.As shown in FIG. 3 , the
또한, 확산부(140)와 확산 패턴층(160)의 표면 장력이 서로 다를 경우, 접착층(150)의 퍼짐성은 더욱 감소하게 된다. 즉, 확산부(140)의 표면 장력이 확산 패턴층(160)의 표면 장력보다 클 경우, 접착층(150)의 퍼짐성은 상당히 감소하게 된다. 확산부(140)로서 내부에 확산재가 포함된 글래스를 포함할 수 있으며, 확산 패턴부(160)로는 폴리머 계열을 포함할 수 있다. 물론, 확산부(140)와 확산 패턴부(160)의 재질은 이에 한정되지 않는다.In addition, when the surface tensions of the
도 4를 참조하면, 종래에는 접착층이 광 수광 영역에 침투한 경우, 빔의 화각이 현저하게 변화되고, 중심 영역의 강도가 플랫한 형성으로 변하게 되어 광 손실이 발생되었다.Referring to FIG. 4 , conventionally, when the adhesive layer penetrates the light receiving area, the angle of view of the beam is significantly changed and the intensity of the central area is changed to a flat formation, resulting in light loss.
반면, 실시예는 접착층이 하우징의 내측으로 침투하더라도 광 수광 영역까지 퍼지지 않게 되어, 접착층의 침투 전 후의 빔 화각의 변화가 거의 없음을 알 수 있다. 또한, 중심 영역의 강도도 변화가 없게 되어 광 손실이 없음을 확인할 수 있다.On the other hand, in the embodiment, even if the adhesive layer penetrates the inside of the housing, it does not spread to the light receiving area, so it can be seen that there is little change in the beam view angle before and after penetration of the adhesive layer. In addition, since the intensity of the central region does not change, it can be confirmed that there is no optical loss.
도 5는 제2 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 6 및 도 7은 제2 실시예에 따른 반도체 소자 패키지의 확산 패턴부를 나타낸 개략 단면도이다.5 is a cross-sectional view showing a semiconductor device package according to a second embodiment, and FIGS. 6 and 7 are schematic cross-sectional views showing a diffusion pattern portion of the semiconductor device package according to the second embodiment.
도 5를 참조하면, 제2 실시예에 따른 반도체 소자 패키지(100)는 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. 반도체 소자(120)는 기판(110) 위에 배치되며 상기 반도체 소자(120)의 둘레에 배치된 하우징(130)을 포함할 수 있다. 반도체 소자(120) 위에 배치되며 상기 반도체 소자(120)의 이격 배치된 확산부(140)를 포함할 수 있다. 반도체 소자 패키지는 반도체 소자(120)와 대면하는 확산부(140)의 일측면에 배치되는 확산 패턴부(160)를 포함할 수 있다. 여기서, 확산 패턴부(160)의 구조를 제외하고는 제1 실시예의 반도체 소자 패키지(100)와 동일하게 구성될 수 있다. 확산 패턴부(160)의 구조를 제외한 구조의 설명은 생략한다.Referring to FIG. 5 , a
확산 패턴부(160)는 반도체 소자(120)에서 출사된 광을 확산 또는 빔 시야각을 조절할 수 있는 기능을 할 수 있다. 확산 패턴부(160)는 확산부(140)의 측면으로부터 확산부(140)의 광 입사면으로 퍼지는 접착층(150)의 침투를 방지할 수 있다. 이를 위해, 확산 패턴부(160)의 폭, 높이 및 하우징의 내측과의 이격 거리는 제1 실시예에 따른 반도체 소자 패키지의 구조를 채용할 수 있다.The
제2 실시예에 따른 확산 패턴부(160)는 확산부(140)의 아래에 배치된 확산 플레이트(161)를 포함할 수 있다. 확산 플레이트(161)는 확산부(140)의 하부 중심 영역에 배치될 수 있다. 확산 플레이트(161)는 확산부(140)와 서로 다른 재질로 형성될 수 있다. 확산 플레이트(161)의 표면 장력은 확산부(140)의 표면 장력과 다르게 형성될 수 있다. 바람직하게는 확산부(140)의 표면 장력은 확산 플레이트(161)의 표면 장력보다 크게 형성될 수 있다. 확산부(140)로는 내부에 확산재가 포함된 글래스로 형성될 수 있다. 확산 플레이트(161)는 폴리머 재질을 포함할 수 있다. 이와 다르게, 확산 플레이트(161)는 확산부(140)의 재질과 동일하게 형성될 수도 있다.The
확산 플레이트(161)는 측면이 확산부(140)의 하부면과 수직을 이루도록 형성될 수 있다. 이로부터 확산부(140)의 하부로 흐르는 접착층(150)은 확산 플레이트(161)의 측면에서 머무르게 되어 더 이상 퍼지지 않게 된다.The
확산 패턴부(160)는 확산 플레이트(161)의 하부에 배치된 패턴층(163)을 포함할 수 있다. 패턴층(163)은 반구, 프리즘, 다각 형상을 포함할 수 있다. 패턴층(163)의 형상은 이에 한정되지 않는다. 패턴층(163)은 확산부(140)로 입사되는 광의 확산 및 시야각을 효과적으로 제어할 수 있다. 패턴층(163)은 확산 플레이트(161)와 동일한 재질로 형성될 수 있다. 이와 다르게, 패턴층(163)은 확산 플레이트(161)와 서로 다른 재질로 형성될 수 있다. 확산 플레이트(161)가 확산부(140)와 다른 표면 장력을 가지도록 형성되었기 때문에 패턴층(163)은 광의 확산 및 제어만을 수행할 수 있게 될 수 있다. 이로부터, 패턴층(163)은 확산부(140)와의 표면 장력과 관계 없이 다양한 재질로 형성될 수 있다.The
이와 다르게, 확산 플레이트(161)는 확산부(140)와 동일한 재질로 형성되고, 패턴층(163)은 확산 플레이트(161)와 서로 다른 재질로 형성될 수 있다. 확산부(140) 및 확산 플레이트(161)는 확산재를 포함된 글래스를 포함할 수 있으며, 패턴층(163)은 폴리머를 포함할 수도 있다.Alternatively, the
도 6에 도시된 바와 같이, 확산 플레이트(161)의 높이(A1)는 패턴층(163)의 높이(A2)보다 크게 형성될 수 있다. 이러한 경우, 확산부(140)의 하부면과 수직을 이루는 확산 플레이트(161)의 측면이 길어지게 되어 접착층(150)의 진입을 효과적으로 방지할 수 있는 효과가 있다.As shown in FIG. 6 , the height A1 of the
도 7에 도시된 바와 같이, 확산 플레이트(161)의 높이(A1)는 패턴층(163)의 높이(A2)보다 작게 형성될 수 있다. 이러한 경우, 패턴층(163)의 높이를 크게 형성함으로써, 광의 시야각을 보다 효과적으로 제어할 수 있는 효과가 있다.As shown in FIG. 7 , the height A1 of the
도 8은 제3 실시예에 따른 반도체 소자 패키지를 나타낸 단면도이고, 도 9는 제3 실시예에 따른 반도체 소자의 확산부를 나타낸 단면도이다.8 is a cross-sectional view showing a semiconductor device package according to a third embodiment, and FIG. 9 is a cross-sectional view showing a diffusion part of a semiconductor device according to a third embodiment.
도 8을 참조하면, 제3 실시예에 따른 반도체 소자 패키지(100)는 기판(110) 위에 배치된 반도체 소자(120)를 포함할 수 있다. 반도체 소자(120)는 기판(110) 위에 배치되며 상기 반도체 소자(120)의 둘레에 배치된 하우징(130)을 포함할 수 있다. 반도체 소자 패키지(100)는 상기 하우징(130) 위에 배치되며 상기 반도체 소자(120)의 이격 배치된 확산부(140)를 포함할 수 있다. 반도체 소자 패키지(100)는 반도체 소자(120)와 대면하는 확산부(140)의 일측면에 배치되는 확산 패턴부(160)를 포함할 수 있다. Referring to FIG. 8 , a
확산 패턴부(160)는 발광 소자에서 출사된 광을 확산 또는 광 시야각을 조절할 수 있는 기능을 할 수 있다. 확산 패턴부(160)는 확산부의 측면으로부터 확산부의 광 입사면으로 흘러내리는 접착층의 침투를 방지할 수 있다. 이를 위해, 확산 패턴부(160)의 폭, 높이 및 하우징(130)의 내측과의 이격 거리는 제1 실시예에 따른 반도체 소자 패키지의 구조를 채용할 수 있다.The
여기서, 확산부(140)를 구조를 제외하고는 제1 실시예의 반도체 소자 패키지와 동일하게 구성될 수 있다. 확산부(140)를 제외한 구조의 설명은 생략한다.Here, the structure of the
확산부(140)는 하우징(130)의 상부의 단턱부에 배치될 수 있다. 확산부(140)의 측면은 하우징(130)의 단턱부 측면과 접할 수 있다. 확산부(140)의 하부면 가장자리 영역은 하우징(130)의 상부면과 접할 수 있다. 접착층(150)은 확산부(140)의 하부면과 하우징(130)의 상부면 사이에 배치될 수 있다. 접착층(150)은 확산부(140)의 측면과 하우징(130)의 측면 사이에도 더 배치될 수 있다.The
확산부(140)의 하부면에는 확산부(140)의 하부로 돌출 형성된 돌출부(141)를 더 포함할 수 있다. 이와 대응되도록 하우징(130)의 상부 표면에는 홈이 더 형성될 수 있다. 하우징(130)에 형성된 홈에는 확산부(140)의 돌출부(141)가 결합될 수 있다. The lower surface of the
돌출부(141)는 접착층(150)이 확산층(140)의 하부면을 흐르는 것을 억제할 수 있다. 보다 효과적으로 접착층(150)의 흐름을 막기 위해 돌출부(141)는 높이는 접착층(150)의 높이보다 높게 형성될 수 있다. The protruding
도 9에 도시된 바와 같이, 돌출부(141)는 확산층(140)의 하부면을 따라 원형의 띠 형상으로 형성될 수 있다. 이와 다르게, 돌출부(141)는 다수개로 분할되어 형성될 수 있다.As shown in FIG. 9 , the
상기에서는 확산부의 하부에 돌출부를 형성하고, 하우징의 상부면에 홈을 형성하였지만, 이에 한정되지 않는다. 하우징의 상부면에 돌출부를 형성하고, 이와 대응하는 확산부의 하부면에 홈을 형성할 수도 있다.In the above, a protrusion is formed on the lower part of the diffusion part and a groove is formed on the upper surface of the housing, but it is not limited thereto. Protrusions may be formed on the upper surface of the housing, and grooves may be formed on the lower surface of the diffusion part corresponding thereto.
도 10은 본 발명의 실시 예에 따른 반도체 소자를 나타낸 평면도이고, 도 11은 도 10에 도시된 반도체 소자의 E-E 선에 따른 단면도이다.FIG. 10 is a plan view illustrating a semiconductor device according to an exemplary embodiment, and FIG. 11 is a cross-sectional view of the semiconductor device shown in FIG. 10 taken along line E-E.
실시 예에 따른 반도체 소자(1100)는, 도 10 및 도 11에 도시된 바와 같이, 수직 캐비티 표면 방출 레이저(VCSEL) 반도체 소자일 수 있다.As shown in FIGS. 10 and 11 , the
실시 예에 따른 반도체 소자(1100)는, 발광구조물(1110), 제1 전극(1120), 제2 전극(1160)을 포함할 수 있다.The
상기 제1 전극(1120)은 접착층(1121), 기판(1123), 제1 도전층(1125)을 포함할 수 있다.The
상기 접착층(1121)은 유테틱 본딩이 가능한 물질을 포함할 수 있다. 예를 들어, 상기 접착층(1121)은 AuSn, NiSn 또는 InAu 중 적어도 하나를 포함할 수 있다.The
상기 기판(1123)은 전도성 기핀으로 제공될 수 있다. 상기 기판(1123)은 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, AlN, GaAs, ZnO, SiC 등)를 포함하는 전도성 물질 중에서 선택된 적어도 하나로 제공될 수 있다. 상기 기판(1123)은 다른 예로서, 전도성 시트로 제공될 수 있다. The
한편, 상기 기판(1123)이 GaAs와 같은 적절한 캐리어 웨이퍼로 제공될 경우, 상기 기판(1123)에서 상기 발광구조물(110)이 성장될 수 있다. 이와 같은 경우에, 상기 접착층(1121)은 생략될 수 있다.Meanwhile, when the
상기 제1 도전층(1125)은 상기 기판(1123) 아래에 배치될 수 있다. 상기 제1 도전층(1125)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택되어 단층 또는 다층으로 제공될 수 있다.The first
상기 발광구조물(1110)은 제1 전극(1120) 상에 배치된 제1 반도체층(1111), 활성층(1113), 애퍼쳐층(1114), 제2 반도체층(1115)을 포함할 수 있다. 상기 발광구조물(1110)은 복수의 화합물 반도체층으로 성장될 수 있다. 상기 복수의 화합물 반도체층은 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성될 수 있다.The
상기 제1 반도체층(1111)은 제1 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제1 반도체층(1111)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제1 반도체층(1111)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 물질로 제공될 수 있다. 상기 제1 반도체층(1111)은 제1 도전형의 도펀트 예컨대, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑된 n형 반도체층이 될 수 있다. 상기 제1 반도체층(1111)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR(Distributed Bragg Reflector)일 수 있다.The
상기 활성층(1113)은 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 활성층(1113)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 활성층(1113)은 다중 우물 구조로 구현된 경우, 상기 활성층(1113)은 교대로 배치된 복수의 우물층과 복수의 장벽층을 포함할 수 있다. 상기 복수의 우물층은 예컨대, InpGa1-pAs(0≤p≤1)의 조성식을 갖는 반도체 재료로 제공될 수 있다. 상기 장벽층은 예컨대, InqGa1-qAs(0≤q≤1)의 조성식을 갖는 반도체 재료로 배치될 수 있다.The
상기 애퍼쳐층(1114)은 상기 활성층(1113) 상에 배치될 수 있다. 상기 애퍼쳐층(1114)은 중심부에 원형의 개구부가 포함될 수 있다. 상기 애퍼쳐층(1114)은 활성층(1113)의 중심부로 전류가 집중되도록 전류이동을 제한하는 기능을 포함할 수 있다. 즉, 상기 애퍼쳐층(1114)은 공진 파장을 조정하고, 활성층(1113)으로부터 수직 방향으로 발광하는 빔 각을 조절 할 수 있다. 상기 애퍼쳐층(1114)은 SiO2 또는 Al2O3와 같은 절연 물질을 포함할 수 있다. 또한, 상기 애퍼쳐층(1114)은 상기 활성층(1113), 제1 및 제2 반도체층(1111, 1115)보다 높은 밴드 갭을 가질 수 있다.The
상기 제2 반도체층(1115)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 제공될 수 있다. 예컨대 상기 제2 반도체층(1115)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 반도체층(1115)은 예컨대, AlxGa1-xAs(0<x<1)/AlyGa1-yAs(0<y<1)(y<x)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제2 반도체층(1115)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다. 상기 제2 반도체층(1115)은 서로 다른 반도체층을 교대로 배치하여 λ/4n 두께를 갖는 DBR일 수 있다. 상기 제2 반도체층(1115)은 상기 제1 반도체층(1111) 보다 낮은 반사율을 포함할 수 있다. 예컨대 상기 제1 및 제2 반도체층(1111, 1115)은 90% 이상의 반사율에 의해 수직 방향으로 공진 캐비티를 형성할 수 있다. 이때, 광은 상기 제1 반도체층(1111)의 반사율보다 낮은 상기 제2 반도체층(1115)을 통해서 외부로 방출될 수 있다.The
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 제2 도전층(1140)을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 반도체층(1115) 상에 배치되고, 발광영역(EA)의 가장자리를 따라 배치될 수 있다. 상기 제2 도전층(1140)은 상부 방향에서 보았을 때 원형 링 타입일 수 있다. 상기 제2 도전층(1140)은 오믹 접촉 기능을 포함할 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트가 도핑된 3족-5족 또는 2족-6족의 화합물 반도체 중 적어도 하나로 구현될 수 있다. 예컨대 상기 제2 도전층(1140)은 GaAs, GaAl, InP, InAs, GaP를 포함하는 그룹 중 하나일 수 있다. 상기 제2 도전층(1140)은 제2 도전형의 도펀트 예컨대, Mg, Zn, Ca, Sr, Ba와 같은 p형 도펀트를 갖는 p형 반도체층일 수 있다.The
실시 예의 반도체 소자(1100)는 발광구조물(1110) 상에 제공된 보호층(1150)을 포함할 수 있다. 상기 보호층(1150)은 상기 제2 반도체층(1115) 상에 배치될 수 있다. 상기 보호층(1150)은 상기 발광영역(EA)과 수직 방향으로 중첩될 수 있다.The
실시 예의 반도체 소자(1100)는 절연층(1130)을 포함할 수 있다. 상기 절연층(1130)은 상기 발광구조물(1110) 상에 배치될 수 있다. 상기 절연층(1130)은 Al, Cr, Si, Ti, Zn, Zr를 포함하는 그룹 중에서 선택된 물질의 산화물, 질화물, 불화물, 황화물 등 절연물질 또는 절연성 수지를 포함할 수 있다. 상기 절연층(1130)은 예컨대, SiO2, Si3N4, Al2O3, TiO2 를 포함하는 그룹 중에서 선택된 적어도 하나의 물질로 제공될 수 있다. 상기 절연층(1130)은 단층 또는 다층으로 제공될 수 있다.The
상기 제2 전극(1160)은 상기 제2 도전층(1140) 및 상기 절연층(1130) 상에 배치될 수 있다. 상기 제2 전극(1160)은 상기 제2 도전층(1140)과 전기적으로 연결될 수 있다. 상기 제2 전극(1160)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au를 포함하는 그룹 중에서 선택된 단일 물질 또는 이들의 합금으로 제공될 수 있다. 또한, 상기 제2 전극(1160)은 단층 또는 다층으로 제공될 수 있다.The
한편, 이상에서 설명된 실시 예에 따른 반도체 소자 패키지는 근접 센서, 자동 초점 장치 등에 적용될 수 있다. 예컨대, 실시 예에 따른 자동 초점 장치는 빛을 발광하는 발광부와 빛을 수광하는 수광부를 포함할 수 있다. 상기 발광부의 예로서 도 1 내지 도 9를 참조하여 설명된 반도체 소자 패키지 중에서 적어도 하나가 적용될 수 있다. 상기 수광부의 예로서 포토 다이오드가 적용될 수 있다. 상기 수광부는 상기 발광부에서 방출된 빛이 물체에서 반사되는 빛을 입사 받을 수 있다.Meanwhile, the semiconductor device package according to the embodiment described above may be applied to a proximity sensor, an autofocus device, and the like. For example, an autofocus device according to an embodiment may include a light emitting unit emitting light and a light receiving unit receiving light. As an example of the light emitting unit, at least one of the semiconductor device packages described with reference to FIGS. 1 to 9 may be applied. As an example of the light receiving unit, a photodiode may be applied. The light receiving unit may receive light emitted from the light emitting unit and reflected from an object.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the embodiments above are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, etc. illustrated in each embodiment can be combined or modified with respect to other embodiments by a person having ordinary knowledge in the field to which the embodiments belong. Therefore, contents related to these combinations and variations should be interpreted as being included in the scope of the embodiments.
이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시 예를 한정하는 것이 아니며, 실시 예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 특허청구범위에서 설정하는 실시 예의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the above has been described centering on the embodiment, this is only an example and is not intended to limit the embodiment, and those skilled in the art to which the embodiment belongs may find various things not exemplified above to the extent that they do not deviate from the essential characteristics of the present embodiment. It will be appreciated that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be modified and implemented. And differences related to these modifications and applications should be interpreted as being included in the scope of the embodiments set forth in the appended claims.
100 반도체 소자 패키지
110: 기판
120: 반도체 소자
130: 하우징
140: 확산부
150: 접착층
160: 확산 패턴부100 semiconductor device package
110: substrate
120: semiconductor element
130: housing
140: diffusion unit
150: adhesive layer
160: diffusion pattern unit
Claims (9)
상기 기판 위에 배치된 반도체 소자;
상기 기판 상에서 상기 반도체 소자 둘레에 배치되고, 상부면에 형성된 단턱부를 포함하는 하우징;
상기 하우징의 상기 단턱부 상에 배치되며, 상기 반도체 소자와 이격 배치된 확산부;
상기 반도체 소자와 대면하는 상기 확산부의 하부에 배치되는 확산 패턴부; alc
상기 하우징의 단턱부와 상기 확산부 사이에 배치되는 접착층;을 포함하고,
상기 하우징은 상기 확산부의 측면을 둘러싸도록 배치되는 반도체 소자 패키지.Board;
a semiconductor device disposed on the substrate;
a housing disposed around the semiconductor device on the substrate and including a stepped portion formed on an upper surface of the housing;
a diffusion part disposed on the stepped part of the housing and spaced apart from the semiconductor element;
a diffusion pattern part disposed below the diffusion part facing the semiconductor element; alc
An adhesive layer disposed between the stepped portion of the housing and the diffusion portion,
The semiconductor device package of claim 1 , wherein the housing is disposed to surround a side surface of the diffusion part.
상기 확산 패턴부는 상기 확산부 하부에 배치되는 확산 플레이트 및 상기 확산 플레이트 하부에 배치되는 패턴층을 포함하는 반도체 소자 패키지.According to claim 1,
The diffusion pattern part includes a diffusion plate disposed below the diffusion part and a pattern layer disposed below the diffusion plate.
상기 확산 플레이트의 높이와 상기 패턴층의 높이보다 크거나 작은 반도체 소자 패키지.According to claim 2,
A semiconductor device package having a height greater than or less than a height of the diffusion plate and a height of the pattern layer.
상기 패턴층은 반구, 프리즘, 다각 형상을 갖는 반도체 소자 패키지.According to claim 2,
The semiconductor device package wherein the pattern layer has a hemisphere, prism, or polygonal shape.
상기 확산 패턴부의 높이는 50㎛ 이상이고 상기 반도체 소자와 상기 확산부 사이의 거리의 1/2 미만인 반도체 소자 패키지.According to claim 1,
The semiconductor device package of claim 1 , wherein the diffusion pattern portion has a height of 50 μm or more and is less than 1/2 of a distance between the semiconductor device and the diffusion portion.
상기 확산부는 상기 반도체 소자와 마주보는 상기 확산부의 하부면에 형성된 무반사층을 포함하는 반도체 소자 패키지.According to claim 1,
The semiconductor device package of claim 1 , wherein the diffusion portion includes an anti-reflective layer formed on a lower surface of the diffusion portion facing the semiconductor device.
상기 접착층은 상기 확산부의 하부면을 따라 상기 확산 패턴부의 측면과 접하는 반도체 소자 패키지.According to any one of claims 1 to 6,
The adhesive layer contacts a side surface of the diffusion pattern part along a lower surface of the diffusion part.
상기 확산부는 상기 확산부의 하부면으로부터 돌출된 돌출부를 포함하고,
상기 하우징은 상기 단턱부의 상부면에 형성된 홈을 포함하고,
상기 확산부의 돌출부는 상기 단턱부의 홈과 결합하는 반도체 소자 패키지.According to any one of claims 1 to 6,
The diffusion part includes a protrusion protruding from a lower surface of the diffusion part,
The housing includes a groove formed on an upper surface of the stepped portion,
The semiconductor device package of claim 1 , wherein the protruding portion of the diffusion unit is coupled to the groove of the stepped portion.
상기 접착층은 상기 돌출부를 감싸도록 배치되고,
상기 돌출부의 높이는 상기 접착층의 높이보다 큰 반도체 소자 패키지.
According to claim 8,
The adhesive layer is disposed to surround the protrusion,
The semiconductor device package of claim 1 , wherein a height of the protrusion is greater than a height of the adhesive layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220170893A KR102569576B1 (en) | 2017-08-18 | 2022-12-08 | Semiconductor device package |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170104746A KR20190019594A (en) | 2017-08-18 | 2017-08-18 | Semiconductor device package |
KR1020220170893A KR102569576B1 (en) | 2017-08-18 | 2022-12-08 | Semiconductor device package |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170104746A Division KR20190019594A (en) | 2017-08-18 | 2017-08-18 | Semiconductor device package |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20230002158A true KR20230002158A (en) | 2023-01-05 |
KR102569576B1 KR102569576B1 (en) | 2023-08-22 |
Family
ID=65561244
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170104746A KR20190019594A (en) | 2017-08-18 | 2017-08-18 | Semiconductor device package |
KR1020220170893A KR102569576B1 (en) | 2017-08-18 | 2022-12-08 | Semiconductor device package |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170104746A KR20190019594A (en) | 2017-08-18 | 2017-08-18 | Semiconductor device package |
Country Status (1)
Country | Link |
---|---|
KR (2) | KR20190019594A (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102164841B1 (en) * | 2019-04-01 | 2020-10-13 | 하나옵트로닉스 주식회사 | Package of Vertical Cavity Surface Emitting Laser Having Out-gassing Passage and Method Thereof |
KR102568041B1 (en) * | 2021-09-28 | 2023-08-31 | 주식회사 나무가 | Light source module with bent hole and its manufacturing method |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049367A (en) * | 2003-07-29 | 2005-02-24 | Citizen Electronics Co Ltd | Fresnel lens and lighting device |
US20070058904A1 (en) * | 2005-09-14 | 2007-03-15 | Takuma Ban | Method of alignment of an optical module and an optical module using thereof |
KR100960099B1 (en) * | 2009-09-02 | 2010-05-31 | (주)칸델라 | Lens for light emitting diode package |
JP2011044610A (en) * | 2009-08-21 | 2011-03-03 | Stanley Electric Co Ltd | Led lighting apparatus |
US20110291135A1 (en) * | 2010-06-01 | 2011-12-01 | Advanced Optoelectronic Technology, Inc. | Light emitting diode package |
KR20120127184A (en) * | 2011-05-13 | 2012-11-21 | 엘지이노텍 주식회사 | Light emitting device package and ultraviolet lamp having the same |
US20140355125A1 (en) * | 2011-12-21 | 2014-12-04 | 3M Innovative Properties Company | Optical film stack |
KR20150109591A (en) * | 2014-03-20 | 2015-10-02 | 엘지이노텍 주식회사 | Light emitting device package |
KR20160076606A (en) * | 2014-12-23 | 2016-07-01 | 엘지이노텍 주식회사 | Light emitting device |
-
2017
- 2017-08-18 KR KR1020170104746A patent/KR20190019594A/en not_active Application Discontinuation
-
2022
- 2022-12-08 KR KR1020220170893A patent/KR102569576B1/en active IP Right Grant
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005049367A (en) * | 2003-07-29 | 2005-02-24 | Citizen Electronics Co Ltd | Fresnel lens and lighting device |
US20070058904A1 (en) * | 2005-09-14 | 2007-03-15 | Takuma Ban | Method of alignment of an optical module and an optical module using thereof |
JP2011044610A (en) * | 2009-08-21 | 2011-03-03 | Stanley Electric Co Ltd | Led lighting apparatus |
KR100960099B1 (en) * | 2009-09-02 | 2010-05-31 | (주)칸델라 | Lens for light emitting diode package |
US20110291135A1 (en) * | 2010-06-01 | 2011-12-01 | Advanced Optoelectronic Technology, Inc. | Light emitting diode package |
KR20120127184A (en) * | 2011-05-13 | 2012-11-21 | 엘지이노텍 주식회사 | Light emitting device package and ultraviolet lamp having the same |
US20140355125A1 (en) * | 2011-12-21 | 2014-12-04 | 3M Innovative Properties Company | Optical film stack |
KR20150109591A (en) * | 2014-03-20 | 2015-10-02 | 엘지이노텍 주식회사 | Light emitting device package |
KR20160076606A (en) * | 2014-12-23 | 2016-07-01 | 엘지이노텍 주식회사 | Light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR102569576B1 (en) | 2023-08-22 |
KR20190019594A (en) | 2019-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102569576B1 (en) | Semiconductor device package | |
JP6781838B2 (en) | Semiconductor device package and its manufacturing method | |
US11637227B2 (en) | Semiconductor device including multiple distributed bragg reflector layers | |
KR20190006889A (en) | Light emitting device package | |
TWI802587B (en) | Semiconductor device package | |
KR102623614B1 (en) | Vcsel semiconductor device, optical transmitting module and optical transmitting apparatus | |
KR20190041749A (en) | Semiconductor device package and auto focusing apparatus | |
US20200220324A1 (en) | Surface-emitting laser package | |
KR102607412B1 (en) | Semiconductor device and laser detection auto focusing having thereof | |
KR102385937B1 (en) | Semiconductor device package and optical assembly | |
US20200194970A1 (en) | Laser diode | |
KR102093816B1 (en) | Semiconductor device | |
KR20190051426A (en) | Light emitting device package and lighting apparatus | |
KR102250471B1 (en) | Laser diode, semiconductor device package, and object detecting apparatus | |
KR102212952B1 (en) | Semiconductor device | |
KR102327777B1 (en) | Semiconductor device, semiconductor device package, and object detecting apparatus | |
KR102308692B1 (en) | Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus | |
KR102250479B1 (en) | Laser diode, semiconductor device package, and object detecting apparatus | |
KR20180087679A (en) | Semiconductor device, method for fabricating semiconductor device, semiconductor device package, and object detecting apparatus | |
KR102607445B1 (en) | A vertical-cavity surface-emitting laser package | |
KR20170114721A (en) | Semiconductor device package | |
KR102595923B1 (en) | Optical transmitting module and optical transmitting apparatus | |
KR102311599B1 (en) | Semiconductor device, method for fabricating semiconductor device, and semiconductor device package | |
KR102620728B1 (en) | Semiconductor device, semiconductor device package, and object detecting apparatus | |
KR20190028014A (en) | Light emitting device package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |