KR20220134817A - Display apparatus and method of driving the same - Google Patents

Display apparatus and method of driving the same Download PDF

Info

Publication number
KR20220134817A
KR20220134817A KR1020210039147A KR20210039147A KR20220134817A KR 20220134817 A KR20220134817 A KR 20220134817A KR 1020210039147 A KR1020210039147 A KR 1020210039147A KR 20210039147 A KR20210039147 A KR 20210039147A KR 20220134817 A KR20220134817 A KR 20220134817A
Authority
KR
South Korea
Prior art keywords
signal
clock
data
driving
clock recovery
Prior art date
Application number
KR1020210039147A
Other languages
Korean (ko)
Inventor
편기현
임경호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210039147A priority Critical patent/KR20220134817A/en
Priority to US17/569,802 priority patent/US20220309979A1/en
Priority to CN202210063713.7A priority patent/CN115132111A/en
Publication of KR20220134817A publication Critical patent/KR20220134817A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection
    • G09G2330/045—Protection against panel overheating
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

An objective of the present invention is to provide a display device capable of preventing overheating and damage to a display panel by performing overcurrent protection based on a clock recovery signal. The display device comprises a display panel, a data driving unit, a driving control unit, and a power voltage generation unit. The display panel displays an image. The data driving unit outputs a data voltage to the display panel. The driving control unit controls an operation of the data driving unit. The power voltage generation unit outputs a power voltage to the display panel. The data driving unit outputs a clock recovery signal indicating whether clock recovery is normal or abnormal to the driving control unit. The driving control unit generates an overcurrent signal indicating an overcurrent based on the clock recovery signal to output the overcurrent signal to the power voltage generation unit.

Description

표시 장치 및 이의 구동 방법 {DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}Display device and its driving method {DISPLAY APPARATUS AND METHOD OF DRIVING THE SAME}

본 발명은 표시 장치 및 이를 구동하는 방법에 관한 것으로, 보다 상세하게는 클럭 리커버리 신호를 기초로 오버 커런트 프로텍션을 수행하는 표시 장치 및 이를 구동하는 방법에 관한 것이다.The present invention relates to a display device and a method of driving the same, and more particularly, to a display device that performs overcurrent protection based on a clock recovery signal and a method of driving the same.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부 및 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 구동 제어부를 포함한다.In general, a display device includes a display panel and a display panel driver. The display panel includes a plurality of gate lines and a plurality of data lines. The display panel driver includes a gate driver that provides a gate signal to the plurality of gate lines, a data driver that provides a data voltage to the data lines, and a driving controller that controls the gate driver and the data driver.

상기 구동 제어부 및 상기 데이터 구동부는 데이터 신호 및 제어 신호를 주고 받을 수 있다. 상기 구동 제어부, 상기 데이터 구동부 또는 상기 구동 제어부 및 상기 데이터 구동부의 전송 경로 상에 데미지가 발생하는 경우에도 상기 표시 패널에 전원 전압이 계속하여 인가되면 상기 표시 패널이 과열에 의해 손상될 수 있다.The driving control unit and the data driving unit may transmit and receive a data signal and a control signal. When a power voltage is continuously applied to the display panel even when damage occurs in the driving control unit, the data driving unit, or a transmission path of the driving control unit and the data driving unit, the display panel may be damaged due to overheating.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 클럭 리커버리 신호를 기초로 오버 커런트 프로텍션을 수행하여 표시 패널의 과열 및 손상을 방지할 수 있는 표시 장치를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a display device capable of preventing overheating and damage to a display panel by performing overcurrent protection based on a clock recovery signal.

본 발명의 다른 목적은 상기 표시 장치의 구동 방법을 제공하는 것이다.Another object of the present invention is to provide a method of driving the display device.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 데이터 구동부, 구동 제어부 및 전원 전압 생성부를 포함한다. 상기 표시 패널은 영상을 표시한다. 상기 데이터 구동부는 상기 표시 패널에 데이터 전압을 출력한다. 상기 구동 제어부는 상기 데이터 구동부의 동작을 제어한다. 상기 전원 전압 생성부는 상기 표시 패널에 전원 전압을 출력한다. 상기 데이터 구동부는 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호를 상기 구동 제어부에 출력한다. 상기 구동 제어부는 상기 클럭 리커버리 신호를 기초로 오버 커런트를 나타내는 오버 커런트 신호를 생성하여 상기 오버 커런트 신호를 상기 전원 전압 생성부에 출력한다. A display device according to an embodiment of the present invention includes a display panel, a data driver, a driving controller, and a power voltage generator. The display panel displays an image. The data driver outputs a data voltage to the display panel. The driving control unit controls the operation of the data driving unit. The power voltage generator outputs a power voltage to the display panel. The data driver outputs a clock recovery signal indicating whether the clock recovery is normal or abnormal to the driving controller. The driving controller generates an overcurrent signal representing overcurrent based on the clock recovery signal and outputs the overcurrent signal to the power supply voltage generator.

본 발명의 일 실시예에 있어서, 상기 전원 전압 생성부는 상기 오버 커런트 신호가 활성화 상태일 때, 상기 표시 패널에 상기 전원 전압을 출력하지 않을 수 있다.In an exemplary embodiment, the power voltage generator may not output the power voltage to the display panel when the overcurrent signal is in an active state.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호를 상기 데이터 구동부에 출력할 수 있다. In an embodiment of the present invention, the driving control unit may output a clock training signal indicating a clock training period to the data driving unit.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 클럭 리커버리 신호 및 상기 클럭 트레이닝 신호를 수신하고, 클럭 상태 신호를 출력하는 플립플롭을 포함할 수 있다. In one embodiment of the present invention, the driving control unit may include a flip-flop for receiving the clock recovery signal and the clock training signal, and outputting a clock state signal.

본 발명의 일 실시예에 있어서, 상기 클럭 리커버리 신호가 정상 상태인 경우, 상기 클럭 트레이닝 신호의 라이징 에지에서 상기 클럭 상태 신호는 하이 레벨을 가질 수 있다. In an embodiment of the present invention, when the clock recovery signal is in a normal state, the clock state signal may have a high level at a rising edge of the clock training signal.

본 발명의 일 실시예에 있어서, 상기 클럭 리커버리 신호가 비정상 상태인 경우, 상기 클럭 트레이닝 신호의 상기 라이징 에지에서 상기 클럭 상태 신호는 로우 레벨을 가질 수 있다. In an embodiment of the present invention, when the clock recovery signal is in an abnormal state, the clock state signal may have a low level at the rising edge of the clock training signal.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 클럭 상태 신호를 인버팅하여 인버팅 상태 신호를 생성하는 인버터 및 상기 인버팅 상태 신호를 카운트하여 카운팅 신호를 생성하는 카운터를 더 포함할 수 있다. In an embodiment of the present invention, the driving control unit may further include an inverter configured to generate an inverting state signal by inverting the clock state signal, and a counter configured to generate a counting signal by counting the inverting state signal. .

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 카운팅 신호가 기준 카운트 신호를 초과할 때, 상기 오버 커런트 신호가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션 컨트롤러를 더 포함할 수 있다. In an embodiment of the present invention, the driving controller may further include an overcurrent protection controller configured to cause the overcurrent signal to have an activation level when the counting signal exceeds a reference count signal.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 클럭 상태 신호를 카운트하여 카운팅 신호를 생성하는 카운터를 더 포함할 수 있다.In an embodiment of the present invention, the driving controller may further include a counter configured to generate a counting signal by counting the clock state signal.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 카운팅 신호가 기준 카운트 신호를 초과할 때, 상기 오버 커런트 신호가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션 컨트롤러를 더 포함할 수 있다. In an embodiment of the present invention, the driving controller may further include an overcurrent protection controller configured to cause the overcurrent signal to have an activation level when the counting signal exceeds a reference count signal.

본 발명의 일 실시예에 있어서, 상기 구동 제어부로부터 상기 데이터 구동부로 출력되는 인터페이스 신호는 상기 클럭 트레이닝 구간에 대응하는 클럭 트레이닝 패턴 및 데이터 구간에 대응하는 데이터 신호를 포함할 수 있다. 상기 데이터 구동부는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행할 수 있다. In an embodiment of the present invention, the interface signal output from the driving controller to the data driver may include a clock training pattern corresponding to the clock training period and a data signal corresponding to the data period. The data driver may perform a clock recovery operation during the clock training period.

본 발명의 일 실시예에 있어서, 상기 클럭 리커버리가 정상이면 상기 클럭 리커버리 신호는 하이 레벨을 가질 수 있다. 상기 클럭 리커버리가 비정상이면 상기 클럭 리커버리 신호는 로우 레벨을 가질 수 있다. In an embodiment of the present invention, if the clock recovery is normal, the clock recovery signal may have a high level. When the clock recovery is abnormal, the clock recovery signal may have a low level.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 구동 제어부가 배치되는 컨트롤 보드, 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 상기 제2 인쇄 회로 기판 및 상기 컨트롤 보드에 연결되는 플렉서블 필름 및 상기 제1 인쇄 회로 기판 및 상기 제2 인쇄 회로 기판에 연결되는 U-필름을 더 포함할 수 있다. In an exemplary embodiment, the display device includes a control board on which the driving control unit is disposed, a first printed circuit board, a second printed circuit board, the second printed circuit board, and a flexible film connected to the control board; It may further include a U-film connected to the first printed circuit board and the second printed circuit board.

본 발명의 일 실시예에 있어서, 상기 표시 장치는 상기 제1 인쇄 회로 기판 및 상기 표시 패널 사이에 연결되는 복수의 제1 데이터 필름들, 상기 복수의 제1 데이터 필름들 상에 배치되는 복수의 제1 데이터 구동 칩들, 상기 제2 인쇄 회로 기판 및 상기 표시 패널 사이에 연결되는 복수의 제2 데이터 필름들, 상기 복수의 제2 데이터 필름들 상에 배치되는 복수의 제2 데이터 구동 칩들을 더 포함할 수 있다. In an exemplary embodiment, the display device includes a plurality of first data films connected between the first printed circuit board and the display panel, and a plurality of first data films disposed on the plurality of first data films. 1 Data driving chips, a plurality of second data films connected between the second printed circuit board and the display panel, and a plurality of second data driving chips disposed on the plurality of second data films can

본 발명의 일 실시예에 있어서, 상기 제1 데이터 구동 칩에서 출력되는 상기 클럭 리커버리 신호는 상기 제1 데이터 필름, 상기 제1 인쇄 회로 기판, 상기 U-필름, 상기 제2 인쇄 회로 기판, 상기 플렉서블 필름 및 상기 컨트롤 보드를 통해 상기 구동 제어부로 전달될 수 있다. In an embodiment of the present invention, the clock recovery signal output from the first data driving chip includes the first data film, the first printed circuit board, the U-film, the second printed circuit board, and the flexible It may be transmitted to the driving control unit through the film and the control board.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치의 구동 방법은 데이터 구동부의 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호를 구동 제어부에 출력하는 단계, 상기 클럭 리커버리 신호를 기초로 오버 커런트를 나타내는 오버 커런트 신호를 생성하는 단계, 상기 오버 커런트 신호를 기초로 표시 패널에 전원 전압을 출력하는 단계 및 상기 데이터 구동부를 이용하여 데이터 전압을 상기 표시 패널에 출력하는 단계를 포함한다. According to an embodiment of the present invention, a method of driving a display device includes outputting a clock recovery signal indicating whether the clock recovery of the data driving unit is normal or abnormal to the driving control unit, based on the clock recovery signal. The method may include generating an overcurrent signal representing a raw overcurrent, outputting a power voltage to a display panel based on the overcurrent signal, and outputting a data voltage to the display panel using the data driver.

본 발명의 일 실시예에 있어서, 상기 오버 커런트 신호가 활성화 상태일 때, 전원 전압 생성부는 상기 표시 패널에 상기 전원 전압을 출력하지 않을 수 있다. In an embodiment of the present invention, when the overcurrent signal is in an active state, the power voltage generator may not output the power voltage to the display panel.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호를 상기 데이터 구동부에 출력할 수 있다. In an embodiment of the present invention, the driving control unit may output a clock training signal indicating a clock training period to the data driving unit.

본 발명의 일 실시예에 있어서, 상기 구동 제어부는 상기 클럭 리커버리 신호 및 상기 클럭 트레이닝 신호를 수신하고, 클럭 상태 신호를 출력하는 플립플롭을 포함할 수 있다. 상기 클럭 리커버리 신호가 정상 상태인 경우, 상기 클럭 트레이닝 신호의 라이징 에지에서 상기 클럭 상태 신호는 하이 레벨을 가질 수 있다. 상기 클럭 리커버리 신호가 비정상 상태인 경우, 상기 클럭 트레이닝 신호의 상기 라이징 에지에서 상기 클럭 상태 신호는 로우 레벨을 가질 수 있다. In one embodiment of the present invention, the driving control unit may include a flip-flop for receiving the clock recovery signal and the clock training signal, and outputting a clock state signal. When the clock recovery signal is in a normal state, the clock state signal may have a high level at a rising edge of the clock training signal. When the clock recovery signal is in an abnormal state, the clock state signal may have a low level at the rising edge of the clock training signal.

본 발명의 일 실시예에 있어서, 상기 구동 제어부로부터 상기 데이터 구동부로 출력되는 인터페이스 신호는 상기 클럭 트레이닝 구간에 대응하는 클럭 트레이닝 패턴 및 데이터 구간에 대응하는 데이터 신호를 포함할 수 있다. 상기 데이터 구동부는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행할 수 있다. 상기 클럭 리커버리가 정상이면 상기 클럭 리커버리 신호는 하이 레벨을 가질 수 있다. 상기 클럭 리커버리가 비정상이면 상기 클럭 리커버리 신호는 로우 레벨을 가질 수 있다.In an embodiment of the present invention, the interface signal output from the driving controller to the data driver may include a clock training pattern corresponding to the clock training period and a data signal corresponding to the data period. The data driver may perform a clock recovery operation during the clock training period. If the clock recovery is normal, the clock recovery signal may have a high level. When the clock recovery is abnormal, the clock recovery signal may have a low level.

이와 같은 표시 장치 및 이의 구동 방법에 따르면, 상기 데이터 구동부는 상기 클럭 리커버리 신호를 상기 구동 제어부로 출력하고, 상기 구동 제어부는 상기 클럭 리커버리 신호를 기초로 상기 오버 커런트를 판단하여 상기 오버 커런트 신호를 상기 전원 전압 생성부로 출력할 수 있다. 활성화 상태를 갖는 상기 오버 커런트 신호가 수신되면 상기 전원 전압 생성부는 상기 표시 패널에 상기 전원 전압을 출력하지 않을 수 있다. According to the display device and the driving method thereof, the data driver outputs the clock recovery signal to the driving controller, and the driving controller determines the overcurrent based on the clock recovery signal to generate the overcurrent signal. It can be output to the power supply voltage generator. When the overcurrent signal having an activated state is received, the power voltage generator may not output the power voltage to the display panel.

이에 따라, 상기 구동 제어부, 상기 데이터 구동부 또는 상기 구동 제어부 및 상기 데이터 구동부의 전송 경로 상에 데미지가 발생하는 경우, 오버 커런트 프로텍션을 수행하여 표시 패널의 과열 및 손상을 방지할 수 있다.Accordingly, when damage occurs in the transmission path of the driving control unit, the data driving unit, or the driving control unit and the data driving unit, overcurrent protection may be performed to prevent overheating and damage to the display panel.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 장치를 나타내는 평면도이다.
도 3은 도 2의 데이터 구동 칩에 데미지가 발생한 경우를 나타내는 개념도이다.
도 4는 도 1의 구동 제어부 및 데이터 구동부 사이에 전달되는 클럭 리커버리 신호 및 클럭 트레이닝 신호를 나타내는 개념도이다.
도 5는 도 2의 데이터 구동 칩들로부터 상기 구동 제어부로 상기 클럭 리커버리 신호가 전달되는 경로를 나타내는 평면도이다.
도 6은 도 2의 상기 구동 제어부로부터 상기 데이터 구동 칩들로 상기 클럭 트레이닝 신호가 전달되는 경로를 나타내는 평면도이다.
도 7은 정상 상태에서 도 2의 데이터 구동 칩들 및 상기 구동 제어부 사이의 신호들을 나타내는 타이밍도이다.
도 8은 락 페일(lock fail) 상태에서 도 2의 데이터 구동 칩들 및 상기 구동 제어부 사이의 신호들을 나타내는 타이밍도이다.
도 9는 도 2의 구동 제어부, 데이터 구동 칩 및 전원 전압 생성부를 나타내는 블록도이다.
도 10은 정상 상태에서 도 9의 플립플롭의 입력 신호 및 출력 신호를 나타내는 타이밍도이다.
도 11은 락 페일 상태에서 도 9의 플립플롭의 입력 신호 및 출력 신호를 나타내는 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 제어부, 데이터 구동 칩 및 전원 전압 생성부를 나타내는 블록도이다.1 is a block diagram illustrating a display device according to an exemplary embodiment.
FIG. 2 is a plan view illustrating the display device of FIG. 1 .
3 is a conceptual diagram illustrating a case in which damage occurs to the data driving chip of FIG. 2 .
4 is a conceptual diagram illustrating a clock recovery signal and a clock training signal transmitted between the driving control unit and the data driving unit of FIG. 1 .
5 is a plan view illustrating a path through which the clock recovery signal is transmitted from the data driving chips of FIG. 2 to the driving controller.
6 is a plan view illustrating a path through which the clock training signal is transmitted from the driving controller of FIG. 2 to the data driving chips.
7 is a timing diagram illustrating signals between the data driving chips of FIG. 2 and the driving controller in a normal state.
8 is a timing diagram illustrating signals between the data driving chips of FIG. 2 and the driving controller in a lock fail state.
9 is a block diagram illustrating a driving control unit, a data driving chip, and a power supply voltage generator of FIG. 2 .
10 is a timing diagram illustrating an input signal and an output signal of the flip-flop of FIG. 9 in a normal state.
11 is a timing diagram illustrating an input signal and an output signal of the flip-flop of FIG. 9 in a lock-fail state.
12 is a block diagram illustrating a driving controller, a data driving chip, and a power voltage generator of a display device according to an exemplary embodiment.

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.1 is a block diagram illustrating a display device according to an exemplary embodiment.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함할 수 있다.Referring to FIG. 1 , the display device includes a display panel 100 and a display panel driver. The display panel driver includes a driving controller 200 , a gate driver 300 , a gamma reference voltage generator 400 , and a data driver 500 . The display panel driver may further include a power voltage generator 600 .

상기 표시 패널(100)은 영상을 표시하는 표시부(AA) 및 상기 표시부(AA)에 이웃하여 배치되는 주변부(PA)를 포함한다. The display panel 100 includes a display portion AA displaying an image and a peripheral portion PA disposed adjacent to the display portion AA.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들(P)을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. The display panel 100 includes a plurality of gate lines GL, a plurality of data lines DL, and a plurality of pixels electrically connected to each of the gate lines GL and the data lines DL. P). The gate lines GL extend in a first direction D1 , and the data lines DL extend in a second direction D2 crossing the first direction D1 .

상기 구동 제어부(200)는 외부의 장치(미도시)로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.The driving controller 200 receives input image data IMG and an input control signal CONT from an external device (not shown). For example, the input image data IMG may include red image data, green image data, and blue image data. The input image data IMG may include white image data. The input image data IMG may include magenta image data, yellow image data, and cyan image data. The input control signal CONT may include a master clock signal and a data enable signal. The input control signal CONT may further include a vertical synchronization signal and a horizontal synchronization signal.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3), 제4 제어 신호(CONT4) 및 데이터 신호(DATA)를 생성한다. The driving control unit 200 includes a first control signal CONT1, a second control signal CONT2, a third control signal CONT3, and a second control signal CONT1 based on the input image data IMG and the input control signal CONT. 4 The control signal CONT4 and the data signal DATA are generated.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.The driving controller 200 generates the first control signal CONT1 for controlling the operation of the gate driver 300 based on the input control signal CONT and outputs it to the gate driver 300 . The first control signal CONT1 may include a vertical start signal and a gate clock signal.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다. The driving controller 200 generates the second control signal CONT2 for controlling the operation of the data driver 500 based on the input control signal CONT and outputs the generated second control signal CONT2 to the data driver 500 . The second control signal CONT2 may include a horizontal start signal and a load signal.

본 실시예에서, 상기 제2 제어 신호(CONT2)는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호를 포함할 수 있다. 본 실시예에서, 상기 구동 제어부(200)는 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호(SBC)를 상기 데이터 구동부(500)로부터 수신할 수 있다. In this embodiment, the second control signal CONT2 may include a clock training signal indicating a clock training period. In the present embodiment, the driving control unit 200 may receive a clock recovery signal SBC indicating whether the clock recovery is normal or abnormal from the data driving unit 500 .

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다. The driving controller 200 generates a data signal DATA based on the input image data IMG. The driving control unit 200 outputs the data signal DATA to the data driving unit 500 .

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다. The driving controller 200 generates the third control signal CONT3 for controlling the operation of the gamma reference voltage generator 400 based on the input control signal CONT to generate the gamma reference voltage generator ( 400) is printed.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다. The gate driver 300 generates gate signals for driving the gate lines GL in response to the first control signal CONT1 received from the driving controller 200 . The gate driver 300 outputs the gate signals to the gate lines GL. For example, the gate driver 300 may sequentially output the gate signals to the gate lines GL.

본 발명의 일 실시예에서, 상기 게이트 구동부(300)는 상기 표시 패널의 상기 주변부(PA) 상에 집적될 수 있다.In an embodiment of the present invention, the gate driver 300 may be integrated on the peripheral portion PA of the display panel.

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다. The gamma reference voltage generator 400 generates a gamma reference voltage VGREF in response to the third control signal CONT3 received from the driving controller 200 . The gamma reference voltage generator 400 provides the gamma reference voltage VGREF to the data driver 500 . The gamma reference voltage VGREF has a value corresponding to each data signal DATA.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.In an embodiment of the present invention, the gamma reference voltage generator 400 may be disposed in the driving controller 200 or in the data driver 500 .

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다. The data driver 500 receives the second control signal CONT2 and the data signal DATA from the driving controller 200 , and receives the gamma reference voltage VGREF from the gamma reference voltage generator 400 . receive input. The data driver 500 converts the data signal DATA into an analog data voltage using the gamma reference voltage VGREF. The data driver 500 outputs the data voltage to the data line DL.

상기 전원 전압 생성부(600)는 상기 표시 패널(100)의 상기 픽셀들(P)에 전원 전압을 출력할 수 있다. 예를 들어, 상기 전원 전압 생성부(600)는 제1 전원 전압(ELVDD) 및 상기 제1 전원 전압(ELVDD)보다 작은 레벨을 갖는 제2 전원 전압(ELVSS)을 출력할 수 있다. The power voltage generator 600 may output a power voltage to the pixels P of the display panel 100 . For example, the power supply voltage generator 600 may output a first power supply voltage ELVDD and a second power supply voltage ELVSS having a level smaller than that of the first power supply voltage ELVDD.

예를 들어, 상기 전원 전압 생성부(600)는 상기 구동 제어부(200)로부터 입력 받은 상기 제4 제어 신호(CONT4)에 응답하여 상기 제1 전원 전압(ELVDD) 및 상기 제2 전원 전압(ELVSS)을 생성할 수 있다. 예를 들어, 상기 제4 제어 신호(CONT4)는 상기 표시 장치에 과전류(overcurrent)가 흐르는 상태를 나타내는 오버 커런트 신호를 포함할 수 있다. For example, in response to the fourth control signal CONT4 received from the driving controller 200 , the power supply voltage generator 600 may generate the first power supply voltage ELVDD and the second power supply voltage ELVSS. can create For example, the fourth control signal CONT4 may include an overcurrent signal indicating a state in which an overcurrent flows through the display device.

도 2는 도 1의 표시 장치를 나타내는 평면도이다.FIG. 2 is a plan view illustrating the display device of FIG. 1 .

도 1 및 도 2를 참조하면, 예를 들어, 상기 표시 장치는 컨트롤 보드(CB), 제1 인쇄 회로 기판(PC1), 제2 인쇄 회로 기판(PC2), 상기 제2 인쇄 회로 기판(PC2) 및 상기 컨트롤 보드(CB)에 연결되는 제1 플렉서블 필름(FF1), 상기 제1 인쇄 회로 기판(PC1) 및 상기 제2 인쇄 회로 기판(PC2)에 연결되는 제1 U-필름(UF1)을 더 포함할 수 있다. 1 and 2 , for example, the display device includes a control board CB, a first printed circuit board PC1, a second printed circuit board PC2, and the second printed circuit board PC2. and a first flexible film FF1 connected to the control board CB, a first U-film UF1 connected to the first printed circuit board PC1, and the second printed circuit board PC2. may include

예를 들어, 상기 표시 장치는 제3 인쇄 회로 기판(PC3), 제4 인쇄 회로 기판(PC4), 상기 제3 인쇄 회로 기판(PC3) 및 상기 컨트롤 보드(CB)에 연결되는 제2 플렉서블 필름(FF2), 상기 제3 인쇄 회로 기판(PC3) 및 상기 제4 인쇄 회로 기판(PC4)에 연결되는 제2 U-필름(UF2)을 더 포함할 수 있다.For example, the display device may include a second flexible film connected to the third printed circuit board PC3, the fourth printed circuit board PC4, the third printed circuit board PC3, and the control board CB. FF2), a second U-film UF2 connected to the third printed circuit board PC3 and the fourth printed circuit board PC4 may be further included.

예를 들어, 상기 표시 장치는 상기 제1 인쇄 회로 기판(PC1) 및 상기 표시 패널(100) 사이에 연결되는 복수의 데이터 필름들(DF1, DF2, DF3), 상기 복수의 데이터 필름들(DF1, DF2, DF3) 상에 배치되는 복수의 데이터 구동 칩들(DIC1, DIC2, DIC3), 상기 제2 인쇄 회로 기판(PC2) 및 상기 표시 패널(100) 사이에 연결되는 복수의 데이터 필름들(DF4, DF5, DF6), 상기 복수의 데이터 필름들(DF4, DF5, DF6) 상에 배치되는 복수의 데이터 구동 칩들(DIC4, DIC5, DIC6)을 더 포함할 수 있다. For example, the display device may include a plurality of data films DF1 , DF2 , and DF3 connected between the first printed circuit board PC1 and the display panel 100 , the plurality of data films DF1 , A plurality of data driving chips DIC1 , DIC2 , DIC3 disposed on DF2 and DF3 , a plurality of data films DF4 and DF5 connected between the second printed circuit board PC2 and the display panel 100 . , DF6) and a plurality of data driving chips DIC4, DIC5, and DIC6 disposed on the plurality of data films DF4, DF5, and DF6 may be further included.

예를 들어, 상기 표시 장치는 상기 제3 인쇄 회로 기판(PC3) 및 상기 표시 패널(100) 사이에 연결되는 복수의 데이터 필름들(DF7, DF8, DF9), 상기 복수의 데이터 필름들(DF7, DF8, DF9) 상에 배치되는 복수의 데이터 구동 칩들(DIC7, DIC8, DIC9), 상기 제4 인쇄 회로 기판(PC4) 및 상기 표시 패널(100) 사이에 연결되는 복수의 데이터 필름들(DF10, DF11, DF12), 상기 복수의 데이터 필름들(DF10, DF11, DF12) 상에 배치되는 복수의 데이터 구동 칩들(DIC10, DIC11, DIC12)을 더 포함할 수 있다. For example, the display device includes a plurality of data films DF7 , DF8 , and DF9 connected between the third printed circuit board PC3 and the display panel 100 , the plurality of data films DF7 , A plurality of data driving chips DIC7 , DIC8 , and DIC9 disposed on DF8 and DF9 , a plurality of data films DF10 and DF11 connected between the fourth printed circuit board PC4 and the display panel 100 . , DF12) and a plurality of data driving chips DIC10, DIC11, and DIC12 disposed on the plurality of data films DF10, DF11, and DF12 may be further included.

본 실시예에서는 상기 표시 패널(100)에 연결되는 데이터 구동 칩들(DIC1 내지 DIC12)의 개수가 12개인 것으로 도시하였으나, 본 발명은 상기 데이터 구동 칩들(DIC1 내지 DIC12)의 개수에 한정되지 않는다.In the present embodiment, it is illustrated that the number of data driving chips DIC1 to DIC12 connected to the display panel 100 is 12, but the present invention is not limited to the number of the data driving chips DIC1 to DIC12.

상기 구동 제어부(200)와 상기 데이터 구동부(500)는 입출력 인터페이스를 통해 제어 신호 및 데이터 신호를 주고 받을 수 있다. 예를 들어, 상기 구동 제어부(200)와 상기 데이터 구동부(500)는 USI-T(Unified Standard Interface for TV)를 통해 제어 신호 및 데이터 신호를 주고 받을 수 있다.The driving control unit 200 and the data driving unit 500 may exchange a control signal and a data signal through an input/output interface. For example, the driving control unit 200 and the data driving unit 500 may exchange a control signal and a data signal through a USI-T (Unified Standard Interface for TV).

도 2에는 제1 데이터 구동 칩(DIC1)과 상기 구동 제어부(200) 간의 신호 이동 경로를 도시하였고, 제12 데이터 구동 칩(DIC12)과 상기 구동 제어부(200) 간의 신호 이동 경로를 도시하였다.FIG. 2 illustrates a signal movement path between the first data driving chip DIC1 and the driving controller 200 , and illustrates a signal movement path between the twelfth data driving chip DIC12 and the driving controller 200 .

도 3은 도 2의 데이터 구동 칩(예컨대, DIC5)에 데미지가 발생한 경우를 나타내는 개념도이다.3 is a conceptual diagram illustrating a case in which damage occurs to the data driving chip (eg, DIC5) of FIG. 2 .

도 1 내지 도 3을 참조하면, 상기 구동 제어부(200), 상기 데이터 구동 칩들(DIC1 내지 DIC12) 또는 상기 구동 제어부(200) 및 상기 데이터 구동 칩들(DIC1 내지 DIC12) 사이의 전송 경로 상에 데미지가 발생할 수 있다. 1 to 3 , damage is caused on the transmission path between the driving controller 200 , the data driving chips DIC1 to DIC12 , or the driving controller 200 and the data driving chips DIC1 to DIC12 . can occur

도 3에서는 제5 데이터 구동 칩(DIC5)에 데미지가 발생한 경우를 예시하였고, 이 경우에 상기 제5 데이터 구동 칩(DIC5)에 대응하는 표시 패널(100)의 제5 영역(A5)에는 영상이 정상적으로 표시되지 않을 수 있다. 3 exemplifies a case in which damage occurs to the fifth data driving chip DIC5, and in this case, an image is displayed in the fifth area A5 of the display panel 100 corresponding to the fifth data driving chip DIC5. It may not be displayed normally.

상기 제5 데이터 구동 칩(DIC5)에 데미지가 발생한 경우에도 계속하여 상기 표시 패널(100)에 상기 제1 전원 전압(ELVDD)을 계속하여 인가하면 상기 표시 패널(100)이 과열에 의해 손상될 수 있다.Even when the fifth data driving chip DIC5 is damaged, if the first power voltage ELVDD is continuously applied to the display panel 100 , the display panel 100 may be damaged due to overheating. have.

도 4는 도 1의 구동 제어부(200) 및 데이터 구동부(500) 사이에 전달되는 클럭 리커버리 신호(SBC) 및 클럭 트레이닝 신호(SFC)를 나타내는 개념도이다.4 is a conceptual diagram illustrating a clock recovery signal SBC and a clock training signal SFC transmitted between the driving control unit 200 and the data driving unit 500 of FIG. 1 .

도 1 내지 도 4를 참조하면, 상기 구동 제어부(200)는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호(SFC)를 상기 데이터 구동부(500)의 데이터 구동 칩들(DIC1 내지 DIC6)에 각각 출력할 수 있다.1 to 4 , the driving control unit 200 may output a clock training signal SFC indicating a clock training period to the data driving chips DIC1 to DIC6 of the data driving unit 500 , respectively.

상기 데이터 구동 칩들(DIC1 내지 DIC6)은 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행할 수 있다. The data driving chips DIC1 to DIC6 may perform a clock recovery operation during the clock training period.

상기 데이터 구동 칩들(DIC1 내지 DIC6)은 상기 데이터 구동 칩들(DIC1 내지 DIC6) 각각의 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200)에 출력할 수 있다.The data driving chips DIC1 to DIC6 may output a clock recovery signal SBC indicating whether the clock recovery of each of the data driving chips DIC1 to DIC6 is normal or abnormal to the driving controller 200 .

도 4에서는 설명의 편의 상 제1 내지 제6 데이터 구동 칩들만을 도시하였으나, 상기 구동 제어부(200)는 상기 데이터 구동부(500)의 모든 데이터 구동 칩들에 상기 클럭 트레이닝 신호(SFC)를 각각 출력할 수 있고, 상기 데이터 구동부(500)의 모든 데이터 구동 칩들은 상기 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200)에 각각 출력할 수 있다.Although only the first to sixth data driving chips are illustrated in FIG. 4 for convenience of explanation, the driving controller 200 outputs the clock training signal SFC to all the data driving chips of the data driving unit 500, respectively. All data driving chips of the data driving unit 500 may output the clock recovery signal SBC to the driving control unit 200 , respectively.

도 5는 도 2의 데이터 구동 칩들(DIC1 내지 DIC12)로부터 상기 구동 제어부(200)로 상기 클럭 리커버리 신호(SBC)가 전달되는 경로를 나타내는 평면도이다. 도 6은 도 2의 상기 구동 제어부(200)로부터 상기 데이터 구동 칩들(DIC1 내지 DIC12)로 상기 클럭 트레이닝 신호(SFC)가 전달되는 경로를 나타내는 평면도이다.FIG. 5 is a plan view illustrating a path through which the clock recovery signal SBC is transmitted from the data driving chips DIC1 to DIC12 of FIG. 2 to the driving controller 200 . 6 is a plan view illustrating a path through which the clock training signal SFC is transmitted from the driving controller 200 of FIG. 2 to the data driving chips DIC1 to DIC12.

도 1 내지 도 6을 참조하면, 예를 들어, 상기 제1 데이터 구동 칩(DIC1)에서 출력되는 상기 클럭 리커버리 신호(SBC)는 상기 제1 데이터 필름(DF1), 상기 제1 인쇄 회로 기판(PC1), 상기 제1 U-필름(UF1), 상기 제2 인쇄 회로 기판(PC2), 상기 제1 플렉서블 필름(FF1) 및 상기 컨트롤 보드(CB)를 통해 상기 구동 제어부(200)로 전달될 수 있다. 1 to 6 , for example, the clock recovery signal SBC output from the first data driving chip DIC1 may include the first data film DF1 and the first printed circuit board PC1. ), the first U-film UF1, the second printed circuit board PC2, the first flexible film FF1, and the control board CB through the control board CB. .

상기 구동 제어부(200)로부터 상기 제1 데이터 구동 칩(DIC1)으로 전달되는 상기 클럭 트레이닝 신호(SFC)는 상기 제1 데이터 구동 칩(DIC1)에서 출력되는 상기 클럭 리커버리 신호(SBC)의 전달 경로의 반대 방향으로 전송될 수 있다.The clock training signal SFC transferred from the driving control unit 200 to the first data driving chip DIC1 is a transmission path of the clock recovery signal SBC output from the first data driving chip DIC1. It can be transmitted in the opposite direction.

예를 들어, 상기 제4 데이터 구동 칩(DIC4)에서 출력되는 상기 클럭 리커버리 신호(SBC)는 상기 제4 데이터 필름(DF4), 상기 제2 인쇄 회로 기판(PC2), 상기 제1 플렉서블 필름(FF1) 및 상기 컨트롤 보드(CB)를 통해 상기 구동 제어부(200)로 전달될 수 있다.For example, the clock recovery signal SBC output from the fourth data driving chip DIC4 may include the fourth data film DF4 , the second printed circuit board PC2 , and the first flexible film FF1 . ) and the control board CB may be transmitted to the driving control unit 200 .

상기 구동 제어부(200)로부터 상기 제4 데이터 구동 칩(DIC4)으로 전달되는 상기 클럭 트레이닝 신호(SFC)는 상기 제4 데이터 구동 칩(DIC4)에서 출력되는 상기 클럭 리커버리 신호(SBC)의 전달 경로의 반대 방향으로 전송될 수 있다.The clock training signal SFC transferred from the driving control unit 200 to the fourth data driving chip DIC4 is a transmission path of the clock recovery signal SBC output from the fourth data driving chip DIC4. It can be transmitted in the opposite direction.

예를 들어, 상기 제7 데이터 구동 칩(DIC7)에서 출력되는 상기 클럭 리커버리 신호(SBC)는 상기 제7 데이터 필름(DF7), 상기 제3 인쇄 회로 기판(PC3), 상기 제2 플렉서블 필름(FF2) 및 상기 컨트롤 보드(CB)를 통해 상기 구동 제어부(200)로 전달될 수 있다.For example, the clock recovery signal SBC output from the seventh data driving chip DIC7 may include the seventh data film DF7 , the third printed circuit board PC3 , and the second flexible film FF2 . ) and the control board CB may be transmitted to the driving control unit 200 .

상기 구동 제어부(200)로부터 상기 제7 데이터 구동 칩(DIC7)으로 전달되는 상기 클럭 트레이닝 신호(SFC)는 상기 제7 데이터 구동 칩(DIC7)에서 출력되는 상기 클럭 리커버리 신호(SBC)의 전달 경로의 반대 방향으로 전송될 수 있다.The clock training signal SFC transferred from the driving control unit 200 to the seventh data driving chip DIC7 is a transmission path of the clock recovery signal SBC output from the seventh data driving chip DIC7. It can be transmitted in the opposite direction.

예를 들어, 상기 제10 데이터 구동 칩(DIC10)에서 출력되는 상기 클럭 리커버리 신호(SBC)는 상기 제10 데이터 필름(DF10), 상기 제4 인쇄 회로 기판(PC4), 상기 제2 U-필름(UF2), 상기 제3 인쇄 회로 기판(PC3), 상기 제2 플렉서블 필름(FF2) 및 상기 컨트롤 보드(CB)를 통해 상기 구동 제어부(200)로 전달될 수 있다.For example, the clock recovery signal SBC output from the tenth data driving chip DIC10 may include the tenth data film DF10, the fourth printed circuit board PC4, and the second U-film ( UF2), the third printed circuit board PC3, the second flexible film FF2, and the control board CB may be transmitted to the driving controller 200 .

상기 구동 제어부(200)로부터 상기 제10 데이터 구동 칩(DIC10)으로 전달되는 상기 클럭 트레이닝 신호(SFC)는 상기 제10 데이터 구동 칩(DIC10)에서 출력되는 상기 클럭 리커버리 신호(SBC)의 전달 경로의 반대 방향으로 전송될 수 있다.The clock training signal SFC transmitted from the driving control unit 200 to the tenth data driving chip DIC10 is a transmission path of the clock recovery signal SBC output from the tenth data driving chip DIC10. It can be transmitted in the opposite direction.

도 7은 정상 상태에서 도 2의 데이터 구동 칩들(DIC1 내지 DIC12) 및 상기 구동 제어부(200) 사이의 신호들을 나타내는 타이밍도이다. 도 8은 락 페일(lock fail) 상태에서 도 2의 데이터 구동 칩들(DIC1 내지 DIC12) 및 상기 구동 제어부(200) 사이의 신호들을 나타내는 타이밍도이다.7 is a timing diagram illustrating signals between the data driving chips DIC1 to DIC12 of FIG. 2 and the driving controller 200 in a normal state. 8 is a timing diagram illustrating signals between the data driving chips DIC1 to DIC12 of FIG. 2 and the driving controller 200 in a lock fail state.

도 1 내지 도 8을 참조하면, 상기 구동 제어부(200)는 상기 데이터 구동 칩들(DIC1 내지 DIC12)에 상기 클럭 트레이닝 신호(SFC) 및 인터페이스 신호(USIT)를 출력할 수 있다.1 to 8 , the driving controller 200 may output the clock training signal SFC and the interface signal USIT to the data driving chips DIC1 to DIC12 .

예를 들어, 상기 클럭 트레이닝 신호(SFC)의 로우 레벨은 클럭 트레이닝 구간을 나타낼 수 있고, 상기 트레이닝 신호(SFC)의 하이 레벨은 데이터 구간을 나타낼 수 있다. For example, a low level of the clock training signal SFC may indicate a clock training period, and a high level of the training signal SFC may indicate a data period.

상기 인터페이스 신호(USIT)는 상기 클럭 트레이닝 구간에 대응하는 클럭 트레이닝 패턴(TRAINING PT) 및 데이터 구간에 대응하는 데이터 신호(DATA)를 포함할 수 있다. The interface signal USIT may include a clock training pattern TRAINING PT corresponding to the clock training period and a data signal DATA corresponding to the data period.

상기 데이터 구동부(500)는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행할 수 있다. 상기 클럭 리커버리 동작은 상기 데이터 구동부(500)에서 데이터 클럭 신호를 생성하는 동작을 의미할 수 있다. 상기 구동 제어부(200) 및 상기 데이터 구동부(500)의 인터페이스가 시리얼 인터페이스인 경우, 상기 데이터 신호의 로직 레벨을 읽기 위해서는 데이터 클럭 신호가 필요할 수 있다. 상기 데이터 구동부(500)는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행하여, 상기 데이터 신호의 로직 레벨을 읽기 위한 상기 데이터 클럭 신호를 생성할 수 있다. The data driver 500 may perform a clock recovery operation during the clock training period. The clock recovery operation may refer to an operation in which the data driver 500 generates a data clock signal. When the interface of the driving control unit 200 and the data driving unit 500 is a serial interface, a data clock signal may be required to read the logic level of the data signal. The data driver 500 may generate the data clock signal for reading the logic level of the data signal by performing a clock recovery operation during the clock training period.

예를 들어, 도 7에서 보듯이, 상기 클럭 리커버리가 정상이면 상기 클럭 리커버리 신호(SBC)는 하이 레벨을 가질 수 있다. 상기 클럭 리커버리가 정상이면 락 페일을 나타내는 LF는 로우 레벨로 표시할 수 있다.For example, as shown in FIG. 7 , when the clock recovery is normal, the clock recovery signal SBC may have a high level. If the clock recovery is normal, LF indicating lock fail may be displayed at a low level.

예를 들어, 도 8에서 보듯이, 상기 클럭 리커버리가 비정상이면 상기 클럭 리커버리 신호(SBC)는 로우 레벨을 가질 수 있다. 상기 클럭 리커버리가 비정상이면 락 페일을 나타내는 LF는 하이 레벨로 표시할 수 있다.For example, as shown in FIG. 8 , when the clock recovery is abnormal, the clock recovery signal SBC may have a low level. If the clock recovery is abnormal, LF indicating lock fail may be displayed as a high level.

상기 클럭 리커버리가 비정상에서 정상으로 변화하면, 상기 클럭 리커버리 신호(SBC)는 로우 레벨에서 하이 레벨로 변화하고, 상기 클럭 리커버리가 정상에서 비정상으로 변화하면, 상기 클럭 리커버리 신호(SBC)는 하이 레벨에서 로우 레벨로 변화할 수 있다. When the clock recovery changes from abnormal to normal, the clock recovery signal SBC changes from a low level to a high level. When the clock recovery changes from normal to abnormal, the clock recovery signal SBC changes from a high level to a high level. It can be changed to a low level.

상기 클럭 리커버리가 비정상인 경우는 락 페일(LOCK FAIL)이라고 부를 수 있다. 상기 클럭 리커버리가 비정상인 경우는 상기 구동 제어부(200)에 데미지가 발생한 경우, 상기 데이터 구동 칩(DIC1 내지 DIC12)에 데미지가 발생한 경우, 또는 상기 구동 제어부(200) 및 상기 데이터 구동 칩(DIC1 내지 DIC12) 사이의 전달 경로에 데미지가 발생한 경우일 수 있다. A case in which the clock recovery is abnormal may be referred to as a lock fail. When the clock recovery is abnormal, when damage occurs to the driving controller 200 , when damage occurs to the data driving chips DIC1 to DIC12 , or when the driving controller 200 and the data driving chips DIC1 to DIC1 to DIC12 are damaged DIC12) may be a case in which damage has occurred in the transmission path between them.

예를 들어, 상기 구동 제어부(200)에 데미지가 발생한 경우, 상기 모든 데이터 구동 칩들(DIC1 내지 DIC12)에서 상기 클럭 리커버리 신호(SBC)가 비정상을 나타낼 수 있다. For example, when damage occurs in the driving controller 200 , the clock recovery signal SBC may indicate abnormality in all of the data driving chips DIC1 to DIC12 .

예를 들어, 상기 데이터 구동 칩들(DIC1 내지 DIC12) 중 어느 하나에 데미지가 발생한 경우, 해당 데이터 구동 칩의 상기 클럭 리커버리 신호(SBC)가 비정상을 나타낼 수 있다. For example, if any one of the data driving chips DIC1 to DIC12 is damaged, the clock recovery signal SBC of the corresponding data driving chip may indicate abnormality.

예를 들어, 상기 구동 제어부(200) 및 상기 데이터 구동 칩(DIC1 내지 DIC12) 사이의 전달 경로들 중 어느 하나에 데미지가 발생한 경우, 해당 데이터 구동 칩의 상기 클럭 리커버리 신호(SBC)가 비정상을 나타낼 수 있다. For example, when damage occurs in any one of the transmission paths between the driving controller 200 and the data driving chips DIC1 to DIC12, the clock recovery signal SBC of the corresponding data driving chip is abnormal. can

도 9는 도 2의 구동 제어부(200), 데이터 구동 칩(DIC) 및 전원 전압 생성부(600)를 나타내는 블록도이다. 도 10은 정상 상태에서 도 9의 플립플롭(220)의 입력 신호 및 출력 신호를 나타내는 타이밍도이다. 도 11은 락 페일 상태에서 도 9의 플립플롭(220)의 입력 신호 및 출력 신호를 나타내는 타이밍도이다.FIG. 9 is a block diagram illustrating the driving controller 200 , the data driving chip DIC, and the power voltage generator 600 of FIG. 2 . 10 is a timing diagram illustrating an input signal and an output signal of the flip-flop 220 of FIG. 9 in a normal state. 11 is a timing diagram illustrating an input signal and an output signal of the flip-flop 220 of FIG. 9 in a lock-fail state.

도 1 내지 도 11을 참조하면, 상기 구동 제어부(200)는 클럭 트레이닝 구간을 나타내는 상기 클럭 트레이닝 신호(SFC)를 상기 데이터 구동부(500)에 출력할 수 있다. 1 to 11 , the driving control unit 200 may output the clock training signal SFC indicating a clock training period to the data driving unit 500 .

상기 데이터 구동부(500)는 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200)에 출력할 수 있다. 상기 구동 제어부(200)는 상기 클럭 리커버리 신호(SBC)를 기초로 오버 커런트를 나타내는 오버 커런트 신호(OCP OUT)를 생성하여 상기 오버 커런트 신호(OCP OUT)를 상기 전원 전압 생성부(600)에 출력할 수 있다.The data driver 500 may output a clock recovery signal SBC indicating whether the clock recovery is normal or abnormal to the driving controller 200 . The driving controller 200 generates an overcurrent signal OCP OUT representing overcurrent based on the clock recovery signal SBC and outputs the overcurrent signal OCP OUT to the power supply voltage generator 600 . can do.

상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. 이와는 달리, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 전원 전압(예컨대, ELVDD)의 레벨을 감소시켜 상기 표시 패널(100)에 출력할 수도 있다.The power supply voltage generator 600 may not output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an active state. Alternatively, when the overcurrent signal OCP OUT is in an active state, the power supply voltage generator 600 may reduce the level of the power supply voltage (eg, ELVDD) and output it to the display panel 100 . .

상기 데이터 구동부(500)의 상기 데이터 구동 칩(DIC)은 상기 클럭 트레이닝 신호(SFC) 및 상기 인터페이스 신호(USIT)를 상기 구동 제어부(200)로부터 수신하는 수신부(510)를 포함할 수 있다. The data driving chip DIC of the data driving unit 500 may include a receiving unit 510 that receives the clock training signal SFC and the interface signal USIT from the driving control unit 200 .

상기 구동 제어부(200)는 상기 데이터 구동 칩(DIC)은 상기 클럭 트레이닝 신호(SFC) 및 상기 인터페이스 신호(USIT)를 상기 구동 제어부(200)로 전송하는 전송부(210)를 포함할 수 있다. The driving control unit 200 may include a transmission unit 210 for transmitting the clock training signal SFC and the interface signal USIT to the driving control unit 200 in the data driving chip DIC.

상기 구동 제어부(200)는 상기 클럭 리커버리 신호(SBC) 및 상기 클럭 트레이닝 신호(SFC)를 수신하고, 클럭 상태 신호(DFF OUT)를 출력하는 플립플롭(220)을 더 포함할 수 있다. 예를 들어, 상기 클럭 리커버리 신호(SBC)는 상기 플립플롭(220)의 입력 단자로 입력될 수 있다. 예를 들어, 상기 클럭 트레이닝 신호(SFC)는 상기 플립플롭(220)의 클럭 단자로 입력될 수 있다. 예를 들어, 상기 클럭 상태 신호(DFF OUT)는 상기 플립플롭(220)의 출력 단자로 출력될 수 있다. 예를 들어, 상기 플립플롭(220)은 D-플립플롭일 수 있다.The driving controller 200 may further include a flip-flop 220 that receives the clock recovery signal SBC and the clock training signal SFC and outputs a clock state signal DFF OUT. For example, the clock recovery signal SBC may be input to the input terminal of the flip-flop 220 . For example, the clock training signal SFC may be input to a clock terminal of the flip-flop 220 . For example, the clock state signal DFF OUT may be output to an output terminal of the flip-flop 220 . For example, the flip-flop 220 may be a D-flip-flop.

도 10에서 보듯이, 상기 클럭 리커버리 신호(SBC)가 정상 상태(LOCK ON)인 경우, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지에서 상기 클럭 상태 신호(DFF OUT)는 하이 레벨을 가질 수 있다. As shown in FIG. 10 , when the clock recovery signal SBC is in the normal state LOCK ON, the clock state signal DFF OUT may have a high level at the rising edge of the clock training signal SFC.

도 11에서 보듯이, 상기 클럭 리커버리 신호(SBC)가 비정상 상태(LOCK FAIL)인 경우, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지에서 상기 클럭 상태 신호(DFF OUT)는 로우 레벨을 가질 수 있다. 11 , when the clock recovery signal SBC is in an abnormal state LOCK FAIL, the clock state signal DFF OUT may have a low level at a rising edge of the clock training signal SFC.

도 10 및 도 11에서, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지 이전에 상기 클럭 상태 신호(DFF OUT)가 하이 레벨인 것으로 도시하였으나, 본 발명은 이에 한정되지 않으며, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지 이전에 상기 클럭 상태 신호(DFF OUT)가 로우 레벨인 경우도 있을 수 있다. 10 and 11 , it is illustrated that the clock state signal DFF OUT is at a high level before the rising edge of the clock training signal SFC, but the present invention is not limited thereto. There may be a case where the clock state signal DFF OUT is at a low level before the rising edge of .

상기 구동 제어부(200)는 상기 클럭 상태 신호(DFF OUT)를 인버팅하여 인버팅 상태 신호를 생성하는 인버터(230)를 더 포함할 수 있다. The driving control unit 200 may further include an inverter 230 configured to generate an inverting state signal by inverting the clock state signal DFF OUT.

상기 구동 제어부(200)는 상기 인버팅 상태 신호를 카운트하여 카운팅 신호(LFC)를 생성하는 카운터(240)를 더 포함할 수 있다. The driving controller 200 may further include a counter 240 that counts the inverting state signal to generate a counting signal LFC.

본 실시예에서, 상기 클럭 리커버리 신호(SBC)가 비정상 상태(LOCK FAIL)인 경우 상기 클럭 상태 신호(DFF OUT)는 로우 레벨을 가지며, 상기 카운터(240)에는 상기 클럭 상태 신호(DFF OUT)가 인버팅된 인버팅 상태 신호가 입력되므로, 상기 카운터(240)는 상기 인버팅 상태 신호의 하이 레벨을 카운트하여 상기 클럭 리커버리 신호(SBC)의 비정상 상태의 지속 시간을 나타내는 상기 카운팅 신호(LFC)를 생성할 수 있다. In the present embodiment, when the clock recovery signal SBC is in an abnormal state (LOCK FAIL), the clock state signal DFF OUT has a low level, and the clock state signal DFF OUT is present in the counter 240 . Since the inverted inverting state signal is input, the counter 240 counts the high level of the inverting state signal to obtain the counting signal LFC indicating the duration of the abnormal state of the clock recovery signal SBC. can create

상기 구동 제어부(200)는 상기 카운팅 신호(LFC)가 기준 카운트 신호(CREF)를 초과할 때, 상기 오버 커런트 신호(OCP OUT)가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션(OCP) 컨트롤러(250)를 더 포함할 수 있다. When the counting signal LFC exceeds the reference count signal CREF, the driving control unit 200 operates an overcurrent protection (OCP) controller 250 that allows the overcurrent signal OCP OUT to have an active level. may include more.

즉, 상기 오버 커런트 프로텍션(OCP) 컨트롤러(250)는 상기 클럭 리커버리 신호(SBC)의 비정상 상태의 지속 시간이 기준 시간을 초과하는 경우에, 상기 오버 커런트 신호(OCP OUT)가 활성화 레벨을 갖도록 제어할 수 있다. That is, the overcurrent protection (OCP) controller 250 controls the overcurrent signal OCP OUT to have an activation level when the duration of the abnormal state of the clock recovery signal SBC exceeds a reference time. can do.

상기한 바와 같이, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. 반면, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 비활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 정상적으로 출력할 수 있다.As described above, the power supply voltage generator 600 may not output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an active state. On the other hand, the power supply voltage generator 600 may normally output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an inactive state.

본 실시예에 따르면, 상기 데이터 구동부(500)는 상기 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200)로 출력하고, 상기 구동 제어부(200)는 상기 클럭 리커버리 신호(SBC)를 기초로 상기 오버 커런트를 판단하여 상기 오버 커런트 신호(OCP OUT)를 상기 전원 전압 생성부(600)로 출력할 수 있다. 활성화 상태를 갖는 상기 오버 커런트 신호(OCP OUT)가 수신되면 상기 전원 전압 생성부(600)는 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. According to the present embodiment, the data driving unit 500 outputs the clock recovery signal SBC to the driving control unit 200 , and the driving control unit 200 is configured to output the clock recovery signal SBC based on the clock recovery signal SBC. The current may be determined and the overcurrent signal OCP OUT may be output to the power supply voltage generator 600 . When the overcurrent signal OCP OUT having an activated state is received, the power voltage generator 600 may not output the power voltage (eg, ELVDD) to the display panel 100 .

이에 따라, 상기 구동 제어부(200), 상기 데이터 구동부(500) 또는 상기 구동 제어부(200) 및 상기 데이터 구동부(500)의 전송 경로 상에 데미지가 발생하는 경우, 오버 커런트 프로텍션을 수행하여 표시 패널(100)의 과열 및 손상을 방지할 수 있다.Accordingly, when damage occurs in the transmission path of the driving control unit 200, the data driving unit 500, or the driving control unit 200 and the data driving unit 500, overcurrent protection is performed to the display panel ( 100) to prevent overheating and damage.

도 12는 본 발명의 일 실시예에 따른 표시 장치의 구동 제어부, 데이터 구동 칩 및 전원 전압 생성부를 나타내는 블록도이다.12 is a block diagram illustrating a driving controller, a data driving chip, and a power voltage generator of a display device according to an exemplary embodiment.

본 실시예에 따른 표시 장치 및 표시 장치의 구동 방법은 구동 제어부의 구조를 제외하면, 도 1 내지 도 11의 표시 장치 및 표시 장치의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.The display device and the driving method of the display device according to the present exemplary embodiment are substantially the same as the display device and the driving method of the display device of FIGS. 1 to 11 except for the structure of the driving control unit, and thus the same or similar components are the same. Reference numerals are used, and overlapping descriptions are omitted.

도 1 내지 도 8 및 도 10 내지 도 12를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200A), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함할 수 있다.1 to 8 and 10 to 12 , the display device includes a display panel 100 and a display panel driver. The display panel driver includes a driving controller 200A, a gate driver 300 , a gamma reference voltage generator 400 , and a data driver 500 . The display panel driver may further include a power voltage generator 600 .

상기 구동 제어부(200A)는 클럭 트레이닝 구간을 나타내는 상기 클럭 트레이닝 신호(SFC)를 상기 데이터 구동부(500)에 출력할 수 있다. The driving control unit 200A may output the clock training signal SFC indicating a clock training period to the data driving unit 500 .

상기 데이터 구동부(500)는 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200A)에 출력할 수 있다. 상기 구동 제어부(200A)는 상기 클럭 리커버리 신호(SBC)를 기초로 오버 커런트를 나타내는 오버 커런트 신호(OCP OUT)를 생성하여 상기 오버 커런트 신호(OCP OUT)를 상기 전원 전압 생성부(600)에 출력할 수 있다.The data driver 500 may output a clock recovery signal SBC indicating whether the clock recovery is normal or abnormal to the driving controller 200A. The driving controller 200A generates an overcurrent signal OCP OUT representing overcurrent based on the clock recovery signal SBC and outputs the overcurrent signal OCP OUT to the power supply voltage generator 600 . can do.

상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. 이와는 달리, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 전원 전압(예컨대, ELVDD)의 레벨을 감소시켜 상기 표시 패널(100)에 출력할 수도 있다.The power supply voltage generator 600 may not output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an active state. Alternatively, when the overcurrent signal OCP OUT is in an active state, the power supply voltage generator 600 may reduce the level of the power supply voltage (eg, ELVDD) and output it to the display panel 100 . .

상기 데이터 구동부(500)의 상기 데이터 구동 칩(DIC)은 상기 클럭 트레이닝 신호(SFC) 및 상기 인터페이스 신호(USIT)를 상기 구동 제어부(200A)로부터 수신하는 수신부(510)를 포함할 수 있다. The data driving chip DIC of the data driving unit 500 may include a receiving unit 510 that receives the clock training signal SFC and the interface signal USIT from the driving control unit 200A.

상기 구동 제어부(200A)는 상기 데이터 구동 칩(DIC)은 상기 클럭 트레이닝 신호(SFC) 및 상기 인터페이스 신호(USIT)를 상기 구동 제어부(200A)로 전송하는 전송부(210)를 포함할 수 있다. The driving control unit 200A may include a transmission unit 210 for transmitting the clock training signal SFC and the interface signal USIT to the driving control unit 200A in the data driving chip DIC.

상기 구동 제어부(200A)는 상기 클럭 리커버리 신호(SBC) 및 상기 클럭 트레이닝 신호(SFC)를 수신하고, 클럭 상태 신호(DFF OUT)를 출력하는 플립플롭(220)을 더 포함할 수 있다. 예를 들어, 상기 클럭 리커버리 신호(SBC)는 상기 플립플롭(220)의 입력 단자로 입력될 수 있다. 예를 들어, 상기 클럭 트레이닝 신호(SFC)는 상기 플립플롭(220)의 클럭 단자로 입력될 수 있다. 예를 들어, 상기 클럭 상태 신호(DFF OUT)는 상기 플립플롭(220)의 출력 단자로 출력될 수 있다. 예를 들어, 상기 플립플롭(220)은 D-플립플롭일 수 있다.The driving controller 200A may further include a flip-flop 220 that receives the clock recovery signal SBC and the clock training signal SFC and outputs a clock state signal DFF OUT. For example, the clock recovery signal SBC may be input to the input terminal of the flip-flop 220 . For example, the clock training signal SFC may be input to a clock terminal of the flip-flop 220 . For example, the clock state signal DFF OUT may be output to an output terminal of the flip-flop 220 . For example, the flip-flop 220 may be a D-flip-flop.

도 10에서 보듯이, 상기 클럭 리커버리 신호(SBC)가 정상 상태(LOCK ON)인 경우, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지에서 상기 클럭 상태 신호(DFF OUT)는 하이 레벨을 가질 수 있다. As shown in FIG. 10 , when the clock recovery signal SBC is in the normal state LOCK ON, the clock state signal DFF OUT may have a high level at the rising edge of the clock training signal SFC.

도 11에서 보듯이, 상기 클럭 리커버리 신호(SBC)가 비정상 상태(LOCK FAIL)인 경우, 상기 클럭 트레이닝 신호(SFC)의 라이징 에지에서 상기 클럭 상태 신호(DFF OUT)는 로우 레벨을 가질 수 있다. 11 , when the clock recovery signal SBC is in an abnormal state LOCK FAIL, the clock state signal DFF OUT may have a low level at a rising edge of the clock training signal SFC.

상기 구동 제어부(200A)는 상기 인버팅 상태 신호를 카운트하여 카운팅 신호(LFC)를 생성하는 카운터(240)를 더 포함할 수 있다. The driving control unit 200A may further include a counter 240 that counts the inverting state signal to generate a counting signal LFC.

본 실시예에서, 상기 클럭 리커버리 신호(SBC)가 비정상 상태(LOCK FAIL)인 경우 상기 클럭 상태 신호(DFF OUT)는 로우 레벨을 가지며, 상기 카운터(240)는 상기 클럭 상태 신호(DFF OUT)의 로우 레벨을 카운트하여 상기 클럭 리커버리 신호(SBC)의 비정상 상태의 지속 시간을 나타내는 상기 카운팅 신호(LFC)를 생성할 수 있다. In the present embodiment, when the clock recovery signal SBC is in an abnormal state LOCK FAIL, the clock state signal DFF OUT has a low level, and the counter 240 controls the clock state signal DFF OUT. The counting signal LFC indicating the duration of the abnormal state of the clock recovery signal SBC may be generated by counting the low level.

상기 구동 제어부(200A)는 상기 카운팅 신호(LFC)가 기준 카운트 신호(CREF)를 초과할 때, 상기 오버 커런트 신호(OCP OUT)가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션(OCP) 컨트롤러(250)를 더 포함할 수 있다. When the counting signal LFC exceeds the reference count signal CREF, the driving control unit 200A operates an overcurrent protection (OCP) controller 250 that allows the overcurrent signal OCP OUT to have an active level. may include more.

상기한 바와 같이, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. 반면, 상기 전원 전압 생성부(600)는 상기 오버 커런트 신호(OCP OUT)가 비활성화 상태일 때, 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 정상적으로 출력할 수 있다.As described above, the power supply voltage generator 600 may not output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an active state. On the other hand, the power supply voltage generator 600 may normally output the power supply voltage (eg, ELVDD) to the display panel 100 when the overcurrent signal OCP OUT is in an inactive state.

본 실시예에 따르면, 상기 데이터 구동부(500)는 상기 클럭 리커버리 신호(SBC)를 상기 구동 제어부(200A)로 출력하고, 상기 구동 제어부(200A)는 상기 클럭 리커버리 신호(SBC)를 기초로 상기 오버 커런트를 판단하여 상기 오버 커런트 신호(OCP OUT)를 상기 전원 전압 생성부(600)로 출력할 수 있다. 활성화 상태를 갖는 상기 오버 커런트 신호(OCP OUT)가 수신되면 상기 전원 전압 생성부(600)는 상기 표시 패널(100)에 상기 전원 전압(예컨대, ELVDD)을 출력하지 않을 수 있다. According to the present embodiment, the data driving unit 500 outputs the clock recovery signal SBC to the driving control unit 200A, and the driving control unit 200A is configured to output the clock recovery signal SBC based on the clock recovery signal SBC. The current may be determined and the overcurrent signal OCP OUT may be output to the power supply voltage generator 600 . When the overcurrent signal OCP OUT having an activated state is received, the power voltage generator 600 may not output the power voltage (eg, ELVDD) to the display panel 100 .

이에 따라, 상기 구동 제어부(200A), 상기 데이터 구동부(500) 또는 상기 구동 제어부(200A) 및 상기 데이터 구동부(500)의 전송 경로 상에 데미지가 발생하는 경우, 오버 커런트 프로텍션을 수행하여 표시 패널(100)의 과열 및 손상을 방지할 수 있다.Accordingly, when damage occurs in the transmission path of the driving control unit 200A, the data driving unit 500, or the driving control unit 200A and the data driving unit 500, overcurrent protection is performed to the display panel ( 100) to prevent overheating and damage.

이상에서 설명한 본 발명에 따른 표시 장치 및 상기 표시 장치의 구동 방법에 따르면, 표시 패널의 과열 및 손상을 방지할 수 있다. According to the display device and the method of driving the display device according to the present invention described above, overheating and damage to the display panel can be prevented.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the above embodiments, those skilled in the art will understand that various modifications and changes can be made to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. will be able

100: 표시 패널 200, 200A: 구동 제어부
210: 전송부 220: 플립플롭
230: 인버터 240: 카운터
250: OCP 컨트롤러 300: 게이트 구동부
400: 감마 기준 전압 생성부 500: 데이터 구동부
510: 수신부 600: 전원 전압 생성부100: display panel 200, 200A: driving control unit
210: transmission unit 220: flip-flop
230: inverter 240: counter
250: OCP controller 300: gate driver
400: gamma reference voltage generator 500: data driver
510: receiver 600: power voltage generator

Claims (20)

영상을 표시하는 표시 패널;
상기 표시 패널에 데이터 전압을 출력하는 데이터 구동부;
상기 데이터 구동부의 동작을 제어하는 구동 제어부; 및
상기 표시 패널에 전원 전압을 출력하는 전원 전압 생성부를 포함하고,
상기 데이터 구동부는 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호를 상기 구동 제어부에 출력하고,
상기 구동 제어부는 상기 클럭 리커버리 신호를 기초로 오버 커런트를 나타내는 오버 커런트 신호를 생성하여 상기 오버 커런트 신호를 상기 전원 전압 생성부에 출력하는 것을 특징으로 하는 표시 장치.a display panel for displaying an image;
a data driver outputting a data voltage to the display panel;
a driving control unit for controlling the operation of the data driving unit; and
and a power voltage generator for outputting a power voltage to the display panel;
The data driving unit outputs a clock recovery signal indicating whether the clock recovery is normal or abnormal to the driving control unit,
The driving controller generates an overcurrent signal representing overcurrent based on the clock recovery signal and outputs the overcurrent signal to the power supply voltage generator. 제1항에 있어서, 상기 전원 전압 생성부는 상기 오버 커런트 신호가 활성화 상태일 때, 상기 표시 패널에 상기 전원 전압을 출력하지 않는 것을 특징으로 하는 표시 장치.The display device of claim 1 , wherein the power voltage generator does not output the power voltage to the display panel when the overcurrent signal is in an active state. 제1항에 있어서, 상기 구동 제어부는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호를 상기 데이터 구동부에 출력하는 것을 특징으로 하는 표시 장치.The display device of claim 1 , wherein the driving control unit outputs a clock training signal representing a clock training period to the data driving unit. 제3항에 있어서, 상기 구동 제어부는 상기 클럭 리커버리 신호 및 상기 클럭 트레이닝 신호를 수신하고, 클럭 상태 신호를 출력하는 플립플롭을 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 3 , wherein the driving controller comprises a flip-flop for receiving the clock recovery signal and the clock training signal and outputting a clock state signal. 제4항에 있어서, 상기 클럭 리커버리 신호가 정상 상태인 경우, 상기 클럭 트레이닝 신호의 라이징 에지에서 상기 클럭 상태 신호는 하이 레벨을 갖는 것을 특징으로 하는 표시 장치.The display device of claim 4 , wherein when the clock recovery signal is in a normal state, the clock state signal has a high level at a rising edge of the clock training signal. 제5항에 있어서, 상기 클럭 리커버리 신호가 비정상 상태인 경우, 상기 클럭 트레이닝 신호의 상기 라이징 에지에서 상기 클럭 상태 신호는 로우 레벨을 갖는 것을 특징으로 하는 표시 장치.The display device of claim 5 , wherein when the clock recovery signal is in an abnormal state, the clock state signal has a low level at the rising edge of the clock training signal. 제4항에 있어서, 상기 구동 제어부는
상기 클럭 상태 신호를 인버팅하여 인버팅 상태 신호를 생성하는 인버터; 및
상기 인버팅 상태 신호를 카운트하여 카운팅 신호를 생성하는 카운터를 더 포함하는 것을 특징으로 하는 표시 장치.5. The method of claim 4, wherein the driving control unit
an inverter generating an inverting state signal by inverting the clock state signal; and
and a counter configured to count the inverting state signal to generate a counting signal. 제7항에 있어서, 상기 구동 제어부는
상기 카운팅 신호가 기준 카운트 신호를 초과할 때, 상기 오버 커런트 신호가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션 컨트롤러를 더 포함하는 것을 특징으로 하는 표시 장치.The method of claim 7, wherein the driving control unit
and an overcurrent protection controller configured to cause the overcurrent signal to have an activation level when the counting signal exceeds a reference count signal. 제4항에 있어서, 상기 구동 제어부는
상기 클럭 상태 신호를 카운트하여 카운팅 신호를 생성하는 카운터를 더 포함하는 것을 특징으로 하는 표시 장치.5. The method of claim 4, wherein the driving control unit
and a counter configured to count the clock state signal to generate a counting signal. 제9항에 있어서, 상기 구동 제어부는
상기 카운팅 신호가 기준 카운트 신호를 초과할 때, 상기 오버 커런트 신호가 활성화 레벨을 갖도록 하는 오버 커런트 프로텍션 컨트롤러를 더 포함하는 것을 특징으로 하는 표시 장치.10. The method of claim 9, wherein the driving control unit
and an overcurrent protection controller configured to cause the overcurrent signal to have an activation level when the counting signal exceeds a reference count signal. 제3항에 있어서, 상기 구동 제어부로부터 상기 데이터 구동부로 출력되는 인터페이스 신호는 상기 클럭 트레이닝 구간에 대응하는 클럭 트레이닝 패턴 및 데이터 구간에 대응하는 데이터 신호를 포함하고,
상기 데이터 구동부는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행하는 것을 특징으로 하는 표시 장치.The method of claim 3, wherein the interface signal output from the driving controller to the data driver includes a clock training pattern corresponding to the clock training period and a data signal corresponding to the data period,
The data driver performs a clock recovery operation during the clock training period. 제11항에 있어서, 상기 클럭 리커버리가 정상이면 상기 클럭 리커버리 신호는 하이 레벨을 갖고,
상기 클럭 리커버리가 비정상이면 상기 클럭 리커버리 신호는 로우 레벨을 갖는 것을 특징으로 하는 표시 장치.12. The method of claim 11, wherein if the clock recovery is normal, the clock recovery signal has a high level,
The display device of claim 1, wherein the clock recovery signal has a low level when the clock recovery is abnormal. 제1항에 있어서, 상기 구동 제어부가 배치되는 컨트롤 보드;
제1 인쇄 회로 기판;
제2 인쇄 회로 기판;
상기 제2 인쇄 회로 기판 및 상기 컨트롤 보드에 연결되는 플렉서블 필름;
상기 제1 인쇄 회로 기판 및 상기 제2 인쇄 회로 기판에 연결되는 U-필름을 더 포함하는 것을 특징으로 하는 표시 장치. The method of claim 1, further comprising: a control board on which the driving control unit is disposed;
a first printed circuit board;
a second printed circuit board;
a flexible film connected to the second printed circuit board and the control board;
and a U-film connected to the first printed circuit board and the second printed circuit board. 제13항에 있어서, 상기 제1 인쇄 회로 기판 및 상기 표시 패널 사이에 연결되는 복수의 제1 데이터 필름들;
상기 복수의 제1 데이터 필름들 상에 배치되는 복수의 제1 데이터 구동 칩들;
상기 제2 인쇄 회로 기판 및 상기 표시 패널 사이에 연결되는 복수의 제2 데이터 필름들;
상기 복수의 제2 데이터 필름들 상에 배치되는 복수의 제2 데이터 구동 칩들을 더 포함하는 것을 특징으로 하는 표시 장치.The display device of claim 13 , further comprising: a plurality of first data films connected between the first printed circuit board and the display panel;
a plurality of first data driving chips disposed on the plurality of first data films;
a plurality of second data films connected between the second printed circuit board and the display panel;
and a plurality of second data driving chips disposed on the plurality of second data films. 제14항에 있어서, 상기 제1 데이터 구동 칩에서 출력되는 상기 클럭 리커버리 신호는 상기 제1 데이터 필름, 상기 제1 인쇄 회로 기판, 상기 U-필름, 상기 제2 인쇄 회로 기판, 상기 플렉서블 필름 및 상기 컨트롤 보드를 통해 상기 구동 제어부로 전달되는 것을 특징으로 하는 표시 장치. 15. The method of claim 14, wherein the clock recovery signal output from the first data driving chip comprises the first data film, the first printed circuit board, the U-film, the second printed circuit board, the flexible film, and the The display device, characterized in that transmitted to the driving control unit through a control board. 데이터 구동부의 클럭 리커버리가 정상인지 비정상인지 나타내는 클럭 리커버리 신호를 구동 제어부에 출력하는 단계;
상기 클럭 리커버리 신호를 기초로 오버 커런트를 나타내는 오버 커런트 신호를 생성하는 단계;
상기 오버 커런트 신호를 기초로 표시 패널에 전원 전압을 출력하는 단계; 및
상기 데이터 구동부를 이용하여 데이터 전압을 상기 표시 패널에 출력하는 단계를 포함하는 표시 장치의 구동 방법.outputting a clock recovery signal indicating whether the clock recovery of the data driver is normal or abnormal to the driving controller;
generating an overcurrent signal representing overcurrent based on the clock recovery signal;
outputting a power voltage to a display panel based on the overcurrent signal; and
and outputting a data voltage to the display panel using the data driver. 제16항에 있어서, 상기 오버 커런트 신호가 활성화 상태일 때, 전원 전압 생성부는 상기 표시 패널에 상기 전원 전압을 출력하지 않는 것을 특징으로 하는 표시 장치의 구동 방법.The method of claim 16 , wherein the power voltage generator does not output the power voltage to the display panel when the overcurrent signal is in an active state. 제16항에 있어서, 상기 구동 제어부는 클럭 트레이닝 구간을 나타내는 클럭 트레이닝 신호를 상기 데이터 구동부에 출력하는 것을 특징으로 하는 표시 장치의 구동 방법.The method of claim 16 , wherein the driving control unit outputs a clock training signal representing a clock training period to the data driving unit. 제18항에 있어서, 상기 구동 제어부는 상기 클럭 리커버리 신호 및 상기 클럭 트레이닝 신호를 수신하고, 클럭 상태 신호를 출력하는 플립플롭을 포함하고,
상기 클럭 리커버리 신호가 정상 상태인 경우, 상기 클럭 트레이닝 신호의 라이징 에지에서 상기 클럭 상태 신호는 하이 레벨을 가지며,
상기 클럭 리커버리 신호가 비정상 상태인 경우, 상기 클럭 트레이닝 신호의 상기 라이징 에지에서 상기 클럭 상태 신호는 로우 레벨을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.19. The method of claim 18, wherein the driving control unit comprises a flip-flop for receiving the clock recovery signal and the clock training signal and outputting a clock state signal,
When the clock recovery signal is in a normal state, the clock state signal has a high level at a rising edge of the clock training signal,
When the clock recovery signal is in an abnormal state, the clock state signal has a low level at the rising edge of the clock training signal. 제18항에 있어서, 상기 구동 제어부로부터 상기 데이터 구동부로 출력되는 인터페이스 신호는 상기 클럭 트레이닝 구간에 대응하는 클럭 트레이닝 패턴 및 데이터 구간에 대응하는 데이터 신호를 포함하고,
상기 데이터 구동부는 상기 클럭 트레이닝 구간에 클럭 리커버리 동작을 수행하며,
상기 클럭 리커버리가 정상이면 상기 클럭 리커버리 신호는 하이 레벨을 갖고,
상기 클럭 리커버리가 비정상이면 상기 클럭 리커버리 신호는 로우 레벨을 갖는 것을 특징으로 하는 표시 장치의 구동 방법.19. The method of claim 18, wherein the interface signal output from the driving controller to the data driver includes a clock training pattern corresponding to the clock training period and a data signal corresponding to the data period,
The data driver performs a clock recovery operation during the clock training period,
If the clock recovery is normal, the clock recovery signal has a high level,
When the clock recovery is abnormal, the clock recovery signal has a low level.
KR1020210039147A 2021-03-25 2021-03-25 Display apparatus and method of driving the same KR20220134817A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210039147A KR20220134817A (en) 2021-03-25 2021-03-25 Display apparatus and method of driving the same
US17/569,802 US20220309979A1 (en) 2021-03-25 2022-01-06 Display apparatus and method of driving the same
CN202210063713.7A CN115132111A (en) 2021-03-25 2022-01-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210039147A KR20220134817A (en) 2021-03-25 2021-03-25 Display apparatus and method of driving the same

Publications (1)

Publication Number Publication Date
KR20220134817A true KR20220134817A (en) 2022-10-06

Family

ID=83362745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210039147A KR20220134817A (en) 2021-03-25 2021-03-25 Display apparatus and method of driving the same

Country Status (3)

Country Link
US (1) US20220309979A1 (en)
KR (1) KR20220134817A (en)
CN (1) CN115132111A (en)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120130355A (en) * 2011-05-23 2012-12-03 삼성전자주식회사 Timing controller and display device including the same
KR20170065060A (en) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 Power supply, display device and driving method of the same
KR102417475B1 (en) * 2017-07-21 2022-07-05 주식회사 엘엑스세미콘 Display device, sensing circuit and source driver integrated circuit
KR102615606B1 (en) * 2018-11-12 2023-12-18 엘지디스플레이 주식회사 Organic light emitting display apparatus
KR20220060291A (en) * 2020-11-04 2022-05-11 엘지디스플레이 주식회사 Display device and driving method thereof
KR20220068466A (en) * 2020-11-19 2022-05-26 주식회사 엘엑스세미콘 Pixel driving device for display panel
KR20220080843A (en) * 2020-12-08 2022-06-15 엘지디스플레이 주식회사 Display device and driving circuit
KR20220087752A (en) * 2020-12-18 2022-06-27 주식회사 엘엑스세미콘 Data driver circuit, clock recovery method in the same, and display device

Also Published As

Publication number Publication date
CN115132111A (en) 2022-09-30
US20220309979A1 (en) 2022-09-29

Similar Documents

Publication Publication Date Title
TWI431582B (en) Display devices and driving circuits
US10762827B2 (en) Signal supply circuit and display device
TWI317116B (en) A display device and method for transmitting data signals in the display device
CN108140350B (en) Redundancy configuration for row drivers
JP2009145485A (en) Liquid crystal panel driving device
CN102629457B (en) Driving module of liquid crystal display
WO2020042389A1 (en) Overcurrent protection circuit, overcurrent protection method, and display apparatus
CN105280131A (en) Display device
KR20000035585A (en) Liquid crystal display device and method for transferring image data
KR20200028142A (en) Display device and controlling method of display device
US20140085353A1 (en) Semiconductor integrated device, display device, and debugging method for semiconductor integrated device
KR20150022182A (en) Display device
KR20220134817A (en) Display apparatus and method of driving the same
CN107564460B (en) Display driving circuit, driving method thereof, display driving system and display device
KR102268461B1 (en) Display device and timing controller
CN103544928A (en) Flat-panel display with multi-branch interfaces
US20070040789A1 (en) Protection device for gate integrated circuit, gate driver, liquid crystal display including the same and method of protecting a gate IC in a display
KR102078857B1 (en) Control board and display appatatus having them
KR102358534B1 (en) Data Driver, Display Device and Driving Method Using the same
TW202329077A (en) Driving structure for display panel
CN116597771A (en) Light-emitting substrate, driving method thereof and display device
US20200143762A1 (en) Display driving device, display device and display module
JP2012083699A (en) Image display device and transmission signal control method used for the same
CN100414600C (en) Display panel
KR102376441B1 (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination