KR20220130645A - 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 - Google Patents
통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 Download PDFInfo
- Publication number
- KR20220130645A KR20220130645A KR1020220116049A KR20220116049A KR20220130645A KR 20220130645 A KR20220130645 A KR 20220130645A KR 1020220116049 A KR1020220116049 A KR 1020220116049A KR 20220116049 A KR20220116049 A KR 20220116049A KR 20220130645 A KR20220130645 A KR 20220130645A
- Authority
- KR
- South Korea
- Prior art keywords
- row
- base matrix
- columns associated
- values corresponding
- matrix
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 164
- 238000004891 communication Methods 0.000 title claims abstract description 27
- 239000011159 matrix material Substances 0.000 claims abstract description 763
- 238000010586 diagram Methods 0.000 description 71
- 230000008569 process Effects 0.000 description 34
- 125000004122 cyclic group Chemical group 0.000 description 21
- 230000006870 function Effects 0.000 description 20
- 230000005540 biological transmission Effects 0.000 description 17
- 235000019580 granularity Nutrition 0.000 description 17
- 238000013461 design Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 230000011218 segmentation Effects 0.000 description 11
- 239000002245 particle Substances 0.000 description 10
- 230000009466 transformation Effects 0.000 description 10
- 230000001131 transforming effect Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 238000004904 shortening Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 230000009897 systematic effect Effects 0.000 description 4
- 238000011426 transformation method Methods 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005562 fading Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 101000741965 Homo sapiens Inactive tyrosine-protein kinase PRAG1 Proteins 0.000 description 1
- 102100038659 Inactive tyrosine-protein kinase PRAG1 Human genes 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009408 flooring Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/615—Use of computational or mathematical techniques
- H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6508—Flexibility, adaptability, parametrability and configurability of the implementation
- H03M13/6516—Support of multiple code parameters, e.g. generalized Reed-Solomon decoder for a variety of generator polynomials or Galois fields
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
- H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0067—Rate matching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
Abstract
본 개시는 LTE와 같은 4G 통신 시스템 이후 보다 높은 데이터 전송률을 지원하기 위한 5G 또는 pre-5G 통신 시스템에 관련된 것이다.
Description
본 발명은 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치에 관한 것이다.
4G 통신 시스템 상용화 이후 증가 추세에 있는 무선 데이터 트래픽 수요를 충족시키기 위해, 개선된 5G 통신 시스템 또는 pre-5G 통신 시스템을 개발하기 위한 노력이 이루어지고 있다. 이러한 이유로, 5G 통신 시스템 또는 pre-5G 통신 시스템은 4G 네트워크 이후(Beyond 4G Network) 통신 시스템 또는 LTE 시스템 이후(Post LTE) 이후의 시스템이라 불리어지고 있다.
높은 데이터 전송률을 달성하기 위해, 5G 통신 시스템은 초고주파(mmWave) 대역(예를 들어, 60기가(60GHz) 대역과 같은)에서의 구현이 고려되고 있다. 초고주파 대역에서의 전파의 경로손실 완화 및 전파의 전달 거리를 증가시키기 위해, 5G 통신 시스템에서는 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO), 전차원 다중입출력(Full Dimensional MIMO: FD-MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 및 대규모 안테나(large scale antenna) 기술들이 논의되고 있다.
또한 시스템의 네트워크 개선을 위해, 5G 통신 시스템에서는 진화된 소형 셀, 개선된 소형 셀(advanced small cell), 클라우드 무선 액세스 네트워크(cloud radio access network: cloud RAN), 초고밀도 네트워크(ultra-dense network), 기기 간 통신(Device to Device communication: D2D), 무선 백홀(wireless backhaul), 이동 네트워크(moving network), 협력 통신(cooperative communication), CoMP(Coordinated Multi-Points), 및 수신 간섭제거(interference cancellation) 등의 기술 개발이 이루어지고 있다.
이 밖에도, 5G 시스템에서는 진보된 코딩 변조(Advanced Coding Modulation: ACM) 방식인 FQAM(Hybrid FSK and QAM Modulation) 및 SWSC(Sliding Window Superposition Coding)과, 진보된 접속 기술인 FBMC(Filter Bank Multi Carrier), NOMA(non orthogonal multiple access), 및 SCMA(sparse code multiple access) 등이 개발되고 있다.
통신 또는 방송 시스템에서, 링크(link) 성능은 채널의 여러 가지 잡음(noise), 페이딩(fading) 현상 및 심벌 간 간섭(ISI: inter-symbol interference)에 의해 현저히 저하될 수 있다. 따라서 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 또는 방송 시스템들을 구현하기 위해서, 잡음, 페이딩 및 심벌 간 간섭을 극복하기 위한 기술을 개발하는 것이 요구된다. 잡음 등을 극복하기 위한 연구의 일환으로서, 최근에는 정보의 왜곡을 효율적으로 복원하여 통신의 신뢰도를 높이기 위한 방법으로서 오류정정부호(error-correcting code)에 대한 연구가 활발히 이루어지고 있다.
본 발명은 다양한 입력 길이와 부호율을 지원 할 수 있는 LDPC 부호화/복호화 방법 및 장치를 제공한다.
본 발명은 설계된 패리티 검사 행렬로부터 다양한 부호어 길이를 지원하는 LDPC 부호화/복호화 방법 및 장치를 제공한다.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬의 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 상기 결정된 블록 크기가 포함되어 있는 구간을 결정하는 과정; 상기 결정된 구간에 대응되는 대표 값을 결정하는 과정; 및 상기 대표 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.
본 발명은 통신 또는 방송 시스템에서 채널 부호화 방법에 있어서, 패리티 검사 행렬을 구성하는 블록 크기를 결정하는 과정; 상기 패리티 검사 행렬을 생성하기 위한 수열을 독출하는 과정; 시스템에서 기 설정된 방법에 따라 상기 결정된 블록 크기에 기초한 정수(integer) 값을 결정하는 과정; 상기 정수 값을 이용하여 사전에 정의된 연산을 상기 수열에 적용하여 수열을 변환하는 과정을 포함한다.
본 발명은 가변 길이와 가변 레이트에 대하여 LDPC 부호를 지원할 수 있다.
도 1은 시스테메틱(systematic) LDPC 부호어 구조도이다.
도 2는 LDPC 부호의 그래프 표현 방법에 대해 도시한 도면이다.
도 3a, b는 QC-LDPC 부호의 사이클 특성을 설명하기 위한 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도이다.
도 5는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도이다.
도 6a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸 메시지 구조도이다.
도 7은 본 발명의 일 실시 예에 따른 LDPC 부호화부의 세부 구성을 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시 예에 따른 복호화 장치의 구성을 나타내는 블록도이다.
도 9은 본 발명의 다른 실시 예에 따른 LDPC 복호화부 구조도이다.
도 10는 본 발명의 다른 실시 예에 따른 전송 블록 구조도이다.
도 11은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 12은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 13은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 14는 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 15은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 16은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 17은 본 발명의 실시 예에 따른 LDPC 부호 기본 행렬의 예시도이다.
도 18은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 예시도이다.
도 19은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 예시도이다.
도 20은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 다른 예시도이다.
도 21은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 다른 예시도이다.
도 22은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 다른 예시도이다.
도 23은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 다른 예시도이다.
도 24는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 25은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 26은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 27은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 28은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 29는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 30은 본 발명의 다른 실시 예에 따른 LDPC 부호 기본 행렬의 예시도이다.
도 31은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 32는 본 발명의 다른 실시예에 따른 LDPC 부호의 기본 행렬을 도시한 도면이다.
도 33은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 34은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 35는 본 발명의 다른 실시예에 따른 LDPC 부호의 기본 행렬을 도시한 도면이다.
도 36은 도 35의 기본 행렬의 일부를 기본 행렬로 가지는 LDPC 부호 지수 행렬의 예를 도시한 도면이다.
도 37은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 38은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 39는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 40은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 41은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 42는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 43은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 44는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 45는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 46은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 47은 본 발명의 다른 실시 예에 따른 LDPC 부호 기본 행렬을 도시한 도면이다.
도 48은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 49는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 50은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 51은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 52는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 53은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 54는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 55는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 56은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 57은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 2는 LDPC 부호의 그래프 표현 방법에 대해 도시한 도면이다.
도 3a, b는 QC-LDPC 부호의 사이클 특성을 설명하기 위한 예시도이다.
도 4는 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도이다.
도 5는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도이다.
도 6a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸 메시지 구조도이다.
도 7은 본 발명의 일 실시 예에 따른 LDPC 부호화부의 세부 구성을 설명하기 위한 블록도이다.
도 8은 본 발명의 일 실시 예에 따른 복호화 장치의 구성을 나타내는 블록도이다.
도 9은 본 발명의 다른 실시 예에 따른 LDPC 복호화부 구조도이다.
도 10는 본 발명의 다른 실시 예에 따른 전송 블록 구조도이다.
도 11은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 12은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 13은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 14는 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 15은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 16은 본 발명의 실시 예에 따른 LDPC 부호 지수 행렬의 다른 예시도이다.
도 17은 본 발명의 실시 예에 따른 LDPC 부호 기본 행렬의 예시도이다.
도 18은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 예시도이다.
도 19은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 예시도이다.
도 20은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 다른 예시도이다.
도 21은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 다른 예시도이다.
도 22은 본 발명의 실시 예에 따른 LDPC 부호화 과정의 흐름도에 대한 다른 예시도이다.
도 23은 본 발명의 실시 예에 따른 LDPC 복호화 과정의 흐름도에 대한 다른 예시도이다.
도 24는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 25은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 26은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 27은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 28은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 29는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬의 예시도이다.
도 30은 본 발명의 다른 실시 예에 따른 LDPC 부호 기본 행렬의 예시도이다.
도 31은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 32는 본 발명의 다른 실시예에 따른 LDPC 부호의 기본 행렬을 도시한 도면이다.
도 33은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 34은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 35는 본 발명의 다른 실시예에 따른 LDPC 부호의 기본 행렬을 도시한 도면이다.
도 36은 도 35의 기본 행렬의 일부를 기본 행렬로 가지는 LDPC 부호 지수 행렬의 예를 도시한 도면이다.
도 37은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 38은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 39는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 40은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 41은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 42는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 43은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 44는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 45는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 46은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 47은 본 발명의 다른 실시 예에 따른 LDPC 부호 기본 행렬을 도시한 도면이다.
도 48은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 49는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 50은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 51은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 52는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 53은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 54는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 55는 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 56은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 57은 본 발명의 다른 실시 예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우, 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 주요한 요지는 유사한 기술적 배경을 가지는 여타의 시스템에도 본 발명의 범위를 크게 벗어나지 아니하는 범위에서 약간의 변형으로 적용 가능하며, 이는 본 발명의 기술분야에서 숙련된 기술적 지식을 가진 자의 판단으로 가능할 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
1960년대에 Gallager에 의해서 처음 소개된 저밀도 패리티 체크(Low Density Parity Check, 이하 LDPC) 부호는 당시 기술 수준에서 구현하기 어려운 복잡도로 인해 오랫동안 잊혀져 왔다. 하지만, 1993년 Berrou와 Glavieux, Thitimajshima에 의해 제안된 터보(turbo) 부호가 셰논(Shannon)의 채널 용량에 근접하는 성능을 보임에 따라, 터보 부호의 성능과 특성에 대한 많은 해석이 이루어지면서 반복 복호(iterative decoding)와 그래프를 기반으로 하는 채널 부호화에 대한 많은 연구가 진행되었다. 이를 계기로 1990년대 후반에 LDPC 부호가 재연구되면서 LDPC 부호에 대응되는 Tanner(Tanner) 그래프 상에서 합-곱(sum-product) 알고리즘에 기반한 반복 복호를 적용하여 복호화를 수행하면 LDPC 부호 또한 셰논의 채널 용량에 근접하는 성능을 가지게 됨이 밝혀졌다.
LDPC 부호는 일반적으로 패리티 검사 행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현될 수 있다.
도 1은 시스테메틱(systematic) LDPC 부호어 구조도를 나타낸다.
이하에서는 도 1을 참조하여 시스테메틱 LDPC 부호어를 설명하고자 한다.
LDPC 부호는 Kldpc 개 비트 혹은 심볼로 구성되어 있는 정보어(102)를 입력받아 LDPC 부호화를 하여 Nldpc 개 비트 혹은 심볼로 구성되어 있는 부호어(100)(codeword)를 생성한다. 이하 설명의 편의를 위해, Kldpc 개 비트를 포함하는 정보어(102)를 입력받아 Nldpc 개 비트로 구성되는 부호어(100)가 생성되는 것으로 가정한다. 즉, Kldpc 개의 입력 비트인 정보어 
(102)를 LDPC 부호화하면, 부호어 
(100)가 생성된다. 즉, 정보어 및 부호어는 다수의 비트로 구성되어 있는 비트열이며, 정보어 비트 및 부호어 비트는 정보어 및 부호어를 구성하는 각각의 비트를 의미한다. 통상적으로 부호어가 
와 같이 정보어를 포함하고 있을 경우 시스테메틱(systematic) 부호라 한다. 여기에서, 
는 패리티 비트(104)이고, 패리티 비트의 개수 Nparity는 Nparity = Nldpc- Kldpc로 나타낼 수 있다.
LDPC 부호는 선형 블록 부호(linear block code)의 일종으로 아래의 수학식 1과 같은 조건을 만족하는 부호어를 결정하는 과정을 포함한다.
[수학식 1]
여기에서, 
이다.
수학식 1에서, H는 패리티 검사 행렬, C는 부호어, ci는 부호어의 i 번째 비트, Nldpc는 LDPC 부호어의 길이를 의미한다. 여기서 hi는 패리티 검사 행렬(H)의 i번째 열(column)을 의미한다.
패리티 검사 행렬 H는 LDPC 부호어의 비트 개수와 동일한 Nldpc개의 열로 구성되어 있다. 수학식 1은 패리티 검사 행렬의 i 번째 열(hi)과 i 번째 부호어 비트 ci의 곱의 합이 '0'이 됨을 의미하므로, i 번째 열(hi)은 i 번째 부호어 비트 ci와 관계가 있음을 의미한다.
도 2를 참조하여 LDPC 부호의 그래프 표현 방법에 대해 설명하기로 한다.
도 2는 4 개의 행(row)와 8 개의 열(column)로 이루어진 LDPC 부호의 패리티 검사 행렬 H1의 일 예와 이를 Tanner 그래프로 도시한 도면이다. 도 2를 참조하면, 패리티 검사 행렬 H1은 열이 8개 있기 때문에 길이가 8인 부호어(codeword)를 생성하며, H1을 통해 생성된 부호는 LDPC 부호를 의미하며, 각 열은 부호화된 8 비트에 대응된다.
도 2를 참조하면, 패리티 검사 행렬 H1을 기반으로 부호화 및 복호화하는 LDPC 부호의 Tanner 그래프는 8 개의 변수 노드(variable node)들 즉, x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)와 4 개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서, LDPC 부호의 패리티 검사 행렬 H1의 i 번째 열과 j 번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한, LDPC 부호의 패리티 검사 행렬 H1의 j 번째 열과 j 번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 도 2와 같이 Tanner 그래프 상에서 변수 노드 xi와 j 번째 검사 노드를 연결하는 선분(edge)이 존재함을 의미한다.
LDPC 부호의 Tanner 그래프에서 변수 노드와 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 LDPC 부호의 패리티 검사 행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어, 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한, 도 2의 변수 노드에 대응되는 도 2의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상술한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 도 2의 검사 노드들에 대응되는 도 2의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상술한 차수들 6, 5, 5, 5와 순서대로 일치한다.
LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있다. 여기서, 합곱 알고리즘은 메시지 패싱 알고리즘(message passing algorithm)의 일종이며, 메시지 패싱 알고리즘이라 함은 이분 그래프 상에서 에지를 통해 메시지들을 교환하고, 변수 노드 혹은 검사 노드로 입력되는 메시지들로부터 출력 메시지를 계산하여 업데이트하는 알고리즘을 나타낸다.
여기에서, i 번째 변수 노드의 메시지를 기반으로 i 번째 부호화 비트의 값을 결정할 수 있다. i 번째 부호화 비트의 값은 경판정(hard decision)과 연판정(soft decision) 모두 가능하다. 그러므로, LDPC 부호어의 i 번째 비트인 ci의 성능은 Tanner 그래프의 i 번째 변수 노드의 성능에 대응되며, 이는 패리티 검사 행렬의 i 번째 열의 1의 위치 및 개수에 따라 결정될 수 있다. 다시 말해, 부호어의 Nldpc개의 부호어 비트들의 성능은 패리티 검사 행렬의 1의 위치 및 개수에 의해 성능이 좌우 될 수 있으며, 이는 LDPC 부호의 성능은 패리티 검사 행렬에 따라 많은 영향을 받음을 의미한다. 따라서 우수한 성능을 갖는 LDPC 부호를 설계하기 위해서는 좋은 패리티 검사 행렬을 설계하는 방법이 필요하다.
통신 또는 방송 시스템에서 사용되는 패리티 검사 행렬은 구현의 용이성을 위해 통상적으로 준순환(quasi-cyclic) 형태의 패리티 검사 행렬을 사용하는 Quasi-cycle LDPC(QC-LDPC) 부호가 많이 사용된다.
QC-LDPC 부호는 작은 정사각 행렬의 형태를 가지는 0-행렬(zero matrix)이나 순환 순열 행렬(circulant permutation matrices)로 구성된 패리티 검사 행렬을 가짐을 특징으로 한다. 이 때, 순열 행렬이란 정사각 행렬의 모든 원소가 0 또는 1이고, 각 행이나 열이 오직 하나의 1만을 포함하는 행렬을 의미한다. 또한, 순환 순열 행렬이란, 항등 행렬의 각 원소들을 오른쪽으로 순환 이동 시킨 행렬을 의미한다.
이하에서는, QC-LDPC 부호에 대해서 구체적으로 설명한다.
먼저, 수학식 2와 같이 
크기의 순환 순열 행렬 
을 정의한다. 여기서, 
는 상기 행렬 P에서의 i번째 행(row), j번째 열의 원소(entry)를 의미한다.(여기서, 0 ≤ i, j < L)
[수학식 2]
상기와 같이 정의된 순열 행렬 P에 대해서 
(0 ≤ i < L)는 
크기의 항등 행렬(identity matrix)의 각 원소들을 i 번 만큼 오른쪽 방향으로 순환 이동(circular shift) 시킨 형태의 순환 순열 행렬임을 알 수 있다.
가장 간단한 QC-LDPC 부호의 패리티 검사 행렬 H는 다음 수학식 3와 같은 형태로 나타낼 수 있다.
[수학식 3]
만일 
을 
크기의 0-행렬이라 정의할 경우, 상기 수학식 3에서 순환 순열 행렬 또는 0-행렬의 각 지수 
는 {-1, 0, 1, 2, ..., L-1} 값 중에 하나를 가지게 된다. 또한 상기 수학식 3의 패리티 검사 행렬 H는 열 블록(column block)이 n개, 행 블록이 m개이므로, 
크기를 가지게 됨을 알 수 있다.
상기 수학식 3의 패리티 검사 행렬이 완전 계수(full rank)를 가진다면, 상기 패리티 검사 행렬에 대응되는 QC-LDPC 부호의 정보어 비트의 크기는 (n-m)L 이 됨은 자명하다. 편의상 정보어 비트에 대응되는 (n-m)개의 열 블록을 정보어 열 블록이라 부르고, 나머지 패리티 비트에 대응되는 m개의 열 블록을 패리티 열 블록이라 부른다.
통상적으로 상기 수학식 3의 패리티 검사 행렬에서 각 순환 순열 행렬 및 0-행렬을 각각 1과 0으로 치환(replace)하여 얻은 
크기의 이진(binary) 행렬을 패리티 검사 행렬 H의 모행렬(mother matrix) 또는 기본 행렬 (Base Matrix) M(H)라 하고, 각 순환 순열 행렬 또는 0-행렬의 지수를 선택하여 수학식 4와 같이 얻은 
크기의 정수 행렬을 패리티 검사 행렬 H의 지수 행렬 E(H)라 한다.
[수학식 4]
결과적으로 지수 행렬에 포함되어 있는 정수 1개는 패리티 검사 행렬에서의 순환 순열 행렬에 대응되므로 상기 지수 행렬은 편의상 정수로 이루어진 수열들로 표현할 수도 있다. (상기 수열은 다른 수열과 구분하기 위하여 LDPC 수열 또는 LDPC 부호 수열이라고 부르기도 한다). 일반적으로 패리티 검사 행렬은 지수 행렬 뿐만 아니라 대수적으로 동일한 특성을 가지는 수열로도 표현 가능하다. 본 발명에서는 편의상 패리티 검사 행렬을 지수 행렬 또는 패리티 검사 행렬 내에 있는 1의 위치를 나타내는(indicate) 수열 등으로 표현하였으나, 패리티 검사 행렬에 포함되어 있는 1 또는 0의 위치를 구분할 수 있는 수열 표기 법은 다양하므로, 본 명세서에 표현한 방법에 국한되지 않고 대수적으로 동일한 효과를 나타내는 다양한 수열의 형태로 나타낼 수 있다.
또한 디바이스 상의 송수신 장치에서도 패리티 검사행렬을 직접 생성하여 LDPC 부호화 및 복호화를 수행할 수도 있지만, 구현 상의 특징에 따라 상기 패리티 검사행렬과 대수적으로 동일한 효과를 내는 지수 행렬이나 수열을 이용하여 LDPC 부호화 및 복호화를 수행할 수도 있다. 따라서 본 발명에서 편의상 패리티 검사 행렬을 이용한 부호화 및 복호화에 대해서 설명하고 있지만, 실제 디바이스 상에서는 상기 패리티 검사 행렬과 동일한 효과를 얻을 수 있는 다양한 방법을 통해 구현 가능함을 고려하고 있음을 밝혀둔다.
참고로 대수적으로 동일한 효과란, 서로 다른 두 개 이상의 표현에 대해서 논리적 또는 수학적으로 서로 간에 완벽하게 동일함을 설명 가능하거나 변환 가능함을 의미한다.
본 발명에서는 편의상 하나의 블록에 대응되는 순환 순열 행렬이 1 개인 경우만 설명하였으나, 이하 하나의 블록에 여러 개의 순환 순열 행렬이 포함된 경우에도 동일한 발명을 적용할 수 있다. 예를 들어 다음 수학식 5와 같이 하나의 i 번째 행 블록 및 j 번째 열 블록의 위치에 2 개의 순환 순열 행렬 
의 합으로 포함되어 있을 때, 그 지수 행렬은 수학식 6과 같이 나타낼 수 있다. 상기 수학식 6을 살펴보면, 상기 복수 개의 순환 순열 행렬 합이 포함된 행 블록 및 열 블록에 대응되는 i 번째 행 및 j 번째 열에 2 개의 정수가 대응되는 행렬임을 알 수 있다.
[수학식 5]
[수학식 6]
상기 실시 예와 같이 일반적으로 QC-LDPC 부호는 패리티 검사행렬에서 하나의 행 블록 및 열 블록에 복수 개의 순환 순열 행렬이 대응될 수 있으나 본 발명에서는 편의상 하나의 블록에 하나의 순환 순열 행렬이 대응되는 경우에 대해서만 설명하지만, 발명의 요지는 그에 한정되지 않는다. 참고로 이와 같이 하나의 행 블록 및 열 블록에 복수 개의 순환 순열 행렬이 중복되어 있는 
크기의 행렬을 순환 행렬(circulant matrix 또는 circulant)이라 한다.
한편, 상기 수학식 5 및 수학식 6의 패리티 검사 행렬 및 지수 행렬에 대한 모행렬 또는 기본행렬은 상기 수학식 3에서 사용된 정의와 유사하게 각 순환 순열 행렬 및 0-행렬을 각각 1과 0으로 치환(replace)하여 얻은 이진(binary) 행렬을 의미하는데, 하나의 블록에 포함된 복수 개의 순환 순열 행렬 (즉, 순환 행렬)의 합 또한 단순히 1로 치환한다.
LDPC 부호의 성능은 패리티 검사 행렬에 따라 결정되기 때문에 우수한 성능을 갖는 LDPC 부호를 위해 패리티 검사 행렬을 설계하는 것이 필요하다. 또한 다양한 입력 길이와 부호율을 지원할 수 있는 LDPC 부호화 또는 복호화 방법이 필요하다.
리프팅(Lifting)은 QC-LDPC 부호의 효율적인 설계를 위해서 사용될 뿐만 아니라, 주어진 지수 행렬로부터 다양한 길이의 패리티 검사 행렬을 생성하거나 LDPC 부호어를 생성하기 위해서 사용되는 방법을 의미한다. 즉, 상기 리프팅은 주어진 작은 모행렬로부터 순환 순열 행렬 또는 0-행렬의 크기를 결정하는 L 값을 특정한 규칙에 따라 설정함으로써 효율적으로 매우 큰 패리티 검사 행렬을 설계하는데 적용하거나, 주어진 지수 행렬 또는 그에 대응되는 수열에 적절한 L 값을 적용함으로써 다양한 길이의 패리티 검사 행렬을 생성하거나 LDPC 부호어를 생성하는 방법을 의미한다.
기존 리프팅 방법과 이렇게 리프팅을 통해 설계된 QC-LDPC 부호의 특징을 다음과 같은 참조문헌 [Myung2006]을 참고하여 간단히 설명한다.
Reference [Myung2006]
S. Myung, K. Yang, and Y. Kim, "Lifting Methods for Quasi-Cyclic LDPC Codes," IEEE Communications Letters. vol. 10, pp. 489-491, June 2006.
먼저 LDPC 부호 C0가 주어져 있을 때 리프팅 방법을 통해 설계될 S개의 QC-LDPC 부호를 C1, ..., CS라 하고, 상기 각 QC-LDPC 부호의 패리티 검사 행렬의 행 블록 및 열 블록의 크기에 해당하는 값은 Lk라 한다. 여기서 C0는 C1, ..., CS 부호의 모행렬을 패리티 검사 행렬로 가지는 가장 작은 LDPC 부호에 해당하며 행 블록 및 열 블록의 크기에 해당하는 L0 값은 1이다. 또, 편의상 각 부호 Ck의 패리티 검사 행렬 
는 
크기의 지수 행렬 
을 가지며 각 지수 
들은 {-1, 0, 1, 2, ..., Lk - 1} 값 중에 하나로 선택된다.
기존 리프팅 방법은 C0 -> C1 ->...-> CS와 같은 단계로 이루어지며 L(k+1) = q(k+1)Lk (여기서, q(k+1)은 양의 정수, k=0,1,..., S-1)와 같은 조건을 만족하는 특징을 가진다. 또한 리프팅 과정의 특성에 의해 Cs의 패리티 검사 행렬 
만 저장하고 있으면 리프팅 방식에 따라 다음 수학식 7을 이용하여 상기 QC-LDPC 부호 C0, C1, ..., CS를 모두 나타낼 수 있다.
[수학식 7]
또는
[수학식 8]
이와 같이 C0로부터 보다 큰 QC-LDPC 부호 C1, ..., CS 등을 설계하는 방법 뿐만 아니라 큰 부호 Ck로부터 수학식 7 또는 수학식 8과 같이 적절한 방법을 이용하여 작은 부호 Ci(i=k-1, k-2, … 1, 0)를 생성하는 방법을 리프팅이라 부른다.
상기 수학식 7 또는 수학식 8의 리프팅 방식은 각 QC-LDPC 부호 Ck의 패리티 검사 행렬에서 행 블록 또는 열 블록의 크기에 해당하는 Lk들에 대해 서로 배수(multiple) 관계를 가지게 되어, 지수 행렬 또한 특정 방식에 의해 선택된다. 이와 같은 기존 리프팅 방식은 리프팅을 통해 설계된 각 패리티 검사 행렬의 대수적 또는 그래프 특성을 좋게 하여 오류 마루(error floor) 특성을 개선한 QC-LDPC 부호를 쉽게 설계할 수 있게 돕는다.
하지만, 각 Lk 값들이 서로 배수 관계에 있기 때문에 각 부호의 길이가 크게 제한되는 단점이 있다. 예를 들어 각 Lk 값들에 대해 L(k+1) = 2*Lk와 같은 최소한의 리프팅 방식을 적용하였다고 가정한다. 이 경우 각 QC-LDPC 부호의 패리티 검사 행렬의 크기는 
을 가질 수 있다. 즉, 리프팅을 10 단계 적용할 경우(S=10) 패리티 검사 행렬의 크기는 총 10 가지를 생성할 수 있으며, 이는 곧 10 가지 종류의 길이를 가지는 QC-LDPC 부호를 지원할 수 있음을 의미한다.
이와 같은 이유로 다양한 길이를 지원하는 QC-LDPC 부호를 설계하는데 있어서 기존의 리프팅 방식은 다소 불리한 특성을 가지고 있다. 하지만, 통상적으로 사용되는 통신 시스템에서는 다양한 형태의 데이터 전송을 고려하여 매우 높은 수준의 길이 호환성(length compatibility)을 요구하게 된다. 이러한 이유로 기존 리프팅 방식에 기반한 LDPC 부호화 기법은 통신 시스템에서 적용하기 어려운 문제점이 있다.
이와 같은 문제를 극복하기 위해 본 발명에서 고려하는 리프팅 방식을 다음과 같이 자세히 설명한다.
먼저 리프팅 방법을 통해 설계될 S개의 LDPC 부호를 C1, ..., CS라 하고, 상기 각 LDPC 부호 CZ의 패리티 검사 행렬에서 하나의 행 블록 및 열 블록의 크기에 해당하는 값은 Z(Z = 1, ..., S)라 하자. (편의상 이하에서는 블록 크기라 명명한다.) 또한 각 부호 CZ의 패리티 검사 행렬 
는 
크기의 지수 행렬 
을 가진다. 각 지수 
들은 {-1, 0, 1, 2, ..., Z - 1} 값 중에 하나로 선택된다. 본 발명에서는 편의상 0-행렬을 나타내는 지수를 -1로 표현하고 있지만 시스템의 편의에 따라 다른 값으로 변경될 수 있다.
따라서 가장 큰 패리티 검사 행렬을 가지는 LDPC 부호 CS의 지수 행렬은 
이다.
일반적인 리프팅 방식은 
를 얻기 위해 다음 수학식 9과 같이 나타낼 수 있다.
[수학식 9]
상기 수학식 9에서 리프팅 함수 f(x,Z)는 정수 x와 Z에 의해서 정의되는 정수 함수이다. 즉, 리프팅 함수 f(x,Z)는 주어진 QC-LDPC 부호의 패리티 검사 행렬에 대한 지수 행렬(또는 그에 대응되는 수열)과 상기 QC-LDPC 부호의 패리티 검사 행렬을 구성하는 순환 행렬의 크기 값에 의해 결정되는 함수이다. 따라서 본 발명에서 사용하는 리프팅 방식이 동작하는 과정에 대해서 간단히 정리하면, LDPC 부호를 정의하기 위해 주어진 지수 행렬로부터 각 지수에 해당하는 정수와 순환 행렬의 크기 ZxZ로부터 결정되는 Z 값을 이용하여 각 지수들을 변환하고, 각 변환된 지수들을 이용하여 LDPC 부호화 또는 복호화를 진행하게 된다.
이와 같은 리프팅 방식은 
크기의 지수 행렬에 적용되기 때문에 부호어의 길이가 n×Z (Z=1, 2, …)인 모든 경우에 대해 패리티 검사 행렬 또는 그에 대응되는 지수 행렬을 구할 수 있다. 뿐만 아니라 패리티 검사 행렬이 완전 계수(full rank)를 가진다면, 상기 패리티 검사 행렬에 대응되는 QC-LDPC 부호의 정보어 비트의 크기는 (n-m)Z (Z=1, 2, …)인 경우를 모두 지원 가능함은 자명하다. 따라서 상기 리프팅 방식은 매우 다양한 정보어 길이와 부호어 길이를 지원하는 QC-LDPC 부호화/복호화에 적합한 방법임을 알 수 있다.
하지만, 다음 참조문헌 [Myung2005]에 따르면 QC-LDPC 부호는 패리티 검사 행렬에 대한 모행렬과 지수 행렬에 따라 사이클 특성이 결정되는데 상기 수학식 9의 리프팅 방식은 하나의 지수 행렬로부터 너무나 다양한 Z 값에 대해 지수 행렬을 변형하기 때문에 패리티 검사 행렬의 사이클 특성을 제어하는 것이 매우 어렵게 된다.
Reference [Myung2005]
S. Myung, K. Yang, and J. Kim, "Quasi-Cyclic LDPC Codes for Fast Encoding," IEEE Transactions on Information Theory. vol. 51, No.8, pp. 2894-2901, Aug. 2005.
다시 말해, 주어진 지수 행렬 
로부터 모든 Z 값에 대해 지수 행렬을 변환할 때, 사이클 특성이 항상 좋도록 상기 참조문헌 [Myung2005]에 기술된 조건을 만족시키기가 매우 어렵다. 따라서 본 발명에서는 지원하고자 하는 Z 값의 범위에 따라 Z 값에 제약을 둠으로써 부호어 길이 및 정보어 길이에 대한 유연성(flexibility)는 열화되지만 그 대신 부호의 성능을 개선시킬 수 있는 부호 설계 및 리프팅 방법을 제안한다.
먼저 다음 수학식 10과 같이 여러 개의 Z 값이 A개의 집합 (또는 그룹) Zi (i=1, 2, ..., A)들로 구분할 수 있다고 가정하자.
[수학식 10]
수학식 10에 대한 구체적인 예로서 블록 크기 Z = 1, 2, 3, …, 15, 16, 17, 18, …, 31, 32, 34, 36, 38, …, 60, 62, 64, 68, 72, 76, …, 120, 124, 128, 136, 144, 152, …, 240, 248, 256에 대해 다음 수학식 11과 같이 5 (= A) 개의 집합 또는 그룹으로 구분하자.
[수학식 11]
Z1={1,2,…,15},Z2={16,17,…,31},Z3 ={32,34,36,…,60,62},
Z4={64,68,72,…,120,124},Z5={128,136,144,…,240,248}
이를 수학식 10과 비슷한 방법으로 표현하면 다음 수학식 12와 같다.
[수학식 12]
상기 수학식 10 내지 수학식 12는 표현의 한 가지 방법일 뿐 다양한 방법으로 표현할 수 있기 때문에 반드시 이와 같이 표현을 제한할 필요는 없다.
상기 수학식 10 내지 수학식 12를 살펴보면, 지원하고자 하는 블록 크기 Z를 먼저 복수개의 집합 또는 그룹으로 구분하였다. 본 발명에서는 편의상 블록 크기에 대한 그룹의 구분을 상기 블록 크기에 대한 값의 범위와 블록 크기가 증가하는 값에 따라 구분하였으나 다양한 방법으로 블록 크기를 구분할 수 있음은 자명하다. 예를 들어 특정 배수 또는 약수 관계에 있는 블록 크기들을 그룹으로 분류하거나, 특정 정해진 숫자에 대한 나머지가 같은 블록 크기들로 구분하는 등 다양한 방법이 존재할 수 있다.
각 그룹 Zi에서 블록 크기 값들이 증가하는 폭을 의미하는 Di는 블록 크기 그룹에 대한 입도(粒度, Granularity)를 결정하는 값이다. 예를 들어 수학식 11내지 수학식12에 따르면, Z1과 Z2에 포함된 블록 크기의 개수는 각각 15개의 16개로 서로 다르지만 모두 1씩 증가하는 특징을 가지고 있다. 이와 같이 Di 값이 서로 같을 경우 입도가 같다고 표현한다. Z2와 Z3를 살펴보면, 서로 블록 크기의 개수가 16개로 동일하지만 D2 = 1, D3=2로서 서로 다르다. 이러한 경우 서로 입도가 다르며, D2가 D3에 비해 입도가 높다고 표현한다. 즉, Di 값이 작을수록 입도는 크며, 통상적으로 Di 값이 작아질수록 미세한 입도 (fine granularity)를 가진다고 표현한다.
QC-LDPC 부호의 설계에 있어서 입도에 대한 결정의 중요성에 대해 보다 자세히 설명한다.
만일 LDPC 부호화를 위해 필요한 패리티 검사 행렬을 생성하기 위해 모행렬 또는 기본 행렬이 정해져 있다고 하고 그 크기를 
이라 하자. 또한 편의상 상기 패리티 검사 행렬은 완전 계수를 가진다고 하면 앞서 설명한 바와 같이 정보어 비트와 부호어 비트의 수는 각각 (n-m)Z, nZ가 된다. 따라서 수학식 10 내지 수학식 12에 따르며, 만일 Z∈Zi이면, 상기 정보어 및 부호어 비트 수는 
및 
로 표현된다. (k=0,1,…) 결과적으로 정보어 비트 및 부호어 비트 수는 각각 (n-m)Xi 및 nXi 를 최소 값으로 하여 (n-m)Di 및 nDi 간격으로 증가함을 알 수 있다. 즉, 정보어 길이 또는 부호어 길이의 증가는 결국 모행렬 또는 기본 행렬이 정해져 있을 경우 Di에 의해서 결정된다.
만일 Di 값이 모두 1 일 경우에는 정보어 비트 및 부호어 비트 수는 각각 (n-m) 및 n 간격으로 증가함으로써 입도가 상당히 큼을 알 수 있다. 이와 같이 입도가 상당히 큰 경우에는 QC-LDPC 부호화를 적용하는데 있어서 길이에 대한 유연성을 극대화하여 지원할 수 있는 장점이 있다. (LDPC 부호의 경우 통상적인 단축(shortening) 및 천공(puncturing) 기법 등을 통해서도 길이에 대한 유연성을 지원 가능하나 본 발명의 요지에서 벗어나기 때문에 그에 대한 자세한 설명은 생략한다.)
하지만, 입도가 큰 경우 길이에 대한 유연성이 좋아지는 반면에 몇 가지 문제점이 있는데 이에 대해 다음과 같이 간단히 설명한다.
먼저 통상적으로 잘 설계된(well-designed) LDPC 부호 및 다른 선형 블록 부호는 길이가 길어짐에 따라 최소 거리(minimum distance) 특성이나 Tanner 그래프 상에서의 사이클 특성이 개선되기 때문에 부호화 성능 자체도 개선된다. 부호화 이득(coding gain)을 dB 단위의 SNR(signal-to-noise ratio)을 기준으로 표현할 때, 통상적으로 부호의 길이가 일정 비율로 증가할 때 부호화 이득 또한 대략적으로(approximately) 일정한 비율로 개선된다. (단, 부호어 길이가 점점 증가하면 부호화 성능이 Shannon Limit에 근접하기 때문에 부호화 성능 개선에 한계가 있어 이 효과는 조금씩 줄어든다.) 보다 구체적으로 말하면, 예를 들어 동일한 부호율에 대해, 부호어 길이가 500에서 1000 증가할 때 부호화 이득과 4000에서 8000으로 증가할 경우와 같이 그 부호어 증가 비율이 동일한 경우 부호화 이득 또한 유사한 특징이 있다. 반면에 부호어 길이가 500에서 1000 증가할 때 부호화 이득과 4000에서 4500으로 증가할 경우와 같이 그 부호어 증가 길이가 동일한 경우에는 비율이 동일한 경우에 비해 부호화 이득이 더 큰 차이가 난다. (통상적으로 후자의 경우가 부호화 이득의 개선 효과가 작다.) 이와 같이 부호화 이득의 개선은 부호어 길이의 증가 비율과 밀접한 관련이 있음을 알 수 있다.
따라서, 수학식 10 내지 12와 같이 만일 D_i 값이 모두 1로 설정할 경우에는 정보어 비트 및 부호어 비트 수는 각각 (n-m) 및 n 간격으로 증가하기 때문에 길이 유연성 (length flexibility) 측면에서는 분명 큰 장점이 있으나, 하드웨어 구현을 고려할 때 보다 복잡해 지는 단점이 있다. 또한, 부호어 길이가 증가할수록 부호어 길이 증가로 인한 성능 개선 효과는 점점 줄어들게 되므로 시스템에서 요구하는 하드웨어 구현 복잡도 대비 성능 개선 효과를 적절히 고려하여 Di 값을 설정하는 것이 좋은 시스템을 설계하는데 중요할 수 있다.
따라서 만일 시스템에서 부호어 또는 정보어 길이가 증가할 경우에 요구되는 성능 개선 효과가 일정 수준 이상일 경우에는 Z 값의 범위에 따라 Di 값을 1이 아닌 다른 값으로 설정할 수도 있다. 예를 들어 수학식 11 내지 수학식 12에 나타낸 것처럼 Z5에서의 최소 블록 크기 값 Z = 128 일 때, 정보어 및 부호어 길이가 128(n-m) 및 128n이 되는데 만일 입도를 높게 설정하여 Z5에 Z = 129가 포함한다면, 정보어 및 부호어 길이가 129(n-m) 및 129n인 경우를 생각하면 길이의 증가 비율이 최대 129/128이 되어, Z1에 대한 정보어 및 부호어 증가 비율의 최소값 15/14 (Z=14, 15인 경우에 해당) 보다 너무 작게 된다. 따라서 부호어 길이 증가에 따른 부호화 이득 효과가 매우 적을 것임을 쉽게 생각할 수 있다. 따라서 Z 값이 비교적 큰 경우에는 시스템에서 요구하는 부호화 이득을 얻기 위해 Di 값을 적절히 조절하여 사용하는 것이 보다 효율적이다.
수학식 10 내지 수학식 12에서는 편의상 하나의 블록 크기 집합에서는 Di 값을 정하여 일정한 입도를 가지는 경우에 대해서만 설명하였으나 이에 국한할 필요는 없다. 만일 블록 크기의 증가 길이가 일정하지 않을 경우에는 하나의 집합 안에 포함된 블록 크기들의 차이 중에서 그 절대값이 최소인 값이나 서로 이웃한 두 원소의 차이에 대한 평균값 또는 중간값(median) 등을 그 집합의 입도로 나타낼 수 있다. 즉, 만일 하나의 블록 크기 집합이 {64, 68, 76, 84, 100}과 같이 주어져 있을 경우 편의상 입도를 두 원소 사이의 가장 작은 차이 값인 4로 정의하거나, 서로 이웃한 두 원소의 차이인 4, 8, 8, 16의 평균 값인 9로 정의하거나 중간 값인 8로 정의할 수도 있다.
Di 값을 모두 1로 설정하는 것과 같이 입도가 높은 경우에, 길이에 대한 유연성이 좋아지는 반면에 나빠지는 또 다른 특징은 좋은 QC-LDPC 부호 설계의 어려움이다.
통상적으로 LDPC 부호화를 적용하는 시스템은 서로 독립적인 패리티 검사 행렬을 많이 가지게 되면 구현 복잡도가 높아지는 단점으로 인해, 리프팅 방법과 같이 복수 개의 패리티 검사 행렬이 하나의 지수 행렬 또는 LDPC 수열에 대응되는 방법을 이용하여 LDPC 부호화를 수행하도록 설계된다. 하지만, 다음 참조문헌 [Myung2005]을 참조하면, 통상적으로 QC-LDPC 부호는 패리티 검사 행렬의 모행렬 (또는 기본행렬)과 지수 행렬 및 블록 크기에 따라 특수한 Tanner 그래프 상의 사이클 특성을 가지게 되는데, 만일 하나의 지수 행렬 또는 LDPC 수열로부터 다양한 블록 크기에 대해 패리티 검사행렬을 지원하게 될 경우에는 상기 사이클 특성을 모든 블록 크기에 대해 좋게 유지하는 것이 매우 어려운 문제이다. 이는 블록 크기의 종류가 많아지면 많아질수록 더욱 어려워진다.
Reference [Myung2005]
S. Myung, K. Yang, and J. Kim, "Quasi-Cyclic LDPC Codes for Fast Encoding," IEEE Transactions on Information Theory. vol. 51, No.8, pp. 2894-2901, Aug. 2005.
상기 참조문헌[Myung2005]를 참고하여 QC-LDPC 부호의 사이클 특성에 대해 간단히 설명하면 다음과 같다. 먼저, 다음 수학식 13과 같이 모행렬 상에서 4-사이클을 이루는 순환 순열 행렬 4개를 가정한다. 여기서 순환 순열 행렬의 크기는 
라 가정한다.
[수학식 13]
참조문헌[Myung2005]에 의하면, 다음 수학식 14를 만족하는 최소 양의 정수 r이 존재할 경우에 상기 수학식 13에 대응되는 패리티 검사 행렬의 Tanner 그래프 상에서 길이가 4r 인 사이클이 존재한다.
[수학식 14]
예를 들어 도3a와 같이 Z=6, a1=a2=0, a3=a4=1인 경우 a1-a2+a3-a4=0이므로 Tanner 그래프 상에서 4-사이클이 유도됨을 쉽게 알 수 있다. 또한 3b와 같이 Z=6, a1=a2=0, a3=3, a4=1일 경우 
이므로, 12-사이클이 유도 됨을 쉽게 알 수 있다.
이상과 같이 QC-LDPC 부호는 패리티 검사 행렬의 모행렬 (또는 기본행렬)과 지수 행렬 및 블록 크기에 따라 특수한 Tanner 그래프 상의 사이클 특성을 가지게 되는데, 만일 하나의 지수 행렬 또는 LDPC 수열로부터 다양한 블록 크기에 대해 패리티 검사행렬을 지원하게 될 경우에는 상기 수학식 13 내지 수학식 14에 나타낸 것처럼 지수 행렬은 고정되어 있어도 수학식 14에서 모듈로 Z (modulo Z)에 의한 연산으로 인해 그 계산 값이 변하게 되어 사이클 특성이 달라질 수 있다. 따라서 블록 크기의 종류가 많아질수록 사이클 특성이 나빠지게 될 가능성이 높아짐은 자명하다.
따라서, 상기 수학식 10 내지 수학식 12의 예처럼, 특정 블록 크기의 집합에서는 입도를 적절히 설정하여 지원하고자 하는 블록 크기의 개수를 조절함으로써 부호의 설계를 용이하게 할 수 있다.
이상에서 설명한 것처럼, 본 발명에서 제안하는 리프팅 방식은 입도가 적절히 설정된 복수 개의 블록 크기 그룹으로 구분하는 방법을 제안한다. 구체적인 실시 예로서는 상기 복수 개의 그룹 중에서 최소한 2개의 그룹은 입도가 다름을 특징으로 한다. 또 다른 실시 예로는 하나의 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 다른 하나의 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최소값 보다 크거나 같은 특징을 만족하는 최소한 2개의 블록 크기에 대한 그룹이 있음을 특징으로 한다. 또 다른 실시 예로서는 상기 입도에 대한 특징과 블록 크기에 대한 증가 비율에 대한 특징을 동시에 만족함을 특징으로 한다.
도 4는 본 발명의 일 실시 예에 따른 송신 장치 블록 구성도이다.
구체적으로, 도 4과 같이, 송신 장치(300)는 가변 길이 입력 비트들을 처리하기 위해, 세그멘터이션부(310), 제로 패딩부(320), LDPC 부호화부(330), 레이트 매칭부(340), 변조부(350) 등을 포함할 수 있다. 레이트 매칭부(340)은 인터리버(341) 및 천공/리피티션(repetition)/제로 제거부(342) 등을 포함할 수 있다.
여기에서, 도 4에 도시된 구성 요소는, 가변 길이 입력 비트들에 대한 부호화 및 변조를 수행하는 구성 요소로서, 이는 일 예일 뿐이며, 경우에 따라 도 4에 도시된 구성요소 중 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.
한편, 송신 장치(300)는 필요한 파라미터(가령, 입력 비트 길이, ModCod(modulation and code rate), 제로 패딩 (또는 단축)을 위한 파라미터, LDPC 부호의 부호율/부호어 길이, 인터리빙(interleaving)을 위한 파라미터, 리피티션(repetition) 및 펑처링(puncturing) 등을 위한 파라미터 및 변조 방식 등)를 결정하고, 결정된 파라미터를 기초로 부호화하여 수신 장치(400)로 전송할 수 있다.
입력 비트들의 수가 가변적이라는 점에서, 입력 비트들의 수가 기설정된 값보다 큰 경우, 기설정된 값 이하의 길이를 갖도록 세그먼테이션 될 수 있다. 또한 세그먼트된 블록 각각은 하나의 LDPC 코딩된 블록에 대응될 수 있다. 다만, 입력 비트들의 수가 기 설정된 값보다 작거나 같은 경우, 세그먼테이션 되지 않는다. 입력 비트들은 하나의 LDPC 코딩된 블록에 대응될 수 있다.
한편, 송신 장치(300)는 부호화, 인터리빙 및 변조에 이용되는 각종 파라미터를 기저장하고 있을 수 있다. 여기에서, 부호화에 이용되는 파라미터는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보가 될 수 있다. 그리고, 인터리빙에 이용되는 파리미터는 인터리빙 룰에 대한 정보가 될 수 있으며, 변조에 이용되는 파리미터는 변조 방식에 대한 정보가 될 수 있다. 또한 펑처링에 관한 정보는 펑처링 길이가 될 수 있다. 또한 리피티션에 관한 정보는 리피티션 길이가 될 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 순환 행렬의 지수 값을 저장 할 수 있다.
이 경우, 송신 장치(300)를 구성하는 각 구성 요소를 이러한 파라미터를 이용하여 동작을 수행할 수 있다.
한편, 도시하지 않았지만 경우에 따라 송신 장치(300)는 송신 장치(300)의 동작을 제어하기 위한 제어부(미도시)를 더 포함할 수도 있다.
도 5는 본 발명의 일 실시 예에 따른 수신 장치 블록 구성도이다.
구체적으로, 도 5와 같이, 수신 장치(400)는 가변 길이 정보들을 처리하기 위해, 복조부(410), 레이트 디매칭부(420), LDPC 복호화부(430), 제로 제거부(440) 및 디세그멘테이이션부(450) 등을 포함할 수 있다. 레이트 디매칭부(420)는 LLR(log likelihood ratio) 삽입부(422), LLR 컴바이너(423), 디인터리버(424) 등을 포함할 수 있다.
여기에서, 도 5에 도시된 구성요소는, 도 5에 도시된 구성요소에 대응되는 기능을 수행하는 구성요소로서, 이는 일 예일 뿐이고 경우에 따라 일부는 생략 또는 변경될 수 있고, 다른 구성요소가 더 추가될 수도 있다.
본 발명에서의 패리티 검사 행렬은 메모리를 이용하여 독출할 수도 있고, 송신 장치 또는 수신 장치에서 사전에 주어질 수도 있고, 송신 장치 또는 수신 장치에서 직접 생성될 수도 있다. 또한 송신 장치는 상기 패리티 검사 행렬에 대응되는 수열 또는 지수 행렬 등을 저장 또는 생성하여 부호화에 적용할 수 있다. 마찬가지로 수신 장치에서도 상기 패리티 검사 행렬에 대응되는 수열 또는 지수 행렬 등을 저장 또는 생성하여 복호화에 적용될 수 있음은 물론이다.
이하에서는 도 5를 기반으로 수신기 동작에 대한 구체적인 설명을 하도록 한다.
복조부(410)는 송신 장치(300)로부터 수신된 신호를 복조한다.
구체적으로, 복조부(410)는 송신 장치(300)의 변조부(350)에 대응되는 구성요소로, 송신 장치(300)로부터 수신된 신호를 복조하여, 송신 장치(300)에서 전송한 비트들에 대응되는 값들을 생성할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 변조한 변조 방식에 대한 정보를 기저장할 수 있다. 이에 따라, 복조부(410)는 모드에 따라 송신 장치(300)로부터 수신된 신호를 복조하여, LDPC 코드워드 비트들에 대응되는 값들을 생성할 수 있다.
한편, 송신 장치(300)에서 전송한 비트들에 대응되는 값은 LLR(Log Likelihood Ratio) 값일 수 있다.
구체적으로, LLR 값은 송신 장치(300)에서 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또는, LLR 값은 비트 값 자체가 될 수 있으며, 또한, LLR 값은 송신 장치(300)에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
상기 복조부(410)는 LLR 값에 대한 멀티플렉싱(미도시)을 수행하는 과정을 포함한다. 구체적으로, 송신 장치(300)의 비트 디먹스(미도시)에 대응되는 구성요소로, 비트 디먹스(미도시)에 대응되는 동작을 수행할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)가 디멀티플렉싱 및 블록 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 먹스(미도시)는 셀 워드에 대응되는 LLR 값에 대해 비트 디먹스(미도시)에서 수행된 디멀티플렉싱 및 블록 인터리빙 동작을 역으로 수행하여, 셀 워드에 대응되는 LLR 값을 비트 단위로 멀티플렉싱할 수 있다.
레이트 디매칭부(420)은 복조부(410)로부터 출력되는 LLR 값에 LLR 값을 삽입할 수 있다. 이 경우, 레이트 디매칭부(420)는 복조부(410)로부터 출력되는 LLR 값들의 사이에 미리 약속된 LLR 값들을 삽입할 수 있다.
구체적으로, 레이트 디매칭부(420)는 송신 장치(300)의 레이트 매칭부(340)에 대응되는 구성요소로, 인터리버(341), 제로 제거 및 펑처링/리피티션/제로 제거부(342)에 대응되는 동작을 수행할 수 있다.
먼저, 레이트 디매칭부(420)는 상기 송신기의 인터리버(341)에 상응하도록 디인터리빙 하도록 한다. 디인터리버(424)의 출력 값들은 LLR 삽입부(422)에서 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치에 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 패딩되었던 제로 비트들 즉, 쇼트닝된 제로 비트들에 대응되는 LLR 값은 ∞ 또는 -∞가 될 수 있다. 하지만, ∞ 또는 -∞는 이론적인 값이며, 실질적으로는 수신 장치(400)에서 이용되는 LLR 값의 최대값 또는 최소값이 될 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)가 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 레이트 디매칭부(420)는 LDPC 코드워드에서 제로 비트들이 패딩되었던 위치를 판단하고, 해당 위치에 쇼트닝된 제로 비트들에 대응되는 LLR 값을 삽입할 수 있다.
또한, 레이트 디매칭부(420)의 LLR 삽입부(422)에서는 LDPC 코드워드에서 펑처링된 비트들의 위치에 펑처링된 비트들에 대응되는 LLR 값을 삽입할 수 있다. 이 경우, 펑처링된 비트들에 대응되는 LLR 값은 0이 될 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 펑처링을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 삽입부(422)는 LDPC 패리티 비트들이 펑처링된 위치에 그에 대응되는 LLR 값을 삽입할 수 있다.
LLR 컴바이너(423)는 LLR 삽입부(422) 및 복조부(410)에서 출력되는 LLR 값을 컴바인 즉, 합산할 수 있다. 구체적으로, LLR 컴바이너(423)는 송신 장치(300)의 펑처링/리피티션/제로 제거부(342)에 대응되는 구성요소로, 리피티션부(342)에 대응되는 동작을 수행할 수 있다. 먼저, LLR 컴바이너(423)는 리피티션된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 리피티션된 비트들 생성에 기초가 된 비트들 즉, 리피티션 대상으로 선택되었던 LDPC 패리티 비트들에 대한 LLR 값일 수 있다.
즉, 상술한 바와 같이, 송신 장치(300)는 LDPC 패리티 비트들에서 비트들을 선택하고, 이들을 LDPC 정보어 비트들 및 LDPC 패리티 비트들 사이에서 리피티션시켜 수신 장치(400)로 전송하게 된다.
이에 따라, LDPC 패리티 비트들에 대한 LLR 값은 리피티션된 LDPC 패리티 비트들에 대한 LLR 값 및 리피티션되지 않은 LDPC 패리티 비트들 즉, 부호화에 의해 생성된 LDPC 패리티 비트들에 대한 LLR 값으로 구성될 수 있다. 따라서, LLR 컴바이너(423)는 동일한 LDPC 패리티 비트들에 LLR 값들을 컴바인할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 리피티션을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 리피티션된 LDPC 패리티 비트들에 대한 LLR 값을 판단하고, 이를 리피티션의 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.
또한, LLR 컴바이너(423)는 재전송 혹은 IR(Increment Redundancy)된 비트들에 대응되는 LLR 값을 다른 LLR 값과 컴바인할 수 있다. 여기에서, 다른 LLR 값은 송신 장치(300)에서 재전송 혹은 IR된 비트들 생성에 기초가 된 LDPC 부호어 비트들 생성을 위해 선택되었던 비트들에 대한 LLR 값일 수 있다.
즉, 상술한 바와 같이, 송신 장치(300)는 HARQ를 위하여 NACK이 발생할 경우 부호어 비트들중 일부 비트들 혹은 모든 비트들을 수신 장치(400)로 전송할 수 있다.
이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR을 통해 수신된 비트들에 대한 LLR 값을 이전 프레임을 통해 수신되는 LDPC 코드워드 비트들에 대한 LLR 값과 컴바인할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 재전송 혹은 IR비트들 생성을 위해 이용한 파라미터에 대한 정보를 기저장할 수 있다. 이에 따라, LLR 컴바이너(423)는 재전송 혹은 IR비트들의 수에 대한 LLR 값을 판단하고, 이를 재전송 비트들의 생성에 기초가 된 LDPC 패리티 비트들에 대한 LLR 값과 컴바인할 수 있다.
디인터리버(424)는 LLR 컴바이너(423)에서 출력되는 LLR 값을 디인터리빙 할 수 있다.
구체적으로, 디인터리버부(424)는 송신 장치(300)의 인터리버(341)에 대응되는 구성요소로, 인터리버(341)에 대응되는 동작을 수행할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)가 인터리빙을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디인터리버(424)는 LDPC 코드워드 비트들에 대응되는 LLR 값에 대해 인터리버(341)에서 수행된 인터리빙 동작을 역으로 수행하여, LDPC 코드워드 비트들에 대응되는 LLR 값을 디인터리빙 할 수 있다.
LDPC 복호화부(430)는 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행할 수 있다.
구체적으로, LDPC 복호화부(430)는 송신 장치(300)의 LDPC 부호화부(330)에 대응되는 구성요소로, LDPC 부호화부(330)에 대응되는 동작을 수행할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 모드에 따라 LDPC 부호화를 수행하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, LDPC 복호화부(430)는 모드에 따라 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행할 수 있다.
예를 들어, LDPC 복호화부(430)는 합곱 알고리즘에 기반한 반복 복호 방식에 기초하여 레이트 디매칭부(420)에서 출력되는 LLR 값에 기초하여 LDPC 복호화를 수행하고, LDPC 복호화에 따라 에러가 정정된 비트들을 출력할 수 있다.
제로 제거부(440)는 LDPC 복호화부(430)에서 출력되는 비트들에서 제로 비트들을 제거할 수 있다.
구체적으로, 제로 제거부(440)는 송신 장치(300)의 제로 패딩부(320)에 대응되는 구성요소로, 제로 패딩부(320)에 대응되는 동작을 수행할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)에서 제로 비트들을 패딩하기 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 제로 제거부(440)는 LDPC 복호화부(430)에서 출력되는 비트들에서 제로 패딩부(320)에서 패딩되었던 제로 비트들을 제거할 수 있다.
디세그먼테이션부(450)는 송신 장치(300)의 세그먼테이션부(310)에 대응되는 구성요소로, 세그먼테이션부(310)에 대응되는 동작을 수행할 수 있다.
이를 위해, 수신 장치(400)는 송신 장치(300)가 세그먼테이션을 위해 이용하였던 파라미터에 대한 정보를 기저장하고 있을 수 있다. 이에 따라, 디세그먼테이션부(450)는 제로 제거부(440)에서 출력되는 비트들 즉, 가변 길이 입력 비트들에 대한 세그먼트들을 결합하여, 세그먼테이션 전의 비트들을 복원할 수 있다.
한편, LDPC 부호는 도 2에서 나열한 이분 그래프 상에서 합곱 알고리즘에 기반한 반복 복호 알고리즘을 사용하여 복호할 수 있으며, 합곱 알고리즘은 메시지 패싱 알고리즘의 일종이다.
이하에서는, 도 6a, b를 참조하여 LDPC 복호화 시 일반적으로 사용되는 메시지 패싱 동작에 대해서 설명하기로 한다.
도 6a, b는 LDPC 복호화를 위해 임의의 검사 노드와 변수 노드에서 메시지 패싱 동작을 나타낸다.
도 6a에는 검사 노드 m(500)과 검사 노드 m(500)에 연결되는 다수의 변수 노드들(510, 520, 530, 540)이 도시되어 있다. 또한, 도시되어 있는 Tn',m은 변수 노드 n'(510)에서 검사 노드 m(500)으로 패싱되는 메시지를 나타내며, En,m은 검사 노드 m(500)에서 변수 노드 n(530)으로 패싱되는 메시지를 나타낸다. 여기서, 검사 노드 m(500)에 연결되어 있는 모든 변수 노드들의 집합을 N(m)이라고 정의하고, N(m)에서 변수 노드 n(530)을 제외한 집합을 N(m)＼n이라고 정의하기로 한다.
이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 15와 같이 나타낼 수 있다.
[수학식 15]
여기에서, Sign(En ,m)은 메시지 En ,m의 부호(sign)를 나타내고, 
은 메시지 En ,m의 크기(magnitude)를 나타낸다. 한편, 함수 
는 하기의 수학식 16와 같이 나타낼 수 있다.
[수학식 16]
한편, 도 6b에는 변수 노드 x(550)과 변수 노드 x(550)에 연결되는 다수의 검사 노드들(560, 570, 580, 590)이 도시되어 있다. 또한, 도시되어 있는 Ey' ,x은 검사 노드 y'(560)에서 변수 노드 x(550)로 패싱되는 메시지를 나타내며, Ty ,x은 변수 노드 x(550)에서 변수 노드 y(580)로 패싱되는 메시지를 나타낸다. 여기서, 변수 노드 x(550)에 연결되어 있는 모든 변수 노드들의 집합을 M(x)이라고 정의하고, M(x)에서 검사 노드 y(580)을 제외한 집합을 M(x)＼y라고 정의하기로 한다. 이 경우, 합곱 알고리즘에 기반한 메시지 업데이트(update) 규칙은 하기 수학식 17과 같이 나타낼 수 있다.
[수학식 17]
여기에서, Ex는 변수 노드 x의 초기 메시지 값을 의미한다.
또한, 노드 x의 비트 값을 판정할 경우에는 하기 수학식 18과 같이 나타낼 수 있다.
[수학식 18]
이 경우, Px값에 따라 노드 x에 대응하는 부호화 비트를 판정할 수 있다.
도 6a, b에서 상술한 방식은 일반적인 복호화 방법이라는 점에서 더 이상 구체적인 설명은 생략하도록 한다. 다만, 도 6a, b에서 설명한 방법 외에도 변수 노드와 검사 노드에서의 패싱되는 메시지 값을 결정하는 데 있어 다른 방법이 적용될 수도 있고, 이와 관련된 상세한 설명은 『Frank R. Kschischang, Brendan J. Frey, and Hans-Andrea Loeliger, "Factor Graphs and the Sum-Product Algorithm," IEEE TRANSACTIONS ON INFORMATION THEORY, VOL. 47, NO. 2, FEBRUARY 2001, pp498-519)』를 참고하기로 한다.
도 7은 본 발명의 일 실시 예에 따른 LDPC 부호화부의 세부 구성을 설명하기 위한 블록도이다.
Kldpc 개의 비트들은 LDPC 부호화부(600)를 위한 Kldpc 개의 LDPC 정보어 비트들 I=(i0,i1,..., 
)을 구성할 수 있다. LDPC 부호화부(600)는 Kldpc 개의 LDPC 정보어 비트들을 시스테매틱하게 LDPC 부호화하여, Nldpc 개의 비트들로 구성된 LDPC 코드워드 
=(c0,c1,..., cNldpc -1)=(i0,i1,..., iKldpc -1,p0,p1,...,pNldpc - Kldpc -1)를 생성할 수 있다.
상기 수학식 1에서 서술한 바와 같이 상기 LDPC 코드워드와 패리티 검사 행렬의 곱이 제로 벡터가 되도록 부호어를 결정하는 과정을 포함한다.
도 7에 따르면, 부호화 장치(600)는 LDPC 부호화부(610)를 포함한다. LDPC 부호화부(610)는 패리티 검사 행렬 또는 그에 대응되는 지수행렬 또는 수열에 기초하여 입력 비트들에 대해 LDPC 부호화를 수행하여 LDPC 부호어를 생성할 수 있다. 이 경우, LDPC 부호화부(610)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 부호화를 수행할 수 있다.
한편, 부호화 장치(600)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 부호화부(610)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 상기 패리티 검사 행렬에 대한 정보는 본 발명에서 제시하는 패리티 행렬을 사용할 경우 순환 행렬의 지수 값에 대한 정보를 저장 할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 복호화 장치의 구성을 나타내는 블록도이다.
도 8에 따르면, 복호화 장치(1000)는 LDPC 복호화부(1010)를 포함할 수 있다.
LDPC 복호화부(1010)는 패리티 검사 행렬 또는 그에 대응되는 지수 행렬 또는 수열 에 기초하여 LDPC 부호어에 대해LDPC 복호화를 수행한다.
예를 들어, LDPC 복호화부(1010)는 반복 복호 알고리즘을 통해 LDPC 부호어 비트들에 대응되는 LLR(Log Likelihood Ratio) 값을 패싱하여 LDPC 복호화를 수행하여 정보어 비트들을 생성할 수 있다.
여기에서, LLR 값은 LDPC 부호어 비트들에 대응되는 채널 값으로, 다양한 방법으로 표현될 수 있다.
예를 들어, LLR 값은 송신 측에서 채널을 통해 전송한 비트가 0일 확률과 1일 확률의 비율에 Log를 취한 값으로 나타낼 수 있다. 또한, LLR 값은 경판정에 따라 결정된 비트 값 자체가 될 수 있으며, 송신 측에서 에서 전송한 비트가 0 또는 1일 확률이 속하는 구간에 따라 결정된 대표 값이 될 수도 있다.
이 경우, 송신 측은 도 7과 같은 LDPC 부호화부(610)를 이용하여 LDPC 부호어를 생성할 수 있다.
이 경우, LDPC 복호화부(1010)는 부호율(즉, LDPC 부호의 부호율)에 따라 서로 다르게 정의된 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행할 수 있다.
도 9은 본 발명의 다른 실시 예에 따른 LDPC 복호화부 구조도를 나타낸다.
한편, 상술한 바와 같이 LDPC 복호화부(1010)는 반복 복호 알고리즘을 사용하여 LDPC 복호화를 수행할 수 있으며, 이 경우, LDPC 복호화부(1010)는 도 9와 같은 구조로 구성될 수 있다. 다만, 반복 복호 알고리즘의 경우 이미 공지된 사항이라는 점에서, 도 9에 도시된 세부 구성 역시 일 예일 뿐이다.
도 9에 따르면, 복호화 장치(1100)는 입력 처리기(1101), 메모리(1102), 변수노드 연산기(1104), 제어기(1106), 검사노드 연산기(1108) 및 출력 처리기(1110) 등을 포함한다.
입력 처리기(1101)는 입력되는 값을 저장한다. 구체적으로, 입력 처리기(1101)는 무선 채널을 통해 수신되는 수신 신호의 LLR 값을 저장할 수 있다.
제어기(1104)는 무선 채널을 통해 수신되는 수신 신호의 블록의 크기(즉, 부호어의 길이), 부호율에 대응되는 패리티 검사 행렬을 기반으로 하여 변수 노드 연산기(1104)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값, 검사 노드 연산기(1108)에 입력되는 값의 개수 및 메모리(1102)에서의 주소 값 등을 결정한다.
메모리(1102)는 변수 노드 연산기(1104)와 검사 노드 연산기(1108)의 입력 데이터 및 출력 데이터를 저장한다.
변수 노드 연산기(1104)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 따라 메모리(1102)에서 데이터들을 입력 받아 변수 노드 연산을 한다. 이후, 변수 노드 연산기(1104)는 제어기(1106)에서 입력 받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 또한, 변수 노드 연산기(1104)에서는 입력 처리기(1101)와 메모리(1102)에서 입력 받은 데이터를 기반으로 하여 변수 노드 연산 결과를 출력 처리기(1110)에 입력한다. 여기에서, 변수 노드 연산은 도 6를 기반으로 상술한 바 있다.
검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 입력 데이터의 주소 정보 및 입력 데이터의 개수 정보에 기초하여 메모리(1102)에서 데이터들을 입력받아 검사 노드 연산을 한다. 이후, 검사 노드 연산기(1108)는 제어기(1106)에서 입력받은 출력 데이터의 주소 정보 및 출력 데이터의 개수 정보에 기초하여 변수 노드 연산 결과들을 메모리(1102)에 저장한다. 여기에서, 검사 노드 연산은 도 6을 기반으로 상술한 바 있다.
출력 처리기(1110)는 변수 노드 연산기(1104)로부터 입력받은 데이터를 기반으로 하여 송신 측의 부호어의 정보어 비트들이 0이었는지 1이었는지 경판정한 후, 그 경판정 결과를 출력하게 되고, 출력 처리기(1110)의 출력 값이 최종적으로 복호화된 값이 되는 것이다. 이 경우, 도 6에서 하나의 변수 노드로 입력되는 모든 메시지 값(초기 메시지 값과 검사 노드로부터 입력되는 모든 메시지 값들)을 더한 값을 기반으로 경판정 할 수 있다.
한편, 복호화 장치(1100)는 LDPC 부호의 부호율, 부호어 길이, 패리티 검사 행렬에 대한 정보를 기저장하기 위한 메모리(미도시)를 더 포함할 수 있으며, LDPC 복호화부(1010)는 이러한 정보를 이용하여 LDPC 부호화를 수행할 수 있다. 하지만, 이는 일 예일 뿐, 해당 정보들은 송신 측으로부터 제공될 수도 있다.
도 10는 본 발명의 다른 실시 예에 따른 전송 블록 구조도이다.
도 10를 참조하면, <Null> bit들을 세그먼트된 길이가 동일하도록 하기 위해 추가할 수 도 있다.
또한 <Null> bit들을 LDPC 부호의 정보 길이를 맞추기 위해 추가할 수도 있다.
이상에서는 다양한 길이의 LDPC 부호를 지원하는 통신 및 방송 시스템에 있어서, QC-LDPC 부호에 기반하여 다양한 블록 크기를 적용하는 방법에 대해서 살펴보았다.
다양한 블록 크기를 지원하는데 있어서 성능 개선과 길이 유연성 등을 고려하여, 입도(granularity)가 적절히 설정된 블록 크기들을 복수 개의 블록 크기 그룹으로 구분하여 지원하는 방법을 제안하였다. 이와 같이 블록 크기 그룹에 따라 적절한 입도를 설정함으로써 LDPC 부호의 패리티 검사 행렬 또는 그에 대응되는 지수 행렬 또는 수열을 설계하는데 이점이 있을 뿐만 아니라 적절한 성능 개선과 길이 유연성을 얻게 해준다.
다음으로는 상기 제안된 방법에서 부호화 성능을 더 개선하는 방법에 대해서 제안한다.
만일 수학식 7 내지 수학식 9에서 설명한 리프팅 방법처럼 하나의 LDPC 지수 행렬 또는 수열 등으로부터 모든 블록 크기에 대해 적절히 수열을 변환하여 사용할 경우에는 시스템 구현 시에 1개의 수열에 대해서만 구현하면 되기 때문에 많은 이점이 있다. 하지만, 수학식 13 내지 수학식 14에서 설명한 바와 같이, 지원하고자 하는 블록 크기의 종류가 많아질수록 모든 블록 크기에 대해 성능이 좋은 LDPC 부호를 설계하는 것은 매우 어려운 문제이다.
따라서 이러한 문제를 해결하기 위하여 쉽게 적용할 수 있는 방법은 LDPC 수열을 복수 개 사용하는 것이다. 예를 들어 수학식 11 내지 12의 예에서 살펴보면, 블록 크기 그룹 Z1, Z2, Z3, Z4, Z5에 대해 각각 서로 다른 LDPC 패리티 검사 행렬(또는 지수 행렬 또는 수열)을 사용하여 LDPC 부호화 및 복호화를 수행할 수 있다. 뿐만 아니라, 블록 크기 그룹 Z1, Z2는 하나의 LDPC 패리티 검사 행렬(또는 지수 행렬 또는 수열)을 사용하고, Z3, Z4는 다른 하나의 LDPC 패리티 검사 행렬(또는 지수 행렬 또는 수열)을 사용하고, Z5는 또 다른 하나의 LDPC 패리티 검사 행렬(또는 지수 행렬 또는 수열)을 사용하여 LDPC 부호화 및 복호화를 사용할 수 있다.
상기와 같이 복수 개의 LDPC 지수 행렬 또는 수열로부터 LDPC 부호화 및 복호화를 수행하는 경우는 1개의 LDPC 지수 행렬 또는 수열로부터 모든 블록 크기를 지원하는 경우에 비해, 지원해야 하는 블록 크기의 개수가 크게 줄어들기 때문에 좋은 부호화 성능을 가지는 LDPC 부호의 지수 행렬 또는 수열을 설계하는데 용이하다.
블록 크기 그룹 각각에 맞춰 LDPC 부호의 지수 행렬 또는 수열을 적절히 설계하여 1 개의 수열로부터 상기 블록 크기 그룹에 포함되어 있는 모든 블록 크기에 대해 LDPC 부호화 및 복호화를 수행할 수도 있다. 이와 같이 블록 크기 그룹 별로 각각의 LDPC 부호의 지수 행렬 또는 수열을 설계할 경우에는 1개의 지수 행렬에 대응되는 블록 크기의 개수가 그룹 내의 원소로 한정되기 때문에 부호의 설계가 보다 용이한 장점이 있어, 더 좋은 부호화 성능을 갖는 LDPC 부호를 설계 가능하게 된다.
LDPC 부호의 패리티 검사 행렬 또는 지수 행렬 또는 수열의 개수가 증가할수록 자명하게 부호화 성능은 개선될 수 있으나, 구현 복잡도는 증가하는 단점이 있을 수 있다. 따라서 시스템 설계 시 요구되는 조건에 따라 블록 크기 그룹의 개수와 LDPC 부호의 패리티 검사 행렬 또는 그에 대응된 지수 행렬 또는 LDPC 수열들의 개수를 적절히 결정하여 LDPC 부호를 설계해야 한다.
본 발명에서는 상기와 같이 LDPC 부호의 지수 행렬 또는 수열이 2개 이상일 경우에 구현 복잡도를 낮추는 방법을 다음과 같이 제안한다.
본 발명에서는 정해진 하나의 기본 행렬 상에서 상기 복수 개의 지수 행렬 또는 수열을 설계하는 방법을 제안한다. 즉, 기본 행렬은 1개이며, 상기 기본 행렬 상에서 LDPC 부호의 지수 행렬 또는 수열 등을 구하고, 상기 지수 행렬 또는 수열로부터 각 블록 크기 그룹에 포함된 블록 크기에 맞게 리프팅을 적용함으로써 가변 길이의 LDPC 부호화 및 복호화를 수행한다.
다시 말하면, 복수 개의 서로 다른 LDPC 부호의 지수 행렬 또는 수열에 대해 대응되는 패리티 검사 행렬의 기본 행렬들은 동일함을 특징으로 한다.
이와 같은 방식은 LDPC 부호의 지수 행렬 또는 LDPC 수열을 구성하는 원소 또는 숫자들은 서로 다른 값을 가질 수 있지만, 해당 원소 또는 숫자들의 위치는 정확히 일치하는 특징을 가진다. 이와 같이 지수 행렬의 또는 LDPC 수열들은 각각 순환 순열 행렬의 지수, 즉, 일종의 비트의 순환 순열 값을 의미하는데, 워소 또는 숫자들의 위치를 모두 동일하게 설정함으로써 해당 순환 순열 행렬에 대응되는 비트들의 위치를 파악하기가 용이하다.
본 발명의 또 다른 실시 예는, 상기 블록 크기 그룹 각각에 LDPC 부호의 지수 행렬 또는 수열을 1개씩 대응되도록 LDPC 부호화 및 복호화를 수행하는 시스템에서 구현 복잡도를 낮추는 방법이다. 상기 블록 크기 그룹의 개수와 LDPC 부호의 지수 행렬 또는 수열의 개수가 동일할 때, 상기 복수 개의 지수 행렬 또는 수열들은 모두 동일한 기본 행렬에 대응됨을 특징으로 한다. 즉, 기본 행렬은 1개이며, 상기 기본 행렬 상에서 LDPC 부호의 지수 행렬 또는 수열 등을 구하고, 상기 지수 행렬 또는 수열로부터 각 블록 크기 그룹에 포함된 블록 크기에 맞게 리프팅을 적용함으로써 가변 길이의 LDPC 부호화 및 복호화를 수행한다.
블록 크기 그룹 별로 리프팅 방식은 동일하게 또는 서로 다르게 적용할 수도 있다. 예를 들어, p번째 그룹에 주어진 지수 행렬을 
하고, 상기 그룹에 포함된 Z 값에 대응되는 지수 행렬을 
라 할 때, 다음 수학식 19와 같이 나타낼 수 있다.
[수학식 19]
상기 수학식 19와 같이 각 블록 크기 그룹별로 fp(x,Z)를 다르게 설정할 수도 있고, 일부는 동일하게 설정할 수도 있고, 모두 동일하게 설정할 수도 있다. 만일 상기 변환 함수를 fp (x,Z)=x (mod Z) 또는 fp (x,Z) = 
와 같이 Z에 따라 모듈로 (modulo) 또는 플로어링(flooring) 등을 적용하여 x 값이 변환되는 함수를 사용할 수도 있으며, Z 값에 무관하게 fp(x,Z)=x와 같이 간단하게 사용할 수도 있다. 후자의 경우는 각 그룹은 특별한 변환 과정 없이 각 그룹 별로 정의된 수열을 그대로 사용하는 경우이다. 또한 fp(x,Z)=
에서 Z'은 시스템의 요구 조건에 따라 적절한 값을 선택하거나 Z가 가질 수 있는 값 중에서 최대 값으로 결정하거나, p번째 블록 크기 그룹 내에서 Z가 가질 수 있는 값 중에서 최대 값으로 결정하거나 다양한 방법이 있을 수 있다.
결론적으로, 상기 본 발명의 실시 예는 복수 개의 블록 크기 그룹이 정해져 있고, 상기 블록 크기 그룹 별로 LDPC 지수 행렬 또는 수열이 정해져 있을 때, 결정된 블록 크기에 대응되는 그룹을 결정하고, 상기 그룹에 대응되는 LDPC 지수 행렬 또는 수열을 결정한 다음 LDPC 부호화 및 복호화를 수행하는데 있어서 상기 LDPC 지수 행렬 또는 수열에 대응되는 기본 행렬의 구조가 동일함을 특징으로 한다. 여기서 상기 LDPC 지수 행렬 또는 수열은 블록 크기 그룹 별로 모두 다를 수도 있으며, 일부 동일할 수도 있으나 최소한 2개 이상은 서로 다르다.
상기 본 발명의 또 다른 실시 예는 복수개의 블록 크기 그룹이 정해져 있고, 상기 블록 크기 그룹 별로 LDPC 지수 행렬 또는 수열이 정해져 있을 때, 결정된 블록 크기에 대응되는 그룹을 결정하고, 상기 그룹에 대응되는 LDPC 지수 행렬 또는 수열을 결정한 다음, LDPC 부호화 및 복호화를 수행하는데 있어서 상기 LDPC 지수 행렬 또는 수열에 대응되는 기본 행렬의 구조가 동일하며, 상기 블록 크기 그룹들에 대응되는 LDPC 지수 행렬 또는 수열 중 최소 1개 이상은 LDPC 부호화를 수행하기 전에 결정된 Z 값에 따라 변환됨을 특징으로 한다. 여기서 상기 LDPC 지수 행렬 또는 수열은 블록 크기 그룹 별로 모두 다를 수도 있으며, 일부 동일할 수도 있으나 최소한 2개 이상은 서로 다르다.
본 발명의 또 다른 실시 예로서 블록 크기 Z = 1, 2, 3, …, 14, 15, 16, 18, 20, …, 28, 30, 32, 36, 40, …, 52, 56, 60, 64, 72, 80, …, 112, 120, 128, 144, 160, …, 240, 256를 지원하는 경우에 대해서 살펴보자.
먼저 다음 수학식 20과 같이 6개의 그룹으로 구분하자.
[수학식 20]
Z1={1,2,3,…,7}, Z2={8,9,10,…,15}, Z3={16,18,20,…,30},
Z4={32,36,40,…,60}, Z5={64,72,80,…,120}, Z6={128,144,160,…,240,256}
이를 수학식 10과 비슷한 방법으로 표현하면 다음 수학식 21과 같다.
[수학식 21]
상기 수학식 20 및 수학식 21에 나타낸 블록 크기 그룹을 살펴보면, Z5에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 72/64 = 1.125이며, Z4에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최소값이 60/56 ~ 1.071이므로 전자의 값이 후자의 값보다 큼을 알 수 있다. 마찬가지로 Z6에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 144/128 = 1.125이며, Z5에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최소값이 120/112 ~ 1.071이므로 전자의 값이 후자의 값보다 큼을 알 수 있다.
이와 같이 최소한 2개 이상의 블록 크기 그룹 중에서 하나의 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 다른 하나의 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최소값 보다 크거나 같게 입도를 잘 설정하면, 적절한 부호화 이득을 얻을 수 있다. 특정 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 다른 하나의 블록 크기 그룹에 포함되어 있는 서로 이웃한 블록 크기에 대한 증가 비율의 최소값 보다 항상 작게 되도록 블록 크기 그룹들이 설정될 경우에는 정보어 또는 부호어 길이에 대한 유연성은 증가할 수 있으나, 부호어 길이 증가 대비 부호화 이득이 작게 되어 시스템의 효율성이 떨어지게 된다.
상기 본 발명의 실시예에서 설명한 블록 크기 그룹들에 대해 설계된 패리티 검사 행렬의 지수 행렬 또는 LDPC 수열에 대한 실시 예를 도 11 내지 도 16에 나타내었다.
상기 도 11 내지 도 16에 나타낸 LDPC 부호의 지수 행렬의 특징은 모두 도 17에 나타낸 기본 행렬을 가진다. (도 17의 행렬에서 빈 블록은 모두 원소가 0에 대응되는데 편의상 생략하였다.) 또한 각 지수 행렬에서 위 6 개의 행과 앞에서부터 38개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 11a 내지 도 11f는 도 11의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 11 의 각 부분은 각 부분에 기재된 도면 번호에 해당하는 행렬에 대응된다. 따라서, 도 11a 내지 도 11f가 결합하여 도 11과 같은 형태의 하나의 패리티 검사 행렬을 구성할 수 있다. 또한, 이는 도 12 내지 도 17에 대해서도 동일하게 적용될 수 있다.
상기 도 11 내지 도 16에 나타낸 지수 행렬의 또 다른 특징은 모두 39번째 열부터 98번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 7번째 행부터 66번째 행으로 구성된 60x98 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
결과적으로 상기 도 11내지 도 16에 나타낸 지수 행렬들은 모두 도 17에 나타낸 동일한 기본 행렬을 가지며, 6개의 행 블록과 38개의 행 블록으로 이루어진 차수가 2 이상인 패리티 검사 행렬을 가지는 LDPC 부호와 60개의 행 블록과 98 개의 열 블록으로 이루어진 복수 개의 단일 검사 부호와 연접된(concatenation) 형태의 패리티 검사 행렬들과 대응됨을 알 수 있다.
단일 패리티 검사 부호와의 연접 방식을 적용한 패리티 검사 행렬은 확장성이 용이하기 때문에 IR(Incremental Redundancy) 기법을 적용하는데 장점이 있다. 상기 IR 기법은 HARQ(Hybrid Automatic Repeat reQuest) 지원을 위해 중요한 기술이기 때문에 효율적이면서 우수한 성능을 가지는 IR 기법은 HARQ 시스템의 효율성을 증가시킨다. 상기 패리티 검사 행렬들에 기초한 LDPC 부호들은 단일 패리티 검사 부호로 확장된 부분을 이용하여 새로운 패리티를 생성하여 전송함으로써 효율적이면서 우수한 성능의 IR 기법을 적용할 수 있다.
도 11은 수학식 20에서 Z1={1,2,3,…,7}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 12는 상기 수학식 20에서 Z2={8,9,10,…,15}에 해당되는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며,도 13은 상기 수학식 20에서 Z3={16,18,20,…,30}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 14는 상기 수학식 20에서 Z4={32,36,40,…,60}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 15는 상기 수학식 20에서 Z5={64,72,80,…,120}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 16은 상기 수학식 20에서 Z6={128,144,160,…,240,256}에 해당되는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이다. 참고로 각 지수 행렬에서 비어 있거나 -1로 채워진 원소는 리프팅 시 Z×Z 크기의 0-행렬에 대응됨에 유의한다.
수학식 19에서 정의한 바와 같이 p번째 그룹 Zp에 주어진 지수 행렬을 
라 하고, 상기 그룹에 포함된 Z 값에 대응되는 지수 행렬을 
라 하자. 즉, 도 11 내지 도 16의 지수 행렬은 각각 E1, E2, E3, E4, E5, E6이다. 이때 다음 수학식 22와 같은 리프팅 함수를 적용하여 도 11 내지 도 16에 나타낸 LDPC 지수 행렬 또는 수열을 변환하여 사용할 수도 있다.
[수학식 22]
i) Z∈Z1,
ii) p=2,3,4,5,6, Z∈Zp,
상기 수학식 22에 따르면, 그룹 Z1에 포함된 블록 크기의 경우에는 도 11의 LDPC 지수 행렬 또는 수열에 블록 크기에 따라 변환을 적용한 경우이고, 나머지 Z2, Z3, Z4, Z5, Z6에 포함된 블록 크기들의 경우에는 도 12 내지 및 도 16에 포함된 LDPC 지수 행렬 및 수열을 블록 크기에 상관 없이 그대로 사용하는 경우를 의미한다. 이와 같이 경우에 따라서 LDPC 지수 행렬 및 수열에 블록 크기에 따라서 적절한 변환을 적용할 수도 있다.
상기 수학식 22의 i)와 같은 수열의 변환은 블록 크기에 따라 각각의 변환된 수열을 따로 저장하여 새로운 그룹으로 생성할 수도 있다. 예를 들어 상기 예제에서
Z=1인 경우와 Z= 2, 3인 경우, Z= 4, 5, 6, 7을 별개의 블록 크기 그룹으로 정의하고, 각각 Z = 1인 경우에 변환된 지수 행렬(도 17의 기본 행렬에 대응되는 지수 행렬)과 Z=2, 3인 경우에 변환된 지수 행렬, 그리고 Z=4, 5, 6, 7에 대해 변환된 지수 행렬을 별도로 저장하여 사용할 수도 있다. 이 경우에는 블록 크기 그룹의 개수와 저장할 지수 행렬의 개수가 늘어나는 단점이 있는데, 이러한 경우 복잡도 감소를 위해 수학식 22와 같이 블록 크기 그룹에 따라 적절한 리프팅 함수를 적용하여 보다 간단하게 LDPC 지수 행렬 및 수열에 기반한 LDPC 부호화 및 복호화 방법과 장치를 구현 가능하다.
상기 도 11 내지 도 16에 나타낸 지수 행렬들의 또 다른 특징은 R=32/38부터 R=32/98까지 지원 가능하도록 확장된 패리티 검사 행렬에 대응된다는 점이다. 지수 행렬의 앞 32개의 열들은 모두 정보어에 대응되기 때문에 블록 길이 Z에 대해 리프팅을 적용할 경우에 32Z 크기의 정보어에 대해 LDPC 부호화를 적용할 수 있다. 또한 패리티에 대응되는 33번째 열부터 98번째 열로 이루어진 총 66개의 열은 블록 길이 Z에 대해 리프팅을 적용할 경우에 최대 66Z 길이의 패리티 비트를 생성할 수 있다.
상기 도 11 내지 도 16에 나타낸 지수 행렬로부터 얻을 수 있는 패리티 검사 행렬에 대해 단축(shortening) 또는 천공(puncturing)과 같은 기법들을 적용하여 보다 다양한 부호율을 지원할 수도 있다. 예를 들어 패리티 비트 일부에 적절히 천공하여 전송하지 않으면 32/38 보다 높은 부호율을 쉽게 지원할 수도 있다. 경우에 따라서는 성능 개선을 위해 정보어 천공도 적용할 수 있다. 예를 들어 상기 지수 행렬들에서 앞쪽 2개의 열에 대응되는 정보어 비트를 천공하여 전송하지 않을 경우에는 부호율을 R=32/36부터 R=32/96까지 다양하게 지원 가능하다.
상기 도 11 내지 도 16에 나타낸 지수 행렬에 기반한 LDPC 부호화 및 복호화 과정의 실시 예에 대한 흐름도를 도 18 및 도 19에 나타내었다. 먼저 도 18의 (1810) 단계와 같이 정보어의 길이를 먼저 결정한다. 본 발명에서 정보어의 길이는 경우에 따라 CBS(code block size)라 표현하기도 한다. 그 다음으로는 (1820) 단계와 같이 상기 결정된 CBS에 맞는 LDPC 지수 행렬 또는 수열을 결정한 다음, 상기 지수 행렬 또는 수열을 기반으로 (1830)단계에서 LDPC 부호화를 수행한다. 구체적인 예로서 만일 (1810) 단계에서 CBS가 1280으로 결정되었다고 하자. 상기 도 11 내지 도 16의 지수 행렬은 모두 32개의 열에 정보어가 대응되므로, Z = 1280/32 = 40이 되기 때문에 상기 블록 크기 Z = 40은 Z4에 포함된다. 따라서 (1820) 단계에서 도 14에 해당하는 지수 행렬 또는 수열을 결정하여 (1830) 단계에서 상기 지수 행렬 또는 수열을 이용하여 LDPC 부호화를 수행할 수 있다.
LDPC 복호화 과정도 이와 유사하게 도 19와 같이 나타낼 수 있다. 만일 (1910) 단계에서 CBS가 1280으로 결정되면, (1920) 단계에서 도 14에 해당하는 지수 행렬 또는 수열을 결정하여 (1930) 단계에서 상기 지수 행렬 또는 수열을 이용하여 LDPC 복호화를 수행할 수 있다.
상기 도 11내지 도 16에 나타낸 지수 행렬에 기반한 LDPC 부호화 및 복호화 과정의 또 다른 실시 예에 대한 흐름도를 도 20 및 도 21에 나타내었다.
먼저 도 20의 (2010) 단계와 같이 전송하고자 하는 트랜스포트 블록 크기 TBS (Transport Block Size)의 크기를 결정한다. 만일, 시스템에서 주어진 채널 부호에서 한 번에 부호화를 적용할 수 있는 최대 정보어의 길이를 max CBS라 할 때, 상기 TBS의 크기가 max CBS 보다 클 경우에는 상기 트랜스포트 블록을 복수 개의 정보어 블록 (또는 코드 블록)으로 세그멘테이션(segmentation)하여 부호화를 수행하여야 한다. 상기 도 20에서는 (2020) 단계에서 상기 TBS가 max CBS 보다 큰지 작거나 같은지 판단한 다음에, 만일 더 큰 경우에는 (2030) 단계에서 상기 트랜스포트 블록을 세그멘테이션 하여 새롭게 CBS를 결정하고, 작거나 같은 경우에는 세그멘테이션 동작을 생략하고 상기 TBS를 CBS로 결정한 다음, (2040) 단계에서 상기 TBS 또는 CBS 값에 따라 적절히 LDPC 지수 행렬 또는 수열을 결정한다. 그 다음 (2050) 단계에서 상기 결정된 지수 행렬 또는 수열에 기반하여 LDPC 부호화를 수행한다.
구체적인 예로서 만일 (2010) 단계에서 TBS가 9216으로 결정되었다고 하고 시스템에서 주어진 max CBS = 8192라고 하자. 자명하게, (2020) 단계에서 TBS가 max CBS 보다 크다고 판단하기 때문에 (2030) 단계에서 적절히 세그멘테이션을 적용하여 CBS = 4608인 두 개의 정보어 블록 (또는 코드 블록)이 얻어진다. 상기 도 11 내지 도 16의 지수 행렬은 모두 32개의 열에 정보어가 대응되므로, Z = 4608/32 = 144이 되기 때문에 상기 블록 크기 Z = 144은 Z6에 포함된다. 따라서 (2040) 단계에서 도 16에 해당하는 지수 행렬 또는 수열을 결정하여 (2050) 단계에서 상기 결정된 지수 행렬 또는 수열을 이용하여 LDPC 부호화를 수행할 수 있다.
LDPC 복호화 과정도 이와 유사하게 도 21과 같이 나타낼 수 있다. 만일 (2110) 단계에서 TBS가 9216으로 결정되었다면, (2120) 단계에서 TBS가 max CBS 보다 크다고 판단하여 (2130) 단계에서 세그멘테이션이 적용된 CBS의 크기 4608을 결정한다. 만일 (2120) 단계에서 TBS가 max CBS 보다 작거나 같다고 판단될 경우에는 TBS가 곧 CBS와 동일하게 결정된다. 이로부터 (2140) 단계에서 LDPC 부호의 지수 행렬 또는 수열을 결정한 다음, (2150) 단계에서 상기 결정된 지수 행렬 또는 수열을 이용하여 LDPC 부호화를 수행할 수 있다.
상기 도 11 내지 도 16에 나타낸 지수 행렬에 기반한 LDPC 부호화 및 복호화 과정의 또 다른 실시 예에 대한 흐름도를 도 22 및 도 23에 나타내었다.
먼저 도 22의 (2210) 단계와 같이 전송하고자 하는 트랜스포트 블록 크기 TBS를 결정한다. (2220) 단계에서 상기 TBS가 max CBS 보다 큰지 작거나 같은지 판단한 다음에, 만일 더 큰 경우에는 (2230) 단계에서 상기 트랜스포트 블록을 세그멘테이션 하여 새롭게 CBS를 결정하고, 작거나 같은 경우에는 세그멘테이션 동작을 생략하고 상기 TBS를 CBS로 결정한 다음, (2240) 단계에서는 상기 CBS를 기반으로 LDPC 부호화에 적용할 블록 크기 (Z) 값을 결정한다. 다음 (2250) 단계에서 상기 TBS 또는 CBS 또는 블록 크기 (Z) 값에 따라 적절히 LDPC 지수 행렬 또는 수열을 결정한다. 그 다음 (2260) 단계에서는 상기 결정된 블록 크기와 지수 행렬 또는 수열에 기반하여 LDPC 부호화를 수행한다. 참고로 상기 (2250) 단계에서는 경우에 따라서 상기 결정된 블록 크기에 기반하여 상기 결정된 LDPC 지수 행렬 또는 수열을 변환 하는 과정이 포함될 수도 있다.
LDPC 복호화 과정도 이와 유사하게 도 23과 같이 나타낼 수 있다. 만일 (2310) 단계에서 TBS가 결정되었다면 (2320) 단계에서 TBS가 max CBS 보다 큰지 작거나 같은지 판단한 다음, TBS가 max CBS 보다 크다면 (2330) 단계에서 세그멘테이션이 적용된 CBS의 크기를 결정한다. 만일 (2320) 단계에서 TBS가 max CBS 보다 작거나 같다고 판단될 경우에는 TBS가 곧 CBS와 동일하게 결정된다. 이로부터 (2340) 단계에서 LDPC 복호화에 적용할 블록 크기(Z) 값을 결정한 다음, (2350) 단계에서 상기 TBS 또는 CBS 또는 블록 크기(Z) 값에 적절히 LDPC 지수 행렬 또는 수열을 결정한다. 그 다음에는 (2360) 단계에서 상기 결정된 블록 크기와 지수 행렬 또는 수열을 이용하여 LDPC 복호화를 수행할 수 있다. 참고로 상기 (2350) 단계에서는 경우에 따라서 상기 결정된 블록 크기에 기반하여 상기 결정된 LDPC 지수 행렬 또는 수열을 변환 하는 과정이 포함될 수도 있다.
상기 실시 예에 따르면 도 18내지 도 23의 (1820), (1920), (2040), (2140), (2250), (2350) 단계에서 LDPC 부호의 지수 행렬 또는 수열을 결정하는 과정은 TBS 또는 CBS 또는 블록 크기(Z) 중에 하나에 의해 결정되는 경우에 대해서 기술하였으나, 다양한 다른 방법이 존재할 수도 있다.
상기 도 13에 나타낸 지수 행렬에 대한 다른 실시 예로서 다른 지수 행렬을 도 24에 나타내었다. 다시 말해, 상기 도 24는 상기 수학식 20에서 Z3={16,18,20,…,30}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 17의 기본 행렬을 갖는다. 또한 수학식 22에 따른 리프팅 방법을 적용할 수 있다. (수학식 22에 따르면, Z3에 포함된 블록 크기 Z의 경우에는 지수 행렬의 원소에 대한 변환을 적용하지 않는다.) 이와 같이 기본 행렬은 같으면서 지수 행렬은 변경함으로써 보다 나은 성능을 얻을 수 있다.
또한, 도 24a 내지 도 24f는 도 24의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 24의 각 부분은 각 부분에 기재된 도면 번호에 해당하는 행렬에 대응된다. 따라서, 도 24a 내지 도 24f가 결합하여 도 24와 같은 형태의 하나의 패리티 검사 행렬을 구성할 수 있다. 또한, 이는 도 25 내지 도 30에 대해서도 동일하게 적용될 수 있다.
본 발명의 또 다른 실시 예로서 블록 크기 그룹을 다음 수학식 23과 같이 5개의 그룹으로 구분하자.
[수학식 23]
Z1={1,2,3,…,15}, Z2={16,18,20,…,30}, Z3={32,36,40,…,60}, Z4={64,72,80,…,120}, Z5={128,144,160,…,240,256}
이를 수학식 10과 비슷한 방법으로 표현하면 다음 수학식 24와 같다.
[수학식 24]
상기 수학식 23 및 수학식 24에 나타낸 블록 크기 그룹을 살펴보면, Z4에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 72/64 = 1.125이며, Z3에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최소값이 60/56 ~ 1.071이므로 전자의 값이 후자의 값보다 큼을 알 수 있다. 마찬가지로 Z5에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 144/128 = 1.125이며, Z4에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최소값이 120/112 ~ 1.071이므로 전자의 값이 후자의 값보다 큼을 알 수 있다.
상기 수학식 23의 실시 예에서 설명한 블록 크기 그룹들에 대해 설계된 패리티 검사 행렬의 지수 행렬 또는 LDPC 수열에 대한 실시 예를 도 25 내지 도 29에 나타내었다.
상기 도 25 내지 도 29에 나타낸 LDPC 부호의 지수 행렬의 특징은 모두 도 30에 나타낸 기본 행렬을 가진다. (도 30의 행렬에서 빈 블록은 모두 원소가 0에 대응되는데 편의상 생략하였다.) 또한 각 지수 행렬에서 위 6 개의 행과 앞에서부터 38개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 25a 내지 도 25f는 도 25의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 25는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 25a 내지 도 25f가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다. 또한, 이는 도 26 내지 도 30에 대해서도 동일하게 적용될 수 있다.
상기 도 25 내지 도 29에 나타낸 지수 행렬의 또 다른 특징은 모두 39번째 열부터 98번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 7번째 행부터 66번째 행으로 구성된 60x98 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
결과적으로 상기 도 25 내지 도 29에 나타낸 지수 행렬들은 모두 도 30에 나타낸 동일한 기본 행렬을 가지며, 6개의 행 블록과 38개의 행 블록으로 이루어진 차수가 2 이상인 패리티 검사 행렬을 가지는 LDPC 부호와 60개의 행 블록과 98 개의 열 블록으로 이루어진 복수 개의 단일 검사 부호와 연접된(concatenation) 형태의 패리티 검사 행렬들과 대응됨을 알 수 있다.
도 25는 수학식 23에서 Z1={1,2,3,…,15}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 26은 상기 수학식 23에서 Z2={16,18,20,…,30}에 해당되는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 27은 상기 수학식 23에서 Z3={32,36,40,…,60}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 28은 상기 수학식 23에서 Z4={64,72,80,…,120}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이며, 도 29는 상기 수학식 23에서 Z5={128,144,160,…,240,256}에 해당하는 블록 크기에 대해서 리프팅을 적용하기 위한 지수 행렬이다. 참고로 각 지수 행렬에서 비어 있거나 -1로 채워진 원소는 리프팅 시 Z×Z 크기의 0-행렬에 대응됨에 유의한다.
수학식 19에서 정의한 바와 같이 p번째 그룹 Zp에 주어진 지수 행렬을 
라 하고, 상기 그룹에 포함된 Z 값에 대응되는 지수 행렬을 
라 하자. 즉, 도 25 내지 도 29의 지수 행렬은 각각 E1, E2, E3, E4, E5 이다. 이때 다음 수학식 25와 같은 리프팅 함수를 적용하여 도 25 내지 도 29에 나타낸 LDPC 지수 행렬 또는 수열을 변환하여 사용할 수도 있다.
[수학식 25]
i) Z∈Z1,
ii) p=2,3,4,5, Z∈Zp,
상기 수학식 25에 따르면, 그룹 Z1에 포함된 블록 크기의 경우에는 도 25의 LDPC 지수 행렬 또는 수열에 블록 크기에 따라 변환을 적용한 경우이고, 나머지 Z2, Z3, Z4, Z5에 포함된 블록 크기들의 경우에는 도 26 내지 및 도 29에 포함된 LDPC 지수 행렬 및 수열을 블록 크기에 상관 없이 그대로 사용하는 경우를 의미한다. 이와 같이 경우에 따라서 LDPC 지수 행렬 및 수열에 블록 크기에 따라서 적절한 변환을 적용할 수도 있다.
상기 수학식 25의 i)와 같은 수열의 변환은 블록 크기에 따라 각각의 변환된 수열을 따로 저장하여 새로운 그룹으로 생성할 수도 있다. 예를 들어 상기 예제에서
Z=1인 경우와 Z= 2, 3인 경우, Z= 4, 5, 6, 7인 경우 , Z= 8, 9, …, 15를 별개의 블록 크기 그룹으로 정의하고, 각각 Z = 1인 경우에 변환된 지수 행렬(도 30의 기본 행렬에 대응되는 지수 행렬)과 Z=2, 3인 경우에 변환된 지수 행렬, Z=4, 5, 6, 7인 경우에 변환된 지수 행렬, 그리고 Z=8, 9, …, 15에 대해 변환된 지수 행렬을 별도로 저장하여 사용할 수도 있다. 이 경우에는 블록 크기 그룹의 개수와 저장할 지수 행렬의 개수가 늘어나는 단점이 있는데, 이러한 경우 복잡도 감소를 위해 수학식 25와 같이 블록 크기 그룹을 적절히 나누고 적절한 리프팅 함수를 적용하여 보다 간단하게 LDPC 지수 행렬 및 수열에 기반한 LDPC 부호화 및 복호화 방법과 장치를 구현 가능하다.
상기 도 25 내지 도 29에 나타낸 지수 행렬들의 또 다른 특징은 R=32/38부터 R=32/98까지 지원 가능하도록 확장된 패리티 검사 행렬에 대응된다는 점이다. 지수 행렬의 앞 32개의 열들은 모두 정보어에 대응되기 때문에 블록 길이 Z에 대해 리프팅을 적용할 경우에 32Z 크기의 정보어에 대해 LDPC 부호화를 적용할 수 있다. 또한 패리티에 대응되는 33번째 열부터 98번째 열로 이루어진 총 66개의 열은 블록 길이 Z에 대해 리프팅을 적용할 경우에 최대 66Z 길이의 패리티 비트를 생성할 수 있다.
상기 도 25 내지 도 29에 나타낸 지수 행렬로부터 얻을 수 있는 패리티 검사 행렬에 대해 단축(shortening) 또는 천공(puncturing)과 같은 기법들을 적용하여 보다 다양한 부호율을 지원할 수도 있다. 예를 들어 패리티 비트 일부에 적절히 천공하여 전송하지 않으면 32/38 보다 높은 부호율을 쉽게 지원할 수도 있다. 경우에 따라서는 성능 개선을 위해 정보어 천공도 적용할 수 있다. 예를 들어 상기 지수 행렬들에서 앞쪽 2개의 열에 대응되는 정보어 비트를 천공하여 전송하지 않을 경우에는 부호율을 R=32/36부터 R=32/96까지 다양하게 지원 가능하다.
본 발명에서 제안한 리프팅을 적용하여 다양한 길이의 QC-LDPC 부호를 생성할 수 있으나 적절한 단축(shortening) 또는 천공 (puncturing)등을 적절히 적용하면 보다 다양한 정보어 길이 및 부호율을 가지는 LDPC 부호화 기법을 적용할 수 있음은 자명하다. 다시 말해, 도 11 내지 도 16 또는 도 24 내지 도 29의 지수 행렬에 적절한 리프팅, 단축 또는 천공 등을 적절히 결합하여 적용할 경우 Incremental Redundancy 또는 HARQ 등의 지원이 용이해져 시스템 유연성(flexibility)을 보다 증대 시킬 수 있다.
본 발명의 또 다른 실시 예로서 먼저 블록 크기 그룹을 상기 수학식 23 및 수학식 24와 같이 구분하자.
상기 수학식 23 및 수학식 24의 실시 예에서 설명한 블록 크기 그룹들에 대해 설계된 패리티 검사 행렬의 지수 행렬 또는 LDPC 수열에 대한 실시 예를 도 31에 나타내었다.
도 31은 본 발명의 다른 실시예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 31에 나타낸 LDPC 부호의 지수 행렬의 특징은 도 32에 나타낸 기본 행렬을 가진다. (도 32의 행렬에서 빈 블록은 모두 원소가 0에 대응되는데 편의상 생략하였다). 도 32의 행렬은 130x162 크기의 기본 행렬을 도시한 도면이다. 또한 각 지수 행렬에서 위 6 개의 행과 앞에서부터 38개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 31a 내지 도 31o는 도 31의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 31은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 31a 내지 도 31o가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
마찬가지로 도 32a 내지 도 32o는 도 32의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 32는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 32a 내지 도 32o가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
상기 도 31에 나타낸 지수 행렬의 또 다른 특징은 모두 39번째 열부터 162번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 7번째 행부터 130번째 행으로 구성된 124x162 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
도 31의 지수 행렬을 
라 하고, 상기 그룹에 포함된 Z 값에 대응되는 지수 행렬을 
라 하자. 이때 다음 수학식 26과 같은 리프팅 함수를 적용하여 도 31에 나타낸 LDPC 지수 행렬 또는 수열을 변환하여 사용할 수도 있다.
[수학식 26]
결과적으로 상기 도 31 및 수학식 26에 나타낸 실시 예는 실질적으로 하나의 LDPC 수열 또는 지수 행렬로부터 하나의 리프팅 함수를 적용함으로써 각각의 복수개의 블록 크기 그룹에 포함된 블록 길이에 대해서 적절히 상기 LDPC 수열 또는 지수 행렬을 변환하여 사용하는 방법을 의미한다. 즉, 상기 실시 예는 블록 크기 그룹 내의 입도는 모두 다르게 설정하였지만, 하나의 LDPC 수열 또는 지수 행렬로부터 하나의 리프팅 함수를 적용하여 다양한 길이에 대한 LDPC 부호화를 적용하는 방법에 대한 실시 예이다.
본 발명의 또 다른 실시 예로서 블록 크기 그룹을 다음 수학식 27과 같이 7개의 그룹으로 구분하자.
[수학식 27]
Z1={2,3}, Z2={4, 5, 6, 7}, Z3={8,10,12,14}, Z4={16,20,24,28}, Z5={32,40,48,56}, Z6={64,80,96,112}, Z7 = {128,160,192,224,256}
도 33 및 도 34는 본 발명의 다른 실시예에 따른 LDPC 부호 지수 행렬을 도시한 도면이다.
도 33 및 도 34에 나타낸 LDPC 부호의 지수 행렬의 특징은 도 35에 나타낸 기본 행렬을 가진다. (도 35에서 빈 블록은 모두 원소가 0에 대응되는데 편의상 생략하였다). 도 35의 행렬은 66x98 크기의 기본 행렬을 도시한 도면이다. 또한 각 지수 행렬에서 위 6 개의 행과 앞에서부터 38개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 33a 내지 도 33f는 도 33의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 33은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 33a 내지 도 33f가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
마찬가지로 도 34a 내지 도 34f는 도 34의 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 34는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 34a 내지 도 34f가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
마찬가지로, 도 35a내지 도 35f는 도 35의 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 35는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 35a 내지 도 35f가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있으며, 본 발명에서 도 35는 기본 행렬을 나타낼 수 있다.
상기 도 33 및 도 34에 나타낸 지수 행렬의 또 다른 특징은 모두 39번째 열부터 98번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 7번째 행부터 66번째 행으로 구성된 60x98 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
도 33 및 도 34의 지수 행렬을 
라 하고, 상기 그룹에 포함된 Z 값에 대응되는 지수 행렬을 
라 하자. 이때 다음 수학식 28과 같은 리프팅 함수를 적용하여 도 33 및 도 34에 나타낸 LDPC 지수 행렬 또는 수열을 변환하여 사용할 수도 있다.
[수학식 28]
결과적으로 상기 도 33 및 도 34와 수학식 27 및 수학식 28에 나타낸 실시 예는 실질적으로 하나의 LDPC 수열 또는 지수 행렬로부터 하나의 리프팅 함수를 적용함으로써 각각의 복수개의 블록 크기 그룹에 포함된 블록 길이에 대해서 적절히 상기 LDPC 수열 또는 지수 행렬을 변환하여 사용하는 방법을 의미한다. 즉, 상기 실시 예는 블록 크기 그룹 내의 입도는 모두 다르게 설정하였지만, 하나의 LDPC 수열 또는 지수 행렬로부터 하나의 리프팅 함수를 적용하여 다양한 길이에 대한 LDPC 부호화를 적용하는 방법에 대한 실시 예이다.
본 발명의 또 다른 실시 예로서 블록 크기 그룹을 다음 수학식 27과 같이 구분하고, 수학식 28의 리프팅 방식을 동일하게 적용하는 LDPC 부호 지수 행렬을 도 36에 나타내었다. 도 36에 나타낸 LDPC 부호의 지수 행렬은 66x74 크기를 가지며, 도 35의 기본 행렬에서 9번째 열부터 24번째 열까지 총 16 개의 열을 제외한 부분 행렬을 기본 행렬로 가지고 있음을 특징으로 한다. 또한 상기 지수 행렬에서 위 6 개의 행과 앞에서부터 14개의 열로 구성된 6x14 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
이는 상기 도 33 내지 도 35에서 차수가 1인 열에 대응되는 열 블록과 행 블록을 제외한 부분 행렬의 크기가 6x38인 것과 비교할 때, 동일한 Z 값에 대해서 서로 다른 부호율 및 정보어 길이를 지원함을 알 수 있다.
일반적으로, 차수가 1인 단일 검사 부호 확장을 적용하기 전의 초기 지원 부호율이나 정보어 길이 등이 서로 다른 경우에는 기본 행렬이 서로 다를 수 밖에 없는데 상기 도 33 내지 도 36의 경우에는 도 35의 기본 행렬로부터 초기 지원 부호율 또는 정보어 길이에 따라 주어진 기본 행렬 또는 그 기본 행렬의 일부에 대응되는 지수 행렬을 사용하는 방법을 제안한다.
예를 들어 초기 지원 부호율이 (38 - 6)/(38 - a) 형태인 경우에는 상기 도 35의 기본 행렬을 가지는 도 33 또는 도 34의 지수 행렬을 이용하여 LDPC 부호화 및 복호화를 적용하고, 초기 지원 부호율이 (14 - 6)/(14 - b) 형태인 경우에는 상기 도 35의 기본 행렬을 일부를 기본 행렬로 가지는 도 36의 지수 행렬을 이용하여 LDPC 부호화 및 복호화를 적용한다. 이때, a, b 값은 정보어 천공에 대응되는 열 블록의 개수로 설정할 수 있으며, 서로 같은 값을 가질 수도 있다. 하지만, (38 - 6)/(38 - a)와 (14 - 6)/(14 - b)가 서로 다른 값을 가지거나 (38 - 6)Z에 대한 최대값과 (14 - 6)Z에 대한 최대값은 서로 다른 값을 가진다.
참고로, 도 36a 내지 도 36f는 도 36의 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 36은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 36a 내지 도 36f가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
일반적으로, LDPC 수열 또는 지수 행렬을 잘 설계할 경우에는 서로 다른 입도를 가지는 블록 크기 그룹에 따라서 리프팅 함수 또는 LDPC 수열 또는 지수 행렬을 모두 달리 적용할 필요 없이, 하나의 LDPC 수열 또는 지수 행렬과 하나의 리프팅 함수로 다양한 길이의 LDPC 부호화를 적용할 수 있다.
본 발명의 또 다른 실시 예로서 블록 크기 그룹을 다음 수학식 29와 같이 2개의 그룹으로 구분하자.
[수학식 29]
Z1={2, 4, 5, 8, 9, 10, 11, 16, 18, 20, 22, 32, 36, 40, 44, 64, 72, 80, 88, 128, 144, 160, 176, 256, 288, 320, 352}
Z2={3, 6, 7, 12, 13, 14, 15, 24, 26, 28, 30, 48, 52, 56, 60, 96, 104, 112, 120, 192, 208, 224, 240, 384}
상기 수학식 29에 나타낸 블록 크기 그룹 Z1, Z2는 포함되어 있는 블록 크기에 대한 입도가 서로 다를 뿐만 아니라 평균 입도도 각각 13.46과 16.67로 서로 다른 값을 가진다. 또한, Z1에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값이 4/2 = 2이며, 최소값은 11/10 = 22/20 = 44/40 = 88/80 = 176/160 = 352 / 320 = 1.1이다. 마찬가지로 Z2에 포함되어 있는 블록 크기 중에서 서로 이웃한 블록 크기에 대한 증가 비율의 최대값은 6/3 =2 이며, 최소 값은 15/14 = 30/28 = 60/56 = 120/112 = 240/224 ~ 1.07143 임을 알 수 있다. 즉, 수학식 29의 두 블록 크기 그룹 중에서 한 그룹에 대한 블록 크기 증가 비율의 최대값은 다른 그룹의 최소값보다 항상 크게 된다.
상기 수학식 29의 실시 예에서 설명한 블록 크기 그룹들에 대해 설계된 패리티 검사 행렬의 지수 행렬 또는 LDPC 수열에 대한 실시 예를 도 37 및 도 38에 나타내었다. 상기 도 37 및 도 38에 나타낸 LDPC 부호의 지수 행렬의 동일한 기본 행렬을 가진다는 특징이 있다. (도 37 및 도 38의 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 부분은 편의상 빈 블록으로 표현하였음에 유의한다. 경우에 따라서 -1 과 같은 특정된 값으로 표현 가능하다.)
도 37 및 도 38의 행렬은 90x112 크기의 기본 행렬을 도시한 도면이다. 또한 각 지수 행렬에서 위 5 개의 행과 앞에서부터 27개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 37a 내지 도 37i는 도 37의 패리티 검사 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 37은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 37a 내지 도 37i가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
마찬가지로 도 38a 내지 도 38i는 도 38의 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 38는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 38a 내지 도 38i가 결합하여 하나의 패리티 검사 행렬을 구성할 수 있다.
상기 도 37 및 도 38에 나타낸 지수 행렬의 또 다른 특징은 모두 28번째 열부터 112번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 6번째 행부터 90번째 행으로 구성된 85x112 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
도 37 및 도 38의 지수 행렬을 각각 
및 
라 하고, 상기 그룹들에 포함된 Z 값에 대응되는 지수 행렬을 
라 하자. 이때 도 37 및 도 38에 나타낸 LDPC 지수 행렬 또는 수열에 대해 다음 수학식 30과 같은 리프팅 함수에 기반하여 변환함으로써 각각의 Z 값에 맞는 LDPC 지수 행렬 또는 수열을 결정할 수 있다.
[수학식 30]
상기 수학식 30에 나타낸 리프팅은 다음 수학식 31과 같이 간단히 표현할 수도 있다.
[수학식 31]
상기 수학식 30 및 수학식 31 외에도 동일한 효과를 얻을 수 있는 다양한 방법으로 표현 가능하다.
상기 수학식 29 내지 수학식 31에서 나타낸 블록 크기 그룹 및 리프팅 방법을 이용하여 LDPC 부호화 및 복호를 수행하는 과정을 간단히 설명하면 다음과 같다.
송신기에서 블록 크기 (Z) 값이 결정되면, 상기 블록 크기 (Z) 값 (또는 그에 대응되는 TBS 또는 CBS 크기)에 따라 부호화에 사용할 LDPC 지수 행렬 또는 수열을 결정한다. 그 다음 단계에는 상기 결정된 블록 크기와 지수 행렬 또는 수열에 기반하여 LDPC 부호화를 수행한다. 참고로 상기 LDPC 부호화 단계 이전에는 상기 결정된 블록 크기에 기반하여 상기 결정된 LDPC 지수 행렬 또는 수열을 변환 하는 과정이 포함될 수도 있다. 또한 상기 LDPC 지수 행렬 또는 수열을 변환하는 과정은 상기 블록 크기가 포함되어 있는 블록 크기 그룹에 따라 수학식 30 또는 수학식 31과 같이 서로 다른 변환 방법을 적용할 수 있다. 이와 같이 LDPC 부호화 과정에서 블록 크기 그룹에 따라 서로 다른 변환 방법을 적용할 경우에는 상기 부호화 과정에서 기 결정된 블록 크기가 포함된 블록 크기 그룹을 결정하는 과정이 포함될 수도 있다.
LDPC 복호화 과정도 이와 유사하게 설명할 수 있다. LDPC 복호화에 적용할 블록 크기(Z) 값을 결정한 다음, 상기 블록 크기 (Z) 값 (또는 그에 대응되는 TBS 또는 CBS 크기)에 따라 복호화에 사용할 LDPC 지수 행렬 또는 수열을 결정한다. 그 다음 단계에는 상기 결정된 블록 크기와 지수 행렬 또는 수열에 기반하여 LDPC 복호화를 수행한다. 참고로 상기 LDPC 복호화 단계 이전에는 상기 결정된 블록 크기에 기반하여 상기 결정된 LDPC 지수 행렬 또는 수열을 변환 하는 과정이 포함될 수도 있다. 또한 상기 LDPC 지수 행렬 또는 수열을 변환하는 과정은 상기 블록 크기가 포함되어 있는 블록 크기 그룹에 따라 수학식 30 또는 수학식 31과 같이 서로 다른 변환 방법을 적용할 수 있다. 이와 같이 LDPC 복호화 과정에서 블록 크기 그룹에 따라 서로 다른 변환 방법을 적용할 경우에는 상기 부호화 과정에서 기 결정된 블록 크기가 포함된 블록 크기 그룹을 결정하는 과정이 포함될 수도 있다.
본 발명의 또 다른 실시 예로서 블록 크기 그룹을 다음 수학식 32와 같이 8개의 그룹으로 구분하자.
[수학식 32]
Z1 = {2, 4, 8, 16, 32, 64, 128, 256}
Z2 = {3, 6, 12, 24, 48, 96, 192, 384}
Z3 = {5, 10, 20, 40, 80, 160, 320}
Z4 = {7, 14, 28, 56, 112, 224}
Z5 = {9, 18, 36, 72, 144, 288}
Z6 = {11, 22, 44, 88, 176, 352}
Z7 = {13, 26, 52, 104, 208}
Z8 = {15, 30, 60, 120, 240}
상기 수학식 32의 블록 크기 그룹들의 특징은 서로 다른 입도를 가질 뿐만 아니라 이웃한 블록 크기의 비율이 모두 동일한 정수인 특징을 가지고 있다. 즉 다시 말해 각 블록 크기들은 서로 약수 또는 배수 관계에 있다.
p (p = 1, 2, …, 8)번째 그룹에 대응되는 지수 행렬(또는 LDPC 수열)을 각각 
라 하고, 상기 p번째 그룹에 포함된 Z 값에 대응되는 지수 행렬(또는 LDPC 수열)을 
라 할 때, fp (x,Z) = x (mod Z)를 이용하여 수학식 19와 같은 수열의 변환 방법을 적용한다고 하자. 즉, 예를 들어 블록 크기 Z가 Z = 28와 같이 결정된 경우에는 Z = 28이 포함되어 있는 4번째 블록 크기 그룹에 대응되는 지수 행렬(또는 LDPC 수열) 
에 대해서 Z = 28에 대한 지수 행렬(또는 LDPC 수열) 
의 각 원소 
를 다음 수학식 33과 같이 얻을 수 있다.
[수학식 33]
상기 수학식 33과 같은 변환은 간단히 다음 수학식 34와 같이 나타내기도 한다.
[수학식 34]
상기 수학식 32 내지 수학식 34를 고려하여 설계된 LDPC 부호의 지수 행렬 (LDPC 수열)을 도 39 내지 도 46에 나타내었다.
참고로, 이상에서는 도 19에서의 리프팅 또는 지수 행렬의 변환 방식에 대해 패리티 검사 행렬에 대응되는 지수 행렬 전체에 적용하는 것을 가정하여 설명하였지만, 상기 지수 행렬의 부분적으로도 적용 가능하다. 예를 들어 통상적으로 패리티 검사 행렬의 패리티 비트에 대응되는 부분 행렬은 효율적인 부호화를 위해서 특수한 구조를 가지는 경우가 많다. 이 경우에 리프팅에 의해 부호화 방법 또는 복잡도에 변화가 생길 수도 있다. 따라서 동일한 부호화 방법 또는 복잡도 유지를 위해서 패리티 검사 행렬에서 패리티에 대응되는 부분 행렬에 대한 지수 행렬의 일부에는 리프팅을 적용하지 않거나 정보어 비트에 대응되는 부분 행렬에 대한 지수 행렬에 적용하는 리프팅 방식과 서로 다른 리프팅을 적용할 수 있다. 다시 말하면, 지수 행렬 내에서 정보어 비트에 대응되는 수열에 적용하는 리프팅 방식과 패리티 비트에 대응되는 수열에 적용하는 리프팅 방식을 서로 다르게 설정할 수 있으며, 경우에 따라 패리티 비트에 대응되는 수열의 일부 또는 전체에는 리프팅을 적용하지 않아 수열 변환 없이 고정된 값을 사용할 수도 있다.
상기 수학식 32 내지 수학식 34에 기반한 실시 예에서 설명한 블록 크기 그룹들에 대해 설계된 LDPC 부호의 패리티 검사 행렬에 대응되는 지수 행렬 또는 LDPC 수열에 대한 실시 예를 도 39 내지 도 46에 순차적으로 나타내었다. (도 39 내지 도 46의 지수 행렬에서 빈 블록들은 ZxZ 크기의 영행렬에 대응되는 부분을 나타냄에 유의한다. 경우에 따라서 상기 빈 블록들은 -1 과 같은 특정된 값으로도 표현 가능하다.)상기 도 39 내지 도 46에 나타낸 LDPC 부호의 지수 행렬들은 동일한 기본 행렬을 가진다는 특징이 있다.
도 39 내지 도 46의 행렬은 46x68 크기의 지수 행렬 또는 LDPC 수열을 도시한 도면이다. 또한 각 지수 행렬에서 위 5개의 행과 앞에서부터 27개의 열로 구성된 부분 행렬은 차수가 1인 열이 없다. 이는 다시 말해 상기 부분 행렬로부터 리프팅을 적용하여 생성 가능한 패리티 검사 행렬은 차수가 1인 열 또는 열 블록이 없음을 의미한다.
또한, 도 39a 내지 도 39f는 도 39의 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 39는 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 39a 내지 도 39f가 결합하여 하나의 지수 행렬 또는 LDPC 수열을 구성할 수 있다. 마찬가지로 도 40 내지 도 46 또한 각 지수 행렬을 구분한 다음 각 부분을 확대하여 도시한 것이다.
상기 도 39 내지 도 46에 나타낸 지수 행렬의 또 다른 특징은 모두 28번째 열부터 68번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 지수 행렬들의 6번째 행부터 46번째 행으로 구성된 41x68 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
상기 도 39 내지 도 46에 나타낸 지수 행렬들은 각각 수학식 32에서 정의된 블록 크기 그룹을 고려하여 설계된 LDPC 부호에 대응된다. 하지만 시스템의 요구 사항에 따라서 상기 블록 크기 그룹에 포함된 모든 블록 크기를 반드시 지원할 필요는 없음은 자명하다. 예를 들어 시스템에서 지원하고자 하는 정보어(또는 코드 블록)의 크기의 최소값이 100 이상이라 하면, Z=2, 3, 4와 같은 경우는 사용되지 않을 수도 있다. 결과적으로 상기 도 39 내지 도 46에 나타낸 지수 행렬들은 각각 수학식 32에서 정의된 블록 크기 그룹(집합) 또는 각 그룹의 부분 집합에 대응되는 블록 크기를 지원할 수 있다.
또한 시스템에 따라 상기 도 39 내지 도 46에 나타낸 지수 행렬을 그대로 사용할 수도 있고, 그 일부만 사용될 수도 있다. 예를 들면, 상기 각 지수 행렬들의 위 5개의 행과 앞에서부터 27개의 열로 구성된 부분 행렬들과 단일 패리티 검사 부호에 대응되는 41x68 크기의 또 다른 지수 행렬을 연접하여 새로운 지수 행렬을 이용하여 LDPC 부호화 및 복호화를 적용할 수 있다.
마찬가지로 상기 도 39 내지 도 46의 지수 행렬에서 각각 위 5개의 행과 앞에서부터 27개의 열로 구성된 부분 행렬과 동일한 기본 행렬을 가지지만 그 지수 값 (또는 수열 값) 등이 다른 5x27 크기의 지수 행렬과 상기 도 39 내지 도 46의 지수 행렬에서 단일 패리티 검사 부호에 대응되는 41x68 크기의 지수 행렬 부분을 연접하여 또 다른 LDPC 부호화 및 복호화를 적용할 수도 있다.
일반적으로 LDPC 부호는 부호율에 따라 패리티 천공을 적용하여 부호율을 조절할 수 있다. 상기 도 39 내지 도 46에 나타낸 지수 행렬에 기반한 LDPC 부호는 차수가 1인 열에 대응되는 패리티 비트를 천공할 경우에는 LDPC 복호기에서 패리티 검사 행렬에서 해당 부분을 사용하지 않고 복호를 수행할 수 있기 때문에 복호 복잡도가 줄어드는 장점이 있다. 하지만, 부호화 성능을 고려할 경우에는 패리티 비트의 천공 순서 (또는 생성된 LDPC 부호어의 전송 순서)를 조절함으로써 LDPC 부호의 성능을 개선할 수 있는 방법이 있다.
예를 들어 상기 도 39내지 도 46에 대응되는 지수 행렬 중 앞 2개 열에 대응되는 정보어 비트를 천공하고, 차수가 1인 패리티 비트를 모두 천공하면 부호율이 22/25인 경우에 LDPC 부호어를 전송할 수 있게 된다. 하지만, 상기 도 39내지 도 46에 대응되는 지수 행렬 중 앞 2개 열에 대응되는 정보어 비트를 천공하고, 상기 지수 행렬들의 차수가 1인 28번째 열에 대응되는 패리티를 천공하지 않고, 만일 26번째 차수가 2인 열에 대응되는 패리티 비트들을 천공할 경우에도 마찬가지로 천공하면 부호율이 22/25인 LDPC 부호어를 전송할 수 있게 된다. 하지만 부호화 성능은 일반적으로 후자가 더 좋기 때문에 이와 같이 상기 도 39내지 도 46에 대응되는 지수 행렬을 이용하여 LDPC 부호어를 생성한 다음 적절히 레이트 매칭을 적용하면 성능이 더 개선될 수도 있다. 물론 상기 레이트 매칭을 고려하여 상기 지수 행렬에서의 열의 순서를 적절히 재정렬하여 LDPC 부호화에 적용할 수도 있다.
구체적인 실시 예로써 상기 도 39내지 도 46에 대응되는 지수 행렬에 기반하여 LDPC 부호화 및 복호화를 적용한다고 할 때, 다음과 같은 전송 순서를 정의할 수 있다. (하기 패턴들은 편의상 첫 번째 열을 0번째, 마지막 열을 67번째 열로 간주하여 도출되었다)
패턴 1:
2, 3, 4, …, 20, 21, 27, 22, 24, 26, 23, 25, 28, 29, 30, …, 67, 0, 1
패턴 2:
2, 3, 4, …, 20, 21, 27, 22, 26, 24, 23, 25, 28, 29, 30, …, 67, 0, 1
패턴 3:
2, 3, 4, …, 20, 21, 22, 27, 24, 26, 23, 25, 28, 29, 30, …, 67, 0, 1
패턴 4:
2, 3, 4, …, 20, 21, 22, 27, 26, 24, 23, 25, 28, 29, 30, …, 67, 0, 1
상기 패턴 1내지 패턴 4가 의미하는 바는 상기 패턴 순서에 해당하는 열에 대응되는 부호어 비트 순서로 전송됨을 의미한다. 다르게 말하면, 상기 패턴의 역순서대로 부호어 비트에 천공을 적용함을 의미한다.
패턴 5의 경우를 예를 들어 설명하면, 레이트 매칭을 위해 부호어에 천공을 적용할 경우에 먼저 1번째 열에 대응되는 Z 크기의 부호어 비트부터 시작해서 차례대로 필요한 길이만큼 천공을 적용함을 의미한다. (상기 패턴 1내지 패턴 4에서는 0과 1의 순서는 변경 가능하다)
이와 같은 레이트 매칭 방법은 위와 같은 패턴을 이용하여 적용할 수도 있고, 적절한 인터리빙 방법을 수행한 다음 순차적인 천공을 적용할 수도 있다.
또한 상기 패턴 또는 인터리빙 방식은 변조 차수에 따라 서로 다르게 적용하여 성능을 개선할 수도 있다. 즉, 고차 변조 방식의 경우에는 QPSK 방식인 경우와는 다른 패턴 또는 인터리빙 방식을 적용함으로써 성능을 개선할 수도 있다.
또한 상기 패턴 또는 인터리빙 방식은 변조 차수에 따라 서로 다르게 적용하여 성능을 개선할 수도 있다. 즉, 고차 변조 방식의 경우에는 QPSK 방식인 경우와는 다른 패턴 또는 인터리빙 방식을 적용함으로써 성능을 개선할 수도 있다.
또한 상기 패턴 또는 인터리빙 방식은 부호율 (또는 실제 전송 부호율)에 따라 다르게 적용하여 성능을 개선할 수도 있다. 즉, 특정 부호율 R_th보다 낮을 경우에는 상기 패턴 1부터 패턴 4에 해당하는 레이트 매칭 방식을 적용하고, R_th보다 커질 경우에는 위 패턴들과는 다른 패턴을 사용할 수 있다 (R_th와 같을 경우에는 사전에 정해진 방법에 따라 패턴을 선택 가능하다). 예를 들어, 부호율이 어느 정도 이상이 되어 패리티의 천공이 많이 필요할 경우에는 다음 패턴 5 또는 패턴 6을 이용하여, 즉, 레이트 매칭 순서를 변경할 수 있다. (패턴 5의 23 이후, 패턴 6의 26 이후에는 어떠한 순서를 적용하여도 상관 없다)
패턴 5:
2, 3, 4, …, 20, 21, 27, 22, 23, …
패턴 6:
2, 3, 4, …, 20, 21, 27, 25, 26, …
참고로, 하나의 열 블록에 대응되는 Z 개의 부호어 비트 단위로 전송함의 의미는 하나의 열 블록에 대한 부호어 비트가 순차적으로 전송 되는 동안 다른 다른 열 블록에 대응되는 부호어 비트가 전송되지 않음을 의미할 수 있다.
이와 같은 레이트 매칭 방법은 위와 같은 패턴을 이용하여 적용할 수도 있고, 부호어 비트에 적절한 인터리빙을 수행한 다음 시스템에서 기 결정된 위치부터 천공을 수행하는 방법을 적용할 수도 있다. 예를 들어 LTE 시스템에서 RV(redundancy version) 기법을 이용할 수도 있다. RV 기법의 예를 간단히 설명하면 다음과 같다.
먼저 패턴 5 및 패턴 6을 다음 패턴 7과 패턴 8와 같이 각각 변경한다.
패턴 7:
0, 1, 2, 3, 4, …, 20, 21, 27, 22, 23, …
패턴 8:
0, 1, 2, 3, 4, …, 20, 21, 27, 25, 26, …
그 다음 부호어에 대해 전송 시작 위치를 나타내는 RV-0의 값을 2로 설정하면, 부호율에 따라 0, 1 번째 열 블록에 대한 부호어 비트부터 천공이 취해지도록 설정 가능하다. 여기서 RV-0 값에 따라 다양한 초기 전송 순서를 결정할 수 있을 뿐만 아니라 RV-i 값을 적절히 잘 설정함으로써 HARQ 등의 LDPC 부호화 및 복호화의 응용 기술에도 적용 가능하다. 예를 들어 2부터 67번째 열 블록에 대한 부호어 비트가 모두 전송되고 난 다음에 추가적인 패리티 비트를 전송할 때, 순환적으로 0, 1 번째부터 시작하여 반복하여 추가적인 부호어 비트를 전송할 수도 있으며, RV-i 값들에 따라 다양한 방법으로 추가적인 부호어 비트를 전송할 수 있다.
또한 상기 패턴 또는 인터리빙 방식은 변조 차수에 따라 서로 다르게 적용하여 성능을 개선할 수도 있다. 즉, 고차 변조 방식의 경우에는 QPSK 방식인 경우와는 다른 패턴 또는 인터리빙 방식을 적용함으로써 성능을 개선할 수도 있다.
또한 상기 패턴 또는 인터리빙 방식은 부호율(또는 초기 전송 부호율)에 따라 다르게 적용하여 성능을 개선할 수도 있다. 즉, 특정 부호율 R_th보다 낮을 경우에는 제 1 패턴에 해당하는 레이트 매칭 방식을 적용하고, R_th보다 커질 경우에는 제 1 패턴과는 다른 제 2 패턴을 사용할 수 있다 (R_th와 같을 경우에는 사전에 정해진 방법에 따라 패턴을 선택 가능하다).
본 발명에서 제안하는 복수 개의 서로 다른 LDPC 부호의 지수 행렬 또는 수열에 대해 대응되는 기본 행렬들은 동일함을 특징으로 하는 LDPC 부호화 및 복호화 방법 및 장치에 대한 또 다른 실시 예를 도 47 내지 도 57에 나타내었다. 보다 구체적으로 말하면, 도 48 내지 도 57의 LDPC 지수 행렬에 대한 기본 행렬은 모두 도 47에 나타낸 행렬과 동일하다. 따라서 다음의 실시 예는 상기 도 47 내지 도 57의 기본 행렬 및 지수 행렬에 따라 LDPC 부호화 및 복호화를 수행하는 방법 및 장치에 관한 것이다. 상기 LDPC 부호화 및 복호화 과정에서 상기 지수 행렬 또는 그에 대응되는 LDPC 수열을 그대로 사용할 수도 있고, 블록 크기에 따라 적절히 변환하여 LDPC 부호화 및 복호화에 이용할 수 있다. 이때 상기 변환은 수학식 19 내지 수학식 34에서 설명한 리프팅 방식을 적용할 수도 있으며, 경우에 따라 다양한 방법이 적용 가능하다. 참고로 본 발명에서 제안하는 지수 행렬 또는 LDPC 수열은 블록 크기(Z)에 대응되는 비트들의 순환 시프트 값에 대응되기 때문에 시프트 행렬 (shift matrix) 또는 시프트값 행렬(shift value matrix) 또는 시프트 수열 (shift sequence) 또는 시프트값 수열 (shift value sequence) 등과 같이 다양하게 명명할 수 있다.
도 48 내지 도 57에 나타낸 지수 행렬은 상기 수학식 32 내지 수학식 34에 기반한 실시 예에서 설명한 블록 크기 그룹들에 대해 설계된 LDPC 부호의 지수 행렬을 순차적으로 나타낸 것이다. (도 48 내지 도 57의 지수 행렬에서 빈 블록들은 ZxZ 크기의 영행렬에 대응되는 부분을 나타냄에 유의한다. 경우에 따라서 상기 빈 블록들은 -1 과 같은 특정된 값으로도 표현 가능하다.)
상기 수학식 32는 서로 다른 입도를 가지는 복수 개의 블록 크기 그룹을 나타낸다. 수학식 32는 일례일 뿐이며, 상기 수학식 32의 블록 크기 그룹에 포함된 모든 블록 크기(Z) 값을 사용할 수도 있으며, 다음 수학식 35와 같이 적절한 부분 집합에 포함되는 블록 크기 값을 사용할 수도 있으며, 상기 수학식 32 또는 수학식 35의 블록 크기 그룹(집합)에 적절한 값들을 추가 또는 제외하여 사용할 수도 있다.
[수학식 35]
Z1'= {8, 16, 32, 64, 128, 256}
Z2'= {12, 24, 48, 96, 192, 384}
Z3'= {10, 20, 40, 80, 160, 320}
Z4'= {14, 28, 56, 112, 224}
Z5'= {9, 18, 36, 72, 144, 288}
Z6'= {11, 22, 44, 88, 176, 352}
Z7'= {13, 26, 52, 104, 208}
Z8'= {15, 30, 60, 120, 240}
도 47 내지 도 57의 기본 행렬 및 지수 행렬은 모두 46x68 크기를 가진다. 또한, 도 47a 내지 도 47i는 도 47의 기본 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 47은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 47a 내지 도 47i가 결합하여 하나의 기본 행렬을 구성할 수 있다.
도 48a 내지 도 48i는 도 48의 LDPC 지수 행렬을 구분하여, 각 부분을 확대하여 도시한 것이다. 도 48은 각 부분에 기재된 도면 번호에 해당하는 도면의 행렬에 대응된다. 따라서, 도 48a 내지 도 48i가 결합하여 하나의 지수 행렬 또는 LDPC 수열을 구성할 수 있다. 마찬가지로 도 49 내지 도 57 또한 각 지수 행렬을 구분한 다음 각 부분을 확대하여 도시한 것이다.
상기 도 47 내지 도 57에 나타낸 기본 행렬 및 지수 행렬의 또 다른 특징은 모두 28번째 열부터 68번째 열까지는 모두 차수가 1인 특징을 가지고 있다. 즉, 상기 기본 행렬부터 지수 행렬들의 6번째 행부터 46번째 행으로 구성된 41x68 크기의 지수 행렬은 단일 패리티 검사 부호(single parity-check code)에 대응됨을 특징으로 한다.
도 49 내지 도 57은 도 48의 a, d 및 g 부분만을 도시한 것이다. 도 49 내지 도 57의 b, c, e, f, h 및 i 부분은 도 48의 b, c, e, f, h 및 i 부분과 동일하다. 즉 도 48b, 48c, 48e, 48f, 48h 및 48i 부분에 도시된 바와 동일하다. 도 49 내지 도 57의 a, d 및 g 부분과 도 48b, 48c, 48e, 48f, 48h 및 48i를 결합하여 각각 새로운 지수 행렬을 구성할 수 있다.
상기 도 47 내지 도 57에 나타낸 기본 행렬 및 지수 행렬은 각 행렬에서 열의 순서를 재정렬하거나 행의 순서를 재정렬하거나 열과 행의 순서를 재정렬하여 LDPC 부호화 및 복호화 방법 및 장치에 적용할 수 있다.
도 47 내지 도 57에 나타낸 기본 행렬 및 지수 행렬은 대수적으로 동일한 의미를 가지는 다양한 형태로 표현 가능한데 일례로 다음 수학식 36 내지 수학식 39와 같은 수열을 이용하여 표현할 수도 있다.
수학식 36은 도 47의 기본 행렬에서 원소 1의 위치를 각 행 별로 나타낸 것이다. 예를 들어 상기 수학식 36에서 2 번째 수열의 2 번째 값 2의 의미는 기본 행렬에서 2번째 행의 2번째 열에 원소 1이 있음을 의미한다. (상기 예에서 수열 및 행렬에서의 원소의 시작 순서는 0부터 시작하는 것으로 간주하였다.)
[수학식 36]
0 1 2 3 5 6 9 10 11 12 13 15 16 18 19 20 21 22 23
0 2 3 4 5 7 8 9 11 12 14 15 16 17 19 21 22 23 24
0 1 2 4 5 6 7 8 9 10 13 14 15 17 18 19 20 24 25
0 1 3 4 6 7 8 10 11 12 13 14 16 17 18 20 21 22 25
0 1 26
0 1 3 12 16 21 22 27
0 6 10 11 13 17 18 20 28
0 1 4 7 8 14 29
0 1 3 12 16 19 21 22 24 30
0 1 10 11 13 17 18 20 31
1 2 4 7 8 14 32
0 1 12 16 21 22 23 33
0 1 10 11 13 18 34
0 3 7 20 23 35
0 12 15 16 17 21 36
0 1 10 13 18 25 37
1 3 11 20 22 38
0 14 16 17 21 39
1 12 13 18 19 40
0 1 7 8 10 41
0 3 9 11 22 42
1 5 16 20 21 43
0 12 13 17 44
1 2 10 18 45
0 3 4 11 22 46
1 6 7 14 47
0 2 4 15 48
1 6 8 49
0 4 19 21 50
1 14 18 25 51
0 10 13 24 52
1 7 22 25 53
0 12 14 24 54
1 2 11 21 55
0 7 15 17 56
1 6 12 22 57
0 14 15 18 58
1 13 23 59
0 9 10 12 60
1 3 7 19 61
0 8 17 62
1 3 9 18 63
0 4 24 64
1 16 18 25 65
0 7 9 22 66
1 6 10 67
수학식 37은 도 48의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 48 및 수학식 37의 수열은 수학식 32의 Z1 또는 수학식 35의 Z1'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 37]
250 69 226 159 100 10 59 229 110 191 9 195 23 190 35 239 31 1 0
2 239 117 124 71 222 104 173 220 102 109 132 142 155 255 28 0 0 0
106 111 185 63 117 93 229 177 95 39 142 225 225 245 205 251 117 0 0
121 89 84 20 150 131 243 136 86 246 219 211 240 76 244 144 12 1 0
157 102 0
205 236 194 231 28 123 115 0
183 22 28 67 244 11 157 211 0
220 44 159 31 167 104 0
112 4 7 211 102 164 109 241 90 0
103 182 109 21 142 14 61 216 0
98 149 167 160 49 58 0
77 41 83 182 78 252 22 0
160 42 21 32 234 7 0
177 248 151 185 62 0
206 55 206 127 16 229 0
40 96 65 63 75 179 0
64 49 49 51 154 0
7 164 59 1 144 0
42 233 8 155 147 0
60 73 72 127 224 0
151 186 217 47 160 0
249 121 109 131 171 0
64 142 188 158 0
156 147 170 152 0
112 86 236 116 222 0
23 136 116 182 0
195 243 215 61 0
25 104 194 0
128 165 181 63 0
86 236 84 6 0
216 73 120 9 0
95 177 172 61 0
221 112 199 121 0
2 187 41 211 0
127 167 164 159 0
161 197 207 103 0
37 105 51 120 0
198 220 122 0
169 204 221 239 0
136 251 79 138 0
189 61 19 0
81 185 28 97 0
124 42 247 0
70 134 160 31 0
192 27 199 207 0
156 50 226 0
수학식 38은 도 49의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 49 및 수학식 38의 수열은 수학식 32의 Z4 또는 수학식 35의 Z4'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 38]
205 72 103 204 141 157 170 26 166 48 181 10 166 64 177 205 36 1 0
94 40 217 158 41 139 87 119 60 50 172 170 173 160 89 222 0 0 0
182 114 77 181 46 204 180 109 73 158 208 1 110 59 185 157 13 0 0
47 219 199 148 66 212 183 1 59 110 199 142 20 184 83 147 23 1 0
16 206 0
43 183 50 84 113 152 184 0
39 210 214 197 185 183 192 26 0
8 3 80 215 111 146 0
153 172 222 92 46 96 36 25 152 0
204 153 143 30 119 205 24 105 0
39 147 44 145 71 29 0
40 133 40 200 0 63 81 0
131 29 57 44 162 181 0
133 7 101 184 121 0
155 40 193 63 6 4 0
10 103 163 105 186 53 0
35 146 191 171 212 0
185 86 208 126 215 0
104 201 41 124 178 0
206 41 156 97 82 0
151 64 61 158 164 0
223 198 42 182 16 0
119 97 193 42 0
209 24 70 67 0
176 29 169 112 142 0
45 185 84 3 0
52 160 170 133 0
194 33 118 0
142 13 64 143 0
122 147 164 66 0
60 133 55 89 0
122 131 174 167 0
22 129 183 78 0
188 206 206 54 0
129 188 184 46 0
111 150 20 24 0
181 179 27 128 0
57 130 218 0
80 12 104 96 0
185 159 206 93 0
205 118 200 0
27 193 119 150 0
96 192 65 0
138 1 108 58 0
184 119 213 21 0
187 37 94 0
수학식 39는 도 50의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 50 및 수학식 39의 수열은 수학식 32의 Z7 또는 수학식 35의 Z7'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 39]
134 50 169 114 189 0 196 45 79 101 109 101 163 54 166 132 173 1 0
27 190 60 33 155 40 25 100 60 50 100 141 114 199 27 37 0 0 0
128 131 174 149 127 99 153 45 185 153 85 93 144 155 24 179 86 0 0
202 48 97 115 176 63 151 107 146 38 34 53 9 19 66 61 96 1 0
160 17 0
205 123 71 56 5 155 106 0
194 7 128 202 14 59 205 162 0
170 207 123 67 166 168 0
200 25 165 188 24 77 99 28 32 0
174 145 76 61 145 29 165 43 0
92 199 150 151 163 93 0
95 112 132 138 152 200 72 0
71 75 107 102 27 78 0
188 100 155 131 198 0
15 100 198 18 109 119 0
7 1 109 184 58 193 0
137 128 30 121 39 0
103 138 40 165 16 0
57 63 17 58 184 0
98 24 79 62 205 0
125 111 118 44 56 0
126 141 96 34 9 0
103 52 170 47 0
49 114 46 126 0
84 110 158 86 87 0
41 50 87 115 0
190 99 157 6 0
129 128 144 0
148 189 34 172 0
70 203 25 16 0
188 7 104 37 0
179 192 136 17 0
99 1 66 8 0
179 57 64 105 0
124 112 80 71 0
33 167 109 160 0
98 31 48 56 0
33 206 120 0
84 125 61 81 0
204 145 83 46 0
77 35 198 0
136 128 71 41 0
97 89 118 0
113 92 200 93 0
31 92 190 23 0
113 38 111 0
수학식 40은 도 51의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 51 및 수학식 40의 수열은 수학식 32의 Z1 또는 수학식 35의 Z1'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 40]
106 43 185 109 230 209 30 185 143 130 154 241 80 121 246 235 124 1 0
77 142 7 1 153 163 44 212 170 141 183 170 86 227 68 56 0 0 0
208 95 240 174 15 142 7 179 217 161 36 241 227 53 72 130 140 0 0
79 244 90 171 244 209 183 221 86 252 34 108 206 250 106 131 87 1 0
66 118 0
163 14 10 130 239 118 152 0
179 150 50 5 158 196 83 234 0
119 240 81 197 105 108 0
19 29 139 51 114 219 226 181 216 0
163 34 157 162 90 211 197 141 0
70 173 129 113 100 65 0
233 159 232 59 165 192 138 0
39 72 237 113 104 210 0
170 161 233 64 119 0
142 28 167 5 234 33 0
64 181 61 195 123 117 0
28 85 102 202 71 0
242 91 28 248 87 0
73 123 237 193 149 0
18 137 185 166 95 0
140 36 236 17 43 0
15 69 136 161 88 0
63 196 78 216 0
69 34 142 133 0
129 53 133 170 50 0
71 139 73 188 0
203 77 189 209 0
127 138 42 0
220 130 11 229 0
63 134 114 84 0
233 148 6 253 0
137 50 37 119 0
230 111 109 72 0
118 2 226 184 0
156 15 81 249 0
43 125 184 70 0
19 129 181 140 0
196 247 240 0
103 196 195 74 0
72 237 116 224 0
107 72 85 0
196 168 189 214 0
121 106 247 0
227 32 8 235 0
212 208 118 143 0
49 105 169 0
수학식 41은 도 52의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 52 및 수학식 41의 수열은 수학식 32의 Z2 또는 수학식 35의 Z2'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 41]
121 259 123 181 230 315 199 361 364 329 321 26 265 185 290 271 43 1 0
124 162 190 360 274 357 89 158 375 258 320 351 330 53 48 261 0 0 0
323 360 179 259 6 63 308 4 181 280 252 2 253 163 314 243 110 0 0
170 13 11 364 209 319 274 36 168 33 342 352 212 136 96 150 286 1 0
2 106 0
255 142 130 43 95 255 207 0
227 301 365 145 209 238 156 289 0
216 312 16 226 305 185 0
304 314 325 373 371 147 77 156 246 0
165 382 201 148 4 274 248 18 0
105 351 65 25 151 105 0
333 375 289 347 116 142 172 0
76 122 307 211 52 273 0
245 169 325 314 242 0
183 59 354 255 37 87 0
188 157 27 289 340 70 0
79 314 5 184 279 0
74 104 169 226 20 0
133 197 99 367 309 0
307 241 135 49 67 0
352 46 143 267 247 0
238 322 63 187 46 0
222 1 196 42 0
5 18 77 190 0
266 305 373 99 44 0
226 95 201 122 0
275 151 308 264 0
41 160 343 0
182 110 341 9 0
132 207 305 312 0
301 183 12 292 0
177 329 378 316 0
29 379 223 230 0
376 45 71 151 0
14 119 236 24 0
82 195 24 300 0
124 329 145 54 0
109 366 151 0
63 144 110 342 0
52 182 198 344 0
76 338 298 0
325 334 57 47 0
77 339 225 0
90 8 203 274 0
38 365 302 369 0
88 30 161 0
수학식 42는 도 53의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 53 및 수학식 42의 수열은 수학식 32의 Z3 또는 수학식 35의 Z3'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 42]
90 222 46 240 158 264 202 13 295 20 164 158 12 95 73 292 176 1 0
298 164 289 305 150 189 211 266 6 313 236 99 234 189 298 239 0 0 0
145 200 253 238 242 195 148 19 221 143 33 181 280 43 198 181 242 0 0
301 84 31 131 187 133 226 314 264 30 239 158 304 102 134 305 233 1 0
257 27 0
12 316 151 3 5 88 5 0
181 105 28 235 216 97 50 171 0
143 189 203 303 247 301 0
233 302 15 129 70 231 268 62 7 0
51 202 315 144 276 111 152 287 0
286 96 236 264 39 275 0
259 70 103 203 49 31 124 0
21 58 62 262 1 223 0
154 222 133 46 151 0
188 65 298 285 294 94 0
6 121 211 96 123 222 0
168 173 105 30 318 0
108 192 176 15 136 0
65 135 20 314 219 0
117 289 215 114 15 0
64 7 171 258 269 0
208 156 236 89 282 0
175 160 246 88 0
229 195 243 247 0
86 220 78 96 256 0
131 211 270 270 0
248 239 206 255 0
126 185 23 0
120 154 221 225 0
177 162 185 52 0
258 167 91 11 0
25 109 106 52 0
10 135 245 298 0
31 139 29 256 0
289 74 142 24 0
296 274 92 249 0
305 166 301 7 0
137 37 240 0
248 182 80 122 0
42 135 124 22 0
261 180 13 0
155 36 232 194 0
126 317 195 0
313 278 85 205 0
93 2 216 232 0
247 124 68 0
수학식 43은 도 54의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 54 및 수학식 43의 수열은 수학식 32의 Z4 또는 수학식 35의 Z4'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 43]
196 155 155 13 98 150 217 28 119 197 178 168 205 120 151 199 205 1 0
150 21 184 153 171 126 184 190 87 65 114 16 139 157 87 14 0 0 0
146 131 122 75 63 50 136 29 20 54 104 39 131 81 150 70 140 0 0
17 87 120 15 135 97 90 136 78 62 56 164 48 29 63 205 101 1 0
14 149 0
110 164 131 176 61 118 191 0
119 201 88 97 109 99 198 52 0
204 47 142 174 60 48 0
216 26 47 102 212 93 194 190 32 0
161 98 200 26 195 162 22 102 0
179 215 121 88 64 77 0
204 97 56 28 37 181 88 0
66 113 89 50 199 127 0
72 215 135 26 126 0
165 74 141 160 50 100 0
186 120 70 87 17 153 0
62 137 90 111 194 0
30 61 35 141 63 0
166 113 65 211 222 0
223 209 54 90 86 0
87 15 109 84 197 0
31 116 3 65 192 0
28 210 24 150 0
176 101 160 180 0
23 219 210 43 120 0
9 131 89 89 0
212 36 170 95 0
163 184 85 0
159 49 0 158 0
155 9 3 92 0
55 72 60 36 0
213 7 8 170 0
198 45 73 187 0
64 140 119 75 0
91 58 122 0 0
44 147 72 79 0
182 104 162 197 0
24 122 150 0
75 32 84 163 0
102 150 147 163 0
43 174 206 0
39 18 39 206 0
117 90 39 0
194 140 46 206 0
72 68 96 197 0
118 157 73 0
수학식 44는 도 55의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 55 및 수학식 44의 수열은 수학식 32의 Z5 또는 수학식 35의 Z5'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 44]
107 112 215 11 73 73 193 124 183 161 123 283 200 179 83 286 39 1 0
4 237 176 270 9 162 102 153 231 174 281 110 265 213 233 286 0 0 0
39 193 269 203 287 256 70 87 240 191 202 31 153 66 24 221 14 0 0
53 70 40 138 14 21 264 143 242 3 179 236 113 64 205 224 110 1 0
97 58 0
204 155 103 104 276 271 141 0
245 14 151 140 36 215 17 210 0
168 51 156 266 88 183 0
215 119 59 87 285 113 247 219 188 0
155 150 186 36 164 177 182 148 0
56 145 202 75 171 196 0
94 255 95 190 150 260 153 0
147 1 55 135 136 202 0
146 202 143 185 54 0
34 287 89 264 244 181 0
63 242 31 229 190 115 0
188 49 100 277 272 0
185 165 16 96 150 0
166 49 159 65 35 0
15 112 161 228 214 0
9 82 276 263 236 0
43 140 185 108 260 0
70 282 54 178 0
254 187 193 276 0
36 206 208 188 169 0
254 273 21 195 0
278 149 161 236 0
69 262 127 0
31 74 138 159 0
26 62 167 284 0
247 210 2 254 0
55 122 119 85 0
144 97 119 164 0
218 211 2 192 0
207 135 286 249 0
32 49 165 233 0
40 124 73 83 0
154 260 9 0
185 255 31 247 0
77 285 181 199 0
240 247 99 0
221 163 220 190 0
210 186 20 0
64 212 246 190 0
111 245 283 250 0
197 100 14 0
수학식 45는 도 56의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 56 및 수학식 45의 수열은 수학식 32의 Z6 또는 수학식 35의 Z6'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 45]
167 346 148 5 300 188 81 243 53 11 94 309 92 16 31 237 67 1 0
131 138 89 270 320 39 273 109 234 116 259 27 313 92 18 224 0 0 0
289 53 150 161 336 250 97 258 328 241 133 115 300 32 114 130 328 0 0
197 201 202 237 1 221 237 19 26 106 10 277 340 149 329 305 174 1 0
212 2 0
74 288 332 216 128 290 165 0
93 87 326 300 236 328 35 329 0
184 61 248 157 101 140 0
169 341 65 296 140 339 164 124 59 0
247 233 212 319 138 231 177 335 0
170 194 233 316 246 107 0
220 79 276 325 264 298 212 0
89 328 37 114 295 348 0
18 268 110 178 94 0
309 133 203 77 14 204 0
133 125 99 334 314 26 0
119 266 267 152 115 0
80 282 157 197 249 0
81 351 91 98 342 0
267 323 333 317 142 0
54 75 42 342 324 0
244 160 258 216 206 0
100 163 185 345 0
203 163 293 253 0
220 348 159 334 161 0
132 169 99 28 0
104 225 30 241 0
162 291 232 0
261 206 264 310 0
48 20 187 296 0
69 136 146 59 0
28 309 269 273 0
254 344 255 182 0
77 173 293 132 0
217 294 246 107 0
77 148 238 311 0
132 305 206 60 0
245 351 313 0
188 221 212 235 0
235 100 334 256 0
250 33 97 0
221 32 128 320 0
174 140 346 0
237 318 148 109 0
334 14 313 20 0
315 230 319 0
수학식 46은 도 57의 지수 행렬에서 각 원소 값들을 각 행 별로 나타낸 것이다. 단, 당시 지수 행렬에서 ZxZ 크기의 영행렬에 대응되는 특정 원소 값(예: -1)은 제외할 수 있다. 참고로 도 57 및 수학식 46의 수열은 수학식 32의 Z8 또는 수학식 35의 Z8'에 해당되는 블록 크기 그룹에 대응되는 지수 행렬을 의미한다.
[수학식 46]
135 227 126 134 84 83 53 225 205 128 75 135 217 220 90 105 137 1 0
96 236 136 221 128 92 172 56 11 189 95 85 153 87 163 216 0 0 0
189 4 225 151 236 117 179 92 24 68 6 101 33 96 125 67 230 0 0
128 23 162 220 43 186 96 1 216 22 24 167 200 32 235 172 219 1 0
64 211 0
2 171 47 143 210 180 180 0
199 22 23 100 92 207 52 13 0
77 146 209 32 166 18 0
181 105 141 223 177 145 199 153 38 0
169 12 206 221 17 212 92 205 0
116 151 70 230 115 84 0
45 115 134 1 152 165 107 0
186 215 124 180 98 80 0
220 185 154 178 150 0
124 144 182 95 72 76 0
39 138 220 173 142 49 0
78 152 84 5 205 0
183 112 106 219 129 0
183 215 180 143 14 0
179 108 159 138 196 0
77 187 203 167 130 0
197 122 215 65 216 0
25 47 126 178 0
185 127 117 199 0
32 178 2 156 58 0
27 141 11 181 0
163 131 169 98 0
165 232 9 0
32 43 200 205 0
232 32 118 103 0
170 199 26 105 0
73 149 175 108 0
103 110 151 211 0
199 132 172 65 0
161 237 142 180 0
231 174 145 100 0
11 207 42 100 0
59 204 161 0
121 90 26 140 0
115 188 168 52 0
4 103 30 0
53 189 215 24 0
222 170 71 0
22 127 49 125 0
191 211 187 148 0
177 114 93 0
상기 도 48내지 도 57의 지수 행렬들과 그에 대응되는 수학식 37 내지 수학식 46의 LDPC 수열은 모두 도 47 또는 수학식 36에 나타낸 기본 행렬을 가짐을 특징으로 한다. 이러한 동일한 기본 행렬을 가지는 LDPC 지수 행렬 또는 수열을 적절히 선택하여 LDPC 부호화 및 복호화 방법 및 장치에 적용할 수 있다.
뿐만 아니라 상기 도 48내지 도 57의 지수 행렬들과 그에 대응되는 수학식 37 내지 수학식 46의 LDPC 수열을 모두 사용하지 않을 수도 있음은 자명하다. 예를 들어 상기 도 48내지 도 57의 지수 행렬들과 그에 대응되는 수학식 37 내지 수학식 46의 LDPC 수열 중에서 한 개 이상의 LDPC 지수 행렬 또는 수열을 선택하고, 다른 LDPC 지수 행렬 또는 LDPC 수열과 함께 LDPC 부호화 및 복호화 방법 및 장치에 적용할 수 있음은 자명하다.
기본 행렬 내지 지수 행렬의 일부에 대해 일정한 규칙을 발견할 수 있을 경우에는 상기 기본 행렬을 보다 간단히 표현할 수도 있다. 예를 들어 상기 도 47 내지 도 57의 기본 행렬 및 지수 행렬에서 대각구조(diagonal)를 가지는 부분 행렬에 대해서 해당 규칙을 송수신기에서 알고 있다고 가정할 경우에 원소의 위치나 그 원소 값들의 일부를 생략할 수 있다.
또한 상기 기본 행렬 내지 지수 행렬을 표현하는 방법에 있어서 원소의 위치나 원소 값들을 나타날 때, 행 별로 표현할 수도 있지만 각 열 순서로 나타낼 수도 있다.
시스템에 따라 상기 도 47 내지 도 57에 나타낸 기본 행렬 및 지수 행렬을 그대로 사용할 수도 있고, 그 일부만 사용될 수도 있다. 예를 들면, 상기 각 기본 행렬과 지수 행렬들의 위 25개의 행으로 이루어진 부분 행렬들과 단일 패리티 검사 부호에 대응되는 21x68 크기의 또 다른 기본 행렬 또는 지수 행렬을 연접하여 새로운 기본 행렬 또는 지수 행렬을 이용하여 LDPC 부호화 및 복호화를 적용할 수 있다. 참고로 상기 부분 행렬들은 도 47a, 47b, 47c, 47d, 47e, 47f가 하나의 부분행렬을 이룰 수 있으며, 도 48 내지 도 57에서 a, b, c, d, e, f로 각각 이루어진 부분행렬에 대해서 설명한 경우이나 반드시 이에 국한되지 않음은 자명하다.
본 발명은 바람직한 실시예로 설명하였지만, 다양한 변경 및 변형이 당업자에게 제시될 수도 있다. 이러한 변경 및 변형들은 첨부된 청구범위에 포함되는 것으로 의도하는 바이다.
Claims (20)
- 통신 시스템에서 장치에 의해 수행되는 채널 부호화 방법에 있어서,
입력 비트들의 수를 확인하는 단계;
상기 입력 비트들의 수에 기반하여 블록 크기를 확인하는 단계;
상기 블록 크기에 기반하여 상기 입력 비트들의 적어도 일부를 포함한 코드 블록을 확인하는 단계; 및
상기 블록 크기에 상응하는 패리티 검사 행렬의 적어도 일부에 기반하여 상기 코드 블록을 부호화하는 단계를 포함하며,
상기 패리티 검사 행렬의 상기 적어도 일부는 값들에 기반하여 확인되며, 상기 값들은,
기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 250, 69, 226, 159, 100, 10, 59, 229, 110, 191, 9, 195, 23, 190, 35, 239, 31, 1, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 239, 117, 124, 71, 222, 104, 173, 220, 102, 109, 132, 142, 155, 255, 28, 0, 0, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 106, 111, 185, 63, 117, 93, 229, 177, 95, 39, 142, 225, 225, 245, 205, 251, 117, 0, 및 0, 및
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 121, 89, 84, 20, 150, 131, 243, 136, 86, 246, 219, 211, 240, 76, 244, 144, 12, 1, 및 0을 포함하는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 코드 블록을 부호화 하는 단계는 상기 블록 크기에 기반한 모듈로 리프팅을 상기 패티리 검사 행렬에 적용하는 단계를 포함하며,
복수의 블록 크기 그룹들에 상응하는 적어도 두 개의 패리티 검사 행렬들은 동일한 기본 행렬을 가지는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 블록 크기는 복수의 블록 크기 그룹들 중에서 16, 32, 64, 128, 256를 포함하는 제1 블록 크기 그룹에 포함된 값 중 하나로 결정되며,
상기 복수의 블록 크기 그룹들은 24, 48, 96, 192, 384를 포함하는 제2 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 20, 40, 80, 160, 320를 포함하는 제3 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 28, 56, 112, 224를 포함하는 제4 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 18, 36, 72, 144, 288를 포함하는 제5 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 22, 44, 88, 176, 352를 포함하는 제6 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 26, 52, 104, 208를 포함하는 제7 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 15, 30, 60, 120, 240를 포함하는 제8 블록 크기 그룹을 포함하는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 값들은,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 157, 102, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 205, 236, 194, 231, 28, 123, 115, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 183, 22, 28, 67, 244, 11, 157, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 220, 44, 159, 31, 167, 104, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 4, 7, 211, 102, 164, 109, 241, 90, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 103, 182, 109, 21, 142, 14, 61, 216, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 98, 149, 167, 160, 49, 58, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 77, 41, 83, 182, 78, 252, 22, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 160, 42, 21, 32, 234, 7, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 177, 248, 151, 185, 62, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 206, 55, 206, 127, 16, 229, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 40, 96, 65, 63, 75, 179, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 49, 49, 51, 154, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 7, 164, 59, 1, 144, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 42, 233, 8, 155, 147, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 60, 73, 72, 127, 224, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 151, 186, 217, 47, 160, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 249, 121, 109, 131, 171, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 142, 188, 158, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 156, 147, 170, 152, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 86, 236, 116, 222, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 23, 136, 116, 182, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 195, 243, 215, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 25, 104, 194, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 128, 165, 181, 63, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 86, 236, 84, 6, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 216, 73, 120, 9, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 95, 177, 172, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 221, 112, 199, 121, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 187, 41, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 127, 167, 164, 159, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 161, 197, 207, 103, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 37, 105, 51, 120, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 198, 220, 122, 및 0을 포함하는 것을 특징으로 하는 방법. - 제1항에 있어서,
상기 부호화는 부호율 또는 정보어 길이 중 적어도 하나에 기반한 상기 패리티 검사 행렬의 적어도 일부를 이용하여 수행되는 것을 특징으로 하는 방법. - 통신 시스템에서 장치에 의해 수행되는 채널 복호화 방법에 있어서,
입력 비트들에 상응하는 신호를 수신하는 단계; 및
상기 신호의 적어도 일부에 기반하여 상기 입력 비트들의 수를 확인하는 단계;
상기 입력 비트들의 수에 기반하여 블록 크기를 확인하는 단계;
상기 블록 크기에 상응하는 패리티 검사 행렬의 적어도 일부에 기반하여 상기 신호를 복호화하는 단계; 및
상기 복호된 신호의 적어도 일부에 기반하여 상기 입력 비트들을 확인하는 단계를 포함하며,
상기 패리티 검사 행렬의 상기 적어도 일부는 값들에 기반하여 확인되며, 상기 값들은,
기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 250, 69, 226, 159, 100, 10, 59, 229, 110, 191, 9, 195, 23, 190, 35, 239, 31, 1, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 239, 117, 124, 71, 222, 104, 173, 220, 102, 109, 132, 142, 155, 255, 28, 0, 0, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 106, 111, 185, 63, 117, 93, 229, 177, 95, 39, 142, 225, 225, 245, 205, 251, 117, 0, 및 0, 및
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 121, 89, 84, 20, 150, 131, 243, 136, 86, 246, 219, 211, 240, 76, 244, 144, 12, 1, 및 0을 포함하는 것을 특징으로 하는 방법. - 제6항에 있어서,
상기 신호를 복호화 하는 단계는 상기 블록 크기에 기반한 모듈로 리프팅을 상기 패티리 검사 행렬에 적용하는 단계를 포함하며,
복수의 블록 크기 그룹들에 상응하는 적어도 두 개의 패리티 검사 행렬들은 동일한 기본 행렬을 가지는 것을 특징으로 하는 방법. - 제6항에 있어서,
상기 블록 크기는 복수의 블록 크기 그룹들 중에서 16, 32, 64, 128, 256를 포함하는 제1 블록 크기 그룹에 포함된 값 중 하나로 결정되며,
상기 복수의 블록 크기 그룹들은 24, 48, 96, 192, 384를 포함하는 제2 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 20, 40, 80, 160, 320를 포함하는 제3 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 28, 56, 112, 224를 포함하는 제4 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 18, 36, 72, 144, 288를 포함하는 제5 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 22, 44, 88, 176, 352를 포함하는 제6 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 26, 52, 104, 208를 포함하는 제7 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 15, 30, 60, 120, 240를 포함하는 제8 블록 크기 그룹을 포함하는 것을 특징으로 하는 방법. - 제6항에 있어서,
상기 값들은,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 157, 102, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 205, 236, 194, 231, 28, 123, 115, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 183, 22, 28, 67, 244, 11, 157, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 220, 44, 159, 31, 167, 104, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 4, 7, 211, 102, 164, 109, 241, 90, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 103, 182, 109, 21, 142, 14, 61, 216, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 98, 149, 167, 160, 49, 58, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 77, 41, 83, 182, 78, 252, 22, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 160, 42, 21, 32, 234, 7, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 177, 248, 151, 185, 62, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 206, 55, 206, 127, 16, 229, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 40, 96, 65, 63, 75, 179, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 49, 49, 51, 154, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 7, 164, 59, 1, 144, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 42, 233, 8, 155, 147, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 60, 73, 72, 127, 224, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 151, 186, 217, 47, 160, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 249, 121, 109, 131, 171, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 142, 188, 158, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 156, 147, 170, 152, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 86, 236, 116, 222, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 23, 136, 116, 182, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 195, 243, 215, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 25, 104, 194, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 128, 165, 181, 63, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 86, 236, 84, 6, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 216, 73, 120, 9, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 95, 177, 172, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 221, 112, 199, 121, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 187, 41, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 127, 167, 164, 159, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 161, 197, 207, 103, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 37, 105, 51, 120, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 198, 220, 122, 및 0을 포함하는 것을 특징으로 하는 방법. - 제6항에 있어서,
상기 복호화는 부호율 또는 정보어 길이 중 적어도 하나에 기반한 상기 패리티 검사 행렬의 적어도 일부를 이용하여 수행되는 것을 특징으로 하는 방법. - 통신 시스템에서 채널 부호화를 위한 장치에 있어서,
송수신부; 및
상기 송수신부와 연결된 제어부를 포함하며,
상기 제어부는,
입력 비트들의 수를 확인하고,
상기 입력 비트들의 수에 기반하여 블록 크기를 확인하고,
상기 블록 크기에 기반하여 상기 입력 비트들의 적어도 일부를 포함한 코드 블록을 확인하고, 및
상기 블록 크기에 상응하는 패리티 검사 행렬의 적어도 일부에 기반하여 상기 코드 블록을 부호화하며,
상기 패리티 검사 행렬의 상기 적어도 일부는 값들에 기반하여 확인되며, 상기 값들은,
기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 250, 69, 226, 159, 100, 10, 59, 229, 110, 191, 9, 195, 23, 190, 35, 239, 31, 1, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 239, 117, 124, 71, 222, 104, 173, 220, 102, 109, 132, 142, 155, 255, 28, 0, 0, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 106, 111, 185, 63, 117, 93, 229, 177, 95, 39, 142, 225, 225, 245, 205, 251, 117, 0, 및 0, 및
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 121, 89, 84, 20, 150, 131, 243, 136, 86, 246, 219, 211, 240, 76, 244, 144, 12, 1, 및 0을 포함하는 것을 특징으로 하는 장치. - 제11항에 있어서,
상기 상기 제어부는 상기 블록 크기에 기반한 모듈로 리프팅을 상기 패티리 검사 행렬에 적용하며,
복수의 블록 크기 그룹들에 상응하는 적어도 두 개의 패리티 검사 행렬들은 동일한 기본 행렬을 가지는 것을 특징으로 하는 장치. - 제11항에 있어서,
상기 블록 크기는 복수의 블록 크기 그룹들 중에서 16, 32, 64, 128, 256를 포함하는 제1 블록 크기 그룹에 포함된 값 중 하나로 결정되며,
상기 복수의 블록 크기 그룹들은 24, 48, 96, 192, 384를 포함하는 제2 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 20, 40, 80, 160, 320를 포함하는 제3 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 28, 56, 112, 224를 포함하는 제4 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 18, 36, 72, 144, 288를 포함하는 제5 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 22, 44, 88, 176, 352를 포함하는 제6 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 26, 52, 104, 208를 포함하는 제7 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 15, 30, 60, 120, 240를 포함하는 제8 블록 크기 그룹을 포함하는 것을 특징으로 하는 장치. - 제11항에 있어서,
상기 값들은,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 157, 102, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 205, 236, 194, 231, 28, 123, 115, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 183, 22, 28, 67, 244, 11, 157, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 220, 44, 159, 31, 167, 104, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 4, 7, 211, 102, 164, 109, 241, 90, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 103, 182, 109, 21, 142, 14, 61, 216, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 98, 149, 167, 160, 49, 58, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 77, 41, 83, 182, 78, 252, 22, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 160, 42, 21, 32, 234, 7, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 177, 248, 151, 185, 62, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 206, 55, 206, 127, 16, 229, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 40, 96, 65, 63, 75, 179, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 49, 49, 51, 154, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 7, 164, 59, 1, 144, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 42, 233, 8, 155, 147, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 60, 73, 72, 127, 224, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 151, 186, 217, 47, 160, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 249, 121, 109, 131, 171, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 142, 188, 158, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 156, 147, 170, 152, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 86, 236, 116, 222, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 23, 136, 116, 182, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 195, 243, 215, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 25, 104, 194, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 128, 165, 181, 63, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 86, 236, 84, 6, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 216, 73, 120, 9, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 95, 177, 172, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 221, 112, 199, 121, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 187, 41, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 127, 167, 164, 159, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 161, 197, 207, 103, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 37, 105, 51, 120, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 198, 220, 122, 및 0을 포함하는 것을 특징으로 하는 장치. - 제11항에 있어서,
상기 부호화는 부호율 또는 정보어 길이 중 적어도 하나에 기반한 상기 패리티 검사 행렬의 적어도 일부를 이용하여 수행되는 것을 특징으로 하는 장치. - 통신 시스템에서 채널 복호화를 위한 장치에 있어서,
송수신부; 및
상기 송수신부와 연결된 제어부를 포함하며,
상기 제어부는,
입력 비트들에 상응하는 신호를 수신하고, 및
상기 신호의 적어도 일부에 기반하여 상기 입력 비트들의 수를 확인하고,
상기 입력 비트들의 수에 기반하여 블록 크기를 확인하고,
상기 블록 크기에 상응하는 패리티 검사 행렬의 적어도 일부에 기반하여 상기 신호를 복호화하고, 및
상기 복호된 신호의 적어도 일부에 기반하여 상기 입력 비트들을 확인하며,
상기 패리티 검사 행렬의 상기 적어도 일부는 값들에 기반하여 확인되며, 상기 값들은,
기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 250, 69, 226, 159, 100, 10, 59, 229, 110, 191, 9, 195, 23, 190, 35, 239, 31, 1, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 239, 117, 124, 71, 222, 104, 173, 220, 102, 109, 132, 142, 155, 255, 28, 0, 0, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 106, 111, 185, 63, 117, 93, 229, 177, 95, 39, 142, 225, 225, 245, 205, 251, 117, 0, 및 0, 및
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 121, 89, 84, 20, 150, 131, 243, 136, 86, 246, 219, 211, 240, 76, 244, 144, 12, 1, 및 0을 포함하는 것을 특징으로 하는 장치. - 제16항에 있어서,
상기 제어부는 상기 블록 크기에 기반한 모듈로 리프팅을 상기 패티리 검사 행렬에 적용하며,
복수의 블록 크기 그룹들에 상응하는 적어도 두 개의 패리티 검사 행렬들은 동일한 기본 행렬을 가지는 것을 특징으로 하는 장치. - 제16항에 있어서,
상기 블록 크기는 복수의 블록 크기 그룹들 중에서 16, 32, 64, 128, 256를 포함하는 제1 블록 크기 그룹에 포함된 값 중 하나로 결정되며,
상기 복수의 블록 크기 그룹들은 24, 48, 96, 192, 384를 포함하는 제2 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 20, 40, 80, 160, 320를 포함하는 제3 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 28, 56, 112, 224를 포함하는 제4 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 18, 36, 72, 144, 288를 포함하는 제5 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 22, 44, 88, 176, 352를 포함하는 제6 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 26, 52, 104, 208를 포함하는 제7 블록 크기 그룹을 포함하고,
상기 복수의 블록 크기 그룹들은 15, 30, 60, 120, 240를 포함하는 제8 블록 크기 그룹을 포함하는 것을 특징으로 하는 장치. - 제16항에 있어서,
상기 값들은,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 157, 102, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 205, 236, 194, 231, 28, 123, 115, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 183, 22, 28, 67, 244, 11, 157, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 220, 44, 159, 31, 167, 104, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 4, 7, 211, 102, 164, 109, 241, 90, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 103, 182, 109, 21, 142, 14, 61, 216, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 98, 149, 167, 160, 49, 58, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 77, 41, 83, 182, 78, 252, 22, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 160, 42, 21, 32, 234, 7, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 177, 248, 151, 185, 62, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 206, 55, 206, 127, 16, 229, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 40, 96, 65, 63, 75, 179, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 49, 49, 51, 154, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 7, 164, 59, 1, 144, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 42, 233, 8, 155, 147, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 60, 73, 72, 127, 224, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 151, 186, 217, 47, 160, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 249, 121, 109, 131, 171, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 64, 142, 188, 158, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 156, 147, 170, 152, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 112, 86, 236, 116, 222, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 23, 136, 116, 182, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 195, 243, 215, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 25, 104, 194, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 128, 165, 181, 63, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 86, 236, 84, 6, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 216, 73, 120, 9, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 95, 177, 172, 61, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 221, 112, 199, 121, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 2, 187, 41, 211, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 127, 167, 164, 159, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 161, 197, 207, 103, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 37, 105, 51, 120, 및 0,
상기 기본 행렬의 행과 관련된 열들의 적어도 하나에 상응하는 값들인 198, 220, 122, 및 0을 포함하는 것을 특징으로 하는 장치. - 제16항에 있어서,
상기 복호화는 부호율 또는 정보어 길이 중 적어도 하나에 기반한 상기 패리티 검사 행렬의 적어도 일부를 이용하여 수행되는 것을 특징으로 하는 장치.
Applications Claiming Priority (17)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20160175019 | 2016-12-20 | ||
| KR1020160175019 | 2016-12-20 | ||
| KR20170002599 | 2017-01-06 | ||
| KR1020170002599 | 2017-01-06 | ||
| KR20170003152 | 2017-01-09 | ||
| KR1020170003152 | 2017-01-09 | ||
| KR20170016435 | 2017-02-06 | ||
| KR1020170016435 | 2017-02-06 | ||
| KR20170037186 | 2017-03-23 | ||
| KR1020170037186 | 2017-03-23 | ||
| KR1020170058349A KR20180071917A (ko) | 2016-12-20 | 2017-05-10 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
| KR1020170058349 | 2017-05-10 | ||
| KR1020170065647A KR20180071919A (ko) | 2016-12-20 | 2017-05-26 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
| KR1020170065647 | 2017-05-26 | ||
| KR1020170078170A KR20180071921A (ko) | 2016-12-20 | 2017-06-20 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
| KR1020170078170 | 2017-06-20 | ||
| KR1020170080783A KR102445150B1 (ko) | 2016-12-20 | 2017-06-26 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020170080783A Division KR102445150B1 (ko) | 2016-12-20 | 2017-06-26 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220130645A true KR20220130645A (ko) | 2022-09-27 |
| KR102482110B1 KR102482110B1 (ko) | 2022-12-29 |
Family
ID=79554219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220116049A KR102482110B1 (ko) | 2016-12-20 | 2022-09-15 | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230421177A1 (ko) |
| EP (3) | EP4012930B1 (ko) |
| KR (1) | KR102482110B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11791938B2 (en) * | 2019-09-26 | 2023-10-17 | Nvidia Corporation | Parity check decoding |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101364160B1 (ko) * | 2007-01-24 | 2014-02-17 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101741396B (zh) * | 2008-11-19 | 2013-03-13 | 华为技术有限公司 | 可变码长ldpc码编码或译码的方法与装置及编码器和译码器 |
-
2017
- 2017-12-20 EP EP22154959.5A patent/EP4012930B1/en active Active
- 2017-12-20 EP EP17884045.0A patent/EP3542481B1/en active Active
- 2017-12-20 EP EP23216009.3A patent/EP4312393A3/en active Pending
-
2022
- 2022-09-15 KR KR1020220116049A patent/KR102482110B1/ko active IP Right Grant
-
2023
- 2023-09-01 US US18/460,244 patent/US20230421177A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101364160B1 (ko) * | 2007-01-24 | 2014-02-17 | 퀄컴 인코포레이티드 | 가변 크기들의 패킷들의 ｌｄｐｃ 인코딩 및 디코딩 |
Non-Patent Citations (2)
| Title |
|---|
| 3GPP R1-1608875 * |
| 3GPP R1-1610377 * |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3542481A4 (en) | 2019-10-16 |
| EP4012930C0 (en) | 2023-12-13 |
| EP4012930A1 (en) | 2022-06-15 |
| KR102482110B1 (ko) | 2022-12-29 |
| US20230421177A1 (en) | 2023-12-28 |
| EP4312393A2 (en) | 2024-01-31 |
| EP3542481A1 (en) | 2019-09-25 |
| EP3542481B1 (en) | 2022-02-16 |
| EP4312393A3 (en) | 2024-04-03 |
| EP4012930B1 (en) | 2023-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133825B2 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
| US11646818B2 (en) | Method and apparatus for encoding/decoding channel in communication or broadcasting system | |
| US11101926B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
| US11791845B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
| KR102549344B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| KR20180088423A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| US20230421177A1 (en) | Apparatus and method for channel encoding/decoding in communication or broadcasting system | |
| KR102509968B1 (ko) | 통신 또는 방송 시스템에서 harq 적용시 전송 방법 및 장치 | |
| US11502781B2 (en) | Method and apparatus for channel encoding and decoding in communication or broadcasting system | |
| KR102302366B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| KR20170060562A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| KR102445150B1 (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| KR20170060574A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 | |
| KR20170060566A (ko) | 통신 또는 방송 시스템에서 채널 부호화/복호화 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right |