KR20210073225A - 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법 - Google Patents

다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20210073225A
KR20210073225A KR1020190163820A KR20190163820A KR20210073225A KR 20210073225 A KR20210073225 A KR 20210073225A KR 1020190163820 A KR1020190163820 A KR 1020190163820A KR 20190163820 A KR20190163820 A KR 20190163820A KR 20210073225 A KR20210073225 A KR 20210073225A
Authority
KR
South Korea
Prior art keywords
electronic device
processor
integrated circuit
pcie
service provided
Prior art date
Application number
KR1020190163820A
Other languages
English (en)
Inventor
윤수하
김무영
김민정
송현근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190163820A priority Critical patent/KR20210073225A/ko
Priority to PCT/KR2020/017524 priority patent/WO2021118158A1/en
Priority to US17/118,071 priority patent/US11392474B2/en
Publication of KR20210073225A publication Critical patent/KR20210073225A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3278—Power saving in modem or I/O interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3041—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is an input/output interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G06F11/3062—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations where the monitored property is the power consumption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0064—Latency reduction in handling transfers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3806—Mobile device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Power Sources (AREA)

Abstract

본 발명의 다양한 실시예들은 전자 장치에서 다수 개의 프로세서 사이의 인터페이스를 제어하기 위한 장치 및 방법에 관한 것이다. 전자 장치는, 제 1 집적 회로, 제 2 집적 회로, 및 상기 제 1 집적 회로와 상기 제 2 집적 회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스를 포함하며, 상기 제 1 집적 회로 는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한할 수 있다. 다른 실시예들도 가능할 수 있다.

Description

다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법{ELECTRONIC DEVICE FOR CONTROLLING INTERFACE BETWEEN A PLURALITY OF INTEGRATED CIRCUITS AND OPERATING METHOD THEREOF}
본 발명의 다양한 실시예들은 전자 장치에서 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 장치 및 방법에 관한 것이다.
정보통신 기술 및 반도체 기술의 발전으로 정보 처리를 수행할 수 있는 전자 장치들이 보급되고 있다. 전자 장치는 통화, 메시지, 카메라, 전자 결제, 또는 인터넷과 같은 다양한 기능을 제공할 수 있다.
전자 장치는 다양한 기능을 제공하기 위하여 다수 개의 프로세서를 포함할 수 있다. 예를 들어, 전자 장치는 전자 장치와 관련된 어플리케이션 프로그램의 구동을 위한 어플리케이션 프로세서(AP: application processor) 및 전자 장치의 통신 기능을 처리하기 위한 커뮤니케이션 프로세서(CP: communication processor)를 포함할 수 있다. 일예로, 어플리케이션 프로세서와 커뮤니케이션 프로세서는 서로 다른 집적 회로(예: 시스템 온 칩(SoC))로 구성될 수 있다.
전자 장치는 사용자가 필요로 하는 무선 데이터 트래픽 수요를 충족시키기 위하여 고주파(예: mmWave) 대역(예: 3 GHz ~ 300 GHz 대역)의 주파수를 이용하여 신호를 송신 및/또는 수신하는 5G(5th generation)통신 방식(예: NR(new radio) 통신 방식)을 지원할 수 있다.
전자 장치는 5G 통신 방식에서의 상대적으로 높은 데이터 처리율(data throughput)을 제공하기 위해 어플리케이션 프로세서(AP)와 관련된 제 1 집적회로와 커뮤니케이션 프로세서(CP)와 관련된 제 2 집적회로를 PCIe(peripheral component interconnect experimental) 인터페이스로 연결할 수 있다. 전자 장치는 PCIe 인터페이스에 의한 소모 전류를 줄이기 위해 PCIe 인터페이스의 동작 상태에 기반하여 PCIe 인터페이스의 전력 모드를 전환할 수 있다. 예를 들어, PCIe 인터페이스의 전력 모드는 L0(fully active state), L0s(electrical idle/standby state), L1(lower power standby/slumber state), L2(low power sleep state) 및/또는 L3(link off state)를 포함할 수 있다.
하지만, 전자 장치는 VR(virtual reality) 서비스 또는 AR(augmented reality) 서비스와 같이 지연에 민감한 서비스를 제공하는 경우, PCIe 인터페이스의 전력 모드의 전환에 의한 지연(delay)에 의해 지연에 민감한 서비스의 품질이 저하될 수 있다. 이에 따라, 전자 장치는 PCIe 인터페이스의 전력 소모를 줄이면서 지연에 민감한 서비스를 제공하기 위한 방안을 필요로 한다.
본 발명의 다양한 실시예들은 전자 장치에서 전자 장치의 내부에서 다수 개의 집적회로 사이의 인터페이스를 제어하기 위한 장치 및 방법을 제공할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 제 1 집적회로, 제 2 집적회로, 및 상기 제 1 집적회로와 상기 제 2 집적회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스를 포함하며, 상기 제 1 집적회로는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한할 수 있다.
다양한 실시예에 따르면, 전자 장치의 동작 방법은, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 동작과 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적회로와 제 2 집적회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 제 1 프로세서 및 PCIe(peripheral component interconnect express) 호스트를 포함하는 제 1 집적회로, 제 2 프로세서 및 PCIe 디바이스를 포함하는 제 2 집적회로, 및 상기 제 1 집적 회로의 상기 PCIe 호스트와 상기 제 2 집적 회로의 상기 PCIe 디바이스 를 연결하는 PCIe 인터페이스를 포함하며, 상기 제 1 프로세서는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한할 수 있다.
본 발명의 다양한 실시예들에 따르면, 전자 장치는 서비스와 관련된 지연 요구 레벨에 기반하여 다수 개의 집적 회로를 연결하는 인터페이스(예: PCIe 또는 USB)에서 지원하는 다수 개의 전력 모드 중 적어도 일부로의 전환을 제한함으로써, 인터페이스에 의한 전력 소모를 줄이면서 지연에 민감한 서비스를 제공할 수 있다.
다양한 실시예들에 따르면, 전자 장치는 다수 개의 집적 회로를 연결하는 인터페이스(예: PCIe 또는 USB)을 통해 지연에 민감한 서비스와 관련된 논리 채널(예: endpoint)을 생성함으로써, 지연에 민감한 서비스를 원활히 제공할 수 있다.
다양한 실시예들에 따르면, 전자 장치는 서비스에서 필요로 하는 데이터 처리율(throughput)에 기반하여 다수 개의 집적 회로를 연결하는 인터페이스(예: PCIe 또는 USB)의 레인(lane) 개수를 조절함으로써, 인터페이스에 의한 전력 소모를 줄일 수 있다.
도 1은 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는 다양한 실시예들에 따른 다수 개의 집적회로를 포함하는 전자 장치의 블록도이다.
도 2b는 다양한 실시예들에 따른 집적 회로를 포함하는 전자 장치들의 블록도이다.
도 3은 다양한 실시예들에 따른 프로그램을 예시하는 블록도이다.
도 4는 다양한 실시예들에 따른 전자 장치에서 전환이 제한되는 인터페이스의 전력 모드를 설정하기 위한 흐름도이다.
도 5는 다양한 실시예들에 따른 전자 장치에서 인터페이스의 전력 모드의 전환을 제한하기 위한 흐름도이다.
도 6은 다양한 실시예들에 따른 전자 장치에서 인터페이스의 논리 채널을 생성하기 위한 흐름도이다.
이하 다양한 실시예들이 첨부된 도면을 참고하여 상세히 설명된다. 실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다.
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다.. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101))에 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2a는 다양한 실시예들에 따른 다수 개의 집적 회로를 포함하는 전자 장치의 블록도이다. 일예로, 전자 장치(200)는 도 1의 전자 장치(101) 일 수 있다.
도 2a를 참조하면, 다양한 실시예들에 따르면, 전자 장치(200)는 다수 개의 집적 회로(210 및 220)를 포함할 수 있다. 일 실시예에 따르면, 제 1 집적 회로(210)는 도 1의 메인 프로세서(121)와 동일하거나, 메인 프로세서(121)에 포함될 수 있다. 제 2 집적 회로(220)는 도 1의 보조 프로세서(123)와 동일하거나, 보조 프로세서(123)에 포함될 수 있다. 일예로, 제 1 집적 회로(210) 또는 제 2 집적 회로(220)는 어플리케이션 프로세서(AP) 또는 커뮤니케이션 프로세서(CP)를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 집적 회로(210)와 제 2 집적 회로(220)는 PCIe(peripheral component interconnect experimental) 인터페이스(230)로 연결될 수 있다. 일 실시예에 따르면, 제 1 집적 회로(210)는 PCIe 인터페이스(230)를 통해 제 2 집적 회로(220)와의 연결을 위한 PCIe 호스트(212)를 포함할 수 있다. 제 2 집적 회로(220)는 PCIe 인터페이스(230)를 통해 제 1 집적 회로(210)와의 연결을 위한 PCIe 디바이스(222)를 포함할 수 있다. 일예로, 제 1 집적 회로(210)의 PCIe 호스트(212)는 PCIe 인터페이스(230)를 통해 제 2 집적 회로(220)의 PCIe 디바이스(222)에 연결될 수 있다.
다양한 실시예들에 따르면, 제 1 집적 회로(210)는 PCIe 호스트(212) 및/또는 제 1 프로세서(214)를 포함할 수 있다. 일예로, 제 1 집적 회로(210)는 전자 장치(200)에 필요한 적어도 하나의 소자(예: PCIe 호스트(212) 및/또는 제 1 프로세서(214))가 한 개의 칩에 포함되는 시스템 온 칩(SoC: system on chip)의 형태로 구성될 수 있다.
다양한 실시예들에 따르면, 제 1 프로세서(214)는 제 1 집적 회로(210)와 제 2 집적 회로(220)를 연결하는 PCIe 인터페이스(230)의 전력 모드를 제어할 수 있다. 예를 들어, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 동작 상태에 기반하여 PCIe 인터페이스(230)의 전력 모드가 전환되도록 PCIe 호스트(212)를 제어할 수 있다. 일예로, 전력 모드는 L0(fully active state), L0s(electrical idle/standby state), L1(lower power standby/slumber state), L2(low power sleep state) 또는 L3(link off state) 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 전력 모드의 전환을 제한할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공하는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 제 1 프로세서(214)는 전자 장치(200)에서 제공하는 서비스와 관련된 지연 요구 레벨에 기반하여 PCIe 인터페이스(230)에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드로의 전환이 제한되도록 PCIe 호스트(212)를 제어할 수 있다. 예를 들어, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 전력 모드가 활성 모드(예: L0 모드)로 전환되는데 소요되는 지연 시간이 전자 장치(200)에서 제공하는 서비스와 관련된 지연 요구 레벨을 만족하지 않는 전력 모드로의 전환을 제한할 수 있다. 일예로, 지연 요구 레벨은 전자 장치(200)에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC(mobile edge computing) 접속 여부, 네트워크 세션 및/또는 베어러 정보, 플로우(flow) 별 서비스 품질(예: QoS(quality of service) 정보), URSP(UE route selection policy) 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 확인될 수 있다. 일예로, 지연 요구 레벨은 서비스를 제공하는데 요구되는 최대 지연 시간을 포함할 수 있다.
다양한 실시예들에 따르면, 제 1 프로세서(214)는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적 회로(210)와 제 2 집적 회로(220) 사이에서 데이터를 송수신하기 위한 적어도 하나의 논리 채널 경로(예: 엔드포인트(endpoint))를 생성할 수 있다. 일 실시예에 따르면, 제 1 집적 회로(210)의 제 1 프로세서(214)와 제 2 집적 회로(220)의 제 2 프로세서(224)에서 구동되는 PCIe 드라이버(예: IPC(inter-process communication) 드라이버)는 데이터를 구분하는 다수 개의 논리 채널을 관리할 수 있다. 다수 개의 논리 채널을 통해 송수신되는 데이터는 PCIe 인터페이스(230)의 논리 채널 경로(예: 엔드 포인트(endpoint))를 통해 제 1 집적 회로(210)와 제 2 집적 회로(220) 사이에서 송수신될 수 있다. PCIe 인터페이스(230)는 PCIe 호스트(212)와 PCIe 디바이스(222) 사이에 다수 개의 논리 채널 경로가 생성되고, 논리 채널 경로별로 서로 다른 서비스 품질(QoS)를 설정하여 데이터를 송수신할 수 있다. 예를 들어, 제 1 논리 채널 경로는 실시간 데이터 전송에 대응되도록 설정될 수 있다. 제 2 논리 채널 경로는 상대적으로 큰 용량의 데이터 전송에 대응되도록 설정될 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공하기 위한 서비스(또는 어플리케이션)과 관련된 지연 요구 레벨이 기준 레벨보다 낮은 경우, 해당 서비스가 저지연의 요구 사항(예: URLLC(ultra-reliable and low latency communications))을 필요로 하는 것으로 판단할 수 있다. 이 경우, 제 1 프로세서(214)는 저지연의 요구 사항을 필요로하는 서비스를 위한 논리 채널 경로를 할당하고, 해당 논리 채널 경로를 서비스 품질(QoS)를 저지연의 데이터 전송에 대응되도록 설정할 수 있다.
다양한 실시예들에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공되는 서비스(또는 전자 장치(200)에서 제공하기 위한 서비스)에서 필요로 하는 데이터 처리율(throughput)에 기반하여 PCIe 인터페이스(230)의 링크(예: PCIe 링크) 또는 PCIe 인터페이스(230)에서 데이터의 송신 및/또는 수신에 사용할 레인(lane) 개수 중 적어도 하나를 조절할 수 있다. 일예로, 서비스에서 필요로 하는 데이터 처리율은 포어그라운드(foreground)에서 구동되는 어플리케이션 또는 백그라운드(background)에서 구동되는 어플리케이션 중 적어도 하나의 어플리케이션에서 필요로 하는 데이터 처리율을 포함할 수 있다. 일예로, 레인의 개수 조절은 PCIe 레지스터 파라미터 값의 변경을 통해 수행될 수 있다. 일예로, 데이터의 송신 및/또는 수신에 사용할 레인의 개수는 하나의 링크에 집적하기 위한 레인의 개수를 포함할 수 있다. 일예로, 링크의 속도 조절은 PCIe 레지스터 파라미터 값의 변경을 통해 수행될 수 있다.
일 실시예에 따르면, PCIe 인터페이스(230)의 한 개의 링크(Link)는 적어도 한 개의 레인(lane)을 지원할 수 있다. 예를 들어, 레인은 데이터의 전송을 위한 한 개의 차동 신호 쌍(differential signal pair) 및 데이터의 수신을 위한 한 개의 차동 신호 쌍의 세트를 포함할 수 있다. 예를 들어, PCIe 인터페이스(230)의 링크는 상대적으로 높은 데이터율을 제공하기 위하여 적어도 하나의 레인(예: 한 개 내지 32개)이 집적될 수 있다. 일예로, PCIe 인터페이스(230)는 X의 속도(예: 처리율, bps(bit per second))로 동작하는 한 개의 링크에 Y개의 레인들이 집적되는 경우, X * Y의 속도(예: 처리율, bps)를 제공할 수 있다.
일 실시예에 따르면, PCIe 인터페이스(230)의 링크(예: PCIe 링크)가 제공할 수 있는 링크의 속도(link speed)는 레지스터에 기록되어 있을 수 있다. 예를 들어, PCIe 인터페이스(230)의 링크(예: PCIe 링크)가 제공할 수 있는 링크의 속도는 '링크 능력 2 레지스터(link capabilities 2 register)'에 기록될 수 있다. 예를 들어, 링크 능력 2 레지스터는 1 바이트(byte)로 구성될 수 있다. 이 경우, 링크 능력 2 레지스터의 1 바이트를 구성하는 각 비트는 PCIe 링크가 제공하는 링크 속도와 관련된 정보를 포함할 수 있다. 일예로, 링크 능력 2 레지스터의 '비트 0'은 2.5GT/s의 속도를 제공하는지 여부를 나타내고, '비트 1'은 5.0GT/s의 속도를 제공하는지 여부를 나타내며, '비트 2'는 8.0GT/s의 속도를 제공하는지 여부를 나타낼 수 있다. 예를 들어, 링크 제어 2 레지스터는 2 바이트(bytes)로 구성될 수 있다. 이 경우, 링크 능력 2 레지스터의 제 1 범위의 비트 필드(bitfield)(예: 0 비트 내지 3 비트)는 PCIe 인터페이스(230)의 타겟 링크 속도와 관련된 정보를 포함할 수 있다. PCIe 링크의 링크 속도는 링크 능력 2 레지스터의 제 1 범위의 비트필드에 의해 제한될 수 있다. 일예로, PCIe 링크가 제 1 속도(예: 8.0GTs)를 제공할 수 있는 경우, 제 1 범위의 비트 필드가 '0010'으로 인코딩된 경우, PCIe 링크는 제 1 범위의 비트필드인 '0010'에 기반하여 제 1 속도보다 상대적으로 느린 제 2 속도(예: 5.0GTs)로 제한될 수 있다. 일예로, 링크 능력 2 레지스터의 제 1 범위의 비트필드는 '0001'으로 인코딩된 경우, 링크 능력 2 레지스터의 비트 0을 나타내고, '0010'로 인코딩된 경우, 링크 능력 2 레지스터의 비트 1을 나타내며, '0011'로 인코딩된 경우, 링크 능력 2 레지스터의 비트 2를 나타낼 수 있다. 일예로, 링크 제어 2 레지스터의 제 1 범위의 비트필드는 전자 장치(200)에서 제공되는 서비스(또는 전자 장치(200)에서 제공하기 위한 서비스)에서 필요로 하는 데이터 처리율(throughput)에 기반하여 설정될 수 있다.
다양한 실시예들에 따르면, 제 2 집적 회로(220)는 PCIe 디바이스(222) 및/또는 제 2 프로세서(224)를 포함할 수 있다. 일예로, 제 2 집적 회로(220)는 전자 장치(200)에 필요한 적어도 하나의 소자(예: PCIe 디바이스(222) 및/또는 제 2 프로세서(224))가 한 개의 칩에 포함되는 시스템 온 칩(SoC)의 형태로 구성될 수 있다.
다양한 실시예들에 따르면, 제 2 프로세서(224)는 제 1 집적 회로(210)(또는 제 1 프로세서(214))의 제어에 기반하여 PCIe 인터페이스(230)의 전력 모드를 제어할 수 있다. 예를 들어, 제 2 프로세서(224)는 제 1 집적 회로(210)(또는 제 1 프로세서(214))로부터 PCIe 인터페이스(230)의 전력 모드와 관련된 전환 요청 신호를 수신한 경우, PCIe 인터페이스(230)의 전력 모드가 전환되도록 PCIe 디바이스(222)를 제어할 수 있다.
다양한 실시예들에 따르면, 제 2 프로세서(224)는 제 1 집적 회로(210)(또는 제 1 프로세서(214))의 제어에 기반하여 제 1 집적 회로(210)와 제 2 집적 회로(220) 사이에서 데이터를 송수신하기 위한 적어도 하나의 논리 채널 경로(예: 엔드포인트(endpoint))를 생성할 수 있다. 예를 들어, 제 2 프로세서(224)는 제 1 집적 회로(210)(또는 제 1 프로세서(214))로부터 논리 채널 생성과 관련된 요청 신호를 수신한 경우, PCIe 인터페이스(230)의 논리 채널을 생성할 수 있다.
다양한 실시예들에 따르면, 제 1 집적 회로(210)와 제 2 집적 회로(220)는 USB(universal serial bus) 인터페이스로 연결될 수도 있다. 이 경우, 제 1 집적 회로(210)의 제 1 프로세서(214)는 PCIe 인터페이스(230)와 동일하게 USB 인터페이스의 구동을 제어할 수 있다. 일 실시예를 따르면, 제 1 프로세서(214)는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적 회로(210)와 제 2 집적 회로(220)를 연결하는 USB 인터페이스의 전력 모드 전환을 제한할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적 회로(210)와 제 2 집적 회로(220) 사이에서 데이터를 송수신하기 위한 USB 인터페이스의 논리 채널 경로(예: 엔드포인트(endpoint))를 생성할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공되는 서비스에서 필요로 하는 데이터 처리율(throughput)에 기반하여 USB 인터페이스에서 데이터의 송수신에 사용할 레인(lane) 개수를 조절할 수 있다.
도 2b는 다양한 실시예들에 따른 집적 회로를 포함하는 전자 장치들의 블록도이다. 일예로, 제 1 전자 장치(250) 및/또는 제 2 전자 장치(270)는 도 1의 전자 장치(101) 일 수 있다.
도 2b를 참조하면, 다양한 실시예들에 따르면, 제 1 전자 장치(250)와 제 2 전자 장치(270)는 PCIe(peripheral component interconnect experimental) 인터페이스(230)로 연결될 수 있다. 일 실시예에 따르면, 제 1 전자 장치(250)에 포함되는 제 1 집적 회로(260)는 PCIe 인터페이스(230)를 통해 제 2 전자 장치(270))에 포함되는 제 2 집적 회로(280)와의 연결될 수 있다.
다양한 실시예들에 따르면, 제 1 전자 장치(250)의 제 1 집적 회로(260)는 PCIe 호스트(262) 및/또는 제 1 프로세서(264)를 포함할 수 있다. 이하 설명에서 제 1 집적 회로(260)의 내부 구성은 도 2a의 제 1 집적 회로(210)의 내부 구성과 유사하게 동작할 수 있다. 예를 들어, 도 2b의 제 1 집적 회로(260)의 PCIe 호스트(262) 및 제 1 프로세서(264)는 도 2a의 PCIe 호스트(212) 및 제 1 프로세서(214)와 유사하게 동작할 수 있다. 이에 따라, 도 2a와의 중복 설명을 피하기 위하여, 제 1 집적 회로(260) 의 내부 구성에 대한 상세한 설명을 생략한다.
다양한 실시예들에 따르면, 제 2 전자 장치(270)의 제 2 집적 회로(280)는 PCIe 디바이스(282) 및/또는 제 2 프로세서(284)를 포함할 수 있다. 이하 설명에서 제 2 집적 회로(280)의 내부 구성은 도 2a의 제 2 집적 회로(220)의 내부 구성과 유사하게 동작할 수 있다. 예를 들어, 도 2b의 제 2 집적 회로(280)의 PCIe 디바이스(282) 및 제 2 프로세서(284)는 도 2a의 PCIe 디바이스(222) 및 제 2 프로세서(224)와 유사하게 동작할 수 있다. 이에 따라, 도 2a와의 중복 설명을 피하기 위하여, 제 2 집적 회로(280) 의 내부 구성에 대한 상세한 설명을 생략한다.
도 3은 다양한 실시예들에 따른 프로그램을 예시하는 블록도이다. 일예로, 전자 장치(300)는 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250) 일 수 있다. 일예로, 전자 장치(300)의 프로그램(301)은 메모리(예: 도 1의 메모리(130)) 상의 프로그램(예: 도 1의 프로그램(140))으로 제 1 집적 회로(예: 도 2a의 제 1 집적 회로(210) 또는 도 2b의 제 1 집적 회로(260))의 제 1 프로세서(예: 도 2a의 제 1 프로세서(214) 또는 도 2b의 제 1 프로세서(264))에 의해 실행될 수 있다.
도 3을 참조하면, 다양한 실시예들에 따르면, 프로그램(301)은 커널(320)(예: 도 1의 운영체제(142)), 미들웨어(330)(예: 도 1의 미들웨어(144)) 및/또는 어플리케이션(370)(예: 도 1의 어플리케이션(146))을 포함할 수 있다. 프로그램(301)의 적어도 일부는 전자 장치(300)에 프리로드 되거나, 외부 전자 장치(예: 도 1의 전자 장치(102, 104), 서버(108))로부터 다운로드될 수 있다.
다양한 실시예들에 따르면, 커널(320)은 시스템 리소스 매니저(321) 및/또는 디바이스 드라이버(323)를 포함할 수 있다. 일 실시예에 따르면, 시스템 리소스 매니저(321)는 시스템 리소스의 제어, 할당, 또는 회수를 수행할 수 있다. 예를 들어, 시스템 리소스 매니저(321)는 프로세스 관리부, 메모리 관리부, 또는 파일 시스템 관리부를 포함할 수 있다. 일 실시예에 따르면, 디바이스 드라이버(323)는 제 1 집적 회로(210)와 제 2 집적 회로(220)를 연결하는 PCIe 인터페이스(230)를 구동하기 위한 PCIe 드라이버(325)를 포함할 수 있다. 예를 들어, PCIe 드라이버(325)는 제 1 집적 회로(210)에 포함되는 경우, PCIe 인터페이스(230)을 통해 제 2 집적 회로(220)와 데이터를 송수신하기 위한 논리 채널을 할당할 수 있다. 일예로, 디바이스 드라이버(323)는 미도시되었지만, 디스플레이 드라이버, 카메라 드라이버, 블루투스 드라이버, 공유 메모리 드라이버, USB 드라이버, 키패드 드라이버, WiFi 드라이버, 오디오 드라이버, 터치 디바이스 드라이버 또는 압력 디바이스 드라이버를 포함할 수 있다.
다양한 실시예들에 따르면, 미들웨어(330)는 어플리케이션(370)이 공통적으로 필요로 하는 기능을 제공하거나, 어플리케이션(370)이 전자 장치 내부의 제한된 시스템 자원을 사용할 수 있도록 다양한 기능들을 어플리케이션(370)으로 제공할 수 있다. 일예로, 미들웨어(330)는 런타임 라이브러리(335), 어플리케이션 매니저(341), 윈도우 매니저(342), 멀티미디어 매니저(343), 리소스 매니저(344), 파워 매니저(345), 데이터베이스 매니저(346), 패키지 매니저(347), 커넥티비티 매니저(348), 노티피케이션 매니저(349), 로케이션 매니저(350), 그래픽 매니저(351), 시큐리티 매니저(352) 또는 인터페이스 매니저(353) 중 적어도 하나를 포함할 수 있다.
일 실시예에 따르면, 런타임 라이브러리(335)는 어플리케이션(370)이 실행되는 동안에 프로그래밍 언어를 통해 새로운 기능을 추가하기 위해 컴파일러가 사용하는 라이브러리 모듈을 포함할 수 있다. 런타임 라이브러리(335)는 입출력 관리, 메모리 관리, 또는 산술 함수 처리를 수행할 수 있다. 예를 들어, 런타임 라이브러리(335)는 전자 장치(300)의 통화 서비스(telephony service)와 관련된 통신을 처리하는 RIL(radio interface layer) 데몬(daemon)을 포함할 수 있다. RIL 데몬은 네트워크로부터 제공받은 세션 관리와 관련된 정보를 관리할 수 있다.
일 실시예에 따르면, 어플리케이션 매니저(341)는 어플리케이션(370)의 생명 주기를 관리할 수 있다. 윈도우 매니저(342)는 화면에서 사용되는 GUI 자원을 관리할 수 있다. 멀티미디어 매니저(343)는 미디어 파일들의 재생에 필요한 포맷을 파악하고, 해당 포맷에 맞는 코덱을 이용하여 미디어 파일의 인코딩 또는 디코딩을 수행할 수 있다. 리소스 매니저(344)는 어플리케이션(370)의 소스 코드 또는 메모리의 공간을 관리할 수 있다. 파워 매니저(345)는 배터리의 용량, 온도 또는 전원을 관리하고, 이 중 해당 정보를 이용하여 전자 장치(300)의 동작에 필요한 관련 정보를 결정 또는 제공할 수 있다. 일 실시예에 따르면, 파워 매니저(345)는 바이오스(BIOS: basic input/output system)(미도시)와 연동할 수 있다.
일 실시예에 따르면, 데이터베이스 매니저(346)는 어플리케이션(370)에서 사용될 데이터베이스를 생성, 검색, 또는 변경할 수 있다. 패키지 매니저(347)는 패키지 파일의 형태로 배포되는 어플리케이션의 설치 또는 갱신을 관리할 수 있다. 커넥티비티 매니저(348)는 전자 장치(300)와 외부 전자 장치 간의 무선 연결 또는 직접 연결을 관리할 수 있다. 노티피케이션 매니저(349)는 지정된 이벤트(예: 착신 통화, 메시지, 또는 알람)의 발생을 사용자에게 알리기 위한 기능을 제공할 수 있다. 로케이션 매니저(350)는 전자 장치(300)의 위치 정보를 관리할 수 있다. 그래픽 매니저(351)는 사용자에게 제공될 그래픽 효과 또는 이와 관련된 사용자 인터페이스를 관리할 수 있다. 시큐리티 매니저(352)는 시스템 보안 또는 사용자 인증을 제공할 수 있다.
일 실시예에 따르면, 인터페이스 매니저(353)는 다수 개의 집적회로(예: 도 2a의 제 1 집적 회로(210) 및 제 2 집적 회로(220))를 연결하는 인터페이스(예: PCIe 인터페이스(230))를 관리할 수 있다. 예를 들어, 인터페이스 매니저(353)는 전자 장치(300)에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 집적회로들을 연결하는 인터페이스(예: PCIe 인터페이스(230))의 전력 모드 전환을 제한할 수 있다. 다른 예를 들어, 인터페이스 매니저(353)는 전자 장치(300)에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 집적회로들 사이에서 데이터를 송수신하기 위한 인터페이스(예: PCIe 인터페이스(230))의 논리 채널 경로(예: 엔드포인트(endpoint))를 생성할 수 있다. 또 다른 예를 들어, 인터페이스 매니저(353)는 전자 장치(300)에서 제공되는 서비스에서 필요로 하는 데이터 처리율(throughput)에 기반하여 인터페이스(예: PCIe 인터페이스(230))에서 데이터의 송수신에 사용할 레인(lane) 개수 또는 링크 속도 중 적어도 하나를 조절할 수 있다.
일 실시예에 따르면, 미들웨어(330)는 동적으로 기존의 구성요소를 일부 삭제하거나 새로운 구성요소들을 추가할 수 있다. 일 실시예에 따르면, 미들웨어(330)의 적어도 일부는 커널(320)(또는 운영 체제)의 일부로 포함되거나, 또는 커널(320)(또는 운영 체제)와는 다른 별도의 소프트웨어로 구현될 수 있다.
다양한 실시예들에 따르면, 어플리케이션(370)은 네트워크 어플리케이션(372) 또는 통화 어플리케이션(374)을 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250))는, 제 1 집적 회로(예: 도 2a 또는 도 2b의 제 1 집적 회로(210 또는 260)), 제 2 집적 회로(예: 도 2a 또는 도 2b의 제 2 집적 회로(220 또는 280)); 및 상기 제 1 집적 회로와 상기 제 2 집적 회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스(예: 도 2a 또는 도 2b의 PCIe 인터페이스(230))를 포함하며, 상기 제 1 집적 회로는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한할 수 있다.
다양한 실시예들에 따르면, 상기 제 1 집적 회로는, 프로세서(예: 도 2a 또는 도 2b의 제 1 프로세서(214 또는 264)) 및 상기 PCIe 인터페이스와 관련된 PCIe 호스트(예: 도 2a 또는 도 2b의 PCIe 호스트 (212 또는 262))를 포함하며, 상기 프로세서는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 적어도 하나의 전력 제어 모드의 사용을 제한할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 전자 장치에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC(mobile edge computing) 접속 여부, 네트워크 세션/베어러 정보, 플로우(flow) 별 서비스 품질(QoS) 정보, URSP(UE route selection policy) 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간 및 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 적어도 하나의 전력 모드의 사용을 제한할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 제 1 모드로의 전환 이벤트가 발생한 경우, 상기 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 확인하고, 상기 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 경우, 상기 PCIe 인터페이스의 전력 모드를 상기 제 1 모드로 전환할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하지 않는 경우, 상기 제 1 모드로의 전환을 제한할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 전자 장치에서 제공되는 서비스가 저지연 요구 레벨을 포함하는 경우, 상기 서비스와 관련된 상기 PCIe 인터페이스의 논리 채널 경로를 생성할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 전자 장치에서 제공되는 서비스에서 필요로 하는 데이터 처리율에 기반하여 상기 PCIe 인터페이스의 레인(lane)의 개수를 설정할 수 있다.
다양한 실시예들에 따르면, 상기 프로세서는, 상기 제 2 집적 회로로부터 제공받은 정보에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다.
다양한 실시예들에 따르면, 상기 제 1 집적회로는, 어플리케이션 프로세서와 관련된 제 1 시스템 온 칩(SoC : system on chip)을 포함하고, 상기 제 2 집적회로는, 커뮤니케이션 프로세서와 관련된 제 2 시스템 온 칩을 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250))는 제 1 프로세서(예: 도 2a 또는 도 2b의 제 1 프로세서(214 또는 264)) 및 PCIe(peripheral component interconnect express) 호스트(예: 도 2a 또는 도 2b의 PCIe 호스트 (212 또는 262))를 포함하는 제 1 집적 회로(예: 도 2a 또는 도 2b의 제 1 집적 회로(210 또는 260)), 제 2 프로세서(예: 도 2a 또는 도 2b의 제 1 프로세서(224 또는 284)) 및 PCIe 디바이스(예: 도 2a 또는 도 2b의 PCIe 디바이스 (222 또는 282))를 포함하는 제 2 집적 회로(예: 도 2a 또는 도 2b의 제 2 집적 회로(220 또는 280)); 및 상기 제 1 집적 회로의 상기 PCIe 호스트와 상기 제 2 집적 회로의 상기PCIe 디바이스를 연결하는 PCIe 인터페이스(예: 도 2a 또는 도 2b의 PCIe 인터페이스(230))를 포함하며, 상기 제 1 프로세서는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨를 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한할 수 있다.
도 4는 다양한 실시예들에 따른 전자 장치에서 전환이 제한되는 인터페이스의 전력 제어 모드를 설정하기 위한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 예를 들어, 전자 장치는 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250) 일 수 있다.
도 4를 참조하면, 다양한 실시예들에 따르면, 전자 장치(예: 도 1의 프로세서(120), 도 2a의 제 1 프로세서(214) 또는 도 2b의 제 1 프로세서(264))는 동작 401에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스를 식별할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 실행되는 어플리케이션(예: foreground applicaiton)에 대응하는 서비스(예: eMBB 서비스 또는 URLLC 서비스)를 확인할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 네트워크로부터 제공받은 파라미터에 기반하여 전자 장치(200)가 URLLC 서비스와 관련된 세션(또는 IP 플로우)을 사용하는 어플리케이션이 실행되는지 확인할 수 있다. 일예로, URLLC 서비스와 관련된 세션(또는 IP 플로우)과 어플리케이션의 관계는 어플리케이션 설치 시 또는 어플리케이션의 실행 중에 생성되거나 갱신될 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 네트워크로부터 제공받은 파라미터에 기반하여 전자 장치(200)가 URLLC 서비스와 관련된 세션(또는 IP 플로우)가 존재하는지 확인할 수 있다. 일예로, 네트워크로부터 제공받은 파라미터는 RRC(radio resource control) 시그널링에 포함되거나 URSP에 포함될 수 있다. 예를 들어, 전자 장치(200)는 표 1과 같이 정의되는 URSP에 기반하여 네트워크로부터 세션(또는 IP 플로우) 관리와 관련된 정책(policy)을 제공받을 수 있다. USRP의 정책 규칙(policy rule)의 구성 요소는 세 가지로 규칙 간에 우선 순위를 다르게 적용하기 위한 'Rule Precedence'와 트래픽을 구분하기 위한 'Traffic descriptor', 트래픽의 루트(route)를 정의하기 위한 'Route selection descriptor'를 포함할 수 있다. 일예로, 'Traffic descriptor'는 어플리케이션 식별정보(Application identifier) 또는 IP 패킷 필터(IP packet filter)를 포함할 수 있다. 'Route selection descriptor'는 SSC(session and service continuity) 모드, 네트워크 슬라이싱(network slicing) 또는 DNN(data network name)을 포함할 수 있다. 일예로, 표 1의 URSP는 표준 문서(TS23.503)에 정의될 수 있다.
information name Dscription category PCF permitted to modify in a UE context Scope
Rule Precedence Determines the order the URSP rule is enforced in the UE Mandatory
(NOTE 1)		 Yes UE context
Traffic desscriptor This part defines the traffic descriptors for the policy.
Applicaiton identifiers Application identifier(s) Optional Yes UE context
IP descsriptors IP 3 tuple(s) (destination IP address or IPv6 network prefix, destination port number, protocol ID of the protocol above IP). Optional Yes UE context
Non-IP descriptors Descriptor(s) for Non-IP traffic Optional Yes UE context
List of Route Selection Descriptors A list of Route Selection Descriptors. The components of a Route Selection Descriptor are described in table 6.6.2.1-3. Mandatory
Route Selection Descriptor Precedence Determines the order in which the Route Selection Descriptors are to be applied. Mandatory
(NOTE 1)		 Yes UE context
Route selection components This part defines the route selection components Mandatory
(NOTE 2)
SSC Mode Selection One single value of SSC mode. Optional Yes UE context
Network Slice Selection Either a single value or a list of values of S-NSSAI(s). Optional Yes UE context
DNN Selection Either a single value or a list of values of DNN(s). Optional Yes UE context
Non-Seamless Offload indication Indicates if the traffic of the matching application is to be offloaded to non-3GPP access outside of a PDU Session. Optional
(NOTE 3)		 Yes UE context
Access Type preference Indicates the preferred Access Type (3GPP or non-3GPP or Multi-Access) when the UE establishes a PDU Session for the matching application. Optional Yes UE context
일예로, URSP는 전자 장치(200)에 미리 구성(configuration)되어 있을 수 있다. 일예로, URSP는 전자 장치(200)가 전자 장치(200)의 등록(registration) 절차 또는 구성 갱신(UE configuration update) 절차를 통해 네트워크(예: PCF(policy control function))로부터 제공받을 수도 있다. PCF로부터 제공받은 URSP는 전자 장치(200)에 미리 구성되어 있는 URSP보다 상대적으로 높은 우선순위를 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 동작 403에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 일예로, 지연 요구 레벨은 전자 장치(200)에서 제공되는 서비스에서 필요로 하는 최대 지연 시간(예: end-to-end delay requirement)을 포함할 수 있다. 일예로, 지연 요구 레벨은 제 1 집적 회로(210)가 제 2 집적 회로(220)로부터 제공받은 정보에 기반하여 확인될 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 동작 405에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 PCIe 인터페이스(도 2a의 PCIe 인터페이스(230))에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드로의 전환을 제한할 수 있다. 일 실시예에 따르면, PCIe 인터페이스(230)는 L0(fully active state), L0s(electrical idle/standby state), L1(lower power standby/slumber state), L2(low power sleep state) 또는 L3(link off state) 중 적어도 하나의 전력 모드를 지원할 수 있다. 일 실시예에 따르면, 전력 모드의 지원(혹은 사용) 여부는 '링크 제어 레지스터(link control register)의 제 2 범위의 비트 필드(예: 0 비트 내지 1 비트) 값에 기반하여 제어될 수 있다. 일예로, 제 2 범위의 비트필드는 '00'으로 인코딩된 경우, L0s 전력 모드 및 L1 전력 모드를 사용하지 않도록 설정되고, '01'로 인코딩된 경우, L0s 전력 모드를 사용하도록 설정되고, '10'으로 인코딩된 경우, L1 전력 모드를 사용하도록 설정되며, '11'로 인코딩된 경우, L0s 전력 모드 및 L1 전력 모드를 모두 사용하도록 설정됨을 나타낼 수 있다. 일예로, 링크 제어 레지스터의 제 2 범위의 비트 필드 값은 지연 요구 레벨에 기반하여 설정될 수 있다. 일 실시예에 따르면, L1 전력 모드의 지원(혹은 사용) 여부는 'L1 PM 서브스테이트 제어 1 레지스터(L1 PM substates control 1 register)'의 제 1 범위의 비트들(예: 0 비트 내지 3 비트)을 통해 제어될 수 있다. 일예로, L1 PM 서브스테이트 제어 1 레지스터의 '비트 0'은 PCI(peripheral component interconnect)-PM(power management) L1.2 활성화 여부를 나타내고, '비트 1'은 PCI-PM L1.1 활성화 여부를 나타내며, '비트 2'는 ASPM(active state power management) L1.2 활성화 여부를 나타내고, '비트 3'은 ASPM L1.1 활성화 여부를 나타낼 수 있다. 일예로, L1 PM 서브스테이트 제어 1 레지스터의 제 1 범위의 비트들은 지연 요구 레벨에 기반하여 설정될 수 있다. 예를 들어, 제 1 프로세서(214)는 지연 요구 레벨이 L2 모드에서 L0 모드로 전환되는데 소요되는 지연 시간보다 상대적으로 짧은 경우, L2 모드로의 전환을 제한할 수 있다. 다른 예를 들어, 제 1 프로세서(214)는 지연 요구 레벨이 L1 모드에서 L0 모드로 전환되는데 소요되는 지연 시간보다 상대적으로 긴 경우, L1 모드로의 전환을 허용할 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)는 전자 장치(200)에서 제공되는 서비스와 관련된 지연 요구 레벨 및 집적 회로 내 프로세서(예: 제 1 프로세서(210) 및/또는 제 2 프로세서(220))의 처리 지연 시간에 기반하여 PCIe 인터페이스(230)에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드로의 전환을 제한할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 지연 요구 레벨 및 제 1 프로세서(210)의 처리 지연 시간의 합보다 L2 모드에서 L0 모드로 전환되는데 소요되는 지연 시간보다 상대적으로 긴 경우, L2 모드로의 전환을 제한할 수 있다.
일 실시예에 따르면, 링크 제어 레지스터의 제 2 범위의 비트 필드(예: 0 비트 내지 1 비트) 값은 지연 요구 레벨 및 집적 회로 내 프로세서(예: 제 1 집적 회로(210)의 제 1 프로세서(210) 및/또는 제 2 집적 회로(220)의 제 2 프로세서(220))의 처리 지연 시간에 기반하여 설정될 수 있다. 일 실시예에 따르면, 일예로, L1 PM 서브스테이트 제어 1 레지스터의 제 1 범위의 비트들은 지연 요구 레벨 및 집적 회로 내 프로세서의 처리 지연 시간에 기반하여 설정될 수 있다. 예를 들어, 제 1 프로세서(214)는 지연 요구 레벨 및 제 1 프로세서(210)의 처리 지연 시간의 합보다 L1 모드에서 L0 모드로 전환되는데 소요되는 지연 시간보다 상대적으로 짧은 경우, L1 모드로의 전환을 허용할 수 있다.
도 5는 다양한 실시예들에 따른 전자 장치에서 인터페이스의 전력 제어 모드의 전환을 제한하기 위한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 예를 들어, 전자 장치는 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250) 일 수 있다.
도 5를 참조하면, 다양한 실시예들에 따르면, 전자 장치(예: 도 1의 프로세서(120), 도 2a의 제 1 프로세서(214) 또는 도 2b의 제 1 프로세서(264))는 동작 501에서, PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드 전환을 위한 이벤트의 발생이 감지되는지 확인할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 동작 상태에 기반하여 전력 모드 전환을 위한 조건이 충족되는지 확인할 수 있다. 일예로, PCIe 인터페이스(230)의 동작 상태는 PCIe 인터페이스(230)를 통해 데이터의 송수신 여부 또는 PCIe 인터페이스(230)의 미사용 시간 중 적어도 하나를 포함할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드 전환을 위한 이벤트의 발생이 감지되지 않은 경우(예: 동작 501의 '아니오'), PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드를 유지하도록 제어할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 전력 모드 전환을 위한 이벤트의 발생이 감지되지 않은 경우, PCIe 인터페이스(230)의 전력 모드를 유지하도록 PCIe 호스트(212)를 제어할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드 전환을 위한 이벤트의 발생을 감지한 경우(예: 동작 501의 '예'), 동작 503에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC 접속 여부, 네트워크 세션 및/또는 베어러 정보, 플로우(flow) 별 서비스 품질(QoS), URSP 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 실행 중인 어플리케이션의 콘텐트에 기반하여 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 예를 들어, 제 1 프로세서(214)는 어플리케이션에서 VR(virtual reality) 또는 AR(augmented reality) 콘텐트가 표시된 상태와 어플리케이션 로딩 또는 설정 메뉴가 표시된 상태의 지연 요구 레벨을 다르게 인식할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는, 동작 505에서, 전력 모드의 전환과 관련된 지연 시간이 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 충족하는지 확인할 수 있다. 일 예로, 전력 모드의 전환과 관련된 지연 시간은 전력 모드 전환을 위한 이벤트에 대응하는 전력 모드(예: L2 모드)로 PCIe 인터페이스(230)가 전환된 상태에서 PCIe 인터페이스(230)가 활성 모드(예: L0)로 전환되는데 소요되는 지연 시간을 포함할 수 있다. 예를 들어, 제 1 프로세서(214)는 표 2와 같이 정의된 'root complex link capabilities register'에 기반하여 전력 모드의 전환과 관련된 지연 시간을 확인할 수 있다.
파라미터 설명
L0s Exit Latency L0s에서 L0로 transition을 완료하는데 걸리는 시간 값

000b : Less than 64 ns
001b : 64 ns to less than 128 ns
010b : 128 ns to less than 256 ns
011b : 256 ns to less than 512 ns
100b : 512 ns to less than 1 μs
101b : 1 μs to less than 2 μs
110b : 2 μs to 4 μs
111b : More than 4 μs
L1 Exit Latency L1에서 L0로 transition을 완료하는데 걸리는 시간 값

000b : Less than 1 μs
001b : 1 μs to less than 2 μs
010b : 2 μs to less than 4 μs
011b : 4 μs to less than 8 μs
100b : 8 μs to less than 16 μs
101b : 16 μs to less than 32 μs
110b : 32 μs to 64 μs
111b : More than 64 μs
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전력 모드의 전환과 관련된 지연 시간이 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 충족하는 경우(예: 동작 505의 '예'), 동작 507에서, PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드를 이벤트에 대응하는 전력 모드로 전환할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 지연 요구 레벨이 L0s 모드에서 L0 모드로 전환되는데 소요되는 지연 시간(예: 256ns)보다 상대적으로 긴 경우, L0s 모드로의 전환을 허용할 수 있다. 이 경우, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 전력 모드를 L0s 모드로 전환하기 위한 제어 신호를 PCIe 디바이스(222)로 전송하도록 PCIe 호스트(212)를 제어할 수 있다. 일예로, PCIe 호스트(212)는 링크 제어 레지스터의 제 2 범위의 비트 필드 값에 기반하여 전력 모드로의 전환 정보를 PCIe 디바이스(222)로 전송할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전력 모드의 전환과 관련된 지연 시간이 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 충족하지 못하는 경우(예: 동작 505의 '아니오'), 동작 509에서, PCIe 인터페이스(도 2a 또는 도 2b의 PCIe 인터페이스(230))의 전력 모드를 이벤트에 대응하는 전력 모드로 전환을 제한할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 지연 요구 레벨이 L1 모드에서 L0 모드로 전환되는데 소요되는 지연 시간(예: 64μs)보다 상대적으로 짧은 경우, L1 모드로의 전환을 제한할 수 있다. 이 경우, 제 1 프로세서(214)는 PCIe 인터페이스(230)의 전력 모드를 L1 모드로 전환하기 위한 제어 신호의 전송을 제한할 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)는 전자 장치(200)에서 다수 개의 서비스를 제공하는 경우, 다수 개의 서비스와 관련된 지연 요구 레벨 중 가장 짧은 지연 요구 레벨을 기준으로 PCIe 인터페이스(230)의 전력 모드의 전환 여부를 결정할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공되는 제 1 서비스의 지연 요구 레벨이 R1이고, 제 n 서비스의 지연 요구 레벨이 Rn인 경우, MIN(R1, ..., Rn)에 기반하여 PCIe 인터페이스(230)의 전력 모드의 전환 여부를 결정할 수 있다.
도 6은 다양한 실시예들에 따른 전자 장치에서 인터페이스의 논리 채널을 생성하기 위한 흐름도이다. 이하 실시예에서 각 동작들은 순차적으로 수행될 수도 있으나, 반드시 순차적으로 수행되는 것은 아니다. 예를 들어, 각 동작들의 순서가 변경될 수도 있으며, 적어도 두 동작들이 병렬적으로 수행될 수도 있다. 예를 들어, 전자 장치는 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250) 일 수 있다.
도 6을 참조하면, 다양한 실시예들에 따르면, 전자 장치(예: 도 1의 프로세서(120), 도 2a의 제 1 프로세서(214) 또는 도 2b의 제 1 프로세서(264))는 동작 601에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인할 수 있다. 일 실시예에 따르면, 서비스와 관련된 지연 요구 레벨은 전자 장치(200)에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC 접속 여부, 네트워크 세션 및/또는 베어러 정보, 플로우(flow) 별 서비스 품질(QoS), URSP 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 확인될 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 동작 603에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨이 기준 레벨 이하인지 확인할 수 있다. 일예로, 기준 레벨은 전자 장치(200)에서 제공되는 서비스가 저지연 요구 사항을 요구하는지 판단하기 위한 기준 값으로, 고정되거나 전자 장치 또는 네트워크에 기반하여 변경될 수도 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨이 기준 레벨을 초과하는 경우(예: 동작 603의 '아니오'), 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스가 저지연의 요구 사항을 필요로하지 않는 것으로 판단할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 레벨이 기준 레벨 이하인 경우(예: 동작 603의 '예'), 동작 605에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 사항에 대응하는 PCIe 논리 채널 경로가 존재하는지 확인할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 제공되는 서비스와 관련된 지연 요구 레벨이 기준 레벨 이하인 경우, 전자 장치(200)에서 제공되는 서비스가 저지연의 요구 사항을 필요로하는 것으로 판단할 수 있다. 이 경우, 제 1 프로세서(214)는 제 2 집적 회로(220)(또는 PCIe 디바이스(222))와의 데이터 송수신을 위해 생성된 논리 채널 경로 중 저지연 요구 사항(예: QoS)을 만족하는 논리 채널 경로가 존재하는지 확인할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 사항에 대응하는 PCIe 논리 채널 경로가 존재하는 경우(예: 동작 605의 '예'), 동작 607에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 사항에 대응하는 PCIe 논리 채널 경로를 공유할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 제 2 집적 회로(220)(또는 PCIe 디바이스(222))와의 데이터 송수신을 위해 생성된 논리 채널 경로 중 저지연 요구 사항(예: QoS)을 만족하는 논리 채널 경로를 통해 제 2 집적 회로(220)(또는 PCIe 디바이스(222))와 데이터를 송신 및/또는 수신할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 프로세서(120, 214 또는 264))는 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 사항에 대응하는 PCIe 논리 채널 경로가 존재하지 않는 경우(예: 동작 605의 '아니오'), 동작 609에서, 전자 장치(예: 도 2a의 전자 장치(200))에서 제공되는 서비스와 관련된 지연 요구 사항에 대응하는 PCIe 논리 채널 경로를 생성할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 저지연 요구 사항(예: QoS)을 위한 제 2 집적 회로(220)(또는 PCIe 디바이스(222))와의 논리 채널 경로를 새롭게 할당할 수 있다. 새롭게 할당된 논리 채널 경로의 서비스 품질은 저지연의 데이터 전송에 대응하도록 설정될 수 있다. 제 1 프로세서(214)는 새롭게 할당한 논리 채널 경로를 통해 제 2 집적 회로(220)(또는 PCIe 디바이스(222))와 데이터를 송신 및/또는 수신하도록 PCIe 호스트(212)를 제어할 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)는 전자 장치(200)에서 제공되는 서비스의 식별 정보에 기반하여 해당 서비스가 저지연 요구 사항을 필요로 하는지 판단할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 실행되는 어플리케이션에 대응하는 서비스 eMBB 서비스인 경우, 전자 장치(200)에서 제공되는 서비스가 저지연 요구 사항을 필요로하지 않는 것으로 판단할 수 있다. 일 실시예에 따르면, 제 1 프로세서(214)는 전자 장치(200)에서 실행되는 어플리케이션에 대응하는 서비스 URLLC 서비스인 경우, 전자 장치(200)에서 제공되는 서비스가 저지연 요구 사항을 필요로 하는 것으로 판단할 수 있다.
다양한 실시예들에 따르면, 전자 장치(200)는 전자 장치(200)에서 제공되는 서비스가 저지연의 요구 사항을 필요로하는 것으로 판단한 경우, 저지연 요구 사항에 대응하는 PCIe 인터페이스(230)의 논리 채널 경로를 생성할 수 있다. 이 경우, 전자 장치(200)는 도 6의 동작 605 내지 동작 607을 생략할 수 있다.
다양한 실시예들에 따르면, 전자 장치(예: 도 1의 전자 장치(101), 도 2a의 전자 장치(200) 또는 도 2b의 제 1 전자 장치(250))의 동작 방법은, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 동작; 및 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적회로(예: 도 2a 또는 도 2b의 제 1 집적 회로(210 또는 260))와 제 2 집적회로(예: 도 2a 또는 도 2b의 제 2 집적 회로(220 또는 280))를 연결하는 PCIe(peripheral component interconnect express) 인터페이스(예: 도 2a 또는 도 2b의 PCIe 인터페이스(230))에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 지연 요구 레벨을 확인하는 동작은, 상기 전자 장치에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC(mobile edge computing) 접속 여부, 네트워크 세션/베어러 정보, 플로우(flow) 별 서비스 품질(QoS) 정보, URSP(UE route selection policy) 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전력 모드의 사용을 제한하는 동작은, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간과 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 비교하는 동작, 및 상기 비교 결과에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전력 모드의 사용을 제한하는 동작은, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하지 않는 경우, 상기 제 1 모드로 전환을 제한하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 경우, 상기 제 1 모드로의 전환을 허용하는 동작을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전력 모드의 사용을 제한하는 동작은, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨 및 상기 제 1 프로세서 또는 상기 제 2 프로세서의 처리 지연 시간의 합과 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간을 비교하는 동작, 및 상기 비교 결과에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전자 장치에서 제공되는 서비스가 저지연 요구 레벨을 포함하는 경우, 상기 서비스와 관련된 상기 PCIe 인터페이스의 논리 채널 경로를 생성하는 동작을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 전자 장치에서 제공되는 서비스에서 필요로 하는 데이터 처리율에 기반하여 상기 PCIe 인터페이스의 레인(lane)의 개수를 설정하는 동작을 더 포함할 수 있다.
다양한 실시예들에 따르면, 상기 제 1 집적회로는, 어플리케이션 프로세서와 관련된 제 1 시스템 온 칩(SoC: system on chip)을 포함하고, 상기 제 2 집적회로는, 커뮤니케이션 프로세서와 관련된 제 2 시스템 온 칩을 포함하고, 상기 커뮤니케이션 프로세서는, NR(new radio) 통신을 지원할 수 있다.
본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 전자 장치에 있어서,
    제 1 집적 회로;
    제 2 집적 회로; 및
    상기 제 1 집적 회로와 상기 제 2 집적 회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스를 포함하며,
    상기 제 1 집적 회로는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 전자 장치.
  2. 제 1항에 있어서,
    상기 제 1 집적 회로는, 프로세서 및 상기 PCIe 인터페이스와 관련된 PCIe 호스트를 포함하며,
    상기 프로세서는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 적어도 하나의 전력 제어 모드의 사용을 제한하는 전자 장치.
  3. 제 2항에 있어서,
    상기 프로세서는, 상기 전자 장치에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC(mobile edge computing) 접속 여부, 네트워크 세션/베어러 정보, 플로우(flow) 별 서비스 품질(QoS) 정보, URSP(UE route selection policy) 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 전자 장치.
  4. 제 2항에 있어서,
    상기 프로세서는, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간 및 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 적어도 하나의 전력 모드의 사용을 제한하는 전자 장치.
  5. 제 2항에 있어서,
    상기 프로세서는, 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 제 1 모드로의 전환 이벤트가 발생한 경우, 상기 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 확인하고,
    상기 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 경우, 상기 PCIe 인터페이스의 전력 모드를 상기 제 1 모드로 전환하는 전자 장치.
  6. 제 5항에 있어서,
    상기 프로세서는, 상기 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하지 않는 경우, 상기 제 1 모드로의 전환을 제한하는 전자 장치.
  7. 제 2항에 있어서,
    상기 프로세서는, 상기 전자 장치에서 제공되는 서비스가 저지연 요구 레벨을 포함하는 경우, 상기 서비스와 관련된 상기 PCIe 인터페이스의 논리 채널 경로를 생성하는 전자 장치.
  8. 제 2항에 있어서,
    상기 프로세서는, 상기 전자 장치에서 제공되는 서비스에서 필요로 하는 데이터 처리율에 기반하여 상기 PCIe 인터페이스의 레인(lane)의 개수를 설정하는 전자 장치.
  9. 제 2항에 있어서,
    상기 프로세서는, 상기 제 2 집적 회로로부터 제공받은 정보에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 전자 장치.
  10. 제 1항에 있어서,
    상기 제 1 집적회로는, 어플리케이션 프로세서와 관련된 제 1 시스템 온 칩(SoC : system on chip)을 포함하고,
    상기 제 2 집적회로는, 커뮤니케이션 프로세서와 관련된 제 2 시스템 온 칩을 포함하는 전자 장치.
  11. 전자 장치의 동작 방법에 있어서,
    상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 동작; 및
    상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨에 기반하여 제 1 집적회로와 제 2 집적회로를 연결하는 PCIe(peripheral component interconnect express) 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함하는 방법.
  12. 제 11항에 있어서,
    상기 지연 요구 레벨을 확인하는 동작은,
    상기 전자 장치에서 실행 중인 어플리케이션, 네트워크로부터의 어플리케이션 요구사항, MEC(mobile edge computing) 접속 여부, 네트워크 세션/베어러 정보, 플로우(flow) 별 서비스 품질(QoS) 정보, URSP(UE route selection policy) 관련 정보, 또는 LADN(local access data network) 관련 정보 중 적어도 하나에 기반하여 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 확인하는 동작을 포함하는 방법.
  13. 제 11항에 있어서,
    상기 전력 모드의 사용을 제한하는 동작은,
    상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간과 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 비교하는 동작, 및
    상기 비교 결과에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함하는 방법.
  14. 제 13항에 있어서,
    상기 전력 모드의 사용을 제한하는 동작은,
    상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드 중 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하지 않는 경우, 상기 제 1 모드로 전환을 제한하는 동작을 포함하는 방법.
  15. 제 14항에 있어서,
    상기 제 1 모드에서 활성 모드로 전환되는데 소요되는 전환 지연 시간이 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨을 만족하는 경우, 상기 제 1 모드로의 전환을 허용하는 동작을 더 포함하는 방법.
  16. 제 11항에 있어서,
    상기 전력 모드의 사용을 제한하는 동작은,
    상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨 및 상기 제 1 프로세서 또는 상기 제 2 프로세서의 처리 지연 시간의 합과 상기 PCIe 인터페이스에서 지원 가능한 다수 개의 전력 모드의 전환 지연 시간을 비교하는 동작, 및
    상기 비교 결과에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 동작을 포함하는 방법.
  17. 제 11항에 있어서,
    상기 전자 장치에서 제공되는 서비스가 저지연 요구 레벨을 포함하는 경우, 상기 서비스와 관련된 상기 PCIe 인터페이스의 논리 채널 경로를 생성하는 동작을 더 포함하는 방법.
  18. 제 11항에 있어서,
    상기 전자 장치에서 제공되는 서비스에서 필요로 하는 데이터 처리율에 기반하여 상기 PCIe 인터페이스의 레인(lane)의 개수를 설정하는 동작을 더 포함하는 방법.
  19. 제 11항에 있어서,
    상기 제 1 집적회로는, 어플리케이션 프로세서와 관련된 제 1 시스템 온 칩(SoC : system on chip)을 포함하고,
    상기 제 2 집적회로는, 커뮤니케이션 프로세서와 관련된 제 2 시스템 온 칩을 포함하고,
    상기 커뮤니케이션 프로세서는, NR(new radio) 통신을 지원하는 방법.
  20. 전자 장치에 있어서,
    제 1 프로세서 및 PCIe(peripheral component interconnect express) 호스트를 포함하는 제 1 집적 회로;
    제 2 프로세서 및 PCIe 디바이스를 포함하는 제 2 집적 회로; 및
    상기 제 1 집적 회로의 상기 PCIe 호스트와 상기 제 2 집적 회로의 상기PCIe 디바이스를 연결하는 PCIe 인터페이스를 포함하며,
    상기 제 1 프로세서는, 상기 전자 장치에서 제공되는 서비스와 관련된 지연 요구 레벨를 확인하고, 상기 서비스와 관련된 지연 요구 레벨에 기반하여 상기 PCIe 인터페이스에서 지원하는 다수 개의 전력 모드 중 적어도 하나의 전력 모드의 사용을 제한하는 전자 장치.
KR1020190163820A 2019-12-10 2019-12-10 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법 KR20210073225A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190163820A KR20210073225A (ko) 2019-12-10 2019-12-10 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법
PCT/KR2020/017524 WO2021118158A1 (en) 2019-12-10 2020-12-03 Electronic device for controlling interface between a plurality of integrated circuits and operation method thereof
US17/118,071 US11392474B2 (en) 2019-12-10 2020-12-10 Electronic device for controlling interface between a plurality of integrated circuits and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190163820A KR20210073225A (ko) 2019-12-10 2019-12-10 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210073225A true KR20210073225A (ko) 2021-06-18

Family

ID=76210529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190163820A KR20210073225A (ko) 2019-12-10 2019-12-10 다수 개의 집적 회로 사이의 인터페이스를 제어하기 위한 전자 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US11392474B2 (ko)
KR (1) KR20210073225A (ko)
WO (1) WO2021118158A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893644B2 (en) 2020-10-15 2024-02-06 State Farm Mutual Automobile Insurance Company Intelligent user interface monitoring and alert
US11836032B2 (en) * 2020-10-15 2023-12-05 State Farm Mutual Automobile Insurance Company Error monitoring and prevention in computing systems based on determined trends and routing a data stream over a second network having less latency
CN113254216B (zh) * 2021-06-17 2022-01-11 深圳云天励飞技术股份有限公司 边缘计算模组及其功耗控制方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7552269B2 (en) * 2007-01-11 2009-06-23 International Business Machines Corporation Synchronizing a plurality of processors
US7984314B2 (en) * 2007-05-14 2011-07-19 Intel Corporation Power management of low power link states
US9094943B2 (en) 2008-09-19 2015-07-28 Qualcomm Incorporated Network and mobile device initiated quality of service
US8982753B2 (en) * 2008-11-05 2015-03-17 Broadcom Corporation Method and system for low latency state transitions for energy efficiency
US8498229B2 (en) * 2008-12-30 2013-07-30 Intel Corporation Reduced power state network processing
US8831666B2 (en) * 2009-06-30 2014-09-09 Intel Corporation Link power savings with state retention
US9100815B2 (en) 2010-01-25 2015-08-04 Qualcomm Incorporated Physical-layer system prioritization and communication session management within a wireless communications system
US8689028B2 (en) * 2011-07-01 2014-04-01 Intel Corporation Method and apparatus to reduce idle link power in a platform
TW201346572A (zh) * 2012-01-27 2013-11-16 Marvell World Trade Ltd 發送器設備及發送器系統
US9110668B2 (en) * 2012-01-31 2015-08-18 Broadcom Corporation Enhanced buffer-batch management for energy efficient networking based on a power mode of a network interface
US8880923B2 (en) * 2012-03-29 2014-11-04 Intel Corporation Link power management in an I/O interconnect
US9256268B2 (en) * 2012-04-24 2016-02-09 Intel Corporation Adaptive low-power link-state entry policy for active interconnect link power management
EP3897007A1 (en) * 2012-06-07 2021-10-20 Samsung Electronics Co., Ltd. Apparatus and method for reducing power consumption in electronic device
US20140047156A1 (en) * 2012-08-09 2014-02-13 Emillo BILLI Hybrid computing system
KR101995623B1 (ko) * 2014-01-16 2019-07-02 인텔 코포레이션 고속 구성 메커니즘을 위한 장치, 방법, 및 시스템
CN104038548A (zh) * 2014-06-18 2014-09-10 英业达科技有限公司 服务器系统
KR102106134B1 (ko) 2015-05-15 2020-05-04 주식회사 케이티 단말의 무선연결 구성방법 및 그 장치
KR101722330B1 (ko) 2015-10-14 2017-04-11 인하대학교 산학협력단 3ＧＰＰ ＬＴＥ－Ａ 초고밀도네트워크에서 로드 밸런싱을 위한 ＱｏＳ 우선권 기반의 협력 스케줄링 및 하이브리드 스펙트럼 액세스 방법 및 시스템
JP7163002B2 (ja) * 2016-05-25 2022-10-31 キヤノン株式会社 プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法
US9946325B2 (en) * 2016-06-30 2018-04-17 Intel IP Corporation Interprocessor power state transitions
US10409744B1 (en) * 2016-08-30 2019-09-10 Amazon Technologies, Inc. Low-latency wake-up in a peripheral device
US20190163254A1 (en) * 2017-11-30 2019-05-30 Nvidia Corporation Core off sleep mode with low exit latency
KR20200122845A (ko) 2019-04-19 2020-10-28 삼성전자주식회사 전자 장치 및 그 데이터 전송 제어 방법

Also Published As

Publication number Publication date
US11392474B2 (en) 2022-07-19
US20210173756A1 (en) 2021-06-10
WO2021118158A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US11392474B2 (en) Electronic device for controlling interface between a plurality of integrated circuits and operation method thereof
US11314309B2 (en) Electronic device control method and apparatus, and electronic device
US9538445B2 (en) Communication method and apparatus for electronic device in mobile communication system
US11252724B2 (en) Electronic device for transmitting or receiving data in wireless communication system and method therefor
US11903062B2 (en) Method for operating application requiring communication with external device, and electronic device therefor
KR102514692B1 (ko) 다중 무선 통신 프로토콜들을 지원하는 전자 장치 및 이를 위한 방법
KR20200062793A (ko) 베어러를 관리하는 전자 장치 및 그 동작 방법
KR20210137702A (ko) 전자 장치 및 전자 장치에서 수신된 데이터 패킷을 처리하는 방법
US11516705B2 (en) Network performance improvement method and device
US11006323B2 (en) Electronic device and WLAN relay function control method thereof
KR102608382B1 (ko) 데이터를 처리하는 방법 및 이를 수행하는 전자 장치
EP4287763A2 (en) Electronic device for reducing power consumption in network on basis of wi-fi direct protocol, and method related thereto
KR20210050398A (ko) 전자 장치와 연결되지 않은 외부 전자 장치로 데이터를 전송하는 전자 장치 및 전자 장치의 동작 방법
KR20210060194A (ko) 패킷 전달을 제어하는 전자 장치 및 그의 동작 방법
KR20200089984A (ko) 전자 장치와 외부 서버 간에 어플리케이션 프로그램에 관한 작업 환경을 제공하는 방법 및 장치
KR102659070B1 (ko) 네트워크에 연결하는 방법 및 이를 수행하는 전자 장치
CN110839296B (zh) 网络资源调度方法、装置、存储介质及移动终端
KR102457007B1 (ko) 리치 통신 스위트 서비스를 통한 비디오 공유 제어 방법 및 전자 장치
KR102582483B1 (ko) 무선 통신 방법 및 이를 지원하는 전자 장치
KR20200114707A (ko) 전자 장치 및 전자 장치에서의 스트리밍 어플리케이션 처리 방법
CN113170521B (zh) 用于管理承载的电子装置以及其操作方法
US11949652B2 (en) Transmitting router advertisements based on identification information of external devices
KR20200032410A (ko) 상향링크 전송을 위한 패킷 드랍을 방지하기 위한 전자 장치
CN115510447A (zh) 组件访问方法和装置、计算机可读存储介质以及芯片