KR20190102998A - Data storage device and operating method thereof - Google Patents

Data storage device and operating method thereof Download PDF

Info

Publication number
KR20190102998A
KR20190102998A KR1020190013309A KR20190013309A KR20190102998A KR 20190102998 A KR20190102998 A KR 20190102998A KR 1020190013309 A KR1020190013309 A KR 1020190013309A KR 20190013309 A KR20190013309 A KR 20190013309A KR 20190102998 A KR20190102998 A KR 20190102998A
Authority
KR
South Korea
Prior art keywords
read count
data
read
data storage
flash
Prior art date
Application number
KR1020190013309A
Other languages
Korean (ko)
Inventor
이주영
홍성관
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to US16/276,424 priority Critical patent/US11537514B2/en
Priority to CN201910138695.2A priority patent/CN110196817B/en
Publication of KR20190102998A publication Critical patent/KR20190102998A/en

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0292User address space allocation, e.g. contiguous or non contiguous base addressing using tables or multilevel address translation means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72Details relating to flash memory management
    • G06F2212/7201Logical to physical mapping or translation of blocks or pages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

The present invention relates to a semiconductor device and, more specifically, to a controller, a data storage device, and an operating method thereof. According to an embodiment of the present invention, the controller for controlling a nonvolatile memory device comprises: a read count table including a plurality of read count data, wherein each read count data includes a read count for one data storage region; a read count address table including a read count address which is an address of a memory region having the read count data stored therein; a flash conversion layer for managing the read count table and the read count address table while controlling an operation of a data storage device; and a flash interface layer for updating the read count on the basis of the read count address when a read operation for a plurality of data storage regions is operated while controlling a data communication between the flash conversion layer and the nonvolatile memory device.

Description

컨트롤러, 데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}Controller, Data Storage Device and How It Works {DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}

본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 컨트롤러, 데이터 저장 장치 및 그것의 동작 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a controller, a data storage device and a method of operating the same.

최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.Recently, the paradigm of the computer environment has been shifted to ubiquitous computing that enables the use of computer systems anytime and anywhere. As a result, the use of portable electronic devices such as mobile phones, digital cameras, notebook computers, and the like is increasing rapidly. Such portable electronic devices generally use a data storage device using a memory device. Data storage devices are used to store data used in portable electronic devices.

메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive)를 포함한다.The data storage device using the memory device has the advantage of having no mechanical driving part, which is excellent in stability and durability, and the information access speed is very fast and the power consumption is low. Data storage devices having this advantage include universal serial bus (USB) memory devices, memory cards with various interfaces, universal flash storage (UFS) devices, and solid state drives.

본 발명의 일 실시예는, 데이터 저장 장치가 플래시 변환 계층과 플래시 인터페이스 계층의 독립성을 유지할 수 있는 기술을 제공하고자 한다. One embodiment of the present invention is to provide a technique for a data storage device to maintain the independence of a flash translation layer and a flash interface layer.

본 발명의 일 실시예에 따르면, 불휘발성 메모리 장치를 제어하는 컨트롤러는 복수의 리드 카운트 데이터를 포함하되, 리드 카운트 데이터 각각은 하나의 데이터 저장 영역에 대한 리드 카운트를 포함하는 리드 카운트 테이블, 리드 카운트 데이터가 저장된 메모리 영역의 주소인 리드 카운트 어드레스를 포함하는 리드 카운트 어드레스 테이블, 데이터 저장 장치의 동작을 제어하되, 리드 카운트 테이블 및 리드 카운트 어드레스 테이블을 관리하는 플래시 변환 계층 및 플래시 변화 계층과 불휘발성 메모리 장치간의 데이터 통신을 제어하되, 복수의 데이터 저장 영역에 대한 리드 동작 발생시 리드 카운트 어드레스를 기반으로 리드 카운트를 업데이트하는 플래시 인터페이스 계층을 포함할 수 있다.According to one embodiment of the present invention, a controller for controlling a nonvolatile memory device includes a plurality of read count data, each read count data including a read count for one data storage area, and a read count. A read count address table including a read count address, which is an address of a memory area in which data is stored, and a flash translation layer and a flash change layer and a nonvolatile memory that control operations of the data storage device and manage the read count table and the read count address table. The apparatus may include a flash interface layer that controls data communication between devices, and updates a read count based on a read count address when a read operation occurs for a plurality of data storage areas.

본 발명의 일 실시예에 따르면, 불휘발성 메모리 장치의 동작을 제어하기 위해, 플래시 변환 계층 및 플래시 인터페이스 계층을 포함하는 컨트롤러의 동작 방법에 있어서, 플래시 인터페이스 계층이, 불휘발성 메모리 장치에 포함된 복수의 데이터 저장 영역 중 리드 동작이 수행된 제1 데이터 저장 영역의 리드 카운트를 포함하는 리드 카운트 데이터(이하, '제1 리드 카운트 데이터')가 저장된 메모리 영역의 주소인 리드 카운트 어드레스(이하, '제1 리드 카운트 어드레스')를 플래시 변환 계층에 요청하는 단계, 플래시 변환 계층이, 플래시 변환 계층의 요청에 따라 제1 리드 카운트 어드레스를 플래시 인터페이스 계층에 전송하는 단계 및 플래시 인터페이스 계층이, 플래시 변환 계층으로부터 수신된 제1 리드 카운트 어드레스를 기반으로 제1 리드 카운트 데이터가 저장된 메모리 영역을 조회하여, 제1 리드 카운트 데이터에 포함된 리드 카운트를 업데이트 하는 단계를 포함할 수 있다.According to an embodiment of the present invention, in order to control an operation of a nonvolatile memory device, in a method of operating a controller including a flash translation layer and a flash interface layer, a plurality of flash interface layers are included in the nonvolatile memory device. The read count address (hereinafter, referred to as “th”) is an address of a memory area in which read count data (hereinafter, “first read count data”) including read counts of a first data storage area in which a read operation is performed is performed. 1 read count address') to the flash translation layer, the flash translation layer sending a first read count address to the flash interface layer in response to a request of the flash translation layer, and the flash interface layer from the flash translation layer. A first read count based on the received first read count address By looking up the memory area the data is stored, it is possible to include a step of updating the read count with a first lead-count data.

본 발명의 일 실시예에 따르면, 데이터 저장 장치는 플래시 변환 계층과 플래시 인터페이스 계층의 독립성을 유지할 수 있다. According to an embodiment of the present invention, the data storage device may maintain the independence of the flash translation layer and the flash interface layer.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치의 구성을 나타낸 도면.
도 2는 도 1의 메모리의 구성을 나타낸 도면.
도 3은 본 발명의 일 실시예에 따른 데이터 저장 영역을 설명하기 위한 도면.
도 4는 본 발명의 일 실시예에 따른 데이터 저장 장치의 동작을 설명하기 위한 도면.
도 5는 본 발명의 일 실시예에 따른 데이터 저장 장치의 동작을 설명하기 위한 도면.
도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 7은 도 6의 컨트롤러의 구성을 예시적으로 나타낸 도면.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 나타낸 도면.
도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 나타낸 블록도.
1 is a diagram illustrating a configuration of a data storage device according to an embodiment of the present invention.
FIG. 2 is a diagram showing the configuration of the memory of FIG. 1; FIG.
3 is a diagram for explaining a data storage area according to one embodiment of the present invention;
4 is a view for explaining the operation of the data storage device according to an embodiment of the present invention.
5 is a view for explaining the operation of the data storage device according to an embodiment of the present invention;
6 is a diagram illustrating a data processing system including a solid state drive (SSD) according to an embodiment of the present invention.
7 is a diagram illustrating a configuration of the controller of FIG. 6.
8 is a diagram illustrating a data processing system including a data storage device according to an embodiment of the present invention.
9 is a diagram illustrating a data processing system including a data storage device according to an embodiment of the present invention.
10 is a diagram illustrating a network system including a data storage device according to an embodiment of the present invention.
11 is a block diagram illustrating a nonvolatile memory device included in a data storage device according to an embodiment of the present invention.

이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

도 1은 본 발명의 실시 예에 따른 데이터 저장 장치(10)의 구성을 예시적으로 나타낸 도면이다.1 is a diagram illustrating a configuration of a data storage device 10 according to an embodiment of the present invention.

도 1을 참조하면, 본 실시 예에 따른 데이터 저장 장치(10)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(20)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(10)는 메모리 시스템으로 불릴 수 있다.Referring to FIG. 1, the data storage device 10 according to the present embodiment may be implemented in a host device 20 such as a mobile phone, an MP3 player, a laptop computer, a desktop computer, a game machine, a TV, an in-vehicle infotainment system, and the like. Data that is accessed by The data storage device 10 may be called a memory system.

데이터 저장 장치(10)는 호스트 장치(20)와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티미디어 카드(multimedia card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI-express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.The data storage device 10 may be manufactured as any one of various types of storage devices according to an interface protocol connected with the host device 20. For example, the data storage device 10 may be a solid state drive (SSD), MMC, eMMC, RS-MMC, micro-MMC type multimedia card, SD, mini-SD, micro- Secure digital cards in the form of SD, universal storage bus (USB) storage devices, universal flash storage (UFS) devices, storage devices in the form of personal computer memory card international association (PCMCIA) cards, and peripheral component interconnection (PCI) cards Any type of storage device, such as a storage device in the form of a PCI-E (PCI-express) card, a compact flash (CF) card, a smart media card, a memory stick, etc. It can be composed of one.

데이터 저장 장치(10)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들어, 데이터 저장 장치(10)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi-chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.The data storage device 10 may be manufactured in any one of various types of package types. For example, the data storage device 10 may include a package on package (POP), a system in package (SIP), a system on chip (SOC), a multi-chip package (MCP), a chip on board (COB), and a wafer (WFP). It can be manufactured in any one of a variety of package types such as -level fabricated package (WSP), wafer-level stack package (WSP).

데이터 저장 장치(10)는 불휘발성 메모리 장치(100) 및 컨트롤러(200)를 포함할 수 있다.The data storage device 10 may include a nonvolatile memory device 100 and a controller 200.

불휘발성 메모리 장치(100)는 데이터 저장 장치(10)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(100)는 메모리 셀에 따라서 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory, FRAM), 티엠알(tunneling magneto-resistive, TMR) 막을 이용한 마그네틱 램(magnetic random access memory, MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory, PRAM), 전이 금속 화합물(transition metal oxide)을 이용한 저항성 램(resistive random access memory, ReRAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.The nonvolatile memory device 100 may operate as a storage medium of the data storage device 10. The nonvolatile memory device 100 may include a NAND flash memory device, a NOR flash memory device, a ferroelectric random access memory (FRAM) using a ferroelectric capacitor, and a tunneling magneto-resistive depending on a memory cell. , Magnetic random access memory (MRAM) using TMR films, phase change random access memory (PRAM) using chalcogenide alloys, and resistive RAM using transition metal oxide It may be configured with any one of various types of nonvolatile memory devices such as (resistive random access memory, ReRAM).

도 1에서는 데이터 저장 장치(10)가 하나의 불휘발성 메모리 장치(100)를 포함하는 것으로 도시하였으나, 이는 설명의 편의를 위한 것으로, 데이터 저장 장치(10)는 복수의 불휘발성 메모리 장치들을 포함할 수 있으며, 본 발명은 복수의 불휘발성 메모리 장치들을 포함하는 데이터 저장 장치(10)에 대해서도 동일하게 적용될 수 있다.In FIG. 1, the data storage device 10 includes one nonvolatile memory device 100, but for convenience of description, the data storage device 10 may include a plurality of nonvolatile memory devices. The present invention may be equally applied to the data storage device 10 including a plurality of nonvolatile memory devices.

불휘발성 메모리 장치(100)는 복수의 비트라인들(도시되지 않음) 및 복수의 워드라인들(도시되지 않음)이 교차하는 영역들에 각각 배치되는 복수의 메모리 셀들을 갖는 메모리 셀 어레이(도시되지 않음)를 포함할 수 있다. 메모리 셀 어레이는 복수의 메모리 블록들을 포함할 수 있고, 복수의 메모리 블록들은 각각 복수의 페이지들을 포함할 수 있다.The nonvolatile memory device 100 includes a memory cell array (not shown) having a plurality of memory cells respectively disposed in regions where a plurality of bit lines (not shown) and a plurality of word lines (not shown) intersect. Not). The memory cell array may include a plurality of memory blocks, and each of the plurality of memory blocks may include a plurality of pages.

예를 들어, 메모리 셀 어레이의 각 메모리 셀은 1 비트의 데이터를 저장하는 싱글 레벨 셀(single, level cell, SLC), 2 비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀(multi level cell, MLC)일 수 있다. 멀티 레벨 셀(MLC)은 2 비트의 데이터, 3 비트의 데이터, 4 비트의 데이터 등을 저장할 수 있다. 일반적으로, 2 비트의 데이터를 저장하는 메모리 셀을 멀티 레벨 셀(MLC)이라 하고, 3 비트의 데이터를 저장하는 메모리 셀을 트리플 레벨 셀(triple level cell, TLC)이라 하고, 4 비트의 데이터를 저장하는 메모리 셀을 쿼드러플 레벨 셀(quadruple level cell, QLC)이라 한다. 그러나, 본 실시 예에서는 설명의 편의를 위해 2 비트 내지 4 비트의 데이터를 저장하는 메모리 셀을 통칭하여 멀티 레벨 셀(MLC)이라 할 것이다.For example, each memory cell of the memory cell array is a single level cell (SLC) that stores one bit of data, and a multi level cell (MLC) that can store two or more bits of data. Can be. The multi-level cell (MLC) may store two bits of data, three bits of data, four bits of data, and the like. In general, a memory cell storing two bits of data is called a multi-level cell (MLC), and a memory cell storing three bits of data is called a triple level cell (TLC). The memory cell to store is called a quadruple level cell (QLC). However, in the present embodiment, for convenience of description, a memory cell storing two to four bits of data will be collectively referred to as a multi-level cell (MLC).

메모리 셀 어레이(110)는 싱글 레벨 셀(SLC) 및 멀티 레벨 셀(MLC) 중 적어도 하나 이상을 포함할 수 있다. 또한, 메모리 셀 어레이(110)는 2차원 수평 구조의 메모리 셀들을 포함할 수도 있고, 또는 3차원 수직 구조의 메모리 셀들을 포함할 수도 있다.The memory cell array 110 may include at least one of a single level cell SLC and a multi level cell MLC. In addition, the memory cell array 110 may include memory cells having a two-dimensional horizontal structure, or may include memory cells having a three-dimensional vertical structure.

컨트롤러(200)는 메모리(230)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(10)의 제반 동작을 제어할 수 있다. 컨트롤러(200)는 펌웨어 또는 소프트웨어와 같은 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동할 수 있다. 컨트롤러(200)는 하드웨어, 또는 하드웨어와 소프트웨어가 조합된 형태로 구현될 수 있다.The controller 200 may control overall operations of the data storage device 10 by driving firmware or software loaded in the memory 230. The controller 200 may decode and drive an instruction or algorithm in the form of code such as firmware or software. The controller 200 may be implemented in hardware, or a combination of hardware and software.

컨트롤러(200)는 호스트 인터페이스(210), 프로세서(220), 메모리(230) 및 메모리 인터페이스(240)를 포함할 수 있다. 도 1에 도시하지는 않았으나, 컨트롤러(200)는 호스트 장치로부터 제공된 쓰기 데이터를 ECC(error correction code) 인코딩하여 패리티(parity)를 생성하고, 불휘발성 메모리 장치(100)로부터 독출된 읽기 데이터를 패리티(parity)를 이용하여 ECC(error correction code) 디코딩하는 ECC 엔진을 더 포함할 수 있다.The controller 200 may include a host interface 210, a processor 220, a memory 230, and a memory interface 240. Although not shown in FIG. 1, the controller 200 generates parity by encoding write data provided from the host device by error correction code (ECC), and reads the read data read from the nonvolatile memory device 100. The ECC engine may further include an error correction code (ECC) decoding using a parity.

호스트 인터페이스(210)는 호스트 장치(20)의 프로토콜에 대응하여 호스트 장치(20)와 데이터 저장 장치(10) 사이를 인터페이싱할 수 있다. 예를 들어, 호스트 인터페이스(210)는 USB(universal serial bus), UFS(universal flash storage), MMC(multimedia card), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI express) 프로토콜 중 어느 하나를 통해 호스트 장치(20)와 통신할 수 있다.The host interface 210 may interface between the host device 20 and the data storage device 10 in response to the protocol of the host device 20. For example, the host interface 210 may include a universal serial bus (USB), universal flash storage (UFS), multimedia card (MMC), parallel advanced technology attachment (PATA), serial advanced technology attachment (SATA), and small computer (SCSI). The host device 20 may communicate with any one of a system interface (SAS), serial attached SCSI (SAS), peripheral component interconnection (PCI), and PCI express (PCI-E) protocol.

프로세서(220)는 마이크로 컨트롤 유닛(micro control unit)(MCU), 중앙 처리 장치(central processing unit)(CPU)로 구성될 수 있다. 프로세서(220)는 호스트 장치(20)로부터 전송된 요청을 처리할 수 있다. 호스트 장치(20)로부터 전송된 요청을 처리하기 위해서, 프로세서(220)는 메모리(230)에 로딩된 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 펌웨어를 구동하고, 호스트 인터페이스(210), 메모리(230) 및 메모리 인터페이스(240) 등과 같은 내부 기능 블록들 및 불휘발성 메모리 장치(100)를 제어할 수 있다.The processor 220 may be configured of a micro control unit (MCU) and a central processing unit (CPU). The processor 220 may process a request transmitted from the host device 20. In order to process the request sent from the host device 20, the processor 220 drives an instruction or algorithm in the form of code loaded into the memory 230, that is, firmware, and the host interface 210, the memory. Internal function blocks such as the 230 and the memory interface 240 and the nonvolatile memory device 100 may be controlled.

프로세서(220)는 호스트 장치(20)로부터 전송된 요청들에 근거하여 불휘발성 메모리 장치(100)의 동작을 제어할 제어 신호들을 생성하고, 생성된 제어 신호들을 메모리 인터페이스(240)를 통해 불휘발성 메모리 장치(100)로 제공할 수 있다.The processor 220 generates control signals for controlling the operation of the nonvolatile memory device 100 based on requests transmitted from the host device 20, and generates the generated control signals through the memory interface 240. It may be provided to the memory device 100.

메모리(230)는 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)와 같은 랜덤 액세스 메모리로 구성될 수 있다. 메모리(230)는 프로세서(220)에 의해서 구동되는 펌웨어를 저장할 수 있다. 또한, 메모리(230)는 펌웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 메모리(230)는 프로세서(220)의 동작 메모리(working memory)로서 동작할 수 있다.Memory 230 may be comprised of random access memory, such as dynamic random access memory (DRAM) or static random access memory (SRAM). The memory 230 may store firmware driven by the processor 220. In addition, the memory 230 may store data necessary for driving the firmware, for example, metadata. That is, the memory 230 may operate as a working memory of the processor 220.

메모리(230)는 호스트 장치(20)로부터 불휘발성 메모리 장치(100)로 전송될 쓰기 데이터 또는 불휘발성 메모리 장치(100)로부터 호스트 장치(20)로 전송될 읽기 데이터를 임시 저장하기 위한 데이터 버퍼(data buffer)를 포함하도록 구성될 수 있다. 즉, 메모리(230)는 버퍼 메모리(buffer memory)로서 동작할 수 있다.The memory 230 may include a data buffer for temporarily storing write data to be transmitted from the host device 20 to the nonvolatile memory device 100 or read data to be transmitted from the nonvolatile memory device 100 to the host device 20 ( data buffer). That is, the memory 230 may operate as a buffer memory.

메모리 인터페이스(240)는 컨트롤러(200)와 불휘발성 메모리 장치(100)간의 데이터 통신을 제어하며, 구체적으로 프로세서(220)의 제어에 따라 불휘발성 메모리 장치(100)를 제어할 수 있다. 메모리 인터페이스(240)는 메모리 컨트롤러로도 불릴 수 있다. 메모리 인터페이스(240)는 제어 신호들을 불휘발성 메모리 장치(100)로 제공할 수 있다. 제어 신호들은 불휘발성 메모리 장치(100)를 제어하기 위한 커맨드, 어드레스, 동작 제어 신호 등을 포함할 수 있다. 메모리 인터페이스(240)는 데이터 버퍼에 저장된 데이터를 불휘발성 메모리 장치(100)로 제공하거나, 불휘발성 메모리 장치(100)로부터 전송된 데이터를 데이터 버퍼에 저장할 수 있다.The memory interface 240 controls data communication between the controller 200 and the nonvolatile memory device 100, and specifically controls the nonvolatile memory device 100 under the control of the processor 220. The memory interface 240 may also be called a memory controller. The memory interface 240 may provide control signals to the nonvolatile memory device 100. The control signals may include a command, an address, an operation control signal, and the like for controlling the nonvolatile memory device 100. The memory interface 240 may provide data stored in the data buffer to the nonvolatile memory device 100 or store data transmitted from the nonvolatile memory device 100 in the data buffer.

또한, 메모리 인터페이스(240)는 컨트롤러(200)와 불휘발성 메모리 장치(100) 간의 데이터 통신을 제어하기 위한 펌웨어인, 플래시 인터페이스 계층(Flash interface Layer, FIL)을 실행할 수 있다.In addition, the memory interface 240 may execute a flash interface layer (FIL), which is firmware for controlling data communication between the controller 200 and the nonvolatile memory device 100.

도 2는 도 1의 메모리(230)를 나타낸 도면이다.2 is a diagram illustrating the memory 230 of FIG. 1.

도 2를 참조하면, 본 실시 예에 따른 메모리(230)는 플래시 변환 계층(flash translation layer, FTL)이 저장되는 제1 영역(R1), 호스트 장치(20)로부터 제공된 요청에 대응하는 커맨드를 큐잉하기 위한 커맨드 큐(CMDQ)로 사용되는 제2 영역(R2) 등을 포함할 수 있다. 그러나, 메모리(230)는 도 2에 도시된 영역들 외에 쓰기 데이터가 임시 저장되는 쓰기 데이터 버퍼(write data buffer)로 사용되는 영역, 읽기 데이터가 임시 저장되는 읽기 데이터 버퍼(read data buffer)로 사용되는 영역, 및 맵 데이터가 캐싱되는 맵 캐시 버퍼(map cache buffer)로 사용되는 영역 등과 같이 다양한 용도로 사용되는 영역들을 포함할 수 있음은 당업자에게 자명할 것이다.Referring to FIG. 2, the memory 230 according to the present embodiment queues a command corresponding to a request provided from the first region R1 and the host device 20 in which a flash translation layer (FTL) is stored. The second region R2 used as the command queue CMDQ may be included. However, the memory 230 may be used as a write data buffer in which write data is temporarily stored in addition to the regions shown in FIG. 2, and as a read data buffer in which read data is temporarily stored. It will be apparent to those skilled in the art that there may be included areas used for various purposes, such as areas to be used and areas to be used as map cache buffers where map data is cached.

불휘발성 메모리 장치(100)가 플래시 메모리 장치로 구성되는 경우, 프로세서(220)는 불휘발성 메모리 장치(100)의 고유 동작을 제어하고, 호스트 장치(20)에 장치 호환성을 제공하기 위해서 플래시 변환 계층(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 호스트 장치(20)는 데이터 저장 장치(10)를 하드 디스크와 같은 일반적인 저장 장치로 인식하고 사용할 수 있다.When the nonvolatile memory device 100 is configured as a flash memory device, the processor 220 controls a unique operation of the nonvolatile memory device 100 and provides a flash translation layer to provide device compatibility to the host device 20. You can run software called (FTL). By driving the flash translation layer (FTL), the host device 20 may recognize and use the data storage device 10 as a general storage device such as a hard disk.

메모리(230)의 제1 영역(R1)에 저장된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 각 모듈의 구동에 필요한 메타 데이터를 포함할 수 있다. 플래시 변환 계층(FTL)은 불휘발성 메모리 장치(100)의 시스템 영역(도시되지 않음)에 저장될 수 있고, 데이터 저장 장치(10)가 파워-온 되면 불휘발성 메모리 장치(100)의 시스템 영역으로부터 독출되어 메모리(230)의 제1 영역(R1)에 로드될 수 있다.The flash translation layer FTL stored in the first region R1 of the memory 230 may include modules for performing various functions and metadata required for driving each module. The flash translation layer FTL may be stored in a system area (not shown) of the nonvolatile memory device 100, and from the system area of the nonvolatile memory device 100 when the data storage device 10 is powered on. The data may be read and loaded in the first region R1 of the memory 230.

도 3은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에 포함된 데이터 저장 영역을 설명하기 위한 도면이다. 3 is a diagram for describing a data storage area included in a nonvolatile memory device according to an embodiment of the present invention.

도 3을 참조하면, 불휘발성 메모리 장치(100)는 컨트롤러(200)와 연결되는 채널을 공유하는 복수의 다이(Die)(310a, 310b)를 포함할 수 있으며, 각 다이는 채널과 연결되는 웨이(way)(311)를 공유하는 다수의 플레인(plain)(312a, 312b)를 포함할 수 있고, 각 플레인은 복수의 페이지를 포함할 수 있다. 여기서, 페이지는 데이터를 읽거나 쓰는 최소 단위의 저장 영역을 의미할 수 있다. 또한, 소거 동작이 일괄적으로 이뤄지는 복수의 페이지 단위를 블록이라 하며, 하나로 관리되는 복수의 블록 단위를 슈퍼 블록이라고 한다. 따라서, 불휘발성 메모리 장치에서 데이터 저장 영역은, 다이, 플레인, 슈퍼 블록, 블록, 페이지 등을 의미할 수 있으나, 이하 별도의 언급이 없는 한 데이터 저장 영역은 페이지를 의미하는 것을 예시로 이하 설명한다.Referring to FIG. 3, the nonvolatile memory device 100 may include a plurality of dies 310a and 310b sharing a channel connected to the controller 200, and each die may be connected to a channel. A plurality of planes 312a and 312b sharing a way 311 may be included, and each plane may include a plurality of pages. Here, the page may mean a storage area of a minimum unit for reading or writing data. In addition, a plurality of page units in which erase operations are collectively performed are called blocks, and a plurality of block units managed as one is called a super block. Accordingly, the data storage area in the nonvolatile memory device may mean a die, a plane, a super block, a block, a page, or the like. However, unless otherwise stated, the data storage area means a page. .

도 4는 본 발명의 일 실시예에 따른 데이터 저장 장치의 동작을 설명하기 위한 도면이다. 4 is a diagram for describing an operation of a data storage device according to an exemplary embodiment.

도 4를 참조하면, 플래시 인터페이스 계층(410)은 리드 카운트 어드레스를 요청한다. 구체적 예로, 플래시 인터페이스 계층(410)은 리드 동작 수행 여부를 확인하여, 불휘발성 메모리 장치(100)에 포함된 복수의 데이터 저장 영역 중 제1 데이터 저장 영역에 저장된 데이터를 읽는 리드 동작이 수행되면, 리드 동작이 수행된 제1 데이터 저장 영역에 대한 리드 카운트를 포함하는 리드 카운트 데이터(이하, '제1 리드 카운트 데이터')가 저장된 메모리 영역(231)의 주소인 리드 카운트 어드레스(이하, '제1 리드 카운트 어드레스')를 플래시 변환 계층(430)에 요청할 수 있다. Referring to FIG. 4, the flash interface layer 410 requests a read count address. As a specific example, if the flash interface layer 410 determines whether to perform a read operation and reads data stored in a first data storage area among a plurality of data storage areas included in the nonvolatile memory device 100, A read count address (hereinafter, referred to as 'first') that is an address of the memory area 231 in which read count data (hereinafter, 'first read count data') including read counts of a first data storage area in which a read operation is performed is stored Read count address') may be requested to the flash translation layer 430.

일 실시예에서, 리드 카운터 데이터는 불휘발성 메모리 장치(100)에 포함된 복수의 데이터 저장 영역 각각에 리드 카운트를 포함하는 데이터를 의미할 수 있다. 또한, 리드 카운터 데이터는 데이터 저장 영역의 주소 등의 인덱스를 더 포함할 수 있다. In an embodiment, the read counter data may refer to data including a read count in each of the plurality of data storage areas included in the nonvolatile memory device 100. The read counter data may further include an index such as an address of the data storage area.

일 실시예에서, 복수의 리드 카운트 데이터는 리드 카운터 테이블을 형성할 수 있다. 이때, 리드 카운터 데이터 및 리드 카운터 테이블은 플래시 변환 계층(430)에 의해 관리된다.In one embodiment, the plurality of read count data may form a read counter table. At this time, the read counter data and the read counter table are managed by the flash translation layer 430.

일 실시예에서, 리드 카운트 데이터 및 리드 카운터 테이블은 메모리(230)에 저장될 수 있다. 예를 들어, 컨트롤러(200)는 불휘발성 메모리 장치(100)로부터 리드 카운트 데이터를 수신하여, 수신된 리드 카운트 데이터를 메모리(230)에 캐싱하여 저장할 수 있다.In one embodiment, read count data and read counter tables may be stored in memory 230. For example, the controller 200 may receive read count data from the nonvolatile memory device 100 and cache the received read count data in the memory 230.

일 실시예에서, 플래시 인터페이스 계층(410)은 리드 동작이 수행된 데이터 저장 영역의 인덱스를 포함하는 요청을 플래시 변환 계층(430)에 전송할 수 있다.In one embodiment, the flash interface layer 410 may send a request to the flash translation layer 430 that includes an index of the data storage area in which the read operation was performed.

플래시 변환 계층(430)은 리드 카운트 어드레스를 전송한다. 구체적 예로, 플래시 변환 계층(430)은 플래시 인터페이스 계층(410)으로부터 리드 카운트 어드레스 요청이 있으면, 리드 카운트 어드레스 테이블을 조회하여, 플래시 인터페이스 계층(410)의 요청에 대응하는 리드 카운트 어드레스인 제1 리드 카운트 어드레스를 플래시 인터페이스 계층(410)에 전송할 수 있다. The flash translation layer 430 sends the read count address. As a specific example, when there is a read count address request from the flash interface layer 410, the flash translation layer 430 queries the read count address table, and the first read that is a read count address corresponding to the request of the flash interface layer 410. The count address may be sent to the flash interface layer 410.

일 실시예에서, 리드 카운트 어드레스 테이블은 복수의 리드 카운트 데이터가 저장된 메모리 영역(231)의 주소인 리드 카운트 어드레스 정보를 포함할 수 있다.In an embodiment, the read count address table may include read count address information that is an address of the memory area 231 in which the plurality of read count data are stored.

일 실시예에서, 리드 카운트 어드레스는 데이터 저장 영역의 인덱스에 매핑될 수 있다. 예를 들어, 플래시 변환 계층(430)은 플래시 인터페이스 계층(410)의 요청에 포함된 데이터 저장 영역의 인덱스를 기반으로 이에 대응하는 리드 카운트 어드레스를 조회하고, 조회된 리드 카운트 어드레스를 플래시 인터페이스 계층(410)에 전송할 수 있다.In one embodiment, the read count address may be mapped to an index of the data storage area. For example, the flash translation layer 430 inquires the read count address corresponding to the index based on the index of the data storage area included in the request of the flash interface layer 410. 410 may be transmitted.

플래시 인터페이스 계층(410)은 리드 카운트를 업데이트 한다. 구체적 예로, 플래시 인터페이스 계층(410)은 플래시 변환 계층(430)으로부터 리드 카운트 어드레스를 수신할 수 있다. 플래시 인터페이스 계층(410)은 수신된 리드 카운트 어드레스를 기반으로 리드 카운터 데이터가 저장된 메모리 영역(231)에 접근할 수 있다. 이때, 플래시 인터페이스 계층(410)은 접근한 메모리 영역(231)에 저장된 리드 카운트 데이터에 포함된 리드 카운트를 업데이트 할 수 있다. 즉, 플래시 인터페이스 계층(410)은 리드 카운트 어드레스가 저장된 메모리 영역(231)의 주소를 기반으로 리드 동작이 수행된 데이터 저장 영역의 리드 카운트를 업데이트할 수 있다. 이는, 리드 카운트 데이터가 플래시 변환 계층(430)에 의해 관리되는 정보임에도 불구하고, 종래에는 플래시 인터페이스 계층(410)이 리드 카운트 데이터가 저장된 메모리 영역의 주소에 기반한 주소 참조가 아닌 변수 참조 방식으로 리드 카운트 데이터에 접근할 수 있어, 플래시 변환 계층(430)과 플래시 인터페이스 계층(410) 계층간의 독립성이 침해되는 문제가 있었다. 따라서, 본 발명은 리드 카운트 데이터에 대한 플래시 인터페이스 계층(410)의 접근을 주소 참조 방식에 한정함으로써, 플래시 변환 계층(430)과 플래시 인터페이스 계층(410)간의 독립성을 유지하고자 한다. 예를 들어, 플래시 인터페이스 계층(410)은 플래시 변환 계층(430)으로부터 리드 카운트 어드레스 RCA 1이 수신되면, 리드 카운트 1(Read count 1)을 업데이트 할 수 있다.The flash interface layer 410 updates the read count. As a specific example, the flash interface layer 410 may receive a read count address from the flash translation layer 430. The flash interface layer 410 may access the memory area 231 in which read counter data is stored based on the received read count address. In this case, the flash interface layer 410 may update the read count included in the read count data stored in the accessed memory area 231. That is, the flash interface layer 410 may update the read count of the data storage area in which the read operation is performed based on the address of the memory area 231 in which the read count address is stored. This is because although the read count data is information managed by the flash translation layer 430, the flash interface layer 410 reads in a variable reference manner instead of an address reference based on an address of a memory area in which read count data is stored. Since the count data can be accessed, the independence between the flash translation layer 430 and the flash interface layer 410 layer is violated. Accordingly, the present invention seeks to maintain independence between the flash translation layer 430 and the flash interface layer 410 by limiting the access of the flash interface layer 410 to the read count data to an address reference scheme. For example, when the read count address RCA 1 is received from the flash translation layer 430, the flash interface layer 410 may update the read count 1.

도 5는 본 발명의 일 실시예에 따른 데이터 저장 장치의 동작 방법의 흐름도이다. 5 is a flowchart of a method of operating a data storage device according to an exemplary embodiment.

도 5를 참조하면, 단계 S510에서 프로세서(220)는 불휘발성 메모리 장치(100)에 저장된 리드 카운트 테이블을 불휘발성 메모리 장치(100)로부터 수신하고, 수신된 리드 카운트 테이블을 메모리(230)에 캐싱하여 저장할 수 있다.Referring to FIG. 5, in operation S510, the processor 220 receives a read count table stored in the nonvolatile memory device 100 from the nonvolatile memory device 100, and caches the received read count table in the memory 230. Can be stored.

단계 S520에서, 리드 동작이 수행된다. 구체적으로, 데이터 저장 장치(10)는 가비지 컬렉션, 호스트의 리드 커맨드 등을 수행하기 위해, 불휘발성 메모리 장치(100)에 포함된 복수의 데이터 저장 영역 중 적어도 하나에 대한 리드 동작을 수행할 수 있다. 이때, 불휘발성 메모리 장치(100)는 플래시 인터페이스 계층(410)에 리드 동작이 수행된 데이터 저장 영역의 인덱스를 포함하는 리드 동작 수행 여부를 알릴 수 있다.In step S520, a read operation is performed. In detail, the data storage device 10 may perform a read operation on at least one of the plurality of data storage areas included in the nonvolatile memory device 100 to perform garbage collection, a read command of a host, and the like. . In this case, the nonvolatile memory device 100 may inform the flash interface layer 410 of whether to perform a read operation including an index of a data storage region in which the read operation is performed.

단계 S530에서, 리드 카운트 어드레스가 요청된다. 플래시 인터페이스 계층(410)은 데이터 저장 영역에 대한 리드 동작 수행 여부를 확인할 수 있다. 플래시 인터페이스 계층(410)은 데이터 저장 영역에 대한 리드 동작이 수행됨이 확인되면, 리드 동작이 수행된 데이터 저장 영역의 리드 카운트를 포함하는 리드 카운트 데이터가 저장된 메모리 영역(231)의 주소인 리드 카운트 어드레스를 플래시 변환 계층(430)에 요청할 수 있다. 이때, 플래시 변환 계층(430)은 리드 카운트 어드레스 테이블을 조회하여, 플래시 인터페이스 계층(410)으로부터 요청된 리드 카운트 어드레스를 플래시 인터페이스 계층(410)에 전송할 수 있다.In step S530, a read count address is requested. The flash interface layer 410 may determine whether a read operation is performed on the data storage area. When the flash interface layer 410 determines that a read operation is performed on the data storage area, the read count address, which is an address of the memory area 231, in which the read count data including the read count of the data storage area in which the read operation is performed is stored, is read. To the flash translation layer 430. In this case, the flash translation layer 430 may query the read count address table and transmit the read count address requested from the flash interface layer 410 to the flash interface layer 410.

단계 S540에서, 리드 카운트가 업데이트 된다. 구체적 예로, 플래시 인터페이스 계층(410)은 플래시 변환 계층(430)으로부터 리드 카운트 어드레스가 수신할 수 있다. 플래시 인터페이스 계층(410)은 수신된 리드 카운트 어드레스를 기반으로 리드 카운트 데이터가 저장된 메모리 영역(231)에 접근할 수 있다. 플래시 인터페이스 계층(410)은 접근된 메모리 영역(231)에 저장된 리드 카운트 데이터에 포함된 리드 카운터를 업데이트 할 수 있다. In step S540, the read count is updated. As a specific example, the read interface address may be received from the flash translation layer 430 by the flash interface layer 410. The flash interface layer 410 may access the memory area 231 in which read count data is stored based on the received read count address. The flash interface layer 410 may update the read counter included in the read count data stored in the accessed memory area 231.

단계 S550에서, 리드 카운터가 모니터링된다. 구체적 예로, 플래시 변환 계층(430)은 리드 카운트 테이블에 포함된 리드 카운트 데이터 중 미리 설정된 임계 횟수 이상의 리드 카운트 값을 가진 데이터 여부를 모니터링할 수 있다. 이때, 플래시 변환 계층(430)은 임계 횟수 이상의 리드 카운트 값을 가진 데이터 저장 영역에 대한 리드 리클레임 동작 수행 여부를 결정할 수 있다. In step S550, the read counter is monitored. As a specific example, the flash translation layer 430 may monitor whether the data having a read count value equal to or greater than a predetermined threshold number of read count data included in the read count table. In this case, the flash translation layer 430 may determine whether to perform a read reclaim operation on a data storage area having a read count value greater than or equal to a threshold number.

일 실시예에서, 플래시 변환 계층(430)은 리드 카운트 값이 임계 횟수 미만이면, 단계 S520을 다시 수행할 수 있다. In one embodiment, if the read count value is less than the threshold number of times, the flash translation layer 430 may perform step S520 again.

단계 S560에서, 리드 리클레임이 수행된다. 구체적 예로, 플래시 변환 계층(430)은 임계 횟수 이상의 리드 카운트를 갖는 데이터 저장 영역에 대해 리드 리클레임을 수행하도록 불휘발성 메모리 장치(100)를 제어할 수 있다. In step S560, read reclaim is performed. As a specific example, the flash translation layer 430 may control the nonvolatile memory device 100 to perform read reclaim for a data storage area having a read count greater than or equal to a threshold number of times.

도 6은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 6을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.6 is a diagram illustrating a data processing system including a solid state drive (SSD) according to an embodiment of the present invention. Referring to FIG. 6, the data processing system 2000 may include a host device 2100 and a solid state drive 2200 (hereinafter, referred to as an SSD).

SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.The SSD 2200 may include a controller 2210, a buffer memory device 2220, nonvolatile memory devices 2231 to 223n, a power supply 2240, a signal connector 2250, and a power connector 2260. .

컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.The controller 2210 may control overall operations of the SSD 2200.

버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.The buffer memory device 2220 may temporarily store data to be stored in the nonvolatile memory devices 2231 to 223n. In addition, the buffer memory device 2220 may temporarily store data read from the nonvolatile memory devices 2231 to 223n. Data temporarily stored in the buffer memory device 2220 may be transmitted to the host device 2100 or the nonvolatile memory devices 2231 to 223n under the control of the controller 2210.

불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.The nonvolatile memory devices 2231 to 223n may be used as a storage medium of the SSD 2200. Each of the nonvolatile memory devices 2231 to 223n may be connected to the controller 2210 through a plurality of channels CH1 to CHn. One or more nonvolatile memory devices may be connected to one channel. Nonvolatile memory devices connected to one channel may be connected to the same signal bus and data bus.

전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.The power supply 2240 may provide the power PWR input through the power connector 2260 to the inside of the SSD 2200. The power supply 2240 may include an auxiliary power supply 2241. The auxiliary power supply 2241 may supply power so that the SSD 2200 may be normally terminated when a sudden power off occurs. The auxiliary power supply 2241 may include large capacity capacitors capable of charging the power PWR.

컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.The controller 2210 may exchange a signal SGL with the host device 2100 through the signal connector 2250. Here, the signal SGL may include a command, an address, data, and the like. The signal connector 2250 may be configured with various types of connectors according to the interface method of the host device 2100 and the SSD 2200.

도 7은 도 6의 컨트롤러의 구성을 예시적으로 나타낸 도면이다. 도 7을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.FIG. 7 is a diagram illustrating a configuration of the controller of FIG. 6. Referring to FIG. 7, the controller 2210 includes a host interface unit 2211, a control unit 2212, a random access memory 2213, an error correction code (ECC) unit 2214, and a memory interface unit 2215. can do.

호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.The host interface unit 2211 may interface the host device 2100 and the SSD 2200 according to the protocol of the host device 2100. For example, the host interface unit 2211 may include a secure digital, a universal serial bus (USB), a multi-media card (MMC), an embedded MMC (eMMC), a personal computer memory card international association (PCMCIA), Parallel advanced technology attachment (PATA), serial advanced technology attachment (SATA), small computer system interface (SCSI), serial attached SCSI (SAS), peripheral component interconnection (PCI), PCI Express (PCI-E), universal flash (UFS) communication) with the host device 2100 through any one of the protocols. In addition, the host interface unit 2211 may perform a disk emulation function that enables the host device 2100 to recognize the SSD 2200 as a general data storage device, for example, a hard disk drive (HDD). Can be.

컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.The control unit 2212 may analyze and process the signal SGL input from the host device 2100. The control unit 2212 may control the operation of the internal functional blocks according to firmware or software for driving the SSD 2200. The random access memory 2213 can be used as an operating memory for driving such firmware or software.

에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.The error correction code (ECC) unit 2214 may generate parity data of data to be transmitted to the nonvolatile memory devices 2231 to 223n. The generated parity data may be stored in the nonvolatile memory devices 2231 to 223n together with the data. The error correction code (ECC) unit 2214 may detect an error of data read from the nonvolatile memory devices 2231 to 223n based on the parity data. If the detected error is within the correction range, the error correction code (ECC) unit 2214 may correct the detected error.

메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.The memory interface unit 2215 may provide control signals such as a command and an address to the nonvolatile memory devices 2231 to 223n under the control of the control unit 2212. The memory interface unit 2215 may exchange data with the nonvolatile memory devices 2231 to 223n under the control of the control unit 2212. For example, the memory interface unit 2215 may provide data stored in the buffer memory device 2220 to the nonvolatile memory devices 2231 to 223n or buffer data read from the nonvolatile memory devices 2231 to 223n. It may be provided to the memory device 2220.

도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 8을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.8 is a diagram illustrating a data processing system including a data storage device according to an embodiment of the present disclosure. Referring to FIG. 8, the data processing system 3000 may include a host device 3100 and a data storage device 3200.

호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.The host device 3100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 3100 may include internal functional blocks for performing a function of the host device.

호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.The host device 3100 may include a connection terminal 3110 such as a socket, a slot, or a connector. The data storage device 3200 may be mounted on the connection terminal 3110.

데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.The data storage device 3200 may be configured in the form of a substrate such as a printed circuit board. The data storage device 3200 may be called a memory module or a memory card. The data storage device 3200 may include a controller 3210, a buffer memory device 3220, nonvolatile memory devices 3231 to 3232, a power management integrated circuit (PMIC) 3240, and a connection terminal 3250. .

컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.The controller 3210 may control overall operations of the data storage device 3200. The controller 3210 may be configured in the same manner as the controller 2210 illustrated in FIG. 7.

버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.The buffer memory device 3220 may temporarily store data to be stored in the nonvolatile memory devices 3231 to 3232. In addition, the buffer memory device 3220 may temporarily store data read from the nonvolatile memory devices 3231 to 3232. The data temporarily stored in the buffer memory device 3220 may be transmitted to the host device 3100 or the nonvolatile memory devices 3231 to 3232 under the control of the controller 3210.

불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.The nonvolatile memory devices 3231 to 3232 may be used as a storage medium of the data storage device 3200.

PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.The PMIC 3240 may provide power input through the connection terminal 3250 to the data storage device 3200. The PMIC 3240 may manage power of the data storage device 3200 under the control of the controller 3210.

접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.The connection terminal 3250 may be connected to the connection terminal 3110 of the host device. Signals such as commands, addresses, data, and the like may be transferred between the host device 3100 and the data storage device 3200 through the access terminal 3250. The access terminal 3250 may be configured in various forms according to the interface method of the host device 3100 and the data storage device 3200. The connection terminal 3250 may be disposed on either side of the data storage device 3200.

도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 나타낸 도면이다. 도 9를 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.9 is a diagram illustrating a data processing system including a data storage device according to an embodiment of the present disclosure. Referring to FIG. 9, the data processing system 4000 may include a host device 4100 and a data storage device 4200.

호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.The host device 4100 may be configured in the form of a board such as a printed circuit board. Although not shown, the host device 4100 may include internal functional blocks for performing a function of the host device.

데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.The data storage device 4200 may be configured in the form of a surface mount package. The data storage device 4200 may be mounted to the host device 4100 through a solder ball 4250. The data storage device 4200 may include a controller 4210, a buffer memory device 4220, and a nonvolatile memory device 4230.

컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 7에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.The controller 4210 may control overall operations of the data storage device 4200. The controller 4210 may be configured in the same manner as the controller 2210 illustrated in FIG. 7.

버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.The buffer memory device 4220 may temporarily store data to be stored in the nonvolatile memory device 4230. In addition, the buffer memory device 4220 may temporarily store data read from the nonvolatile memory devices 4230. Data temporarily stored in the buffer memory device 4220 may be transmitted to the host device 4100 or the nonvolatile memory device 4230 under the control of the controller 4210.

불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.The nonvolatile memory device 4230 may be used as a storage medium of the data storage device 4200.

도 10은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 나타낸 도면이다. 도 10을 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.10 is a diagram illustrating a network system 5000 including a data storage device according to an embodiment of the present invention. Referring to FIG. 10, the network system 5000 may include a server system 5300 and a plurality of client systems 5410 to 5430 connected through the network 5500.

서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.The server system 5300 may service data in response to a request of the plurality of client systems 5410 to 5430. For example, the server system 5300 may store data provided from the plurality of client systems 5410 to 5430. As another example, the server system 5300 may provide data to the plurality of client systems 5410-5430.

서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(10), 도 6의 데이터 저장 장치(2200), 도 8의 데이터 저장 장치(3200) 및 도 9의 데이터 저장 장치(4200)로 구성될 수 있다.The server system 5300 may include a host device 5100 and a data storage device 5200. The data storage device 5200 may include a data storage device 10 of FIG. 1, a data storage device 2200 of FIG. 6, a data storage device 3200 of FIG. 8, and a data storage device 4200 of FIG. 9. have.

도 11은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 11을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 열 디코더(130), 데이터 읽기/쓰기 블럭(140), 전압 발생기(150) 및 제어 로직(160)을 포함할 수 있다.11 is a block diagram illustrating a nonvolatile memory device included in a data storage device according to an embodiment of the present invention. Referring to FIG. 11, the nonvolatile memory device 100 includes a memory cell array 110, a row decoder 120, a column decoder 130, a data read / write block 140, a voltage generator 150, and control logic. 160 may be included.

메모리 셀 어레이(110)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.The memory cell array 110 may include memory cells MC arranged in regions where word lines WL1 to WLm and bit lines BL1 to BLn cross each other.

행 디코더(120)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 행 디코더(120)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 행 디코더(120)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(120)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(120)는 전압 발생기(150)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.The row decoder 120 may be connected to the memory cell array 110 through the word lines WL1 ˜WLm. The row decoder 120 may operate under the control of the control logic 160. The row decoder 120 may decode an address provided from an external device (not shown). The row decoder 120 may select and drive word lines WL1 ˜WLm based on the decoding result. In exemplary embodiments, the row decoder 120 may provide a word line voltage provided from the voltage generator 150 to the word lines WL1 ˜WLm.

데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(110)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(140)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(140)은 제어 로직(160)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(140)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(140)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(110)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(140)은 읽기 동작 시 메모리 셀 어레이(110)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.The data read / write block 140 may be connected to the memory cell array 110 through bit lines BL1 to BLn. The data read / write block 140 may include read / write circuits RW1 to RWn corresponding to each of the bit lines BL1 to BLn. The data read / write block 140 may operate under the control of the control logic 160. The data read / write block 140 may operate as a write driver or as a sense amplifier depending on the mode of operation. For example, the data read / write block 140 may operate as a write driver that stores data provided from an external device in the memory cell array 110 during a write operation. As another example, the data read / write block 140 may operate as a sense amplifier that reads data from the memory cell array 110 during a read operation.

열 디코더(130)는 제어 로직(160)의 제어에 따라 동작할 수 있다. 열 디코더(130)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(130)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(140)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.The column decoder 130 may operate under the control of the control logic 160. The column decoder 130 may decode an address provided from an external device. The column decoder 130 may read / write circuits RW1 to RWn and data I / O lines (or data I / O) of the data read / write block 140 corresponding to each of the bit lines BL1 to BLn based on the decoding result. Buffer).

전압 발생기(150)는 불휘발성 메모리 장치(100)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(150)에 의해서 생성된 전압들은 메모리 셀 어레이(110)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.The voltage generator 150 may generate a voltage used for internal operation of the nonvolatile memory device 100. Voltages generated by the voltage generator 150 may be applied to the memory cells of the memory cell array 110. For example, the program voltage generated during the program operation may be applied to the word lines of the memory cells in which the program operation is to be performed. As another example, the erase voltage generated during the erase operation may be applied to the well-region of the memory cells in which the erase operation is to be performed. As another example, the read voltage generated during the read operation may be applied to the word lines of the memory cells in which the read operation is performed.

제어 로직(160)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(100)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(160)은 불휘발성 메모리 장치(100)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(100)의 동작을 제어할 수 있다.The control logic 160 may control overall operations of the nonvolatile memory device 100 based on a control signal provided from an external device. For example, the control logic 160 may control operations of the nonvolatile memory device 100, such as read, write, and erase operations of the nonvolatile memory device 100.

본 발명이 속하는 기술분야의 통상의 기술자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features, the embodiments described above are exemplary in all respects and are not intended to be limiting. You must understand. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

10: 데이터 저장 장치 100: 불휘발성 메모리 장치
200: 컨트롤러 210: 호스트 인터페이스
220: 프로세서 230: 메모리
240: 메모리 인터페이스
10: data storage device 100: nonvolatile memory device
200: controller 210: host interface
220: processor 230: memory
240: memory interface

Claims (13)

불휘발성 메모리 장치를 제어하는 컨트롤러에 있어서,
복수의 리드 카운트 데이터를 포함하되, 상기 리드 카운트 데이터 각각은 하나의 데이터 저장 영역에 대한 리드 카운트를 포함하는 리드 카운트 테이블;
상기 리드 카운트 데이터가 저장된 메모리 영역의 주소인 리드 카운트 어드레스를 포함하는 리드 카운트 어드레스 테이블;
데이터 저장 장치의 동작을 제어하되, 상기 리드 카운트 테이블 및 리드 카운트 어드레스 테이블을 관리하는 플래시 변환 계층; 및
상기 플래시 변화 계층과 불휘발성 메모리 장치간의 데이터 통신을 제어하되, 상기 복수의 데이터 저장 영역에 대한 리드 동작 발생시 상기 리드 카운트 어드레스를 기반으로 상기 리드 카운트를 업데이트하는 플래시 인터페이스 계층
을 포함하는 컨트롤러.
A controller for controlling a nonvolatile memory device,
A read count table including a plurality of read count data, each read count data including read counts for one data storage area;
A read count address table including a read count address which is an address of a memory area in which the read count data is stored;
A flash translation layer that controls an operation of a data storage device and manages the read count table and the read count address table; And
A flash interface layer that controls data communication between the flash change layer and a nonvolatile memory device, and updates the read count based on the read count address when a read operation of the plurality of data storage areas occurs.
Controller comprising.
제 1 항에 있어서,
상기 플래시 인터페이스 계층은,
제1 데이터 저장 영역에 대한 리드 동작 발생시, 상기 제1 데이터 저장 영역에 대한 리드 카운트 데이터(이하, 제1 리드 카운트 데이터)의 리드 카운트 어드레스(이하, '제1 리드 카운트 어드레스')를 상기 플래시 변환 계층에 요청하고,
상기 플래시 변한 계층으로부터 상기 제1 리드 카운트 어드레스가 수신되면, 상기 제1 리드 카운트 어드레스에 대응하는 메모리 영역을 조회하여, 상기 제1 리드 카운트 데이터에 포함된 리드 카운트를 업데이트 하는 컨트롤러.
The method of claim 1,
The flash interface layer,
When a read operation occurs in the first data storage area, the flash conversion of the read count address (hereinafter referred to as 'first read count address') of the read count data (hereinafter, referred to as first read count data) for the first data storage area is performed. Request to the tier,
And when the first read count address is received from the flash changed layer, inquiring a memory area corresponding to the first read count address, and updating a read count included in the first read count data.
제 2 항에 있어서,
상기 플래시 변환 계층은,
상기 플래시 인터페이스 계층으로부터 상기 제1 리드 카운트 어드레스 요청이 수신되면,
상기 리드 카운트 어드레스 테이블에 포함된 상기 제1 리드 카운트 어드레스를 상기 플래시 인터페이스 계층은 전송하는 컨트롤러.
The method of claim 2,
The flash conversion layer,
When the first read count address request is received from the flash interface layer,
And the flash interface layer transmits the first read count address included in the read count address table.
제 1 항에 있어서,
상기 리드 카운트 테이블, 리드 카운트 어드레스 테이블, 플래시 변환 계층 및 플래시 인터페이스 계층 중 적어도 하나를 저장하는 메모리;
상기 플래시 변환 계층을 실행하는 프로세서 및
상기 플래시 인터페이스 계층을 실행하는 호스트 인터페이스
를 포함하는 컨트롤러.
The method of claim 1,
A memory for storing at least one of the read count table, read count address table, flash translation layer and flash interface layer;
A processor executing the flash translation layer and
A host interface executing the flash interface layer
Controller comprising a.
제 1 항에 있어서,
상기 데이터 저장 영역은,
데이터 페이지, 메모리 블록, 플레인 및 다이 중 어느 하나인 것을 특징으로 하는 컨트롤러.
The method of claim 1,
The data storage area,
And any one of a data page, a memory block, a plane, and a die.
제 1 항에 있어서,
상기 리드 카운트 데이터는,
상기 리드 카운트 및 상기 리드 카운트에 대응하는 데이터 저장 영역의 인덱스를 포함하는 것을 특징으로 하는 컨트롤러.
The method of claim 1,
The read count data is,
And the index of the read count and the data storage area corresponding to the read count.
제 1 항에 있어서,
상기 플래시 변환 계층은,
임계 횟수 이상의 리드 카운트가 포함된 리드 카운터 데이터에 대응하는 데이터 저장 영역에 대한 리드 리클레임 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 컨트롤러.
The method of claim 1,
The flash conversion layer,
And control the nonvolatile memory device to perform a read reclaim operation on a data storage area corresponding to read counter data including a read count of a threshold number or more.
불휘발성 메모리 장치의 동작을 제어하기 위해, 플래시 변환 계층 및 플래시 인터페이스 계층을 포함하는 컨트롤러의 동작 방법으로서,
상기 플래시 인터페이스 계층이, 불휘발성 메모리 장치에 포함된 복수의 데이터 저장 영역 중 리드 동작이 수행된 제1 데이터 저장 영역의 리드 카운트를 포함하는 리드 카운트 데이터(이하, '제1 리드 카운트 데이터')가 저장된 메모리 영역의 주소인 리드 카운트 어드레스(이하, '제1 리드 카운트 어드레스')를 상기 플래시 변환 계층에 요청하는 단계;
상기 플래시 변환 계층이, 상기 플래시 변환 계층의 요청에 따라 상기 제1 리드 카운트 어드레스를 상기 플래시 인터페이스 계층에 전송하는 단계; 및
상기 플래시 인터페이스 계층이, 상기 플래시 변환 계층으로부터 수신된 상기 제1 리드 카운트 어드레스를 기반으로 상기 제1 리드 카운트 데이터가 저장된 메모리 영역을 조회하여, 상기 제1 리드 카운트 데이터에 포함된 리드 카운트를 업데이트 하는 단계
를 포함하는 컨트롤러 동작 방법.
A method of operating a controller including a flash translation layer and a flash interface layer to control an operation of a nonvolatile memory device,
In the flash interface layer, read count data (hereinafter referred to as 'first read count data') including read counts of a first data storage area in which a read operation is performed is performed among a plurality of data storage areas included in the nonvolatile memory device. Requesting the flash conversion layer for a read count address (hereinafter referred to as a 'first read count address') that is an address of a stored memory area;
Sending, by the flash translation layer, the first read count address to the flash interface layer at the request of the flash translation layer; And
The flash interface layer queries the memory area in which the first read count data is stored based on the first read count address received from the flash translation layer to update the read count included in the first read count data. step
Controller operation method comprising a.
제 8 항에 있어서,
상기 플래시 인터페이스 계층이, 상기 제1 데이터 저장 영역에 대한 리드 동작 발생을 확인하는 단계를 더 포함하는 컨트롤러 동작 방법.
The method of claim 8,
And identifying, by the flash interface layer, occurrence of a read operation for the first data storage area.
제 8 항에 있어서,
상기 상기 제1 리드 카운트 어드레스를 상기 플래시 인터페이스 계층에 전송하는 단계는,
상기 플래시 인터페이스 계층으로부터 상기 제1 리드 카운트 어드레스 요청이 수신되면, 각각 상기 복수의 데이터 저장 영역에 대응하는 복수의 리드 카운트 데이터의 리드 카운트 어드레스 테이블을 조회하여, 상기 제1 리드 카운트 어드레스를 상기 플래시 인터페이스 계층에 전송하는 것을 특징으로 하는 컨트롤러 동작 방법.
The method of claim 8,
The transmitting of the first read count address to the flash interface layer may include:
When the first read count address request is received from the flash interface layer, a read count address table of a plurality of read count data corresponding to the plurality of data storage areas is queried, and the first read count address is referred to as the flash interface. Controller operation method, characterized in that the transmission to the layer.
제 8 항에 있어서,
상기 데이터 저장 영역은,
데이터 페이지, 메모리 블록, 플레인 및 다이 중 어느 하나인 것을 특징으로 하는 컨트롤러 동작 방법.
The method of claim 8,
The data storage area,
Any one of a data page, a memory block, a plane, and a die.
제 8 항에 있어서,
상기 리드 카운트 데이터는,
상기 리드 카운트 및 상기 리드 카운트에 대응하는 데이터 저장 영역의 인덱스를 포함하는 것을 특징으로 하는 컨트롤러 동작 방법.
The method of claim 8,
The read count data is,
And an index of the read count and a data storage area corresponding to the read count.
제 1 항에 있어서,
상기 플래시 변환 계층이, 임계 횟수 이상의 리드 카운트가 포함된 리드 카운터 데이터에 대응하는 데이터 저장 영역에 대한 리드 리클레임 동작을 수행하도록 상기 불휘발성 메모리 장치를 제어하는 단계를 더 포함하는 컨트롤러 동작 방법.
The method of claim 1,
And controlling, by the flash translation layer, the nonvolatile memory device to perform a read reclaim operation on a data storage area corresponding to read counter data including a read count of a threshold number of times or more.
KR1020190013309A 2018-02-27 2019-02-01 Data storage device and operating method thereof KR20190102998A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/276,424 US11537514B2 (en) 2018-02-27 2019-02-14 Data storage device and operating method thereof
CN201910138695.2A CN110196817B (en) 2018-02-27 2019-02-25 Data storage device and operation method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180023690 2018-02-27
KR20180023690 2018-02-27

Publications (1)

Publication Number Publication Date
KR20190102998A true KR20190102998A (en) 2019-09-04

Family

ID=67950429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190013309A KR20190102998A (en) 2018-02-27 2019-02-01 Data storage device and operating method thereof

Country Status (1)

Country Link
KR (1) KR20190102998A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726878B2 (en) 2020-10-14 2023-08-15 SK Hynix Inc. Memory system and operating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11726878B2 (en) 2020-10-14 2023-08-15 SK Hynix Inc. Memory system and operating method thereof

Similar Documents

Publication Publication Date Title
US10891236B2 (en) Data storage device and operating method thereof
KR102419036B1 (en) Data storage device and operating method thereof
KR20200095103A (en) Data storage device and operating method thereof
KR20200073017A (en) Data storage device and operating method thereof
KR102592803B1 (en) Data storage device and operating method thereof
US20190317892A1 (en) Memory system, data processing system, and operating method of memory system
US20200218653A1 (en) Controller, data storage device, and operating method thereof
KR20200025184A (en) Nonvolatile memory device, data storage apparatus including the same and operating method thereof
KR20200042791A (en) Data storage device and operating method thereof
KR20200121645A (en) Controller, operating method thereof and memory system
KR20200114052A (en) Controller, memory system and operating method thereof
KR20200129863A (en) Controller, memory system and operating method thereof
KR20200114212A (en) Data storage device and operating method thereof
KR20210144249A (en) Storage device and operating method of the same
KR20200114086A (en) Controller, memory system and operating method thereof
KR20210013445A (en) Controller, memory system and operating method thereof
KR20200115831A (en) Controller, memory system and operating method thereof
KR102434840B1 (en) Data storage device
KR20220103340A (en) Data storage device and operating method thereof
KR20190106005A (en) Memory system, operating method thereof and electronic apparatus
KR20210068734A (en) Data storage device and operating method thereof
KR20210006556A (en) Controller, memory system and operating method thereof
KR20190102998A (en) Data storage device and operating method thereof
KR102655360B1 (en) Controller, data storage device and operating method thereof
KR20210156061A (en) Storage device and operating method thereof