KR20170073444A - Channel estimator - Google Patents

Channel estimator Download PDF

Info

Publication number
KR20170073444A
KR20170073444A KR1020160038581A KR20160038581A KR20170073444A KR 20170073444 A KR20170073444 A KR 20170073444A KR 1020160038581 A KR1020160038581 A KR 1020160038581A KR 20160038581 A KR20160038581 A KR 20160038581A KR 20170073444 A KR20170073444 A KR 20170073444A
Authority
KR
South Korea
Prior art keywords
fourier transform
discrete fourier
channel estimator
decimation
channel
Prior art date
Application number
KR1020160038581A
Other languages
Korean (ko)
Other versions
KR102037228B1 (en
Inventor
김준우
방영조
이용수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Publication of KR20170073444A publication Critical patent/KR20170073444A/en
Application granted granted Critical
Publication of KR102037228B1 publication Critical patent/KR102037228B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0202—Channel estimation
    • H04L25/024—Channel estimation channel estimation algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/265—Fourier transform demodulators, e.g. fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H04L27/26524—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation
    • H04L27/26526—Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation with inverse FFT [IFFT] or inverse DFT [IDFT] demodulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] receiver or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Complex Calculations (AREA)

Abstract

본 발명은 채널 추정기에 관한 것이다. 본 발명의 채널 추정기는 주파수 영역의 값을 수신하고 채널을 추정하는 채널 추정부, 채널의 추정 결과를 시간 영역으로 변환하고, 데시메이션 인 프리퀀시 구조를 통해 역이산 퓨리에 변환을 수행하는 역이산 퓨리에 변환부, 시간 영역으로 변환된 신호에서 유효한 채널 부분만을 필터링하는 필터, 및 유효한 채널 부분에 대해 주파수 영역으로 변환하고, 데시메이션 인 타임 구조를 통해 이산 퓨리에 변환을 수행하는 이산 퓨리에 변환부를 포함하고, 데시메이션 인 프리퀀시 구조는 정렬된 순서의 비트들을 입력으로 하고, 비정렬된 순서의 비트들을 출력으로 하며, 데시메이션 인 타임 구조는 비정렬된 순서의 비트들을 입력으로 하고, 정렬된 순서의 비트들을 출력으로 한다.The present invention relates to a channel estimator. The channel estimator of the present invention includes a channel estimator for receiving a value of a frequency domain and estimating a channel, an inverse discrete Fourier transform for performing inverse discrete Fourier transform through a frequency structure that is a decimation, And a discrete Fourier transformer for performing a discrete Fourier transform on a valid channel part into a frequency domain and performing a discrete Fourier transform through a time structure that is a decimation, The frequency structure is a sequence in which the bits in the ordered sequence are input and the bits in the unordered sequence are output. The decimation time structure inputs the bits of the unordered sequence, .

Figure P1020160038581
Figure P1020160038581

Description

채널 추정기{CHANNEL ESTIMATOR}Channel estimator {CHANNEL ESTIMATOR}

본 발명은 통신 시스템의 채널 추정기에 관련된 것으로서, 특히 채널 추정에 따른 지연 시간을 감소시킨 채널 추정기에 관한 것이다.The present invention relates to a channel estimator of a communication system, and more particularly to a channel estimator with a reduced delay time according to channel estimation.

일반적인 이산 퓨리에 변환을 이용한 채널 추정기는 채널 추정을 위해 두 번의 이산 퓨리에 변환을 필요로 한다. 이와 같은 이산 퓨리에 변환은 데이터들의 입력 순서와 동일한 순서로 순차적으로 출력되지 않는다. 이산 퓨리에 변환 이후에 출력되는 신호들은 정렬되지 않은 형태의 역비트순(bit-reserved)으로 출력된다.A channel estimator using a general discrete Fourier transform requires two discrete Fourier transforms for channel estimation. Such discrete Fourier transform is not sequentially output in the same order as the data input order. The signals output after the discrete Fourier transform are output in bit-reserved order of the unaligned form.

따라서, 채널 추정기는 내부에서 수행되는 두 번의 이산 퓨리에 변환 각각에 대해 이산 퓨리에 변환이 완료되면, 출력되는 데이터들을 입력 순서대로 재정렬(re-ordering) 후 출력하는 동작을 수행하게 된다. 이때, 채널 추정기는 재정렬을 위해서는 역비트순으로 출력되는 일정 단위에 해당하는 데이터들의 출력을 일정 시간 대기한 이후에 재정렬 동작을 수행한다. 이와 같이, 채널 추정기는 두 번의 이산 퓨리에 변환 각각에 대해 재정렬을 위해 일정 단위의 데이터 출력을 대기해야 하므로, 출력의 대기에 따른 지연 시간을 필요로 한다. 이와 같은 채널 추정에 따른 지연 시간은 이산 퓨리에 변환의 크기(일예로, 포인트 수)가 클수록 더욱 증가하게 되는 문제점이 있었다.Accordingly, when the discrete Fourier transform is completed for each of the two discrete Fourier transforms performed in the channel estimator, the channel estimator re-orders and outputs the output data in the input order. At this time, the channel estimator performs a reordering operation after waiting for a certain time output of data corresponding to a predetermined unit output in reverse bit order for reordering. In this way, the channel estimator needs to wait for a certain unit of data output for reordering for each of the two discrete Fourier transforms, and thus requires a delay time depending on the output standby. The delay time according to the channel estimation is further increased as the size of the discrete Fourier transform (for example, the number of points) is increased.

본 발명의 목적은 이산 퓨리에 변환에 따른 지연 시간을 감소시킨 채널 추정기를 제공함에 있다.An object of the present invention is to provide a channel estimator with reduced delay time due to discrete Fourier transform.

본 발명에 따른 채널 추정기는 주파수 영역의 값을 수신하고 채널을 추정하는 채널 추정부, 상기 채널의 추정 결과를 시간 영역으로 변환하고, 데시메이션 인 프리퀀시 구조를 통해 역이산 퓨리에 변환을 수행하는 역이산 퓨리에 변환부, 상기 시간 영역으로 변환된 신호에서 유효한 채널 부분만을 필터링하는 필터, 및 상기 유효한 채널 부분에 대해 주파수 영역으로 변환하고, 데시메이션 인 타임 구조를 통해 이산 퓨리에 변환을 수행하는 이산 퓨리에 변환부를 포함하고, 상기 데시메이션 인 프리퀀시 구조는 정렬된 순서의 비트들을 입력으로 하고, 비정렬된 순서의 비트들을 출력으로 하며, 상기 데시메이션 인 타임 구조는 비정렬된 순서의 비트들을 입력으로 하고, 정렬된 순서의 비트들을 출력으로 한다.A channel estimator according to the present invention includes a channel estimator for receiving a value of a frequency domain and estimating a channel, an inverse discrete Fourier transformer for performing an inverse discrete Fourier transform through a frequency structure that is a result of transforming the estimation result of the channel into a time domain, A discrete Fourier transform unit for performing a discrete Fourier transform on the effective channel part into a frequency domain and performing a discrete Fourier transform on a time structure that is a decimation time structure; Wherein the decimation is a decimation, the decimation is a time structure in which the bits in the unordered order are input, And outputs the bits of the ordered sequence.

본 발명의 채널 추정기는 채널 추정기 내부에서 이산 퓨리에 변환에 따른 데이터의 재정렬을 필요로 하지 않는 구조로 인해 지연 시간을 감소시킬 수 있다. 이에 따라, 데이터의 재정렬을 위한 데이터를 저장하기 위한 버퍼 구조 등을 필요로 하지 않음으로 구현 복잡도를 최소화할 수 있다.The channel estimator of the present invention can reduce the delay time due to a structure that does not require reordering data according to the discrete Fourier transform in the channel estimator. Accordingly, since a buffer structure for storing data for reordering data is not required, the implementation complexity can be minimized.

도 1은 본 발명에 따른 채널 추정기의 구조를 예시적으로 도시한 도면,
도 2는 도 1에 도시된 데시메이션 인 프리퀀시 구조의 8-포인트 고속 퓨리에 변환을 예시적으로 도시한 도면,
도 3은 도 1에 도시된 역이산 퓨리에 변환부의 입력과 출력을 예시적으로 도시한 도면,
도 4는 도 1에 도시된 데시메이션 인 타임 구조의 8-포인트 고속 퓨리에 변한을 예시적으로 도시한 도면,
도 5는 도 1에 도시된 이산 퓨리에 변환부의 입력과 출력을 예시적으로 도시한 도면, 및
도 6은 본 발명의 채널 추정기에서 지연 시간 감소를 예시적으로 도시한 도면이다.BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram illustrating a structure of a channel estimator according to the present invention. FIG.
FIG. 2 exemplarily shows an 8-point fast Fourier transform of a frequency structure which is a decimation shown in FIG. 1,
3 illustrates an example of an input and an output of the inverse discrete Fourier transform unit shown in FIG. 1;
FIG. 4 is an exemplary diagram illustrating an 8-point fast Fourier transform of a time structure which is a decimation shown in FIG. 1;
5 is a diagram exemplarily showing input and output of the discrete Fourier transform unit shown in Fig. 1, and Fig.
6 is a diagram illustrating an exemplary delay time reduction in the channel estimator of the present invention.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted in order to avoid obscuring the gist of the present invention.

본 발명은 이산 퓨리에 변환(DFT: Discrete Fourier Transform)에 따른 지연 시간이 감소된 채널 추정기를 제공한다. 따라서, 본 발명은 이산 퓨리에 변환 기반의 채널 추정기(DFT based Channel Estimator)를 기준으로 설명하기로 하지만, 이산 퓨리에 변환을 필요로 하는 다른 기기들로 본 발명을 확장하여 적용할 수 있다.The present invention provides a channel estimator with reduced delay time according to Discrete Fourier Transform (DFT). Therefore, although the present invention will be described on the basis of a DFT based channel estimator based on a discrete Fourier transform, the present invention can be extended to other devices requiring discrete Fourier transform.

도 1은 본 발명에 따른 채널 추정기의 구조를 예시적으로 도시한 도면이다.1 is a diagram illustrating a structure of a channel estimator according to an embodiment of the present invention.

도 1을 참조하면, 채널 추정기(100)는 채널 추정부(110), 역이산 퓨리에 변환(IDFT: Inverse Discrete Fourier Transform)부(120), 필터(130), 및 이산 퓨리에 변환(DFT)부(140)를 포함한다.1, the channel estimator 100 includes a channel estimator 110, an inverse discrete Fourier transform (IDFT) unit 120, a filter 130, and a discrete Fourier transform (DFT) unit 140).

채널 추정부(110)는 일예로, 최소 자승(Least Squares, 이하 'LS'라 칭하기로 함) 방식으로 채널 추정을 한다. 채널 추정부(110)는 추정된 데이터를 역이산 퓨리에 변환부(120)로 출력한다. 역이산 퓨리에 변환부(120)는 N-포인트의 역이산 퓨리에 변환을 통해 채널의 임펄스 응답으로 변환한다. 이를 통해, 역이산 퓨리에 변환부(120)는 LS 방식의 채널 추정 결과를 시간 영역으로 변환한다.The channel estimation unit 110 performs channel estimation using a least squares (LS) scheme, for example. The channel estimation unit 110 outputs the estimated data to the inverse discrete Fourier transform unit 120. [ The inverse discrete Fourier transformer 120 transforms the impulse response of the channel through the N-point inverse discrete Fourier transform. Accordingly, the inverse discrete Fourier transform unit 120 converts the channel estimation result of the LS scheme into a time domain.

필터(130)는 임펄스 응답에서 유효한 채널 부분만 남기고, 나머지 부분은 모두 0으로 채워서 필터링한 결과값을 이산 퓨리에 변환부(140)로 출력한다. 이산 퓨리에 변환부(140)는 필터(130)에서 출력된 결과값을 N-포인트의 퓨리에 변환을 통해 최종 주파수 영역의 채널 추정 결과를 출력한다. 이산 퓨리에 변환부(140)는 시간 영역의 데이터를 다시 주파수 영역으로 변환한다.The filter 130 outputs only the valid channel part in the impulse response, and the remaining part is filled with 0, and outputs the filtered result to the discrete Fourier transform part 140. [ The discrete Fourier transformer 140 outputs the channel estimation result of the final frequency domain through Fourier transform of the N-point resultant value output from the filter 130. The discrete Fourier transformer 140 converts the time domain data into the frequency domain again.

이와 같이, 채널 추정기(100)는 역이산 퓨리에 변환부(120)와 이산 퓨리에 변환부(140)를 통해 두 번의 이산 퓨리에 변환을 수행한다. 이산 퓨리에 변환에 따른 출력값들은 정렬되지 않은 역비트(bit-reserved)의 형태로 출력됨에 따라 비트 재정렬 동작을 필요로 한다.In this manner, the channel estimator 100 performs the discrete Fourier transform twice through the inverse discrete Fourier transform unit 120 and the discrete Fourier transform unit 140. The output values according to the discrete Fourier transform require a bit reordering operation as they are output in the form of unaligned bit-reserved.

역이산 퓨리에 변환부(120)는 데시메이션 인 프리퀀시(Decimation-In-Frequency, 이하 'DIF'라 칭하기로 함) 구조를 적용한 역이산 퓨리에 변환을 한다. DIF 구조는 정렬된 순서의 비트들을 입력으로 하고, 비정렬된 순서의 비트들을 출력으로 한다. 이산 퓨리에 변환부(140)는 데시메이션 인 타임(decimation-in-time, 이하 'DIT'라 칭하기로 함) 구조를 적용한 이산 퓨리에 변환을 한다. DIT 구조는 비정렬된 순서의 비트들을 입력으로 하고, 정렬된 순서의 비트들을 출력으로 한다.The inverse discrete Fourier transform unit 120 performs an inverse discrete Fourier transform using a Decimation-In-Frequency (hereinafter referred to as DIF) structure. The DIF structure takes as input the bits of the ordered sequence and outputs the bits of the unordered sequence. The discrete Fourier transform unit 140 performs discrete Fourier transform using a decimation-in-time (DIT) structure. The DIT structure takes as input the bits in the unordered order and outputs the bits in the ordered sequence.

이와 반대로, 역이산 퓨리에 변환부(120)는 DIT 구조를 적용한 역이산 퓨리에 변환을 수행하고, 이산 퓨리에 변환부(140)는 DIF 구조를 적용한 이산 퓨리에 변환을 수행할 수도 있다.In contrast, the inverse discrete Fourier transform unit 120 performs inverse discrete Fourier transform using the DIT structure, and the discrete Fourier transform unit 140 performs discrete Fourier transform using the DIF structure.

이와 같이, 역이산 퓨리에 변환부(120)에 DIF 구조(또는, DIT 구조)를 적용하고, 이산 퓨리에 변환부(140)에 DIT 구조(또는 DIF 구조)는 입력과 출력이 상호 간에 대칭되는 구조를 가짐으로 비트 재정렬 동작을 수행하지 않고도, 정렬된 채널 추정 결과를 획득할 수 있다.In this way, a DIF structure (or DIT structure) is applied to the inverse discrete Fourier transform unit 120, and a DIT structure (or DIF structure) in the discrete Fourier transform unit 140 has a structure in which input and output are mutually symmetric , It is possible to obtain the aligned channel estimation result without performing the bit reordering operation.

따라서, 채널 추정기(100)는 이산 퓨리에 변환에 따른 비트 재정렬 동작을 필요로 하지 않는 DIT 구조와 DIF 구조를 역이산 퓨리에 변환 동작과 이산 퓨리에 변환 동작 각각에 적용함으로써, 역이산 퓨리에 변환과 이산 퓨리에 변환에 따른 지연 시간을 감소시킬 수 있다.Therefore, the channel estimator 100 applies the DIT structure and the DIF structure, which do not require the bit rearrangement operation according to the discrete Fourier transform, to each of the inverse discrete Fourier transform operation and the discrete Fourier transform operation, thereby performing inverse discrete Fourier transform and discrete Fourier transform Can be reduced.

도 2는 도 1에 도시된 데시메이션 인 프리퀀시 구조의 8-포인트 고속 퓨리에 변환을 예시적으로 도시한 도면이다.FIG. 2 is an exemplary diagram illustrating an 8-point fast Fourier transform of a frequency structure which is a decimation shown in FIG.

도 2를 참조하면, DIF 구조의 N-포인트 고속 퓨리에 변환(FFT: Fast Fourier Transform) 동작을 수행하는 역이산 퓨리에 변환부(120)는 입력 신호를 짝수 번째 주파수 신호들와 홀수 번째 주파수 신호들의 합집합으로 분류한다. 이후, 역이산 퓨리에 변환부(120)는 분류된 각각의 합집합들을 N/2-포인트 고속 퓨리에 변환으로 각각 나누어 계산하고, 출력한다.2, an inverse discrete Fourier transform unit 120 performing an N-point fast Fourier transform (FFT) operation of a DIF structure divides an input signal into a union of even-numbered frequency signals and odd-numbered frequency signals Classify. Then, the inverse discrete Fourier transform unit 120 divides each of the sorted combinations into N / 2-point fast Fourier transforms, and outputs the result.

여기서는, DIF 구조의 N-포인트 고속 퓨리에 변환들 중에서 DIF 구조의 8-포인트 고속 퓨리에 변환이 적용된 역이산 퓨리에 변환부(120)의 동작을 설명한다.Here, the operation of the inverse discrete Fourier transform unit 120 to which the 8-point fast Fourier transform of the DIF structure is applied among the N-point fast Fourier transforms of the DIF structure will be described.

역이산 퓨리에 변환부(120)는 짝수 번째 주파수 신호와 홀수 번째 주파수 신호의 합집합으로 분류(210)한다. 이때, 입력들(IN(0), IN(2), IN(4), IN(6))이 하나의 합집합이 되고, 입력들(IN(1), IN(3), IN(5), IN(7))이 다른 합집합이 된다.The inverse discrete Fourier transform unit 120 classifies 210 as a union of an even-numbered frequency signal and an odd-numbered frequency signal. In this case, the inputs IN (0), IN (2), IN (4) and IN (6) IN (7)) are different unions.

그리고, 역이산 퓨리에 변환부(120)는 분류된 각각의 합집합들은 4-포인트 고속 퓨리에 변환(220, 230)으로 각각 나누어 계산한다.Then, the inverse discrete Fourier transformer 120 divides each of the unions into 4-point fast Fourier transforms 220 and 230, respectively.

따라서, DIF 구조의 8-포인트 고속 퓨리에 변환은 IN(0), IN(1), IN(2), IN(3), IN(4), IN(5), IN(6), IN(7)로 정렬된 순서의 입력을 갖고, OUT(0), OUT(4), OUT(2), OUT(6), OUT(1), OUT(5), OUT(3), OUT(7)로 비정렬된 순서의 출력을 갖는다.Therefore, the 8-point fast Fourier transform of the DIF structure can be applied to the IN (0), IN (1), IN (2), IN (3) ), OUT (4), OUT (2), OUT (6), OUT (1), OUT And has an output in an unordered order.

도 3은 도 1에 도시된 역이산 퓨리에 변환부의 입력과 출력을 예시적으로 도시한 도면이다.3 is a diagram illustrating an example of an input and an output of the inverse discrete Fourier transform unit shown in FIG.

도 3을 참조하면, 역이산 퓨리에 변환부(120)에 DIT 구조의 8-포인트 고속 퓨리에 변환부가 적용되면, 입력은 IN(0), IN(1), IN(2), IN(3), IN(4), IN(5), IN(6), IN(7)이 되고, 출력은 OUT(0), OUT(4), OUT(2), OUT(6), OUT(1), OUT(5), OUT(3), OUT(7)이 된다.3, when the 8-point FFT unit of the DIT structure is applied to the inverse discrete Fourier transform unit 120, the inputs are IN (0), IN (1), IN (2) OUT (4), OUT (2), OUT (6), OUT (1), OUT (2) (5), OUT (3) and OUT (7).

도 4는 도 1에 도시된 데시메이션 인 타임 구조의 8-포인트 고속 퓨리에 변환을 예시적으로 도시한 도면이다.FIG. 4 is an exemplary diagram illustrating an 8-point fast Fourier transform of a time structure, which is the decimation shown in FIG.

도 4를 참조하면, DIT 구조의 N-포인트 고속 퓨리에 변환을 수행하는 이산 퓨리에 변환부(140)는 입력 신호를 2개의 N/2-포인트 고속 퓨리에 변환들로 나누어 계산한다. 이후, 이산 퓨리에 변환부(140)는 2개의 N/2-포인트 고속 퓨리에 변환들이 완료된 출력 신호들을 짝수 번째 출력들과 홀수 번째 출력들의 합집합으로 분류하여 출력한다.Referring to FIG. 4, the discrete Fourier transform unit 140 performing the N-point fast Fourier transform of the DIT structure divides the input signal by two N / 2-point FFTs. Then, the discrete Fourier transform unit 140 classifies output signals in which two N / 2-point FFTs have been completed into a union of even-numbered outputs and odd-numbered outputs.

여기서는 DIT 구조의 N-포인트 고속 퓨리에 변환들 중에서 DIT 구조의 8-포인트 고속 퓨리에 변환이 적용된 고속 퓨리에 변환부(120)의 동작을 설명한다.Here, the operation of the fast Fourier transform unit 120 to which the 8-point fast Fourier transform of the DIT structure is applied among the N-point fast Fourier transforms of the DIT structure will be described.

이산 퓨리에 변환부(140)는 입력들(IN(0), IN(4), IN(2), IN(6))이 하나의 4-포인트 고속 퓨리에 변환(310)으로 계산되고, 입력들(IN(1), IN(5), IN(3), IN(7))이 다른 4-포인트 고속 퓨리에 변환(320)으로 계산한다.The discrete Fourier transformer 140 performs a discrete Fourier transform on the inputs IN (0), IN (4), IN (2), IN (6) Point fast Fourier transform 320 of the other IN (1), IN (5), IN (3), and IN (7).

이산 퓨리에 변환부(140)는 4-포인트 고속 퓨리에 변환들(310, 320)이 완료된 출력 신호들은 짝수 번째 출력과 홀수 번째 출력의 합집합으로 분류(330)한다.The discrete Fourier transformer 140 classifies (330) the output signals for which the 4-point FFT transforms 310 and 320 are completed into the union of the even-numbered outputs and the odd-numbered outputs.

따라서, DIF 구조의 8-포인트 고속 퓨리에 변환은 IN(0), IN(4), IN(2), IN(6), IN(1), IN(5), IN(3), IN(7)로 비정렬된 순서의 입력을 갖고, 비트 인버스된 OUT(0), OUT(1), OUT(2), OUT(3), OUT(4), OUT(5), OUT(6), OUT(7)로 정렬된 순서의 출력을 갖는다.Therefore, the 8-point fast Fourier transform of the DIF structure can be realized by using the Fourier transform of IN (0), IN (4), IN 2, IN 6, IN 1, IN 5, ) OUT (0), OUT (1), OUT (2), OUT (3) (7). ≪ / RTI >

도 5는 도 1에 도시된 이산 퓨리에 변환부의 입력과 출력을 예시적으로 도시한 도면이다.FIG. 5 is a diagram illustrating an input and an output of the discrete Fourier transform unit shown in FIG.

도 5를 참조하면, 이산 퓨리에 변환부(140)에 DIF 구조의 8-포인트 고속 퓨리에 변환부가 적용되면, 입력은 IN(0), IN(4), IN(2), IN(6), IN(1), IN(5), IN(3), IN(7)이 되고, 출력은 OUT(0), OUT(1), OUT(2), OUT(3), OUT(4), OUT(5), OUT(6), OUT(7)이 된다.5, when an 8-point fast Fourier transform unit of the DIF structure is applied to the discrete Fourier transform unit 140, the inputs are IN (0), IN (4), IN (2) (1), OUT (2), OUT (3), OUT (4), and OUT (5) 5), OUT (6) and OUT (7).

도 3 내지 도 5에서는 설명의 편의를 위하여, 8-포인트 고속 퓨리에 변환을 예시적으로 설명하지만 다른 포인트들을 갖는 고속 퓨리에 변환을 적용할 수도 있다.3 to 5, for convenience of explanation, an 8-point fast Fourier transform is exemplarily illustrated but a fast Fourier transform with other points may be applied.

이와 같이, 역이산 퓨리에 변환부(120)와 이산 퓨리에 변환부(140)는 출력이 비트 인버스되어 N-포인트에 대응되는 신호들의 입력 완료 시간 또는 출력 완료 시간에 대응되는 비트 재정렬을 위한 지연 시간을 필요로 한다. 하지만, 본 발명은 정렬된 입력으로부터 비정렬된 출력을 제공하는 DIF 구조와 비정렬된 입력을 정렬된 출력으로 제공하는 DIT 구조를 함께 사용함으로써, 재정렬 동작을 필요로 하지 않는다. 따라서, 비트 재정렬에 필요한 시간을 감소시킨다.In this way, the inverse discrete Fourier transform unit 120 and the discrete Fourier transform unit 140 output a bit inversed to generate a delay time for bit reordering corresponding to the input completion time or output completion time of signals corresponding to the N-point in need. However, the present invention does not require a reordering operation by using a DIF structure that provides an unaligned output from an aligned input and a DIT structure that provides an unaligned input to an aligned output. Thus, it reduces the time required for bit reordering.

도 6은 본 발명의 채널 추정기에서 지연 시간 감소를 예시적으로 도시한 도면이다.6 is a diagram illustrating an exemplary delay time reduction in the channel estimator of the present invention.

도 6을 참조하면, (a)는 일반적인 채널 추정기의 데이터 입출력 흐름을 도시하고, (b)는 본 발명에서 제안된 채널 추정기의 데이터 입출력 흐름을 도시한다.Referring to FIG. 6, (a) shows a data input / output flow of a general channel estimator, and (b) shows a data input / output flow of a channel estimator proposed in the present invention.

(a)를 살펴보면, 역이산 퓨리에 변환부의 입력 데이터(410)와 출력 데이터(420)가 도시된다. 이후, 비트 재정렬 및 필터링을 위해 출력 데이터(420)의 출력이 완료된 이후에 필터 등에 의해 비트 재정렬 및 필터링 동작을 한다.(a), input data 410 and output data 420 of the inverse discrete Fourier transform unit are shown. Thereafter, after the output of the output data 420 is completed for bit reordering and filtering, a bit reordering and a filtering operation are performed by a filter or the like.

비트 재정렬 및 필터링된 데이터(430)는 필터링 동작에 의한 짧은 지연 시간 이후에 이산 퓨리에 변환부의 입력 데이터(440)로 제공된다. 이산 퓨리에 변환부의 이산 퓨리에 변환을 통한 출력 데이터(450)는 비트 재정렬이 수행된다. 이후 비트 재정렬된 데이터(460)가 출력된다.The bit realignment and filtered data 430 are provided to the input data 440 of the discrete Fourier transform section after a short delay time by the filtering operation. The output data 450 through the discrete Fourier transform of the discrete Fourier transform unit is subjected to bit reordering. Thereafter, bit rearranged data 460 is output.

(b)를 살펴보면, 역이산 퓨리에 변환부(120)의 입력 데이터(510)와 출력 데이터(520)가 도시된다. 이후, 출력 데이터(520)는 필터(130)에 의해 재정렬 동작없이 필터링 동작에 의한 짧은 지연 시간 이후에 출력된다.(b), input data 510 and output data 520 of the inverse discrete Fourier transform unit 120 are shown. The output data 520 is then output by the filter 130 after a short delay time due to the filtering operation without a reordering operation.

필터링된 데이터(530)는 필터링 완료를 대기하지 않고도 이산 퓨리에 변환부(140)의 입력 데이터(540)로 제공된다. 이산 퓨리에 변환부(140)에 의해 이산 퓨리에 변환된 출력 데이터(550)는 비트 재정렬 동작을 필요로 하지 않는다.The filtered data 530 is provided to the input data 540 of the discrete Fourier transform unit 140 without waiting for the completion of the filtering. The discrete Fourier transformed output data 550 by the discrete Fourier transform unit 140 does not require a bit reordering operation.

여기서는, 설명의 편의를 위하여 하나의 데이터 단위를 기준으로 도시한 것이며, 예를 들면, 하나의 데이터 단위는 일예로, 8-포인트 고속 퓨리에 변환의 경우, 8-포인트 고속 퓨리에 변환의 입력 또는 출력에 대응되는 데이터 크기를 가질 수 있다.Here, for convenience of description, one data unit is shown as a reference. For example, in the case of 8-point fast Fourier transform, one data unit corresponds to an input or output of an 8-point fast Fourier transform It may have a corresponding data size.

이를 통해, 본 발명의 채널 추정기는 기존의 채널 추정기에 비해 두 개의 데이터 단위에 대응되는 시간의 감소가 가능함에 따라 채널 추정에 따른 지연이 감소된다.Accordingly, the channel estimator of the present invention can reduce the time corresponding to two data units as compared with the conventional channel estimator, and thus the delay due to channel estimation is reduced.

한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.While the invention has been shown and described with reference to certain preferred embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be determined by the equivalents of the claims of the present invention as well as the claims of the following.

100: 채널 추정기 110: 채널 추정부
120: 역이산 퓨리에 변환부 130: 필터
140: 이산 퓨리에 변환부100: channel estimator 110: channel estimator
120: inverse discrete Fourier transformer 130: filter
140: Discrete Fourier transform unit

Claims (1)

주파수 영역의 값을 수신하고 채널을 추정하는 채널 추정부;
상기 채널의 추정 결과를 시간 영역으로 변환하고, 데시메이션 인 프리퀀시 구조를 통해 역이산 퓨리에 변환을 수행하는 역이산 퓨리에 변환부;
상기 시간 영역으로 변환된 신호에서 유효한 채널 부분만을 필터링하는 필터; 및
상기 유효한 채널 부분에 대해 주파수 영역으로 변환하고, 데시메이션 인 타임 구조를 통해 이산 퓨리에 변환을 수행하는 이산 퓨리에 변환부를 포함하고,
상기 데시메이션 인 프리퀀시 구조는 정렬된 순서의 비트들을 입력으로 하고, 비정렬된 순서의 비트들을 출력으로 하며, 상기 데시메이션 인 타임 구조는 비정렬된 순서의 비트들을 입력으로 하고, 정렬된 순서의 비트들을 출력으로 하는 채널 추정기.A channel estimator for receiving a frequency domain value and estimating a channel;
An inverse discrete Fourier transform unit for performing inverse discrete Fourier transform through a frequency structure that is a decimation by converting an estimation result of the channel into a time domain;
A filter for filtering only valid channel portions in the time domain converted signal; And
And a discrete Fourier transformer for performing a discrete Fourier transform on the valid channel portion through a time structure that is a decimation,
Wherein the decimation is a decimation, the decimation is a time structure in which bits in the unordered order are input, and the ordered sequence is an ordered sequence, Bits as outputs.
KR1020160038581A 2015-12-17 2016-03-30 Channel estimator KR102037228B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20150181111 2015-12-17
KR1020150181111 2015-12-17

Publications (2)

Publication Number Publication Date
KR20170073444A true KR20170073444A (en) 2017-06-28
KR102037228B1 KR102037228B1 (en) 2019-10-30

Family

ID=59280870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160038581A KR102037228B1 (en) 2015-12-17 2016-03-30 Channel estimator

Country Status (1)

Country Link
KR (1) KR102037228B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533200B2 (en) 2020-02-25 2022-12-20 Samsung Electronics Co., Ltd. Wireless communication device and channel estimation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080104158A1 (en) * 2006-10-25 2008-05-01 Arash Farhoodfar Implementation of adaptive filters of reduced complexity
US20100191791A1 (en) * 2009-01-28 2010-07-29 Arun Mohanlal Patel Method and apparatus for evaluation of multi-dimensional discrete fourier transforms
KR20100090204A (en) * 2009-02-05 2010-08-13 소니 주식회사 New frame and data pattern structure for multi-carrier systems
US20120087428A1 (en) * 2009-06-29 2012-04-12 Freescale Semiconductor, Inc. Integrated circuit with channel estimation module and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080104158A1 (en) * 2006-10-25 2008-05-01 Arash Farhoodfar Implementation of adaptive filters of reduced complexity
US20100191791A1 (en) * 2009-01-28 2010-07-29 Arun Mohanlal Patel Method and apparatus for evaluation of multi-dimensional discrete fourier transforms
KR20100090204A (en) * 2009-02-05 2010-08-13 소니 주식회사 New frame and data pattern structure for multi-carrier systems
US20120087428A1 (en) * 2009-06-29 2012-04-12 Freescale Semiconductor, Inc. Integrated circuit with channel estimation module and method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11533200B2 (en) 2020-02-25 2022-12-20 Samsung Electronics Co., Ltd. Wireless communication device and channel estimation method thereof

Also Published As

Publication number Publication date
KR102037228B1 (en) 2019-10-30

Similar Documents

Publication Publication Date Title
US20170149589A1 (en) Fully parallel fast fourier transformer
JP6288089B2 (en) Digital filter device, digital filter processing method, and storage medium storing digital filter program
US9525579B2 (en) FFT circuit
KR101687658B1 (en) Method and system for inverse Chirp-z transformation
US20100293214A1 (en) Method and System for Finite Impulse Response (FIR) Digital Filtering
US10826464B2 (en) Signal processing method and apparatus
US9509328B2 (en) Signal processing apparatus and method
US9785614B2 (en) Fast Fourier transform device, fast Fourier transform method, and recording medium storing fast Fourier transform program
Stoeva et al. Detailed characterization of conditions for the unconditional convergence and invertibility of multipliers
US20120166507A1 (en) Method and apparatus of performing fast fourier transform
KR102037228B1 (en) Channel estimator
CN107666453B (en) Transmitter and corresponding method
US9880975B2 (en) Digital filter device, digital filter processing method, and storage medium having digital filter program stored thereon
CN110515943A (en) Data storage, querying method and equipment, data processing equipment, storage medium
Srinivasaiah et al. Low power and area efficient FFT architecture through decomposition technique
CN104809140A (en) Method and system for counting trading data
US20100299383A1 (en) Pipelined fft circuit and transform method thereof
De Carli et al. Exponential bases on two dimensional trapezoids
KR101297085B1 (en) Apparatus of variable fast furier transform and method thereof
WO2016127596A1 (en) Asynchronous data transmission method and system
US20160092399A1 (en) Folded butterfly module, pipelined fft processor using the same, and control method of the same
US20190294746A1 (en) Model-building method for building top interface logic model
KR102505022B1 (en) Fully parallel fast fourier transform device
KR20170065197A (en) Apparatus and method for selective-filtered orthogonal multi-carrier transmission
JP6436087B2 (en) Digital filter device, digital filter processing method and program

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant