KR20170037594A - Semiconductor device comprising metal nitride electrode - Google Patents
Semiconductor device comprising metal nitride electrode Download PDFInfo
- Publication number
- KR20170037594A KR20170037594A KR1020170036696A KR20170036696A KR20170037594A KR 20170037594 A KR20170037594 A KR 20170037594A KR 1020170036696 A KR1020170036696 A KR 1020170036696A KR 20170036696 A KR20170036696 A KR 20170036696A KR 20170037594 A KR20170037594 A KR 20170037594A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- nitride
- electrode
- semiconductor substrate
- semiconductor
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 99
- 239000002184 metal Substances 0.000 title claims abstract description 99
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 42
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 35
- 229910052732 germanium Inorganic materials 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 20
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- -1 tungsten nitride Chemical class 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052735 hafnium Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 229910052707 ruthenium Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 12
- 229910052715 tantalum Inorganic materials 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 229910052727 yttrium Inorganic materials 0.000 description 2
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- KCFSHSLJOWCIBM-UHFFFAOYSA-N germanium tantalum Chemical compound [Ge].[Ta] KCFSHSLJOWCIBM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 기판에 대한 접촉 저항(Contact Resistance)이 낮은 전극을 포함하는 반도체 소자에 대한 것으로, 구체적으로는 질화 금속 전극을 포함하는 반도체 소자에 관한 것이다.The present invention relates to a semiconductor device including an electrode having a low contact resistance to a semiconductor substrate, and more particularly to a semiconductor device including a metal nitride electrode.
전자 디바이스의 소형화 및 전력 소모 감소를 위해, 전자 디바이스에 사용되는 반도체 소자의 구동 전류 특성을 향상시키기 위한 노력이 계속되어 왔다. 이러한 노력의 일환으로 지난 수십 년 동안 금속-산화막-반도체 전계 효과 트랜지스터(MOSFET; Metal-Oxide-Semiconductor Field Effect Transistor) 소자 등 반도체 소자의 지속적인 소형화가 이루어져 왔으며, 이는 반도체 소자 및 전자 디바이스의 성능 향상으로 이어져 왔다.In order to miniaturize electronic devices and reduce power consumption, efforts have been made to improve driving current characteristics of semiconductor devices used in electronic devices. As a part of these efforts, semiconductor devices such as metal-oxide-semiconductor field effect transistors (MOSFETs) have been continuously reduced over the past several decades. This is due to the improvement in performance of semiconductor devices and electronic devices Has come.
한편, 반도체 소자의 소형화가 성능 향상으로 이어지기 위해서는, 반도체 기판에 대한 전극의 접촉 저항 감소가 필수적이다. MOSFET 소자를 예로 들면, 소자의 소형화에 따른 채널(channel) 길이 감소에 의해 채널 영역의 저항은 감소하나, 이는 전체 소자 저항 중 채널 저항 이외의 외부 저항이 차지하는 비중을 증가시킨다.On the other hand, in order for the miniaturization of the semiconductor element to lead to the performance improvement, it is essential to reduce the contact resistance of the electrode with respect to the semiconductor substrate. Taking the MOSFET device as an example, the resistance of the channel region is reduced due to the reduction of the channel length due to the miniaturization of the device, but this increases the specific gravity occupied by the external resistance other than the channel resistance.
이를 도 1의 MOSFET 소자의 개략적인 단면도를 이용하여 설명한다. 도 1에 개략적으로 도시한 바와 같이, 일반적인 MOSFET 소자(100)는, 소스/드레인 영역(120) 및 채널 영역(130)이 형성된 반도체 기판(110), 상기 반도체 기판(110)의 채널 영역(130) 상에 형성된 게이트 절연막(140) 및 그 상부의 게이트 금속(150), 상기 소스/드레인 영역(120)에서 반도체 기판(110)과 접촉하도록 형성된 전극(160)을 포함한다. 도 1에는 도시가 생략되었으나, 전극(160)과 게이트 금속(150) 사이의 절연을 위한 금속간 절연막(IMD; Inter-Metal Dielectric) 등 다른 부가적인 구성들이 더 포함될 수 있다.This will be described using a schematic sectional view of the MOSFET device of FIG. 1, a
도 1의 소자에서 전체 저항은 전극(160)의 저항, 전극(160)과 소스/드레인 영역(120) 사이의 접촉 저항, 소스/드레인 영역(120)의 저항, 소스/드레인 영역(120)과 채널 영역(130) 사이의 접촉 저항 및 채널 저항을 포함한다. 이중 채널 저항은 MOSFET 소자가 소형화되면서 채널 영역(130) 길이의 감소로 점점 줄어드는 추세이므로, 채널 저항을 제외한 나머지 외부 저항들이 전체 저항에서 차지하는 비중이 점점 증가하고 있다.1, the total resistance is determined by the resistance of the
이러한 외부 저항 중 전극(160)과 소스/드레인 영역(120) 사이의 접촉 저항은 전극(160)과 소스/드레인 영역(120) 사이의 쇼트키 장벽(Schottky Barrier)의 높이가 낮을수록 감소한다. 전극(160)으로는 통상 비저항이 낮은 금속 물질을 사용하는데, 이론적으로는 전극(160) 물질로 알루미늄(Al), 텅스텐(W)과 같이 일함수가 낮은 금속을 사용하면 전자에 대한 쇼트키 장벽의 높이를 낮출 수 있다. 그러나, 금속-반도체 접합에서 금속의 유효 페르미 준위(Effective Fermi Level)가 반도체 밴드갭 내의 특정 에너지로 고정되는 페르미 준위 피닝(Fermi Level Pinning) 현상으로 인해, 실제로는 이론값보다 높은 쇼트키 장벽을 가지게 된다.The contact resistance between the
또한, 전극(160)과 소스/드레인 영역(120) 사이에 매우 얇은 절연막을 삽입함으로써 금속의 유효 페르미 준위를 반도체의 전도대(Conduction Band) 방향으로 이동시켜 쇼트키 장벽 높이를 낮추려는 연구가 진행된 바 있으나, 이 경우 추가적인 절연막 삽입이 필요하므로 소자 제조공정 및 제조설비가 복잡해질 뿐만 아니라, 절연막 삽입에 의한 추가적인 터널링 저항에 의해 전체적인 외부 저항이 오히려 증가하는 문제가 있다.Further, research has been conducted to lower the Schottky barrier height by moving the effective Fermi level of the metal in the direction of the conduction band of the semiconductor by inserting a very thin insulating film between the
따라서, 보다 간단한 방법으로 반도체 기판에 대한 전극의 접촉 저항을 효과적으로 감소시킬 수 있는 기술이 요구되고 있다.Therefore, there is a demand for a technique capable of effectively reducing the contact resistance of the electrode with respect to the semiconductor substrate by a simpler method.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 창안된 것으로, 반도체 기판과 접촉하는 전극으로 질화 금속을 사용함으로써 복잡한 공정 없이 반도체 기판에 대한 전극의 접촉 저항을 낮추는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the related art as described above, and it is an object of the present invention to reduce the contact resistance of an electrode to a semiconductor substrate without using a complicated process by using a metal nitride as an electrode in contact with a semiconductor substrate.
상기 과제를 해결하기 위한 본 발명의 한 측면에 따른 반도체 소자는, 반도체 기판 및 상기 반도체 기판에 접촉하는 전극을 포함하는 반도체 소자로서, 상기 전극은 적어도 일부분에 질화 금속을 포함하고, 상기 전극은 상기 질화 금속을 통해 상기 반도체 기판과 접촉하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a semiconductor device including a semiconductor substrate and an electrode contacting the semiconductor substrate, the electrode including at least a portion of a metal nitride, And is in contact with the semiconductor substrate through a metal nitride.
이때, 상기 질화 금속은 질화 탄탈륨, 질화 티타늄, 질화 텅스텐, 질화 하프늄 중 하나 이상을 포함할 수 있고, 상기 전극은 상기 질화 금속보다 비저항이 낮은 금속을 더 포함할 수 있다.At this time, the metal nitride may include at least one of tantalum nitride, titanium nitride, tungsten nitride, and hafnium nitride, and the electrode may further include a metal having a lower resistivity than the metal nitride.
또한, 상기 반도체 기판은 적어도 상기 질화 금속과 접촉되는 영역이 n형 반도체일 수 있다.Also, at least the region where the semiconductor substrate is in contact with the nitrided metal may be an n-type semiconductor.
또한, 상기 질화 금속의 질소 함유량은 30% 이상일 수 있다.Further, the nitrogen content of the above-mentioned nitride metal may be 30% or more.
본 발명의 여러 실시예들에 있어서, 상기 질화 금속과 상기 반도체 기판의 계면에 전기 쌍극자가 형성될 수 있으며, 상기 전기 쌍극자에 의해, 상기 질화 금속과 상기 반도체 기판 사이의 쇼트키 장벽은, 상기 질화 금속이 질화되지 않은 경우의 쇼트키 장벽에 비해 더 낮을 수 있다. In some embodiments of the present invention, an electrical dipole may be formed at the interface of the nitride metal and the semiconductor substrate, and the Schottky barrier between the nitride metal and the semiconductor substrate, by the electrical dipole, May be lower than the Schottky barrier when the metal is not nitrided.
본 발명의 다른 측면에 따른 반도체 소자는, 소스/드레인 영역 및 채널 영역을 포함하는 반도체 기판; 상기 채널 영역 상에 형성된 게이트 절연막; 상기 게이트 절연막 상에 형성된 게이트 금속; 상기 소스/드레인 영역 상에 형성된 소스/드레인 전극;을 포함하고, 상기 소스/드레인 전극의 적어도 일부분은 질화 금속으로 이루어지고, 상기 소스/드레인 전극은 상기 질화 금속을 통해 상기 소스/드레인 영역과 접촉하는 것을 특징으로 한다.A semiconductor device according to another aspect of the present invention includes: a semiconductor substrate including a source / drain region and a channel region; A gate insulating film formed on the channel region; A gate metal formed on the gate insulating film; Drain electrode, wherein at least a portion of the source / drain electrode is made of a metal nitride, and the source / drain electrode is in contact with the source / drain region through the nitride metal, .
본 발명에 따르면, 반도체 기판과 접촉하는 전극으로 질화 금속을 사용함으로써, 복잡한 공정 없이 반도체 기판에 대한 전극의 접촉 저항을 낮출 수 있는 효과가 있다.According to the present invention, by using a metal nitride as an electrode to be in contact with the semiconductor substrate, the contact resistance of the electrode with respect to the semiconductor substrate can be reduced without a complicated process.
또한 본 발명에 따르면, 전극으로 얇은 두께의 질화 금속과 낮은 비저항의금속을 적층하여 사용함으로써, 전극 저항을 증가시키는 일 없이 접촉 저항만을 감소시킬 수 있는 효과가 있다.Further, according to the present invention, by using a thin metal nitride layer and a low resistivity metal layer as electrodes, it is possible to reduce contact resistance without increasing electrode resistance.
또한 본 발명에 따르면, 반도체 기판의 종류 및 접촉 영역의 특성에 맞게 질화 금속의 질화 정도를 조절하는 것이 용이하므로, 소자 제조 공정 및 설비의 큰 변화 없이 각 소자에 최적화된 전극을 제공할 수 있는 효과가 있다.According to the present invention, since it is easy to control the degree of nitriding of the nitride metal in accordance with the kind of the semiconductor substrate and the characteristics of the contact region, it is possible to provide an electrode optimized for each device .
도 1은 일반적인 MOSFET 소자의 개략적인 단면도.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도.
도 3은 본 발명에 따른 전극의 다양한 실시형태의 단면도.
도 4는 n형 저마늄 기판 상에 질화 탄탈륨(TaN)이 접촉된 경우의 밴드 다이어그램.
도 5는 질화 탄탈륨-저마늄 접합 샘플들의 전류-전압 다이오드 특성 그래프.
도 6은 질화 탄탈륨-실리콘 접합 샘플들의 전류-전압 다이오드 특성 그래프.
도 7은 질화 탄탈륨과 금속을 적층한 전극과 저마늄 접합 샘플들의 전류-전압 다이오드 특성 그래프.1 is a schematic cross-sectional view of a general MOSFET device;
2 is a schematic cross-sectional view of a semiconductor device according to one embodiment of the present invention.
3 is a cross-sectional view of various embodiments of electrodes according to the present invention.
4 is a band diagram when tantalum nitride (TaN) is contacted on an n-type germanium substrate.
5 is a graph of current-voltage diode characteristics of tantalum nitride-germanium junction samples.
6 is a graph of current-voltage diode characteristics of tantalum nitride-silicon junction samples.
7 is a graph of current-voltage diode characteristics of electrodes and germanium junction samples in which tantalum nitride and metal are stacked.
이하 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명하지만, 본 발명이 실시예들에 의해 한정되거나 제한되는 것은 아니다. 본 발명의 다양한 실시예들을 설명함에 있어, 대응되는 구성요소에 대해서는 동일한 명칭 및 동일한 참조부호를 부여하여 설명하도록 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to or limited by the embodiments. In describing the various embodiments of the present invention, corresponding elements are denoted by the same names and the same reference numerals. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 반도체 기판 상에 형성되는 전극으로 질화 금속을 사용함으로써 전극과 반도체 기판 사이의 접촉 저항을 낮추는 것을 특징으로 하는 것이다. The present invention is characterized in that a contact resistance between an electrode and a semiconductor substrate is lowered by using a metal nitride as an electrode to be formed on a semiconductor substrate.
금속이 질화되면 순수한 금속에 비해 일함수가 오히려 증가할 수 있고 이는 전자 흐름에 대한 쇼트키 장벽의 높이를 증가시키는 방향이므로, 이론적으로는 질화 금속을 전극으로 사용할 경우 반도체 기판과의 접촉 저항이 증가될 것으로 예상할 수 있다. 그런데, 본 발명자들의 연구에 의하면, 질화 금속이 반도체 기판과 접촉하는 경우, 계면에 질소와 기판 원소 사이에 전기 쌍극자(Electric Dipole)가 형성되고, 이로 인해 전자에 대한 쇼트키 장벽의 높이가 오히려 감소하는 것이 밝혀졌으며, 본 발명은 이러한 발견에 착안하여 이루어진 것이다. When the metal is nitrided, the work function may be increased rather than pure metal, which increases the height of the Schottky barrier against the electron flow. Therefore, theoretically, when the metal nitride is used as the electrode, the contact resistance with the semiconductor substrate increases Can be expected. According to the study of the present inventors, when a metal nitride is in contact with a semiconductor substrate, an electric dipole is formed between the nitrogen and the substrate element at the interface, so that the height of the Schottky barrier to electrons is rather reduced , And the present invention has been made in view of such findings.
본 발명은 반도체와 금속 전극의 접합을 포함하는 다양한 반도체 소자에 응용될 수 있다. 가령 본 발명은 MOSFET 소자에서 반도체 기판의 소스/드레인 영역과 전극 사이의 접촉 저항을 감소시키기 위한 목적으로 응용될 수 있는데, 이러한 응용을 이하 실시예로서 구체적으로 설명한다.The present invention can be applied to various semiconductor devices including bonding of a semiconductor and a metal electrode. For example, the present invention can be applied to reduce the contact resistance between a source / drain region of a semiconductor substrate and an electrode in a MOSFET device.
도 2는 본 발명의 일 실시예에 따른 반도체 소자의 개략적인 단면도이다. 도 2를 참조하여 설명하면, 본 발명의 일 실시예에 따른 반도체 소자(200)는, 소스/드레인 영역(120) 및 채널 영역(130)이 형성된 반도체 기판(110), 상기 반도체 기판(110)의 채널 영역(130) 상에 형성된 게이트 절연막(140) 및 그 상부의 게이트 금속(150), 상기 소스/드레인 영역(120)에서 반도체 기판(110)과 접촉하도록 형성된 전극(260)을 포함한다. 도 2에는 도시가 생략되었으나, 전극(260)과 게이트 금속(150) 사이의 절연을 위한 금속간 절연막(IMD; Inter-Metal Dielectric) 등 다른 부가적인 구성들이 더 포함될 수 있다.2 is a schematic cross-sectional view of a semiconductor device according to an embodiment of the present invention. 2, a
반도체 기판(110)은 4족 원소 반도체인 탄소(C), 실리콘(Si), 저마늄(Ge) 또는 이들의 조합일 수 있다. 또한, 반도체 기판(110)은 벌크(Bulk) 웨이퍼일 수 있고, 또는 절연 기판 위에 수백 nm 두께의 반도체 물질이 형성되어 있는 실리콘-온-인슐레이터(SOI; Silicon-On-Insulator) 기판일 수 있다. 반도체 기판(110)은 적어도 일부분에 도너(Donor) 또는 억셉터(Acceptor)로 도핑된 기판일 수 있으며, 예를 들어 p형 기판일 수 있다.The
소스/드레인 영역(120)은 반도체 소자(200)의 종류에 따라 도너 또는 억셉터로 도핑된 영역일 수 있고, 예를 들어 반도체 소자(200)가 N-MOSFET 소자인 경우 도너로 도핑된 영역일 수 있다.The source /
전극(260)은 소스/드레인 영역(120)에서 반도체 기판(110)과 접촉하며, 질화 금속을 포함하여 형성된다. 질화 금속이란 소정의 조성비로 질소가 포함된 금속으로, 질화 탄탈륨(Ta-N), 질화 티타늄(Ti-N), 질화 하프늄(Hf-N), 질화 텅스텐(W-N) 또는 이들의 조합일 수 있으나 이에 한정하는 것은 아니며, Ta-Si-N 등 질소 이외에 둘 이상의 원소가 포함된 질화 금속일 수도 있다. 본 발명에서 질화 금속은 질소의 함유량이나 공정 조건 등에 따라 금속과 질소의 혼합물 또는 화합물 형태일 수 있고, 결정질(Crystal) 또는 비정질(Amorphous)일 수 있다.The
전극(260)은 전체가 질화 금속으로 형성될 수 있고, 또는 일부분이 질화 금속으로 형성될 수도 있다. 가령 전극(260) 중 소스/드레인 영역(120)과 접촉하는 부분이 질화 금속일 수 있다. 전극(260) 중 소스/드레인 영역(120)과 접촉하는 부분이 질화 금속으로 형성되는 경우, 전극(260)의 나머지 부분은 비저항이 낮은 금속으로 형성될 수 있다.The
도 3은 전극(260)의 일부분이 질화 금속인 경우의 다양한 실시형태를 단면도로 나타낸 것이다. 도 3은 반도체 기판(110) 및 전극(260)만을 도시하였으나, 전극(260) 주위에는 절연막 등 다른 구성들이 형성될 수 있다. 도 3과 같이, 전극(260)은 질화 금속(261) 및 금속(262)의 적층으로 구성될 수 있고, 적어도 반도체 기판(110)의 소스/드레인 영역(120)에 접촉하는 부분은 질화 금속(261)으로 구성될 수 있다. 이때 질화 금속(261)은 도 3(a)와 같이 금속(262)의 하부, 즉 소스/드레인 영역(120)과 접촉하는 부분에만 형성될 수도 있고, 도 3(b)와 같이 금속(262)의 하면 및 측면까지 감싸는 형태로 형성될 수도 있으며, 도 3(c)와 같이 금속(262)의 둘레를 모두 감싸는 형태로 형성될 수도 있다. 3 is a cross-sectional view of various embodiments in which a portion of the
금속(262)은 전극(260) 자체의 저항을 감소시키기 위해 낮은 비저항을 가지는 단일 금속 또는 합금이 사용될 수 있고, 예를 들어 알루미늄(Al), 티타늄(Ti), 크로뮴(Cr), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 이트륨(Y), 지르코늄(Zr), 니이오븀(Nb), 루테늄(Ru), 팔라듐(Pd), 은(Ag), 란타늄(La), 하프늄(Hf), 탄탈륨(Ta), 텅스텐(W), 백금(Pt), 금(Au), 어븀(Er), 이트륨(Y), 이터븀(Yb) 또는 이들의 조합일 수 있다.The
금속(262)은 질화 금속(261)에 포함된 금속 원소와 동일한 재료일 수 있다. 예를 들어, 전극(260)은 질화 금속(261)으로서 질화 탄탈륨(Ta-N), 금속(262)으로서 탄탈륨(Ta)으로 구성될 수 있다. 이 경우 하나의 공정 챔버 내에서 질화 금속(261) 및 금속(262)을 인-시츄(in-situ)로 증착할 수 있어, 전극 증착 공정이 단순하고 질화 금속(261)과 금속(262) 사이의 계면 오염을 방지할 수 있다는 장점이 있다. 가령, 탄탈륨(Ta) 타겟이 장착된 스퍼터(sputter) 챔버 내에 반도체 기판(110)을 배치하고, 최초 소정 시간 동안에는 질소(N2) 가스를 챔버 내에 유입하면서 스퍼터링을 진행하여 소정 두께만큼의 질화 탄탈륨을 증착하고, 그 이후 소정 시간 동안에는 질소(N2) 가스를 차단한 상태에서 스퍼터링을 진행하여 질화 탄탈륨 상에 연속하여 탄탈륨 막을 형성할 수 있다.The
도 3(a)의 전극 구조는 질화 금속(261)과 금속(262)을 순차적으로 증착한 후 패터닝하는 방법에 의해 형성할 수 있고, 도 3(b)의 전극 구조는 절연막(미도시)에 전극 형성을 위한 컨택홀(Contact Hole)을 형성한 후 질화 금속(261)과 금속(262)을 컨택홀 내에 순차적으로 증착함으로써 형성할 수 있다. 또한, 도 3(c)의 구조는 도 3(b)의 구조 형성 후 상면에 질화 금속을 증착하고, 미도시한 절연막 상부의 질화 금속을 제거하는 방법으로 형성할 수 있다.The electrode structure of FIG. 3 (a) can be formed by a method of sequentially depositing a
도 4는 n형 저마늄(Ge) 반도체와 질화 탄탈륨(TaN)이 접촉된 경우의 밴드 다이어그램을 도시한 것이다. 도면에서 Evac는 진공 준위(Vacuum level), Ec 및 Ev는 각각 저마늄 반도체의 전도대(Conduction Band)의 최저준위 및 가전도대(Valence Band)의 최고준위이며, Ef는 페르미 준위이다. 이해를 돕기 위해 질화 탄탈륨과 저마늄의 계면을 공간(음영 부분)으로 도식하였다.Fig. 4 shows a band diagram when n-type germanium (Ge) semiconductor is in contact with tantalum nitride (TaN). In the figure, Evac is the vacuum level, Ec and Ev are the lowest level of the conduction band and the highest valence band of the conduction band of the germanium semiconductor, respectively, and Ef is the Fermi level. To facilitate understanding, the interface between tantalum nitride and germanium is plotted as a space (shaded area).
도 4를 참조하여 설명하면, 질화 탄탈륨의 진공 일함수는 페르미 준위와 진공 준위의 차이인 ΦTaN,vac이나, 저마늄과 접촉 하에서는 페르미 준위 피닝 현상에 의해 ΦTaN,pinned 만큼의 일함수 값을 가지게 된다. 그런데, 질화 탄탈륨 내의 질소와 기판의 저마늄과의 사이에 전기쌍극자가 형성되어(도면 상에 -+로 쌍극자 도시) 저마늄 측에서 바라보는 질화 탄탈륨의 일함수가 감소하게 되어, 실제 일함수는 ΦTaN,pinned 보다 작은 값을 갖게 된다. 즉 전기쌍극자 형성에 의해 계면에서의 질화 탄탈륨의 유효 일함수는 ΦTaN,eff가 되며, 이는 ΦTaN,pinned 과 비교할 때 Φb,e 만큼 작은 값이다. 즉, 탄탈륨이 질화됨으로써 오히려 유효 일함수가 감소하는 효과가 나타나게 되며, 이로 인해 전자 흐름에 대한 쇼트키 장벽의 높이가 낮아지고 접촉 저항이 감소될 수 있다. Referring to FIG. 4, the vacuum work function of tantalum nitride is Φ TaN, vac, which is the difference between the Fermi level and the vacuum level , and the work function of Φ TaN, pinned by the Fermi level pinning phenomenon under contact with the germanium I have. By the way, an electric dipole is formed between the nitrogen in the tantalum nitride and the germanium of the substrate (- + dipole shown in the drawing), so that the work function of the tantalum nitride seen from the germanium side is reduced, Φ TaN, which is smaller than pinned . That is, the effective work function of the tantalum nitride at the interface by electrical dipole formation is Φ TaN, eff , which is a small value Φ b, e as compared to Φ TaN, pinned . That is, the effect of nitriding tantalum is reduced and the effective work function is reduced, which may lower the height of the Schottky barrier to the electron flow and decrease the contact resistance.
이하 실험예를 통해 본 발명의 효과를 설명한다.The effects of the present invention will be described below with reference to experimental examples.
<실험예 1><Experimental Example 1>
N형 반도체 기판 상에 질화 탄탈륨 막을 증착하여 쇼트키 다이오드(Schottky Diode)를 형성한 후, 다이오드 특성을 측정하였다. 반도체 기판으로는 저마늄(Ge)과 실리콘(Si) 기판을 사용하였으며, 질화 탄탈륨 막은 질소 분위기 하에서 반응성 스퍼터링법(Reactive Sputtering)으로 증착하였다. 이때 질소 유량을 0부터 12sccm으로 변화시키면서 증착한 복수의 샘플을 준비하여, 질소 함유량에 따른 특성 변화를 측정하였다. 질화 탄탈륨 막은 150nm 두께로 증착하였고, 증착 후 상압의 질소 분위기 하에서 300℃, 10분 열처리하였다.A tantalum nitride film was deposited on an N-type semiconductor substrate to form a Schottky diode, and then diode characteristics were measured. Ge and Si substrates were used as semiconductor substrates and reactive sputtering was performed under nitrogen atmosphere. At this time, a plurality of samples were prepared by varying the nitrogen flow rate from 0 to 12 sccm, and the characteristics of the samples were measured according to the nitrogen content. The tantalum nitride film was deposited to a thickness of 150 nm. After the deposition, the substrate was heat-treated at 300 ° C. for 10 minutes under a nitrogen atmosphere at normal pressure.
도 5는 질화 탄탈륨-저마늄 접합 샘플들의 전류-전압 다이오드 특성 그래프이고, 도 6은 질화 탄탈륨-실리콘 접합 샘플들의 전류-전압 다이오드 특성 그래프이다. 도 5, 6에서 확인되는 바와 같이, 질소 유량이 0sccm인 순수 탄탈륨의 경우에 비해 질소가 함유된 질화 탄탈륨을 사용한 경우 역방향 전류(Reverse Current)가 증가하였으며, 질소 유량이 4sccm인 경우에 비해 8sccm 및 12sccm인 경우에 더 큰 역방향 전류가 측정되었다. 이로부터 순수한 탄탈륨 금속 전극에 비해 질화 탄탈륨 전극을 사용하는 경우 또한 질화 정도가 증가할수록, 전자 흐름에 대한 쇼트키 장벽 높이가 감소하는 것을 알 수 있다.FIG. 5 is a graph of current-voltage diode characteristics of tantalum-germanium nitride junction samples, and FIG. 6 is a graph of current-voltage diode characteristics of tantalum nitride-silicon junction samples. As can be seen from FIGS. 5 and 6, the reverse current was increased when nitrogen-containing tantalum nitride was used compared to pure tantalum with a nitrogen flow rate of 0 sccm. The nitrogen flow rate was 8 sccm, A larger reverse current was measured at 12 sccm. From this, it can be seen that the Schottky barrier height decreases with electron flow as the degree of nitridation increases with the use of a tantalum nitride electrode compared to a pure tantalum metal electrode.
아래의 <표 1>은 저마늄 반도체 기판 상에 증착한 각 샘플들의 조성 및 일함수 값을 정리한 것이다. 질화 탄탈륨 막의 조성은 X선 광전자 분광법(XPS; X-ray Photoelectron Spectroscopy)으로 측정하였다.Table 1 below summarizes the composition and work function values of each sample deposited on a germanium semiconductor substrate. The composition of the tantalum nitride film was measured by X-ray photoelectron spectroscopy (XPS).
<표 1>에 의하면, 질화되지 않은 순수 탄탈륨의 경우 진공 일함수에 비해 저마늄 기판과 접촉된 상태에서의 유효 일함수가 페르미 준위 피닝 현상에 의해 증가하는 반면, 질화 탄탈륨의 경우 진공 일함수에 비해 저마늄 기판과 접촉된 상태에서의 유효 일함수가 오히려 낮았다. 또한, 질소 함유량이 증가할수록 진공 일함수는 증가하는 반면, 저마늄 기판과 접촉된 상태에서의 유효 일함수는 오히려 감소하는 경향이 나타났다. 유효 일함수의 감소는 쇼트키 장벽의 감소 및 접촉저항 감소를 의미하므로, 이러한 일함수 값의 경향은 질소 함유량이 증가할수록 역전류가 증가한 도 5, 6의 결과와 일치하는 결과이다. As shown in Table 1, the effective work function of pure tantalum nitride in contact with the germanium substrate is increased by the Fermi level pinning phenomenon compared to the vacuum work function, whereas the tantalum nitride The effective work function in contact with the germanium substrate was rather low. In addition, as the nitrogen content increased, the vacuum work function increased, while the effective work function tended to decrease in the contact state with the germanium substrate. Since the reduction of the effective work function means the reduction of the Schottky barrier and the reduction of the contact resistance, the tendency of this work function value is consistent with the results of FIGS. 5 and 6 in which the reverse current increases as the nitrogen content increases.
한편, 도 5, 6의 결과에 의하면 8sccm 이상의 질소 유량, 즉 약 50% 이상의 질소 함유량에서는 역방향 전류 값이 큰 차이가 나지 않았으므로, 접촉 저항 감소를 위해서는 약 30% 이상, 바람직하게는 50% 정도의 질소를 함유하는 질화 금속을 사용할 수 있다.On the other hand, according to the results of FIGS. 5 and 6, the reverse current value does not differ greatly at a nitrogen flow rate of 8 sccm or more, that is, a nitrogen content of about 50% or more. Therefore, about 30% or more, preferably about 50% Of nitrogen can be used.
<실험예 2><Experimental Example 2>
도 5, 6에 의하면 질소 함유량이 증가할수록 역방향 전류는 증가하는 반면 정방향 전류는 감소하는 경향이 관찰되었는데, 이는 질소 함유량이 증가할수록 전극의 자체 저항이 증가하기 때문으로 판단되었다. 따라서, 실험예 2에서는 전극으로 얇은 두께의 질화 금속과 낮은 비저항 금속의 적층을 사용하여 그 특성을 질화 금속 전극과 비교하였다.As shown in FIGS. 5 and 6, the reverse current increases while the forward current decreases with increasing nitrogen content. This is because the resistance of the electrode increases as the nitrogen content increases. Therefore, in Experimental Example 2, the characteristics were compared with the metal nitride electrode by using a thin layer of a metal nitride and a low resistivity metal as electrodes.
반도체 기판으로는 n형 저마늄 반도체 기판을 사용하였고, 반도체 기판 상에 질화 탄탈륨 및 금속막을 순차 증착하여 쇼트키 다이오드(Schottky Diode)를 형성한 후, 다이오드 특성을 측정하였다. 질화 탄탈륨은 3nm의 두께로 증착하였으며, 12sccm의 질소 유량 하에서 반응성 스퍼터링법으로 증착하였다. 또한, 금속막으로는 100nm의 니켈(Ni), 이터븀(Yb) 및 탄탈륨(Ta)막을 스퍼터링법으로 증착하였다. 비교를 위해, 150nm의 질화 탄탈륨막만을 사용한 샘플도 함께 측정하였다.An n-type germanium semiconductor substrate was used as a semiconductor substrate, and a Schottky diode was formed by sequentially depositing tantalum nitride and a metal film on a semiconductor substrate, and then diode characteristics were measured. Tantalum nitride was deposited to a thickness of 3 nm and was deposited by reactive sputtering under a nitrogen flow rate of 12 sccm. In addition, nickel (Ni), ytterbium (Yb), and tantalum (Ta) films of 100 nm were deposited as a metal film by sputtering. For comparison, a sample using only a 150 nm tantalum nitride film was also measured.
도 7에 의하면 3nm의 얇은 질화 탄탈륨을 사용한 경우에도 역방향 전류값이 높게 나타났으며, 150nm의 질화 탄탈륨만을 사용한 샘플에 비해서 더 우수한 역방향 전류 특성이 나타났다. 또한, 질화 탄탈륨만을 사용한 경우에 비해 정방향 전류값도 크게 증가하였는데, 이는 상대적으로 비저항이 높은 질화 탄탈륨 두께를 줄이고 비저항이 낮은 금속으로 전극을 형성한 결과이다.Referring to FIG. 7, the reverse current value was high even when using 3 nm thin tantalum nitride, and the reverse current characteristic was better than that of the sample using only 150 nm tantalum nitride. In addition, the positive current value also increased significantly compared with the case of using only tantalum nitride, which is a result of reducing the thickness of the tantalum nitride having a relatively high specific resistance and forming the electrode with a metal having a low resistivity.
이상의 결과로부터, 전극으로 질화 금속 및 금속의 적층 구조를 사용하는 것에 의해, 반도체 기판과의 접촉 저항을 감소시키면서 전극의 저항도 낮게 유지하는 것이 가능함을 알 수 있다. 즉, 정방향 전류를 희생하지 않고 역방향 전류 특성만 크게 개선하는 것이 가능하다. 또한, 질화 금속은 3nm 정도의 얇은 두께만 사용하여도 접촉 저항 특성이 우수함을 확인하였다.From the above results, it can be seen that by using a laminated structure of metal nitride and metal as the electrode, it is possible to keep the resistance of the electrode low while reducing the contact resistance with the semiconductor substrate. That is, it is possible to greatly improve only the reverse current characteristic without sacrificing the forward current. In addition, it was confirmed that the contact resistance was excellent even when only a thin thickness of about 3 nm was used for the metal nitride.
이상 한정된 실시예 및 도면을 참조하여 설명하였으나, 본 발명의 기술사상의 범위 내에서 다양한 변형 실시가 가능하다는 점은 통상의 기술자에게 자명할 것이다. 예를 들어, 실시예에서는 MOSFET 소자를 이용하여 설명하였으나, 본 발명은 금속-반도체 접합이 존재하는 다른 반도체 소자에도 적용할 수 있다. 즉 본 발명의 반도체 소자는 금속-반도체 접합이 존재하는 모든 소자를 포함하는 개념으로 이해되어야 하며, 반도체 소자에서 반도체와의 접촉 부분에 질화 금속이 적용되어 접촉 저항을 감소시키는 것을 본 발명의 기술사상으로 이해하여야 한다. 따라서, 본 발명의 보호범위는 특허청구범위의 기재 및 그 균등 범위에 의해 정해져야 한다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes and modifications may be made without departing from the spirit and scope of the invention. For example, while the embodiments have been described using MOSFET devices, the present invention is also applicable to other semiconductor devices having metal-semiconductor junctions. That is, the semiconductor device of the present invention should be understood as a concept including all elements in which a metal-semiconductor junction exists, and it is known that the application of a nitride metal to a contact portion with a semiconductor in a semiconductor device reduces contact resistance, . Accordingly, the scope of protection of the present invention should be determined by the description of the claims and their equivalents.
100, 200: 반도체 소자
110: 반도체 기판
120: 소스/드레인 영역
130: 채널 영역
140: 게이트 절연막
150: 게이트 금속
160, 260: 전극
261: 질화 금속
262: 금속100, 200: semiconductor element
110: semiconductor substrate
120: source / drain region
130: channel region
140: gate insulating film
150: gate metal
160, 260: electrode
261: metal nitride
262: Metal
Claims (6)
상기 게르마늄 기판 상에 질화금속을 포함하는 제1전극; 및
상기 제1전극 상에 상기 질화 금속보다 비저항이 낮은 금속을 더 포함하는 제2전극을 포함하여 질화 금속과 게르마늄 기판 사이의 쇼트키 장벽이 상기 질화금속이 질화되지 않은 경우의 쇼트키 장벽에 비해 더 낮아지도록 하는 것을 특징으로 하는 반도체 소자Germanium substrate;
A first electrode comprising a metal nitride on the germanium substrate; And
And a second electrode on the first electrode, the second electrode further comprising a metal having a lower resistivity than the nitrided metal, wherein the Schottky barrier between the nitrided metal and the germanium substrate further comprises a Schottky barrier where the nitrided metal is not nitrided And the semiconductor element
상기 질화 금속은 질화 탄탄륨, 질화 티타늄, 질화 텅스텐, 질화 하프늄 중 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자 The method according to claim 1,
Wherein the nitride metal comprises at least one of tantalum nitride, titanium nitride, tungsten nitride, and hafnium nitride.
상기 질화 금속은 질소의 비율이 50%이상 55%인 것을 특징으로 하는 반도체 소자The method according to claim 1,
Wherein the metal nitride has a nitrogen content of 50% or more and 55% or less.
상기 질화 금속보다 비저항이 낮은 금속은 알루미늄, 금, 구리, 크롬, 니켈, 텅스텐, 루세늄, 코발트, 티타늄, 백금 중 어느 하나 이상을 포함하는 것을 특징으로 하는 반도체 소자. The method according to claim 1,
Wherein the metal having a lower resistivity than the metal nitride includes at least one of aluminum, gold, copper, chromium, nickel, tungsten, ruthenium, cobalt, titanium and platinum.
상기 게르마늄 기판은 적어도 상기 질화 금속과 접촉되는 영역이 n형 반도체인 것을 특징으로 하는 반도체 소자. The method according to claim 1,
Wherein the germanium substrate is an n-type semiconductor at least in a region in contact with the nitride metal.
상기 질화금속과 상기 게르마늄 기판의 계면에 전기 쌍극자가 형성되는 것을 특징으로 하는 반도체 소자. The method according to claim 1,
And an electric dipole is formed at an interface between the nitride metal and the germanium substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170036696A KR20170037594A (en) | 2017-03-23 | 2017-03-23 | Semiconductor device comprising metal nitride electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170036696A KR20170037594A (en) | 2017-03-23 | 2017-03-23 | Semiconductor device comprising metal nitride electrode |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020150077030A Division KR20160141408A (en) | 2015-06-01 | 2015-06-01 | Semiconductor device comprising metal nitride electrode |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20170037594A true KR20170037594A (en) | 2017-04-04 |
Family
ID=58588564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020170036696A KR20170037594A (en) | 2017-03-23 | 2017-03-23 | Semiconductor device comprising metal nitride electrode |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20170037594A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180117056A (en) | 2017-04-18 | 2018-10-26 | 고려대학교 산학협력단 | Semiconductor Device and Manufacturing Method thereof employing Thermally Stable Metal-Insulator-Semiconductor Structure |
-
2017
- 2017-03-23 KR KR1020170036696A patent/KR20170037594A/en not_active Application Discontinuation
Non-Patent Citations (2)
Title |
---|
J.Y.Spann, el al., IEEE Electron Device Letters, 260, 1501 (20005) |
Yi Zhou, et al., Applied Physics Letters 96, 10021003 (200100) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20180117056A (en) | 2017-04-18 | 2018-10-26 | 고려대학교 산학협력단 | Semiconductor Device and Manufacturing Method thereof employing Thermally Stable Metal-Insulator-Semiconductor Structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6615965B2 (en) | Method for manufacturing transistor | |
US8153514B2 (en) | Method of forming metal/high-κ gate stacks with high mobility | |
CN108369964B (en) | Laminated body | |
US9281373B2 (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
US8089117B2 (en) | Semiconductor structure | |
TWI512979B (en) | Field-effect transistor device having a metal gate stack with an oxygen barrier layer | |
US20240072150A1 (en) | Mis contact structure with metal oxide conductor | |
US7390719B2 (en) | Method of manufacturing a semiconductor device having a dual gate structure | |
TW201917782A (en) | Negative capacitance field effect transistor and method of manufacturing negative capacitance structure | |
US20110256701A1 (en) | Method for tuning the work function of a metal gate of the pmos device | |
US6849509B2 (en) | Methods of forming a multilayer stack alloy for work function engineering | |
US20030160227A1 (en) | High/low work function metal alloys for integrated circuit electrodes and methods of fabricating same | |
KR20170037594A (en) | Semiconductor device comprising metal nitride electrode | |
US11430889B2 (en) | Junctionless field-effect transistor having metal-interlayer-semiconductor structure and manufacturing method thereof | |
KR20160141408A (en) | Semiconductor device comprising metal nitride electrode | |
TW201444024A (en) | Field-effect semiconductor device and fabrication method thereof | |
US20230403862A1 (en) | Ferroelectric tunnel junctions with conductive electrodes having asymmetric nitrogen or oxygen profiles | |
US20240088241A1 (en) | Contact jumper for non-self aligned contact devices | |
KR100845052B1 (en) | Semiconductor device and method for fabricating the same | |
KR100463239B1 (en) | Method for fabricating CMOS semiconductor device | |
TW202415250A (en) | Semiconductor device | |
CN116344345A (en) | Ferroelectric field effect transistor, preparation method thereof and ferroelectric memory | |
KR20100051137A (en) | Semiconductor device and method for manufacturing the same | |
KR20180045477A (en) | Threshold Switching Device having Switching control characteristic and rapid subthreshold slope, Fabrication method for the same and Metal-oxide semiconductor resistance change device having the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |