KR20160084666A - Printed circuit board, semiconductor package and method of manufacturing the same - Google Patents

Printed circuit board, semiconductor package and method of manufacturing the same Download PDF

Info

Publication number
KR20160084666A
KR20160084666A KR1020150001191A KR20150001191A KR20160084666A KR 20160084666 A KR20160084666 A KR 20160084666A KR 1020150001191 A KR1020150001191 A KR 1020150001191A KR 20150001191 A KR20150001191 A KR 20150001191A KR 20160084666 A KR20160084666 A KR 20160084666A
Authority
KR
South Korea
Prior art keywords
layer
pad
forming
insulating layer
buried
Prior art date
Application number
KR1020150001191A
Other languages
Korean (ko)
Other versions
KR102380834B1 (en
Inventor
서일종
이성욱
고영관
백용호
최재훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150001191A priority Critical patent/KR102380834B1/en
Publication of KR20160084666A publication Critical patent/KR20160084666A/en
Application granted granted Critical
Publication of KR102380834B1 publication Critical patent/KR102380834B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Disclosed are a printed circuit board, a semiconductor package, and a manufacturing method thereof. The printed circuit board includes: a buried pad which is buried in an insulation layer; and a protruding bump pad formed on the insulation layer over an outer circumferential part of the buried pad such that a groove part exposing an upper surface of the buried pad is formed. The printed circuit board can implement a high density circuit.

Description

인쇄회로기판, 반도체 패키지 및 이들의 제조방법 {Printed circuit board, semiconductor package and method of manufacturing the same}Technical Field The present invention relates to a printed circuit board, a semiconductor package, and a method of manufacturing the same.

인쇄회로기판, 반도체 패키지 및 이들의 제조방법에 관한 것이다.A printed circuit board, a semiconductor package, and a method of manufacturing the same.

열압착 플립칩(Thermo-compression Flip-chip,TCFC)은 반도체 칩과 기판의 접속(Interconnection)이 기존 리플로우 방식이 아닌 열압착 방식에 의하여 형성된다.Thermocompression flip-chip (TCFC) is formed by thermocompression bonding instead of the existing reflow method.

미국 공개특허 제 2005/0110163 호U.S. Published Patent Application 2005/0110163

일 측면은 고밀도 회로 구현이 가능한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.One aspect is to provide a printed circuit board capable of realizing a high density circuit and a method of manufacturing the same.

다른 측면은 신뢰성이 향상된 인쇄회로기판 및 그 제조방법을 제공하는 것이다.Another aspect is to provide a printed circuit board with improved reliability and a method of manufacturing the same.

또 다른 측면은 소자와 인쇄회로기판의 어셈블리 시 미세 피치 대응이 가능한 반도체 패키지 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a semiconductor package and a method of manufacturing the semiconductor package, which are capable of coping with a fine pitch in assembly of a device and a printed circuit board.

또 다른 측면은 소자와 인쇄회로기판의 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있는 반도체 패키지 및 그 제조방법을 제공하는 것이다.Another aspect of the present invention is to provide a semiconductor package and a method of manufacturing the same that can improve the mountability without causing defects such as a short circuit in assembly of a device and a printed circuit board.

일 실시예에 따른 인쇄회로기판은 절연층에 매립된 매립패드와, 상기 매립패드의 상면을 노출하는 홈부가 형성되도록 상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 형성된 돌출형 범프패드를 포함한다.The printed circuit board according to an embodiment includes a buried pad embedded in an insulating layer and a protruding bump pad formed on the insulating layer over an outer periphery of the buried pad so as to form a groove exposing an upper surface of the buried pad .

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
도 2는 도 1의 돌출형 범프패드 구조를 예시한 평면도 및 단면도이다.
도 3은 도 1의 돌출형 범프패드의 또 다른 구조를 예시한 평면도 및 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 나타낸 순서도이다.
도 6 내지 도 18은 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 공정순으로 도시한 공정 단면도이다.1 is a cross-sectional view illustrating a printed circuit board according to an embodiment of the present invention.
2 is a plan view and a cross-sectional view illustrating the protruding bump pad structure of FIG.
3 is a plan view and a cross-sectional view illustrating another structure of the protruding bump pad of Fig.
4 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
6 to 18 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention in the order of process.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 실시예들로부터 더욱 명백해질 것이다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the invention will become more apparent from the following detailed description and examples taken in conjunction with the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor can properly define the concept of a term to describe its invention in the best possible way It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 첨부 도면에 있어서, 일부 구성요소는 과장되거나 생략되거나 또는 개략적으로 도시되었으며, 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다.
It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, the terms first, second, etc. are used to distinguish one element from another, and the element is not limited by the terms. In the accompanying drawings, some of the elements are exaggerated, omitted or schematically shown, and the size of each element does not entirely reflect the actual size.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판Printed circuit board

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 예시한 단면도이다.
1 is a cross-sectional view illustrating a printed circuit board according to an embodiment of the present invention.

도 1을 참조하면, 상기 인쇄회로기판은 절연층(210)의 상면에 매립된 매립패드(113)를 포함하는 매립패턴(111, 115)과, 상기 매립패드(113)의 외주부를 둘러싸면서 형성되는 홈부(141)의 경계가 되는 돌출형 범프패드(140)를 포함한다.
Referring to FIG. 1, the printed circuit board includes buried patterns 111 and 115 including buried pads 113 buried in an upper surface of an insulating layer 210, And a protruding bump pad 140 serving as a boundary of the groove 141 to be formed.

여기서, 상기 돌출형 범프패드(140)의 하면 중 내측은 상기 매립패드(113)에 접하여 외주부를 둘러싸며, 나머지 타측은 절연층(210) 상에 형성된다.
The inside of the lower surface of the protruding bump pad 140 surrounds the outer peripheral portion in contact with the buried pad 113, and the other side of the protruding bump pad 140 is formed on the insulating layer 210.

도 2 및 도 3은 도 1의 돌출형 범프패드(140)의 구조를 예시한 평면도 및 단면도이다.
2 and 3 are a plan view and a cross-sectional view illustrating the structure of the protruding bump pad 140 of FIG.

도 2를 참조하면, 상기 돌출형 범프패드(140) 하면의 폭 중 약 1/2 정도가 매립패드(113)의 상면에 접하여 겹쳐진다.Referring to FIG. 2, approximately half of the width of the bottom surface of the protruding bump pad 140 is overlapped with the upper surface of the buried pad 113.

다만, 상기와 같은 수치에 한정되는 것은 아니며, 돌출형 범프패드(140)와 매립패드(113)가 서로 연결되어 단락이 발생되지 않을 정도로 겹쳐지는 것이라면 무방하다.However, the present invention is not limited to the above-described numerical values, and it is only required that the protruding bump pad 140 and the embedding pad 113 are connected to each other so that a short circuit does not occur.

본 도면에서는 매립패드(113)의 단면이 타원형을 갖는 경우를 나타내었다.In this figure, the end face of the embedding pad 113 has an elliptical shape.

상기 돌출형 범프패드(140)의 하면 중 내측이 상기 매립패드(113)의 외주부에 접하고 외측이 절연층(210)의 상면에 접함으로써 타원형의 홈부(141)를 형성한다.
The inner side of the bottom surface of the protruding bump pad 140 is in contact with the outer peripheral portion of the embedding pad 113 and the outer side of the protruding bump pad 140 is in contact with the upper surface of the insulating layer 210 to form an elliptical groove portion 141.

도 3을 참조하면, 돌출형 범프패드(140) 하면의 폭 중 약 1/2 정도가 원형의 매립패드(113)의 상면에 접하여 겹쳐진다.Referring to FIG. 3, approximately half of the width of the lower surface of the protruding bump pad 140 is overlapped with the upper surface of the circular embedding pad 113.

상기 돌출형 범프패드(140)의 하면 중 내측이 상기 매립패드(113)의 외주부에 접하고 외측이 절연층(210)의 상면에 접함으로써 원형의 홈부(141)를 형성한다.
The inner side of the bottom surface of the protruding bump pad 140 is in contact with the outer peripheral portion of the embedding pad 113 and the outer side of the protruding bump pad 140 is in contact with the upper surface of the insulating layer 210 to form a circular groove portion 141.

본 실시예에 따르면, 상기와 같이, 홈부를 갖는 돌출형 범프패드를 형성함으로써 추후 소자와의 어셈블리 시 솔더볼과 같은 외부접속단자가 돌출형 범프패드에 의해 경계가 구분되는 홈부 내에 수용되도록 한다.According to the present embodiment, by forming the protruding bump pads having the groove portions as described above, the external connection terminals such as the solder balls can be accommodated in the recesses defined by the protruding bump pads when assembled with the later devices.

즉, 돌출형 범프패드가 베리어 역할을 하여 외부접속단자가 인접 패턴 영역으로 퍼지는 것을 방지할 수 있다.That is, the protruding bump pad serves as a barrier, and external connection terminals can be prevented from spreading to the adjacent pattern area.

이에 따라, 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있고, 나아가, 미세 피치 대응이 가능한 고밀도 회로 구현이 가능하다.
As a result, the mounting performance can be improved without defects such as shorts during assembly, and furthermore, it is possible to realize a high-density circuit capable of coping with a fine pitch.

상기 인쇄회로기판은 또한 빌드업 회로층(120)과 빌드업 절연층(220)을 포함하는 하나 이상의 빌드업층을 포함한다.
The printed circuit board also includes one or more buildup layers including a buildup circuit layer 120 and a buildup insulation layer 220.

상기 인쇄회로기판은 또한 최외층에 패드를 포함하는 외층 회로패턴(130)을 갖는다.
The printed circuit board also has an outer layer circuit pattern 130 that includes pads on the outermost layer.

상기 절연층(210)의 상면에는 소자 실장부를 제외한 영역에 제1솔더레지스트층(250a)이 형성된다.
A first solder resist layer 250a is formed on an upper surface of the insulating layer 210 in a region except for a device mounting portion.

또한, 상기 최외층의 빌드업 절연층(220)에는 패드를 노출시키는 개구부(251)를 갖는 제2솔더레지스트층(250b)이 형성된다.
A second solder resist layer 250b having an opening 251 exposing a pad is formed in the build-up insulating layer 220 of the outermost layer.

상기 절연층(210) 및 빌드업 절연층(220)은 통상적으로 인쇄회로기판에서 절연소재로 사용되는 절연 수지라면 특별히 한정되지 않는다.The insulating layer 210 and the build-up insulating layer 220 are not particularly limited as long as they are insulating resins commonly used as an insulating material in a printed circuit board.

본 실시예에 따르면, 상기 절연층(210) 및 빌드업 절연층(220)은 통상의 코어리스 기판에 적용되는 수지로서, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 감광성 수지가 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
According to the present embodiment, the insulating layer 210 and the build-up insulating layer 220 are made of a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a photosensitive resin But is not limited thereto.

상기 매립패턴(111, 113, 115), 빌드업 회로층(120) 및 외층 회로패턴(130)을 포함하는 회로층은 통상의 회로용 금속으로서, 구리 또는 알루미늄 등의 금속으로 형성된다.The circuit layers including the buried patterns 111, 113, and 115, the build-up circuit layer 120, and the outer layer circuit patterns 130 are metal for a circuit, and are formed of metal such as copper or aluminum.

상기 회로층은 비아를 포함하는 개념이다.
The circuit layer is a concept that includes vias.

상기 솔더레지스트층(250a, 250b)은 액상 또는 필름 타입이 적용 가능하다.The solder resist layers 250a and 250b may be of liquid or film type.

상기 솔더레지스트층(250a, 250b)은 최외층의 회로패턴을 보호하고, 전기적 절연을 위해 형성된다.
The solder resist layers 250a and 250b protect the circuit patterns of the outermost layer and are formed for electrical insulation.

또한, 상기 솔더레지스트층의 개구부를 통해서 노출된 패드 상에는 표면처리층이 선택적으로 추가 형성될 수 있다.A surface treatment layer may be additionally formed on the pad exposed through the opening of the solder resist layer.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(organic solderability preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Levelling) 등에 의해 형성될 수 있다.
The surface treatment layer is not particularly limited as long as it is well known in the art, and examples thereof include an electroplated gold plating, an immersion gold plating, an organic solderability preservative (OSP), or an electroless tin plating Immersion Tin Plating, Immersion Silver Plating, DIG Direct Immersion Gold Plating, Hot Air Solder Leveling (HASL), or the like.

이와 같은 과정을 통해서 형성된 패드는 적용목적에 따라 와이어본딩용 패드 또는 범프용 패드로 사용되거나 또는 솔더볼과 같은 외부접속 단자를 장착하기 위한 솔더볼링용 패드로 사용될 수 있다.
The pad formed through such a process may be used as a pad for wire bonding or a pad for bump, or as a solder bowling pad for mounting an external connection terminal such as a solder ball, depending on the application purpose.

반도체 패키지Semiconductor package

도 4는 본 발명의 일 실시예에 따른 반도체 패키지를 예시한 단면도로서, 중복되는 구성에 대한 설명은 생략한다.
4 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention, and a description of overlapping configurations is omitted.

도 4를 참조하면, 상기 반도체 패키지는 절연층(210)의 상면에 매립된 매립패드(113)를 갖는 회로층과, 상기 매립패드(113)의 외주부를 둘러싸면서 형성되는 홈부(141)의 경계가 되는 돌출형 범프패드(140)를 포함하는 인쇄회로기판과, 상기 홈부(141)에 수용된 외부접속단자(550)를 매개로 상기 인쇄회로기판 상에 탑재된 소자(500)를 포함한다.
4, the semiconductor package includes a circuit layer having a buried pad 113 buried in an upper surface of an insulating layer 210, and a boundary between the buried pad 113 and the groove 141 formed around the buried pad 113 And a device 500 mounted on the printed circuit board via an external connection terminal 550 accommodated in the groove 141. The printed circuit board includes a protruding bump pad 140,

상기 소자(500)는 수동 소자와 능동 소자와 같은 다양한 전자 소자들을 포함하며, 통상 인쇄회로기판 상에 실장되거나 내부에 내장될 수 있는 전자 소자들이라면 특별한 제한 없이 적용 가능하다.
The device 500 includes various electronic devices such as a passive device and an active device. The device 500 is applicable to any electronic device that can be mounted on a printed circuit board or embedded therein.

상기 소자(500)는 금속 필러 범프(510; metal pillar bump)를 가지며, 상기 인쇄회로기판의 돌출 범프패드(140)와 외부접속단자(550)를 매개로 접합된다.
The device 500 has a metal pillar bump 510 and is bonded to the protruding bump pad 140 of the printed circuit board through an external connection terminal 550.

상기 외부접속단자(550)는 통상의 솔더볼일 수 있다.
The external connection terminal 550 may be a conventional solder ball.

본 실시예에 따르면, 상기와 같이, 홈부를 갖는 돌출형 범프패드를 형성함으로써 추후 소자와의 어셈블리 시 솔더볼과 같은 외부접속단자가 돌출형 범프패드에 의해 경계가 구분되는 홈부 내에 수용되도록 한다.According to the present embodiment, by forming the protruding bump pads having the groove portions as described above, the external connection terminals such as the solder balls can be accommodated in the recesses defined by the protruding bump pads when assembled with the later devices.

즉, 돌출형 범프패드가 베리어 역할을 하여 외부접속단자가 인접 패턴 영역으로 퍼지는 것을 방지할 수 있다.That is, the protruding bump pad serves as a barrier, and external connection terminals can be prevented from spreading to the adjacent pattern area.

이에 따라, 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있고, 나아가, 미세 피치 대응이 가능한 고밀도 회로 구현이 가능하다.
As a result, the mounting performance can be improved without defects such as shorts during assembly, and furthermore, it is possible to realize a high-density circuit capable of coping with a fine pitch.

인쇄회로기판/반도체 패키지의 제조방법Printed circuit board / manufacturing method of semiconductor package

도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 나타낸 순서도이고, 도 6 내지 도 18은 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 공정순으로 도시한 공정 단면도이다.
FIG. 5 is a flowchart illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention, and FIGS. 6 to 18 are process cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 5를 참조하면, 상기 제조방법은 캐리어 부재를 준비하는 단계(S100)와, 매립패드를 갖는 회로층을 형성하는 단계(S200)와, 빌드업층을 형성하는 단계(S300)와, 캐리어 부재를 제거하는 단계(S400)와, 돌출형 범프패드를 형성하는 단계(S500)와, 소자를 실장하는 단계(S600)를 포함한다.
Referring to FIG. 5, the manufacturing method includes a step S100 of preparing a carrier member, a step S200 of forming a circuit layer having a buried pad, a step S300 of forming a buildup layer, (S500) of forming protruding bump pads, and mounting a device (S600).

이하, 도 6 내지 도 18에 나타낸 공정 단면도를 참조하여 각각의 공정을 설명한다.
Hereinafter, each step will be described with reference to the process sectional views shown in FIGS. 6 to 18. FIG.

우선, 도 6을 참조하면, 캐리어 코어(1001)와 그 일면 또는 양면에 순차적으로 형성된 제1금속층(1002)과 제2금속층(1003)을 포함하는 캐리어 부재를 준비한다.First, referring to FIG. 6, a carrier member 1001 including a carrier core 1001 and a first metal layer 1002 and a second metal layer 1003 sequentially formed on one surface or both surfaces thereof is prepared.

상기 캐리어 코어(1001)는 절연층 및/또는 회로층 등을 형성할 때 이를 지지하기 위한 것으로서, 절연 재질 또는 금속 재질로 형성될 수 있다. The carrier core 1001 is for supporting an insulating layer and / or a circuit layer when the carrier core 1001 is formed, and may be formed of an insulating material or a metal material.

상기 제1금속층(1002)은 구리로 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.The first metal layer 1002 may be formed of copper, but is not limited thereto.

상기 제2금속층(1003)은 시드층의 기능을 할 수 있으며, 구리로 형성될 수 있다.The second metal layer 1003 may function as a seed layer and may be formed of copper.

다만, 상술한 캐리어 부재는 하나의 경우를 예시한 것으로서, 상기 캐리어 부재는 회로 기판 분야에서 지지 기판으로 사용되며 추후 디태치(detach) 또는 제거될 수 있는 것이라면 본 발명에서 특별한 제한 없이 사용 가능하다.
However, the above-described carrier member exemplifies one case, and the carrier member is used as a supporting substrate in the circuit substrate field and can be used without any particular limitation in the present invention as long as it can be detached or removed later.

다음, 도 7을 참조하면, 상기 캐리어 부재 상에 소정의 제1개구부(1011)를 갖는 제1레지스트 패턴(1010)을 형성한다.Next, referring to FIG. 7, a first resist pattern 1010 having a predetermined first opening 1011 is formed on the carrier member.

구체적으로, 도금레지스트를 캐리어 부재 상에 도포한 후, 통상의 노광 및 현상 공정을 통해서 매립패드를 포함하는 매립패턴 형성용 제1개구부(1011)를 형성한다.
Specifically, after the plating resist is coated on the carrier member, a first opening portion 1011 for forming a buried pattern including a buried pad is formed through a normal exposure and development process.

다음, 도 8을 참조하면, 도금 공정을 통해서 상기 제1개구부(1011)에 매립패드(113)를 포함하는 매립패턴(111, 115)을 형성한다.Next, referring to FIG. 8, buried patterns 111 and 115 including buried pads 113 are formed in the first openings 1011 through a plating process.

상기 도금 공정은 예를 들어, 전해 도금을 통해서 수행될 수 있으며, 구리 도금을 통해 진행될 수 있다.
The plating process may be performed, for example, through electrolytic plating, and may proceed through copper plating.

다음, 도 9를 참조하면, 레지스트 패턴(1010)을 제거한다.
Next, referring to FIG. 9, the resist pattern 1010 is removed.

다음, 도 10을 참조하면, 상기 매립패턴(110, 111, 113, 115)을 커버하도록 상기 캐리어 부재 상에 절연층(210)을 형성한다.
Next, referring to FIG. 10, an insulating layer 210 is formed on the carrier member to cover the buried patterns 110, 111, 113, and 115.

다음, 도 11을 참조하면, 상기 절연층 상에 빌드업 회로층(120)과 빌드업 절연층(220)을 포함하는 하나 이상의 빌드업층을 형성한 후, 외층 회로패턴 형성용 도금패턴(130b)을 형성한다.
11, at least one build-up layer including a build-up circuit layer 120 and a build-up insulating layer 220 is formed on the insulating layer, and then a plating pattern 130b for forming an outer layer circuit pattern is formed. .

구체적으로, 상기 빌드업층 중 최외층 빌드업 절연층(220)에 레이저 가공을 통해서 층간 접속을 위한 비아홀을 형성하고, 통상의 SAP(semi additive process)에 따라 상기 비아홀을 포함하여 상기 빌드업 절연층(220) 상에 시드층(130a)을 형성한 후, 상기 시드층(130a) 상에 외층 회로패턴 형성용 도금패턴(130b)을 형성한다.
Specifically, via holes for interlayer connection are formed in the outermost build-up insulation layer 220 of the buildup layers by laser processing, and via holes are formed in the buildup insulation layer 220 including the via holes in accordance with a normal SAP (semi additive process) A seed layer 130a is formed on the seed layer 220 and a plating pattern 130b for forming an outer layer circuit pattern is formed on the seed layer 130a.

다음, 도 12를 참조하면, 상기 캐리어 부재의 캐리어 코어(1001)와 제1금속층(1002)을 디태치하여 제거한다.
Next, referring to FIG. 12, the carrier core 1001 and the first metal layer 1002 of the carrier member are detached and removed.

상기 캐리어 부재의 캐리어 코어(1001)와 제1금속층(1002)의 제거과정은 특별히 한정되지 않고 실제 사용된 캐리어 부재의 구성에 따라 다양한 방법으로 수행될 수 있다.
The removal process of the carrier core 1001 and the first metal layer 1002 of the carrier member is not particularly limited and may be performed by various methods depending on the configuration of the carrier member actually used.

다음, 도 13을 참조하면, 상기 캐리어 부재의 제2금속층(1003) 상에 매립패드(113)의 외주부와 상기 절연층(210)의 상면에 걸쳐지는 돌출형 범프패드 형성용 제2개구부(1021)를 갖는 제2레지스트 패턴(1020)을 형성한다.
Next, referring to FIG. 13, a second opening portion 1021 (shown in FIG. 13) for forming a protruding bump pad is formed on the second metal layer 1003 of the carrier member, the outer peripheral portion of the buried pad 113 and the upper surface of the insulating layer 210 The second resist pattern 1020 is formed.

여기서, 상기 외층 회로패턴 형성용 도금패턴(130b)이 형성된 시드층(130a) 상에도 제2레지스트 패턴(1020)을 전면 커버하여 도금 레지스트로서 적용한다.
Here, the second resist pattern 1020 is also entirely covered on the seed layer 130a on which the plating pattern 130b for forming an outer layer circuit pattern is formed, and is applied as a plating resist.

다음, 도 14를 참조하면, 상기 제2개구부(1021)에 범프패드 형성용 도금층(140b)을 형성한다.
Next, referring to FIG. 14, a plating layer 140b for forming a bump pad is formed in the second opening 1021.

상기 도금층은 예를 들어, 전해 도금층으로 구성될 수 있다.
The plating layer may be composed of, for example, an electroplating layer.

다음, 도 15를 참조하면, 상기 제2레지스트 패턴(1020)을 제거한다.
Next, referring to FIG. 15, the second resist pattern 1020 is removed.

다음, 도 16을 참조하면, 통상의 플레시 에칭 공정을 통해서 상기 도금층(140b)이 형성되지 않은 영역의 제2금속층(1003)을 제거하여 상기 매립패드(113)의 외주부를 둘러싸는 돌출형 범프패드(140) 및 상기 돌출형 범프패드(140)에 의해 경계가 형성되는 홈부(141)를 형성한다. 16, a second metal layer 1003 in a region where the plating layer 140b is not formed is removed through a normal flash etching process to form a protruding bump pad (not shown) surrounding the outer periphery of the embedding pad 113, (140) and the protruding bump pad (140).

또한, 통상의 플레시 에칭 공정을 통해서 상기 도금패턴(130b)이 형성되지 않은 영역의 시드층(130a)을 제거하여 패드를 포함하는 외층 회로패턴(130)을 형성한다.
In addition, the seed layer 130a in the region where the plating pattern 130b is not formed is removed through a normal flash etching process to form an outer layer circuit pattern 130 including the pad.

다음, 도 17을 참조하면, 양면의 최외층 상에 보호층으로서, 통상의 액상 또는 필름 타입의 솔더레지스트층(250a, 250b)을 형성한다. Next, referring to Fig. 17, a normal liquid or film type solder resist layer 250a, 250b is formed as a protective layer on the outermost layer on both sides.

상기 솔더레지스트층은 최외층의 회로패턴을 보호하고, 전기적 절연을 위해 형성되는 것으로서, 외부 제품과 접속되는 최외층의 패드를 노출시키기 위해 개구부가 형성된다.
The solder resist layer is formed for protecting the circuit pattern of the outermost layer and for electrical insulation, and an opening is formed to expose the pad of the outermost layer connected to the external product.

본 실시예에 따르면, 상기 절연층(210) 상면에는 소자 실장부를 제외한 영역에 제1솔더레지스트층(250a)을 형성하고, 상기 최외층 빌드업 절연층(220) 상에 상기 외층 회로패턴(130) 중 패드를 노출시키는 제2솔더레지스트층(250b)을 형성한다.
A first solder resist layer 250a is formed on the upper surface of the insulating layer 210 except for the device mounting portion and the first and second solder resist layers 250a and 250b are formed on the outermost layer build- A second solder resist layer 250b exposing the pad is formed.

한편, 상기 솔더레지스트층의 개구부를 통해서 노출된 패드 상에는 표면처리층이 선택적으로 추가 형성될 수 있다.
On the other hand, a surface treatment layer may be additionally formed on the pad exposed through the opening of the solder resist layer.

다음, 도 18을 참조하면, 상기와 같이 형성된 인쇄회로기판의 홈부(141)에 수용된 통상의 솔더볼과 같은 외부접속단자(550)를 매개로 상기 인쇄회로기판 상에 소자(500)를 탑재한다.
18, the device 500 is mounted on the printed circuit board via an external connection terminal 550 such as a conventional solder ball accommodated in the groove 141 of the printed circuit board formed as described above.

상기 소자(500)는 금속 필러 범프(510)를 가지며, 상기 인쇄회로기판의 돌출 범프패드(140)와 외부접속단자(550)를 매개로 접합된다.
The device 500 has a metal filler bump 510 and is bonded to the protruding bump pad 140 of the printed circuit board through an external connection terminal 550.

상기 접합공정은 예를 들어, NCP(Non Conductive Paste)를 홈부(141)에 적용하고 열압착으로 소자와 기판을 결합함으로써 이루어질 수 있다. 상기와 같은 열압착에 의한 접합은 기존 리플로우 접속 방식 대비 낮은 유전상수의 소자 적용 시 열적 손상이 적어 신뢰성이 향상된다. 또한, 페리페럴 범프 패드(Peripheral bump pad) 방식으로 고밀도 회로 대응이 가능하다.
The bonding process may be performed by, for example, applying a non-conductive paste (NCP) to the trench 141 and bonding the device and the substrate by thermocompression bonding. The bonding by the above-mentioned thermocompression bonding improves the reliability because there is little thermal damage when a device with a low dielectric constant is applied to the existing reflow soldering method. In addition, a peripheral bump pad method can cope with a high-density circuit.

한편, 본 실시예에서는 상기와 같은 접합공정 외에 리플로우에 의한 접합 역시 적용 가능하다.
In addition, in this embodiment, reflow soldering is also applicable in addition to the above-described bonding process.

본 실시예에 따르면, 상기와 같이, 홈부를 갖는 돌출형 범프패드를 형성함으로써 추후 소자와의 어셈블리 시 솔더볼과 같은 외부접속단자가 돌출형 범프패드에 의해 경계가 구분되는 홈부 내에 수용되도록 한다.According to the present embodiment, by forming the protruding bump pads having the groove portions as described above, the external connection terminals such as the solder balls can be accommodated in the recesses defined by the protruding bump pads when assembled with the later devices.

즉, 돌출형 범프패드가 베리어 역할을 하여 외부접속단자가 인접 패턴 영역으로 퍼지는 것을 방지할 수 있다.That is, the protruding bump pad serves as a barrier, and external connection terminals can be prevented from spreading to the adjacent pattern area.

이에 따라, 어셈블리 시 쇼트 등의 불량 없이 실장성을 향상시킬 수 있고, 나아가, 미세 피치 대응이 가능한 고밀도 회로 구현이 가능하다.
As a result, the mounting performance can be improved without defects such as shorts during assembly, and furthermore, it is possible to realize a high-density circuit capable of coping with a fine pitch.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the same is by way of illustration and example only and is not to be construed as limiting the present invention. It is obvious that the modification or improvement is possible.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

110: 매립패턴
113: 매립패드
120: 빌드업 회로층
130: 외층 회로패턴
140: 돌출형 범프패드
141: 홈부
210: 절연층
220: 빌드업 절연층
250a, 250b: 솔더레지스트층
500: 소자
550: 외부접속단자110: embedding pattern
113: landfill pad
120: build-up circuit layer
130: outer layer circuit pattern
140: protruding bump pad
141: Groove
210: insulating layer
220: build-up insulation layer
250a and 250b: solder resist layer
500: element
550: External connection terminal

Claims (17)

절연층에 매립된 매립패드; 및
상기 매립패드의 상면을 노출하는 홈부가 형성되도록 상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 형성된 돌출형 범프패드;
를 포함하는 인쇄회로기판.
A buried pad embedded in the insulating layer; And
A protruding bump pad formed on the insulating layer over an outer periphery of the embedding pad so as to form a groove portion exposing an upper surface of the embedding pad;
And a printed circuit board.
청구항 1에 있어서,
상기 돌출형 범프패드의 하면 중 내측은 상기 매립패드에 접하여 외주부를 둘러싸며, 나머지 타측은 절연층 상에 형성되는 인쇄회로기판.
The method according to claim 1,
Wherein the inside of the bottom surface of the protruding bump pad is in contact with the buried pad to surround the periphery, and the other side is formed on the insulating layer.
절연층의 상면에 매립된 매립패드를 갖는 회로층; 및
상기 매립패드의 외주부를 둘러싸면서 형성되며 홈부의 경계가 되는 돌출형 범프패드;
를 포함하는 인쇄회로기판.
A circuit layer having buried pads embedded in the top surface of the insulating layer; And
A protruding bump pad formed around the outer periphery of the embedding pad and serving as a boundary of the recess;
And a printed circuit board.
청구항 3에 있어서,
상기 돌출형 범프패드의 외측은 상기 절연층의 상면에 접하는 인쇄회로기판.
The method of claim 3,
And the outer side of the protruding bump pad contacts the upper surface of the insulating layer.
청구항 3에 있어서,
상기 돌출형 범프패드 하면의 폭 중 1/2 이상은 상기 매립패드의 상면에 접하는 인쇄회로기판.
The method of claim 3,
Wherein at least 1/2 of the width of the bottom surface of the protruding bump pad is in contact with the top surface of the embedding pad.
청구항 3에 있어서,
상기 회로층은 상기 절연층의 상면에 매립된 매립패턴을 포함하는 인쇄회로기판.
The method of claim 3,
Wherein the circuit layer comprises a buried pattern embedded in an upper surface of the insulating layer.
청구항 3에 있어서,
상기 회로층은 상기 절연층의 하면 상에 형성된 외층 회로패턴을 포함하는 인쇄회로기판.
The method of claim 3,
Wherein the circuit layer includes an outer layer circuit pattern formed on a lower surface of the insulating layer.
청구항 3에 있어서,
상기 절연층 상면에 형성되며, 소자 실장부를 제외한 영역에 형성된 제1솔더레지스트층을 더욱 포함하는 인쇄회로기판.
The method of claim 3,
And a first solder resist layer formed on an upper surface of the insulating layer, the first solder resist layer being formed in a region except for the element mounting portion.
청구항 7에 있어서,
상기 절연층의 하면에 형성되며, 상기 외층 회로패턴 중 패드를 노출시키는 개구부를 갖는 제2솔더레지스트층을 더욱 포함하는 인쇄회로기판.
The method of claim 7,
And a second solder resist layer formed on a lower surface of the insulating layer and having an opening for exposing a pad of the outer layer circuit pattern.
절연층의 상면에 매립된 매립패드를 갖는 회로층과, 상기 매립패드의 외주부를 둘러싸면서 형성되며 홈부의 경계가 되는 돌출형 범프패드를 포함하는 인쇄회로기판; 및
상기 홈부에 수용된 외부접속단자를 매개로 상기 인쇄회로기판 상에 탑재된 소자;
를 포함하는 반도체 패키지.
A printed circuit board including a circuit layer having a buried pad embedded in an upper surface of an insulating layer and a protruding bump pad formed to surround an outer periphery of the buried pad and forming a boundary between the buried pad and the buried pad; And
An element mounted on the printed circuit board via an external connection terminal accommodated in the groove;
≪ / RTI >
청구항 10에 있어서,
상기 돌출형 범프패드의 외측은 상기 절연층의 상면에 접하는 반도체 패키지.
The method of claim 10,
And the outer side of the protruding bump pad contacts the upper surface of the insulating layer.
절연층의 상면에 매립된 매립패드를 갖는 회로층이 형성된 기판을 준비하는 단계; 및
상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 돌출형 범프패드를 형성하여 상기 매립패드의 상면을 노출시키는 홈부를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
Preparing a substrate on which a circuit layer having buried pads embedded on an upper surface of an insulating layer is formed; And
Forming a protruding bump pad on the insulating layer over an outer periphery of the buried pad to form a groove for exposing an upper surface of the buried pad;
And a step of forming the printed circuit board.
청구항 12에 있어서,
상기 기판을 준비하는 단계는:
캐리어 부재 상에 매립패턴 형성용 개구부를 갖는 레지스트 패턴을 형성하는 단계;
도금 공정을 통해서 상기 개구부에 매립패드를 포함하는 회로층을 형성하는 단계;
상기 레지스트 패턴을 제거하고 절연층을 적층하는 단계;
상기 절연층 상에 외층 회로패턴을 형성하는 단계; 및
상기 외층 회로패턴이 형성된 적층체로부터 캐리어 부재를 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
The method of claim 12,
The step of preparing the substrate comprises:
Forming a resist pattern having an opening for forming a buried pattern on the carrier member;
Forming a circuit layer including a buried pad in the opening through a plating process;
Removing the resist pattern and laminating an insulating layer;
Forming an outer layer circuit pattern on the insulating layer; And
Removing the carrier member from the laminate having the outer layer circuit pattern formed thereon;
And a step of forming the printed circuit board.
청구항 12에 있어서,
상기 홈부를 형성하는 단계는:
상기 절연층 상에 상기 매립패드의 외주부에 걸쳐 상기 절연층의 상면을 노출시키는 개구부를 갖는 레지스트 패턴을 형성하는 단계;
상기 개구부에 도금층을 형성하여 홈부의 경계가 되는 돌출형 범프패드를 형성하는 단계; 및
상기 레지스트 패턴을 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
The method of claim 12,
Wherein forming the groove comprises:
Forming a resist pattern on the insulating layer, the resist pattern having an opening exposing an upper surface of the insulating layer over an outer periphery of the embedding pad;
Forming a plated layer on the opening to form a protruding bump pad which is a boundary of the groove portion; And
Removing the resist pattern;
And a step of forming the printed circuit board.
청구항 12에 있어서,
상기 절연층의 상면에 소자 실장부를 제외한 영역에 제1솔더레지스트층을 형성하는 단계를 더욱 포함하는 인쇄회로기판의 제조방법.
The method of claim 12,
And forming a first solder resist layer on an upper surface of the insulating layer in an area excluding the element mounting portion.
캐리어 금속층과 캐리어 코어를 갖는 캐리어 부재를 준비하는 단계;
상기 캐리어 부재의 캐리어 금속층 상에 매립패드를 포함하는 매립패턴 형성용 제1개구부를 갖는 제1레지스트 패턴을 형성하는 단계;
상기 제1개구부에 도금 공정을 통해서 매립패드를 포함하는 매립패턴을 형성하는 단계;
상기 제1레지스트 패턴을 제거하고 상기 매립패턴을 커버하도록 절연층을 형성하는 단계;
상기 절연층 상에 빌드업 회로층과 빌드업 절연층을 포함하는 하나 이상의 빌드업층을 형성하는 단계;
상기 빌드업층의 최외층 절연층에 층간 접속을 위한 비아홀을 형성하는 단계:
상기 비아홀을 포함하여 상기 최외층 절연층 상에 시드층을 형성하는 단계;
상기 시드층 상에 외층 회로패턴 형성용 도금패턴을 형성하는 단계;
상기 캐리어 코어를 제거하는 단계;
상기 캐리어 금속층 상에 상기 매립패드의 외주부와 상기 절연층의 상면에 걸쳐지는 돌출형 범프패드 형성용 제2개구부를 갖는 제2레지스트 패턴을 형성하는 단계;
상기 제2개구부에 범프패드 형성용 도금층을 형성하는 단계;
상기 제2레지스트 패턴을 제거하는 단계;
상기 도금층이 형성되지 않은 영역의 캐리어 금속층을 제거하여 상기 매립패드의 외주부를 둘러싸는 돌출형 범프패드를 형성하는 단계;
상기 도금패턴이 형성되지 않은 영역의 시드층을 제거하여 패드를 포함하는 외층 회로패턴을 형성하는 단계;
상기 절연층 상면에, 소자 실장부를 제외한 영역에 제1솔더레지스트층을 형성하는 단계; 및
상기 최외층 빌드업 절연층 상에 상기 외층 회로패턴 중 패드를 노출시키는 제2솔더레지스트층을 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.
Preparing a carrier member having a carrier metal layer and a carrier core;
Forming a first resist pattern having a first opening for forming a buried pattern including a buried pad on a carrier metal layer of the carrier member;
Forming a buried pattern including a buried pad in the first opening through a plating process;
Removing the first resist pattern and forming an insulating layer to cover the buried pattern;
Forming at least one build-up layer including a build-up circuit layer and a build-up insulation layer on the insulating layer;
Forming a via hole for interlayer connection in the outermost insulating layer of the buildup layer;
Forming a seed layer on the outermost layer insulating layer including the via hole;
Forming a plating pattern for forming an outer layer circuit pattern on the seed layer;
Removing the carrier core;
Forming a second resist pattern on the carrier metal layer, the second resist pattern having a second opening for forming a protruding bump pad extending over an outer periphery of the embedding pad and an upper surface of the insulating layer;
Forming a plating layer for forming a bump pad on the second opening;
Removing the second resist pattern;
Forming a protruding bump pad surrounding the outer periphery of the buried pad by removing a carrier metal layer in a region where the plating layer is not formed;
Forming an outer layer circuit pattern including a pad by removing a seed layer in a region where the plating pattern is not formed;
Forming a first solder resist layer on an upper surface of the insulating layer except a device mounting portion; And
Forming a second solder resist layer on the outermost layer build-up insulating layer to expose a pad of the outer layer circuit pattern;
And a step of forming the printed circuit board.
절연층의 상면에 매립된 매립패드를 갖는 회로층이 형성된 인쇄회로기판을 준비하는 단계; 및
상기 매립패드의 외주부에 걸쳐 상기 절연층 상에 돌출형 범프패드를 형성하여 상기 매립패드의 상면을 노출시키는 홈부를 형성하는 단계; 및
상기 홈부에 수용된 외부접속단자를 매개로 상기 인쇄회로기판 상에 소자를 탑재하는 단계;
를 포함하는 반도체 패키지의 제조방법.Preparing a printed circuit board on which a circuit layer having buried pads embedded on an upper surface of the insulating layer is formed; And
Forming a protruding bump pad on the insulating layer over an outer periphery of the buried pad to form a groove for exposing an upper surface of the buried pad; And
Mounting an element on the printed circuit board via an external connection terminal accommodated in the groove;
Wherein the semiconductor package is a semiconductor package.
KR1020150001191A 2015-01-06 2015-01-06 Printed circuit board, semiconductor package and method of manufacturing the same KR102380834B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150001191A KR102380834B1 (en) 2015-01-06 2015-01-06 Printed circuit board, semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150001191A KR102380834B1 (en) 2015-01-06 2015-01-06 Printed circuit board, semiconductor package and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20160084666A true KR20160084666A (en) 2016-07-14
KR102380834B1 KR102380834B1 (en) 2022-03-31

Family

ID=56499177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150001191A KR102380834B1 (en) 2015-01-06 2015-01-06 Printed circuit board, semiconductor package and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR102380834B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230671A1 (en) * 2020-05-13 2021-11-18 엘지이노텍 주식회사 Circuit board
WO2021242012A1 (en) * 2020-05-26 2021-12-02 엘지이노텍 주식회사 Package substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240044978A (en) * 2022-09-29 2024-04-05 엘지이노텍 주식회사 Semiconductor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200608A (en) * 2002-12-20 2004-07-15 Fujikura Ltd Printed wiring board, and manufacturing method thereof
US20050110163A1 (en) 2003-11-25 2005-05-26 Koo Ja U. Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same
KR20110051902A (en) * 2009-11-11 2011-05-18 삼성전기주식회사 Board on chip package substrate and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200608A (en) * 2002-12-20 2004-07-15 Fujikura Ltd Printed wiring board, and manufacturing method thereof
US20050110163A1 (en) 2003-11-25 2005-05-26 Koo Ja U. Flip chip bonding method for enhancing adhesion force in flip chip packaging process and metal layer-built structure of substrate for the same
KR20110051902A (en) * 2009-11-11 2011-05-18 삼성전기주식회사 Board on chip package substrate and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021230671A1 (en) * 2020-05-13 2021-11-18 엘지이노텍 주식회사 Circuit board
WO2021242012A1 (en) * 2020-05-26 2021-12-02 엘지이노텍 주식회사 Package substrate

Also Published As

Publication number Publication date
KR102380834B1 (en) 2022-03-31

Similar Documents

Publication Publication Date Title
US6734557B2 (en) Semiconductor device
US20160043041A1 (en) Semiconductor packages and methods of packaging semiconductor devices
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
KR101516072B1 (en) Semiconductor Package and Method of Manufacturing The Same
KR102231101B1 (en) Element embedded printed circuit board and method of manufacturing the same
US9305895B2 (en) Substrates having ball lands, semiconductor packages including the same, and methods of fabricating semiconductor packages including the same
KR20160066311A (en) semi-conductor package and manufacturing method thereof
US9462704B1 (en) Extended landing pad substrate package structure and method
KR102194718B1 (en) Embedded board and method of manufacturing the same
JP2016100599A (en) Printed circuit board and method of manufacturing the same, and electronic component module
US20120043371A1 (en) Wiring substrate manufacturing method
KR20140143567A (en) Semiconductor package board and method for maunfacturing the same
KR102340053B1 (en) Printed circuit board and method of manufacturing the same
US8322596B2 (en) Wiring substrate manufacturing method
US20120152606A1 (en) Printed wiring board
TW201603665A (en) Printed circuit board, method for manufacturing the same and package on package having the same
KR102380834B1 (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101131230B1 (en) A printed circuit board comprising a bump supporiting part and a method of manufacturing the same
KR20150065029A (en) Printed circuit board, manufacturing method thereof and semiconductor package
KR20160149613A (en) Printed circuit board and method of manufacturing the same
JP6798076B2 (en) Embedded substrate and manufacturing method of embedded substrate
KR20160095520A (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101101550B1 (en) Solder Ball and Semiconductor Package
US20160007463A1 (en) Electronic device module and method of manufacturing the same
CN107305849B (en) Packaging structure and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant