KR20160032958A - Semiconductor package and method for fabricating the same - Google Patents

Semiconductor package and method for fabricating the same Download PDF

Info

Publication number
KR20160032958A
KR20160032958A KR1020140123776A KR20140123776A KR20160032958A KR 20160032958 A KR20160032958 A KR 20160032958A KR 1020140123776 A KR1020140123776 A KR 1020140123776A KR 20140123776 A KR20140123776 A KR 20140123776A KR 20160032958 A KR20160032958 A KR 20160032958A
Authority
KR
South Korea
Prior art keywords
film
semiconductor chip
molding
marking
package
Prior art date
Application number
KR1020140123776A
Other languages
Korean (ko)
Inventor
김영석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140123776A priority Critical patent/KR20160032958A/en
Priority to US14/739,060 priority patent/US9418943B2/en
Publication of KR20160032958A publication Critical patent/KR20160032958A/en
Priority to US15/223,577 priority patent/US9922935B2/en
Priority to US15/895,411 priority patent/US10211163B2/en
Priority to US15/942,994 priority patent/US10297554B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

The present invention relates to a semiconductor package including a marking film and a method for manufacturing the same. More particularly, the semiconductor package can protect a semiconductor chip below a molding film and at the same time can perform a marking process efficiently, by applying a marking film including a discolored layer on the molding film. Furthermore, the thickness of the whole semiconductor package can be further reduced, by being able to reduce the thickness of the molding film. Also, the present invention can prevent a warpage phenomenon of the semiconductor package through the marking film, and can give gloss to a surface of the semiconductor package, and can adjust a color of the surface of the semiconductor package freely.

Description

반도체 패키지 및 이의 제조 방법{Semiconductor package and method for fabricating the same}[0001] Semiconductor package and method for fabricating same [0002]

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 마킹 필름을 포함하는 반도체 패키지 및 이의 제조 방법에 관한 것이다.
The present invention relates to a semiconductor package and a manufacturing method thereof, and more particularly, to a semiconductor package including a marking film and a manufacturing method thereof.

반도체 패키지의 몰딩막은, 패키지 기판과 그의 상에 실장된 반도체 칩을 보호하는 역할을 수행한다. 또한 몰딩막은, 레이저를 이용한 마킹 공정을 통해, 패키지의 정보를 표시할 수 있다. 그러나, 레이저를 이용해 몰딩막 표면에 마킹을 수행하는 경우, 레이저에 의해 반도체 패키지가 열적 손상을 입을 수 있다. 따라서, 패키지 기판 및 반도체 칩을 보호하기 위해 몰딩막은 충분한 두께로 형성되어야 하는 실정이다.
The molding film of the semiconductor package serves to protect the package substrate and the semiconductor chip mounted on the package substrate. Further, the molding film can display package information through a marking process using a laser. However, when marking is performed on the surface of the molding film using a laser, the semiconductor package may be thermally damaged by the laser. Therefore, in order to protect the package substrate and the semiconductor chip, the molding film must be formed to a sufficient thickness.

본 발명이 해결하고자 하는 과제는 마킹 공정을 효율적으로 수행하면서 몰딩막의 두께를 줄일 수 있는 반도체 패키지를 제공하는 것이다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a semiconductor package capable of reducing the thickness of a molding film while efficiently performing a marking process.

본 발명이 해결하고자 하는 다른 과제는 마킹 공정을 효율적으로 수행하면서 몰딩막의 두께를 줄일 수 있는 반도체 패키지의 제조 방법을 제공하는 것이다.
Another object of the present invention is to provide a method of manufacturing a semiconductor package capable of reducing the thickness of a molding film while efficiently performing a marking process.

본 발명의 개념에 따른, 반도체 패키지는, 반도체 칩이 실장된 패키지 기판; 상기 패키지 기판을 덮는 몰딩막; 및 상기 몰딩막 상에 배치된 마킹 필름을 포함할 수 있다. 이때, 상기 마킹 필름은 전자기파에 반응하는 변색층을 포함할 수 있다.According to a concept of the present invention, a semiconductor package includes: a package substrate on which a semiconductor chip is mounted; A molding film covering the package substrate; And a marking film disposed on the molding film. At this time, the marking film may include a discoloration layer responsive to electromagnetic waves.

상기 전자기파는 레이저, 자외선 또는 이들의 조합을 포함하고, 상기 변색층은, 상기 전자기파에 반응하는 감온성 물질(thermochromic material) 또는 감광성 물질(photochromic material)을 포함할 수 있다.The electromagnetic wave includes a laser, ultraviolet ray or a combination thereof, and the color change layer may include a thermochromic material or a photochromic material in response to the electromagnetic wave.

상기 변색층은, 상기 전자기파를 반사하는 반사재들(reflectors)을 더 포함할 수 있다. 이때, 상기 감온성 물질 또는 상기 감광성 물질은 결정립들(crystal gains)을 포함하는 결정 구조를 가지며, 상기 반사재들은 상기 결정립들 사이의 공간에 분산될 수 있다.The color change layer may further include reflectors for reflecting the electromagnetic waves. At this time, the thermosensitive material or the photosensitive material has a crystal structure including crystal gains, and the reflection materials can be dispersed in the space between the crystal grains.

상기 감온성 물질 또는 상기 감광성 물질은 류코 염료(leuco dye)를 포함할 수 있다.The thermosensitive material or the photosensitive material may include a leuco dye.

상기 변색층은 상기 마킹 필름의 강도를 향상시키는 보강재들(reinforcements)을 더 포함할 수 있다.The discoloration layer may further include reinforcements to improve the strength of the marking film.

상기 마킹 필름은 상기 변색층 및 상기 몰딩막 사이에 개재된 반사층을 더 포함할 수 있다. 이때, 상기 반사층은 상기 전자기파를 반사하는 반사재들(reflectors)을 포함할 수 있다.The marking film may further include a reflective layer interposed between the coloring layer and the molding film. At this time, the reflection layer may include reflectors that reflect the electromagnetic waves.

상기 마킹 필름의 두께는 5μm 내지 40μm일 수 있다. The thickness of the marking film may be 5 탆 to 40 탆.

상기 반도체 패키지는, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 와이어들을 더 포함할 수 있다. 이때, 상기 몰딩막은 상기 반도체 칩 및 상기 와이어들을 덮고, 상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 50μm 내지 150μm일 수 있다.The semiconductor package may further include wires electrically connecting the semiconductor chip and the package substrate. At this time, the molding film covers the semiconductor chip and the wires, and the distance between the upper surface of the molding film and the upper surface of the semiconductor chip may be 50 탆 to 150 탆.

상기 반도체 패키지는, 상기 반도체 칩과 상기 패키지 기판 사이에 개재되어, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 연결 부재들을 더 포함할 수 있다. 이때, 상기 몰딩막은 상기 반도체 칩을 덮고, 상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 1μm 내지 40μm일 수 있다. The semiconductor package may further include connection members interposed between the semiconductor chip and the package substrate and electrically connecting the semiconductor chip and the package substrate. At this time, the molding film covers the semiconductor chip, and the distance between the upper surface of the molding film and the upper surface of the semiconductor chip may be 1 to 40 탆.

본 발명의 개념에 따른, 반도체 패키지의 제조 방법은, 반도체 칩이 실장된 패키지 기판을 제공하는 것; 상기 반도체 칩을 몰딩하는 몰딩막을 형성하는 것; 및 상기 몰딩막 상에, 전자기파에 반응하는 변색층을 포함하는 마킹 필름을 형성하는 것을 포함할 수 있다.According to the concept of the present invention, a method of manufacturing a semiconductor package includes: providing a package substrate on which a semiconductor chip is mounted; Forming a molding film for molding the semiconductor chip; And forming a marking film on the molding film, the marking film including a color change layer responsive to electromagnetic waves.

상기 몰딩막을 형성하는 것은, 상기 패키지 기판을 하부 몰드 상에 제공하는 것; 및 상부 몰드와 상기 하부 몰드 사이에 몰딩 수지를 제공하는 것을 포함할 수 있다.Forming the molding film comprises: providing the package substrate on a lower mold; And providing a molding resin between the upper mold and the lower mold.

상기 마킹 필름을 형성하는 것은, 상기 마킹 필름 및 베이스 필름이 순차적으로 적층된 패키지 필름을 상기 상부 몰드 아래에 제공하는 것; 및 상기 몰딩막 형성 후, 상기 상부 몰드를 상기 몰딩막으로부터 분리하면서 상기 베이스 필름도 함께 분리하는 것을 포함할 수 있다. 이때, 상기 마킹 필름은 상기 몰딩막 상에 남을 수 있다.Wherein the forming of the marking film comprises: providing a package film under the upper mold in which the marking film and the base film are sequentially laminated; And separating the base film from the mold while separating the upper mold from the molding film after forming the molding film. At this time, the marking film may remain on the molding film.

상기 베이스 필름은 상기 마킹 필름과 접하는 이형층(release layer)을 포함하며, 상기 이형층을 통해 상기 베이스 필름이 상기 마킹 필름으로부터 분리될 수 있다.The base film includes a release layer in contact with the marking film, and the base film can be separated from the marking film through the release layer.

상기 마킹 필름을 형성하는 것은, 상기 몰딩막 형성 후, 상기 마킹 필름을 상기 몰딩막 상에 접착하는 것을 포함할 수 있다.The forming of the marking film may include, after formation of the molding film, adhering the marking film onto the molding film.

상기 반도체 패키지의 제조 방법은, 상기 베이스 필름을 분리한 후, 상기 마킹 필름 상에 상기 전자기파를 조사하여, 정보를 표시하는 변색 영역을 형성하는 것을 더 포함할 수 있다.The manufacturing method of the semiconductor package may further include separating the base film and then irradiating the marking film with the electromagnetic wave to form a color change area for displaying information.

상기 패키지 기판을 제공하는 것은, 상기 몰딩막 형성 전에, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 와이어들을 형성하는 것을 포함하되, 상기 몰딩막은 상기 반도체 칩 및 상기 와이어들을 덮고, 상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 50μm 내지 150μm일 수 있다.Providing the package substrate may include forming wires that electrically connect the semiconductor chip and the package substrate before forming the molding film, the molding film covering the semiconductor chip and the wires, And the upper surface of the semiconductor chip may be 50 [mu] m to 150 [mu] m.

상기 패키지 기판을 제공하는 것은, 상기 몰딩막 형성 전에, 상기 반도체 칩과 상기 패키지 기판 사이에 개재되어, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 연결 부재들을 형성하는 것을 포함하되, 상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 1μm 내지 40μm일 수 있다.Providing the package substrate includes forming connection members that are interposed between the semiconductor chip and the package substrate and before the molding film is formed to electrically connect the semiconductor chip and the package substrate, The distance between the upper surface and the upper surface of the semiconductor chip may be 1 to 40 mu m.

본 발명의 개념에 따른, 패키지 필름은, 순차적으로 적층된 변색층 및 상기 변색층과 분리가능한 이형층을 포함할 수 있다. 이때, 상기 변색층은, 전자기파에 반응하는 감온성 물질 또는 감광성 물질을 포함하고, 상기 전자기파는 레이저, 자외선 또는 이들의 조합을 포함할 수 있다.According to the concept of the present invention, the package film may include a discoloration layer sequentially layered and a release layer separable from the discoloration layer. At this time, the color change layer may include a thermosensitive material or a photosensitive material that reacts with electromagnetic waves, and the electromagnetic waves may include laser, ultraviolet rays, or a combination thereof.

상기 변색층은, 상기 전자기파를 반사하는 반사재들을 더 포함할 수 있다. 이때, 상기 감온성 물질 또는 상기 감광성 물질은 결정립들을 포함하는 결정 구조를 가지며, 상기 반사재들은 상기 결정립들 사이의 공간에 분산될 수 있다.The color change layer may further include reflectors for reflecting the electromagnetic waves. At this time, the thermosensitive material or the photosensitive material has a crystal structure including crystal grains, and the reflection materials can be dispersed in the space between the crystal grains.

상기 패키지 필름은, 상기 변색층 아래에 배치된 반사층을 더 포함할 수 있다. 이때, 상기 반사층은 상기 전자기파를 반사하는 반사재들(reflectors)을 포함할 수 있다.
The package film may further include a reflective layer disposed below the discolored layer. At this time, the reflection layer may include reflectors that reflect the electromagnetic waves.

본 발명에 따른 반도체 패키지는, 몰딩막 상에 변색층을 포함하는 마킹 필름을 적용함으로써, 몰딩막 아래의 반도체 칩을 보호함과 동시에 효율적으로 미킹 공정을 수행할 수 있다. 나아가, 상기 몰딩막의 두께가 감소될 수 있어, 상기 반도체 패키지 전체의 두께는 더 감소될 수 있다. 또한, 상기 마킹 필름을 통해 상기 반도체 패키지의 휨(warpage) 현상을 방지하고, 상기 반도체 패키지의 표면에 광택을 부여하며, 상기 반도체 패키지의 표면의 색을 자유롭게 조절할 수 있다.
The semiconductor package according to the present invention can protect the semiconductor chip under the molding film and efficiently perform the etching process by applying the marking film including the color change layer on the molding film. Furthermore, the thickness of the molding film can be reduced, so that the thickness of the entire semiconductor package can be further reduced. Also, warpage of the semiconductor package can be prevented through the marking film, gloss of the surface of the semiconductor package can be improved, and color of the surface of the semiconductor package can be freely adjusted.

도 1은 일반적인 마킹 공정을 나타내는 반도체 패키지의 단면도이다.
도 2는 본 발명의 실시예들에 따른 패키지 필름의 단면도이다.
도 3a 및 도 3b는 본 발명의 실시예들에 따른 마킹 공정을 순차적으로 나타내는 반도체 패키지의 단면도들이다.
도 4는 본 발명의 다른 실시예들에 따른 패키지 필름의 단면도이다.
도 5a 및 도 5b는 본 발명의 다른 실시예들에 따른 마킹 공정을 순차적으로 나타내는 반도체 패키지의 단면도들이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 반도체 패키지의 단면도들이다.
도 6e는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 7a 내지 도 7e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 반도체 패키지의 단면도들이다.
도 7e는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 8은 본 발명의 실시예들에 따른 반도체 패키지를 적용한 전자 장치의 시스템 블록도이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블록도이다.1 is a cross-sectional view of a semiconductor package showing a general marking process.
2 is a cross-sectional view of a package film according to embodiments of the present invention.
3A and 3B are sectional views of a semiconductor package sequentially illustrating a marking process according to embodiments of the present invention.
4 is a cross-sectional view of a package film according to another embodiment of the present invention.
5A and 5B are sectional views of a semiconductor package sequentially showing a marking process according to another embodiment of the present invention.
6A to 6E are sectional views of a semiconductor package sequentially illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.
6E is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.
7A to 7E are sectional views of a semiconductor package sequentially illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention.
7E is a cross-sectional view of a semiconductor package according to another embodiment of the present invention.
8 is a system block diagram of an electronic device to which a semiconductor package according to embodiments of the present invention is applied.
9 is a block diagram illustrating an example of an electronic device including a semiconductor package according to embodiments of the present invention.

본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. In order to fully understand the structure and effects of the present invention, preferred embodiments of the present invention will be described with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described below, but may be embodied in various forms and various modifications may be made. It will be apparent to those skilled in the art that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.In this specification, when an element is referred to as being on another element, it may be directly formed on another element, or a third element may be interposed therebetween. Further, in the drawings, the thickness of the components is exaggerated for an effective description of the technical content. The same reference numerals denote the same elements throughout the specification.

본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다. Embodiments described herein will be described with reference to cross-sectional views and / or plan views that are ideal illustrations of the present invention. In the drawings, the thicknesses of the films and regions are exaggerated for an effective description of the technical content. Thus, the regions illustrated in the figures have schematic attributes, and the shapes of the regions illustrated in the figures are intended to illustrate specific types of regions of the elements and are not intended to limit the scope of the invention. Although the terms first, second, third, etc. in the various embodiments of the present disclosure are used to describe various components, these components should not be limited by these terms. These terms have only been used to distinguish one component from another. The embodiments described and exemplified herein also include their complementary embodiments.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
The terminology used herein is for the purpose of illustrating embodiments and is not intended to be limiting of the present invention. In the present specification, the singular form includes plural forms unless otherwise specified in the specification. The terms "comprises" and / or "comprising" used in the specification do not exclude the presence or addition of one or more other elements.

도 1은 일반적인 마킹 공정을 나타내는 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package showing a general marking process.

도 1을 참조하면, 반도체 칩(110) 및 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 제공될 수 있다. 도 1은 일반적인 반도체 패키지의 단면의 일부만을 나타낸 것으로, 상기 반도체 칩(110) 및 상기 몰딩막(130)을 위주로 설명한다. 상기 반도체 칩(110)은 메모리 또는 비메모리 소자일 수 있다. 일 예로, 상기 반도체 칩(110)은 디램 또는 플래시 메모리 소자일 수 있다. 상기 몰딩막(130)은 상기 반도체 칩(110) 상에 제1 두께(T1)로 형성될 수 있다. 구체적으로, 상기 제1 두께(T1)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 상기 몰딩막(130)은 에폭시 몰딩 컴파운드(EMC)를 몰딩 수지로 하여 형성된 것일 수 있다.Referring to FIG. 1, a semiconductor chip 110 and a molding film 130 for molding the semiconductor chip 110 may be provided. FIG. 1 shows only a part of a cross section of a general semiconductor package, and the semiconductor chip 110 and the molding film 130 will be mainly described. The semiconductor chip 110 may be a memory or non-memory device. For example, the semiconductor chip 110 may be a DRAM or a flash memory device. The molding film 130 may be formed on the semiconductor chip 110 with a first thickness T1. Specifically, the first thickness T1 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. The molding film 130 may be formed using an epoxy molding compound (EMC) as a molding resin.

상기 몰딩막(130) 상에 마킹 공정이 수행될 수 있다. 상기 마킹 공정은 상기 몰딩막(130) 상에, 반도체 패키지의 정보를 표시하는 부분을 형성하는 것일 수 있다. 상기 마킹 공정은 정보를 표시하는 상기 부분을 상기 몰딩막(130)과 다른 색으로 구현함으로써, 사용자가 상기 부분을 식별가능하도록 할 수 있다. 일반적으로, 상기 마킹 공정은 레이저 또는 잉크젯을 이용하여 수행될 수 있으며, 도 1에는 레이저(50)를 이용한 마킹 공정을 예시하였다.A marking process may be performed on the molding film 130. The marking process may be performed on the molding film 130 to form a portion for displaying information of the semiconductor package. The marking process may implement the portion displaying information to a different color from the molding film 130, so that the user can identify the portion. In general, the marking process can be performed using a laser or an inkjet. FIG. 1 illustrates a marking process using the laser 50. FIG.

상기 몰딩막(130) 상에 직접 상기 레이저(50)를 조사하는 경우, 상기 레이저(50)에 의해 상기 몰딩막(130)이 부분적으로 녹으면서(melt), 리세스 영역(131)이 형성될 수 있다. 또한, 상기 레이저(50)의 에너지에 의해 상기 리세스 영역(131)의 주위로 열 변성 영역(132)이 형성될 수 있다. 만약, 상기 제1 두께(T1)가 충분히 두껍지 못하다면, 상기 레이저(50)로 인해 상기 반도체 칩(110)이 손상을 입을 수 있다.When the laser 50 is directly irradiated onto the molding film 130, the molding film 130 partially melts by the laser 50 to form the recess region 131 . In addition, the thermally-modified region 132 may be formed around the recess region 131 by the energy of the laser 50. [ If the first thickness T1 is not sufficiently thick, the semiconductor chip 110 may be damaged due to the laser 50. [

상기 반도체 칩(110)의 손상을 방지하기 위하여, 일반적으로 상기 제1 두께(T1)는 약 110μm일 수 있다. 만약, 상기 반도체 칩(110)과 패키지 기판(100)(미도시)을 전기적으로 연결하는 와이어(미도시)가 배치될 경우, 상기 와이어의 손상을 방지하기 위해 상기 제1 두께(T1)는 더 커질 수 있다. 이때, 상기 제1 두께(T1)는 약 150μm일 수 있다. 따라서, 상기 몰딩막(130) 상에 직접 레이저(50)를 조사하여 마킹 공정을 진행할 경우, 상기 몰딩막(130)의 두께가 두꺼워 짐으로써 패키지의 두께가 두꺼워지는 문제가 발생할 수 있다.
In order to prevent damage to the semiconductor chip 110, the first thickness T1 may generally be about 110 mu m. If a wire (not shown) for electrically connecting the semiconductor chip 110 to the package substrate 100 (not shown) is disposed, the first thickness T1 is more Can be large. At this time, the first thickness T1 may be about 150 mu m. Therefore, when the marking process is performed by irradiating the laser beam 50 directly onto the molding layer 130, the thickness of the molding layer 130 may become thick, which may cause a problem of thickening the package.

개념예Concept example 1 One

도 2는 본 발명의 실시예들에 따른 패키지 필름(PF)의 단면도이다.2 is a sectional view of a package film PF according to embodiments of the present invention.

도 2를 참조하면, 패키지 필름(PF)은 순차적으로 적층된 마킹 필름(MF) 및 베이스 필름(BF)을 포함할 수 있다. 상기 마킹 필름(MF)은 반사층(10), 및 상기 반사층(10) 상에 배치된 변색층(20)을 포함할 수 있다. 상기 베이스 필름(BF)은 상기 변색층(20) 상에 배치된 이형층(release layer, 30), 및 상기 이형층(30) 상에 배치된 베이스층(40)을 포함할 수 있다.Referring to FIG. 2, the package film PF may include a sequential stacked marking film MF and a base film BF. The marking film MF may include a reflective layer 10 and a discolored layer 20 disposed on the reflective layer 10. The base film BF may include a release layer 30 disposed on the discoloration layer 20 and a base layer 40 disposed on the release layer 30.

상기 반사층(10)은 전자기파를 반사하는 반사재들(reflectors)을 포함할 수 있다. 상기 전자기파는 레이저 또는 자외선일 수 있으며, 본 발명의 실시예들에서는 레이저(50)를 예시하였다(도 3b 참조). 상기 반사층(10)은, 상기 변색층(20)을 통하여 입사된 레이저(50)가 상기 반사층(10)을 통과하지 못하도록 반사할 수 있다. 일 예로, 상기 반사재들은 Sb2O3, BaSO4, (PbCO3)2·Pb(OH)2, TiO2, ZnO, ZnS, Al2O3, SiO2 또는 이들의 혼합물을 포함할 수 있다. 나아가, 상기 반사층(10)은 접착 물질을 더 포함할 수 있다. 이로써, 상기 반사층(10)은 접착층의 기능도 수행할 수 있다.The reflective layer 10 may include reflectors that reflect electromagnetic waves. The electromagnetic wave may be a laser or an ultraviolet ray, and the laser 50 is illustrated in the embodiments of the present invention (see FIG. 3B). The reflective layer 10 may reflect the laser 50 incident through the color layer 20 to prevent the laser 50 from passing through the reflective layer 10. For example, the reflectors may include Sb 2 O 3 , BaSO 4 , (PbCO 3 ) 2 .Pb (OH) 2 , TiO 2 , ZnO, ZnS, Al 2 O 3 , SiO 2 or mixtures thereof. Further, the reflective layer 10 may further include an adhesive material. Thus, the reflective layer 10 can also function as an adhesive layer.

상기 변색층(20)은, 상기 전자기파에 반응하는 감온성 물질(thermochromic material) 및/또는 감광성 물질(photochromic material)을 포함할 수 있다. 상기 감온성 물질 및/또는 상기 감광성 물질은 류코 염료(leuco dye)를 포함할 수 있다. 상기 감온성 물질은 전자 공여성 물질(electron donating material) 혹은 전자 수용성 물질(electron accepting material)의 공액계(conjugated system)로서, 특정 온도(예를 들어, 상온)에서 구조를 변경하여 색을 발현할 수 있다. 상기 감온성 물질은 가역적으로 발색하는 경우도 있으며, 발색조제(color developer)와 증감제(sensitizer), 또는 부가반응을 통해 비가역적인 발색도 유도할 수 있다.The color shift layer 20 may include a thermochromic material and / or a photochromic material that reacts with the electromagnetic wave. The thermosensitive material and / or the photosensitive material may include a leuco dye. The thermosensitive material is a conjugated system of an electron donating material or an electron accepting material and can change color at a specific temperature (for example, room temperature) have. The thermosensitive material may be reversibly colored, or irreversible color development may be induced through a color developer, a sensitizer, or an addition reaction.

예를 들어, 상기 류코 염료는 크산텐(xanthene) 류코 염료, 티오크산텐(thioxanthene) 류코 염료, 아크리딘(acridine) 류코 염료, 페녹사진(phenoxazine) 류코 염료, 페나진(phenazine) 류코 염료, 메로시아닌(merocyanine) 류코 염료, 티아진(thiazine) 류코 염료, 옥사진(oxazine) 류코 염료, 아진(azine) 류코 염료, 메틴(methane) 류코 염료, 아조(azo) 류코 염료, 피라졸린(pyrazoline) 류코 염료, 스틸벤(stilbene) 류코 염료, 쿠마린(coumarin) 류코 염료, 트리아릴메탄(triarylmethane) 류코 염료, 스피로피란(spiropyran) 류코 염료, 프탈라이드(phthalide) 류코 염료, 플루오란(fluoran) 류코 염료, 아크릴(acyl) 류코 염료, 오라민(auramine) 류코 염료, 로다민-락탐(rhodamine-lactam) 류코 염료, 크로멘(chromene) 류코 염료, 퀴닌(quinine) 류코 염료, 아미노 히드로시나믹 산(amino hydrocinnamic acid) 류코 염료, 2-(p-hydroxyphenyl)-4,5-diphenylimidazole 류코 염료, 인다논(indanone) 류코 염료, 인다민(indamine) 류코 염료, 히드라진(hydrazine) 류코 염료, 인디고이드(indigoid) 류코 염료, amino-2,3-dihydroanthraquinone 류코 염료, tetrahalo-p,p'-biphenol 류코 염료, 페닐에틸 아닐린(phenylethyl aniline) 류코 염료, 또는 이들의 혼합물을 포함할 수 있다.For example, the leuco dyes may be selected from the group consisting of xanthene leuco dyes, thioxanthene leuco dyes, acridine leuco dyes, phenoxazine leuco dyes, phenazine leuco dyes, Azo leuco dyes, azo leuco dyes, pyrazoline dyes, thiazine leuco dyes, oxazine leuco dyes, azine leuco dyes, methane leuco dyes, azo leuco dyes, pyrazoline dyes, (Stilbene) leuco dyes, coumarin leuco dyes, triarylmethane leuco dyes, spiropyran leuco dyes, phthalide leuco dyes, fluoran leuco dyes, stilbene leuco dyes, Dyes, acyl leuco dyes, auramine leuco dyes, rhodamine-lactam leuco dyes, chromene leuco dyes, quinine leuco dyes, amino hydroxamic acids ( amino hydrocinnamic acid) leuco dyes, 2- (p-hydroxyphenyl) -4,5-diph indanone leuco dyes, indamine leuco dyes, hydrazine leuco dyes, indigoid leuco dyes, amino-2,3-dihydroanthraquinone leuco dyes, tetrahalo-p, p '-biphenol leuco dyes, phenylethyl aniline leuco dyes, or mixtures thereof.

상기 변색층(20)은 다양한 색을 구현하기 위해 발색조제(color developer)를 더 포함할 수 있다. 상기 발색조제는 크리스탈 바이올렛 락톤(crystal violet lactone), 말라카이트 그린 락톤(malachite green lactone), 비스-인돌일 프탈라이드 염료(bis-indolyl phthalide dye), 디아미노 플루오란 염료(diamino fluoran dye) 또는 크산텐 염료(xanthene dye)를 포함할 수 있다. 상기 발색조제를 통해 상기 변색층(20)의 색을 자유롭게 조절함으로써, 사용자에게 심미감을 부여할 수 있다.The discoloration layer 20 may further include a color developer to realize various colors. The coloring aid may be selected from the group consisting of crystal violet lactone, malachite green lactone, bis-indolyl phthalide dye, diaminofuran dye, Dye (xanthene dye). By adjusting the color of the discoloration layer 20 through the color forming auxiliary agent freely, it is possible to give a sense of aesthetics to the user.

상기 변색층(20)은 광 안정제(light stabilizer) 및/또는 증감제(sensitizer)를 더 포함할 수 있다. 상기 광 안정제를 통해 상기 감온성 물질 및/또는 상기 감광성 물질의 안정성을 높일 수 있다. 상기 증감제를 통해 상기 변색층(20)의 발색 온도를 조절하거나 변색 효율을 증가시킬 수 있다.The discoloration layer 20 may further include a light stabilizer and / or a sensitizer. The stability of the thermosensitive material and / or the photosensitive material can be enhanced through the light stabilizer. The coloring temperature of the color shift layer 20 can be controlled or the color fading efficiency can be increased through the sensitizer.

본 실시예에서, 상기 감온성 물질 및/또는 상기 감광성 물질은 제1 결정립들(crystal gains, 21)을 포함하는 결정 구조를 가질 수 있다. 상기 제1 결정립들(21)은 상기 변색층(20) 내에 균일하게 분산되어 있을 수 있다.In the present embodiment, the temperature-sensitive material and / or the photosensitive material may have a crystal structure including first crystal gains. The first crystal grains 21 may be uniformly dispersed in the discoloration layer 20.

일 예로, 상기 변색층(20)은, 상기 감온성 물질 및/또는 상기 감광성 물질을 통해 표면 광택을 가질 수 있다. 다른 예로, 상기 변색층(20)은 추가적으로 광택제를 더 포함함으로써, 표면에 광택을 가질 수 있다. 나아가, 상기 변색층(20)은 보강재들(reinforcements)을 포함할 수 있다. 이로써, 상기 마킹 필름(MF)의 기계적 강도(예를 들어, 인장 강도 등)를 향상시킬 수 있다. 일 예로, 상기 보강재들은 유리섬유일 수 있다. 다른 실시예로, 도시되진 않았으나, 상기 마킹 필름(MF)은 기계적 강도 향상을 위한 보강층(미도시)을 더 포함할 수 있고, 상기 보강재들은 상기 보강층 내에 포함될 수 있다.For example, the color shift layer 20 may have a surface gloss through the thermosensitive material and / or the photosensitive material. As another example, the color discoloration layer 20 may further include a polishing agent, so that it may have gloss on the surface. Further, the discoloration layer 20 may include reinforcements. As a result, the mechanical strength (for example, tensile strength, etc.) of the marking film MF can be improved. In one example, the reinforcements may be glass fibers. In another embodiment, although not shown, the marking film MF may further include a reinforcing layer (not shown) for improving mechanical strength, and the reinforcing materials may be included in the reinforcing layer.

상기 반사층(10) 및 상기 변색층(20)의 두께의 합, 즉 상기 마킹 필름(MF)의 두께는 제2 두께(T2)를 가질 수 있다. 일 예로, 상기 제2 두께(T2)는 5μm 내지 40μm일 수 있다. 상기 반사층(10) 및 상기 변색층(20)은 열경화성 수지를 이용하여 형성될 수 있다. 일예로, 상기 열경화성 수지는 페놀수지, 요소수지, 멜라민수지, 에폭시수지, 폴리에스터수지, 또는 이들의 혼합물일 수 있다.The sum of the thicknesses of the reflective layer 10 and the discoloration layer 20, that is, the thickness of the marking film MF may have a second thickness T2. For example, the second thickness T2 may be between 5 탆 and 40 탆. The reflective layer 10 and the discoloration layer 20 may be formed using a thermosetting resin. For example, the thermosetting resin may be a phenol resin, a urea resin, a melamine resin, an epoxy resin, a polyester resin, or a mixture thereof.

상기 이형층(30)은 상기 베이스 필름(BF)이 상기 마킹 필름(MF)으로부터 분리될 수 있도록 할 수 있다. 상기 이형층(30)은 실리콘계 이형제, 에폭시계 이형제 또는 불소계 이형제를 포함할 수 있으며, 특별히 제한되는 것은 아니다.The release layer 30 may allow the base film BF to be separated from the marking film MF. The release layer 30 may include a silicon-based release agent, an epoxy-based release agent, and a fluorine-based release agent, and is not particularly limited.

상기 베이스층(40)은 상기 패키지 필름(PF) 전체를 지지할 수 있다. 일 예로, 상기 베이스 필름(BF)은 폴리에틸렌 테레프타레이트(polyethylene Terephthalate), 폴리에틸렌(polyethylene), 폴리프로필렌(polypropylene), 폴리메틸메타클릴레이트(poly methyl methacrylate), 폴리카보네이트(polycarbonate), 폴리우레탄(polyurethane), 또는 이들의 혼합물일 수 있으며, 특별히 제한되는 것은 아니다.The base layer 40 may support the entire package film PF. For example, the base film (BF) may include at least one selected from the group consisting of polyethylene terephthalate, polyethylene, polypropylene, poly methyl methacrylate, polycarbonate, polyurethane, or a mixture thereof, and is not particularly limited.

본 실시예에 따른 상기 패키지 필름(PF)은 반도체 패키지 상에 적용될 수 있다. 이때, 상기 마킹 필름(MF)이 상기 패키지 필름(PF)으로부터 상기 반도체 패키지 상으로 전사될 수 있다. 이에 대한 상세한 설명은 후술한다.
The package film PF according to the present embodiment can be applied on a semiconductor package. At this time, the marking film MF can be transferred from the package film PF onto the semiconductor package. A detailed description thereof will be described later.

도 3a 및 도 3b는 본 발명의 실시예들에 따른 마킹 공정을 순차적으로 나타내는 반도체 패키지의 단면도들이다.3A and 3B are sectional views of a semiconductor package sequentially illustrating a marking process according to embodiments of the present invention.

도 3a를 참조하면, 반도체 칩(110) 및 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 제공될 수 있다. 도 3a 및 도 3b는 본 발명의 실시예들에 따른 반도체 패키지의 단면의 일부만을 나타낸 것으로, 상기 반도체 칩(110) 및 상기 몰딩막(130)을 위주로 설명한다. 상기 반도체 칩(110) 및 상기 몰딩막(130)에 대한 설명은 앞서 도 1을 참조하여 설명한 것과 유사할 수 있다.3A, a semiconductor chip 110 and a molding film 130 for molding the semiconductor chip 110 may be provided. 3A and 3B show only a part of a cross section of a semiconductor package according to embodiments of the present invention, and the semiconductor chip 110 and the molding film 130 will be mainly described. The description of the semiconductor chip 110 and the molding film 130 may be similar to that described with reference to FIG.

상기 몰딩막(130) 상에 앞서 도 2를 참조하여 설명한 패키지 필름(PF)이 제공될 수 있다. 반사층(10)은 접착 물질을 포함할 수 있으므로, 상기 패키지 필름(PF)은 상기 반사층(10)을 통해 상기 몰딩막(130)의 상면과 접착될 수 있다.The package film PF described above with reference to FIG. 2 may be provided on the molding film 130. Since the reflective layer 10 may include an adhesive material, the package film PF may be adhered to the upper surface of the molding film 130 through the reflective layer 10.

도 3b를 참조하면, 상기 패키지 필름(PF)의 베이스 필름(BF)이 마킹 필름(MF)으로부터 분리될 수 있다. 즉, 상기 마킹 필름(MF)이 상기 몰딩막(130) 상에 전사(transfer)될 수 있다. 구체적으로, 상기 베이스 필름(BF) 하부의 이형층(30)을 통해, 상기 베이스 필름(BF)과 상기 마킹 필름(MF)은 서로 용이하게 분리될 수 있다.Referring to FIG. 3B, the base film BF of the package film PF may be separated from the marking film MF. That is, the marking film MF can be transferred onto the molding film 130. Specifically, the base film (BF) and the marking film (MF) can be easily separated from each other through the release layer (30) under the base film (BF).

이어서, 상기 마킹 필름(MF) 상에 전자기파가 조사될 수 있다. 일 예로, 상기 전자기파는 레이저(50)일 수 있다. 상기 레이저(50)가 조사된 영역 아래의 감온성 물질 및/또는 감광성 물질은, 상기 레이저(50)에 의해 반응하여 색이 변할 수 있다. 즉, 제1 결정립들(21)로부터 변색 결정립들이 형성될 수 있다. 이로써, 사용자가 식별가능한 변색 영역(CP)이 상기 변색층(20) 내에 형성될 수 있다. 도시되진 않았지만, 평면적 관점에서, 상기 변색 영역(CP)은 반도체 패키지의 정보를 표시할 수 있다. 상기 레이저(50)를 사용하는 경우, 특정 영역에만 전자기파 에너지를 전달할 수 있으므로, 상기 변색 영역(CP)을 용이하게 형성할 수 있다.Then, electromagnetic waves may be irradiated onto the marking film MF. In one example, the electromagnetic wave may be a laser 50. The thermosensitive material and / or the photosensitive material under the region irradiated with the laser 50 may be changed in color by the reaction with the laser 50. That is, discoloring grains may be formed from the first crystal grains 21. Thereby, a discolorable color region (CP) which can be discriminated by the user can be formed in the discoloration layer (20). Although not shown, from a plan viewpoint, the color change area CP can display information of the semiconductor package. When the laser 50 is used, electromagnetic wave energy can be transmitted only to a specific region, so that the color change region CP can be easily formed.

조사된 상기 레이저(50)는 상기 변색층(20)의 반응을 유도할 뿐, 상기 반사층(10)에 의해 반사되어 상기 반사층(10)을 투과하지 못할 수 있다. 따라서, 상기 몰딩막(130) 및 상기 반도체 칩(110)에는 상기 레이저(50)의 에너지가 전달되지 않을 수 있다. 본 실시예의 몰딩막(130)은 제3 두께(T3)로 형성될 수 있으며, 이는 도 1에서 설명한 제1 두께(T1)보다 더 작을 수 있다. 즉, 도 1에서와는 달리, 상기 몰딩막(130)은 레이저(50)에 의해 손상을 받지 않기 때문에, 상기 제3 두께(T3)는 감소될 수 있다.The irradiated laser 50 may induce a reaction of the color change layer 20 and may not be reflected by the reflection layer 10 and transmit the reflection layer 10. Therefore, energy of the laser 50 may not be transmitted to the molding film 130 and the semiconductor chip 110. The molding film 130 of this embodiment may be formed with a third thickness T3, which may be smaller than the first thickness T1 described in FIG. 1, since the molding film 130 is not damaged by the laser 50, the third thickness T3 can be reduced.

구체적으로, 상기 제3 두께(T3)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 일예로, 상기 제3 두께(T3)는 1μm 내지 40μm일 수 있다. 만약, 상기 반도체 칩(110)과 패키지 기판(100)(미도시)을 전기적으로 연결하는 와이어(미도시)가 배치될 경우, 상기 와이어의 손상을 방지하기 위해 상기 제3 두께(T3)는 더 커질 수 있다. 이때, 상기 제3 두께(T3)는 50μm 내지 150μm일 수 있다. 즉, 본 실시예들에 따른 반도체 패키지에 있어서 상기 몰딩막(130)의 두께는, 도 1을 참조하여 설명한 일반적인 반도체 패키지의 몰딩막(130) 두께에 비해, 현저히 감소될 수 있다.The third thickness T3 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. [ For example, the third thickness T3 may be between 1 μm and 40 μm. If a wire (not shown) for electrically connecting the semiconductor chip 110 and the package substrate 100 (not shown) is arranged, the third thickness T3 may be more Can be large. At this time, the third thickness T3 may be 50 to 150 mu m. That is, in the semiconductor package according to the present embodiments, the thickness of the molding film 130 can be significantly reduced compared to the thickness of the molding film 130 of the general semiconductor package described with reference to FIG.

본 실시예들에 따른 반도체 패키지는, 상기 마킹 필름(MF)을 상기 몰딩막(130) 상에 적용함으로써, 상기 반도체 칩(110)을 보호함과 동시에 효율적으로 미킹 공정을 수행할 수 있다. 상기 몰딩막(130)의 두께는 감소되므로, 상기 반도체 패키지의 전체 두께는 더 감소될 수 있다. 또한, 상기 변색층(20)은, 이의 두께를 늘리거나 보강재들을 첨가함으로써, 상기 마킹 필름(MF)의 기계적 강도를 증가시킬 수 있다. 이로써, 상기 마킹 필름(MF)이 반도체 패키지의 휨(warpage) 현상을 방지할 수 있다. 또한, 상기 변색층(20) 내의 감온성 물질 및/또는 감광성 물질을 조절함으로써, 상기 반도체 패키지 표면에 광택을 부여할 수 있고, 또한 상기 변색층(20) 및 상기 변색 영역(CP)의 색을 자유롭게 조절할 수 있다. 따라서, 사용자에게 심미감을 부여할 수도 있다.
The semiconductor package according to the present embodiments can protect the semiconductor chip 110 and efficiently perform the etching process by applying the marking film MF on the molding film 130. [ Since the thickness of the molding film 130 is reduced, the overall thickness of the semiconductor package can be further reduced. In addition, the discoloration layer 20 can increase the mechanical strength of the marking film MF by increasing its thickness or adding stiffeners. As a result, the marking film MF can prevent warpage of the semiconductor package. It is also possible to impart gloss to the surface of the semiconductor package by controlling the temperature sensitive material and / or the photosensitive material in the color shift layer 20 and to freely color the color shift layer 20 and the color shift area CP Can be adjusted. Therefore, a sense of beauty can be given to the user.

개념예Concept example 2 2

도 4는 본 발명의 다른 실시예들에 따른 패키지 필름(PF)의 단면도이다. 본 실시예에서는, 앞서 도 2를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 본 발명의 개념 및 일 실시예를 설명하기 위한 패키지 필름(PF)과 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.4 is a cross-sectional view of a package film PF according to another embodiment of the present invention. In the present embodiment, the detailed description of the technical features overlapping with those described with reference to FIG. 2 will be omitted, and the differences will be described in detail. The same reference numerals as those of the package film PF for describing the concept and the embodiment of the present invention can be provided earlier.

도 4를 참조하면, 패키지 필름(PF)은 순차적으로 적층된 마킹 필름(MF) 및 베이스 필름(BF)을 포함할 수 있다. 상기 마킹 필름(MF)은 변색층(20)을 포함하는 단일층일 수 있다. 즉, 반사층(10)은 생략될 수 있다(도 2 참조). 상기 베이스 필름(BF)은 상기 마킹 필름(MF) 상에 배치된 이형층(30), 및 상기 이형층(30) 상에 배치된 베이스층(40)을 포함할 수 있다.Referring to FIG. 4, the package film PF may include a sequential stacked marking film MF and a base film BF. The marking film MF may be a single layer including the discoloration layer 20. That is, the reflective layer 10 may be omitted (see FIG. 2). The base film BF may include a release layer 30 disposed on the marking film MF and a base layer 40 disposed on the release layer 30. [

상기 마킹 필름(MF)은 전자기파를 반사하는 반사재들을 더 포함할 수 있다. 상기 반사재들은, 상기 마킹 필름(MF)을 통하여 입사된 상기 전자기파가 상기 마킹 필름(MF)을 완전히 통과하지 못하도록 반사할 수 있다. 일 예로, 상기 반사재들은 Sb2O3, BaSO4, (PbCO3)2·Pb(OH)2, TiO2, ZnO, ZnS, Al2O3, SiO2 또는 이들의 혼합물을 포함할 수 있다.The marking film MF may further include reflectors that reflect electromagnetic waves. The reflectors may reflect the electromagnetic wave incident through the marking film MF so as not to pass the marking film MF completely. For example, the reflectors may include Sb 2 O 3 , BaSO 4 , (PbCO 3 ) 2 .Pb (OH) 2 , TiO 2 , ZnO, ZnS, Al 2 O 3 , SiO 2 or mixtures thereof.

상기 마킹 필름(MF) 내의 감온성 물질 및/또는 감광성 물질은 제1 결정립들(21)을 포함하는 결정 구조를 가질 수 있다. 또한, 상기 반사재들은 제2 결정립들(11)을 포함하는 결정 구조를 가질 수 있다. 이때, 상기 제1 결정립들(21)은 그들 사이의 공간을 가지며 상기 마킹 필름(MF) 내에 균일하게 분산될 수 있으며, 상기 제2 결정립들(11)은 상기 공간 사이에 분산될 수 있다.The thermosensitive material and / or photosensitive material in the marking film MF may have a crystal structure including the first crystal grains 21. Further, the reflective members may have a crystal structure including the second crystal grains 11. At this time, the first crystal grains 21 have a space therebetween and can be uniformly dispersed in the marking film MF, and the second crystal grains 11 can be dispersed between the spaces.

본 실시예에서는, 도 2를 참조하여 설명한 변색층(20) 및 반사층(10)을 하나의 층으로 결합하여, 상기 마킹 필름(MF)을 단일층으로 구성할 수 있다. 이로써, 상기 마킹 필름(MF)이 보다 얇아질 수 있다. 구체적으로, 상기 마킹 필름(MF)은 제4 두께(T4)를 가질 수 있다. 상기 제4 두께(T4)는 5μm 내지 30μm일 수 있다.
In this embodiment, the coloring layer 20 and the reflective layer 10 described with reference to FIG. 2 are combined into a single layer so that the marking film MF can be composed of a single layer. As a result, the marking film MF can be made thinner. Specifically, the marking film MF may have a fourth thickness T4. The fourth thickness T4 may be between 5 and 30 mu m.

도 5a 및 도 5b는 본 발명의 다른 실시예들에 따른 마킹 공정을 순차적으로 나타내는 반도체 패키지의 단면도들이다. 본 실시예에서는, 앞서 도 3a 및 도 3b를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 본 발명의 개념 및 일 실시예를 설명하기 위한 반도체 패키지와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.5A and 5B are sectional views of a semiconductor package sequentially showing a marking process according to another embodiment of the present invention. In the present embodiment, detailed description of technical features overlapping with those described above with reference to FIGS. 3A and 3B will be omitted, and differences will be described in detail. The same reference numerals as those of the semiconductor package for describing the concept and the embodiment of the present invention can be provided before.

도 5a를 참조하면, 반도체 칩(110) 및 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 제공될 수 있다. 도 5a 및 도 5b은 본 발명의 다른 실시예들에 따른 반도체 패키지의 단면의 일부만을 나타낸 것으로, 상기 반도체 칩(110) 및 상기 몰딩막(130)을 위주로 설명한다. 상기 반도체 칩(110) 및 상기 몰딩막(130)에 대한 설명은 앞서 도 1을 참조하여 설명한 것과 유사할 수 있다.Referring to FIG. 5A, a semiconductor chip 110 and a molding film 130 for molding the semiconductor chip 110 may be provided. 5A and 5B show only a part of a cross section of a semiconductor package according to another embodiment of the present invention, and the semiconductor chip 110 and the molding film 130 will be mainly described. The description of the semiconductor chip 110 and the molding film 130 may be similar to that described with reference to FIG.

상기 몰딩막(130) 상에 앞서 도 4를 참조하여 설명한 패키지 필름(PF)이 제공될 수 있다. 상기 패키지 필름(PF)은 마킹 필름(MF)을 통해 상기 몰딩막(130)의 상면과 접착될 수 있다.The package film PF described above with reference to FIG. 4 may be provided on the molding film 130. The package film PF may be adhered to the upper surface of the molding film 130 through the marking film MF.

도 5b를 참조하면, 상기 패키지 필름(PF)의 베이스 필름(BF)이 마킹 필름(MF)으로부터 분리될 수 있다. 이어서, 상기 마킹 필름(MF) 상에 전자기파가 조사될 수 있다. 일 예로, 상기 전자기파는 레이저(50)일 수 있다. 상기 레이저(50)가 조사된 영역 아래의 제1 결정립들(21)로부터 변색 결정립들이 형성될 수 있다. 이로써, 사용자가 식별가능한 변색 영역(CP)이 상기 마킹 필름(MF) 내에 형성될 수 있다.Referring to FIG. 5B, the base film BF of the package film PF may be separated from the marking film MF. Then, electromagnetic waves may be irradiated onto the marking film MF. In one example, the electromagnetic wave may be a laser 50. The discoloration grains may be formed from the first crystal grains 21 under the region irradiated with the laser 50. [ Thereby, a discoloring area CP which can be identified by the user can be formed in the marking film MF.

조사된 상기 레이저(50)는 상기 마킹 필름(MF) 내 반사재들의 제2 결정립들(11)에 의해 반사되어, 상기 마킹 필름(MF)을 완전히 투과하지 못할 수 있다. 따라서, 상기 몰딩막(130) 및 상기 반도체 칩(110)에는 상기 레이저(50)의 에너지가 전달되지 않을 수 있다.
The irradiated laser 50 may be reflected by the second crystal grains 11 of the reflective materials in the marking film MF and may not be able to completely transmit the marking film MF. Therefore, energy of the laser 50 may not be transmitted to the molding film 130 and the semiconductor chip 110.

실시예Example 1 One

도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 반도체 패키지의 단면도들이다. 본 실시예에서는, 하나의 반도체 칩이 실장된 하나의 패키지 기판(100)이 예시되었지만, 이는 도면 크기에 의해 제한하여 나타낸 것이고, 복수개의 반도체 칩들이 실장된 패키지 기판(100)에 대해서도 동일하게 적용될 수 있다. 이 경우, 최종적으로 커팅 공정을 통해 반도체 패키지가 제조될 수 있다.6A to 6E are sectional views of a semiconductor package sequentially illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention. In this embodiment, one package substrate 100 on which one semiconductor chip is mounted is illustrated, but this is limited by the size of the drawing, and the same applies to the package substrate 100 on which a plurality of semiconductor chips are mounted . In this case, the semiconductor package can be finally manufactured through the cutting process.

도 6a를 참조하면, 반도체 칩(110)이 실장된 패키지 기판(100)이 제공될 수 있다. 상기 패키지 기판(100)은 서로 대향되는 상면(100a)과 바닥면(100b)을 포함할 수 있다. 상기 패키지 기판(100)은 단층 혹은 다층의 인쇄 회로 기판(PCB) 또는 세라믹 기판일 수 있다. 일 예로, 도시되진 않았지만, 상기 패키지 기판(100)은 그의 내부 및 표면에 구리로 이루어진 배선 패턴(미도시) 내지 상부 단자들(140) 등이 형성될 수 있다. 상기 상부 단자들(140)은 상기 상면(100a) 상에 형성될 수 있다. 나아가, 상기 패키지 기판(100)의 상기 상면(100a) 및 상기 바닥면(100b)을 둘러싸며, 상기 배선 패턴(미도시) 및 상기 상부 단자들(140) 등을 보호하는 보호막(미도시)이 형성될 수 있다.Referring to FIG. 6A, a package substrate 100 on which the semiconductor chip 110 is mounted may be provided. The package substrate 100 may include a top surface 100a and a bottom surface 100b facing each other. The package substrate 100 may be a single-layer or multi-layer printed circuit board (PCB) or a ceramic substrate. For example, although not shown, the package substrate 100 may have wiring patterns (not shown) to upper terminals 140 formed of copper on the inside and the surface thereof. The upper terminals 140 may be formed on the upper surface 100a. Further, a protective film (not shown) for protecting the wiring patterns (not shown) and the upper terminals 140 and the like, which surrounds the upper surface 100a and the lower surface 100b of the package substrate 100, .

상기 반도체 칩(110)은 그의 바닥면이 상기 패키지 기판(100)의 상기 상면(100a)을 바라보도록 실장될 수 있다. 상기 반도체 칩(110)은 메모리 또는 비메모리 소자일 수 있다. 일 예로, 상기 반도체 칩(110)은 디램 또는 플래시 메모리 소자일 수 있다.The semiconductor chip 110 may be mounted such that the bottom surface thereof faces the upper surface 100a of the package substrate 100. The semiconductor chip 110 may be a memory or non-memory device. For example, the semiconductor chip 110 may be a DRAM or a flash memory device.

상기 반도체 칩(110)의 상면 상에는 칩 접속 단자들(145)이 배치될 수 있다. 본 실시예에서, 상기 반도체 칩(110)은 상기 패키지 기판(100) 상에 와이어 본딩 방식으로 실장될 수 있다. 이로써, 상기 칩 접속 단자들(145)과 상기 상부 단자들(140)은 와이어들(150)로 연결될 수 있다. 상기 반도체 칩(110)과 상기 패키지 기판(100) 사이는 언더필수지막(120)으로 채워질 수 있다.Chip connection terminals 145 may be disposed on the upper surface of the semiconductor chip 110. In this embodiment, the semiconductor chip 110 may be mounted on the package substrate 100 in a wire bonding manner. Thus, the chip connection terminals 145 and the upper terminals 140 can be connected with the wires 150. [ Between the semiconductor chip 110 and the package substrate 100, the underfill 120 may be filled.

도 6b를 참조하면, 상기 반도체 칩(110)이 실장된 상기 패키지 기판(100)이 하부 몰드(200) 상에 제공될 수 있다. 상기 패키지 기판(100)은 상기 하부 몰드(200)의 안착부(205) 상에 배치될 수 있다.Referring to FIG. 6B, the package substrate 100 on which the semiconductor chip 110 is mounted may be provided on the lower mold 200. The package substrate 100 may be disposed on the seating portion 205 of the lower mold 200.

패키지 필름(PF)이 상부 몰드(210) 아래에 제공될 수 있다. 상기 패키지 필름(PF)은 앞서 도 2 또는 도 4를 통해 설명한 패키지 필름(PF)과 동일할 수 있다. 상기 패키지 필름(PF)은 베이스 필름(BF) 및 마킹 필름(MF)을 포함할 수 있다. 상기 상부 몰드(210)는 감압부들(215)을 포함할 수 있다. 상기 감압부들(215)을 통해 상기 상부 몰드(210)에 진공(VC)이 가해질 수 있다. 구체적으로, 도시되진 않았지만, 상기 상부 몰드(210) 아래에 제공된 상기 패키지 필름(PF)에 열처리가 수행될 수 있다. 열처리를 통해 상기 패키지 필름(PF)은 변형될 수 있으며, 이때 상기 진공(VC)에 의해 상기 패키지 필름(PF)은 상기 상부 몰드(210)의 내측벽을 감쌀 수 있다.A package film PF may be provided under the upper mold 210. The package film PF may be the same as the package film PF described above with reference to FIG. 2 or FIG. The package film (PF) may include a base film (BF) and a marking film (MF). The upper mold 210 may include pressure sensitive portions 215. Vacuum (VC) may be applied to the upper mold 210 through the depressurizing portions 215. Specifically, although not shown, a heat treatment may be performed on the package film PF provided under the upper mold 210. The package film PF may be deformed through heat treatment, and the package film PF may cover the inner wall of the upper mold 210 by the vacuum VC.

도 6c를 참조하면, 상기 상부 몰드(210)와 상기 하부 몰드(200)가 결합될 수 있다. 이와 함께, 상기 패키지 기판(100)을 덮으면서 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 형성될 수 있다. 구체적으로, 상기 상부 몰드(210)와 상기 하부가 결합되어 형성된 내부 공간(S)으로 몰딩 수지를 제공할 수 있다. 일 예로, 상기 몰딩 수지는 에폭시 몰딩 컴파운드(EMC)일 수 있다. 상기 몰딩 수지는, 상기 상부 몰드(210)에 제공된 진공(VC)으로 인해 상기 내부 공간(S)이 감압됨으로써, 상기 내부 공간(S) 내로 제공될 수 있다. 상기 몰딩막(130)은 제5 두께(T5)를 갖도록 형성될 수 있다. 상기 제5 두께(T5)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 상기 제5 두께(T5)는 50μm 내지 150μm일 수 있다.Referring to FIG. 6C, the upper mold 210 and the lower mold 200 may be combined. In addition, a molding film 130 for molding the semiconductor chip 110 may be formed while covering the package substrate 100. Specifically, the molding resin may be provided in the inner space S formed by coupling the upper mold 210 and the lower portion. For example, the molding resin may be an epoxy molding compound (EMC). The molding resin may be provided in the inner space S by depressurizing the inner space S due to the vacuum VC provided in the upper mold 210. [ The molding film 130 may be formed to have a fifth thickness T5. The fifth thickness T5 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. The fifth thickness (T5) may be 50 [mu] m to 150 [mu] m.

도 6d를 참조하면, 상기 패키지 기판(100)으로부터 상기 상부 몰드(210) 및 상기 하부 몰드(200)가 분리될 수 있다. 상기 상부 몰드(210)가 분리됨과 동시에, 상기 베이스 필름(BF)이 상기 몰딩막(130)으로부터 분리될 수 있다. 이로써, 상기 몰딩막(130) 상에 마킹 필름(MF)이 형성될 수 있다. 구체적으로, 앞서 도 3b 또는 도 5b를 참조하여 설명한 바와 같이, 상기 베이스 필름(BF) 하부의 이형층(30)을 통해 상기 베이스 필름(BF)과 상기 마킹 필름(MF)이 분리되고, 상기 마킹 필름(MF)은 상기 몰딩막(130) 상에 남을 수 있다.Referring to FIG. 6D, the upper mold 210 and the lower mold 200 may be separated from the package substrate 100. The base film BF can be separated from the molding film 130 while the upper mold 210 is detached. Thus, the marking film MF can be formed on the molding film 130. 3B or 5B, the base film BF and the marking film MF are separated from each other through the release layer 30 under the base film BF, The film MF may remain on the molding film 130.

도 6e를 참조하면, 상기 마킹 필름(MF) 상에 레이저(50)를 조사하여 변색 영역들(CP)이 형성될 수 있다. 도 3b 또는 도 5b를 참조하여 설명한 바와 같이, 상기 마킹 필름(MF) 내의 변색층(20)은 감온성 물질 및/또는 감광성 물질을 포함할 수 있다. 상기 레이저(50)가 조사된 영역 아래의 상기 감온성 물질 및/또는 상기 감광성 물질은 상기 레이저(50)에 의해 반응하여 색이 변할 수 있다. 이로써, 사용자가 식별가능한 변색 영역들(CP)이 상기 마킹 필름(MF) 내에 형성될 수 있다. 도시되진 않았지만, 평면적 관점에서, 상기 변색 영역들(CP)은 반도체 패키지의 정보를 표시할 수 있다.
Referring to FIG. 6E, discoloring areas CP may be formed by irradiating a laser 50 onto the marking film MF. As described above with reference to FIG. 3B or FIG. 5B, the discoloration layer 20 in the marking film MF may include a thermosensitive material and / or a photosensitive material. The thermosensitive material and / or the photosensitive material under the region irradiated with the laser 50 may be changed in color by the reaction with the laser 50. Thereby, discoloring areas CP which can be identified by the user can be formed in the marking film MF. Although not shown, from the plan viewpoint, the color change regions CP can display information of the semiconductor package.

도 6e는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.6E is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 6e를 참조하면, 패키지 기판(100) 상에 반도체 칩(110)이 실장될 수 있다. 상기 패키지 기판(100)을 덮을 덮으며 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 배치될 수 있다. 상기 반도체 칩(110)과 상기 패키지 기판(100) 사이는 언더필수지막(120)으로 채워질 수 있다. 상기 패키지 기판(100)과 상기 반도체 칩(110)을 와이어들(150)이 전기적으로 연결할 수 있다. 상기 패키지 기판(100), 상기 반도체 칩(110), 상기 언더필수지막(120) 및 상기 와이어들(150)에 대한 구체적인 설명은, 앞서 도 6a에서 설명한 바와 동일할 수 있다.Referring to FIG. 6E, the semiconductor chip 110 may be mounted on the package substrate 100. A molding film 130 covering the package substrate 100 and molding the semiconductor chip 110 may be disposed. Between the semiconductor chip 110 and the package substrate 100, the underfill 120 may be filled. The wires 150 can electrically connect the package substrate 100 and the semiconductor chip 110 to each other. A detailed description of the package substrate 100, the semiconductor chip 110, the underfill film 120, and the wires 150 may be the same as that described above with reference to FIG. 6A.

상기 몰딩막(130)은 에폭시 몰딩 컴파운드(EMC)로 형성될 수 있다. 상기 몰딩막(130)은 제5 두께(T5)를 가질 수 있다. 구체적으로, 상기 제5 두께(T5)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 상기 제5 두께(T5)는 50μm 내지 150μm일 수 있다.The molding film 130 may be formed of an epoxy molding compound (EMC). The molding film 130 may have a fifth thickness T5. The fifth thickness T5 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. [ The fifth thickness (T5) may be 50 [mu] m to 150 [mu] m.

상기 몰딩막(130) 상에 마킹 필름(MF)이 배치될 수 있다. 상기 마킹 필름(MF)은 앞서 도 2 또는 도 4를 참조하여 설명한 패키지 필름(PF)의 마킹 필름(MF)과 동일할 수 있다. 상기 마킹 필름(MF) 내의 변색층(20)은 감온성 물질 및/또는 감광성 물질을 포함할 수 있다. 레이저(50)가 조사된 영역 아래의 상기 감온성 물질 및/또는 상기 감광성 물질은 상기 레이저(50)에 의해 반응하여 색이 변할 수 있다. 이로써, 상기 마킹 필름(MF)은 사용자가 식별가능한 변색 영역들(CP)을 포함할 수 있다.
The marking film MF may be disposed on the molding film 130. The marking film MF may be the same as the marking film MF of the package film PF described above with reference to FIG. 2 or FIG. The discoloration layer 20 in the marking film MF may include a thermosensitive material and / or a photosensitive material. The thermosensitive material and / or the photosensitive material under the region irradiated with the laser 50 may be reacted by the laser 50 to change color. Thus, the marking film MF may include discoloration areas CP that can be identified by the user.

실시예Example 2 2

도 7a 내지 도 7e는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조 방법을 순차적으로 나타내는 반도체 패키지의 단면도들이다. 본 실시예에서는, 앞서 도 6a 내지 도 6e를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 본 발명의 개념 및 일 실시예를 설명하기 위한 반도체 패키지의 제조 방법과 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.7A to 7E are sectional views of a semiconductor package sequentially illustrating a method of manufacturing a semiconductor package according to another embodiment of the present invention. In the present embodiment, a detailed description of the technical features overlapping with those described with reference to Figs. 6A to 6E will be omitted, and the differences will be described in detail. The same reference numerals as those of the semiconductor package manufacturing method for describing the concept of the present invention and one embodiment can be provided.

본 실시예에서는, 하나의 반도체 칩이 실장된 하나의 패키지 기판이 예시되었지만, 이는 도면 크기에 의해 제한하여 나타낸 것이고, 복수개의 반도체 칩들이 실장된 패키지 기판에 대해서도 동일하게 적용될 수 있다. 이 경우, 최종적으로 커팅 공정을 통해 반도체 패키지가 제조될 수 있다.In this embodiment, one package substrate on which one semiconductor chip is mounted is exemplified, but this is limited by the size of the drawing, and the same can be applied to a package substrate on which a plurality of semiconductor chips are mounted. In this case, the semiconductor package can be finally manufactured through the cutting process.

도 6a를 참조하면, 반도체 칩(110)이 실장된 패키지 기판(100)이 제공될 수 있다. 상기 패키기 기판의 상면(100a) 상에는 상부 단자들(140)이 형성될 수 있다. 상기 반도체 칩(110)은 그의 상면이 상기 패키지 기판(100)의 상기 상면(100a)을 바라보도록 실장될 수 있다. 본 실시예에서는, 센터 패드 구조를 가진 상기 반도체 칩(110)이 상기 패키지 기판(100) 상에 플립 실장될 수 있다. 그러나, 다른 실시예로, 상기 반도체 칩(110)은 에지 패드 구조 또는 매트릭스 패드 구조일 수 있다. 일 예로, 상기 반도체 칩(110)은 센터 패드 구조를 갖는 디램 또는 플래시 메모리 소자일 수 있다. 상기 반도체 칩(110)의 상기 상면 상에는 칩 접속 단자들(145)이 배치될 수 있다.Referring to FIG. 6A, a package substrate 100 on which the semiconductor chip 110 is mounted may be provided. The upper terminals 140 may be formed on the upper surface 100a of the package substrate. The upper surface of the semiconductor chip 110 may be mounted to face the upper surface 100a of the package substrate 100. In this embodiment, the semiconductor chip 110 having a center pad structure can be flip-mounted on the package substrate 100. [ However, in another embodiment, the semiconductor chip 110 may be an edge pad structure or a matrix pad structure. For example, the semiconductor chip 110 may be a DRAM or a flash memory device having a center pad structure. Chip connection terminals 145 may be disposed on the upper surface of the semiconductor chip 110.

상기 상부 단자들(140) 및 상기 칩 접속 단자들(145) 사이에 연결 부재들(155)이 개재될 수 있다. 이로써, 상기 연결 부재들(155)을 통해 상기 상부 단자들(140)과 상기 칩 접속 단자들(145)이 연결될 수 있으며, 나아가 상기 패키지 기판(100)과 상기 반도체 칩(110)이 전기적으로 연결될 수 있다. 일 예로, 상기 연결 부재들(155)은 솔더볼들일 수 있다. 상기 반도체 칩(110)과 상기 패키지 기판(100) 사이는 언더필수지막(120)으로 채워질 수 있다.The connection members 155 may be interposed between the upper terminals 140 and the chip connection terminals 145. The upper terminals 140 and the chip connection terminals 145 can be connected through the connecting members 155 and the package substrate 100 and the semiconductor chip 110 are electrically connected to each other . For example, the connecting members 155 may be solder balls. Between the semiconductor chip 110 and the package substrate 100, the underfill 120 may be filled.

도 7b를 참조하면, 상기 반도체 칩(110)이 실장된 상기 패키지 기판(100)이 하부 몰드(200) 상에 제공될 수 있다. 패키지 필름(PF)이 상부 몰드(210) 아래에 제공될 수 있다. 구체적으로, 상기 상부 몰드(210)에는 진공(VC)이 가해질 수 있으며, 상기 진공(VC)에 의해 상기 패키지 필름(PF)은 상기 상부 몰드(210)의 내측벽을 감쌀 수 있다.Referring to FIG. 7B, the package substrate 100 on which the semiconductor chip 110 is mounted may be provided on the lower mold 200. A package film PF may be provided under the upper mold 210. Specifically, a vacuum (VC) may be applied to the upper mold 210, and the package film PF may cover the inner wall of the upper mold 210 by the vacuum VC.

도 7c를 참조하면, 상기 상부 몰드(210)와 상기 하부 몰드(200)가 결합되고, 상기 패키지 기판(100)을 덮으면서 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 형성될 수 있다. 상기 몰딩막(130)은 제6 두께(T6)를 갖도록 형성될 수 있다. 상기 제6 두께(T6)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 상기 제6 두께(T6)는 1μm 내지 40μm일 수 있다. 즉, 본 실시예에 따른 반도체 패키지는 와이어들(150)을 포함하지 않으므로, 상기 제6 두께(T6)는 도 6c를 참조하여 설명한 제5 두께(T5)에 비해 더 작을 수 있다.The upper mold 210 and the lower mold 200 are coupled to each other and a molding film 130 for molding the semiconductor chip 110 is formed while covering the package substrate 100 have. The molding film 130 may be formed to have a sixth thickness T6. The sixth thickness T6 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. The sixth thickness T6 may be in the range of 1 [mu] m to 40 [mu] m. That is, since the semiconductor package according to the present embodiment does not include the wires 150, the sixth thickness T6 may be smaller than the fifth thickness T5 described with reference to FIG. 6C.

도 7d를 참조하면, 상기 패키지 기판(100)으로부터 상기 상부 몰드(210) 및 상기 하부 몰드(200)가 분리될 수 있다. 상기 상부 몰드(210)가 분리됨과 동시에, 베이스 필름(BF)이 상기 몰딩막(130)으로부터 분리될 수 있다(도 3b 또는 도 5b 참조). 이로써, 상기 몰딩막(130) 상에 마킹 필름(MF)이 형성될 수 있다.Referring to FIG. 7D, the upper mold 210 and the lower mold 200 may be separated from the package substrate 100. The base film BF can be separated from the molding film 130 while the upper mold 210 is separated (see FIG. 3B or 5B). Thus, the marking film MF can be formed on the molding film 130.

도 7e를 참조하면, 상기 마킹 필름(MF) 상에 레이저(50)를 조사하여 변색 영역들(CP)이 형성될 수 있다. 도시되진 않았지만, 평면적 관점에서, 상기 변색 영역들(CP)은 반도체 패키지의 정보를 표시할 수 있다.
Referring to FIG. 7E, discoloring areas CP may be formed by irradiating a laser 50 onto the marking film MF. Although not shown, from the plan viewpoint, the color change regions CP can display information of the semiconductor package.

도 7e는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다. 본 실시예에서는, 앞서 도 6e를 참조하여 설명한 것과 중복되는 기술적 특징에 대한 상세한 설명은 생략하고, 차이점에 대해 상세히 설명한다. 앞서 본 발명의 개념 및 일 실시예를 설명하기 위한 반도체 패키지와 동일한 구성에 대하여는 동일한 참조번호가 제공될 수 있다.7E is a cross-sectional view of a semiconductor package according to another embodiment of the present invention. In the present embodiment, detailed description of technical features overlapping with those described above with reference to FIG. 6E will be omitted, and differences will be described in detail. The same reference numerals as those of the semiconductor package for describing the concept and the embodiment of the present invention can be provided before.

도 7e를 참조하면, 패키지 기판(100) 상에 반도체 칩(110)이 실장될 수 있다. 상기 패키지 기판(100)을 덮을 덮으며 상기 반도체 칩(110)을 몰딩하는 몰딩막(130)이 배치될 수 있다. 상기 반도체 칩(110)과 상기 패키지 기판(100) 사이는 언더필수지막(120)으로 채워질 수 있다. 상기 패키지 기판(100)과 상기 반도체 칩(110) 사이의 연결 부재들(155)이 이들을 전기적으로 연결할 수 있다. 상기 패키지 기판(100), 상기 반도체 칩(110), 상기 언더필수지막(120) 및 상기 연결 부재들(155)에 대한 구체적인 설명은, 앞서 도 7a에서 설명한 바와 동일할 수 있다.Referring to FIG. 7E, the semiconductor chip 110 may be mounted on the package substrate 100. A molding film 130 covering the package substrate 100 and molding the semiconductor chip 110 may be disposed. Between the semiconductor chip 110 and the package substrate 100, the underfill 120 may be filled. And the connection members 155 between the package substrate 100 and the semiconductor chip 110 can electrically connect them. A detailed description of the package substrate 100, the semiconductor chip 110, the underfill film 120, and the connection members 155 may be the same as that described above with reference to FIG. 7A.

상기 몰딩막(130)은 에폭시 몰딩 컴파운드(EMC)로 형성될 수 있다. 상기 몰딩막(130)은 제6 두께(T6)를 가질 수 있다. 구체적으로, 상기 제6 두께(T6)는 상기 몰딩막(130)의 상면으로부터 상기 반도체 칩(110)의 상면까지의 거리일 수 있다. 상기 제6 두께(T6)는 1μm 내지 40μm일 수 있다.The molding film 130 may be formed of an epoxy molding compound (EMC). The molding film 130 may have a sixth thickness T6. Specifically, the sixth thickness T6 may be a distance from the upper surface of the molding film 130 to the upper surface of the semiconductor chip 110. The sixth thickness T6 may be in the range of 1 [mu] m to 40 [mu] m.

상기 몰딩막(130) 상에 마킹 필름(MF)이 배치될 수 있다. 상기 마킹 필름(MF)은, 레이저(50)에 의해 형성되며 사용자가 식별가능한 변색 영역들(CP)을 포함할 수 있다.
The marking film MF may be disposed on the molding film 130. The marking film MF may be formed by a laser 50 and may include discoloring areas CP that the user can identify.

적용예Application example

도 8은 본 발명의 실시예들에 따른 반도체 패키지를 적용한 전자 장치의 시스템 블록도이다. 8 is a system block diagram of an electronic device to which a semiconductor package according to embodiments of the present invention is applied.

도 8을 참조하면, 본 발명의 실시예들에 따른 반도체 패키지는 전자 시스템(1100)에 적용될 수 있다. 상기 전자 시스템(1100)은 바디(1110: Body)와, 마이크로 프로세서 유닛(1120: Micro Processor Unit)과, 파워 유닛(1130: Power Unit)과, 기능 유닛(1140: Function Unit)과, 그리고 디스플레이 컨트롤러 유닛(1150: Display Controller Unit)을 포함할 수 있다. 상기 바디(1110)는 내부에 인쇄 회로 기판으로 형성된 세트 보드(Set Board)를 포함할 수 있으며, 마이크로 프로세서 유닛(1120), 파워 유닛(1130), 기능 유닛(1140), 디스플레이 컨트롤러 유닛(1150) 등이 상기 바디(1110)에 실장될 수 있다. Referring to FIG. 8, a semiconductor package according to embodiments of the present invention may be applied to the electronic system 1100. The electronic system 1100 includes a body 1110, a microprocessor unit 1120, a power unit 1130, a functional unit 1140, Unit 1150 (Display Controller Unit). The body 1110 may include a set board formed as a printed circuit board and includes a microprocessor unit 1120, a power unit 1130, a functional unit 1140, a display controller unit 1150, Or the like may be mounted on the body 1110.

파워 유닛(1130)은 외부 배터리(미도시) 등으로부터 일정 전압을 공급 받아 이를 요구되는 전압 레벨로 분기하여 마이크로 프로세서 유닛(1120), 기능 유닛(1140), 디스플레이 컨트롤러 유닛(1150) 등으로 공급한다. The power unit 1130 receives a predetermined voltage from an external battery (not shown), branches it to a required voltage level, and supplies it to the microprocessor unit 1120, the functional unit 1140, the display controller unit 1150, and the like .

마이크로 프로세서 유닛(1120)은 파워 유닛(1130)으로부터 전압을 공급받아 기능 유닛(1140)과 디스플레이 유닛(1160)을 제어할 수 있다. 기능 유닛(1140)은 다양한 전자 시스템(1100)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(1100)이 휴대폰인 경우 기능 유닛(1140)은 다이얼링, 외부 장치(1170: External device)와의 통신으로 디스플레이 유닛(1160)로의 영상 출력, 스피커로의 음성 출력 등과 같은 휴대폰 기능을 수행할 수 있는 여러 구성요소들을 포함할 수 있으며, 카메라가 함께 형성된 경우 카메라 이미지 프로세서(Camera Image Processor)일 수 있다. 예를 들어, 전자 시스템(1100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 기능 유닛(1140)은 메모리 카드 컨트롤러일 수 있다. 기능 유닛(1140)은 유선 혹은 무선의 통신 유닛(1180; Communication Unit)을 통해 외부 장치(1170)와 신호를 주고 받을 수 있다. 예를 들어, 전자 시스템(1100)이 기능 확장을 위해 유에스비(USB, Universal Serial Bus) 등을 필요로 하는 경우 경우 기능 유닛(1140)은 인터페이스(interface) 컨트롤러일 수 있다. 본 발명의 실시예들에 따른 반도체 패키지는 마이크로 프로세서 유닛(1120)과 기능 유닛(1140) 중 적어도 어느 하나에 쓰일 수 있다.The microprocessor unit 1120 can receive the voltage from the power unit 1130 and control the functional unit 1140 and the display unit 1160. The functional unit 1140 may perform the functions of various electronic systems 1100. [ For example, when the electronic system 1100 is a cellular phone, the functional unit 1140 may be a cellular phone such as a cellular phone, such as a cellular phone, such as a cellular phone, And may be a camera image processor if the cameras are formed together. For example, when the electronic system 1100 is connected to a memory card or the like for capacity expansion, the functional unit 1140 may be a memory card controller. The functional unit 1140 can exchange signals with the external device 1170 through a wired or wireless communication unit 1180 (Communication Unit). For example, the functional unit 1140 may be an interface controller when the electronic system 1100 requires a universal serial bus (USB) for functional extension. The semiconductor package according to embodiments of the present invention may be used in at least one of the microprocessor unit 1120 and the functional unit 1140. [

도 9는 본 발명의 실시예들에 따른 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블록도이다.9 is a block diagram illustrating an example of an electronic device including a semiconductor package according to embodiments of the present invention.

도 9를 참조하면, 전자 시스템(1300)은 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)를 포함할 수 있다. 상기 제어기(1310), 입출력 장치(1320) 및 기억 장치(1330)는 버스(1350, bus)를 통하여 결합될 수 있다. 상기 버스(1350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(1310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(1310) 및 기억 장치(1330)는 본 발명의 실시예들에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(1320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(1330)는 데이터를 저장하는 장치이다. 상기 기억 장치(1330)는 데이터 및/또는 상기 제어기(1310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(1330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(1330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(1300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(1300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(1340)를 더 포함할 수 있다. 상기 인터페이스(1340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(1340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(1300)에는 응용 칩셋(Application Chipset), 그리고 카메라 이미지 프로세서(Camera Image Processor:CIP) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.9, the electronic system 1300 may include a controller 1310, an input / output device 1320, and a storage device 1330. The controller 1310, the input / output device 1320, and the storage device 1330 may be coupled through a bus 1350. [ The bus 1350 may be a path through which data flows. For example, the controller 1310 may include at least one of at least one microprocessor, a digital signal processor, a microcontroller, and logic elements capable of performing the same functions. The controller 1310 and the storage device 1330 may include a semiconductor package according to embodiments of the present invention. The input / output device 1320 may include at least one selected from a keypad, a keyboard, and a display device. The storage device 1330 is a device for storing data. The storage device 1330 may store data and / or instructions that may be executed by the controller 1310. The storage device 1330 may include a volatile storage element and / or a non-volatile storage element. Alternatively, the storage device 1330 may be formed of a flash memory. For example, a flash memory to which the technique of the present invention is applied can be mounted on an information processing system such as a mobile device or a desktop computer. Such a flash memory may consist of a semiconductor disk device (SSD). In this case, the electronic system 1300 can stably store a large amount of data in the flash memory system. The electronic system 1300 may further include an interface 1340 for transferring data to or receiving data from the communication network. The interface 1340 may be in wired or wireless form. For example, the interface 1340 may include an antenna or a wired or wireless transceiver. Although not shown, the electronic system 1300 may be provided with an application chipset, a camera image processor (CIP), and the like, as well as those skilled in the art. It is obvious.

Claims (10)

반도체 칩이 실장된 패키지 기판;
상기 패키지 기판을 덮는 몰딩막; 및
상기 몰딩막 상에 배치된 마킹 필름을 포함하되,
상기 마킹 필름은 전자기파에 반응하는 변색층을 포함하는 반도체 패키지.
A package substrate on which a semiconductor chip is mounted;
A molding film covering the package substrate; And
And a marking film disposed on the molding film,
Wherein the marking film comprises a discoloration layer responsive to electromagnetic waves.
제1항에 있어서,
상기 전자기파는 레이저, 자외선 또는 이들의 조합을 포함하고,
상기 변색층은, 상기 전자기파에 반응하는 감온성 물질(thermochromic material) 또는 감광성 물질(photochromic material)을 포함하는 반도체 패키지.
The method according to claim 1,
The electromagnetic wave includes a laser, ultraviolet light or a combination thereof,
Wherein the color change layer includes a thermochromic material or a photochromic material that reacts with the electromagnetic wave.
제2항에 있어서,
상기 변색층은, 상기 전자기파를 반사하는 반사재들(reflectors)을 더 포함하되,
상기 감온성 물질 또는 상기 감광성 물질은 결정립들(crystal gains)을 포함하는 결정 구조를 가지며,
상기 반사재들은 상기 결정립들 사이의 공간에 분산된 반도체 패키지.
3. The method of claim 2,
Wherein the color change layer further includes reflectors for reflecting the electromagnetic wave,
Wherein the thermosensitive material or the photosensitive material has a crystal structure including crystal gains,
Wherein the reflective members are dispersed in a space between the crystal grains.
제2항에 있어서,
상기 감온성 물질 또는 상기 감광성 물질은 류코 염료(leuco dye)를 포함하는 반도체 패키지.
3. The method of claim 2,
Wherein the thermosensitive material or the photosensitive material comprises a leuco dye.
제1항에 있어서,
상기 마킹 필름은 상기 변색층 및 상기 몰딩막 사이에 개재된 반사층을 더 포함하되,
상기 반사층은 상기 전자기파를 반사하는 반사재들(reflectors)을 포함하는 반도체 패키지.
The method according to claim 1,
Wherein the marking film further comprises a reflective layer interposed between the discoloration layer and the molding film,
Wherein the reflective layer comprises reflectors that reflect the electromagnetic waves.
제1항에 있어서,
상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 와이어들을 더 포함하되,
상기 몰딩막은 상기 반도체 칩 및 상기 와이어들을 덮고,
상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 50μm 내지 150μm인 반도체 패키지.
The method according to claim 1,
Further comprising wires electrically connecting the semiconductor chip and the package substrate,
Wherein the molding film covers the semiconductor chip and the wires,
Wherein a distance between an upper surface of the molding film and an upper surface of the semiconductor chip is 50 占 퐉 to 150 占 퐉.
제1항에 있어서,
상기 반도체 칩과 상기 패키지 기판 사이에 개재되어, 상기 반도체 칩과 상기 패키지 기판을 전기적으로 연결하는 연결 부재들을 더 포함하되,
상기 몰딩막은 상기 반도체 칩을 덮고,
상기 몰딩막의 상면과 상기 반도체 칩의 상면 사이의 거리는 1μm 내지 40μm인 반도체 패키지.
The method according to claim 1,
Further comprising connecting members interposed between the semiconductor chip and the package substrate to electrically connect the semiconductor chip and the package substrate,
Wherein the molding film covers the semiconductor chip,
Wherein a distance between an upper surface of the molding film and an upper surface of the semiconductor chip is 1 to 40 占 퐉.
반도체 칩이 실장된 패키지 기판을 제공하는 것;
상기 반도체 칩을 몰딩하는 몰딩막을 형성하는 것; 및
상기 몰딩막 상에, 전자기파에 반응하는 변색층을 포함하는 마킹 필름을 형성하는 것을 포함하는 반도체 패키지의 제조 방법.
Providing a package substrate on which a semiconductor chip is mounted;
Forming a molding film for molding the semiconductor chip; And
And forming a marking film on the molding film, the marking film including a color change layer responsive to electromagnetic waves.
제8항에 있어서,
상기 몰딩막을 형성하는 것은:
상기 패키지 기판을 하부 몰드 상에 제공하는 것; 및
상부 몰드와 상기 하부 몰드 사이에 몰딩 수지를 제공하는 것을 포함하는 반도체 패키지의 제조 방법.
9. The method of claim 8,
The molding film is formed by:
Providing the package substrate on a lower mold; And
And providing a molding resin between the upper mold and the lower mold.
제9항에 있어서,
상기 마킹 필름을 형성하는 것은:
상기 마킹 필름 및 베이스 필름이 순차적으로 적층된 패키지 필름을 상기 상부 몰드 아래에 제공하는 것; 및
상기 몰딩막 형성 후, 상기 상부 몰드를 상기 몰딩막으로부터 분리하면서 상기 베이스 필름도 함께 분리하는 것을 포함하되,
상기 마킹 필름은 상기 몰딩막 상에 남는 반도체 패키지의 제조 방법.10. The method of claim 9,
The marking film is formed by:
Providing a package film in which the marking film and the base film are sequentially stacked under the upper mold; And
Separating the upper mold from the molding film and separating the base film together after forming the molding film,
Wherein the marking film remains on the molding film.
KR1020140123776A 2014-09-17 2014-09-17 Semiconductor package and method for fabricating the same KR20160032958A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140123776A KR20160032958A (en) 2014-09-17 2014-09-17 Semiconductor package and method for fabricating the same
US14/739,060 US9418943B2 (en) 2014-09-17 2015-06-15 Semiconductor package and method of manufacturing the same
US15/223,577 US9922935B2 (en) 2014-09-17 2016-07-29 Semiconductor package and method of fabricating the same
US15/895,411 US10211163B2 (en) 2014-09-17 2018-02-13 Semiconductor package and method of fabricating the same
US15/942,994 US10297554B2 (en) 2014-09-17 2018-04-02 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140123776A KR20160032958A (en) 2014-09-17 2014-09-17 Semiconductor package and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR20160032958A true KR20160032958A (en) 2016-03-25

Family

ID=55455489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140123776A KR20160032958A (en) 2014-09-17 2014-09-17 Semiconductor package and method for fabricating the same

Country Status (2)

Country Link
US (1) US9418943B2 (en)
KR (1) KR20160032958A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190108333A (en) * 2018-03-14 2019-09-24 삼성전자주식회사 Semiconductor package

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
JP2018160527A (en) * 2017-03-22 2018-10-11 東芝メモリ株式会社 Semiconductor package and marking method for semiconductor package
US11236234B2 (en) 2018-01-03 2022-02-01 United States Gypsum Company Joint compounds and plasters with a complexometric dye and methods
KR102337659B1 (en) * 2018-02-21 2021-12-09 삼성전자주식회사 Apparatus and Method for testing mold
KR20220010361A (en) * 2020-07-17 2022-01-25 삼성전자주식회사 Thermal interfacial material paste and semiconductor package
US11565462B2 (en) * 2020-09-08 2023-01-31 Xerox Corporation Thermal marking of 3D printed objects
KR20230024170A (en) * 2021-08-11 2023-02-20 에스케이하이닉스 주식회사 Semiconductor packages
CN116364573B (en) * 2023-05-24 2023-11-10 长鑫存储技术有限公司 Semiconductor structure testing method and die using same

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437229A (en) 1979-12-06 1984-03-20 Western Electric Company, Inc. Methods of marking and electrically identifying an article
US4344064A (en) 1979-12-06 1982-08-10 Western Electric Co., Inc. Article carrying a distinctive mark
US4594263A (en) 1984-12-17 1986-06-10 Motorola, Inc. Laser marking method and ablative coating for use therein
US4707722A (en) 1984-12-17 1987-11-17 Motorola, Inc. Laser marking method and ablative coating for use therein
US5011247A (en) 1990-03-02 1991-04-30 Gte Laboratories Incorporated Uptapered single-mode optical fiber package for optoelectronic components
US5322988A (en) 1990-03-29 1994-06-21 The United States Of America As Represented By The Secretary Of The Navy Laser texturing
US5164324A (en) 1990-03-29 1992-11-17 The United States Of America As Represented By The Secretary Of The Navy Laser texturing
DE69329945T2 (en) 1992-07-14 2001-06-07 Seiko Epson Corp POLARIZING ELEMENT, OPTICAL ELEMENT AND OPTICAL HEAD
CA2101293C (en) 1992-08-05 2004-06-29 David A. Nicholas Articulating endoscopic surgical apparatus
JPH0810729B2 (en) 1993-01-20 1996-01-31 日本電気株式会社 Stamping machine
US5952247A (en) 1994-11-23 1999-09-14 Intel Corporation Method of accessing the circuitry on a semiconductor substrate from the bottom of the semiconductor substrate
US5629484A (en) 1995-05-19 1997-05-13 Micron Technology, Inc. Method and apparatus for monitoring a laser ablation operation involving multiple ablation sites on a workpiece
JP2666788B2 (en) 1995-10-19 1997-10-22 日本電気株式会社 Manufacturing method of chip size semiconductor device
US5932119A (en) 1996-01-05 1999-08-03 Lazare Kaplan International, Inc. Laser marking system
US5838361A (en) 1996-01-11 1998-11-17 Micron Technology, Inc. Laser marking techniques
US5937270A (en) 1996-01-24 1999-08-10 Micron Electronics, Inc. Method of efficiently laser marking singulated semiconductor devices
JP3766468B2 (en) 1996-04-18 2006-04-12 麒麟麦酒株式会社 Laser printing media
US5834323A (en) 1997-01-21 1998-11-10 Accurel Systems International Corporation Method of modification and testing flip-chips
JPH1126333A (en) 1997-06-27 1999-01-29 Oki Electric Ind Co Ltd Semiconductor device and information control system thereof
US6118540A (en) 1997-07-11 2000-09-12 Semiconductor Technologies & Instruments, Inc. Method and apparatus for inspecting a workpiece
KR100247894B1 (en) 1997-09-19 2000-03-15 윤종용 Rotating stopper and semiconductor device marking apparatus using the stopper
US6075358A (en) 1998-01-09 2000-06-13 Siemens Aktiengesellschaft Device in a semiconductor manufacturing installation in particular for integrated circuits
US6023094A (en) 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3055104B2 (en) 1998-08-31 2000-06-26 亜南半導体株式会社 Manufacturing method of semiconductor package
CN1167064C (en) 1998-12-03 2004-09-15 株式会社三协精机制作所 Laser head device and light source unit
US6181017B1 (en) * 1999-04-14 2001-01-30 Advanced Micro Devices, Inc. System for marking electrophoretic dies while reducing damage due to electrostatic discharge
JP3827497B2 (en) 1999-11-29 2006-09-27 株式会社ルネサステクノロジ Manufacturing method of semiconductor device
US6720642B1 (en) 1999-12-16 2004-04-13 Fairchild Semiconductor Corporation Flip chip in leaded molded package and method of manufacture thereof
US6337122B1 (en) 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods
US6339728B1 (en) 2000-06-28 2002-01-15 Advanced Micro Devices, Inc. Method for marking semiconductor device using a green laser
US6359253B1 (en) 2000-07-12 2002-03-19 Advanced Micro Devices, Inc. Unit-in-tray pocket checker
US6524881B1 (en) 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US6415977B1 (en) 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
JP2002158312A (en) 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd Semiconductor package for three-dimensional mounting, its manufacturing method and semiconductor device
JP3544362B2 (en) 2001-03-21 2004-07-21 リンテック株式会社 Method for manufacturing semiconductor chip
JP2002374098A (en) 2001-04-13 2002-12-26 Yamaha Corp Semiconductor package and its mounting method
US6537848B2 (en) 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US6646671B1 (en) 2001-12-27 2003-11-11 Advanced Micro Devices, Inc. Method and system for synchronizing lead scanners and laser marker modules
US7135356B2 (en) 2002-02-07 2006-11-14 Semiconductor Components Industries, L.L.C. Semiconductor device and method of producing a high contrast identification mark
US7253443B2 (en) 2002-07-25 2007-08-07 Advantest Corporation Electronic device with integrally formed light emitting device and supporting member
US7157131B1 (en) 2002-08-06 2007-01-02 Advanced Micro Devices Inc Prevention of counterfeit markings on semiconductor devices
KR100480834B1 (en) 2002-11-27 2005-04-07 앰코 테크놀로지 코리아 주식회사 Permanent-tape structure for laser marking
US7056810B2 (en) 2002-12-18 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor apparatus, and semiconductor apparatus and electric appliance
US6833619B1 (en) 2003-04-28 2004-12-21 Amkor Technology, Inc. Thin profile semiconductor package which reduces warpage and damage during laser markings
US7094633B2 (en) 2003-06-23 2006-08-22 Sandisk Corporation Method for efficiently producing removable peripheral cards
TWI222186B (en) 2003-09-04 2004-10-11 Advanced Semiconductor Eng Method for manufacturing package substrate strip and structure from the same
US6972244B1 (en) 2004-04-23 2005-12-06 National Semiconductor Corporation Marking semiconductor devices through a mount tape
JP4642436B2 (en) 2004-11-12 2011-03-02 リンテック株式会社 Marking method and protective film forming and dicing sheet
US7358119B2 (en) 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
KR100632259B1 (en) 2005-01-28 2006-10-12 (주)포틱스테크놀로지 Automatic inspection apparatus of substrate for semiconductor package
US7295375B2 (en) 2005-08-02 2007-11-13 International Business Machines Corporation Injection molded microlenses for optical interconnects
JP4846406B2 (en) 2006-03-28 2011-12-28 リンテック株式会社 Chip protection film forming sheet
US7443903B2 (en) 2006-04-19 2008-10-28 Mobius Photonics, Inc. Laser apparatus having multiple synchronous amplifiers tied to one master oscillator
US8030138B1 (en) 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US7997495B2 (en) 2007-03-15 2011-08-16 James Neil Rodgers Precisely tuned RFID antenna
KR100849181B1 (en) * 2007-04-12 2008-07-30 삼성전자주식회사 Semiconductor package, fabricating method thereof, and molding apparatus and molding method for fabricating the same
US7687923B2 (en) 2007-08-08 2010-03-30 Advanced Chip Engineering Technology Inc. Semiconductor device package having a back side protective scheme
US8916416B2 (en) * 2007-09-25 2014-12-23 Stats Chippac, Ltd. Semiconductor device and method of laser-marking laminate layer formed over eWLB with tape applied to opposite surface
US7582954B1 (en) 2008-02-25 2009-09-01 National Semiconductor Corporation Optical leadless leadframe package
JP4881337B2 (en) 2008-03-12 2012-02-22 ルネサスエレクトロニクス株式会社 Semiconductor device
US7884472B2 (en) 2008-03-20 2011-02-08 Powertech Technology Inc. Semiconductor package having substrate ID code and its fabricating method
US8304324B2 (en) 2008-05-16 2012-11-06 Corporation For National Research Initiatives Low-temperature wafer bonding of semiconductors to metals
JP4215817B1 (en) 2008-05-26 2009-01-28 日本カラリング株式会社 Laser marking multilayer sheet for electronic passport and electronic passport
US8350377B2 (en) 2008-09-25 2013-01-08 Wen-Kun Yang Semiconductor device package structure and method for the same
DE102008059756A1 (en) 2008-12-01 2010-06-10 Tesa Se Method for marking or marking a workpiece
JP2010161095A (en) 2009-01-06 2010-07-22 Rohm Co Ltd Marking method for semiconductor device and semiconductor device manufactured using the printing method
US7842543B2 (en) 2009-02-17 2010-11-30 Alpha And Omega Semiconductor Incorporated Wafer level chip scale package and method of laser marking the same
JPWO2011089664A1 (en) 2010-01-20 2013-05-20 住友ベークライト株式会社 Semiconductor protective film forming film and semiconductor device
GB201005895D0 (en) * 2010-04-08 2010-05-26 Rue De Int Ltd Security articles comprising security features and methods of manufacture therof
JP5681374B2 (en) 2010-04-19 2015-03-04 日東電工株式会社 Dicing tape integrated semiconductor backside film
EP2594405B1 (en) * 2010-07-15 2016-08-10 Toyo Seikan Group Holdings, Ltd. Laser marking film
JP5596456B2 (en) 2010-07-23 2014-09-24 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー Laser processing method and semiconductor device using the processing method
JP5367656B2 (en) * 2010-07-29 2013-12-11 日東電工株式会社 Flip chip type film for semiconductor back surface and use thereof
JP5036887B1 (en) 2011-03-11 2012-09-26 日東電工株式会社 Dicing film with protective film
US8617935B2 (en) 2011-08-30 2013-12-31 Freescale Semiconductor, Inc. Back side alignment structure and manufacturing method for three-dimensional semiconductor device packages

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190108333A (en) * 2018-03-14 2019-09-24 삼성전자주식회사 Semiconductor package

Also Published As

Publication number Publication date
US20160079178A1 (en) 2016-03-17
US9418943B2 (en) 2016-08-16

Similar Documents

Publication Publication Date Title
KR20160032958A (en) Semiconductor package and method for fabricating the same
US10211163B2 (en) Semiconductor package and method of fabricating the same
JP4903685B2 (en) Method for manufacturing an integrated optical system
TW201619576A (en) Optical module, method of manufacturing the same and electronic device
US10754211B2 (en) Display device and manufacturing method thereof
US20060121184A1 (en) Photocurable-resin application method and bonding method
CN110060984A (en) Semiconductor packages and its manufacturing method including Multi-chip laminating object
CN106449546B (en) Image sensing chip packaging structure and packaging method thereof
US10896879B2 (en) Semiconductor package having reflective layer with selective transmittance
TW201820570A (en) Fingerprint recognition module having luminous function and manufacturing method thereof
KR101928168B1 (en) Nail sticker film
US20230290764A1 (en) Electronic device
JP4373169B2 (en) Transparent card
JP2002176184A (en) Infrared data communication module and its manufacturing method
CN209640881U (en) The device and electronic equipment of fingerprint recognition
JP2007088026A (en) Optical communication module and its fabrication process
CN208127210U (en) A kind of encapsulating structure of optical finger print chip
KR20080108668A (en) Image sensor module and method for manufacturing thereof
KR20110097474A (en) Memory chip and multi chip pakage including the same
JP2005092698A (en) Semiconductor device, its manufacturing method, and pet substrate and its manufacturing method
JPH11251319A (en) Manufacture of protective film of semiconductor device
US8526194B2 (en) Anti-ultraviolet memory device and fabrication method thereof
KR20220158162A (en) Display device
JP5194861B2 (en) Non-contact IC label
JPH0672083A (en) Ic card

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application