KR20150126776A - Method of enhancing dopant incorporation in epitaxial film using halogen molecules as reactant in deposition - Google Patents

Method of enhancing dopant incorporation in epitaxial film using halogen molecules as reactant in deposition Download PDF

Info

Publication number
KR20150126776A
KR20150126776A KR1020150055950A KR20150055950A KR20150126776A KR 20150126776 A KR20150126776 A KR 20150126776A KR 1020150055950 A KR1020150055950 A KR 1020150055950A KR 20150055950 A KR20150055950 A KR 20150055950A KR 20150126776 A KR20150126776 A KR 20150126776A
Authority
KR
South Korea
Prior art keywords
gas
substrate
sccm
source
liner
Prior art date
Application number
KR1020150055950A
Other languages
Korean (ko)
Inventor
슈에빈 리
아비세크 듀베
이환 김
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20150126776A publication Critical patent/KR20150126776A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3143Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314Inorganic layers
    • H01L21/3147Epitaxial deposition of insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

Embodiments of the present invention generally relates to a method of forming silicone epitaxial layers on semiconductor devices. The methods comprises: a step of heating a substrate arranged in a treating volume of a treatment chamber; and a step of performing a depositing process to form a silicone epitaxial layer on the substrate by exposing the substrate to a catalytic gas containing halogen molecules, and one or more deposition gas including a silicone source and a dopant source. In the embodiment, the catalytic gas includes a chlorine gas.

Description

퇴적 시에 반응물질로서 할로겐 분자들을 이용하여 에피택셜 막에서의 도펀트 혼입을 강화하는 방법{METHOD OF ENHANCING DOPANT INCORPORATION IN EPITAXIAL FILM USING HALOGEN MOLECULES AS REACTANT IN DEPOSITION}FIELD OF THE INVENTION [0001] The present invention relates to a method for enhancing dopant incorporation in an epitaxial film using halogen molecules as a reactant during deposition,

본 개시물의 실시예들은 일반적으로 반도체 제조 프로세스 및 디바이스의 분야에 관한 것이고, 더 구체적으로는, 반도체 디바이스를 형성하기 위해 실리콘 함유 막을 퇴적하는 방법에 관한 것이다.Embodiments of the present disclosure generally relate to the field of semiconductor manufacturing processes and devices, and more particularly, to a method of depositing a silicon-containing film to form a semiconductor device.

금속 산화물 반도체 전계 효과 트랜지스터(MOSFET: metal-oxide-semiconductor field-effect transistor)의 크기 감소는 집적 회로의 단위 기능당 비용(cost per unit function), 밀도 및 속도 성능에서의 계속적인 개선을 가능하게 해 왔다. 또한, 반도체 산업은 대개 평면인 2D 트랜지스터들로부터 3차원 게이트 구조물을 이용하는 3D 트랜지스터들로 이행하는 시대에 있다. 3D 게이트 구조물들에서, 채널, 소스 및 드레인은 기판으로부터 상승되고, 다음에 게이트가 채널을 3면에서 둘러싼다. 목표는, 전류를 상승된 채널로만 국한시키고, 전자들이 누설될 수 있는 임의의 경로를 무효화하는 것이다. 그러한 유형의 3D 트랜지스터 중 하나는 FinFET(Fin field-effect transistor)로 알려져 있고, 거기에서 소스와 드레인을 접속하는 채널은 기판으로부터 돌출되는 얇은 "핀(fin)"이다. 이로 인해, 전류는 채널에 국한되고, 그에 의해 전자의 누설이 방지된다.Size reduction of metal oxide-semiconductor field-effect transistors (MOSFETs) enables continuous improvement in cost per unit function, density and speed performance of integrated circuits. come. In addition, the semiconductor industry is in the age of transitioning from 2D transistors, which are usually planar, to 3D transistors using 3D gate structures. In 3D gate structures, the channel, source and drain are raised from the substrate, and then the gate surrounds the channel in three planes. The goal is to limit the current only to the elevated channel, and to invalidate any path through which electrons can leak. One such type of 3D transistor is known as a FinFET (Fin field-effect transistor), where the channel connecting the source and drain is a thin "fin" As a result, the current is limited to the channel, thereby preventing leakage of electrons.

업계에서는, 3D 트랜지스터들에서 필요한 소스/드레인 확장부들, 상승된 소스/드레인 또는 실리콘 함유 재료들의 에피층들을 형성하기 위해, 선택적 에피택셜 퇴적 프로세스를 이용해왔다. 일반적으로, 선택적 에피택셜 프로세스는 퇴적 반응 및 에칭 반응을 수반한다. 선택적 에피택셜 프로세스에서 결함있는 유전체 에피택셜 막 상의 비결정질(amorphous) 막을 에칭함으로써 프로세스 선택성을 달성하기 위해, 또는 챔버 세정 프로세스에서 챔버 컴포넌트들로부터 남아있는 퇴적 가스들 또는 퇴적된 잔여물들을 제거하기 위해, 염소 가스가 에칭 화학물질로서 이용될 수 있다. 염소 가스는 매우 활성적이고, 저온에서도 퇴적 프로세스 가스들(전형적으로는 수소 및 수소화물을 포함함)과 쉽게 반응할 수 있으므로, 막 성장 속도에 영향을 미치는 것을 회피하기 위해, 염소 가스 및 퇴적 프로세스 가스들은 통상적으로는 퇴적 단계 동안 함께 이용되지 않는다. 퇴적 프로세스 가스들의 퇴적 효율 또는 막 성장 속도는, 퇴적 반응과 에칭 반응을 교대로 수행하는 것에 의해, 또는 제어된 시간 및 프로세스 조건들을 이용하여 반응 챔버로 에칭 화학물질과 퇴적 프로세스 가스들을 따로따로 도입하는 것에 의해 제어되거나 조정될 수 있지만, 그러한 접근법들은 복잡하고 시간 소모적이며, 결국에는 스루풋 및 전체 생산성에 영향을 미친다.In the industry, selective epitaxial deposition processes have been used to form the necessary source / drain extensions, raised source / drain or epi layers of silicon-containing materials in 3D transistors. Generally, the selective epitaxial process involves a deposition reaction and an etching reaction. To achieve process selectivity by etching an amorphous film on a defective dielectric epitaxial film in a selective epitaxial process or to remove deposited gasses or deposited residues remaining from chamber components in a chamber cleaning process, Chlorine gas can be used as an etching chemical. Chlorine gas is highly active and can readily react with the deposition process gases (typically including hydrogen and hydrides) at low temperatures, so that to avoid affecting the film growth rate, chlorine gas and deposition process gases Are not commonly used together during the deposition step. The deposition efficiency or film growth rate of the deposition process gases can be adjusted by alternately performing deposition and etching reactions or introducing the etch chemistry and deposition process gases separately into the reaction chamber using controlled time and process conditions , But such approaches are complex and time consuming and ultimately affect throughput and overall productivity.

그러므로, 요구되는 막 성장 속도 및 막 특성들을 제공하면서, 퇴적 반응 동안 에칭 화학물질들을 퇴적 프로세스 가스들과 반응시킬 수 있는 동시적인 프로세스들을 제공하는 것이 바람직할 것이다.It would therefore be desirable to provide simultaneous processes capable of reacting the etch chemistries with the deposited process gases during the deposition reaction, while providing the required film growth rates and film properties.

본 개시물의 실시예들은 일반적으로 반도체 디바이스들 상에 실리콘 에피택셜 층들을 형성하기 위한 방법에 관한 것이다. 일 실시예에서, 방법은 처리 챔버의 처리 용적 내에 배치된 기판을 가열하는 단계; 및 화학식 XY의 할로겐 분자들을 함유하는 촉매 가스, 실리콘 소스 및 도펀트 소스에 기판을 노출시킴으로써, 기판 상에 실리콘 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -를 포함한다. 일례에서, X는 염소이다.Embodiments of the disclosure generally relate to a method for forming silicon epitaxial layers on semiconductor devices. In one embodiment, the method includes heating a substrate disposed within a processing volume of the processing chamber; And forming a silicon epitaxial layer on the substrate by exposing the substrate to a catalyst gas, a silicon source and a dopant source containing halogen molecules of formula XY, wherein X and Y are halogen atoms. In one example, X is chlorine.

다른 실시예에서, 방법은 처리 챔버의 처리 용적 내에 배치된 기판을 가열하는 단계; 및 화학식 XY의 할로겐 분자들을 함유하는 촉매 가스를 실리콘 소스 및 인 소스와 동시에(simultaneously) 또는 함께(concurrently) 처리 챔버로 유동시킴으로써, 기판 상에 실리콘 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -를 포함한다. 일례에서, X는 염소이다.In another embodiment, the method includes heating a substrate disposed within a processing volume of the processing chamber; And forming a silicon epitaxial layer on the substrate by flowing a catalytic gas containing halogen molecules of the formula XY to the process chamber simultaneously or concurrently with the silicon source and phosphorus source, Atoms. In one example, X is chlorine.

또 다른 실시예에서, 처리 챔버 내에서 기판 상에 막을 형성하는 방법이 제공된다. 이 방법은, 화학식 XY의 할로겐 분자들을 함유하는 촉매 가스와, 막 형성 가스 소스 및 도펀트 소스를 포함하는 하나 이상의 퇴적 가스를 처리 챔버에 유동시킴으로써 기판 상에 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -를 포함한다. 막 형성 가스 소스는 하나 이상의 Ⅲ족 프리커서 가스, Ⅴ족 프리커서 가스, Ⅳ족 프리커서 가스 또는 Ⅵ족 프리커서 가스를 포함할 수 있다. 일례에서, X는 염소이다.In another embodiment, a method of forming a film on a substrate in a processing chamber is provided. The method comprises forming an epitaxial layer on a substrate by flowing a catalytic gas containing halogen molecules of the formula XY and at least one deposition gas comprising a deposition gas source and a dopant source into the process chamber, Lt; / RTI > are halogen atoms. The film-forming gas source may include one or more Group III precursor gases, a Group V precursor gas, a Group IV precursor gas, or a Group VI precursor gas. In one example, X is chlorine.

위에서 언급된 본 개시물의 특징들이 상세하게 이해될 수 있도록, 위에 간략하게 요약된 본 개시물의 더 구체적인 설명은 실시예들을 참조할 수 있으며, 그들 중 일부는 첨부 도면들에 도시되어 있다. 그러나, 본 개시물은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 개시물의 전형적인 실시예들만을 도시하며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1a는 본 개시물의 다양한 실시예들을 실시하기 위해 이용될 수 있는 예시적인 프로세스 챔버의 개략적인 측단면도이다.
도 1b는 도 1a의 챔버를 90도 회전한 것의 개략적인 측단면도이다.
도 2는 도 1a 및 도 1b에 도시된 하나 이상의 라이너를 포함하는 가스 프로세스 키트의 일 실시예의 등척도(isometric view)이다.
도 3은 도 1a에 도시된 가스 분배 어셈블리의 등척도이다.
도 4는 도 1a의 프로세스 챔버에서 이용될 수 있는 프로세스 키트의 일 실시예의 부분 등척도이다.
도 5는 도 1a의 프로세스 챔버에서 이용될 수 있는 프로세스 키트의 다른 실시예의 부분 등척도이다.
도 6은 본 개시물의 실시예들에 따라 기판 상에 층을 형성하기 위해 이용되는 예시적인 에피택셜 프로세스를 도시하는 흐름도이다.
도 7a는 본 개시물의 소정 실시예들에 따라 형성되는 에피택셜 층의 인장 응력(tensile stress)을 도시하는 그래프이다.
도 7b는 에피택셜 층에 대한 XRD 프로파일의 상세를 보여주는 도 7a의 확대된 그래프 "E"이다.
이해를 쉽게 하기 위해, 가능한 경우에는 도면들에 공통인 동일한 구성요소를 지칭하는 데에 동일한 참조 번호들이 이용되었다. 일 실시예에 개시된 구성요소들은 구체적인 언급 없이도 다른 실시예들에서 유리하게 이용될 수 있을 것으로 생각된다.
In order that the features of the disclosure described above may be understood in detail, a more particular description of the disclosure, briefly summarized above, may be referred to embodiments, some of which are illustrated in the accompanying drawings. It should be noted, however, that the present disclosure is capable of other embodiments of equivalent effect, and therefore, the appended drawings illustrate only typical embodiments of the disclosure and are not therefore to be considered to be limiting of its scope .
FIG. 1A is a schematic side cross-sectional view of an exemplary process chamber that may be utilized to practice various embodiments of the disclosure.
FIG. 1B is a schematic side cross-sectional view of the chamber of FIG. 1A rotated 90 degrees.
FIG. 2 is an isometric view of one embodiment of a gas process kit comprising one or more liners as shown in FIGS. 1A and 1B. FIG.
3 is an isometric view of the gas distribution assembly shown in FIG.
FIG. 4 is a partial isometric view of one embodiment of a process kit that may be utilized in the process chamber of FIG. 1A.
FIG. 5 is a partial isometric view of another embodiment of a process kit that may be utilized in the process chamber of FIG. 1A.
6 is a flow diagram illustrating an exemplary epitaxial process utilized to form a layer on a substrate in accordance with embodiments of the present disclosure.
7A is a graph illustrating the tensile stress of an epitaxial layer formed according to certain embodiments of the disclosure.
7B is an enlarged graph "E" of FIG. 7A showing the details of the XRD profile for the epitaxial layer.
To facilitate understanding, identical reference numerals have been used, where possible, to designate identical elements that are common to the figures. It is contemplated that the components disclosed in one embodiment may be advantageously utilized in other embodiments without specific reference.

본 개시물의 실시예들은 일반적으로 반도체 디바이스들 상에 실리콘 에피택셜 층들을 형성하기 위한 방법들에 관한 것이다. 이들 방법들은 에피택셜 퇴적 프로세스 동안 반응물질 또는 촉매로서 염소 가스를 이용하여 기판 상에 실리콘 에피택셜 층을 형성하는 단계를 포함한다. 퇴적된 실리콘 에피택셜 층은 입방 센티미터당 약 1×1021 원자 이상의 인 농도를 갖는다. 입방 센티미터당 약 1×1021 원자 이상의 인 농도는 퇴적된 층의 상당한 인장 변형률(tensile strain)을 유발하고, 그에 따라 채널 이동도를 개선한다. 에피택셜 성장된 층의 저항률은 퇴적 스테이지에서 염소 가스를 사용하지 않는 에피택셜 프로세스들과 비교하여 상당히 더 낮다.Embodiments of the disclosure generally relate to methods for forming silicon epitaxial layers on semiconductor devices. These methods include forming a silicon epitaxial layer on a substrate using chlorine gas as a reactant or catalyst during an epitaxial deposition process. The deposited silicon epitaxial layer has a concentration of about 1 x 10 < 21 > atoms or more per cubic centimeter. Concentrations of phosphorus greater than about 1 x 10 < 21 > atoms per cubic centimeter cause significant tensile strain in the deposited layer, thereby improving channel mobility. The resistivity of the epitaxially grown layer is significantly lower compared to epitaxial processes that do not use chlorine gas in the deposition stage.

예시적인 Illustrative 챔버chamber 하드웨어 hardware

도 1a는 본 개시물에서 논의되는 퇴적 프로세스의 다양한 실시예들을 실시하기 위해 이용될 수 있는 예시적인 프로세스 챔버(100)의 개략적인 측단면도이다. 챔버(100)는 에피택셜 퇴적 프로세스들과 같은 화학 기상 증착을 수행하기 위해 이용될 수 있지만, 챔버(100)는 에칭 또는 다른 프로세스들을 위해서도 이용될 수 있다. 적합한 프로세스 챔버의 비제한적인 예들은 RP EPI 반응기, Elvis 챔버 및 Lennon 챔버를 포함할 수 있으며, 이들 모두는 캘리포니아주 산타클라라의 Applied Materials, Inc.로부터 상업적으로 입수가능하다. 이하에서는, 프로세스 챔버(100)가 여기에 설명된 다양한 실시예들을 실시하기 위해 이용되는 것으로 설명되지만, 상이한 제조자로부터의 다른 반도체 프로세스 챔버도 본 개시물에 설명된 실시예를 실시하기 위해 또한 이용될 수 있다. 프로세스 챔버(100)는 캘리포니아주 산타클라라의 Applied Materials, Inc.로부터 입수가능한 CENTURA® 통합형 처리 시스템에 추가될 수 있다.IA is a schematic side cross-sectional view of an exemplary process chamber 100 that may be utilized to implement various embodiments of the deposition process discussed in this disclosure. The chamber 100 may be used to perform chemical vapor deposition, such as epitaxial deposition processes, but the chamber 100 may also be used for etching or other processes. Non-limiting examples of suitable process chambers may include an RP EPI reactor, an Elvis chamber, and a Lennon chamber, both of which are commercially available from Applied Materials, Inc. of Santa Clara, California. In the following, although the process chamber 100 is described as being utilized to implement the various embodiments described herein, other semiconductor process chambers from different manufacturers may also be utilized to implement the embodiments described in this disclosure . The process chamber 100 may be added to the available CENTURA ® integrated processing system from Applied Materials, Inc. of Santa Clara, California.

챔버(100)는 알루미늄 또는 스테인레스 스틸과 같은 프로세스 저항 재료(process resistant material)로 이루어진 하우징 구조물(102)을 포함한다. 하우징 구조물(102)은 석영 챔버(104)와 같은 프로세스 챔버(100)의 다양한 기능 요소들을 둘러싸고, 이 석영 챔버는 상부 챔버(106) 및 하부 챔버(108)를 포함하며, 처리 용적(110)이 그 안에 포함된다. 실리콘 탄화물과 같은 실리콘 재료로 코팅된 흑연 재료 또는 세라믹 재료로 이루어진 기판 지지체(112)는 석영 챔버(104) 내에서 기판(114)을 수취하도록 되어 있다. 프리커서 반응물질 재료들로부터의 반응 종들(reactive species)이 기판(114)의 처리 표면(116)에 가해지고, 후속하여, 부산물들이 처리 표면(116)으로부터 제거될 수 있다. 기판(114) 및/또는 처리 용적(110)의 가열은 상부 램프 모듈들(118A) 및 하부 램프 모듈들(118B)과 같은 복사 소스들에 의해 제공될 수 있다. 일 실시예에서, 상부 램프 모듈들(118A) 및 하부 램프 모듈들(118B)은 적외선 램프들이다. 램프 모듈들(118A 및 118B)로부터의 복사는 상부 챔버(106)의 상부 석영 윈도우(120)를 통해 그리고 하부 챔버(108)의 하부 석영 윈도우(122)를 통해 진행한다. 필요하다면, 상부 챔버(106)를 위한 냉각 가스들이 유입구(124)를 통해 들어오고 유출구(126)를 통해 나간다.The chamber 100 includes a housing structure 102 made of a process resistant material such as aluminum or stainless steel. The housing structure 102 surrounds various functional elements of a process chamber 100 such as a quartz chamber 104 that includes an upper chamber 106 and a lower chamber 108 and a processing volume 110 It is included in it. A substrate support 112 made of a graphite material or a ceramic material coated with a silicon material such as silicon carbide is adapted to receive the substrate 114 in the quartz chamber 104. Reactive species from the precursor reactive material materials may be applied to the processing surface 116 of the substrate 114 and subsequently the byproducts may be removed from the processing surface 116. Heating of the substrate 114 and / or the processing volume 110 may be provided by radiation sources such as the upper lamp modules 118A and the lower lamp modules 118B. In one embodiment, the upper lamp modules 118A and lower lamp modules 118B are infrared lamps. Radiation from the lamp modules 118A and 118B proceeds through the upper quartz window 120 of the upper chamber 106 and through the lower quartz window 122 of the lower chamber 108. If necessary, cooling gases for the upper chamber 106 enter through the inlet 124 and exit through the outlet 126.

반응 종들은 가스 분배 어셈블리(128)에 의해 석영 챔버(104)에 제공되고, 처리 부산물들은 전형적으로 진공 소스(도시되지 않음)와 소통하는 배기 어셈블리(130)에 의해 처리 용적(110)으로부터 제거된다. 프리커서 반응물질 재료들뿐만 아니라, 챔버(100)를 위한 희석제(diluent), 퍼지(purge) 및 환기(vent) 가스들은 가스 분배 어셈블리(128)를 통해 들어오고 배기 어셈블리(130)를 통해 나간다. 챔버(100)는 또한 복수의 라이너(132A-132H)를 포함한다(라이너들(132A-132G)만이 도 1a에 도시되어 있음). 라이너들(132A-132H)은 처리 용적(110)을 둘러싸는 금속 벽들(134)로부터 처리 용적(110)을 차폐한다. 일 실시예에서, 라이너들(132A-132H)은, 처리 용적(110)과 소통하거나 다른 방식으로 이 처리 용적에 노출될 수 있는 모든 금속 컴포넌트들을 커버하는 프로세스 키트를 구성한다.The reactive species are provided to the quartz chamber 104 by a gas distribution assembly 128 and processing byproducts are removed from the processing volume 110 by an exhaust assembly 130 that typically communicates with a vacuum source (not shown) . The diluent, purge and vent gases for the chamber 100 as well as the precursor reactant materials enter through the gas distribution assembly 128 and exit through the exhaust assembly 130. The chamber 100 also includes a plurality of liners 132A-132H (only the liners 132A-132G are shown in FIG. 1A). The liner 132A-132H shields the process volume 110 from the metal walls 134 surrounding the process volume 110. [ In one embodiment, the liner 132A-132H constitutes a process kit that covers all metal components that may be exposed to this process volume in communication with or otherwise in communication with the process volume 110.

하부 라이너(132A)가 하부 챔버(108)에 배치된다. 상부 라이너(132B)는 하부 챔버(108)에 적어도 부분적으로 배치되고, 하부 라이너(132A)에 인접한다. 배기 인서트 라이너 어셈블리(exhaust insert liner assembly)(132C)는 상부 라이너(132B)에 인접하여 배치된다. 도 1a에서, 배기 인서트 라이너(132D)는 배기 인서트 라이너 어셈블리(132C)에 인접하여 배치되고, 설치를 용이하게 하기 위해 상부 라이너(132B)의 일부분을 대체할 수 있다. 주입기 라이너(injector liner)(132E)는, 처리 용적(110)에서 배기 인서트 라이너 어셈블리(132C) 및 배기 인서트 라이너(132D)에 대향하는 측에 도시되어 있다. 주입기 라이너(132E)는, 가스 또는 가스의 플라즈마와 같은 하나 이상의 유체를 처리 용적(110)에 제공하기 위한 매니폴드로서 구성된다. 하나 이상의 유체는 주입 인서트 라이너 어셈블리(132F)에 의해 주입기 라이너(132E)에 제공된다. 배플 라이너(132G)는 주입 인서트 라이너 어셈블리(132F)에 연결된다. 배플 라이너(132G)는 제1 가스 소스(135A) 및 선택적인 제2 가스 소스(135B)에 연결되고, 주입 인서트 라이너 어셈블리(132F)로 그리고 주입기 라이너(132E)에 형성된 개구들(136A 및 136B)로 가스들을 제공한다.A lower liner 132A is disposed in the lower chamber 108. [ The upper liner 132B is at least partially disposed in the lower chamber 108 and adjacent the lower liner 132A. An exhaust insert liner assembly 132C is disposed adjacent the top liner 132B. In FIG. 1A, an exhaust insert liner 132D is disposed adjacent the exhaust insert liner assembly 132C and may replace a portion of the top liner 132B to facilitate installation. An injector liner 132E is shown on the side facing the exhaust insert liner assembly 132C and the exhaust insert liner 132D in the process volume 110. [ The injector liner 132E is configured as a manifold for providing at least one fluid, such as a gas or a plasma of a gas, One or more fluids are provided to the injector liner 132E by the injection insert liner assembly 132F. The baffle liner 132G is connected to the injection insert liner assembly 132F. The baffle liner 132G is connected to the first gas source 135A and the optional second gas source 135B and is connected to the injection insert liner assembly 132F and to the openings 136A and 136B formed in the injector liner 132E. Lt; / RTI >

하나 이상의 가스는 제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터, 배플 라이너(132G), 주입 인서트 라이너 어셈블리(132F)를 통해, 그리고 주입기 라이너(132E)에 형성된 하나 이상의 개구(136A 및 136B)를 통해 처리 용적(110)에 제공된다. 주입기 라이너(132E)에 형성된 하나 이상의 개구(136A 및 136B)는 층류 경로(laminar flow path)(133A) 또는 사류 경로(jetted flow path)(133B)를 위해 구성된 유출구들에 연결된다. 개구들(136A 및 136B)은 속도, 밀도 또는 조성과 같은 다양한 파라미터들을 갖는 개별 또는 다중 가스 유동들을 제공하도록 구성될 수 있다. 복수의 개구(136A 및 136B)가 적응되는 일 실시예에서, 개구들(136A 및 136B)은, 기판의 직경을 실질적으로 커버할 만큼 충분히 넓은 가스 유동을 제공하기 위해 가스 분배 어셈블리(128)의 일부분(예를 들어, 주입기 라이너(132E))을 따라 실질적으로 선형 배열로 분포될 수 있다. 예를 들어, 개구들(136A 및 136B) 각각은, 기판의 직경에 대체적으로 대응하는 가스 유동을 제공하기 위해 적어도 하나의 선형 그룹 내에서 가능한 범위로 배열될 수 있다. 대안적으로, 개구들(136A 및 136B)은, 도 5와 관련하여 이하에 논의되는 바와 같이, 평면적인 층류 방식으로 가스(들)를 유동시키기 위해 실질적으로 동일한 평면 또는 레벨에 배열될 수 있다.One or more gases may flow from the first gas source 135A and the second gas source 135B through the baffle liner 132G, the injection insert liner assembly 132F and the one or more openings 136A formed in the injector liner 132E And 136B. ≪ / RTI > One or more openings 136A and 136B formed in the injector liner 132E are connected to outlets configured for a laminar flow path 133A or a jetted flow path 133B. The openings 136A and 136B may be configured to provide separate or multiple gas flows having various parameters such as velocity, density, or composition. In one embodiment in which the plurality of openings 136A and 136B are adapted, the openings 136A and 136B are part of the gas distribution assembly 128 to provide a sufficiently large gas flow to substantially cover the diameter of the substrate (E.g., injector liner 132E). ≪ / RTI > For example, each of the openings 136A and 136B may be arranged as far as possible within at least one linear group to provide a gas flow that generally corresponds to the diameter of the substrate. Alternatively, the openings 136A and 136B may be arranged in substantially the same plane or level to flow the gas (s) in a planar laminar flow manner, as discussed below with respect to Fig.

유동 경로들(133A, 133B) 각각은 대체적으로 평면적인 층류 방식으로 축 A'를 가로질러 배기 인서트 라이너(132D)로 유동하도록 구성된다. 축 A'는 챔버(100)의 길이방향 축 A"에 실질적으로 수직이다. 유동 경로들(133A, 133B)은 배기 인서트 라이너(132D)에 형성된 플레넘(plenum)(137)에 유입되고, 배기 유동 경로(133C)로 끝난다. 플레넘(137)은 배기 또는 진공 펌프(도시되지 않음)에 연결된다. 일 실시예에서, 플레넘(137)은, 길이방향 축 A"에 실질적으로 평행한 방향으로 배기 유동 경로(133C)를 지향시키는 매니폴드(139)에 연결된다. 적어도 주입 인서트 라이너 어셈블리(132F)가 주입 캡(129)을 통해 배치되고, 이 주입 캡에 의해 부분적으로 지지될 수 있다.Each of the flow paths 133A, 133B is configured to flow to the exhaust insert liner 132D across axis A 'in a generally planar laminar flow manner. The axis A is substantially perpendicular to the longitudinal axis A "of the chamber 100. The flow paths 133A and 133B flow into a plenum 137 formed in the exhaust insert liner 132D, The plenum 137 is connected to an exhaust or vacuum pump (not shown) in a direction substantially parallel to the longitudinal axis A " To the manifold 139 which directs the exhaust flow path 133C to the exhaust manifold. At least an injection insert liner assembly 132F is disposed through the injection cap 129 and may be partially supported by the injection cap.

도 1b는 도 1a의 챔버(100)를 90도 회전한 것의 개략적인 측단면도이다. 간결하게 하기 위해, 도 1a에서 설명된 챔버(100)와 유사한 모든 컴포넌트는 설명되지 않을 것이다. 도 1b에서, 슬릿 밸브 라이너(132H)는 챔버(100)의 금속 벽들(134)을 통해 배치되는 것으로 도시되어 있다. 추가로, 도 1b에 보여진 회전된 도면에서, 상부 라이너(132B)가 도 1a에 도시된 주입기 라이너(132E) 대신에 하부 라이너(132A)에 인접하게 도시되어 있다. 도 1b에 보여진 회전된 도면에서, 상부 라이너(132B)는, 도 1a에 도시된 배기 인서트 라이너(132D) 대신에, 챔버(100)에서 슬릿 밸브 라이너(132H)에 대향하는 측에서 하부 라이너(132A)에 인접하게 도시되어 있다. 도 1b에 보여진 회전된 도면에서, 상부 라이너(132B)는 상부 챔버(106)의 금속 벽들(134)을 커버한다. 상부 라이너(132B)는 내측으로 연장되는 숄더(shoulder)(138)를 또한 포함한다. 내측으로 연장되는 숄더(138)는, 프리커서 가스들을 상부 챔버(106)에 가두는 고리형 예비 가열 링(140)을 지지하는 립(lip)을 형성한다.1B is a schematic side cross-sectional view of the chamber 100 of FIG. ≪ RTI ID = 0.0 > 1A < / RTI > For the sake of brevity, not all components similar to the chamber 100 described in FIG. 1A will be described. In FIG. 1B, slit valve liner 132H is shown disposed through metal walls 134 of chamber 100. 1B, a top liner 132B is shown adjacent the lower liner 132A instead of the injector liner 132E shown in FIG. 1A. 1B, the upper liner 132B may be replaced by a lower liner 132A (not shown) on the side opposite the slit valve liner 132H in the chamber 100, instead of the exhaust insert liner 132D shown in Fig. ). ≪ / RTI > In the rotated view shown in FIG. 1B, the upper liner 132B covers the metal walls 134 of the upper chamber 106. The top liner 132B also includes an inwardly extending shoulder 138. The shoulder < RTI ID = 0.0 > 138 < / RTI > The inwardly extending shoulder 138 forms a lip that supports an annular preheating ring 140 that locks the precursor gases into the upper chamber 106.

도 2는 도 1a 및 도 1b에 도시된 바와 같은 하나 이상의 라이너(132A-132H)를 포함하는 가스 프로세스 키트(200)의 일 실시예의 등척도이다. 라이너들(132A-132H)은 모듈식(modular)이고, 단독으로 또는 집합적으로 교체되도록 되어 있다. 예를 들어, 라이너들(132A-132H) 중 하나 이상은, 다른 라이너들(132A-132H)의 교체 없이, 상이한 프로세스를 위해 적응된 다른 라이너로 교체될 수 있다. 그러므로, 라이너들(132A-132H)은 라이너들(132A-132H) 전부를 교체하지 않고서도 상이한 프로세스들을 위해 챔버(100)를 구성하는 것을 용이하게 한다. 프로세스 키트(200)는 하부 라이너(132A) 및 상부 라이너(132B)를 포함한다. 하부 라이너(132A) 및 상부 라이너(132B) 둘 다는, 도 1a 및 도 1b의 챔버(100)에 수취되도록 크기가 정해지는 대체적으로 원통형의 외측 직경(201)을 포함한다. 라이너들(132A-132H) 각각은, 중력, 및/또는 라이너들(132A-132H) 중 일부의 안에 또는 위에 형성된 돌출부들 및 결합 리세스들(mating recesses)과 같은 인터로킹 디바이스들에 의해, 챔버 내에 지지되도록 구성된다. 하부 라이너(132A) 및 상부 라이너(132B)의 내부 표면들(203)은 처리 용적(110)의 일부분을 형성한다. 상부 라이너(132B)는, 도 1a의 단면에 도시되어 있는 배기 인서트 라이너(132D) 및 주입기 라이너(132E)를 수취하도록 크기가 정해진 컷아웃 부분들(202A 및 202B)을 포함한다. 컷아웃 부분들(202A, 202B) 각각은 내측으로 연장되는 숄더(138)에 인접하여 상부 라이너(132B)의 리세스된 영역들(204)을 정의한다.FIG. 2 is an isometric view of one embodiment of a gas process kit 200 including one or more liners 132A-132H as shown in FIGS. 1A and 1B. The liners 132A-132H are modular and are intended to be replaced singly or collectively. For example, one or more of the liners 132A-132H may be replaced with other liners adapted for different processes, without replacing the other liners 132A-132H. Therefore, the liner 132A-132H facilitates configuring the chamber 100 for different processes without replacing all of the liner 132A-132H. The process kit 200 includes a lower liner 132A and an upper liner 132B. Both the lower liner 132A and the upper liner 132B include a generally cylindrical outer diameter 201 that is sized to be received in the chamber 100 of Figures 1A and 1B. Each of the liner 132A-132H may be configured to be coupled to the chamber 132 by interlocking devices such as gravity, and / or mating recesses formed in or on a portion of the liner 132A-132H, As shown in FIG. The inner surfaces 203 of the lower liner 132A and the upper liner 132B form a portion of the processing volume 110. The top liner 132B includes cutout portions 202A and 202B sized to receive an exhaust insert liner 132D and an injector liner 132E as shown in the cross section in Figure 1A. Each of the cutout portions 202A, 202B define recessed regions 204 of the upper liner 132B adjacent the inwardly extending shoulder 138.

일 실시예에서, 주입 인서트 라이너 어셈블리(132F) 및 배기 인서트 라이너 어셈블리(132C) 각각은 2개의 섹션을 포함한다. 주입 인서트 라이너 어셈블리(132F)는, 배플 라이너(132G)에 의해 일 측에서 연결되는 제1 섹션(206A)과 제2 섹션(206B)을 포함한다. 마찬가지로, 배기 인서트 라이너 어셈블리(132C)는 제1 섹션(208A)과 제2 섹션(208B)을 포함한다. 주입 인서트 라이너 어셈블리(132F)의 섹션들(206A 및 206B) 각각은 제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터 배플 라이너(132G)를 통해 가스들을 수취한다. 가스들은 주입 인서트 라이너 어셈블리(132F)를 통해 유동되고, 주입기 라이너(132E)에서의 복수의 제1 유출구(210A) 및 복수의 제2 유출구(210B)로 라우팅된다. 일 양태에서, 주입 인서트 라이너 어셈블리(132F) 및 주입기 라이너(132E)는 가스 분배 매니폴드 라이너를 구성한다. 따라서, 제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터의 가스들은 처리 용적(110)에 따로따로 유입된다. 가스들 각각은, 유출구들(210A, 210B)에서 나오기 전에, 나오는 동안 또는 나온 후에 해리될 수 있고, 기판(도시되지 않음) 상으로의 퇴적을 위해 처리 용적(110)을 가로질러 유동된다. 퇴적 후에 남아있는 해리된 프리커서들은 배기 인서트 라이너 어셈블리(132C)에 유입되고 배기된다.In one embodiment, each of the injection insert liner assembly 132F and the exhaust insert liner assembly 132C includes two sections. The injection insert liner assembly 132F includes a first section 206A and a second section 206B connected at one side by a baffle liner 132G. Similarly, the exhaust insert liner assembly 132C includes a first section 208A and a second section 208B. Each of the sections 206A and 206B of the injection insert liner assembly 132F receives gases from the first gas source 135A and the second gas source 135B through the baffle liner 132G. The gases flow through the injection insert liner assembly 132F and are routed to the plurality of first outlets 210A and the plurality of second outlets 210B in the injector liner 132E. In one aspect, the injection insert liner assembly 132F and the injector liner 132E constitute a gas distribution manifold liner. Thus, the gases from the first gas source 135A and the second gas source 135B are separately introduced into the processing volume 110. [ Each of the gases can be dissociated before or after exiting the outlets 210A and 210B and flowing across the process volume 110 for deposition onto a substrate (not shown). The dissociated precursors remaining after deposition are introduced into the exhaust insert liner assembly 132C and exhausted.

라이너들(132A-132H)은, 상부 챔버(106) 및 하부 챔버(108)에 접근하기 위해 챔버(100)의 금속 벽들(134)로부터 상부 석영 윈도우(120)를 제거함으로써 도 1a의 챔버(100) 내에 설치되고 접근될 수 있다. 일 실시예에서, 금속 벽들(134)의 적어도 일부분은 라이너들(132A-132H)의 교체를 용이하게 하기 위해 제거가능할 수 있다. 배플 라이너(132G)는 챔버(100)의 외부에 고정될 수 있는 주입 캡(129)과 연결된다. 기판 지지체(112)의 수평 치수보다 큰 내측 직경을 포함하는 하부 라이너(132A)는 하부 챔버(108)에 설치된다. 하부 라이너(132A)는 하부 석영 윈도우(122) 상에 놓일 수 있다. 하부 라이너(132A)가 하부 석영 윈도우(122) 상에 위치된 후, 배기 인서트 라이너 어셈블리(132C), 주입 인서트 라이너 어셈블리(132F) 및 슬릿 밸브 라이너(132H)가 설치될 수 있다. 제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터의 가스 유동을 용이하게 하기 위해 주입 인서트 라이너 어셈블리(132F)는 배플 라이너(132G)와 연결될 수 있다. 배기 인서트 라이너 어셈블리(132C), 주입 인서트 라이너 어셈블리(132F) 및 슬릿 밸브 라이너(132H)의 설치 후에, 상부 라이너(132B)가 설치될 수 있다. 고리형 예비 가열 링(140)은 상부 라이너(132B)의 내측으로 연장되는 숄더(138) 상에 위치될 수 있다. 주입 인서트 라이너 어셈블리(132F)로부터 주입기 라이너(132E)로의 가스 유동을 용이하게 하기 위해, 주입기 라이너(132E)는 상부 라이너(132B)에 형성된 어퍼쳐 내에 설치되고, 주입 인서트 라이너 어셈블리(132F)와 연결될 수 있다. 배기 인서트 라이너(132D)는 주입기 라이너(132E)에 대향하여 상부 라이너(132B)에 형성된 어퍼쳐 내에서 배기 인서트 라이너 어셈블리(132C)보다 위에 설치될 수 있다. 일부 실시예들에서, 주입기 라이너(132E)는 상이한 가스 유동 방식을 위해 구성된 다른 주입기 라이너로 교체될 수 있다. 마찬가지로, 배기 인서트 라이너 어셈블리(132C)는 상이한 배기 유동 방식을 위해 구성된 다른 배기 인서트 라이너 어셈블리로 교체될 수 있다.The liner 132A-132H is formed by removing the upper quartz window 120 from the metal walls 134 of the chamber 100 to access the upper chamber 106 and the lower chamber 108, ). ≪ / RTI > In one embodiment, at least a portion of the metal walls 134 may be removable to facilitate replacement of the liners 132A-132H. The baffle liner 132G is connected to the injection cap 129 which can be fixed to the outside of the chamber 100. The lower liner 132A, which includes an inner diameter larger than the horizontal dimension of the substrate support 112, is installed in the lower chamber 108. The lower liner 132A may rest on the lower quartz window 122. After the lower liner 132A is positioned on the lower quartz window 122, the exhaust insert liner assembly 132C, the injection insert liner assembly 132F, and the slit valve liner 132H may be installed. The injection insert liner assembly 132F may be connected to the baffle liner 132G to facilitate gas flow from the first gas source 135A and the second gas source 135B. After installation of the exhaust insert liner assembly 132C, injection insert liner assembly 132F and slit valve liner 132H, the top liner 132B may be installed. The annular preheating ring 140 may be located on a shoulder 138 that extends into the interior of the top liner 132B. In order to facilitate gas flow from the injection insert liner assembly 132F to the injector liner 132E an injector liner 132E is provided in the aperture formed in the top liner 132B and connected to the injection insert liner assembly 132F . The exhaust insert liner 132D may be installed above the exhaust insert liner assembly 132C in the aperture formed in the top liner 132B against the injector liner 132E. In some embodiments, the injector liner 132E may be replaced with another injector liner configured for a different gas flow scheme. Similarly, the exhaust insert liner assembly 132C can be replaced with another exhaust insert liner assembly configured for different exhaust flow schemes.

예시적인 가스 분배 어셈블리An exemplary gas distribution assembly

도 3은 도 2의 주입기 라이너(132E), 주입 인서트 라이너 어셈블리(132F) 및 배플 라이너(132G)(집합적으로 가스 분배 매니폴드 라이너(300)라고 함)의 실시예들을 보여주는 도 1a의 가스 분배 어셈블리(128)의 등척도이다. 도 3에 도시된 가스 분배 어셈블리(128)와 도 4 및 도 5에 도시된 다양한 프로세스 키트들(200)은 본 개시물에서 논의되는 퇴적 프로세스의 다양한 실시예들을 실시하기 위해 이용될 수 있다. 도 3에 도시된 일 실시예에서, 주입기 라이너(132E)는 주입 인서트 라이너 어셈블리(132F)에 연결되고, 가스들을 분배하도록 구성된다. 가스 분배 매니폴드 라이너(300)는 다른 가스 분배 매니폴드 라이너들과 상호교환가능하도록 구성될 수 있다.3 is a cross-sectional view of the gas distribution of FIG. ≪ RTI ID = 0.0 > 1A < / RTI > showing the embodiments of the injector liner 132E, injection insert liner assembly 132F and baffle liner 132G (collectively referred to as gas distribution manifold liner 300) Is an isometric view of assembly 128. The gas distribution assembly 128 shown in FIG. 3 and the various process kits 200 shown in FIGS. 4 and 5 can be used to implement various embodiments of the deposition process discussed in this disclosure. In one embodiment, shown in Figure 3, an injector liner 132E is connected to the injection insert liner assembly 132F and is configured to dispense the gases. The gas distribution manifold liner 300 may be configured to be interchangeable with other gas distribution manifold liners.

제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터의 프로세스 가스들은 주입 캡(129)을 통해 유동된다. 주입 캡(129)은 배플 라이너(132G)에 형성된 포트들(도시되지 않음)에 연결된 복수의 가스 통로를 포함한다. 일 실시예에서, 램프 모듈들(305)은, 주입 캡(129) 내에서 프리커서 가스들을 예비 가열하기 위해 주입 캡(129)에 배치될 수 있다. 배플 라이너(132G)는 주입 인서트 라이너 어셈블리(132F)로 가스들을 유동시키는 도관들(도시되지 않음)을 포함한다. 주입 인서트 라이너 어셈블리(132F)는 가스 분배 매니폴드 라이너(300)의 제1 유출구들(210A) 및 제2 유출구들(210B)에 가스들을 라우팅하는 포트들(도시되지 않음)을 포함한다. 일 실시예에서, 제1 가스 소스(135A) 및 제2 가스 소스(135B)로부터의 가스들은, 이들 가스들이 제1 유출구들(210A) 및 제2 유출구들(210B)을 빠져나갈 때까지 분리된 채로 남아 있는다. 일 양태에서, 가스들은, 배플 라이너(132G), 주입 인서트 라이너 어셈블리(132F) 및 가스 분배 매니폴드 라이너(300) 중 하나 이상 및 주입 캡(129) 내에서 예비 가열된다. 가스들의 예비 가열은, 상부 램프 모듈들(118A), 하부 램프 모듈들(118B)(둘 다 도 1a에 도시되어 있음), 및 주입 캡(129) 상의 램프 모듈들(305) 중 하나 또는 그들의 조합에 의해 제공될 수 있다. 일 양태에서, 가스들은, 주입 캡(129) 상의 램프 모듈들(305), 상부 램프 모듈들(118A) 및/또는 하부 램프 모듈들(118B)로부터의 에너지에 의해 가열되어, 가스들이 제1 유출구들(210A) 및 제2 유출구들(210B)을 빠져나가기 전에 해리되거나 이온화된다.Process gases from the first gas source 135 A and the second gas source 135 B flow through the injection cap 129. The injection cap 129 includes a plurality of gas passages connected to ports (not shown) formed in the baffle liner 132G. In one embodiment, the lamp modules 305 may be disposed in the injection cap 129 to preheat the precursor gases within the injection cap 129. Baffle liner 132G includes conduits (not shown) for flowing gases into injection insert liner assembly 132F. The injection insert liner assembly 132F includes ports (not shown) for routing gases to the first outlets 210A and second outlets 210B of the gas distribution manifold liner 300. [ In one embodiment, the gases from the first gas source 135A and the second gas source 135B are separated until they exit the first outlets 210A and the second outlets 210B It remains. In one aspect, gases are preheated in one or more of baffle liner 132G, injection insert liner assembly 132F, and gas distribution manifold liner 300 and injection cap 129. In one embodiment, The preheating of the gases may be accomplished by one or a combination of the top lamp modules 118A, the bottom lamp modules 118B (both shown in FIG. 1A), and the lamp modules 305 on the injection cap 129 Lt; / RTI > In one aspect, gases are heated by energy from lamp modules 305, upper lamp modules 118A, and / or lower lamp modules 118B on injection cap 129, Lt; RTI ID = 0.0 > 210A < / RTI > and second outlets 210B.

제1 가스 소스(135A) 및 제2 가스 소스(135B)에서 이용되는 프로세스 가스들의 해리 온도에 따라, 가스 분배 매니폴드 라이너(300)를 빠져나올 때에 가스들 중 하나만이 이온화될 수 있는 한편, 다른 가스는 가열되었지만, 가스 분배 매니폴드 라이너(300)를 빠져나올 때에 가스상(gaseous)으로 남아 있는다. 복수의 가스 통로를 갖는 주입 캡의 상세한 설명 및 다양한 예시들은 2008년 9월 4일자로 공개된 미국 특허 공개 공보 제2008/0210163호에 설명되어 있으며, 이 공보는 참조로 완전히 여기에 포함되어 있다.Depending on the dissociation temperature of the process gases used in the first gas source 135A and the second gas source 135B, only one of the gases may be ionized upon exiting the gas distribution manifold liner 300, The gas is heated but remains gaseous when exiting the gas distribution manifold liner 300. A detailed description and various examples of injection caps having a plurality of gas passages are described in U.S. Patent Application Publication No. 2008/0210163, published on Sep. 4, 2008, which is incorporated herein by reference in its entirety.

도 4는 도 1a의 챔버(100)에서 이용될 수 있는 프로세스 키트(200)의 일 실시예의 부분 등척도이다. 프로세스 키트(200)는, 가스 분배 매니폴드 라이너(400)로서 도시되어 있으며 주입 인서트 라이너 어셈블리(132F)에 연결될 수 있는 주입기 라이너(132E)의 일 실시예를 포함할 수 있다. 배플 라이너(132G)는 주입 인서트 라이너 어셈블리(132F)의 섹션들(206A 및 206B)과 주입 캡(129)과 사이에 도시되어 있다. 가스 분배 매니폴드 라이너(400)는 이중 구역 주입 능력(dual zone inject capability)을 포함할 수 있으며, 각각의 구역은 속도와 같은 상이한 유동 특성들을 제공한다. 이중 구역 주입은 수직으로 이격되어 있는 상이한 평면들에 배치된 제1 주입 구역(410A) 및 제2 주입 구역(410B)을 포함한다. 일 실시예에서, 주입 구역들(410A 및 410B) 각각은 상부 구역 및 하부 구역을 형성하도록 이격되어 있다. 대안적으로, 제1 유출구들(210A) 및 제2 유출구들은 도 5에 도시된 바와 같이 실질적으로 동일한 평면 또는 레벨에 배치될 수 있다. 도 5에 도시된 프로세스 키트(200)는, 가스 분배 매니폴드 라이너(500)로서 도시되어 있는 주입기 라이너(132E)의 다른 실시예를 제외하고는, 도 4에 도시된 프로세스 키트(200)와 유사하다.FIG. 4 is a partial isometric view of one embodiment of a process kit 200 that may be utilized in the chamber 100 of FIG. 1A. The process kit 200 may include one embodiment of an injector liner 132E that is shown as a gas distribution manifold liner 400 and may be connected to an injection insert liner assembly 132F. The baffle liner 132G is shown between the sections 206A and 206B of the injection insert liner assembly 132F and the injection cap 129. [ The gas distribution manifold liner 400 may include a dual zone inject capability wherein each zone provides different flow characteristics, such as speed. The dual zone injection includes a first injection zone 410A and a second injection zone 410B disposed in different planes that are vertically spaced. In one embodiment, each of the injection zones 410A and 410B is spaced to form an upper zone and a lower zone. Alternatively, the first outlets 210A and the second outlets may be disposed in substantially the same plane or level as shown in Fig. The process kit 200 shown in Figure 5 is similar to the process kit 200 shown in Figure 4 except for the other embodiment of the injector liner 132E shown as gas distribution manifold liner 500. [ Do.

도 4를 다시 참조하면, 제1 주입 구역(410A)은 복수의 제1 유출구(210A)를 포함하고, 제2 주입 구역(410B)은 복수의 제2 유출구(210B)를 포함한다. 일 실시예에서, 제1 유출구들(210A) 각각은 가스 분배 매니폴드 라이너(400)의 제1 표면(420A)에 배치되는 한편, 제2 유출구들(210B) 각각은, 제1 표면(420A)으로부터 리세스되어 있는 가스 분배 매니폴드 라이너(400)의 제2 표면(420B)에 배치된다. 예를 들어, 제1 표면(420A)은 제2 표면(420B)을 형성하기 위해 이용되는 반경보다 작은 반경에 형성될 수 있다.Referring again to FIG. 4, the first injection zone 410A includes a plurality of first outlets 210A, and the second injection zone 410B includes a plurality of second outlets 210B. Each of the first outlets 210A is disposed on a first surface 420A of the gas distribution manifold liner 400 while each of the second outlets 210B is disposed on a first surface 420A of the gas distribution manifold liner 400. In one embodiment, Is disposed on the second surface 420B of the gas distribution manifold liner 400 which is recessed from the gas distribution manifold liner 400. [ For example, the first surface 420A may be formed at a radius less than the radius used to form the second surface 420B.

일 실시예에서, 주입 구역들(410A 및 410B)은 상이한 유체 유동 경로들을 제공하도록 되어 있는데, 여기서 유체 속도와 같은 유동 메트릭들이 상이할 수 있다. 예를 들어, 제1 주입 구역(410A)의 제1 유출구들(210A)은 사류 경로(133B)를 형성하기 위해 더 높은 속도로 유체를 제공할 수 있는 한편, 제2 주입 구역(410B)의 제2 유출구들(210B)은 층류 경로(133A)를 제공할 수 있다. 층류 경로들(133A) 및 사류 경로들(133B)은, 가스 압력, 유출구들(210A, 210B)의 크기, 유출구들(210A, 210B)과 챔버들(505A, 505B)(도 5a 및 도 5b에 도시됨) 사이에 배치된 도관들의 크기들(예를 들어, 단면 치수들 및/또는 길이들), 및 유출구들(210A, 210B)과 챔버들(505A, 505B) 사이에 배치된 도관들에서의 굴곡들(bends)의 각도 및/또는 개수 중 하나 또는 그들의 조합에 의해 제공될 수 있다. 또한, 유체들의 속도는, 유체들이 처리 용적(110)에 들어갈 때의 프리커서 가스들의 단열 팽창에 의해 제공될 수 있다.In one embodiment, the injection zones 410A and 410B are adapted to provide different fluid flow paths, wherein fluid metrics such as fluid velocity may be different. For example, the first outlets 210A of the first infusion section 410A may provide fluid at a higher rate to form the stream path 133B, 2 outlets 210B may provide a laminar flow path 133A. The laminar flow paths 133A and 133B are configured to provide the gas pressure, the size of the outlets 210A and 210B, the outlets 210A and 210B and the chambers 505A and 505B (Figs. 5A and 5B) (E.g., cross-sectional dimensions and / or lengths) disposed between the outlets 210A and 210B and the chambers 505A and 505B disposed between the outlets 210A and 210B and the chambers 505A and 505B May be provided by one or a combination of angles and / or numbers of bends. In addition, the velocity of the fluids can be provided by adiabatic expansion of the precursor gases as fluids enter the processing volume 110.

일 양태에서, 제1 주입 구역(410A) 및 제2 주입 구역(410B)에 의해 제공되는 이중 구역 주입은 상이한 가스들을 위한 다양한 레벨의 주입을 용이하게 한다. 일 실시예에서, 기판(114)의 처리 표면(116)(둘 다 도 1a에 도시됨) 위의 상이한 수직 거리들에서 처리 용적(110)(도 1a에 도시됨)에 프리커서를 제공하기 위해, 제1 주입 구역(410A) 및 제2 주입 구역(410B)은 상이한 평면들에서 이격되어 있다. 이러한 수직 이격은, 이용될 수 있는 소정 가스들의 단열 팽창을 고려함으로써, 강화된 퇴적 파라미터들을 제공할 수 있다. 일부 실시예들(도시되지 않음)에서, 제1 주입 구역(410A)의 제1 유출구들(210A)은, 제1 유출구(210A) 중 하나 이상이 기판의 처리 표면에 대해 소정 각도를 이루도록 배향될 수 있다. 이 각도는 약 0도 내지 약 145도일 수 있고, 제1 프로세스 가스와 제2 프로세스 가스 사이의 원하는 양의 유동-간 상호작용(cross-flow interaction)을 제공하도록 선택될 수 있다. 기울어진 가스 유출구의 다양한 예들의 상세한 설명은 2011년 7월 21일자로 공개된 미국 특허 공개 공보 제2011/0174212호에 설명되어 있으며, 이 공보는 참조로 완전히 여기에 포함되어 있다.In one aspect, the dual zone injection provided by the first injection zone 410A and the second injection zone 410B facilitates various levels of injection for different gases. In one embodiment, to provide a precursor to the processing volume 110 (shown in FIG. 1A) at different vertical distances over the processing surface 116 of substrate 114 (both shown in FIG. 1A) The first injection zone 410A and the second injection zone 410B are spaced apart in different planes. This vertical separation can provide enhanced deposition parameters, by taking into account the adiabatic expansion of certain gases that may be utilized. In some embodiments (not shown), the first outlets 210A of the first infusion section 410A are oriented such that at least one of the first outlets 210A is at an angle to the processing surface of the substrate . This angle can be from about 0 degrees to about 145 degrees and can be selected to provide a desired amount of cross-flow interaction between the first process gas and the second process gas. A detailed description of various examples of tilted gas outlets is set forth in U.S. Patent Application Publication No. 2011/0174212, published July 21, 2011, which is incorporated herein by reference in its entirety.

퇴적을 위한 촉매로서 염소 가스를 이용하는 예시적인 Exemplary methods using chlorine gas as a catalyst for deposition 에피택셜Epitaxial 프로세스 process

도 6은 본 개시물의 실시예들에 따라 기판 상에 실리콘 함유 층을 형성하기 위해 이용되는 예시적인 에피택셜 프로세스(600)를 도시하는 흐름도이다. 도 6에서 설명된 개념은, 퇴적된 막 내에 실리콘 함유 원소를 포함하지 않는 것들과 같은 다른 재료들을 형성하는 방법들에도 적용된다는 점에 유의해야 한다. 예를 들어, 본 개시물의 실시예들은 순수 Ge, GeSn, GeP, GeB 또는 GeSnB 등에도 적용가능할 수 있다. 본 출원 전체에 걸쳐, "실리콘 함유" 재료, 화합물, 막 또는 층이라는 용어는 적어도 실리콘을 함유하는 조성을 포함하는 것으로 해석되어야 하며, 게르마늄, 탄소, 붕소, 비소, 인 갈륨 및/또는 알루미늄을 함유할 수 있다. 금속, 할로겐 또는 수소와 같은 다른 원소들도 통상적으로 ppm(part per million) 농도로 실리콘 함유 재료, 화합물, 막 또는 층 내에 혼입될 수 있다. 프로세스(600)는 위에서 도 1a-5에서 설명된 프로세스 챔버(100)의 실시예들에 관련하여 아래에 설명된다.FIG. 6 is a flow chart illustrating an exemplary epitaxial process 600 utilized to form a silicon-containing layer on a substrate in accordance with embodiments of the present disclosure. It should be noted that the concept described in Figure 6 also applies to methods of forming other materials, such as those that do not contain silicon-containing elements in the deposited film. For example, embodiments of the present disclosure may be applicable to pure Ge, GeSn, GeP, GeB or GeSnB. Throughout this application, the term "silicon-containing" material, compound, film or layer should be interpreted to include a composition that includes at least silicon and includes germanium, carbon, boron, arsenic, gallium, and / . Other elements such as metals, halogens or hydrogen can also be incorporated into silicon-containing materials, compounds, membranes or layers, typically in parts per million (ppm) concentrations. Process 600 is described below with respect to the embodiments of process chamber 100 described above with respect to FIGS. 1A-5.

프로세스(600)는, 박스(602)에서, 기판(114)과 같은 패터닝된 기판을 프로세스 챔버(100)와 같은 프로세스 챔버로 로딩하는 것에 의해 시작한다. 패터닝된 기판들은 기판(114)의 처리 표면(116) 내에 또는 처리 표면(116) 상에 형성된 전자 피쳐들을 포함하는 기판들이다. 패터닝된 기판은 단결정질 표면들, 및/또는 다결정질 또는 비결정질 표면과 같은 비-단결정질(non-monocrystalline)인 하나의 제2 표면을 포함할 수 있다. 단결정질 표면들은, 실리콘, 게르마늄, 실리콘 게르마늄 또는 실리콘 탄소와 같은 재료로 통상 이루어지는 퇴적된 단결정 층(deposited single crystal layer) 또는 결정질의 베어 기판(bare crystalline substrate)을 포함한다. 다결정질 또는 비결정질 표면들은 비결정질 실리콘 표면들뿐만 아니라, 산화물들 또는 질화물들, 특히 실리콘 산화물 또는 실리콘 질화물과 같은 유전체 재료들을 포함할 수 있다. 기판은 복수의 층을 포함할 수 있거나, 또는 예를 들어 트랜지스터, 플래시 메모리 디바이스 등과 같은 부분적으로 제조된 디바이스들을 포함할 수 있음이 이해된다.Process 600 begins at box 602 by loading a patterned substrate, such as substrate 114, into a process chamber, such as process chamber 100. The patterned substrates are substrates that contain electronic features formed within the processing surface 116 of the substrate 114 or on the processing surface 116. The patterned substrate may comprise monocrystalline surfaces, and / or a second surface that is non-monocrystalline, such as a polycrystalline or amorphous surface. Monocrystalline surfaces include a deposited single crystal layer or a crystalline bare crystalline substrate typically made of a material such as silicon, germanium, silicon germanium or silicon carbon. The polycrystalline or amorphous surfaces may include amorphous silicon surfaces as well as dielectric materials such as oxides or nitrides, especially silicon oxide or silicon nitride. It is understood that the substrate may comprise a plurality of layers or may include partially fabricated devices such as, for example, transistors, flash memory devices, and the like.

박스(604)에서, 기판은 미리 결정된 온도로 가열된다. 프로세스 챔버는, 수행되는 특정 프로세스에 맞춰질 수 있는 약 250℃ 내지 약 1,000℃ 범위의 온도로 유지될 수 있다. 에피택셜 프로세스(600)를 수행하기 위한 적절한 온도는 실리콘 함유 재료들을 퇴적 및/또는 에칭하기 위해 이용되는 특정 프리커서들에 의존할 수 있다. 다양한 실시예들에서, 프로세스 챔버를 예비 가열하기 위한 온도는 약 750℃ 이하, 예를 들어 약 550℃ 이하이다. 일례에서, 기판은 약 550℃ 내지 약 750℃의 온도로 가열된다. 다른 예에서, 기판은 약 300℃ 내지 약 550℃의 온도로 가열된다. 또 다른 예에서, 기판은 약 300℃ 내지 약 750℃의 온도로 가열된다. 증가된 온도는 일반적으로 증가된 스루풋을 초래할 수 있지만, 프로세스 시약들을 열 분해하며 기판 상에 층을 퇴적하기에 충분한 최저 온도로 기판을 가열하는 것에 의해 최종 디바이스의 열 예산(thermal budget)을 최소화하는 것이 바람직하다. 프로세스 챔버는 약 0.1Torr 내지 약 760Torr, 예를 들어 약 1Torr 내지 약 100Torr, 예를 들어 약 40Torr 내지 약 50Torr의 압력으로 유지될 수 있다. 프로세스 방식에 따라 또는 저압 퇴적 챔버들이 이용되지 않을 때, 약 100Torr보다 큰 압력, 예를 들어 약 300Torr 내지 약 760Torr의 압력이 예상되는 것으로 생각된다.In box 604, the substrate is heated to a predetermined temperature. The process chamber may be maintained at a temperature ranging from about 250 ° C to about 1,000 ° C, which may be tailored to the particular process being performed. Suitable temperatures for performing the epitaxial process 600 may depend on the specific precursors used to deposit and / or etch the silicon-containing materials. In various embodiments, the temperature for preheating the process chamber is below about 750 占 폚, for example below about 550 占 폚. In one example, the substrate is heated to a temperature of from about 550 [deg.] C to about 750 [deg.] C. In another example, the substrate is heated to a temperature between about 300 [deg.] C and about 550 [deg.] C. In another example, the substrate is heated to a temperature of about 300 캜 to about 750 캜. Increased temperatures can generally lead to increased throughput, but they can be achieved by minimizing the thermal budget of the final device by heating the substrate to a minimum temperature sufficient to thermally decompose the process reagents and deposit a layer on the substrate . The process chamber may be maintained at a pressure of from about 0.1 Torr to about 760 Torr, for example, from about 1 Torr to about 100 Torr, for example, from about 40 Torr to about 50 Torr. Depending on the process mode or when no low pressure deposition chambers are used, it is believed that pressures greater than about 100 Torr, for example from about 300 Torr to about 760 Torr, are expected.

박스(606)에서, 기판의 표면 상에 에피택셜 층을 형성하기 위해서 패터닝된 기판을 퇴적 가스에 노출시킴으로써 퇴적 프로세스가 수행된다. 퇴적 가스는 하나 이상의 퇴적 가스, 및 선택적으로는 도펀트 프리커서 가스, 에천트 가스 또는 캐리어 가스 중 하나 이상을 포함할 수 있다. 퇴적 가스는 가스 소스(135A) 및/또는 가스 소스(135B)로부터, 배플 라이너(132G), 주입 인서트 라이너 어셈블리(132F)를 통해, 그리고 주입기 라이너(132E)에 형성되는 도 1a에 도시된 바와 같은 하나 이상의 개구(136A 및/또는 136B)를 통해(또는 도 2-5에 도시된 바와 같은 제1 유출구들(210A) 및/또는 제2 유출구들(210B)을 통해) 처리 용적(110)에 제공될 수 있다. 퇴적 가스는, 처리 표면(116)에 실질적으로 평행하거나 그에 대해 기울어진 유동 경로(133A 또는 133B)에서, 배기 인서트 라이너(132D)에 형성된 플레넘(137)을 향하여, 기판(114)의 처리 표면(116)을 가로질러 유동될 수 있다.At box 606, a deposition process is performed by exposing the patterned substrate to a deposition gas to form an epitaxial layer on the surface of the substrate. The deposition gas may include one or more deposition gases, and optionally one or more of a dopant precursor gas, an etchant gas, or a carrier gas. The deposition gas is supplied from the gas source 135A and / or the gas source 135B, through the baffle liner 132G, the injection insert liner assembly 132F, and into the injector liner 132E, (Or through the first outlets 210A and / or the second outlets 210B as shown in Figures 2-5) to the processing volume 110 via one or more openings 136A and / or 136B . The deposition gas is directed toward the plenum 137 formed in the exhaust insert liner 132D in the flow path 133A or 133B that is substantially parallel to or inclined to the processing surface 116, 0.0 > 116 < / RTI >

실리콘 함유 재료가 요구되는 경우들에서, 퇴적 가스는 적어도 실리콘 소스 및 캐리어 가스를 포함할 수 있고, 게르마늄 소스 및/또는 탄소 소스와 같은 적어도 하나의 제2 원소 소스를 선택적으로 포함할 수 있다. 게르마늄 함유 재료가 요구되는 경우들에서, 퇴적 가스는 적어도 게르마늄 소스 및 캐리어 가스를 포함할 수 있다(실리콘 소스는 존재하지 않음). 요구된다면, 퇴적 가스는, Ⅲ족 프리커서 가스, Ⅴ족 프리커서 가스, Ⅵ족 프리커서 가스 또는 Ⅳ족 프리커서 가스로부터 선택된 하나 이상의 프리커서 가스를 포함할 수 있다. 다양한 경우들에서, 퇴적 가스는 도펀트, 예를 들어 인, 붕소, 비소, 갈륨 및/또는 알루미늄의 소스를 제공하기 위해 도펀트 화합물을 더 포함할 수 있다. 일 실시예에서, 적어도 하나의 촉매 가스가 또한 프로세스 챔버로 도입되고, 퇴적 동안 퇴적 가스에 촉매 작용을 일으키도록 열적으로 구동된다. 이하에 논의되는 바와 같이, 그러한 촉매 작용은, 인장 변형률을 유리하게 증가시키고, 에피택셜 성장된 층의 저항률을 낮추는 것으로 관찰되었다.In those instances where a silicon-containing material is desired, the deposition gas may comprise at least a silicon source and a carrier gas, and may optionally include at least one second element source, such as a germanium source and / or a carbon source. In cases where a germanium-containing material is desired, the deposition gas may comprise at least a germanium source and a carrier gas (no silicon source present). If desired, the deposition gas may comprise one or more precursor gases selected from Group III precursor gases, Group V precursor gases, Group VI precursor gases, or Group IV precursor gases. In various instances, the deposition gas may further comprise a dopant compound to provide a source of a dopant, such as phosphorus, boron, arsenic, gallium, and / or aluminum. In one embodiment, at least one catalytic gas is also introduced into the process chamber and is thermally driven to catalyze the deposition gas during deposition. As discussed below, such catalysis has been observed to advantageously increase the tensile strain and lower the resistivity of the epitaxially grown layer.

실리콘 소스는 약 5sccm 내지 약 500sccm 범위의 레이트로 박스(606) 동안 프로세스 챔버에 제공될 수 있다. 일부 실시예들에서, 실리콘 소스는 약 10sccm 내지 약 300sccm, 예컨대 약 50sccm 내지 약 200sccm, 예를 들어 약 100sccm의 레이트로 프로세스 챔버에 제공된다. 실리콘 함유 화합물들을 퇴적하기 위한 퇴적 가스에서 유용한 실리콘 소스들은 실란, 할로겐화된 실란 및 유기실란을 포함한다. 실란은 실란(SiH4), 및 실험식 SixH(2x+2)를 갖는 고차 실란(higher silanes), 예컨대 디실란(Si2H6), 트리실란(Si3H8) 및 테트라실란(Si4H10), 또는 폴리클로로실란과 같은 다른 고차 실란을 포함할 수 있다. 할로겐화된 실란은 실험식 X'ySixH(2x+2-y)(여기서, X' = F, Cl, Br 또는 I)를 갖는 화합물들, 예컨대 헥사클로로디실란(Si2Cl6), 테트라클로로실란(SiCl4), 디클로로실란(Cl2SiH2) 및 트리클로로실란(Cl3SiH)을 포함할 수 있다. 유기실란은 실험식 RySixH(2x+2-y)를 갖는 화합물들(여기서, R = 메틸, 에틸, 프로필 또는 부틸), 예컨대 메틸실란((CH3)SiH3), 디메틸실란((CH3)2SiH2), 에틸실란((CH3CH2)SiH3), 메틸디실란((CH3)Si2H5), 디메틸디실란((CH3)2Si2H4) 및 헥사메틸디실란((CH3)6Si2)을 포함할 수 있다.The silicon source may be provided to the process chamber during box 606 at a rate ranging from about 5 sccm to about 500 sccm. In some embodiments, the silicon source is provided to the process chamber at a rate from about 10 sccm to about 300 sccm, such as from about 50 sccm to about 200 sccm, for example, about 100 sccm. Silicon sources useful in the deposition gas for depositing silicon-containing compounds include silanes, halogenated silanes and organosilanes. Silanes include silanes (SiH 4 ), and higher silanes having the empirical formula Si x H (2x + 2) such as disilane (Si 2 H 6 ), trisilane (Si 3 H 8 ), and tetrasilane 4 H 10 ), or other higher order silanes such as polychlorosilanes. The halogenated silane can be a compound having the empirical formula X ' y Si x H (2x + 2-y) where X' = F, Cl, Br or I such as hexachlorodisilane (Si 2 Cl 6 ) Chlorosilane (SiCl 4 ), dichlorosilane (Cl 2 SiH 2 ), and trichlorosilane (Cl 3 SiH). The organosilane is a compound having the empirical formula R y Si x H (2x + 2-y) where R = methyl, ethyl, propyl or butyl such as methylsilane ((CH 3 ) SiH 3 ), dimethylsilane ( CH 3) 2 SiH 2), ethylsilane ((CH 3 CH 2) SiH 3), disilane ((CH 3) Si 2 H 5), dimethyl silane ((CH 3) 2 Si 2 H 4) and Hexamethyl disilane ((CH 3 ) 6 Si 2 ).

실리콘 소스는 캐리어 가스와 함께 프로세스 챔버로 제공될 수 있다. 캐리어 가스는 약 1SLM(standard liters per minute) 내지 약 100SLM, 예컨대 약 3SLM 내지 약 30SLM의 유량을 가질 수 있다. 적합한 캐리어 가스는 질소(N2), 수소(H2), 아르곤, 헬륨 또는 그들의 조합과 같은 불활성 캐리어 가스일 수 있다. 캐리어 가스는 에피택셜 프로세스 중의 프로세스 온도 및/또는 사용되는 프리커서(들)에 기초하여 선택될 수 있다. 질소는 저온(예를 들어, <800℃) 프로세스들을 특징으로 하는 실시예들에서 캐리어 가스로서 이용될 수 있다. 저온 프로세스들은 부분적으로는 이하에 더 논의되는 퇴적 프로세스에서의 염소 가스의 이용으로 인해 접근가능할 수 있다. 질소는 저온 퇴적 프로세스들 동안 불활성으로 남아 있는다. 그러므로, 질소는 저온 프로세스들 동안 퇴적된 실리콘 함유 재료에 혼입되지 않는다.The silicon source may be provided with a carrier gas into the process chamber. The carrier gas may have a flow rate of about 1 SLM (standard liters per minute) to about 100 SLM, such as about 3 SLM to about 30 SLM. Suitable carrier gases may be inert carrier gases, such as nitrogen (N 2 ), hydrogen (H 2 ), argon, helium, or combinations thereof. The carrier gas may be selected based on the process temperature during the epitaxial process and / or the precursor (s) used. Nitrogen can be used as a carrier gas in embodiments featuring low temperature (e. G., <800 ° C) processes. Low temperature processes may be accessible in part due to the use of chlorine gas in the deposition process, which is discussed further below. Nitrogen remains inert during the low temperature deposition processes. Therefore, nitrogen is not incorporated into the deposited silicon-containing material during low temperature processes.

퇴적 가스는, 인, 붕소, 비소, 갈륨 또는 알루미늄과 같은 원소 도펀트의 소스를 제공하기 위해 적어도 하나의 도펀트 화합물을 더 포함할 수 있다. 도펀트들은, 전자 디바이스가 필요로 하는 제어되고 요구되는 경로에서의 지향성 전자 유동과 같이, 다양한 전도성 특징들(conductive characteristics)을 갖는 퇴적된 실리콘 함유 화합물들을 제공한다. 실리콘 함유 화합물들의 막들은 원하는 전도성 특성을 달성하기 위해 특정 도펀트들로 도핑된다.The deposition gas may further comprise at least one dopant compound to provide a source of an elemental dopant such as phosphorus, boron, arsenic, gallium or aluminum. The dopants provide deposited silicon-containing compounds with various conductive characteristics, such as directional electron flow in the controlled and required pathways required by the electronic device. The films of silicon containing compounds are doped with certain dopants to achieve the desired conductivity characteristics.

도펀트 소스는 박스(606) 동안에 약 0.1sccm 내지 약 600sccm, 예컨대 약 0.5sccm 내지 약 150sccm, 예를 들어 약 3sccm 내지 약 100sccm 범위의 레이트로 프로세스 챔버에 제공될 수 있다. 도펀트 소스로서 유용한 인 함유 도펀트들은 포스핀(PH3)을 포함할 수 있다. 도펀트 소스로서 유용한 붕소 함유 도펀트들은 보란 및 유기보란을 포함한다. 보란은 보란, 디보란(B2H6), 트리보란, 테트라보란 및 펜타보란을 포함하는 한편, 알킬보란은 실험식 RxBH(3-x)를 갖는 화합물들을 포함하며, 여기서 R = 메틸, 에틸, 프로필 또는 부틸이고, x = 1, 2 또는 3이다. 알킬보란은 트리메틸보란((CH3)3B), 디메틸보란((CH3)2BH), 트리에틸보란((CH3CH2)3B) 및 디에틸보란((CH3CH2)2BH)을 포함한다. 또한, 도펀트들은 아르신(arsine)(AsH3) 및 알킬포스핀, 예컨대 실험식 RxPH(3-x)를 갖는 것을 포함할 수 있으며, 여기서 R = 메틸, 에틸, 프로필 또는 부틸이고, x = 1, 2 또는 3이다. 알킬포스핀은 트리메틸포스핀((CH3)3P), 디메틸포스핀((CH3)2PH), 트리에틸포스핀((CH3CH2)3P) 및 디에틸포스핀((CH3CH2)2PH)을 포함한다. 알루미늄 및 갈륨 도펀트 소스들은 알킬화된 및/또는 할로겐화된 유도체들, 예컨대 실험식 RxMX(3-x)로 기술된 것들을 포함할 수 있으며, 여기서 M = Al 또는 Ga이고, R = 메틸, 에틸, 프로필 또는 부틸이고, X = Cl 또는 F이고, x = 0, 1, 2 또는 3이다. 알루미늄 및 갈륨 도펀트 소스들의 예는 트리메틸알루미늄(Me3Al), 트리에틸알루미늄(Et3Al), 디메틸알루미늄클로라이드(Me2AlCl), 알루미늄 클로라이드(AlCl3), 트리메틸갈륨(Me3Ga), 트리에틸갈륨(Et3Ga), 디메틸갈륨클로라이드(Me2GaCl) 및 갈륨 클로라이드(GaCl3)를 포함한다.The dopant source may be provided to the process chamber during box 606 at a rate in a range from about 0.1 sccm to about 600 sccm, such as from about 0.5 sccm to about 150 sccm, such as from about 3 sccm to about 100 sccm. Phosphorus containing dopants useful as dopant sources may include phosphine (PH 3 ). Boron-containing dopants useful as dopant sources include borane and organoborane. Boran contains compounds with the empirical formula R x BH (3-x) , while R = methyl, methylene, and the like, while borane comprises borane, diborane (B 2 H 6 ), triborane, tetraborane and pentaborane, Ethyl, propyl or butyl, and x = 1, 2 or 3. Alkyl borane trimethyl borane ((CH 3) 3 B) , dimethyl borane ((CH 3) 2 BH) , triethylborane ((CH 3 CH 2) 3 B) and diethyl borane ((CH 3 CH 2) 2 BH). In addition, the dopant are arsine (arsine) (AsH 3), and alkyl phosphines, such as the empirical formula may include those having the R x PH (3-x) , where R = methyl, ethyl, propyl or butyl, x = 1, 2, or 3; Alkylphosphines include trimethylphosphine ((CH 3 ) 3 P), dimethylphosphine ((CH 3 ) 2 PH), triethylphosphine ((CH 3 CH 2 ) 3 P) and diethylphosphine 3 CH 2 ) 2 PH). Al and gallium dopant sources may include alkylated and / or halogenated derivatives such as those described by empirical formula R x MX (3-x) , where M = Al or Ga and R = methyl, ethyl, Or butyl, X = Cl or F, and x = 0, 1, 2 or 3. Examples of aluminum and gallium dopant sources include trimethyl aluminum (Me 3 Al), triethylaluminum (Et 3 Al), dimethylaluminum chloride (Me 2 AlCl), aluminum chloride (AlCl 3), trimethyl gallium (Me 3 Ga), tree Ethyl gallium (Et 3 Ga), dimethyl gallium chloride (Me 2 GaCl) and gallium chloride (GaCl 3 ).

인 함유 실리콘 에피택셜 층이 요구되는 경우들에서, 퇴적 가스는 실리콘 소스, 인 소스 및 캐리어 가스를 포함할 수 있다. 적합한 실리콘 소스, 인 소스 및 캐리어 가스는 위에서 논의된다. 일부 경우들에서, 퇴적 가스는 추가로 게르마늄 소스를 포함할 수 있다. 다른 실리콘 및 인 소스들이 예상되지만, 일반적으로 처리 분위기(processing atmosphere)로의 산소 첨가는 최소화되거나 회피되는 것이 바람직하다.In cases where a phosphorus containing silicon epitaxial layer is desired, the deposition gas may comprise a silicon source, a phosphorus source and a carrier gas. Suitable silicon sources, phosphorus sources and carrier gases are discussed above. In some cases, the deposition gas may further comprise a germanium source. Although other silicon and phosphorous sources are expected, it is generally desirable that oxygen addition to the processing atmosphere be minimized or avoided.

박스(606) 동안, 적어도 하나의 촉매 가스가 또한 프로세스 챔버(100)로 도입되고, 퇴적 가스에 촉매 작용을 일으키도록 열적으로 구동된다. 촉매 가스는 약 3sccm 내지 약 400sccm, 예를 들어 약 30sccm 내지 약 300sccm, 예컨대 약 60sccm 내지 약 150sccm 범위의 레이트로 프로세스 챔버에 제공될 수 있다. 대부분의 경우들에서, 촉매 가스는 퇴적 스테이지 동안 퇴적 가스와 동시에(simultaneously) 또는 함께(concurrently) 유동된다(즉, 공동 유동 모드(co-flow mode)). 일부 경우들에서, 퇴적 가스는 프로세스 챔버에 연속적으로 유입될 수 있고, 촉매 가스는 미리 결정된 간격(들)으로 제공된다. 예시적인 촉매 가스는 할로겐 분자들을 함유하는 것들일 수 있다. 일 실시예에서, 촉매 가스는 염소 가스(Cl2)이다. 염소 가스는, 저온(예를 들어, <500℃)에서도, 실란, 디클로로실란, 디실란, PH3, B2H6 등과 같은 수소화물 및 수소와 쉽게 반응할 수 있는 고반응성 가스이기 때문에 소정의 이점을 갖는다. 염소는 약 300℃ 정도의 낮은 온도에서 활성화될 수 있으므로, 전체 에피택셜 프로세스 온도는, 반응물질 또는 촉매로서 염소를 이용하지 않는 에피택셜 프로세스들에 비해, 예컨대 50℃ 내지 100℃만큼 감소될 수 있다. 구체적으로, 놀랍게도, 에피택셜 퇴적 프로세스에서 염소 가스를 반응물질 또는 촉매로서 이용하는 것은 인 프리커서의 공급이 낮더라도, 퇴적 동안 에피택셜 성장된 실리콘 층에서의 인 혼입을 강화할 수 있다는 것이 본 발명자들에 의해 관찰되었다. 퇴적 동안 Cl2 가스를 이용하지 않은 인-시튜 인 도핑 실리콘("SiP") 에피택셜 층에 비교하여, Cl2-촉매 작용된 SiP Epi 프로세스는 에피택셜 성장된 층의 저항률을 낮추면서 인장 변형률을 증가시키고, 이는 결국 채널에서의 전자 이동도를 증대시키며, 금속 산화물 반도체 전계 효과 트랜지스터에 대한 소스/드레인 접촉 저항을 감소시킨다.During box 606, at least one catalytic gas is also introduced into the process chamber 100 and is thermally driven to catalyze the deposition gas. The catalytic gas may be provided to the process chamber at a rate ranging from about 3 sccm to about 400 sccm, such as from about 30 sccm to about 300 sccm, such as from about 60 sccm to about 150 sccm. In most cases, the catalyst gas flows simultaneously or concurrently with the deposition gas during the deposition stage (i. E. Co-flow mode). In some cases, the deposition gas can be continuously introduced into the process chamber, and the catalyst gas is provided at a predetermined interval (s). Exemplary catalyst gases may be those containing halogen molecules. In one embodiment, the catalytic gas is chlorine gas (Cl 2 ). Since chlorine gas is a highly reactive gas capable of easily reacting with hydrogen and hydrides such as silane, dichlorosilane, disilane, PH 3 , B 2 H 6 and the like even at a low temperature (for example, <500 ° C.) . Since chlorine can be activated at temperatures as low as about 300 ° C, the total epitaxial process temperature can be reduced, for example, by 50 ° C to 100 ° C compared to epitaxial processes that do not use chlorine as a reactant or catalyst . In particular, it has been surprisingly found that the use of chlorine gas as a reactant or catalyst in an epitaxial deposition process can enhance phosphorus incorporation in the epitaxially grown silicon layer during deposition, even though the supply of phosphorus precursors is low Lt; / RTI &gt; As compared to the in situ doping silicon ( "SiP") epitaxial layer, Cl 2 - - is not used a Cl 2 gas while depositing SiP Epi process, the catalytic action is a tensile strain while reducing the resistivity of the epitaxially grown layer Which ultimately increases the electron mobility in the channel and reduces the source / drain contact resistance for the metal oxide semiconductor field effect transistor.

아래의 표 1은 본 개시물의 실시예들에 따른 층 퇴적 프로세스 동안 Cl2 가스를 촉매 가스로 이용하여(예시 3-7) 또는 촉매 가스 없이(즉, 예시 1-2와 같이 Cl2 가스 없음) 형성된 SiP 에피택셜 층의 막 특성들을 보여준다. 표 1에 나타난 모든 예시들에서, 디실란(DS로 약칭됨)은 100sccm의 유량으로 제공되었고, 캐리어 가스의 역할을 하는 질소 가스는 3SLM의 유량으로 제공되었다. 포스핀은 5.1sccm, 15sccm, 및 50sccm의 3가지 상이한 유량으로 제공되었다. 모든 예시들에서, 프로세스 챔버는 약 500℃로 가열 및 유지되었고, 챔버 압력은 약 40Torr였다. 여기에서 그리고 본 개시물 전체에 걸쳐 설명되는 프로세스 조건들은 300mm 직경의 기판에 기초한 것이다.Table 1 below illustrates the use of Cl 2 gas as a catalytic gas during the layer deposition process according to embodiments of the present disclosure (Examples 3-7) or without catalyst gas (i.e., without Cl 2 gas as in Example 1-2) The film properties of the formed SiP epitaxial layer are shown. In all the examples shown in Table 1, disilane (abbreviated as DS) was provided at a flow rate of 100 sccm, and nitrogen gas serving as a carrier gas was provided at a flow rate of 3 SLM. The phosphine was provided at three different flow rates of 5.1 sccm, 15 sccm, and 50 sccm. In all examples, the process chamber was heated and maintained at about 500 캜, and the chamber pressure was about 40 Torr. The process conditions described herein and throughout this disclosure are based on a 300 mm diameter substrate.

Figure pat00001
Figure pat00001

예시 1 및 3에서 알 수 있는 바와 같이, 퇴적 프로세스 동안 염소 가스가 제공될 때, 에피택셜 성장된 층의 인장 변형률은 0.03%로부터 0.10%로 유리하게 증가되었고, 막 저항률은 0.838mΩ-cm로부터 0.332mΩ-cm로 유리하게 감소되었다. 더 중요하게는, 인 농도는 입방 센티미터당 약 1.6×1020 원자로부터 입방 센티미터당 약 7.6×1020 원자로 상당히 증가되었다. 또한, 층 두께도 150초의 기간 동안 약 556Å으로부터 약 707Å으로 증가되었다. 퇴적된 에피택셜 층이 더 두껍고 인 농도가 더 높다는 사실은, 에천트 화학물질로서 간주되었기 때문에 퇴적 프로세스에서는 통상적으로 이용되지 않는 염소 가스가 성장 속도에 지나치게 많은 영향을 미치지 않고서 층으로의 인 혼입을 강화한다는 것을 시사한다.As can be seen in Examples 1 and 3, when chlorine gas was provided during the deposition process, the tensile strain of the epitaxially grown layer was advantageously increased from 0.03% to 0.10%, and the film resistivity was from 0.838 mΩ-cm to 0.332 m? -cm. More importantly, the phosphorus concentration was significantly increased from about 1.6 x 10 20 atoms per cubic centimeter to about 7.6 x 10 20 atoms per cubic centimeter. Also, the layer thickness was increased from about 556 ANGSTROM to about 707 ANGSTROM for a period of 150 seconds. The fact that the deposited epitaxial layer is thicker and the concentration of phosphorus is higher is considered to be an etchant chemistry, so that chlorine gas, which is not conventionally used in the deposition process, can be added to the layer without unduly affecting the growth rate. Suggesting that it strengthens.

임의의 특정 이론에 얽매이지 않고서, Cl2와 수소 및/또는 수소화물 가스들, 도펀트 가스들 간의 발열 반응 동안 자발적으로 발생된 다양한 활성화된 중간 프리커서들(예를 들어, SiClx, PClx)이 퇴적된 에피택셜 층에서의 더 높은 인장 변형률, 더 나은 층 두께 성장, 더 낮은 저항률 및 더 높은 도펀트 농도와 같은 이러한 바람직한 특성들의 이유를 설명할 수 있다고 생각된다. 추가로, 입방 센티미터당 약 1×1021 원자 이상의 인 농도에서, 퇴적된 에피택셜 층은 순수하게 인 도핑된 실리콘 층이 아니며, 오히려 그 층은 실리콘과 실리콘 인화물 사이의 합금(예를 들어, 의사입방(pseudocubic) Si3P4)이라고 생각된다. 실리콘/실리콘 인화물 합금은 퇴적된 에피택셜 층의 증가된 인장 응력에 기여하는 것으로 생각된다. 실리콘/실리콘 인화물 합금을 형성할 가능성은 인 농도의 증가에 따라 증가하는데, 그 이유는 인접한 인 원자들이 상호작용할 확률이 증가되기 때문이다.Without being bound by any particular theory, various active intermediate precursors (e.g., SiCl x , PCl x ) spontaneously generated during an exothermic reaction between Cl 2 and hydrogen and / or hydride gases, dopant gases, Is believed to be able to account for these desirable properties, such as higher tensile strain, better layer thickness growth, lower resistivity and higher dopant concentration in the deposited epitaxial layer. Additionally, at a concentration of at least about 1 x 10 &lt; 21 &gt; atoms per cubic centimeter, the deposited epitaxial layer is not a purely doped silicon layer, rather it is an alloy between silicon and silicon phosphide Pseudocubic Si 3 P 4 ). The silicon / silicon phosphide alloy is believed to contribute to the increased tensile stress of the deposited epitaxial layer. The likelihood of forming a silicon / silicon phosphide alloy increases with increasing phosphorus concentration because the probability of adjacent phosphorus atoms interacting is increased.

표 1로 되돌아가면, 염소 가스의 유동이 30sccm으로부터 60sccm(예시 4), 90sccm(예시 5) 및 150sccm(예시 6)으로 증가함에 따라, 퇴적된 에피택셜 층 내의 인장 변형률은 0.10%로부터 0.16%, 0.21% 및 0.31%로 각각 더 증가되었고, 퇴적된 에피택셜 층의 저항률은 또한 0.332mΩ-cm로부터 0.321mΩ-cm, 0.287mΩ-cm 및 0.234mΩ-cm로 각각 감소되었다. 그 동안에, 인 농도 및 층 두께는, 퇴적 시의 반응물질 또는 촉매로서 염소 가스가 사용되지 않았던 예시 1과 비교하여 또한 증가되었다. 예시 5는, 포스핀 가스가 단지 5.1sccm으로만 유동되며 염소 가스가 90sccm의 레이트로 프로세스 챔버에 전달된 경우에, 퇴적된 에피택셜 층이, 퇴적 프로세스 동안 더 많은 양(예시 1보다 10배 높은 50sccm)의 포스핀 가스가 유동되며 염소 가스는 제공되지 않았던 예시 2와 등가인 인장 변형률, 더 큰 인 농도 및 더 낮은 저항률을 가졌음을 또한 보여준다. 그러므로, 포스핀 가스 자체의 높은 유동은, 퇴적된 에피택셜 층에서 PH3+Cl2가 유도하는 것과 같은 높은 인장 변형률을 유도하지는 않는다. 예시 5는, 적은 PH3 가스 공급으로도, 낮은 저항률을 갖는 높은 변형률의 고도로 도핑된 SiP 에피택셜 층(highly strained and highly doped SiP epitaxial layer with low resistivity)이 여전히 달성될 수 있음을 명백히 보여준다.Returning to Table 1, as the flow of chlorine gas increases from 30 sccm to 60 sccm (Example 4), 90 sccm (Example 5), and 150 sccm (Example 6), the tensile strain in the deposited epitaxial layer increases from 0.10% to 0.16% 0.21% and 0.31%, respectively, and the resistivity of the deposited epitaxial layer was also reduced from 0.332m? -Cm to 0.321m? -Cm, 0.287m? -Cm and 0.234m? -Cm, respectively. In the meantime, the phosphorus concentration and the layer thickness were also increased in comparison with Example 1 in which chlorine gas was not used as a reactant or catalyst at the time of deposition. Example 5 shows that when the phosphine gas is only flowing at 5.1 sccm and the chlorine gas is delivered to the process chamber at a rate of 90 sccm, the deposited epitaxial layer is in a higher amount (10 times higher than example 1 50 sccm) of the phosphine gas flowed and the chlorine gas had no tensile strain, higher phosphorus concentration and lower resistivity equivalent to Example 2, which was not provided. Therefore, the high flow of the phosphine gas itself does not induce a high tensile strain such as that induced by PH 3 + Cl 2 in the deposited epitaxial layer. Example 5 clearly shows that even with low PH 3 gas supply, a highly strained and highly doped SiP epitaxial layer with low resistivity with low resistivity can still be achieved.

예시 7은, 포스핀 가스 및 염소 가스 유량 둘 다가 예시 1과 비교하여 증가한 다른 실시예를 보여준다(PH3은 5.1sccm으로부터 15sccm으로 증가하였고, Cl2는 0sccm으로부터 150sccm으로 증가하였음). 알 수 있는 바와 같이, 결과적인 인-도핑된 실리콘 에피택셜 층은 0.03%로부터 0.70%로 상당히 증가된 인장 변형률을 가졌다. 또한, 결과적인 층은 예시 1의 층에 대한 0.838mΩ-cm와 비교하여 약 0.3mΩ-cm의 저항률을 가졌다. 층 두께도 또한 556Å으로부터 621Å으로 증가하였고, 이는 역시 염소 가스가 전체 막 성장 속도에는 영향을 미치지 않지만, 오히려 더 높은 인장 변형률 및 더 낮은 저항률로 에피택셜 층을 강화하였음을 나타낸다.Example 7 shows another embodiment where both phosphine gas and chlorine gas flow rates are increased compared to Example 1 (PH 3 increased from 5.1 sccm to 15 sccm and Cl 2 increased from 0 sccm to 150 sccm). As can be seen, the resulting phosphorous-doped silicon epitaxial layer had a significantly increased tensile strain from 0.03% to 0.70%. In addition, the resulting layer had a resistivity of about 0.3 mOhm-cm compared to 0.838 mOhm-cm for the layer of Example 1. The layer thickness also increased from 556 ANGSTROM to 621 ANGSTROM, indicating that the chlorine gas also did not affect the overall film growth rate, but rather enhanced the epitaxial layer with a higher tensile strain and lower resistivity.

인 소스 가스의 더 높은 유량이 퇴적된 에피택셜 층의 인장 변형률 및 저항률을 개선할 수 있는 한편, 표 1에 주어진 예시들은 40Torr의 챔버 압력에 기초한다는 점에 유의해야 한다. 저압 퇴적 동안 제공되는 인 소스 가스의 높은 유량들은 기판의 "표면 포이즈닝(surface poisoning)"을 초래할 수 있는데, 이는 에피택셜 형성을 억제한다. 전형적으로, 300Torr를 초과하는 압력, 예를 들어 약 300Torr 내지 약 760Torr의 압력에서 처리할 때에는, 포이즈닝 영향을 극복하는 실리콘 소스 플럭스로 인해, 표면 포이즈닝이 경험되지 않는다. 따라서, 높은 도펀트 유량을 이용하는 에피택셜 프로세스들에 대해서는 처리 압력을 증가시키는 것이 유리할 수 있다.It should be noted that while the higher flow rates of the source gas can improve the tensile strain and resistivity of the deposited epitaxial layer, the examples given in Table 1 are based on a chamber pressure of 40 Torr. High flow rates of the source gas provided during low pressure deposition can lead to "surface poisoning" of the substrate, which inhibits epitaxial formation. Typically, when processing at pressures exceeding 300 Torr, for example from about 300 Torr to about 760 Torr, surface poisoning is not experienced due to the silicon source flux overcoming the poisoning effect. Thus, it may be advantageous to increase the process pressure for epitaxial processes that utilize a high dopant flow rate.

예시 8 및 9는, 염소 가스가 더 많은 양(200sccm 및 300sccm)으로 유동될 때, 퇴적된 에피택셜 층이 예시 1과 비교하여 더 높은 인장 변형률(0.36% 및 0.39%) 및 더 낮은 저항률(0.239mΩ-cm 및 0.256mΩ-cm)을 여전히 나타내었음을 보여준다. 과잉의 염소 가스는 가스상(gas phase)에서 일부 디실란 및 PH3 가스들을 소비하는 경향이 있고, 따라서 층 두께에 대해 어느 정도의 악영향을 미치지만, 전체 층 두께는 적어도 강력한 에천트 가스가 층에 미칠 것으로 예상되는 정도로 크게 영향을 받지는 않는다. 과잉의 염소 가스를 이용한 더 낮은 인장 변형률은, 더 적은 인 원자들을 막에 혼입시키는 더 약한 퇴적에 기인할 수 있다.Examples 8 and 9 demonstrate that the deposited epitaxial layer has higher tensile strains (0.36% and 0.39%) and lower resistivity (0.239 &lt; RTI ID = 0.0 &gt; m &lt; 2 &gt; -cm and 0.256 m-cm). Excess chlorine gas tends to consume some disilane and PH 3 gases in the gas phase and thus has some adverse effect on the layer thickness, but the total layer thickness is at least the strongest etchant gas in the layer It is not significantly affected to the extent expected. The lower tensile strain with excess chlorine gas can be attributed to the weaker deposition of less phosphorus atoms into the film.

도 7a는, 고해상도 X선 회절에 의해 결정되는, 위에서 표 1에 나타난 예시 1, 3, 4, 5, 6, 8 및 9에 따라 형성된 층의 인장 응력을 도시하는 그래프이다. 도 7b는 Cl2가 상이한 유량들로 유동된, DS 공동 유동 SiP에 대한 XRD 프로파일의 상세를 보여주는 도 7a의 확대된 그래프 "E"이다. 피크 A는 단결정질 실리콘 기판의 인장 응력에 대응하는 한편, 피크 B는 실리콘 게르마늄 층(350Å)의 인장 응력에 대응하는데, 이 실리콘 게르마늄 층은, 피크들 D-I가 가시적(visible)이고 데이터 분석에 의미가 있음을 보여주기 위한 기준 층의 역할을 한다. 피크들 C, D, E, F, G, H 및 I는, 퇴적 스테이지 동안 0sccm, 30sccm, 60sccm, 90sccm, 150sccm, 200sccm 및 300sccm의 유량으로 제공된 Cl2를 이용하여 형성된 인 함유 에피택셜 층의 인장 응력에 각각 대응한다. 일반적으로, 피크들 C-I는, 높은 인 도펀트 농도로부터 발생된 인장 변형률로 인해, 약 350 각초(arc second) 내지 약 850 각초의 시프트를 갖는다. 추가로, 피크들 D-I의 분명한 에지들(well defined edges)은 염소의 첨가로 균일한 조성을 갖는 고품질 고변형률의 SiP 에피택셜 층들을 나타낸다.7A is a graph showing the tensile stresses of the layers formed according to Examples 1, 3, 4, 5, 6, 8 and 9 shown in Table 1 above, as determined by high resolution X-ray diffraction. 7B is an enlarged graph "E" of FIG. 7A showing the details of the XRD profile for the DS cavity flow SiP with Cl 2 flowing at different flow rates. Peak A corresponds to the tensile stress of the monocrystalline silicon substrate while Peak B corresponds to the tensile stress of the silicon germanium layer (350 ANGSTROM) which shows that peaks DI are visible and meaningful for data analysis As a reference layer. The peaks C, D, E, F, G, H, and I represent the tensile strength of the phosphorus containing epitaxial layer formed using Cl 2 provided at a flow rate of 0 sccm, 30 sccm, 60 sccm, 90 sccm, 150 sccm, 200 sccm and 300 sccm during the deposition stage Respectively. Generally, the peaks CI have a shift of from about 350 seconds to about 850 seconds each, due to the tensile strain generated from the high dopant concentration. In addition, well defined edges of the peaks DI show high quality high strain SiP epitaxial layers with homogeneous composition with the addition of chlorine.

동작 시에, 촉매 가스는 에피택셜 층 성장 프로세스 동안 퇴적 가스와 동시에 또는 함께 유동된다. 촉매 가스는 가스 소스(135A) 및/또는 가스 소스(135B)로부터, 배플 라이너(132G), 주입 인서트 라이너 어셈블리(132F)를 통해, 그리고 주입기 라이너(132E)에 형성되는 도 1a에 도시된 바와 같은 하나 이상의 개구(136A 및/또는 136B)를 통해(또는 도 2-5에 도시된 바와 같은 제1 유출구들(210A) 및/또는 제2 유출구들(210B)을 통해) 제공될 수 있다. 일부 실시예들에서, 촉매 가스 및 퇴적 가스는 가스 프로세스 키트(200)로 그리고 처리 용적(110)으로 따로따로 유입된다(즉, 촉매 가스 및 퇴적 가스는 프로세스 챔버에 들어온 후에 혼합된다). 일부 실시예들에서, 촉매 가스 및 퇴적 가스는 가스 프로세스 키트(200)에 유입되기 전에 미리 혼합되어 가스 혼합물로서 형성된다(즉, 촉매 가스 및 퇴적 가스는 프로세스 챔버에 들어오기 전에 미리 혼합된다). 촉매 가스는 제1 유출구들(210A)(도 2-5) 중 하나 이상을 통해 처리 용적(110)에 유입될 수 있는 한편, 퇴적 가스는 제2 유출구들(210B)(도 2-5) 중 하나 이상을 통해 유동될 수 있거나, 그 반대로도 될 수 있다. 일례에서, 촉매 가스 및 퇴적 가스는 실질적으로 동일한 평면에서 처리 용적(110)으로 공동 유동되는데, 즉 촉매 가스는 제1 유출구들(210A) 중 하나 이상을 통해 유동되는 한편, 퇴적 가스는 도 5에 도시된 제2 유출구들(210B) 중 하나 이상을 통해 유동된다. 그러므로, 촉매 가스 및 퇴적 가스는 프로세스 챔버에 들어온 후에 혼합된다.In operation, the catalytic gas flows simultaneously or together with the deposition gas during the epitaxial layer growth process. The catalytic gas may be introduced into the injector liner 132E from the gas source 135A and / or gas source 135B through the baffle liner 132G, the injection insert liner assembly 132F, May be provided through one or more openings 136A and / or 136B (or through first outlets 210A and / or second outlets 210B as shown in Figures 2-5). In some embodiments, the catalyst gas and the deposition gas are separately introduced into the gas process kit 200 and into the processing volume 110 (i.e., the catalyst gas and the deposition gas are mixed after entering the process chamber). In some embodiments, the catalyst gas and the deposition gas are premixed and mixed as a gas mixture (i.e., the catalyst gas and the deposition gas are premixed before entering the process chamber) before entering the gas process kit 200. The catalytic gas may be introduced into the processing volume 110 through one or more of the first outlets 210A (Figs. 2-5), while the deposition gas may flow into the second outlets 210B (Figs. 2-5) May flow through more than one, or vice versa. In one example, the catalytic gas and the deposition gas are co-flowed into the process volume 110 in substantially the same plane, i.e., the catalyst gas flows through at least one of the first outlets 210A, And flows through at least one of the illustrated second outlets 210B. Therefore, the catalyst gas and the deposition gas are mixed after entering the process chamber.

박스(606)에서의 에피택셜 프로세스는, 미리 결정된 두께 및/또는 막 프로파일이 달성될 때까지 반복될 수 있다.The epitaxial process at box 606 may be repeated until a predetermined thickness and / or film profile is achieved.

박스(608)에서, 퇴적 프로세스가 종료되고, 퇴적된 에피택셜 층에 대해 퇴적-후 베이킹 프로세스(post-deposition baking process)가 선택적으로 수행된다. 퇴적-후 베이킹 프로세스는 프로세스 챔버(100) 내에서 인-시튜로, 또는 상이한 열 프로세스 챔버 내에서 수행될 수 있다. 퇴적-후 베이킹 프로세스는, 약 300Torr의 프로세스 챔버에서, 약 550℃ 내지 약 800℃의 온도로, 약 60초 내지 약 180초 동안, 예를 들어 약 120초 동안 수행될 수 있다. 이러한 프로세스 조건들은 원하는 막 특성들을 얻기 위해 변경될 수 있다. 퇴적-후 베이킹 프로세스 동안, 불활성 가스 및/또는 캐리어 가스, 예를 들어 질소, 수소 또는 다른 적합한 가스들이 프로세스 챔버에 유입될 수 있다. 불활성/캐리어 가스는 약 3SLM의 유량으로 제공될 수 있다. 퇴적-후 베이킹 프로세스 동안 일부 도펀트들(예를 들어, 인)이 퇴적된 에피택셜 층 밖으로 빠져나가는 것에 의해, 베이킹 후의 에피택셜 층은 저항률에서의 약간의 증가 및 인장 변형률에서의 약간의 감소를 보일 수 있다.At box 608, the deposition process is terminated and a post-deposition baking process is selectively performed on the deposited epitaxial layer. A post-deposition bake process may be performed in-situ within the process chamber 100, or in a different thermal process chamber. The post-deposition bake process may be performed at a temperature of about 550 [deg.] C to about 800 [deg.] C in a process chamber of about 300 Torr for about 60 seconds to about 180 seconds, for example about 120 seconds. These process conditions can be varied to obtain the desired film properties. During the post-deposition bake process, inert gases and / or carrier gases, such as nitrogen, hydrogen, or other suitable gases may be introduced into the process chamber. The inert / carrier gas may be provided at a flow rate of about 3 SLM. By evacuating some of the dopants (e.g., phosphorous) from the deposited epitaxial layer during the post-deposition bake process, the epitaxial layer after baking exhibits a slight increase in resistivity and a slight decrease in tensile strain .

박스(610)에서, 퇴적-후 베이킹 프로세스 동안 열화된 막 특성들을 복구하기 위해서 어닐링 프로세스가 선택적으로 수행될 수 있다. 대안적으로, 박스(608)의 프로세스에 의해 원하는 막 특성들이 복구되도록, 박스(610)의 어닐링 프로세스는 생략될 수 있다. 여기에 설명된 어닐링 프로세스들은 약 600℃보다 높은 온도에서 수행되는 프로세스들을 지칭할 수 있다. 어닐링 프로세스들은 레이저 어닐링 프로세스들, 스파이크 어닐링 프로세스들, 급속 열 어닐링 프로세스들, 및/또는 퍼니스 어닐링 프로세스들(furnace anneal processes)을 이용하여 수행될 수 있다. 본 개시물의 일 실시예에서, 동적 표면 어닐링(DSA: dynamic surface anneal) 프로세스와 같은 레이저 어닐링 프로세스가 수행된다. 레이저 어닐링 프로세스들은 에너지 소스로부터의 일정한 에너지 플럭스를 기판의 표면 상의 작은 영역에 전달할 수 있고, 그 동안 기판은 이 작은 영역에 전달되는 에너지에 대하여 병진 또는 스캐닝될 수 있다(또는 그 반대로 됨). 에너지 소스는 기판의 원하는 영역들에서 어닐링 프로세스를 수행하기 위해 전자기 복사 에너지를 전달할 수 있다. 전자기 복사 에너지의 전형적인 소스들은 광학 복사 소스, 전자 빔 소스, 이온 빔 소스 및/또는 마이크로웨이브 에너지 소스를 포함하지만, 그에 한정되지는 않으며, 그들 중 임의의 것은 모노크로니스틱(monochronistic)이거나 폴리크로니스틱(polychronistic)일 수 있고, 임의의 원하는 가간섭성(coherency)을 가질 수 있다. 일 실시예에서, 에너지 소스는 하나 이상의 레이저 소스를 이용하는 광학 복사 소스이다. 레이저들은 가스 레이저, 엑시머 레이저, 고체 상태 레이저, 파이버 레이저, 반도체 레이저 등과 같은 임의의 유형의 레이저일 수 있고, 이들은 단일 파장에서, 또는 2개 이상의 파장에서 동시에 광을 방출하도록 구성가능할 수 있다.At box 610, an annealing process may optionally be performed to recover the degraded film properties during the post-deposition bake process. Alternatively, the annealing process of box 610 may be omitted, so that desired film properties are recovered by the process of box 608. [ The annealing processes described herein may refer to processes performed at temperatures greater than about &lt; RTI ID = 0.0 &gt; 600 C. &lt; / RTI &gt; The annealing processes may be performed using laser annealing processes, spike annealing processes, rapid thermal annealing processes, and / or furnace anneal processes. In one embodiment of the disclosure, a laser annealing process such as a dynamic surface annealing (DSA) process is performed. Laser annealing processes can transfer a constant energy flux from an energy source to a small area on the surface of the substrate while the substrate can be translated or scanned (or vice versa) against the energy delivered to this small area. The energy source may deliver electromagnetic radiation energy to perform the annealing process at desired areas of the substrate. Typical sources of electromagnetic radiation include, but are not limited to, optical radiation sources, electron beam sources, ion beam sources and / or microwave energy sources, any of which may be monochronistic or polychrome May be polychronistic, and may have any desired coherency. In one embodiment, the energy source is an optical radiation source using one or more laser sources. The lasers can be any type of laser, such as gas lasers, excimer lasers, solid state lasers, fiber lasers, semiconductor lasers, etc., and they can be configurable to emit light at a single wavelength or at two or more wavelengths simultaneously.

레이저 어닐링 프로세스는 예를 들어 약 1초 이하 정도의 비교적 짧은 시간 동안 기판의 주어진 영역 상에서 일어날 수 있다. 다양한 실시예들에서, 레이저 어닐링 프로세스는 밀리초 정도로 수행된다. 밀리초의 어닐링은 개선된 수율 성능을 제공하면서, 퇴적된 에피택셜 층에서의 인의 배치에 대한 정밀한 제어를 가능하게 한다. 레이저 어닐링 프로세스를 위한 온도는 퇴적된 층의 저항률 및 인장 변형률에 대한 임의의 악영향을 회피하도록 조심스럽게 선택되어야 한다.The laser annealing process can occur on a given area of the substrate for a relatively short period of time, such as, for example, about 1 second or less. In various embodiments, the laser annealing process is performed on the order of milliseconds. Millisecond annealing allows precise control over the placement of phosphorous in the deposited epitaxial layer, while providing improved yield performance. The temperature for the laser annealing process must be carefully chosen to avoid any adverse effects on the resistivity and tensile strain of the deposited layer.

본 발명의 이점들은, 높은 인장 변형률 및 낮은 저항률을 나타내는 고품질의 실리콘(또는 게르마늄) 에피택셜 막들을 포함한다. 에피택셜 퇴적 프로세스 동안 염소 가스를 반응물질 또는 촉매로서 이용함으로써, 인 프리커서의 적은 공급으로도, 성장 속도에 지나치게 많은 영향을 미치지 않고서 층에 인이 상당히 혼입될 수 있다. 높은 인 농도는 퇴적된 에피택셜 층 내에 응력을 유도하고, 그에 의해 인장 변형률을 증가시키는데, 이는 증가된 캐리어 이동도 및 개선된 디바이스 성능을 초래한다.Advantages of the present invention include high quality silicon (or germanium) epitaxial films exhibiting high tensile strain and low resistivity. By using chlorine gas as the reactant or catalyst during the epitaxial deposition process, phosphorus can be significantly incorporated into the layer without unduly affecting the growth rate, even with a small supply of phosphorus precursors. The high phosphorus concentration induces stress in the deposited epitaxial layer, thereby increasing the tensile strain, which results in increased carrier mobility and improved device performance.

상술한 것은 본 개시물의 실시예들에 관한 것이지만, 본 개시물의 다른 실시예들 및 추가의 실시예들은 그것의 기본 범위로부터 벗어나지 않고서 고안될 수 있으며, 그것의 범위는 이하의 청구항들에 의해 결정된다.While the foregoing is directed to embodiments of the present disclosure, other and further embodiments of the disclosure can be devised without departing from the basic scope thereof, and the scope thereof is determined by the claims that follow .

100 : 챔버
102 : 하우징 구조물
104 : 석영 챔버
106 : 상부 챔버
108 : 하부 챔버
110 : 처리 용적
112 : 기판 지지체
114 : 기판
116 : 처리 표면
118A : 램프 모듈들
118B : 램프 모듈들
120 : 상부 석영 윈도우
122 : 하부 석영 윈도우
124 : 유입구
126 : 유출구
128 : 가스 분배 어셈블리
129 : 주입 캡
130 : 배기 어셈블리
132A : 하부 라이너
132B : 상부 라이너
132C : 배기 인서트 라이너 어셈블리
132D : 배기 라이너
132E : 주입기 라이너
132F : 주입 인서트 라이너 어셈블리
132G : 배플 라이너
132H : 슬릿 밸브 라이너
133A : 유동 경로
133B : 유동 경로
133C : 배기 유동 경로
134 : 금속 벽들
135A : 가스 소스
135B : 가스 소스
136A : 개구들
136B : 개구들
137 : 플레넘
138 : 숄더
139 : 매니폴드
140 : 고리형 예비 가열 링
200 : 프로세스 키트
201 : 원통형 외측 직경
202A : 컷아웃 부분들
202B : 컷아웃 부분들
203 : 내부 표면들
204 : 리세스된 영역들
206A : 제1 섹션
206B : 제2 섹션
208A : 제1 섹션
208B : 제2 섹션
210A : 제1 유출구
210B : 제2 유출구
300 : 가스 분배 매니폴드 라이너
305 : 램프 모듈들
350 : 실리콘 게르마늄 층
400 : 가스 분배 매니폴드 라이너
410A : 주입 구역
410B : 주입 구역
420A : 제1 표면
420B : 제2 표면
500 : 가스 분배 매니폴드 라이너
505A : 챔버
505B : 챔버
600 : 프로세스
602 : 박스
604 : 박스
606 : 박스
608 : 박스
610 : 박스
100: chamber
102: Housing structure
104: quartz chamber
106: upper chamber
108: Lower chamber
110: Processing volume
112: substrate support
114: substrate
116: Treatment surface
118A: lamp modules
118B: lamp modules
120: upper quartz window
122: Lower quartz window
124: inlet
126: Outlet
128: gas distribution assembly
129: Injection cap
130: Exhaust assembly
132A:
132B: upper liner
132C: exhaust insert liner assembly
132D: Exhaust liner
132E: injector liner
132F: injection insert liner assembly
132G: Baffle Liner
132H: Slit valve liner
133A:
133B:
133C: exhaust flow path
134: metal walls
135A: Gas source
135B: Gas source
136A: openings
136B:
137: Plenum
138: Shoulder
139: Manifold
140: ring preheating ring
200: Process Kit
201: Cylindrical outer diameter
202A: Cutout portions
202B: Cutout portions
203: internal surfaces
204: recessed regions
206A: first section
206B: second section
208A: first section
208B: second section
210A: first outlet
210B: second outlet
300: Gas distribution manifold liner
305: lamp modules
350: Silicon germanium layer
400: Gas Distribution Manifold Liner
410A: injection zone
410B: injection zone
420A: first surface
420B: second surface
500: Gas distribution manifold liner
505A: chamber
505B: chamber
600: Process
602: box
604: Box
606: box
608: Box
610: Box

Claims (15)

기판 상에 막을 형성하는 방법으로서,
처리 챔버의 처리 용적 내에 배치된 기판을 가열하는 단계; 및
화학식 XY의 할로겐 분자들을 함유하는 촉매 가스, 실리콘 소스 및 도펀트 소스에 상기 기판을 노출시킴으로써, 상기 기판 상에 실리콘 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -
를 포함하는 방법.
A method of forming a film on a substrate,
Heating the substrate disposed within the processing volume of the processing chamber; And
Forming a silicon epitaxial layer on the substrate by exposing the substrate to a catalyst gas, a silicon source and a dopant source containing halogen molecules of formula XY, wherein X and Y are halogen atoms,
&Lt; / RTI &gt;
제1항에 있어서, X는 염소인, 방법.2. The method of claim 1, wherein X is chlorine. 제1항에 있어서, 상기 실리콘 소스는 실란, 디클로로실란, 디실란, 트리실란, 테트라실란 또는 폴리클로로실란을 포함하는, 방법.The method of claim 1, wherein the silicon source comprises silane, dichlorosilane, disilane, trisilane, tetrasilane, or polychlorosilane. 제1항에 있어서, 상기 촉매 가스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 300sccm의 유량으로 상기 처리 챔버에 제공되며, 상기 도펀트 소스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 100sccm의 유량으로 상기 처리 챔버에 제공되는, 방법.2. The process of claim 1, wherein the catalyst gas is provided to the process chamber at a flow rate between about 3 sccm and about 300 sccm for a 300 mm diameter substrate, the dopant source having a flow rate of about 3 sccm to about 100 sccm for a 300 mm diameter substrate To the processing chamber. 제1항에 있어서, 상기 도펀트 소스는 인, 붕소, 비소, 갈륨 또는 알루미늄을 포함하는, 방법.The method of claim 1, wherein the dopant source comprises phosphorous, boron, arsenic, gallium, or aluminum. 제4항에 있어서, 상기 처리 챔버는 약 1Torr 내지 760Torr의 압력으로 유지되는, 방법.5. The method of claim 4, wherein the processing chamber is maintained at a pressure of about 1 Torr to 760 Torr. 제1항에 있어서, 상기 기판은 약 300℃ 내지 약 750℃의 온도로 가열되는, 방법.2. The method of claim 1, wherein the substrate is heated to a temperature between about 300 [deg.] C and about 750 [deg.] C. 제1항에 있어서, 상기 촉매 가스, 상기 실리콘 소스 및 상기 도펀트 소스는 실질적으로 동일한 평면에서 상기 처리 용적으로 간헐적으로 공동 유동되는(intermittently co-flowed), 방법.2. The method of claim 1, wherein the catalyst gas, the silicon source, and the dopant source are intermittently co-flowed into the process volume in substantially the same plane. 기판 상에 막을 형성하는 방법으로서,
처리 챔버의 처리 용적 내에 배치된 기판을 가열하는 단계; 및
화학식 XY의 할로겐 분자들을 함유하는 촉매 가스를 실리콘 소스 및 인 소스와 동시에(simultaneously) 또는 함께(concurrently) 상기 처리 챔버로 유동시킴으로써, 상기 기판 상에 실리콘 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -
를 포함하는 방법.
A method of forming a film on a substrate,
Heating the substrate disposed within the processing volume of the processing chamber; And
Forming a silicon epitaxial layer on the substrate by flowing a catalyst gas containing halogen molecules of the formula XY simultaneously or concurrently with the silicon source and the phosphorous source, Halogen atoms -
&Lt; / RTI &gt;
제9항에 있어서, 상기 촉매 가스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 300sccm의 유량으로 상기 처리 챔버에 제공되며, 상기 인 소스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 100sccm의 유량으로 상기 처리 챔버에 제공되는, 방법.10. The process of claim 9, wherein the catalyst gas is provided to the process chamber at a flow rate of about 3 sccm to about 300 sccm for a 300 mm diameter substrate, the source being a flow rate of about 3 sccm to about 100 sccm for a 300 mm diameter substrate To the processing chamber. 처리 챔버 내에서 기판 상에 막을 형성하는 방법으로서,
화학식 XY의 할로겐 분자들을 함유하는 촉매 가스와, 막 형성 가스 소스 및 도펀트 소스를 포함하는 하나 이상의 퇴적 가스를 상기 처리 챔버로 유동시킴으로써, 상기 기판 상에 에피택셜 층을 형성하는 단계 - X 및 Y는 할로겐 원자들임 -
를 포함하는 방법.
1. A method of forming a film on a substrate in a processing chamber,
Forming an epitaxial layer on the substrate by flowing a catalytic gas containing halogen molecules of formula XY and one or more deposition gases comprising a deposition gas source and a dopant source into the process chamber, Halogen atoms -
&Lt; / RTI &gt;
제11항에 있어서, 상기 막 형성 가스 소스는 Ⅲ족 프리커서 가스, Ⅴ족 프리커서 가스, Ⅳ족 프리커서 가스 또는 Ⅵ족 프리커서 가스를 포함하며, 상기 도펀트 소스는 인, 붕소, 비소, 갈륨 또는 알루미늄을 포함하는, 방법.12. The method of claim 11, wherein the film forming gas source comprises a Group III precursor gas, a Group V precursor gas, a Group IV precursor gas, or a Group VI precursor gas, wherein the dopant source is phosphorus, boron, arsenic, gallium Or aluminum. 제11항에 있어서, 상기 촉매 가스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 300sccm의 유량으로 상기 처리 챔버에 제공되는, 방법.12. The method of claim 11, wherein the catalyst gas is provided to the processing chamber at a flow rate between about 3 sccm and about 300 sccm for a 300 mm diameter substrate. 제11항에 있어서, 상기 도펀트 소스는 300mm 직경의 기판에 대하여 약 3sccm 내지 약 100sccm의 유량으로 상기 처리 챔버에 제공되는, 방법.12. The method of claim 11, wherein the dopant source is provided to the process chamber at a flow rate between about 3 sccm and about 100 sccm for a 300 mm diameter substrate. 제11항에 있어서, 상기 촉매 가스, 상기 막 형성 가스 소스 및 상기 도펀트 소스는, 상기 기판이 배치되는 처리 용적으로 동시에 또는 간헐적으로 공동 유동되는, 방법.12. The method of claim 11, wherein the catalytic gas, the film forming gas source, and the dopant source are co-flowed simultaneously or intermittently with a process volume in which the substrate is disposed.
KR1020150055950A 2014-04-21 2015-04-21 Method of enhancing dopant incorporation in epitaxial film using halogen molecules as reactant in deposition KR20150126776A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201461982105P 2014-04-21 2014-04-21
US61/982,105 2014-04-21

Publications (1)

Publication Number Publication Date
KR20150126776A true KR20150126776A (en) 2015-11-13

Family

ID=54453979

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150055950A KR20150126776A (en) 2014-04-21 2015-04-21 Method of enhancing dopant incorporation in epitaxial film using halogen molecules as reactant in deposition

Country Status (2)

Country Link
KR (1) KR20150126776A (en)
CN (1) CN105047526A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123444A (en) * 2017-05-08 2018-11-16 에이에스엠 아이피 홀딩 비.브이. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004131305A (en) * 2002-10-08 2004-04-30 Canon Inc Process and apparatus for liquid phase epitaxy of silicon crystal and solar battery manufacturing process
US7468311B2 (en) * 2003-09-30 2008-12-23 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
US20070048956A1 (en) * 2005-08-30 2007-03-01 Tokyo Electron Limited Interrupted deposition process for selective deposition of Si-containing films

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180123444A (en) * 2017-05-08 2018-11-16 에이에스엠 아이피 홀딩 비.브이. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures

Also Published As

Publication number Publication date
CN105047526A (en) 2015-11-11

Similar Documents

Publication Publication Date Title
US20210225643A1 (en) Method for deposition of silicon nitride layer using pretreatment, structure formed using the method, and system for performing the method
KR101884003B1 (en) Liner assembly for chemical vapor deposition chamber
US7396743B2 (en) Low temperature epitaxial growth of silicon-containing films using UV radiation
US7651955B2 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
US7648927B2 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
CN101404250B (en) Selective formation of silicon carbon epitaxial layer
KR20210027511A (en) Selective silicon germanium epitaxy method at low temperatures
JP5115970B2 (en) Selective epitaxy process control
US20060286774A1 (en) Method for forming silicon-containing materials during a photoexcitation deposition process
KR101170210B1 (en) A method of ultra-shallow junction formation using si film alloyed with carbon
KR101038843B1 (en) Methods and apparatus for epitaxial film formation
KR20080027859A (en) Method for forming silicon-containing materials during a photoexcitation deposition process
KR20130044312A (en) Thin films and methods of making them using cyclohexasilane
JP2010512669A5 (en)
US7029995B2 (en) Methods for depositing amorphous materials and using them as templates for epitaxial films by solid phase epitaxy
CN104599945A (en) formation of epitaxial layers containing silicon
US7837790B2 (en) Formation and treatment of epitaxial layer containing silicon and carbon
KR20150126776A (en) Method of enhancing dopant incorporation in epitaxial film using halogen molecules as reactant in deposition
US9704708B2 (en) Halogenated dopant precursors for epitaxy
US20240145241A1 (en) Surface modifiers for enhanced epitaxial nucleation and wetting

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application