KR20150107180A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20150107180A
KR20150107180A KR1020140029707A KR20140029707A KR20150107180A KR 20150107180 A KR20150107180 A KR 20150107180A KR 1020140029707 A KR1020140029707 A KR 1020140029707A KR 20140029707 A KR20140029707 A KR 20140029707A KR 20150107180 A KR20150107180 A KR 20150107180A
Authority
KR
South Korea
Prior art keywords
gate
film
trench
insulating film
gate insulating
Prior art date
Application number
KR1020140029707A
Other languages
English (en)
Inventor
장경철
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140029707A priority Critical patent/KR20150107180A/ko
Priority to US14/495,582 priority patent/US9269780B2/en
Priority to CN201410566533.6A priority patent/CN104916667A/zh
Publication of KR20150107180A publication Critical patent/KR20150107180A/ko
Priority to US14/990,396 priority patent/US9502526B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 기술은 매립형 워드라인 및 그를 이용한 반도체 장치 및 그 제조 방법을 제공하며, 본 기술에 따른 반도체 장치는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 제 1 게이트, 상기 제 1 게이트 상부에 위치하는 제 2 게이트 및 상기 게이트 절연막과 상기 제 2 게이트 사이에 위치하는 다중막을 포함할 수 있다.

Description

반도체 장치 및 그 제조 방법{Semiconductor Apparatus and Method for manufacturing the same}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 상세하게는 매립형 워드라인 및 그를 이용한 반도체 장치 및 그 제조 방법에 관한 것이다.
최근 반도체 산업의 발전에 따라 전자기기의 고집적화 및 고성능화가 요구되고 있으며, 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 그러나 반도체 소자의 고집적화에 따라 반도체 소자에 포함되는 트랜지스터의 사이즈도 축소되고, 그에 따른 전기적 특성의 저하도 야기되고 있다. 이에 따라, 매립형 워드라인을 가지는 트랜지스터가 도입되고 있다.
본 발명의 일실시예는 GIDL을 감소시키고, 포즈 리프레쉬 특성을 개선할 수 있도록 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성하는 반도체 장치 및 그 제조 방법을 제공한다.
본 발명의 일실시예에 따른 반도체 장치는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 제 1 게이트, 상기 제 1 게이트 상부에 위치하는 제 2 게이트 및 상기 게이트 절연막과 상기 제 2 게이트 사이에 위치하는 다중막을 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 접하는 영역에 위치하는 다중막을 포함할 수 있다.
본 발명의 일실시예에 따른 반도체 장치의 제조 방법은 반도체 기판을 식각하여 트렌치를 형성하는 단계, 상기 트렌치의 표면상에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 상에 상기 트렌치를 매립하는 제 1 게이트를 형성하는 단계, 상기 제 1 게이트 상에서 상기 게이트 절연막의 측벽을 덮는 다중막을 형성하는 단계, 상기 제 1 게이트 상에 상기 트렌치를 매립하는 제 2 게이트를 형성하는 단계 및 상기 제 2 게이트 상에서 상기 트렌치의 나머지 영역을 매립하는 절연막을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 외부로부터 입력된 명령에 따라 데이터를 이용하여 상기 명령에 대응하는 연산을 수행하는 코어부, 상기 연산을 수행하는 데이터, 상기 연산을 수행한 결과에 대응하는 데이터 및 상기 연산을 수행하는 데이터의 주소 중 하나 이상을 저장하는 캐시 메모리부, 상기 코어부와 상기 캐시 메모리부 사이에 연결되고, 상기 코어부와 상기 캐시 메모리부 사이에 데이터를 전송하는 버스 인터페이스, 데이터를 저장하는 임베디드(Embedded) 메모리부, 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부, 외부 기억 장치를 구동하는 메모리 컨트롤부 및 외부 인터페이스 장치에 프로세서에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부를 포함하고, 상기 임베디드(Embedded) 메모리부는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 접하는 영역에 위치하는 다중막을 포함하는 프로세서를 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 외부로부터 입력된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서, 상기 명령을 해석하기 위한 프로그램, 상기 정보를 저장하기 위한 보조기억장치, 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 주기억장치는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 접하는 영역에 위치하는 다중막을 포함하는 시스템을 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치, 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러, 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 임시 저장 장치는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 접하는 영역에 위치하는 다중막을 포함하는 데이터 저장 시스템을 구비할 수 있다.
본 발명의 다른 실시예에 따른 반도체 장치는 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리, 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 메모리 컨트롤러, 상기 저장 장치와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리 및 상기 저장 장치, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 버퍼 메모리는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 접하는 영역에 위치하는 다중막을 포함하는 메모리 시스템을 구비할 수 있다.
본 기술은 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성함으로써 다중막에서 고정 양전하(Positive fixed charge)가 발생하여 GIDL(Gate Induced Drain Leakage)을 완화시키며, 포즈(Pause) 리프레쉬 특성이 개선되어 반도체 장치의 특성 향상이 가능한 효과가 있다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 매립형 워드라인을 포함하는 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 프로세서의 구성도이다.
도 3은 본 발명의 일 실시예에 따른 시스템의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 데이터 저장 시스템의 구성도이다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템의 구성도이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 매립형 워드라인을 포함하는 반도체 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(100)에 매립 게이트를 정의하는 마스크 패턴(미도시)을 형성한 후, 마스크 패턴을 식각 마스크로 반도체 기판(100)을 식각하여 트렌치(110)를 형성한다.
다음에는, 트렌치(110) 내 게이트 절연막(120)을 형성한다. 여기서, 게이트 절연막(120)은 산화(Oxidation) 공정을 이용하거나 산화막(Oxide)을 증착하는 공정을 이용할 수 있다.
그리고, 트렌치(110) 내 게이트 금속층을 형성한 다음에 에치백(etchback) 공정을 실시하여 제 1 게이트 전극(130)을 형성한다. 여기서, 게이트 금속층은 티타늄(Ti), 질화티타늄(TiN), 티타늄/질화티타늄(Ti/TiN), 질화텅스텐(WN), 텅스텐/질화텅스텐(W/WN), 질화탄탈륨(TaN), 탄탈륨/질화탄탈륨(Ta/TaN), 질화티타늄실리콘(TiSiN), 질화탄탈륨실리콘(TaSiN) 및 질화텅스텐실리콘(WSiN) 중의 어느 하나 또는 이들의 조합을 포함하여 형성할 수 있다. 이때, 제 1 게이트 전극(130)은 후속 공정에서 형성되는 접합 영역(미도시, 정션)과 오버랩되지 않도록 에치백 공정을 실시하여 트렌치(110) 내 하부에 형성한다.
도 1b를 참조하면, 제 1 게이트 전극(130)의 상부에 노출된 게이트 절연막(120)에 플라즈마 질화(Plasma Nitridation) 처리 공정을 진행한다. 플라즈마 질화 처리 공정으로 인하여 게이트 절연막(120) 내에 질화막이 유입된다. 구체적으로 플라즈마 질화 처리 공정은 NH3 분위기에서 RTP(Rapid Thermal Processing) 방식을 이용한 질화 처리를 실시하거나 N2, NO, N20 등의 질소를 포함한 가스 분위기에서 RTP 또는 퍼니스(Furnace)에서 열처리하여 실시할 수 있다. 또한 원격(Remote) 플라즈마 질화 처리에 의하여 실시할 수도 있다.
여기서, 플라즈마 질화 처리 공정은 원자층 증착(Atomic Layer Deposition, ALD) 방법 및 장비를 이용하여 실리콘(Silicon) 및 질화막(Nitride)의 화합물을 만들며, 플라즈마 질화 처리 공정으로 인하여 질화막의 함량을 증가시킬 수 있다. 이러한 원자층 증착 방법 및 장비를 이용한 박막은 원자 단위의 미세한 두께 조절, 증착 박막의 불순물 최소화 및 우수한 절연특성 등의 특징을 가진다.
또한, 게이트 절연막(120)에 질소와 같은 불순물을 주입하여 고정 양전하를 발생시킬 수 있다. 불순물의 도즈량, 종류, 에너지 및 각도 중 어느 하나 이상을 달리하며 반복적으로 불순물을 주입 공정을 실시하면 문턱 전압을 용이하고 다양하게 조절할 수 있다. 뿐만 아니라 게이트 절연막(120)의 계면에 질소와 같은 불순물의 프로파일에 따라 고정 양전하의 양이 변할 수 있다. 이러한 고정 양전하는 게이트 절연막(120)에 존재하는 고정 음전하(Negative Fixed Charge)와 상쇄되어 결과적으로 플랫밴드 전압(Flatband Voltage; 이하 Vfb라 칭함)의 이동을 제거하는 효과를 가질 수 있다.
아울러, 절연막(120)에 고정 양전하가 다량 발생하여 제 1 게이트 전극(130)과 접합 영역(미도시) 간에 GIDL(Gate Induced Drain Leakage)이 감소하고, 접합 영역과 제 1 게이트 전극(130) 사이의 문턱 전압을 감소시켜 tWR(Write Recovery Time) 불량이 완화될 수 있다.
도 1c 및 도 1d를 참조하면, 트렌치(110) 내 제 1 게이트 전극(130)의 상부 표면 및 노출된 게이트 절연막(120)의 표면에 질화막(140)을 형성한다. 여기서, 질화막(140)은 질화 공정을 이용하거나 질화막을 증착하는 공정을 이용할 수 있다.
이후, 제 1 게이트 전극(130)의 상부에 노출된 질화막(140)에 플라즈마 질화 처리 공정을 추가로 진행하거나 질소와 같은 불순물 주입 공정을 실시할 수 있다. 이러한 공정으로 인하여 질화막(140)에 고정 양전하가 다량 발생한다. 이러한 플라즈마 질화 처리 공정은 원자층 증착 장비를 이용하여 실리콘 및 질화막의 화합물을 만들며, 이러한 플라즈마 질화 처리 공정으로 인하여 질화막의 함량을 증가시킬 수 있다.
도 1e를 참조하면, 트렌치(110) 내 질화막(140)의 표면에 절연막(150)을 형성한다. 여기서, 절연막(150)은 산화막(Oxide)을 포함할 수 있다.
도 1f를 참조하면, 제 1 게이트 전극(130)이 노출될 때까지 절연막(150) 및 질화막(140)을 에치백하여 제 1 게이트 전극(130)의 상부의 트렌치(110) 내 측벽에 절연막 패턴(155) 및 질화막 패턴(145)을 형성한다.
도 1g를 참조하면, 노출된 제 1 게이트 전극(130)의 상부에 게이트 금속층을 증착한 다음에 게이트 금속층을 에치백하여 제 2 게이트 전극(160)을 형성한다. 여기서, 게이트 금속층은 티타늄(Ti), 질화티타늄(TiN), 티타늄/질화티타늄(Ti/TiN), 질화텅스텐(WN), 텅스텐/질화텅스텐(W/WN), 질화탄탈륨(TaN), 탄탈륨/질화탄탈륨(Ta/TaN), 질화티타늄실리콘(TiSiN), 질화탄탈륨실리콘(TaSiN) 및 질화텅스텐실리콘(WSiN) 중의 어느 하나 또는 이들의 조합을 포함하여 형성할 수 있다.
이러한, 제 2 게이트 전극(160)과 제 1 게이트 전극(130)의 조합된 구조를 포함하는 매립 게이트(Buried Gate)를 완성한다. 즉, 매립 게이트는 제 1 게이트 전극(130)과 제 1 게이트 전극(130)보다 폭이 좁은 제 2 게이트 전극(160)의 이중층(bilayer) 구조를 갖고, 트렌치에 매립되는 형태를 갖는다.
구체적으로, 제 1 게이트 전극(130)은 셀 문턱 전압(Cell Vt)을 좌우하는 일함수(Work function) 값을 안정하게 유지할 수 있다. 즉, 제 1 게이트 전극(130)은 트랜지스터의 구동을 위한 게이트 전극으로 사용되고, 제 2 게이트 전극(160)은 매립 게이트의 저항을 줄이는 용도로 사용할 수 있다. 트랜지스터의 구동 능력을 향상시키고, 매립 게이트의 저항을 줄임으로써, 매립 게이트가 구비된 반도체 장치의 동작 속도를 개선할 수 있다.
다음에는, 제 2 게이트 전극(160)의 상부에 절연막(170)을 매립한다. 여기서, 절연막(170)은 갭필 특성이 우수한 산화막을 포함한다. 예컨대, 절연막(170)은 폴리실라잔을 원료로 하는 스핀온절연막(Spin On Dielectric; SOD)으로 형성할 수 있다.
이후, 반도체 기판(100)에 이온 주입을 실시하여 접합 영역(180, 190)을 형성한다. 여기서, 접합 영역(180, 190)은 소스/드레인(Source/Drain) 영역이라 명명할 수 있다.
도 1g의 매립 게이트의 구조를 구체적으로 보면, 제 2 게이트 전극(160)의 측벽에는 게이트 절연막(120), 질화막 패턴(145) 및 절연막 패턴(155)의 산화막-질화막-산화막(Oxide-Nitride-Oxide; ONO) 구조로 구비되어 있다.
게이트 절연막(120)과 질화막 패턴(145)의 접합면에 고정 양전하(200)가 다수 존재하고, 질화막 패턴(145)과 절연막 패턴(155)의 접합면에 고정 양전하(200)가 다수 존재함으로써, 매립 게이트와 접합 영역(180, 190)과의 GIDL을 개선하거나, 매립 게이트와 후속 공정 시 형성되는 스토리지노드 콘택플러그 또는 비트라인 콘택플러그와의 GIDL을 개선할 수 있다.
이러한 ONO 구조는 디램(DRAM) 장치의 포우즈(Pause)를 개선할 수 있다. 여기서, 산화막-질화막-산화막(Oxide-Nitride-Oxide; ONO) 구조를 다중막이라 명명할 수 있으며, 다중막은 질화막 및 산화막이 교번적으로 다수 개로 구비될 수 있다. 각각의 다중막의 사이에는 다수의 고정 양전하가 발생할 수 있다. 즉, ONO 구조에서는 2배 내지 3배 이상의 고정 양전하(200)가 발생함으로써, 매립 게이트와 다른 구성요소 간에 발생하는 GIDL 감소시킬 수 있다.
도 2는 본 발명의 일 실시예에 따른 프로세서(1100)의 구성도이다.
도 2에 도시된 바와 같이, 프로세서(1100)는 다양한 외부 장치로부터 데이터를 받아서 처리한 후 그 결과를 외부 장치로 보내는 일련의 과정을 제어하고 조정하는 일을 수행하는 마이크로프로세서 이외의 다양한 기능을 포함하여 성능 향상 및 다기능을 구현할 수 있으며 코어부(1110), 캐시 메모리부(1120) 및 버스 인터페이스(1130)를 포함할 수 있다. 본 실시예의 코어부(1110)는 외부 장치로부터 입력된 데이터를 산술 논리 연산하는 부분으로 기억부(1111), 연산부(1112), 제어부(1113)를 포함할 수 있다. 프로세서(1100)는 멀티 코어 프로세서(Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP) 등 각종 시스템 온 칩(System on Chip; SoC)일 수 있다.
기억부(1111)는 프로세서 레지스터(Processor register) 또는 레지스터(Register)로 프로세서(1100) 내에서 데이터를 저장하는 부분으로 데이터 레지스터, 주소 레지스터 및 부동 소수점 레지스터를 포함할 수 있으며 이외에 다양한 레지스터를 포함할 수 있다. 기억부(1111)는 연산부(1112)에서 연산을 수행하는 데이터나 수행결과 데이터, 수행을 위한 데이터가 저장되어 있는 주소를 일시적으로 저장하는 역할을 수행할 수 있다. 연산부(1112)는 프로세서(1100)의 내부에서 연산을 수행하는 부분으로 제어부(1113)가 명령을 해독한 결과에 따라서 여러 가지 사칙 연산 또는 논리 연산을 수행한다. 연산부(1112)는 하나 이상의 산술 논리 연산 장치(Arithmetic and Logic Unit; ALU)를 포함할 수 있다. 제어부(1113)는 기억부(1111)나 연산부(1112) 및 프로세서(1100) 외부 장치로부터의 신호를 수신받아 명령의 추출이나 해독, 입력이나 출력의 제어 등을 하고, 프로그램으로 나타내어진 처리를 실행한다.
캐시 메모리부(1120)는 고속으로 동작하는 코어부(1110)와는 달리 저속의 외부 장치의 데이터 처리 속도 차이를 보완하기 위해 임시로 데이터를 저장하는 부분으로 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123)를 포함할 수 있다. 일반적으로 캐시 메모리부(1120)는 1차, 2차 저장부(1121, 1122)를 포함하며 고용량이 필요할 경우 3차 저장부(1123)를 포함할 수 있으며, 필요 시 더 많은 저장부를 포함할 수 있다. 즉 캐시 메모리부(1120)가 포함하는 저장부의 개수는 설계에 따라 달라질 수 있다. 여기서, 1차, 2차, 3차 저장부(1121, 1122, 1123)의 데이터 저장 및 판별하는 처리 속도는 같을 수도 있고 다를 수도 있다. 각 저장부의 처리 속도가 다른 경우, 1차 저장부의 속도가 제일 빠를 수 있다. 캐시 메모리부의 1차 저장부(1121), 2차 저장부(1122) 및 3차 저장부(1123) 중 어느 하나 이상의 저장부는 전술한 반도체 장치의 실시예들 중 하나를 포함할 수 있다.
도 2에는 1차, 2차, 3차 저장부(1121, 1122, 1123)가 모두 캐시 메모리부(1120)의 내부에 구성된 경우를 도시하였으나 캐시 메모리부(1120)의 1차, 2차, 3차 저장부(1121, 1122, 1123)는 모두 코어부(1110)의 외부에 구성될 수 있으며, 코어부(1110)와 외부 장치간의 처리 속도 차이를 보완할 수 있다. 또한, 캐시 메모리부(1120)의 1차 저장부(1121)는 코어부(1110)의 내부에 위치할 수 있으며 2차 저장부(1122) 및 3차 저장부(1123)는 코어부(1110)의 외부에 구성하여 처리 속도 보완을 위한 기능을 좀 더 강화시킬 수 있다.
버스 인터페이스(1130)는 코어부(1110)와 캐시 메모리부(1120)를 연결하여 데이터를 효율적으로 전송할 수 있게 해주는 부분이다.
본 실시예에 따른 프로세서(1100)는 다수의 코어부(1110)를 포함할 수 있으며 다수의 코어부(1110)가 캐시 메모리부(1120)를 공유할 수 있다. 다수의 코어부(1110)와 캐시 메모리부(1120)는 버스 인터페이스(1130)를 통해 연결될 수 있다. 다수의 코어부(1110)는 모두 상술한 코어부의 구성과 동일하게 구성될 수 있다. 다수의 코어부(1110)를 포함할 경우, 캐시 메모리부(1120)의 1차 저장부(1121)는 다수의 코어부(1110)의 개수에 대응하여 각각의 코어부(1110) 내에 구성되고 2차 저장부(1122)와 3차 저장부(1123)는 하나로 다수의 코어부(1110)의 외부에 버스 인터페이스(1130)를 통해 공유되도록 구성될 수 있다. 여기서, 1차 저장부(1121)의 처리 속도가 2차, 3차 저장부(1122, 1123)의 처리 속도보다 빠를 수 있다.
본 실시예에 따른 프로세서(1100)는 데이터를 저장하는 임베디드(Embedded) 메모리부(1140), 외부 장치와 유선 또는 무선으로 데이터를 송수신할 수 있는 통신모듈부(1150), 외부 기억 장치를 구동하는 메모리 컨트롤부(1160), 외부 인터페이스 장치에 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하고 출력하는 미디어처리부(1170)를 추가로 포함할 수 있으며, 이 이외에도 다수의 모듈을 포함할 수 있다. 이 경우 추가된 다수의 모듈들은 버스 인터페이스(1130)를 통해 코어부(1110), 캐시 메모리부(1120) 및 상호 간 데이터를 주고 받을 수 있다. 임베디드 메모리부(1140)는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 중첩되는 영역에 위치하는 다중막을 포함한다.
위와 같이 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성함으로써 다중막에서 고정 양전하(Positive fixed charge)가 발생하여 GIDL(Gate Induced Drain Leakage)을 완화시키며, 포즈(Pause) 리프레쉬 특성이 개선되어 반도체 장치의 특성 향상이 가능한 효과가 있다. 이를 통해 임베디드 메모리부(1140)의 동작 특성을 향상시킬 수 있으므로 프로세서(1100)의 고성능화가 가능하다.
또한, 임베디드 메모리부(1140)는 휘발성 메모리뿐만 아니라 비휘발성 메모리를 포함할 수 있다. 휘발성 메모리는 DRAM(Dynamic Random Access Memory), Moblie DRAM, SRAM(Static Random Access Memory) 등을 포함할 수 있으며, 비휘발성 메모리는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 포함할 수 있다.
통신모듈부(1150)는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
메모리 컨트롤부(1160)는 프로세서(1100)와 서로 다른 통신 규격에 따라 동작하는 외부 저장 장치 사이에 전송되는 데이터를 관리하기 위한 것으로 각종 메모리 컨트롤러, IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), RAID(Redundant Array of Independent Disks), SSD(Solid State Disk), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등을 제어하는 컨트롤러를 포함 할 수 있다.
미디어처리부(1170)는 프로세서(1100)에서 처리된 데이터나 외부 입력장치에서 입력된 데이터를 가공하여 영상, 음성 및 기타 형태로 전달되도록 외부 인터페이스 장치로 출력하는 그래픽 처리 장치(Graphics Processing Unit; GPU), 디지털 신호 처리 장치(Digital Signal Processor; DSP), 고선명 오디오(High Definition Audio; HD Audio), 고선명 멀티미디어 인터페이스(High Definition Multimedia Interface; HDMI) 컨트롤러 등을 포함할 수 있다.
도 3은 본 발명의 일 실시예에 따른 시스템(1200)의 구성도이다.
도 3에 도시된 바와 같이, 시스템(1200)은 데이터를 처리하는 장치로 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있으며 프로세서(1210), 주기억 장치(1220), 보조기억 장치(1230), 인터페이스 장치(1240)를 포함할 수 있다. 본 실시예의 시스템은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템에 저장된 자료의 연산, 비교 등의 처리를 제어하는 시스템의 핵심적인 구성으로 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등으로 구성할 일 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램이나 자료를 이동시켜 실행시킬 수 있는 기억장소로 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 주기억장치(1220)는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 중첩되는 영역에 위치하는 다중막을 포함한다.
위와 같이 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성함으로써 다중막에서 고정 양전하(Positive fixed charge)가 발생하여 GIDL(Gate Induced Drain Leakage)을 완화시키며, 포즈(Pause) 리프레쉬 특성이 개선되어 반도체 장치의 특성 향상이 가능한 효과가 있다. 이를 통해 주기억장치(1220)를 포함하는 시스템(1200)의 동작 특성을 향상시킬 수 있으므로 시스템(1200)의 고성능화가 가능하다.
더불어, 주기억장치(1220)는 전원이 꺼지면 모든 내용이 지워지는 휘발성 메모리 타입의 에스램(Static Random Access Memory; SRAM), 디램(Dynamic Random Access Memory) 등을 포함할 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있으며, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템을 더 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템과 외부 장치의 명령 및 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID)들 및 통신장치일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈과 무선 네트워크와 연결할 수 있는 모듈을 모두 포함할 수 있다. 유선 네트워크 모듈은 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 데이터 저장 시스템(1300)의 구성도이다.
도 4에 도시된 바와 같이, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320) 및 외부 장치와 연결하는 인터페이스(1330)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치 간에 명령 및 데이터 등을 교환하기 위한 것으로 데이터 저장 시스템(1300)이 카드인 경우 USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환되는 인터페이스 일 수 있다. 디스크 형태일 경우 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus)와 호환되는 인터페이스일 수 있다.
본 실시예의 데이터 저장 시스템(1300)은 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310) 간의 데이터의 전달을 효율적으로 하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 임시 저장 장치(1340)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 저장 장치(1310)는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 중첩되는 영역에 위치하는 다중막을 포함한다.
위와 같이 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성함으로써 다중막에서 고정 양전하(Positive fixed charge)가 발생하여 GIDL(Gate Induced Drain Leakage)을 완화시키며, 포즈(Pause) 리프레쉬 특성이 개선되어 반도체 장치의 특성 향상이 가능한 효과가 있다. 이를 통해 임시 저장 장치(1340)를 포함하는 데이터 저장 시스템(1300)의 동작 특성을 향상시킬 수 있으므로 데이터 저장 시스템(1300)의 고성능화가 가능하다.
도 5는 본 발명의 일 실시예에 따른 메모리 시스템(1400)의 구성도이다.
도 5에 도시된 바와 같이, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420) 및 외부 장치와 연결하는 인터페이스(1430)를 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
더불어, 본 실시예의 메모리는 비휘발성인 특성을 가지는 ROM(Read Only Memory), Nor Flash Memory, NAND Flash Memory, 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 연산 및 처리하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로 USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF)와 호환될 수 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 실시예에 따른 반도체 장치를 포함할 수 있다. 버퍼 메모리부(1440)는 트렌치를 갖는 반도체 기판, 상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막, 상기 반도체 기판에 위치하는 접합 영역, 상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트 및 상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합 영역이 중첩되는 영역에 위치하는 다중막을 포함한다.
위와 같이 게이트와 접합 영역이 접하는 영역에 다중막 구조를 형성함으로써 다중막에서 고정 양전하(Positive fixed charge)가 발생하여 GIDL(Gate Induced Drain Leakage)을 완화시키며, 포즈(Pause) 리프레쉬 특성이 개선되어 반도체 장치의 특성 향상이 가능한 효과가 있다. 이를 통해 버퍼 메모리부(1440)를 포함하는 메모리 시스템(1400)의 동작 특성을 향상시킬 수 있으므로 메모리 시스템(1400)의 고성능화가 가능하다.
더불어, 본 실시예의 버퍼 메모리(1440)는 휘발성인 특성을 가지는 SRAM(Static Random Access Memory), DRAM(Dynamic Random Access Memory), 비휘발성인 특성을 가지는 상변환 메모리(Phase Change Random Access Memory; PRAM), 저항 메모리(Resistive Random Access Memory;RRAM), 스핀 주입 메모리(Spin Transfer Torque Random Access Memory; STTRAM), 자기메모리(Magnetic Random Access Memory; MRAM) 등을 더 포함할 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100 : 반도체 기판 110 : 트렌치
120 : 게이트 절연막 130 : 제 1 게이트 전극
140 : 질화막 150 : 제 1 절연막
160 : 제 2 게이트 전극 170 : 제 2 절연막
180, 190 : 정션 200 : 고정 양전하

Claims (19)

  1. 트렌치를 갖는 반도체 기판;
    상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막;
    상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 제 1 게이트;
    상기 제 1 게이트 상부에 위치하는 제 2 게이트; 및
    상기 게이트 절연막과 상기 제 2 게이트 사이에 위치하는 다중막을
    포함하는 반도체 장치.
  2. 청구항 1에 있어서,
    상기 다중막은 접합 영역과 상기 제 2 게이트가 접하는 영역에 위치하는 것을 특징으로 하는 반도체 장치.
  3. 청구항 1에 있어서,
    상기 다중막은 질화막을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 청구항 1에 있어서,
    상기 다중막은 질화막 및 산화막의 이중 구조인 것을 포함하는 반도체 장치.
  5. 청구항 1에 있어서,
    상기 다중막은 질화막 및 산화막이 교번적으로 다수 개로 구비된 것을 특징으로 하는 반도체 장치.
  6. 청구항 1에 있어서,
    상기 게이트 절연막과 접하는 영역에 질화막이 구비되고, 상기 질화막과 접하는 산화막이 구비된 것을 특징으로 하는 반도체 장치.
  7. 트렌치를 갖는 반도체 기판;
    상기 트렌치의 바닥면 및 측벽에 위치하는 게이트 절연막;
    상기 반도체 기판에 위치하는 접합 영역;
    상기 트렌치에 매립되도록 상기 게이트 절연막 상부에 위치하는 게이트; 및
    상기 게이트 절연막과 상기 게이트 사이의 영역 중 상기 게이트와 상기 접합영역이 접하는 영역에 위치하는 다중막을 포함하는 반도체 장치.
  8. 청구항 7에 있어서,
    상기 다중막은 질화막을 포함하는 것을 특징으로 하는 반도체 장치.
  9. 청구항 7에 있어서,
    상기 다중막은 질화막 및 산화막의 이중 구조인 것을 포함하는 반도체 장치.
  10. 청구항 7에 있어서,
    상기 다중막은 질화막 및 산화막이 교번적으로 다수 개로 구비된 것을 특징으로 하는 반도체 장치.
  11. 청구항 7에 있어서,
    상기 게이트 절연막과 접하는 영역에 질화막이 구비되고, 상기 질화막과 접하는 산화막이 구비된 것을 특징으로 하는 반도체 장치.
  12. 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치의 표면상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 상기 트렌치를 매립하는 제 1 게이트를 형성하는 단계;
    상기 제 1 게이트 상에 상기 게이트 절연막의 측벽을 덮는 다중막을 형성하는 단계;
    상기 제 1 게이트 상에 상기 트렌치를 매립하는 제 2 게이트를 형성하는 단계; 및
    상기 제 2 게이트 상에 상기 트렌치의 나머지 영역을 매립하는 절연막을 형성하는 단계
    를 포함하는 반도체 장치의 제조 방법.
  13. 청구항 12에 있어서,
    상기 다중막은 접합 영역과 상기 제 2 게이트가 접하는 영역에 위치하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 청구항 12에 있어서,
    상기 다중막은 질화막을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 청구항 12에 있어서,
    상기 다중막은 질화막 및 산화막의 이중 구조로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 청구항 12에 있어서,
    상기 다중막은 질화막 및 산화막이 교번적으로 다수 개로 구비된 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 청구항 12에 있어서,
    상기 게이트 절연막과 접하는 영역에 질화막이 구비되고, 상기 질화막과 접하는 산화막이 구비된 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 청구항 12에 있어서,
    상기 다중막에 플라즈마 질화(Plasma Nitridation) 처리 공정을 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 청구항 18에 있어서,
    상기 플라즈마 질화(Plasma Nitridation) 처리 공정은 ALD(Atomic Layer Deposition) 장비를 이용하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020140029707A 2014-03-13 2014-03-13 반도체 장치 및 그 제조 방법 KR20150107180A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140029707A KR20150107180A (ko) 2014-03-13 2014-03-13 반도체 장치 및 그 제조 방법
US14/495,582 US9269780B2 (en) 2014-03-13 2014-09-24 Semiconductor device and method for forming the same
CN201410566533.6A CN104916667A (zh) 2014-03-13 2014-10-22 半导体器件及其形成方法
US14/990,396 US9502526B2 (en) 2014-03-13 2016-01-07 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140029707A KR20150107180A (ko) 2014-03-13 2014-03-13 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150107180A true KR20150107180A (ko) 2015-09-23

Family

ID=54069818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029707A KR20150107180A (ko) 2014-03-13 2014-03-13 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US9269780B2 (ko)
KR (1) KR20150107180A (ko)
CN (1) CN104916667A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032683A (ko) * 2017-09-18 2019-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10650621B1 (en) 2016-09-13 2020-05-12 Iocurrents, Inc. Interfacing with a vehicular controller area network
CN109216359B (zh) * 2017-07-04 2022-06-03 华邦电子股份有限公司 存储器装置及其制造方法
KR102426665B1 (ko) 2017-07-21 2022-07-28 삼성전자주식회사 집적회로 소자
KR20190085609A (ko) * 2018-01-11 2019-07-19 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20200144179A (ko) * 2019-06-17 2020-12-29 에스케이하이닉스 주식회사 매립 게이트 구조를 구비한 반도체 장치 및 그 제조 방법
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
CN117832196A (zh) * 2022-09-27 2024-04-05 长鑫存储技术有限公司 半导体结构及半导体结构的制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6147377A (en) * 1998-03-30 2000-11-14 Advanced Micro Devices, Inc. Fully recessed semiconductor device
JP2004522305A (ja) * 2001-04-28 2004-07-22 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ トレンチゲート半導体デバイスおよびそれらの製造方法
JP4917246B2 (ja) * 2003-11-17 2012-04-18 ローム株式会社 半導体装置およびその製造方法
DE102004006505B4 (de) * 2004-02-10 2006-01-26 Infineon Technologies Ag Charge-Trapping-Speicherzelle und Herstellungsverfahren
US7193325B2 (en) * 2004-04-30 2007-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
US7126188B2 (en) * 2004-05-27 2006-10-24 Skymedi Corporation Vertical split gate memory cell and manufacturing method thereof
US8058687B2 (en) * 2007-01-30 2011-11-15 Alpha & Omega Semiconductor, Ltd. Split gate with different gate materials and work functions to reduce gate resistance of ultra high density MOSFET
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
US7977172B2 (en) * 2008-12-08 2011-07-12 Advanced Micro Devices, Inc. Dynamic random access memory (DRAM) cells and methods for fabricating the same
KR20100077603A (ko) 2008-12-29 2010-07-08 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
KR101075490B1 (ko) * 2009-01-30 2011-10-21 주식회사 하이닉스반도체 매립게이트를 구비한 반도체장치 및 그 제조 방법
US8008143B2 (en) * 2009-12-30 2011-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method to form a semiconductor device having gate dielectric layers of varying thicknesses
KR101131891B1 (ko) * 2010-07-30 2012-04-03 주식회사 하이닉스반도체 매립게이트를 구비한 반도체 장치 제조방법
US8642425B2 (en) * 2012-05-29 2014-02-04 Semiconductor Components Industries, Llc Method of making an insulated gate semiconductor device and structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190032683A (ko) * 2017-09-18 2019-03-28 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US20150263111A1 (en) 2015-09-17
US20160118474A1 (en) 2016-04-28
US9269780B2 (en) 2016-02-23
US9502526B2 (en) 2016-11-22
CN104916667A (zh) 2015-09-16

Similar Documents

Publication Publication Date Title
US9502526B2 (en) Semiconductor device and method for forming the same
KR102002955B1 (ko) 반도체 장치 및 그 제조방법, 그리고 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9478739B2 (en) Fabricating electronic device including a semiconductor memory that comprises an inter-layer dielectric layer with first and second nitride layer over stacked structure
US9972659B2 (en) Electronic device and method for fabricating the same
KR102631425B1 (ko) 전자 장치 및 그 형성 방법
US9570511B2 (en) Electronic device having buried gate and method for fabricating the same
US20150249204A1 (en) Electronic device and method for fabricating the same
US9564584B2 (en) Electronic device and method for fabricating the same
KR20150011925A (ko) 멀티 레이어 게이트를 갖는 반도체 장치, 이를 포함하는 전자 장치 및 그 반도체 장치의 제조 방법
KR20150055379A (ko) 전자 장치 및 그 제조 방법
US20140010007A1 (en) Electronic device and method for forming the same
KR102275574B1 (ko) 전자장치 및 그 제조방법
US10483374B2 (en) Electronic device including transistor and method for fabricating the same
KR102274765B1 (ko) 전자 장치 및 그 제조 방법
US9240479B1 (en) Three dimensional semiconductor integrated circuit having gate pick-up line and method of manufacturing the same
US20160149121A1 (en) Electronic device and method for fabricating the same
KR20150085154A (ko) 가변 저항층을 구비한 반도체 집적 회로 장치 및 그 제조방법
US9543358B2 (en) Electronic device and method for fabricating the same
US20170345823A1 (en) Electronic device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid