KR20150081604A - Method of manufacturing integrated circuit device package - Google Patents

Method of manufacturing integrated circuit device package Download PDF

Info

Publication number
KR20150081604A
KR20150081604A KR1020140001258A KR20140001258A KR20150081604A KR 20150081604 A KR20150081604 A KR 20150081604A KR 1020140001258 A KR1020140001258 A KR 1020140001258A KR 20140001258 A KR20140001258 A KR 20140001258A KR 20150081604 A KR20150081604 A KR 20150081604A
Authority
KR
South Korea
Prior art keywords
adhesive film
semiconductor chip
unfolded
semiconductor
substrate
Prior art date
Application number
KR1020140001258A
Other languages
Korean (ko)
Inventor
임재성
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020140001258A priority Critical patent/KR20150081604A/en
Publication of KR20150081604A publication Critical patent/KR20150081604A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

The present invention relates to a method to manufacture a semiconductor package, comprising the steps of: forming a lower adhesive film having a flexible structure to be unfolded or curved on a lower substrate having a flexible structure to be unfolded or curved; arranging a semiconductor chip having a divided structure by singulation and having a flexible structure to be unfolded or curved on the lower adhesive film; forming an upper adhesive film having a flexible structure to be unfolded or curved in an upper area of the lower adhesive film where the semiconductor chip is arranged to cover the upper part of the semiconductor and a gap between the semiconductor chips by having the separated alignment structure; and forming an upper substrate having a flexible structure to be unfolded or curved to protect the semiconductor chip on the upper adhesive film from the outside.

Description

반도체 패키지의 제조 방법{Method of manufacturing integrated circuit device package}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001]

본 발명은 반도체 패키지의 제조 방법에 관한 것으로써, 보다 상세하게는 자유자재로 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 반도체 패키지의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor package, and more particularly, to a method of manufacturing a semiconductor package having a flexible structure that can be flexed or unfolded freely.

현재 전자 산업은 그 응용 범위를 다양하게 넓혀가고 있다. 이에, 반도체 메모리 등과 같은 집적회로 소자에 대한 패키징 기술도 점점 고용량화, 박형화, 소형화 등에 대한 요구가 높아지고 있고, 이를 해결하기 위한 다양한 솔루션이 개발되고 있다. 특히, 최근에는 휘어지거나 펼침이 가능한 유연한 집적회로 소자가 개발되고, 나아가 언급한 집적회로 소자를 구비하는 휘어지거나 펼침이 가능한 반도체 패키지가 개발되고 있다.Currently, the electronics industry is broadening its application range. Accordingly, packaging technology for integrated circuit devices such as semiconductor memories is increasingly demanded for high capacity, thinning, miniaturization and the like, and various solutions for solving the problems are being developed. In particular, flexible integrated circuit devices capable of being bent or unfolded have been developed in recent years, and semiconductor packages capable of being bent or unfolded with the above-mentioned integrated circuit devices are being developed.

그리고 본 출원인은 상기 유연한 구조를 갖는 반도체 패키지들을 발명하고, 이들을 대한민국 특허청에 10-2013-0049539(이하, '인용 문헌 1'이라 함), 10-2012-0081429(이하, '인용 문헌 2'라 함)로 출원한 바 있다. 상기 인용 문헌 1 및 2에 개시된 반도체 패키지는 주로 하부 기판, 하부 접착 필름, 반도체 칩, 상부 접착 필름 및 상부 기판이 순차적으로 적층되는 구조를 갖는다.The applicant of the present invention invented the semiconductor packages having the above-mentioned flexible structure, and developed them in the Korean Intellectual Property Office (KIPO) 10-2013-0049539 (hereafter referred to as "Citation 1"), 10-2012-0081429 ). The semiconductor packages disclosed in the above cited documents 1 and 2 mainly have a structure in which a lower substrate, a lower adhesive film, a semiconductor chip, an upper adhesive film, and an upper substrate are sequentially laminated.

그러나 상기 인용 문헌 1 및 2에 개시된 반도체 패키지의 경우에는 개별 구조를 갖도록 싱귤레이션(singulation)할 경우 상기 반도체 칩의 측단면이 외부로 노출되는 상황이 발생한다.However, in the case of the semiconductor packages disclosed in the cited documents 1 and 2, when the semiconductor package is singulated to have an individual structure, the side surface of the semiconductor chip is exposed to the outside.

이에, 상기 인용 문헌 1 및 2에 개시된 반도체 패키지의 경우에는 휘어지거나 펼칠 수 있는 구조를 가짐에도 불구하고 상기 반도체 칩의 측단면이 외부로 노출되는 구조를 갖기 때문에 반도체 패키지 자체의 신뢰성의 저하되는 문제점이 있다.In the case of the semiconductor packages disclosed in the above cited documents 1 and 2, since the side surface of the semiconductor chip is exposed to the outside, the reliability of the semiconductor package itself is deteriorated .

본 발명의 목적은 개별 구조를 갖도록 싱귤레이션이 이루어짐에도 불구하고 반도체 칩의 측단면이 접착 필름에 의해 외부로부터 보호되는 구조를 갖는 휘어지거나 펼칠 수 있는 유연한 반도체 패키지의 제조 방법을 제공하는데 있다.It is an object of the present invention to provide a method of manufacturing a flexible semiconductor package that can be bent or unfolded with a structure in which a side face of a semiconductor chip is protected from the outside by an adhesive film even though singulation is performed so as to have an individual structure.

언급한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법은 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 기판 상에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 접착 필름을 형성하는 단계; 휘어지거나 펼칠 수 있는 유연한 구조를 가지면서 싱귤레이션(singulation)함에 의해 각각으로 분리된 구조를 갖는 반도체 칩을 상기 하부 접착 필름 상에 배치시키는 단계; 상기 분리된 배치 구조를 가짐에 의해 서로 이웃하는 상기 반도체 칩 사이 영역 및 상기 반도체 칩 상부를 덮을 수 있도록 상기 반도체 칩이 배치된 상기 하부 접착 필름 상부에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상부 접착 필름을 형성한 단계; 및 상기 상부 접착 필름 상에 상기 반도체 칩을 외부로부터 보호하도록 휘어지지나 펼칠 수 있는 유연한 구조를 갖는 상부 기판을 형성하는 단계를 포함할 수 있다.According to an aspect of the present invention, there is provided a method of manufacturing a semiconductor package, comprising: forming a lower adhesive film having a flexible structure that can be bent or unfolded on a lower substrate having a flexible structure that can be bent or unfolded; ; Disposing a semiconductor chip on the lower adhesive film having a structure separated by singulation with a flexible structure that can be bent or unfolded; An upper adhesive film having a flexible structure capable of being bent or unfolded above the lower adhesive film on which the semiconductor chip is disposed so as to cover the area between the adjacent semiconductor chips and the upper part of the semiconductor chip by having the separated arrangement structure, ; And forming an upper substrate having a flexible structure that can be bent or spread so as to protect the semiconductor chip from the outside on the upper adhesive film.

언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 하부 기판 및 상기 상부 기판은 폴리이미드(polyimide) 재질을 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the lower substrate and the upper substrate may include a polyimide material.

언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 하부 접착 필름 및 상기 상부 접착 필름은 다이 어태치 본딩용 필름 또는 양면 테이프를 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the lower adhesive film and the upper adhesive film may include a die attach bonding film or a double-sided tape.

언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 반도체 칩은 전사 공정을 수행함에 의해 상기 하부 접착 필름 상에 배치시킬 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, the semiconductor chip may be disposed on the lower adhesive film by performing a transfer process.

언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 반도체 칩의 일면에 형성되는 전기적 연결을 위한 제1 전기 패드가 노출되도록 상기 상부 기판 및 상기 상부 접착 필름에 콘택홀을 형성한 단계; 상기 제1 전기 패드와 전기적으로 연결되도록 상기 콘택홀에 전기 배선을 형성하는 단계; 및 상기 전기 배선과 전기적으로 연결되도록 상기 상부 기판 상에 제2 전기 패드를 형성하는 단계를 더 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, a contact hole is formed in the upper substrate and the upper adhesive film so that a first electrical pad for electrical connection formed on one surface of the semiconductor chip is exposed step; Forming an electrical wiring in the contact hole to be electrically connected to the first electrical pad; And forming a second electrical pad on the upper substrate to be electrically connected to the electrical wiring.

언급한 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법에서, 상기 상부 기판을 형성한 이후에, 상기 반도체 칩 사이의 상기 하부 기판, 상기 하부 접착 필름, 상기 상부 접착 필름 및 상기 상부 기판의 측단면이 노출되도록 재-싱귤레이션하는 단계를 더 포함할 수 있다.In the method of manufacturing a semiconductor package according to an embodiment of the present invention, after the upper substrate is formed, the lower substrate, the lower adhesive film, the upper adhesive film, and the upper substrate And re-singulating the cross-section to be exposed.

언급한 본 발명의 반도체 패키지의 제조 방법에 따르면, 휘어지거나 펼칠 수 있는 구조를 가지면서 아울러 하부 기판, 하부 접착 필름, 반도체 칩, 상부 접착 필름 및 상부 기판이 순차적으로 적층되는 구조를 갖는다. 특히, 본 발명의 반도체 패키지의 제조 방법에서는 하부 접착 필름 상에 싱귤레이션에 의해 각각으로 분리된 구조를 갖는 반도체 칩의 배치시킨 후 상부 접착 필름을 형성할 수 있다.According to the manufacturing method of the semiconductor package of the present invention, the lower substrate, the lower adhesive film, the semiconductor chip, the upper adhesive film, and the upper substrate are sequentially stacked while having a structure that can be bent or unfolded. In particular, in the method of manufacturing the semiconductor package of the present invention, the upper adhesive film may be formed after the semiconductor chips having the structures separated by the singulation are arranged on the lower adhesive film.

이에, 본 발명의 반도체 패키지의 제조 방법에 의해 제조되는 반도체 패키지는 개별 구조를 갖도록 분리할 경우에도 하부 기판, 하부 접착 필름, 상부 접착 필름 및 상부 기판의 측단면이 노출되는 구조를 가질 뿐 반도체 칩의 측단면은 하부 접착 필름 및 상부 접착 필름에 의해 외부로부터 보호되는 구조를 가질 수 있다.Therefore, even when the semiconductor package manufactured by the method of manufacturing a semiconductor package of the present invention has a separate structure, the lower substrate, the lower adhesive film, the upper adhesive film, and the upper substrate are exposed, May have a structure that is protected from the outside by the lower adhesive film and the upper adhesive film.

따라서 본 발명의 반도체 패키지의 제조 방법의 경우에는 반도체 칩의 측단면이 외부로 노출되는 구조가 아닌 보호되는 구조를 갖기 때문에 신뢰성이 향상되는 효과를 기대할 수 있다.Therefore, in the case of the manufacturing method of the semiconductor package of the present invention, since the side end face of the semiconductor chip is not exposed to the outside but has a protected structure, the reliability can be expected to be improved.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 단면도들이다.
도 6은 도 2의 평면도이다.
도 7은 도 2의 전사 공정을 설명하기 위한 도면이다.1 to 5 are sectional views schematically showing a method of manufacturing a semiconductor package according to an embodiment of the present invention.
Fig. 6 is a plan view of Fig. 2. Fig.
FIG. 7 is a view for explaining the transferring process of FIG. 2. FIG.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 실시예를 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "이루어진다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.While the present invention has been described in connection with certain exemplary embodiments, it is obvious to those skilled in the art that various changes and modifications may be made therein without departing from the spirit and scope of the invention. It is to be understood, however, that the invention is not intended to be limited to the particular forms disclosed, but on the contrary, is intended to cover all modifications, equivalents, and alternatives falling within the spirit and scope of the invention. Like reference numerals are used for like elements in describing each drawing. The terms first, second, etc. may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. The terminology used in this application is used only to describe a specific embodiment and is not intended to limit the invention. The singular expressions include plural expressions unless the context clearly dictates otherwise. In the present application, the term "comprises" or "comprising ", etc. is intended to specify that there is a stated feature, figure, step, operation, component, But do not preclude the presence or addition of one or more other features, integers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which this invention belongs. Terms such as those defined in commonly used dictionaries are to be interpreted as having a meaning consistent with the contextual meaning of the related art and are to be interpreted as either ideal or overly formal in the sense of the present application Do not.

도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 패키지의 제조 방법을 개략적으로 나타내는 단면도들이고, 도 6은 도 2의 평면도이고, 도 7은 도 2의 전사 공정을 설명하기 위한 도면이다.FIGS. 1 to 5 are sectional views schematically showing a method for manufacturing a semiconductor package according to an embodiment of the present invention, FIG. 6 is a plan view of FIG. 2, and FIG. 7 is a view for explaining a transfer process of FIG.

도 1을 참조하면, 하부 기판(11)을 준비한다. 상기 하부 기판(11)은 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 그리고 상기 하부 기판(11)은 후속 공정에서의 열적 스트레스 등과 같은 공정 스트레스에 견고한 구조를 가져야 한다. 이에, 상기 하부 기판(11)은 내열성이 우수하고, 유연한 재질을 갖는 폴리이미드(polyimide)를 포함할 수 있다.Referring to FIG. 1, a lower substrate 11 is prepared. The lower substrate 11 should have a flexible structure that can be bent or unfolded. In addition, the lower substrate 11 must have a robust structure against process stresses such as thermal stress in a subsequent process. Thus, the lower substrate 11 may include a polyimide having excellent heat resistance and a flexible material.

그리고 상기 하부 기판(11) 상에 하부 접착 필름(13)을 형성한다. 상기 하부 접착 필름(13)은 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 또한, 상기 하부 접착 필름(13)은 상기 하부 기판(11) 상에 후술하는 반도체 칩이 배치되도록 하여야 하기 때문에 우수한 접착력을 가져야 한다. 이에, 상기 하부 접착 필름(13)은 양면 테이프 또는 다이 어태치 본딩용 필름을 포함할 수 있다.Then, a lower adhesive film 13 is formed on the lower substrate 11. The lower adhesive film 13 should have a flexible structure that can be bent or unfolded. In addition, the lower adhesive film 13 should have an excellent adhesive force because the semiconductor chip to be described later should be disposed on the lower substrate 11. Thus, the lower adhesive film 13 may include a double-sided tape or a die attach bonding film.

도 2 및 도 6을 참조하면, 상기 하부 접착 필름(13) 상에 반도체 칩(15)을 배치시킨다. 특히, 본 발명에서의 반도체 칩(15)은 웨이퍼 레벨 구조를 갖는 것이 아니라 그 각각이 분리된 개별 구조를 갖는다. 즉, 본 발명에서는 싱귤레이션함에 의해 각각으로 분리된 구조를 갖는 반도체 칩(15)을 하부 접착 필름(13) 상에 배치시키는 것이다. 이에, 본 발명에서는 싱귤레이션함에 의해 각각으로 분리된 구조를 갖는 반도체 칩(15)들 각각을 상기 하부 접착 필름(13) 상에 배치시킴으로써 상기 반도체 칩(15)들 사이가 이격되는 구조를 가질 수 있다.Referring to FIGS. 2 and 6, a semiconductor chip 15 is disposed on the lower adhesive film 13. In particular, the semiconductor chip 15 in the present invention does not have a wafer level structure but has a separate structure, each of which is separated. That is, in the present invention, a semiconductor chip 15 having a structure separated by singulation is arranged on the lower adhesive film 13. Accordingly, in the present invention, by arranging the semiconductor chips 15 each having a structure separated by the singulation chambers on the lower adhesive film 13, the semiconductor chips 15 can be separated from each other have.

그리고 상기 반도체 칩(15)의 예로서는 메모리 소자, 비메모리 소자 등을 들 수 있고, 아울러 능동 소자, 수동 소자 등을 들 수 있다. 상기 반도체 칩(15)은 실리콘 재질로 이루어지는 기판 상에 다양한 구조의 회로 패턴 등을 형성함에 의해 수득할 수 있다. Examples of the semiconductor chip 15 include a memory device and a non-memory device, as well as an active device and a passive device. The semiconductor chip 15 can be obtained by forming circuit patterns of various structures on a substrate made of a silicon material.

또한, 상기 반도체 칩(15)의 경우에도 휘어지거나 펼칠 수 있는 유연한 구조를 갖도록 형성한다. 이에, 상기 반도체 칩(15)은 얇은 두께를 갖는 실리콘 기판을 포함할 수 있다. 특히, 상기 반도체 칩(15)으로 사용하기 위한 얇은 두께를 갖는 실리콘 기판의 경우에는 약 수 내지 수십 ㎛의 두께를 갖도록 구비할 수 있다. 예를 들어, 휘어짐이 가능한 얇은 두께는 약 1.0 내지 50㎛일 수 있고, 바람직하게는 5.0 내지 50.0㎛일 수 있다. 이는, 상기 반도체 칩(15)의 두께가 약 1.0㎛ 미만일 경우에는 상기 반도체 칩(15)의 제조가 용이하지 않기 때문이고, 약 50㎛를 초과할 경우에는 상기 반도체 칩(15)의 휘어짐이 용이하기 않기 때문이다.Further, the semiconductor chip 15 is also formed to have a flexible structure that can be bent or unfolded. Thus, the semiconductor chip 15 may include a silicon substrate having a small thickness. In particular, in the case of a silicon substrate having a thin thickness for use as the semiconductor chip 15, the thickness may be about several to several tens of micrometers. For example, the bendable thin thickness may be about 1.0 to 50 占 퐉, and preferably 5.0 to 50.0 占 퐉. If the thickness of the semiconductor chip 15 is less than about 1.0 탆, the semiconductor chip 15 is not easily manufactured. If the thickness of the semiconductor chip 15 is greater than about 50 탆, This is because it does not.

그리고 상기 반도체 칩(15)의 일면에는 전기적 연결이 가능한 제1 전기 패드(17)가 구비될 수 있다. 즉, 상기 반도체 칩(15)의 일면에는 상기 반도체 칩(15)과 외부 기기를 전기적으로 연결하는 제1 전기 패드(17)가 구비될 수 있는 것이다. 이때, 상기 반도체 칩(15)은 상기 반도체 칩(15)의 타면이 상기 하부 접착 필름(13)과 마주하도록 배치하기 때문에 상기 제1 전기 패드(17)는 상기 하부 접착 필름(13)과 반대쪽에 배치되는 구조를 가질 수 있다.A first electrical pad 17 electrically connected to one side of the semiconductor chip 15 may be provided. That is, a first electrical pad 17 for electrically connecting the semiconductor chip 15 and an external device may be provided on one surface of the semiconductor chip 15. At this time, since the other surface of the semiconductor chip 15 is disposed to face the lower adhesive film 13, the first electrical pad 17 is disposed on the opposite side of the lower adhesive film 13 And may have a structure in which it is disposed.

아울러, 상기 반도체 칩(15)은 전사 공정을 수행함에 의해 상기 하부 접착 필름(13) 상에 배치시킬 수 있다. 이하, 상기 반도체 칩(15)을 하부 접착 필름(13) 상에 배치하기 위한 전사 공정에 대하여 설명하기로 한다.In addition, the semiconductor chip 15 may be disposed on the lower adhesive film 13 by performing a transfer process. Hereinafter, a transfer process for disposing the semiconductor chip 15 on the lower adhesive film 13 will be described.

도 2 및 도 7을 참조하면, 제1 접착 테이프(203)에 상기 반도체 칩(15)이 부착되는 전사 자재(200)를 마련한다. 여기서, 상기 제1 접착 테이프(203)는 자외선 조사 또는 가열 등에 의해 상기 제1 접착 테이프(203)가 갖는 원래 접착력보다 다소 약화된 접착력을 갖도록 구비할 수 있다. 이에, 상기 제1 접착 테이프(203)는 자외선을 조사시키거나 또는 가열하면 접착력이 약화되는 경화성 접착 테이프를 포함할 수 있다. 상기 경화성 접착 테이프의 예로서는 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등을 들 수 있다. Referring to FIGS. 2 and 7, a transfer material 200 to which the semiconductor chip 15 is attached is provided on a first adhesive tape 203. Here, the first adhesive tape 203 may be provided to have an adhesive strength somewhat weaker than the original adhesive force of the first adhesive tape 203 by ultraviolet ray irradiation, heating, or the like. Thus, the first adhesive tape 203 may include a curable adhesive tape which is weakened in adhesion when irradiated with ultraviolet rays or heated. Examples of the curable adhesive tape include an ultraviolet curable adhesive tape and a thermosetting adhesive tape.

그리고 상기 제1 접착 테이프(203)는 주연부가 링 프레임(205)에 의해 지지되는 구조를 갖는다. 따라서 플레이트(110)에는 상기 링 프레임(205)에 의해 주연부가 지지되는 상기 제1 접착 테이프(203)에 부착되는 상기 반도체 칩(15)을 포함하는 상기 전사 자재(200)가 놓여진다.The first adhesive tape 203 has a structure in which the peripheral edge portion is supported by the ring frame 205. The transfer material 200 including the semiconductor chip 15 attached to the first adhesive tape 203 on which the peripheral portion is supported by the ring frame 205 is placed on the plate 110. [

이어서, 상기 제1 접착 테이프(203)에 상기 반도체 칩(15)이 부착되는 상기 전사 자재(200)가 놓여지는 상기 플레이트(110)는 프레임 지지부(150)를 사용하여 링 프레임(205)을 지지한 상태에서 척 테이블(130)을 승강시켜 상기 제1 접착 테이프(203)에 텐션을 가할 수 있다. 여기서, 상기 제1 접착 테이프(203)에 텐션을 가하는 것은 상기 제1 접착 테이프(203)로부터 상기 반도체 칩(15)을 보다 용이하게 탈착시키기 위함이다.The plate 110 on which the transfer material 200 to which the semiconductor chip 15 is attached is attached to the first adhesive tape 203 by using a frame supporting part 150 to support the ring frame 205 The chuck table 130 can be raised and lowered to apply tension to the first adhesive tape 203. [ Here, applying the tension to the first adhesive tape 203 is intended to more easily detach the semiconductor chip 15 from the first adhesive tape 203.

또한, 상기 전사 자재(200)가 놓여지는 상기 플레이트(110)는 제1 방향으로 이송이 이루어진다. 이때, 상기 플레이트(110)의 이송은 상기 플레이트(110) 자체에 의해 이루어질 수도 있고, 이송부(31) 등을 사용하여 이루어질 수도 있다.In addition, the plate 110 on which the transfer material 200 is placed is conveyed in the first direction. At this time, the plate 110 may be transported by the plate 110 itself, or may be transported using a transport unit 31 or the like.

그리고 탈부착부(190)의 롤러(210) 둘레를 따라 제2 접착 테이프(301)의 공급 및 회수가 이루어진다. 이때, 상기 탈부착부(190)의 롤러(210)는 제1 방향으로부터 제2 방향으로 회전하도록 구비될 수 있다. 아울러, 상기 제2 접착 테이프(301)의 공급 및 회수는 도면 부호 230 및 250의 부재에 의해 이루어진다.The second adhesive tape 301 is fed and collected along the roller 210 of the attaching / detaching unit 190. At this time, the roller 210 of the detachable unit 190 may be provided to rotate in the second direction from the first direction. In addition, the supply and recovery of the second adhesive tape 301 are made by the members 230 and 250, respectively.

여기서, 상기 제2 접착 테이프(301)는 상기 제1 접착 테이프(203)와 동일한 자외선 경화성 접착 테이프, 열경화성 접착 테이프 등과 같은 경화성 접착 테이프를 포함할 수 있다. 아울러, 상기 제2 접착 테이프(301)의 경우에는 자외선 조사 또는 가열 등을 수행하지 않기 때문에 상기 제1 접착 테이프(203)의 접착력보다 큰 접착력을 가질 수 있다.Here, the second adhesive tape 301 may include a curable adhesive tape such as an ultraviolet curable adhesive tape, a thermosetting adhesive tape, or the like which is the same as the first adhesive tape 203. In addition, since the second adhesive tape 301 is not irradiated with ultraviolet light or heated, it can have an adhesive force greater than that of the first adhesive tape 203.

이와 같이, 제1 방향으로 상기 플레이트(110)를 이송시키고, 제1 방향으로부터 제2 방향으로 상기 탈부착부(190)를 회전시킴에 따라 제1 영역에서 상기 탈부착부(190)와 상기 전사 자재(200)에 부착되는 상기 반도체 칩(15)이 접촉한다. 이때, 상기 반도체 칩(15)이 부착되는 상기 제1 접착 테이프(203)의 접착력보다 상기 탈부착부(190)에서의 상기 제2 접착 테이프(301)의 접착력이 크고, 그리고 상기 제1 접착 테이프(203)에 텐션이 가해지기 때문에 상기 반도체 칩(15)은 상기 제2 접착 테이프(301)로 전사 부착된다.As the plate 110 is transferred in the first direction and the detachable unit 190 is rotated in the second direction from the first direction, the detachable unit 190 and the transfer material 200 contact with the semiconductor chip 15 attached thereto. At this time, the adhesive force of the second adhesive tape 301 on the detachable unit 190 is larger than the adhesive force of the first adhesive tape 203 on which the semiconductor chip 15 is attached, 203, the semiconductor chip 15 is transferred and attached to the second adhesive tape 301.

계속해서, 상기 탈부착부(190)의 제2 접착 테이프(301)에 전사 부착되는 상기 반도체 칩(15)은 상기 탈부착부(190)의 롤러(210)의 회전에 따라 제1 방향으로부터 제2 방향으로 회전한다. 이때, 접착력 약화부(290)를 사용하여 상기 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킨다. 즉, 상기 접착력 약화부(290)를 사용하여 상기 제2 접착 테이프(301)에 자외선 조사 또는 가열을 수행함으로써 상기 제2 접착 테이프(301)가 갖는 원래 접착력을 약화시킬 수 있는 것이다. 이에, 상기 제2 접착 테이프(301)는 원래 접착력보다 약화된 접착력을 가질 수 있다.The semiconductor chip 15 to be transferred to the second adhesive tape 301 of the detachable unit 190 moves from the first direction to the second direction in accordance with the rotation of the roller 210 of the detachable unit 190, . At this time, the original adhesive force of the second adhesive tape 301 is weakened by using the adhesive strength weakening part 290. That is, ultraviolet ray irradiation or heating is performed on the second adhesive tape 301 using the adhesive strength weakening part 290, so that the original adhesive force of the second adhesive tape 301 can be weakened. Thus, the second adhesive tape 301 may have an adhesive strength that is weaker than the original adhesive strength.

언급한 바와 같이 상기 롤러(210)의 회전에 따라 상기 제2 접착 테이프(301)에 전사 부착되는 상기 반도체 칩(15)은 제2 영역에서 제2 방향으로 이송되는 상기 하부 기판(11)과 접촉한다. 즉, 상기 반도체 칩(15)은 상기 하부 기판(11) 상에 형성하는 상기 하부 접착 필름(13)과 접촉하는 것이다.The semiconductor chip 15 transferred to the second adhesive tape 301 according to the rotation of the roller 210 contacts the lower substrate 11 conveyed in the second direction in the second region, do. That is, the semiconductor chip 15 is in contact with the lower adhesive film 13 formed on the lower substrate 11.

이와 같이, 제2 방향으로 상기 하부 기판(11)을 이송시키고, 제1 방향으로부터 제2 방향으로 상기 탈부착부(190)를 회전시킴에 따라 제2 영역에서 상기 하부 기판(11)과 상기 제2 접착 테이프(301)에 부착되는 상기 반도체 칩(15)이 서로 접촉한다. As described above, the lower substrate 11 is transferred in the second direction, and the detachable portion 190 is rotated in the second direction from the first direction. Thus, in the second region, the lower substrate 11 and the second The semiconductor chips 15 attached to the adhesive tape 301 come into contact with each other.

이에, 상기 반도체 칩(15)은 전사 자재(200)의 상기 제1 접착 테이프(203)로부터 하부 기판(11)에 형성하는 상기 하부 접착 필름(13)에 전사 부착될 수 있는 것이다.The semiconductor chip 15 can be transferred from the first adhesive tape 203 of the transferred material 200 to the lower adhesive film 13 formed on the lower substrate 11.

도 3을 참조하면, 상기 반도체 칩(15)이 배치된 상기 하부 접착 필름(13) 상부에 상부 접착 필름(19)을 형성한다. 특히, 본 발명에서는 상기 반도체 칩(15)이 서로 분리되도록 상기 하부 접착 필름(13) 상에 배치되는 구조를 갖기 때문에 상기 반도체 칩(15)이 배치된 상기 하부 접착 필름(13) 상부에 상부 접착 필름(19)을 형성할 경우 상기 상부 접착 필름(19)은 서로 이웃하는 상기 반도체 칩(15)들 사이 영역 및 상기 반도체 칩(15)의 상부를 덮는 구조를 가질 수 있다. 즉, 상기 상부 접착 필름(19)은 상기 반도체 칩(15)의 상부를 덮음과 아울러 상기 반도체 칩(15)들 사이의 하부 접착 필름(13) 상부를 덮는 구조를 갖도록 형성되는 것이다.Referring to FIG. 3, an upper adhesive film 19 is formed on the lower adhesive film 13 on which the semiconductor chip 15 is disposed. Particularly, in the present invention, since the semiconductor chips 15 are arranged on the lower adhesive film 13 so as to be separated from each other, the upper adhesive film 13 on which the semiconductor chips 15 are disposed is bonded When the film 19 is formed, the upper adhesive film 19 may have a structure for covering a region between the adjacent semiconductor chips 15 and an upper portion of the semiconductor chip 15. That is, the upper adhesive film 19 is formed to cover the upper part of the semiconductor chip 15 and to cover the upper part of the lower adhesive film 13 between the semiconductor chips 15.

그리고 본 발명에서의 상기 상부 접착 필름(19)의 경우에도 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 한다. 이에, 상기 상부 접착 필름(19) 또한 상기 하부 접착 필름(13)과 마찬가지로 양면 테이프 또는 다이 어태치 본딩용 필름을 포함할 수 있다.In the case of the upper adhesive film 19 in the present invention, it also has a flexible structure that can be bent or unfolded. The upper adhesive film 19 may also include a double-sided tape or a die attach bonding film like the lower adhesive film 13.

도 4를 참조하면, 상기 상부 접착 필름(19) 상에 상부 기판(21)을 형성한다. 여기서, 상기 상부 기판(21)은 상기 반도체 칩(15)을 외부로부터 보호하도록 구비될 수 있다. 그리고 상기 상부 기판(21) 또한 상기 하부 기판(11)과 마찬가지로 휘어지거나 펼칠 수 있는 유연한 구조를 가져야 하고, 후속 공정에서의 열적 스트레스 등과 같은 공정 스트레스에 견고한 구조를 가져야 한다. 이에, 상기 상부 기판(21)은 내열성이 우수하고, 유연한 재질을 갖는 폴리이미드(polyimide)를 포함할 수 있다.Referring to FIG. 4, an upper substrate 21 is formed on the upper adhesive film 19. Here, the upper substrate 21 may be provided to protect the semiconductor chip 15 from the outside. In addition, the upper substrate 21 must have a flexible structure that can be bent or unfolded like the lower substrate 11, and must have a robust structure against process stresses such as thermal stress in a subsequent process. Accordingly, the upper substrate 21 may include a polyimide having excellent heat resistance and a flexible material.

이와 같이, 본 발명에서는 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 반도체 칩(15), 상기 상부 접착 필름(19) 및 상기 상부 기판(21) 모두가 휘어지거나 펼칠 수 있는 유연한 구조를 갖기 때문에 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 반도체 칩(15), 상기 상부 접착 필름(19) 및 상기 상부 기판(21)으로 이루어지는 반도체 패키지(30)도 휘어지거나 펼칠 수 있는 유연한 구조를 가질 수 있다.The upper adhesive film 19 and the upper substrate 21 can be bent or unfolded in a flexible manner such that the lower substrate 11, the lower adhesive film 13, the semiconductor chip 15, the upper adhesive film 19, The semiconductor package 30 composed of the lower substrate 11, the lower adhesive film 13, the semiconductor chip 15, the upper adhesive film 19, and the upper substrate 21 is also bent It can have a flexible structure that can be unfolded.

도 5를 참조하면, 언급한 바와 같이 상기 상부 기판(21)을 형성한 이후에 상기 반도체 칩(15)의 일면에 형성하는 상기 제1 전기 패드(17)와 전기적 연결이 가능한 구조물을 형성할 수 있다.5, after the upper substrate 21 is formed, a structure capable of being electrically connected to the first electrical pad 17 formed on one surface of the semiconductor chip 15 can be formed have.

이에, 본 발명에서는 상기 상부 기판(21)을 형성한 이후에 상기 제1 전기 패드(17)가 노출되도록 상기 상부 기판(21) 및 상기 상부 접착 필름(19)에 콘택홀(23)을 형성한다. 이때, 상기 콘택홀(23)은 레이저 드릴링 공정 또는 포토리소그라피 공정을 수행함에 의해 형성할 수 있다. 그리고 상기 콘택홀(23)을 형성한 이후에 상기 콘택홀(23) 내에 도전성 물질을 충분하게 필링시킨다. 이에, 상기 콘택홀(23)에는 상기 제1 전기 패드(17)와 전기적으로 연결되는 전기 배선(25)이 형성된다. 이어서, 상기 전기 배선(25)과 전기적으로 연결되도록 상기 상부 기판(21) 상에 제2 전기 패드(27)를 형성한다.In the present invention, after the upper substrate 21 is formed, contact holes 23 are formed in the upper substrate 21 and the upper adhesive film 19 so that the first electrical pad 17 is exposed . At this time, the contact hole 23 may be formed by performing a laser drilling process or a photolithography process. After forming the contact hole 23, the conductive material is sufficiently filled in the contact hole 23. Thus, the electric wiring 25 electrically connected to the first electrical pad 17 is formed in the contact hole 23. [ Next, a second electrical pad 27 is formed on the upper substrate 21 so as to be electrically connected to the electric wiring 25.

이에, 본 발명에서는 언급한 바와 같이 상기 상부 기판(21)을 형성한 이후에 상기 제1 전기 패드(17)와 전기적으로 연결되는 상기 전기 배선(25)과 상기 제2 전기 패드(27)를 형성함으로써 상기 반도체 칩(15)을 외부 기기와 전기적으로 연결시킬 수 있다.As described in the present invention, after the upper substrate 21 is formed, the electric wiring 25 electrically connected to the first electric pad 17 and the second electric pad 27 are formed So that the semiconductor chip 15 can be electrically connected to an external device.

그리고 본 발명에서는 상기 상부 기판(21)을 형성한 이후에, 상기 반도체 칩(15) 각각이 분리되도록 상기 반도체 칩(15) 사이를 절단한다. 이에, 상기 반도체 칩(15) 각각이 단일 구조로 이루어지는 반도체 패키지(30)를 수득할 수 있다.In the present invention, after the upper substrate 21 is formed, the semiconductor chips 15 are cut so that the semiconductor chips 15 are separated from each other. Thus, a semiconductor package 30 in which each of the semiconductor chips 15 has a single structure can be obtained.

특히, 본 발명에서는 상기 단일 구조로 이루어지는 상기 반도체 패키지(30)를 수득할 때 상기 반도체 칩(15) 각각이 분리되도록 상기 반도체 칩(15) 사이를 절단하여도 상기 반도체 칩(15)의 측단면이 외부로 노출되지 않고 상기 하부 접착 필름(13) 및 상기 상부 접착 필름(19)에 의해 보호되는 구조를 가질 수 있다. 이는, 언급한 바와 같이 상기 반도체 칩(15) 각각을 분리된 구조를 갖도록 형성한 이후에 상기 분리된 구조를 갖는 상기 반도체 칩(15)을 상기 하부 접착 필름(13) 상에 배치시키기 때문이다.Particularly, in the present invention, even when the semiconductor chips 15 are separated so that each of the semiconductor chips 15 is separated when the semiconductor package 30 having the single structure is obtained, May be protected by the lower adhesive film (13) and the upper adhesive film (19) without being exposed to the outside. This is because, as mentioned above, after each of the semiconductor chips 15 is formed to have a separated structure, the semiconductor chip 15 having the separated structure is arranged on the lower adhesive film 13.

이와 같이, 본 발명에서는 상기 반도체 칩(15) 사이의 상기 하부 기판(11), 상기 하부 접착 필름(13), 상기 상부 접착 필름(19) 및 상기 상부 기판(21)의 측단면이 노출되는 구조를 갖도록 재-싱귤레이션함으로써 상기 반도체 칩(15)의 측단면은 외부로 노출되지 않고, 상기 하부 접착 필름(13) 및 상기 상부 접착 필름(19)에 의해 보호되는 구조를 가질 수 있는 것이다.As described above, in the present invention, the structure in which the side surfaces of the lower substrate 11, the lower adhesive film 13, the upper adhesive film 19, and the upper substrate 21 are exposed between the semiconductor chips 15 So that the side surface of the semiconductor chip 15 is not exposed to the outside and can be protected by the lower adhesive film 13 and the upper adhesive film 19.

따라서 본 발명의 반도체 패키지의 제조 방법의 경우에는 반도체 칩의 측단면이 외부로 노출되는 구조가 아닌 보호되는 구조를 갖기 때문에 신뢰성이 향상되고, 그 결과 본 발명의 제조 방법에 의해 수득하는 반도체 패키지에 대한 신뢰성의 향상을 통하여 제품 경쟁력의 확보를 기대할 수 있다.Therefore, in the case of the manufacturing method of the semiconductor package of the present invention, since the side end face of the semiconductor chip is not exposed to the outside but has a protected structure, reliability is improved. As a result, the semiconductor package obtained by the manufacturing method of the present invention It can be expected that the product competitiveness can be secured by improving the reliability of the product.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the present invention as defined by the following claims. It can be understood that it is possible.

11 : 하부 기판 13 : 하부 접착 필름
15 : 반도체 칩 17 : 제1 전기 패드
19 : 상부 접착 필름 21 : 상부 기판
23 : 콘택홀 25 : 전기 배선
27 : 제2 전기 패드 30 : 반도체 패키지11: lower substrate 13: lower adhesive film
15: semiconductor chip 17: first electrical pad
19: upper adhesive film 21: upper substrate
23: Contact hole 25: Electrical wiring
27: second electrical pad 30: semiconductor package

Claims (6)

휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 기판 상에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 하부 접착 필름을 형성하는 단계;
휘어지거나 펼칠 수 있는 유연한 구조를 가지면서 싱귤레이션(singulation)함에 의해 각각으로 분리된 구조를 갖는 반도체 칩을 상기 하부 접착 필름 상에 배치시키는 단계;
상기 분리된 배치 구조를 가짐에 의해 서로 이웃하는 상기 반도체 칩 사이 영역 및 상기 반도체 칩 상부를 덮을 수 있도록 상기 반도체 칩이 배치된 상기 하부 접착 필름 상부에 휘어지거나 펼칠 수 있는 유연한 구조를 갖는 상부 접착 필름을 형성한 단계; 및
상기 상부 접착 필름 상에 상기 반도체 칩을 외부로부터 보호하도록 휘어지지나 펼칠 수 있는 유연한 구조를 갖는 상부 기판을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.Forming a lower adhesive film having a flexible structure that can be bent or unfolded on a lower substrate having a flexible structure that can be bent or unfolded;
Disposing a semiconductor chip on the lower adhesive film having a structure separated by singulation with a flexible structure that can be bent or unfolded;
An upper adhesive film having a flexible structure capable of being bent or unfolded above the lower adhesive film on which the semiconductor chip is disposed so as to cover the area between the adjacent semiconductor chips and the semiconductor chip by having the separated arrangement structure, ; And
And forming an upper substrate having a flexible structure capable of being bent or spread so as to protect the semiconductor chip from the outside on the upper adhesive film. 제1 항에 있어서, 상기 하부 기판 및 상기 상부 기판은 폴리이미드(polyimide) 재질을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 1, wherein the lower substrate and the upper substrate include a polyimide material. 제1 항에 있어서, 상기 하부 접착 필름 및 상기 상부 접착 필름은 다이 어태치 본딩용 필름 또는 양면 테이프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method according to claim 1, wherein the lower adhesive film and the upper adhesive film comprise a die attach bonding film or a double-sided tape. 제1 항에 있어서, 상기 반도체 칩은 전사 공정을 수행함에 의해 상기 하부 접착 필름 상에 배치시키는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of manufacturing a semiconductor package according to claim 1, wherein the semiconductor chip is disposed on the lower adhesive film by performing a transfer process. 제1 항에 있어서, 상기 반도체 칩의 일면에 형성되는 전기적 연결을 위한 제1 전기 패드가 노출되도록 상기 상부 기판 및 상기 상부 접착 필름에 콘택홀을 형성하는 단계;
상기 제1 전기 패드와 전기적으로 연결되도록 상기 콘택홀에 전기 배선을 형성하는 단계; 및
상기 전기 배선과 전기적으로 연결되도록 상기 상부 기판 상에 제2 전기 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 1, further comprising: forming a contact hole in the upper substrate and the upper adhesive film so that a first electrical pad for electrical connection formed on one surface of the semiconductor chip is exposed;
Forming an electrical wiring in the contact hole to be electrically connected to the first electrical pad; And
And forming a second electrical pad on the upper substrate to be electrically connected to the electrical wiring. 제1 항에 있어서, 상기 상부 기판을 형성한 이후에,
상기 반도체 칩 사이의 상기 하부 기판, 상기 하부 접착 필름, 상기 상부 접착 필름 및 상기 상부 기판의 측단면이 노출되도록 재-싱귤레이션하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The method of claim 1, further comprising, after forming the upper substrate,
Further comprising the step of re-singulating the lower substrate, the lower adhesive film, the upper adhesive film and the side surface of the upper substrate between the semiconductor chips to expose the side surfaces.
KR1020140001258A 2014-01-06 2014-01-06 Method of manufacturing integrated circuit device package KR20150081604A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140001258A KR20150081604A (en) 2014-01-06 2014-01-06 Method of manufacturing integrated circuit device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140001258A KR20150081604A (en) 2014-01-06 2014-01-06 Method of manufacturing integrated circuit device package

Publications (1)

Publication Number Publication Date
KR20150081604A true KR20150081604A (en) 2015-07-15

Family

ID=53793397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140001258A KR20150081604A (en) 2014-01-06 2014-01-06 Method of manufacturing integrated circuit device package

Country Status (1)

Country Link
KR (1) KR20150081604A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142198A1 (en) * 2016-02-17 2017-08-24 하나마이크론(주) Flexible sensor semiconductor package for fingerprint recognition in smart device and manufacturing method therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017142198A1 (en) * 2016-02-17 2017-08-24 하나마이크론(주) Flexible sensor semiconductor package for fingerprint recognition in smart device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US10083931B2 (en) Packaged microelectronic devices having stacked interconnect elements and methods for manufacturing the same
JP5161732B2 (en) Manufacturing method of semiconductor device
TWI534999B (en) Image sensor chip package and method for forming the same
US9214361B2 (en) Semiconductor device manufacturing method and electronic device manufacturing method
US20190006196A1 (en) Method for packaging chip and chip package structure
US6514795B1 (en) Packaged stacked semiconductor die and method of preparing same
JP5700927B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20150010209A (en) Method of manufacturing flexible integrated circuit device package
US9669567B2 (en) Manufacturing method of molded article
TW201631728A (en) Composite wiring board provided with a plurality of wiring boards connected via connecting members, connecting member manufacturing method, connecting member, and pressure sensor
US9334158B2 (en) Chip package and method for forming the same
US20160268226A1 (en) Method for Manufacturing Electronic Component
JP2005005632A (en) Chip-like electronic component, its manufacturing method, and its packaging structure
TWI646616B (en) Protective film for semiconductor, semiconductor device, and composite sheet
KR20150081604A (en) Method of manufacturing integrated circuit device package
US8035220B2 (en) Semiconductor packaging device
KR102401764B1 (en) electron device and method of manufacturing the same
US10943860B2 (en) Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
KR101531843B1 (en) Method of manufacturing ntegrated circuit device package
KR101486201B1 (en) A flexible integrated circuit device and method of manufacturing the same
KR101545145B1 (en) Method of manufacturing integrated circuit device package
JP2010212709A (en) Method for manufacturing semiconductor chip
KR101634765B1 (en) Integrated circuit device package and Wire bonding type package and Flip bonding type package having the same
KR20170034157A (en) Package substrate and manufacturing method thereof
TWI509749B (en) Method for manufacturing semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application