KR20140145809A - Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that - Google Patents

Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that Download PDF

Info

Publication number
KR20140145809A
KR20140145809A KR20130068427A KR20130068427A KR20140145809A KR 20140145809 A KR20140145809 A KR 20140145809A KR 20130068427 A KR20130068427 A KR 20130068427A KR 20130068427 A KR20130068427 A KR 20130068427A KR 20140145809 A KR20140145809 A KR 20140145809A
Authority
KR
South Korea
Prior art keywords
coarse
voltage
fine
ramping
result
Prior art date
Application number
KR20130068427A
Other languages
Korean (ko)
Inventor
유시욱
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130068427A priority Critical patent/KR20140145809A/en
Priority to US14/052,262 priority patent/US8922413B1/en
Publication of KR20140145809A publication Critical patent/KR20140145809A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45618—Indexing scheme relating to differential amplifiers the IC comprising only one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/144—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in a single stage, i.e. recirculation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Abstract

The technology of the present invention relates to a preamplifier and to a comparator and an analog-digital converter using the same and, more specifically, to a preamplifier having a multi differential input pair (namely, a multi differential input end) and to a comparator and an analog-digital converter using the same. The amplifier may include: an output end to output a coarse conversion result and a fine conversion result; a coarse differential input end to output a coarse conversion result through the output end by amplifying a difference between an input voltage (Vin) and a coarse ramping voltage (Coarse Vramp), when the coarse ramping voltage becomes smaller than the input voltage; and a fine differential input end to output a fine conversion result through the output end when a zero crossing is generated by amplifying a difference between a fine ramping voltage (Fine Vramp) and a bias voltage (Vbias) and compensating an output voltage in which a difference between an input voltage and a coarse ramping voltage is amplified.

Description

멀티 차동입력단을 이용한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치{PREAMPLIFIER USING MULTI INPUT DIFFERENTIAL PAIR, AND COMPARATOR AND ANALOG-DIGITAL CONVERTING APPARATUS USING THAT}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a preamplifier using a multi-differential input stage, a comparator using the same, and an analog-to-

본 발명의 몇몇 실시예들은 이미지 센서(IS : Image Sensor)에 관한 것으로, 더욱 상세하게는 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 채용하여 멀티 차동입력단을 구비한 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치에 관한 것이다.Some embodiments of the present invention relate to an image sensor (IS), and more particularly to a preamplifier having a multi-differential input stage employing a differential input pair (differential input stage) A comparator and an analog-to-digital converter.

이하의 실시예에서는 설명의 편의를 위해서 투-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Two-Step Single-Slope ADC)를 예로 들어 설명하나, 본 발명은 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치(Multi-Step Single-Slope ADC)뿐만 아니라 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치(Multi-Step Multi-Slope ADC)에도 적용 가능하고, 또한 고속의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치를 필요로 하는 시스템에 적용이 가능하므로, 이에 한정되는 것이 아님을 미리 밝혀둔다.
In the following embodiments, a two-step single-slope ADC is taken as an example for convenience of explanation, but the present invention is applicable to a multi-step single-slope analog-to- Step multi-step multi-slope ADC as well as a multi-step single-slope analog-to-digital converter (ADC) Or a system requiring a multi-step multi-slope analog-to-digital converter, and thus it is not limited to this.

종래 기술로는 투(멀티)-스텝 싱글-슬로프 아날로그-디지털 변환(Two(Multi)-Step Single-Slope A/D Conversion)을 하기 위한 방법이 "Alexey Yakovlev, 'DOUBLE-RAMP ADC FOR CMOS SENSORS', United States Patent No. US6,670,904 B1, Dec. 30, 2003" 및 "Seunghyun Lim, 'A High-Speed CMOS Image Sensor With Column-Parallel Two-Step Single-Slope ADCs', IEEE Trans. Electron Devices, vol. 56, no. 3, pp. 393-398, March. 2009" 등의 선행문헌에 나타나 있다.Conventionally, a method for performing a two-stage single-slope analog-to-digital conversion is described in "Alexey Yakovlev," DOUBLE-RAMP ADC FOR CMOS SENSORS " , United States Patent No. 6,670,904 B1, Dec. 30, 2003, and Seunghyun Lim, 'A High-Speed CMOS Image Sensor with Column-Parallel Two-Step Single-Slope ADCs', IEEE Trans. , 56, no. 3, pp. 393-398, March 2009 ".

이러한 종래 기술은 최상위 비트 변환(MSB Conversion)을 위한 코어스 램핑(Coarse Ramping) 전압을 커패시터(Capacitor)의 탑 플레이트(Top Plate)에 저장한 다음에, 최하위 비트 변환(LSB Conversion)을 위한 파인 램핑(Fine Ramping) 시 해당 커패시터의 바텀 플레이트(Bottom Plate)에 파인 램핑을 위한 입력단을 연결한 후 커패시터의 탑 플레이트에 플로팅(Floating) 상태로 저장되어 있던 전압이 파인 램핑 전압(Fine Ramping Voltage)에 따라 변하는 원리를 이용한다.In this conventional technique, a coarse ramping voltage for MSB conversion is stored in a top plate of a capacitor, and then a fine ramping for LSB conversion is performed. Fine Ramping), the input terminal for fine ramping is connected to the bottom plate of the capacitor, and then the voltage stored in the floating state on the top plate of the capacitor changes according to the fine ramping voltage Principles.

상기와 같은 종래 기술은 코어스 램핑과 파인 램핑 시 비교기(Comparator)에 입력되는 코어스 램핑 전압과 파인 램핑 전압의 슬로프(Slope)가 변환 과정에 따라 각각 달라질 수 있다는 문제점을 원천적으로 가지고 있다.The above conventional technique has a problem that the slope of the coarse ramping voltage and the fine ramping voltage inputted to the comparator at the time of kos ramping and fine ramping can be changed according to the conversion process.

즉, 상기와 같은 종래 기술에서, 코어스 램핑 전압은 직접적으로 커패시터에 저장됨과 동시에 비교기의 입력단에 손실(Loss) 없이 전달되지만, 파인 램핑 전압은 커패시터를 통과하여 비교기의 입력단의 기생 커패시턴스(Parastic Capacitance)와 시리즈(Series, 직렬 연결)로 바라보게 되어 손실(Loss)이 생기면서 전달되는 문제점이 발생하게 된다.That is, in the above conventional technology, the coarse ramping voltage is directly stored in the capacitor and is transmitted to the input terminal of the comparator without loss. However, the fine ramping voltage passes through the capacitor to generate parasitic capacitance at the input terminal of the comparator, And series (series, series connection), and the loss is generated and transmitted.

따라서 상기와 같은 종래 기술은 아날로그-디지털 변환(A/D Conversion) 시 전체 입력 범위(Input Full Range)에 대하여 선형적인(Linear) 출력 특성을 가지지 못하는 문제점이 있다. 즉, 상기와 같은 종래 기술은 코드 쉬프트(Code Shift) 현상이 발생하는 문제점이 있다.
Therefore, the conventional technology as described above has a problem in that it can not have a linear output characteristic with respect to the entire input range when analog-to-digital conversion (A / D conversion) is performed. That is, there is a problem that a code shift phenomenon occurs.

본 발명의 실시예는 멀티 차동입력쌍(Multi Input Differential Pair, 즉 멀티 차동입력단)을 구비하는 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치를 제공한다.Embodiments of the present invention provide a preamplifier having a multi-input differential pair (i.e., a multi-differential input stage), and a comparator and an analog-to-digital converter using the preamplifier.

즉, 본 발명의 실시예는 스텝(Step) 수를 증가시키기 위해서 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 구비하는 전치 증폭기 및 그를 이용한 비교기와 아날로그-디지털 변환 장치를 제공한다.
That is, an embodiment of the present invention provides a preamplifier additionally provided with a differential input pair (i.e., a differential input stage) to increase the number of steps, and a comparator and an analog-to-digital converter using the same.

본 발명의 일 실시예에 따른 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하기 위한 출력단; 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단을 포함할 수 있다.An amplifier according to an embodiment of the present invention includes: an output terminal for outputting a coarse transform result and a fine transform result; A coarse differential input terminal for amplifying a difference between an input voltage and a coarse ramping voltage when a coarse ramp voltage (Coarse Vramp) becomes smaller than an input voltage (Vin) and outputting a result of the coarse conversion through the output terminal; And the difference between the fine ramp voltage (Fine Vramp) and the bias voltage (Vbias) is compensated for by compensating the output voltage in which the difference between the input voltage and the coarse ramping voltage has been amplified. And a fine differential input terminal for outputting through the output terminal.

본 발명의 다른 실시예에 따른 비교기는, 코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기; 상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및 상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부를 포함할 수 있다.The comparator according to another embodiment of the present invention amplifies the difference between the input voltage and the kos ramping voltage when the kos ramping voltage becomes smaller than the input voltage, outputs the result of the kos transform, amplifies the difference between the fine ramping voltage and the bias voltage An amplifier for compensating the output voltage at which the difference between the input voltage and the kerf ramping voltage has been amplified and outputting a fine conversion result when a zero crossing occurs; A signal processing unit for generating a coarse control signal according to the result of the coarse conversion from the amplifier and outputting a coarse conversion result from the amplifier and a comparison signal according to the fine conversion result; And a coarse ramping voltage cutoff unit for cutting off the coarse ramping voltage according to the coarse control signal from the signal processing unit.

본 발명의 또 다른 실시예에 따른 아날로그-디지털 변환 장치는, 코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기; 상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부; 및 상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부를 포함할 수 있다.
The analog-to-digital converter according to another embodiment of the present invention amplifies a difference between an input voltage and a coarse ramping voltage when a coarse ramping voltage becomes smaller than an input voltage, outputs a result of the coarse conversion, An amplifier for amplifying the difference between the input voltage and the kerf ramping voltage to compensate the amplified output voltage and outputting a fine conversion result when a zero crossing occurs; A signal processing unit for generating a coarse control signal in accordance with a result of the coarse transform from the amplifier and outputting a coarse transform result from the amplifier and a comparison signal according to a fine transform result; A coarse ramping voltage cutoff unit for cutting off a coarse ramping voltage according to a coarse control signal from the signal processing unit; And a code determination unit for determining the coarse digital code and the fine digital code according to the comparison signal from the signal processing unit and outputting the digital pixel data.

본 발명의 실시예에 따르면, 기존의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치가 가지고 있던 선형성(Linearity) 측면의 성능적 불완전성을 전치 증폭기의 차동입력쌍(Input Differential Pair)을 추가적으로 채용함으로써 원천적으로 해결할 수 있는 효과가 있다.According to the embodiment of the present invention, the differential imperfectivity of the conventional multi-step single-slope analog-to-digital converter in terms of the linearity is further improved by adopting the input differential pair of the preamplifier There is an effect that can be solved at the source.

즉, 본 발명의 실시예에 따르면, 아날로그-디지털 변환되는 각각의 스텝 페이즈(Step Phase)에 대한 램핑 전압들이 커패시터 분할(Capacitive Dividing) 효과에 의한 손실 없이 정확하게 비교기의 입력에 반영될 수 있도록 함으로써, 아날로그-디지털 변환 시 높은 수준의 선형성을 얻을 수 있는 효과가 있다.That is, according to the embodiment of the present invention, the ramping voltages for each step phase to be converted analog-to-digital can be accurately reflected to the input of the comparator without loss due to the capacitor dividing effect, A high level of linearity can be obtained in analog-to-digital conversion.

또한, 본 발명의 실시예에 따르면, 코어스 램핑(Coarse Ramping) 전압과 파인 램핑(Fine Ramping) 전압이 직접적으로 전치 증폭기의 입력단에 인가되기 때문에 샘플링 커패시터(Sampling Capacitor)와 전치 증폭기 입력단의 기생 커패시턴스(Parastic Capacitance)가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실(Loss)이 발생하지 않도록 할 수 있는 효과가 있다.According to the embodiment of the present invention, since the coarse ramping voltage and the fine ramping voltage are directly applied to the input terminal of the preamplifier, the parasitic capacitance of the sampling capacitor and the input terminal of the preamplifier The parasitic capacitance can be prevented from being generated in the series (series connection).

또한, 본 발명의 실시예에 따르면, 램핑 전압(Ramping Voltage)과 바이어스 전압(Bias Voltage)들이 레이아웃적으로 보면 횡적으로 인가되기 때문에 컬럼 피치(Column Pitch)에 수직적으로 추가적인 라인 없이 간단하게 레이아웃(Layout)을 구현할 수 있는 효과가 있다.
According to the embodiment of the present invention, since the ramping voltage and the bias voltage are horizontally applied in a layout view, the layout can be simplified without additional lines vertically to the column pitch. ) Can be implemented.

도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.
도 2는 도 1의 전치 증폭기의 상세 구성도이다.
도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.1 is a configuration diagram of a comparator according to an embodiment of the present invention.
2 is a detailed configuration diagram of the preamplifier of FIG.
3 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.
4 is a timing diagram of a preamplifier, a comparator and an analog-to-digital converter according to an embodiment of the present invention.

본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에 그 상세한 설명을 생략하기로 한다. 이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings in order to facilitate a person skilled in the art to easily carry out the technical idea of the present invention. .

그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때 이는 "직접적으로 연결"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.And throughout the specification, when a part is referred to as being "connected" to another part, it includes not only "directly connected" but also "electrically connected" with another part in between. Also, when a component is referred to as " comprising "or" comprising ", it does not exclude other components unless specifically stated to the contrary . In addition, in the description of the entire specification, it should be understood that the description of some elements in a singular form does not limit the present invention, and that a plurality of the constituent elements may be formed.

먼저, 본 발명의 실시예에 대한 이해를 돕기 위하여 그 기술 요지를 간략하게 살펴보면 다음과 같다.First, the technical point of the present invention will be briefly described in order to facilitate understanding of the embodiment of the present invention.

본 발명의 실시예에 따른 전치 증폭기는 멀티 차동입력쌍(Multi Input Differential Pair, 즉 멀티 차동입력단)을 구비한다. 즉, 본 발명의 실시예에서는 스텝(Step) 수를 증가시키기 위해서 차동입력쌍(Input Differential Pair, 즉 차동입력단)을 추가적으로 구비한다.A preamplifier according to an embodiment of the present invention includes a multi-input differential pair (i.e., a multi-differential input stage). That is, in the embodiment of the present invention, a differential input pair (i.e., a differential input terminal) is additionally provided to increase the number of steps.

본 발명의 실시예에서는 각각의 스텝 페이즈(Step Phase)에 대한 램핑 전압들이 커패시터 분할(Capacitive Dividing) 효과에 의한 손실 없이 정확하게 비교기의 입력에 반영될 수 있도록 한다. 즉, 코어스 램핑 전압과 파인 램핑 전압이 직접적으로 비교기의 입력단에 인가되도록 함으로써, 샘플링 커패시터와 비교기 입력단의 기생 커패시턴스가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실이 발생하지 않도록 할 수 있다. 이를 통해 아날로그-디지털 변환 시 높은 수준의 선형성을 얻을 수 있다.In the embodiment of the present invention, the ramp voltages for each step phase can be accurately reflected in the input of the comparator without loss due to the capacitive dividing effect. That is, by allowing the coarse ramping voltage and the fine ramping voltage to be directly applied to the input terminal of the comparator, it is possible to prevent the loss caused by the parasitic capacitance of the sampling capacitor and the input terminal of the comparator from being viewed as a series (series connection). This provides a high level of linearity in analog-to-digital conversion.

즉, 본 발명의 실시예에서는 기존의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치가 가지고 있던 선형성(Linearity) 측면의 성능적 불완전성을 전치 증폭기의 차동입력쌍을 추가적으로 채용함으로써 원천적으로 해결할 수 있다.That is, in the embodiment of the present invention, the performance imperfection in terms of the linearity of the conventional multi-step single-slope analog-to-digital converter can be solved originally by employing a differential input pair of the preamplifier .

도 1은 본 발명의 일 실시예에 따른 비교기(Comparator)의 구성도이다.1 is a configuration diagram of a comparator according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 비교기는, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력하기 위한 전치 증폭기(110), 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 카운터(Counter) 또는 라인 메모리(Line Memory)로 출력하기 위한 신호 처리부(120), 및 신호 처리부(120)로부터의 코어스 제어 신호에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 코어스 램핑 전압 차단부(130)를 포함한다.1, a comparator according to an embodiment of the present invention compares an input voltage Vin with a coarse ramp voltage (Coarse Vramp) when a coarse ramp voltage is smaller than an input voltage Vin. The difference between the input voltage Vin and the coarse ramp voltage (Coarse Vramp) is amplified by the difference between the fine ramp voltage (Fine Vramp) and the bias voltage (Vbias) A preamplifier 110 for outputting a voltage (fine conversion result) when zero crossing is generated by compensating for a voltage of the input signal and a coarse control signal according to the result of the coarse conversion from the preamplifier 110 A signal processing unit 120 for outputting a comparison signal according to a coarse conversion result and a fine conversion result from the preamplifier 110 to a counter Counter or a line memory and a signal processing unit 120 According to the coarse control signal of the emitter comprises a coarse ramp voltage blocking unit 130 to block the coarse ramp voltage (Vramp Coarse).

이때, 코어스 램핑 전압 차단부(130)는 신호 처리부(120)로부터의 코어스 제어 신호(Coarse Control Signal)에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 스위치(Switch, 131), 및 스위치(131)에서의 차단 시점의 코어스 램핑 전압(Coarse Vramp)을 저장하기 위한 커패시터(132)를 포함한다.The coarse ramping voltage cutoff unit 130 includes a switch 131 for blocking a coarse ramp voltage according to a coarse control signal from the signal processing unit 120, And a capacitor 132 for storing a coarse ramp voltage (Coarse Vramp) at the time of the cut-off at the cut-off time.

여기서, 비교기는 제어 신호에 따라 전치 증폭기(100)를 리셋시키기 위한 스위치(140)를 더 포함할 수 있다. 즉, 스위치(140)는 입력 전압(Vin)이 입력되는 입력 단자로 피드백되는 전치 증폭기(100)의 출력 전압을 외부 제어부(도면에 도시되지 않음)로부터의 제어 신호에 따라 온/오프시켜 전치 증폭기(100)를 리셋(오토 제로인)시키는 역할을 수행한다.Here, the comparator may further include a switch 140 for resetting the preamplifier 100 according to a control signal. That is, the switch 140 turns on / off the output voltage of the preamplifier 100, which is fed back to the input terminal to which the input voltage Vin is input, according to a control signal from an external control unit (not shown) (Auto-zeroing) the memory cell array 100.

또한, 비교기는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(Vin)과 전치 증폭기(100)로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터(150)를 더 포함한다.The comparator further includes a capacitor 150 for decoupling the input voltage Vin to be subjected to analog-to-digital conversion and the output voltage fed back from the preamplifier 100.

이러한 비교기의 상세한 구성 및 동작에 대해서는 도 2 및 도 4를 참조하여 후술하기로 한다.The detailed configuration and operation of this comparator will be described later with reference to Fig. 2 and Fig.

도 2는 도 1의 전치 증폭기(110)의 상세 구성도이다.2 is a detailed configuration diagram of the preamplifier 110 of FIG.

도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 전치 증폭기는, 코어스 변환 결과와 파인 변환 결과를 출력하는 출력단의 역할을 수행하는 공통 액티브 로드(Common Active Load, 230), 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력단을 통해 출력하기 위한 코어스 차동입력쌍(210), 및 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력단을 통해 출력하기 위한 파인 차동입력쌍(220)을 포함한다.2, the preamplifier according to an exemplary embodiment of the present invention includes a common active load 230 serving as an output terminal for outputting a coarse transform result and a fine transform result, a coarse ramping voltage A coarse differential input pair 210 for amplifying the difference between the input voltage Vin and the coarse ramping voltage Coarse Vramp when the coarse Vramp becomes smaller than the input voltage Vin and outputting the result of the coarse conversion through the output terminal, And the difference between the fine ramp voltage Fine Vramp and the bias voltage Vbias to compensate for the difference between the input voltage Vin and the coarse ramp voltage Coarse Vramp so that zero crossing And a fine differential input pair 220 for outputting a voltage (fine conversion result) through an output terminal when the voltage

도 2를 참조하여 전치 증폭기(110)의 구성 및 동작에 대하여 좀 더 상세히 살펴보면 다음과 같다.The configuration and operation of the preamplifier 110 will be described in more detail with reference to FIG.

차동입력쌍(Input Differential Pair, 즉 차동입력단)이 코어스 변환(Coarse Conversion)과 파인 변환(Fine Conversion)을 위해 멀티-스텝(Multi-Step)으로 나누어져 있다. 즉, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)는 파인 변환을 위해 파인 차동입력쌍(220)을 이루고, 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)는 코어스 변환을 위해 코어스 차동입력쌍(210)을 이룬다.A differential input pair (differential input pair) is divided into a multi-step for coarse conversion and fine conversion. In other words, the first transistor MN1 and the second transistor MN2 form a fine differential input pair 220 for fine conversion, and the third transistor MN3 and the fourth transistor MN4 form a pair of differential differential inputs 220, And forms an input pair 210.

이때, 코어스 차동입력쌍(210)에서는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)을 직접 입력받아 비교한다. 비교 결과, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아지는 순간 공통 액티브 로드(230)의 출력 단자(Vout)에는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 코어스 변환 결과가 출력되어 신호 처리부(120)로 전달된다. 이러한 코어스 차동입력쌍(210)을 코어스 차동입력단이라 할 수 있다.At this time, in the coarse differential input pair 210, the input voltage Vin and the coarse ramp voltage (Coarse Vramp) are directly inputted and compared. As a result of comparison, when the coarse ramp voltage (Coarse Vramp) becomes smaller than the input voltage (Vin), the difference between the input voltage (Vin) and the coarse ramping voltage (Coarse Vramp) And outputs the result of the coarse transformation to the signal processing unit 120. Such a coarse differential input pair 210 may be referred to as a coarse differential input stage.

여기서, 코어스 차동입력쌍(210)의 제 4 트랜지스터(Transistor)의 게이트(Gate) 단자에는 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압(Vin)이 인가되고, 제 3 트랜지스터(Transistor)의 게이트(Gate) 단자에는 코어스 램핑 전압(Coarse Vramp)이 직접 인가된다.An input voltage Vin for analog / digital conversion (A / D conversion) is applied to a gate terminal of a fourth transistor of the coarse differential input pair 210, and a third transistor The coarse ramp voltage (Coarse Vramp) is directly applied.

한편, 파인 차동입력쌍(220)에서는 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이가 증폭되어, "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 공통 액티브 로드(230)의 출력 단자(Vout)를 통해 신호 처리부(120)로 출력한다. 이때, 바이어스 전압(Vbias)으로는 파인 램핑 전압(Fine Vramp)의 시작 레벨(Starting Level)과 동일한 전압이 사용된다. 이러한 파인 차동입력쌍(220)을 파인 차동입력단이라 할 수 있다.On the other hand, in the fine differential input pair 220, the difference between the fine ramp voltage (Fine Vramp) and the bias voltage (Vbias) is amplified and the difference between the input voltage Vin and the coarse ramp voltage And outputs the voltage (fine conversion result) when the zero crossing occurs to the signal processing unit 120 through the output terminal Vout of the common active load 230. [ At this time, a voltage equal to the starting level of the fine ramp voltage Fine Vramp is used as the bias voltage Vbias. This fine differential input pair 220 can be called a fine differential input stage.

여기서, 파인 차동입력쌍(220)의 제 1 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(Fine Vramp)이 직접 인가되고, 제 2 트랜지스터(Transistor)의 게이트(Gate) 단자에는 파인 램핑 전압(Fine Vramp)의 시작 레벨(Starting Level)과 동일한 바이어스 전압(Vbias)이 직접 인가된다.A fine ramp voltage (Fine Vramp) is directly applied to a gate terminal of a first transistor of the fine differential input pair 220. A gate of a second transistor The bias voltage Vbias equal to the starting level of the voltage Fine Vramp is directly applied.

한편, 제 1 트랜지스터(MN1)와 제 2 트랜지스터(MN2)로 이루어진 파인 차동입력쌍(220) 및 제 3 트랜지스터(MN3)와 제 4 트랜지스터(MN4)로 이루어진 코어스 차동입력쌍(210)의 차동 증폭 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다. 또한, 두 개의 트랜지스터(MP1, MP2)로 이루어진 공통 액티브 로드(230)는 출력단의 역할을 하며, 그 구성 및 동작은 공지 기술이므로 더 이상 설명하지 않기로 한다.Meanwhile, the differential pair of the differential input 220 including the first transistor MN1 and the second transistor MN2 and the differential amplification of the pair of coarse differential inputs 210 including the third transistor MN3 and the fourth transistor MN4, The operation is a known technique and will not be described any further. The common active load 230, which is composed of two transistors MP1 and MP2, serves as an output terminal, and its configuration and operation are well known in the art and will not be described any further.

도 3은 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치의 구성도이다.3 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.

도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는 도 1의 비교기, 및 코드 결정부(310)를 포함한다.As shown in FIG. 3, the analog-to-digital conversion apparatus according to an embodiment of the present invention includes the comparator of FIG. 1 and a code determination unit 310.

즉, 본 발명의 일 실시예에 따른 아날로그-디지털 변환 장치는, 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 전압(파인 변환 결과)을 출력하기 위한 전치 증폭기(110), 전치 증폭기(110)로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 전치 증폭기(110)로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부(120), 신호 처리부(120)로부터의 코어스 제어 신호에 따라 코어스 램핑 전압(Coarse Vramp)을 차단하기 위한 코어스 램핑 전압 차단부(130), 및 신호 처리부(120)로부터의 비교 신호에 따라 코어스 디지털 코드(Coarse Digital Code) 및 파인 디지털 코드(Fine Digital Code)를 결정(Decision)하여 디지털 픽셀 데이터(Dout)를 출력하기 위한 코드 결정부(310)를 포함한다.That is, when the coarse ramp voltage (Coarse Vramp) is smaller than the input voltage (Vin), the analog-to-digital converter according to an embodiment of the present invention calculates the difference between the input voltage Vin and the coarse ramp voltage Amplifies the difference between the fine ramp voltage Fine Vramp and the bias voltage Vbias to amplify the difference between the input voltage Vin and the coarse ramp voltage Coarse Vramp, A preamplifier 110 for outputting a voltage (fine conversion result) when zero crossing occurs and a coarse control signal according to the result of the coarse transformation from the preamplifier 110 A signal processing unit 120 for outputting a comparison signal according to a coarse conversion result and a fine conversion result from the preamplifier 110 and a coarse control signal from the signal processing unit 120, A coarse digital code and a fine digital code are determined according to a comparison signal from the signal processing unit 120 and a coarse ramping voltage cutoff unit 130 for cutting off the coarse Vramp, And outputting the digital pixel data Dout.

여기서, 코드 결정부(310)는 카운터(예를 들어, 업/다운 카운터) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 구현할 수 있다. 그 외의 구체적인 구성은 도 1 및 도 2에서 전술한 바와 같고, 그 구체적인 동작은 도 4를 참조하여 상세히 후술하기로 한다.Here, the code determining unit 310 may be implemented as a line memory receiving a counter (e.g., an up / down counter) or a counting value. Other specific configurations are the same as those described above with reference to Figs. 1 and 2, and the detailed operation thereof will be described later in detail with reference to Fig.

도 4는 본 발명의 일 실시예에 따른 전치 증폭기, 비교기 및 아날로그-디지털 변환 장치의 타이밍도이다.4 is a timing diagram of a preamplifier, a comparator and an analog-to-digital converter according to an embodiment of the present invention.

첫 번째 단계로 코어스 차동입력쌍(210)에서 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)이 비교된다. 코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아지는 순간 전치 증폭기(110)의 출력단(Vout), 즉 공통 액티브 로드(230)의 출력 단자(Vout)에는 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 출력되어 신호 처리부(120)로 전달된다.As a first step, the input voltage (Vin) and the coarse ramping voltage (Coarse Vramp) are compared in the coarse differential input pair (210). The output voltage Vout of the preamplifier 110, that is, the output terminal Vout of the common active load 230 is instantaneously supplied to the output terminal Vout of the instantaneous amplifier 110 at a moment when the coarse ramping voltage Coarse Vramp becomes smaller than the input voltage Vin. The difference of the voltage (Coarse Vramp) is amplified and outputted to the signal processing unit 120.

이때의 출력 전압은 신호 처리부(120)를 통해 코어스 제어 신호(Coarse Control Signal)가 발생되도록 하여 코어스 램핑 전압(Coarse Vramp)이 통과되던 스위치(Switch, 131)를 오프(Off)시킴으로써 그 시점의 코어스 램핑 전압(Coarse Vramp)이 커패시터(132, 비교기 입력단)에 저장된다. 또한, 이와 동시에 신호 처리부(120)는 컬럼(Column)에 있는 카운터(Counter) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 비교 신호를 전달하여 코어스 디지털 코드(Coarse Digital Code)가 결정(Decision)되도록 한다.The output voltage at this time is generated by a coarse control signal through the signal processing unit 120 so that a switch 131 through which a coarse ramp voltage is passed is turned off, A ramping voltage (Coarse Vramp) is stored in a capacitor 132 (comparator input). At the same time, the signal processing unit 120 transmits a comparison signal to a line memory that receives a counter or a counting value in a column, and outputs a coarse digital code, To be determined.

두 번째 단계로 파인 램핑 전압(Fine Vramp)이 변함에 따라 입력 전압(Vin)과 코어스 램핑 전압(Coarse Vramp)의 차이가 증폭되어 출력된 전압의 절대값이 점차로 줄어들다가 제로 크로싱(Zero Crossing)하게 되는데, 이때 전치 증폭기(110)의 출력단(Vout), 즉 공통 액티브 로드(230)의 출력 단자(Vout)를 통해 출력 전압이 신호 처리부(120)로 전달된다. 그러면, 신호 처리부(120)는 컬럼(Column)에 있는 카운터(Counter) 또는 카운팅 값(Counting Value)을 입력받는 라인 메모리(Line Memory)로 비교 신호를 전달하여 파인 디지털 코드(Fine Digital Code)가 결정(Decision)되도록 한다.In the second step, as the fine ramp voltage changes, the difference between the input voltage Vin and the coarse ramp voltage (Coarse Vramp) is amplified, and the absolute value of the output voltage is gradually reduced and then zero crossing The output voltage Vout of the preamplifier 110, that is, the output terminal Vout of the common active load 230, is transmitted to the signal processor 120. Then, the signal processing unit 120 transmits a comparison signal to a line memory that receives a counter or a counting value in a column, and a fine digital code is determined (Decision).

즉, 파인 차동입력쌍(220)에서 [파인 램핑 전압]과 [파인 램핑 전압의 시작 레벨(Starting Level)과 동일한 바이어스 전압]의 차이가 증폭되어, 코어스 변환 단계(Coarse Conversion Phase) 때에 증폭되어 있던 출력 전압을 보상함으로써 제로 크로싱(Zero Crossing)이 일어나도록 하는 것이다.That is, in the fine differential input pair 220, the difference between the [fine ramping voltage] and the [bias voltage same as the starting level of the fine ramping voltage] is amplified so that the difference between the amplified voltage at the coarse conversion phase And zero crossing is caused by compensating the output voltage.

이때, 본 발명의 일 실시예에서는 파인 변환(Fine Conversion)의 전체 범위(Full Range)가 정확히 코어스 변환(Coarse Conversion)의 1LSB(최하위 비트)와 일치하게 된다. 따라서 이로 인해 전체 입력 범위(Input Full Range)에 대하여 선형성(Linearity)을 유지할 수 있게 된다.At this time, in one embodiment of the present invention, the full range of the fine conversion coincides with exactly 1 LSB (least significant bit) of the coarse conversion. Therefore, it is possible to maintain the linearity with respect to the input full range.

상기와 같은 단계를 멀티플(Multiple)하게 수행함으로써, 멀티-스텝 싱글-슬로프 아날로그-디지털 변환(Multi-Step Single-Slope A/D Conversion)이 가능하게 된다.Step-by-step single-slope analog-to-digital conversion (Multi-Step Single-Slope A / D Conversion) is possible by performing the above-described steps in multiple.

전술한 바와 같이, 본 발명의 실시예는 전치 증폭기의 차동입력쌍을 추가적으로 채용함으로써, 코어스 램핑과 파인 램핑 시 비교기에 입력되는 전압의 램프 슬로프(Ramp Slope)가 스텝 페이즈(Step Phase)에 따라 각각 달라질 수 있는 문제점을 해결한다.As described above, in the embodiment of the present invention, the differential input pair of the preamplifier is additionally employed so that the ramp slope of the voltage input to the comparator during the kos rampping and the fine ramping is changed according to the step phase Solve problems that can vary.

즉, 본 발명의 실시예는 코어스 램핑 전압과 파인 램핑 전압이 직접적으로 전치 증폭기의 입력단에 인가되도록 함으로써, 샘플링 커패시터(Sampling Capacitor)와 전치 증폭기 입력단의 기생 커패시턴스(Parastic Capacitance)가 시리즈(Series, 직렬 연결)로 바라보면서 생기게 되는 손실(Loss)이 발생하지 않도록 한다.That is, in the embodiment of the present invention, the corse ramping voltage and the fine ramping voltage are directly applied to the input terminal of the preamplifier, so that the parasitic capacitance of the sampling capacitor and the input terminal of the preamplifier becomes a series Connection) between the first and second electrodes.

전술한 바와 같은 본 발명의 실시예는 하이 프레임 레이트(High Frame Rate)의 씨모스 이미지 센서(CIS)를 구현하기 위한 핵심기술로 사용될 수 있다. 즉, 하이 프레임 레이트의 씨모스 이미지 센서(CIS)를 구현하기 위해 사용되는 기술은 여러 가지가 있으나, 그 중에서도 본 발명의 실시예는 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치 등을 구현하는데 이용될 수 있다.The embodiment of the present invention as described above can be used as a core technology for implementing a high frame rate CMOS image sensor (CIS). That is, although there are many techniques used to implement a high frame rate CMOS image sensor (CIS), embodiments of the present invention are applicable to multi-step single-slope analog-to- - slope analog-to-digital conversion devices.

또한, 전술한 바와 같은 본 발명의 실시예는 씨모스 이미지 센서(CIS) 분야 외에도 고속의 멀티-스텝 싱글-슬로프 아날로그-디지털 변환 장치나 멀티-스텝 멀티-슬로프 아날로그-디지털 변환 장치를 필요로 하는 시스템이나 그와 유사한 응용 시스템에 적용이 가능하다.In addition, the embodiment of the present invention as described above can be applied to a high-speed multi-step single-slope analog-to-digital conversion device or a multi-step multi-slope analog-to- System or an application system similar thereto.

이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, but, on the contrary, Various permutations, modifications and variations are possible without departing from the spirit of the invention. Therefore, the scope of the present invention should not be construed as being limited to the embodiments described, but should be determined by the scope of the appended claims, as well as the appended claims.

210 : 코어스 차동입력쌍 220 : 파인 차동입력쌍
230 : 공통 액티브 로드210: Coils differential input pair 220: Fined differential input pair
230: Common active load

Claims (10)

증폭기에 있어서,
코어스 변환 결과와 파인 변환 결과를 출력하기 위한 출력단;
코어스 램핑 전압(Coarse Vramp)이 입력 전압(Vin)보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
파인 램핑 전압(Fine Vramp)과 바이어스 전압(Vbias)의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱(Zero Crossing) 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
을 포함하는 증폭기.
In the amplifier,
An output stage for outputting the result of the coarse transformation and the result of the fine transformation;
A coarse differential input terminal for amplifying a difference between an input voltage and a coarse ramping voltage when a coarse ramp voltage (Coarse Vramp) becomes smaller than an input voltage (Vin) and outputting a result of the coarse conversion through the output terminal; And
The difference between the fine ramp voltage (Fine Vramp) and the bias voltage (Vbias) is amplified to compensate for the output voltage at which the difference between the input voltage and the kerf ramping voltage has been amplified. A fine differential input stage for output through the output stage
≪ / RTI >
제 1항에 있어서,
상기 파인 차동입력단은,
게이트(Gate) 단자에 파인 램핑 전압이 직접 인가되는 제 1 트랜지스터; 및
게이트 단자에 파인 램핑 전압의 시작 레벨(Starting Level)과 동일한 바이어스 전압이 직접 인가되는 제 2 트랜지스터
를 포함하는 증폭기.The method according to claim 1,
Wherein the fine differential input stage comprises:
A first transistor in which a fine ramping voltage is directly applied to a gate terminal; And
And a second transistor having a gate terminal to which a bias voltage equal to a starting level of a fine ramping voltage is directly applied,
≪ / RTI > 제 2항에 있어서,
상기 코어스 차동입력단은,
게이트(Gate) 단자에 코어스 램핑 전압이 직접 인가되는 제 3 트랜지스터; 및
게이트(Gate) 단자에 아날로그-디지털 변환(A/D Conversion)을 하고자 하는 입력 전압이 인가되는 제 4 트랜지스터
를 포함하는 증폭기.
3. The method of claim 2,
The coarse differential input stage comprises:
A third transistor having a gate terminal directly applied with a coarse ramping voltage; And
A fourth transistor to which an input voltage to perform analog-to-digital conversion (A / D conversion) is applied to a gate terminal
≪ / RTI >
비교기에 있어서,
코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기;
상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호(Coarse Control Signal)를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부; 및
상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부
를 포함하는 비교기.
In the comparator,
When the coarse ramping voltage becomes smaller than the input voltage, the difference between the input voltage and the coarse ramping voltage is amplified to output the result of the coarse conversion, and the difference between the fine ramping voltage and the bias voltage is amplified. An amplifier for compensating the output voltage "and outputting a fine conversion result when zero crossing occurs;
A signal processing unit for generating a coarse control signal according to the result of the coarse conversion from the amplifier and outputting a coarse conversion result from the amplifier and a comparison signal according to the fine conversion result; And
A coarse ramping voltage cutoff unit for cutting off a coarse ramping voltage according to a coarse control signal from the signal processing unit;
≪ / RTI >
제 4항에 있어서,
상기 증폭기는,
코어스 변환 결과와 파인 변환 결과를 상기 신호 처리부로 출력하기 위한 출력단;
코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
을 포함하는 비교기.
5. The method of claim 4,
The amplifier includes:
An output terminal for outputting a coarse transformation result and a fine transform result to the signal processing unit;
A coarse differential input stage for amplifying the difference between the input voltage and the kos ramping voltage when the coarse ramping voltage becomes smaller than the input voltage and outputting a result of the coarse conversion through the output terminal; And
A fine differential input stage for amplifying the difference between the fine ramping voltage and the bias voltage to compensate for the output voltage at which the difference between the input voltage and the kerosec ramping voltage has been amplified and outputting the fine conversion result through the output terminal at the time of zero crossing,
≪ / RTI >
제 4항에 있어서,
상기 코어스 램핑 전압 차단부는,
상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 스위치; 및
상기 스위치에서의 차단 시점의 코어스 램핑 전압을 저장하기 위한 커패시터
를 포함하는 비교기.
5. The method of claim 4,
The coarse ramping voltage cut-
A switch for interrupting a coarse ramp voltage according to a coarse control signal from the signal processor; And
A capacitor for storing the kos ramping voltage at the time of the cut-off at the switch;
≪ / RTI >
제 4항에 있어서,
상기 비교기는,
제어 신호에 따라 상기 증폭기를 리셋시키기 위한 스위치
를 더 포함하는 비교기.
5. The method of claim 4,
The comparator comprising:
A switch for resetting the amplifier according to a control signal,
≪ / RTI >
제 4항에 있어서,
상기 비교기는,
아날로그-디지털 변환을 하고자 하는 입력 전압과 상기 증폭기로부터 피드백되는 출력 전압을 디커플링하기 위한 커패시터
를 더 포함하는 비교기.
5. The method of claim 4,
The comparator comprising:
A capacitor for decoupling an input voltage for analog-to-digital conversion and an output voltage fed back from the amplifier;
≪ / RTI >
아날로그-디지털 변환 장치에 있어서,
코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 출력하고, 파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 출력하기 위한 증폭기;
상기 증폭기로부터의 코어스 변환 결과에 따라 코어스 제어 신호를 발생하고, 상기 증폭기로부터의 코어스 변환 결과와 파인 변환 결과에 따른 비교 신호를 출력하기 위한 신호 처리부;
상기 신호 처리부로부터의 코어스 제어 신호에 따라 코어스 램핑 전압을 차단하기 위한 코어스 램핑 전압 차단부; 및
상기 신호 처리부로부터의 비교 신호에 따라 코어스 디지털 코드 및 파인 디지털 코드를 결정하여 디지털 픽셀 데이터를 출력하기 위한 코드 결정부
를 포함하는 아날로그-디지털 변환 장치.
In the analog-to-digital converter,
When the coarse ramping voltage becomes smaller than the input voltage, the difference between the input voltage and the coarse ramping voltage is amplified to output the result of the coarse conversion, and the difference between the fine ramping voltage and the bias voltage is amplified. An amplifier for compensating the output voltage "and outputting a fine conversion result when zero crossing occurs;
A signal processing unit for generating a coarse control signal in accordance with a result of the coarse transform from the amplifier and outputting a coarse transform result from the amplifier and a comparison signal according to a fine transform result;
A coarse ramping voltage cutoff unit for cutting off a coarse ramping voltage according to a coarse control signal from the signal processing unit; And
A code determination unit for determining a coarse digital code and a fine digital code in accordance with a comparison signal from the signal processing unit and outputting digital pixel data,
And an analog-to-digital converter.
제 9항에 있어서,
상기 증폭기는,
코어스 변환 결과와 파인 변환 결과를 상기 신호 처리부로 출력하기 위한 출력단;
코어스 램핑 전압이 입력 전압보다 작아질 경우 입력 전압과 코어스 램핑 전압의 차이를 증폭하여 코어스 변환 결과를 상기 출력단을 통해 출력하기 위한 코어스 차동입력단; 및
파인 램핑 전압과 바이어스 전압의 차이를 증폭하여 "입력 전압과 코어스 램핑 전압의 차이가 증폭되어 있던 출력 전압"을 보상하여 제로 크로싱 발생 시 파인 변환 결과를 상기 출력단을 통해 출력하기 위한 파인 차동입력단
을 포함하는 아날로그-디지털 변환 장치.
10. The method of claim 9,
The amplifier includes:
An output terminal for outputting a coarse transformation result and a fine transform result to the signal processing unit;
A coarse differential input stage for amplifying the difference between the input voltage and the kos ramping voltage when the coarse ramping voltage becomes smaller than the input voltage and outputting a result of the coarse conversion through the output terminal; And
A fine differential input stage for amplifying the difference between the fine ramping voltage and the bias voltage to compensate for the output voltage at which the difference between the input voltage and the kerosec ramping voltage has been amplified and outputting the fine conversion result through the output terminal at the time of zero crossing,
And an analog-to-digital converter.
KR20130068427A 2013-06-14 2013-06-14 Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that KR20140145809A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130068427A KR20140145809A (en) 2013-06-14 2013-06-14 Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that
US14/052,262 US8922413B1 (en) 2013-06-14 2013-10-11 Amplifier using multi input differential pair, and comparator and analog-to-digital converting apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130068427A KR20140145809A (en) 2013-06-14 2013-06-14 Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that

Publications (1)

Publication Number Publication Date
KR20140145809A true KR20140145809A (en) 2014-12-24

Family

ID=52018772

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130068427A KR20140145809A (en) 2013-06-14 2013-06-14 Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that

Country Status (2)

Country Link
US (1) US8922413B1 (en)
KR (1) KR20140145809A (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5882041B2 (en) * 2011-12-08 2016-03-09 ルネサスエレクトロニクス株式会社 AD converter and solid-state imaging device using the same
KR20160109001A (en) * 2015-03-09 2016-09-21 에스케이하이닉스 주식회사 Comparator using multi input differential pair and differential sampling, and analog-digital converting apparatus using that
KR20160109002A (en) * 2015-03-09 2016-09-21 에스케이하이닉스 주식회사 Preamplifier using output polarity changing, and comparator and analog-digital converting apparatus using that
US10015429B2 (en) * 2015-12-30 2018-07-03 Omnivision Technologies, Inc. Method and system for reducing noise in an image sensor using a parallel multi-ramps merged comparator analog-to-digital converter
US11165435B2 (en) * 2019-10-08 2021-11-02 Tron Future Tech Inc. Signal converting apparatus
CN116318161B (en) * 2023-03-23 2024-02-02 华中科技大学 Multi-step type monoclinic analog-to-digital conversion circuit for image sensor and control method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784744B2 (en) * 2001-09-27 2004-08-31 Powerq Technologies, Inc. Amplifier circuits and methods
US6670904B1 (en) 2002-08-22 2003-12-30 Micron Technology, Inc. Double-ramp ADC for CMOS sensors
KR101063872B1 (en) 2009-05-07 2011-09-15 포항공과대학교 산학협력단 A low power low kick-back noise comparator for analog to digital converters
EP2355358A1 (en) * 2010-02-04 2011-08-10 Nxp B.V. An ADC, a temperature sensor, a non-contact transponder, and a method of converting analog signals to digital signals

Also Published As

Publication number Publication date
US20140368371A1 (en) 2014-12-18
US8922413B1 (en) 2014-12-30

Similar Documents

Publication Publication Date Title
US9438258B1 (en) Preamplifier, comparator and analog-to-digital converting apparatus including the same
KR20140145809A (en) Preamplifier using multi input differential pair, and comparator and analog-digital converting apparatus using that
US10411724B2 (en) Two-step single-slope comparator with high linearity and CMOS image sensor including the same
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US11330214B2 (en) Comparator and image sensing device including the same
US7791524B2 (en) Solid-state imaging device, semiconductor integrated circuit, and signal processing method
US20150365616A1 (en) Solid-state imaging apparatus
US9473125B2 (en) Comparator, analog-to-digital converting apparatus including the same, and analog-to-digital converting method
US9312842B2 (en) Cascoded comparator with dynamic biasing for column parallel single slope ADCs
US10694134B2 (en) Comparison device and CMOS image sensor including the same
US20140078362A1 (en) Ad converting circuit, photoelectric converting apparatus, image pickup system, and driving method for ad converting circuit
CN112243099B (en) Column amplifier reset circuit with comparator
KR101624509B1 (en) Time to digital convertor and method of converting time to digital
US10693484B1 (en) Pipelined analog-to-digital converter calibration
US9356616B1 (en) Pipelined interpolating sub-ranging SAR analog-to-digital converter
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
KR101248485B1 (en) ADC using Variable Gain Amplifier
US8026759B2 (en) Multistage amplifying circuit
KR102274467B1 (en) Two-step single-slope analog-to-digital converter and cmos image sensor including the same
US20170093413A1 (en) Signal processing apparatus for measuring machine
US20150138148A1 (en) Touch signal gain control apparatus and method
KR101590480B1 (en) Pipeline Analog to Digital Converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application