KR20130062161A - Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same - Google Patents

Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same Download PDF

Info

Publication number
KR20130062161A
KR20130062161A KR1020110128607A KR20110128607A KR20130062161A KR 20130062161 A KR20130062161 A KR 20130062161A KR 1020110128607 A KR1020110128607 A KR 1020110128607A KR 20110128607 A KR20110128607 A KR 20110128607A KR 20130062161 A KR20130062161 A KR 20130062161A
Authority
KR
South Korea
Prior art keywords
layer pattern
support layer
storage nodes
region
pitch
Prior art date
Application number
KR1020110128607A
Other languages
Korean (ko)
Inventor
박찬하
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110128607A priority Critical patent/KR20130062161A/en
Publication of KR20130062161A publication Critical patent/KR20130062161A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

PURPOSE: A capacitor of a semiconductor device having a support layer pattern and a method for fabricating the same are provided to reduce the stress of a support layer pattern by arranging the support layer pattern along a spiral path, and to decrease the stress of the support layer pattern. CONSTITUTION: Storage nodes(182) are separated from each other in a constant area. A support layer pattern(162) is contacted with the outer surface of the storage nodes along a spiral path. The spiral path starts from the edge of a region to the center. The support layer pattern supports the contacted storage nodes. The pitch of the support layer pattern is at least 1.5 times larger than the pitch of the storage node.

Description

지지층패턴을 갖는 반도체소자의 커패시터 및 그 제조방법{Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same}Capacitor of semiconductor device having support layer pattern and manufacturing method thereof [Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same}

본 발명은 반도체소자의 커패시터 및 그 제조방법에 관한 것으로서, 특히 지지층패턴을 갖는 반도체소자의 커패시터 및 그 제조방법에 관한 것이다.The present invention relates to a capacitor of a semiconductor device and a method of manufacturing the same, and more particularly to a capacitor of a semiconductor device having a support layer pattern and a method of manufacturing the same.

최근 반도체소자의 집적도가 급격히 증가함에 따라, 반도체소자의 셀 단면적도 급격하게 감소하고 있다. 특히 커패시터를 포함하는 반도체소자, 예컨대 디램(DRMA; Dynamic Random Access Memory) 소자에서 소자동작에 필요한 커패시턴스(capacitance)를 얻기가 점점 어려워지고 있는 실정이다. 이와 같은 추세에 따라서 유전체막의 두께를 줄이는 박막화 작업과 함께, 커패시터의 하부전극인 스토리지노드(storage node)를 3차원 구조, 예컨대 실린더형으로 형성함으로써 커패시턴스를 증가시키려는 노력이 지속적으로 이루어지고 있다.Recently, as the degree of integration of semiconductor devices increases rapidly, the cell cross-sectional area of semiconductor devices also decreases rapidly. In particular, in a semiconductor device including a capacitor, such as a dynamic random access memory (DRMA) device, it is increasingly difficult to obtain capacitance required for device operation. In accordance with such a trend, efforts to increase capacitance by forming a three-dimensional structure, for example, a cylindrical shape, of a storage node, which is a lower electrode of a capacitor, along with a thinning operation for reducing the thickness of a dielectric film are continuously made.

실린더형 스토리지노드를 형성하기 위해서는, 먼저 스토리지노드 컨택홀을 형성한 후에 스토리지노드 물질막을 형성한다. 다음에 스토리지노드 물질막에 대한 식각을 수행하여 노드 분리된 스토리지노드를 형성한다. 그런데 반도체소자의 집적도가 증가함에 따라 스토리지노드의 높이는 점점 높아지는 반면 인접한 스토리지노드 사이의 간격은 점점 줄어들고 있으며, 이에 따라 스토리지노드가 기울어지는 리닝(leaning) 현상이 발생하여 인접한 스토리지노드끼리 접촉되는 브리지(bridge) 현상이 발생되고 있다. 이를 방지하기 위해, 최근에는 인접한 스토리지노드들 사이의 희생절연층패턴 위에 지지층패턴을 형성하고, 지지층패턴 하부의 희생절연층패턴은 전면 딥 아웃(full dip out) 공정을 통해 제거하여 플로팅(floating) 상태의 지지층패턴을 배치시키는 방법을 사용하고 있으며, 이와 같은 지지층패턴을 갖는 커패시터의 제조방법이 한국특허공개번호 2010-0073097호에 개시되어 있다.In order to form a cylindrical storage node, first, a storage node contact hole is formed, and then a storage node material film is formed. Next, the storage node material layer is etched to form a node separated storage node. However, as the degree of integration of semiconductor devices increases, the height of storage nodes is gradually increasing, while the spacing between adjacent storage nodes is gradually decreasing. As a result, the storage nodes are inclined to leak, which causes the bridges to be in contact with each other. bridge phenomenon is occurring. In order to prevent this, recently, a support layer pattern is formed on the sacrificial insulation layer pattern between adjacent storage nodes, and the sacrificial insulation layer pattern under the support layer pattern is removed by floating through a full dip out process. A method of arranging a support layer pattern in a state is used, and a method of manufacturing a capacitor having such a support layer pattern is disclosed in Korean Patent Publication No. 2010-0073097.

지지층패턴을 형성하는 과정에서 식각선택비 등의 이유로 인해, 지지층패턴은 질화층을 이용하여 형성하는 것이 일반적인데, 이 경우 질화층 특유의 높은 스트레스로 인해 질화층 자체나 질화층에 인접한 층에서 크랙(crack)이 발생되는 경향이 있다. 따라서 질화층으로 인한 스트레스를 경감하기 위해, 지지층패턴의 일부를 제거하여 지지층패턴의 면적을 감소시키는 방법을 사용하기도 하는데, 이 경우 지지층패턴이 제거된 부분, 특히 3방향을 따라 공통으로 제거된 삼중점 부분에서는 스토리지노드에 대한 지지역할을 적절하게 수행하지 못하여 이 부분에서 인접한 스토리지노드가 쓰러지는 문제가 발생된다. 또한 지지층패턴의 스트레스 감소를 위해 지지층패턴의 면적을 감소시킬 경우, 지지층패턴의 피치가 스토리지노드의 피치와 거의 동일한 정도까지 줄어드는 레이아웃이 형성되고, 이로 인해 스토리지노드 형성을 위한 미세 노광 외에도 지지층패턴 형성을 위한 미세 노광이 추가적으로 요구되며, 이는 소자의 제조단가를 증가시키는 원인으로 작용한다.In the process of forming the support layer pattern, it is common to form the support layer pattern by using the nitride layer because of etching selectivity, etc. In this case, cracks in the nitride layer itself or in the layer adjacent to the nitride layer due to the high stress unique to the nitride layer. There is a tendency for cracks to occur. Therefore, in order to alleviate the stress caused by the nitride layer, a method of reducing the area of the support layer pattern by removing a part of the support layer pattern may be used. In this case, a part of the support layer pattern is removed, in particular, a triple point that is commonly removed along three directions. In this part, it is not possible to properly perform the subregions of the storage node, causing the problem of collapse of adjacent storage nodes in this part. In addition, when the area of the support layer pattern is reduced to reduce the stress of the support layer pattern, a layout is formed in which the pitch of the support layer pattern is reduced to about the same as the pitch of the storage node. Thus, in addition to the fine exposure for forming the storage node, the support layer pattern is formed. Further fine exposure is required, which acts to increase the manufacturing cost of the device.

본 발명이 해결하고자 하는 과제는, 지지층패턴의 스트레스를 충분히 감소시키면서도 지지층패턴의 피치를 스토리지노드의 피치보다 크게 하여 소자의 제조단가를 증가시키지 않도록 하는 지지층패턴을 갖는 반도체소자의 커패시터 및 그 제조방법을 제공하는 것이다.The problem to be solved by the present invention is a capacitor and a method for manufacturing a semiconductor device having a support layer pattern to sufficiently reduce the stress of the support layer pattern while increasing the pitch of the support layer pattern than the pitch of the storage node to increase the manufacturing cost of the device To provide.

본 발명의 일 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터는, 일정 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 스토리지노드들과, 그리고 상기 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 스토리지노드들의 바깥쪽 측면에 접촉하여 접촉된 스토리지노드들을 지지하도록 배치되는 지지층패턴을 포함한다.A capacitor of a semiconductor device having a support layer pattern according to an embodiment of the present invention includes a plurality of cylindrical storage nodes arranged to be separated from each other in a predetermined region, and a storage along a spiral path from the edge of the region toward the center. And a support layer pattern disposed to support the storage nodes in contact with the outer sides of the nodes.

상기 지지층패턴의 피치는 스토리지노드의 피치의 적어도 1.5배 이상일 수 있다.The pitch of the support layer pattern may be at least 1.5 times the pitch of the storage node.

본 발명의 다른 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터는, 제1 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 제1 스토리지노드들과, 제1 영역과 인접한 제2 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 제2 스토리지노드들과, 제1 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 제1 스토리지노드들의 바깥쪽 측면에 접촉하여 접촉된 제1 스토리지노드들을 지지하도록 배치되는 제1 지지층패턴과, 그리고 제2 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 제2 스토리지노드들의 바깥쪽 측면에 접촉하여 접촉된 제2 스토리지노드들을 지지하도록 배치되는 제2 지지층패턴을 포함하며, 제1 영역 및 제2 영역의 상호 접하는 경계부분에서는 제1 지지층패턴 및 제2 지지층패턴이 상호 공유되도록 형성된다.According to another embodiment of the present invention, a capacitor of a semiconductor device having a support layer pattern may include a plurality of cylindrical first storage nodes arranged to be mutually separated from each other in a first region, and each other in a second region adjacent to the first region. Arranged to support a plurality of cylindrical second storage nodes arranged to be separated from each other and the first storage nodes in contact with an outer side of the first storage nodes along a spiral path from the edge of the first region toward the center; A first support layer pattern, and a second support layer pattern disposed to support the second storage nodes in contact with an outer side of the second storage nodes along a spiral path from the edge of the second region toward the center; The first support layer pattern and the second support layer pattern may be mutually formed at a boundary portion between the first region and the second region. It is formed to be shared.

본 발명의 일 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터 제조방법은, 일정 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 스토리지노드들을 형성하는 단계와, 그리고 상기 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 스토리지노드들의 바깥쪽 측면에 접촉하여 접촉된 스토리지노드들을 지지하는 지지층패턴을 형성하는 단계를 포함한다.A capacitor manufacturing method of a semiconductor device having a support layer pattern according to an embodiment of the present invention comprises the steps of forming a plurality of cylindrical storage nodes arranged to be separated from each other in a predetermined region, and from the edge of the region toward the center Contacting the outer sides of the storage nodes along the helical path to form a support layer pattern for supporting the contacted storage nodes.

상기 지지층패턴의 피치는 상기 스토리지노드의 피치의 적어도 1.5배 이상이 되도록 할 수 있다.The pitch of the support layer pattern may be at least 1.5 times greater than the pitch of the storage node.

본 발명에 따르면, 지지층패턴을 바깥쪽으로부터 중심부를 향해 나선형 경로를 따라 배치시킴으로써, 안쪽과 바깥쪽 지지층패턴 사이를 이격시킴에 따른 지지층패턴의 면적 감소로 스트레스를 감소시킬 수 있으며, 동시에 지지층패턴의 피치를 스토리지노드의 피치보다 적어도 1.5배 이상 되도록 함에 따라 그 제조과정에 있어서도 지지층패턴 형성을 위한 노광시 보다 덜 미세하고 낮은 분해능을 갖는 노광장치를 사용할 수 있음에 따라 소자의 제조단가도 감소시킬 수 있다는 이점에 제공된다.According to the present invention, by arranging the support layer pattern along the spiral path from the outside to the center, stress can be reduced by reducing the area of the support layer pattern as the space between the inner and outer support layer patterns is separated. By making the pitch at least 1.5 times larger than the pitch of the storage node, the manufacturing cost of the device can be reduced by using an exposure apparatus having a finer and lower resolution than the exposure for forming the support layer pattern even in the manufacturing process. That is provided with the advantage.

도 1은 본 발명의 일 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터를 나타내 보인 레이아웃도이다.
도 2는 도 1의 선 II-II'를 따라 절단하여 나타내 보인 단면도이다.
도 3은 도 1의 선 III-III'를 따라 절단하여 나타내 보인 단면도이다.
도 4는 도 1의 선 II-II'를 따라 절단하여 나타내 보인 지지층패턴을 갖는 반도체소자의 커패시터의 최종 단면도이다.
도 5는 도 1의 선 III-III'를 따라 절단하여 나타내 보인 지지층패턴을 갖는 반도체소자의 커패시터의 최종 단면도이다.
도 6은 본 발명의 다른 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터를 나타내 보인 레이아웃도이다.1 is a layout showing a capacitor of a semiconductor device having a support layer pattern according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1.
3 is a cross-sectional view taken along the line III-III ′ of FIG. 1.
FIG. 4 is a final cross-sectional view of a capacitor of a semiconductor device having a support layer pattern shown along the line II-II 'of FIG. 1.
FIG. 5 is a final cross-sectional view of a capacitor of a semiconductor device having a support layer pattern cut along line III-III ′ of FIG. 1.
6 is a layout diagram illustrating a capacitor of a semiconductor device having a support layer pattern according to another embodiment of the present invention.

도 1은 본 발명의 일 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터를 나타내 보인 레이아웃도이다. 도 1을 참조하면, 본 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터(100)는, 복수개의 실린더형 스토리지노드(182)들 및 지지층패턴(162)을 포함하여 구성된다. 스토리지노드(182)들은, 일정 영역(A) 내에서 상호 노드분리되도록 배치된다. 스토리지노드(182)들이 배치되는 구조는, 다양한 형태로 변형될 수 있으며, 본 예에서는 사선 방향으로 일정 간격 상호 이격되도록 배치되는 구조를 예로 들기로 한다. 지지층패턴(162)은 스토리지노드(182)들을 지지하기 위한 것으로서, 복수개의 스토리지노드(182)들이 배치된 영역(A)의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 배치된다. 영역(A)의 최외각 둘레에는 지지층패턴(162)이 상호 연결되며, 나선형 경로의 시작점은 네 모서리 근처들 중 어느 하나의 지점으로 임의로 설정할 수 있다. 지지층패턴(162)이 나선형 경로를 따라 배치됨에 따라 나선형 경로를 따라 인접한 지지층패턴(162)들 사이에는 개구부가 만들어지며, 이 개구부를 통해 희생절연층(152)이 노출된다.1 is a layout showing a capacitor of a semiconductor device having a support layer pattern according to an embodiment of the present invention. Referring to FIG. 1, the capacitor 100 of the semiconductor device having the support layer pattern according to the present example includes a plurality of cylindrical storage nodes 182 and a support layer pattern 162. The storage nodes 182 are arranged to be separated from each other in the predetermined area A. FIG. The structure in which the storage nodes 182 are arranged may be modified in various forms. In this example, a structure in which the storage nodes 182 are spaced apart from each other in a diagonal direction will be taken as an example. The support layer pattern 162 is for supporting the storage nodes 182 and is disposed along a spiral path from the edge of the region A in which the plurality of storage nodes 182 is disposed to the center. The support layer patterns 162 are interconnected around the outermost periphery of the area A, and the starting point of the spiral path can be arbitrarily set to any one of four corners. As the support layer pattern 162 is disposed along the spiral path, an opening is formed between the adjacent support layer patterns 162 along the spiral path, and the sacrificial insulating layer 152 is exposed through the opening.

이와 같이 나선형 경로를 따라 배치되는 지지층패턴(162)은, 도면에서 "B"로 나타낸 부분에서와 같이, 제1 측면(162a)과 중첩되는 스토리지노드(182a)의 일부 측면과 접하고, 이어서 반대되는 제2 측면(162b)와 중첩되는 스토리지노드(182b)의 일부 측면과 접하며, 이와 같은 구조는 나선형 경로를 따라 반복적으로 배치된다. 도면상으로는 지지층패턴(162)이 스토리지노드(182)의 측면 중 대략 절반 이상과 접하지만, 이는 예시적인 것으로서 경우에 따라서는 더 많은 면적이 접할 수도 있거나 더 적은 면적이 접할 수도 있다. 지지층패턴(162)과 스토리지노드(182)가 접하는 면적은 지지층패턴(162)의 피치(P1), 즉 지지층패턴(162)의 폭에 의해 결정된다. 지지층패턴(162)의 피치(P1)는 스토리지노드(182)의 피치(P2)의 대략 1.5배 이상이며, 바람직하게는 대략 2배 이상이 되도록 한다. 지지층패턴(162)의 피치(P1)는, 지지층패턴(162)의 일 측면으로부터 지지층패턴(162)의 폭 방향을 가로질러 인접한 지지층패턴(162)의 일 측면 까지의 길이를 의미한다. 따라서 희생절연층(152)을 노출시키는 개구부의 폭이 일정한 경우를 전제로 지지층패턴(162)의 피치(P1)는 지지층패턴(162)의 폭을 의미한다. 스토리지노드(182)의 피치(P2)는, 스토리지노드(182)의 일 측면으로부터 사선 방향을 따라 스토리지노드(182)를 가로질러 인접한 스토리지노드(182)의 일 측면 까지의 길이를 의미한다. 이와 같이 지지층패턴(162)의 피치(P1)는 스토리지노드(182)의 피치(P2)의 대략 1.5배 이상이므로, 지지층패턴(162) 형성과정, 특히 노광과정에서 스토리지노드(182) 형성시보다 낮은 분해능을 갖는 노광장치를 사용할 수 있다.The support layer pattern 162 disposed along the helical path as described above is in contact with some side surfaces of the storage node 182a overlapping with the first side surface 162a, as shown by the portion “B” in the drawing, and then reversed. In contact with some side of the storage node 182b overlapping the second side 162b, such a structure is repeatedly arranged along a spiral path. Although the support layer pattern 162 is in contact with at least about half of the sides of the storage node 182 in the drawing, this is illustrative and in some cases more or less area may be in contact. The area where the support layer pattern 162 and the storage node 182 contact each other is determined by the pitch P1 of the support layer pattern 162, that is, the width of the support layer pattern 162. The pitch P1 of the support layer pattern 162 is about 1.5 times or more, preferably about 2 times or more of the pitch P2 of the storage node 182. The pitch P1 of the support layer pattern 162 means a length from one side of the support layer pattern 162 to one side of the adjacent support layer pattern 162 across the width direction of the support layer pattern 162. Therefore, assuming that the width of the opening exposing the sacrificial insulating layer 152 is constant, the pitch P1 of the support layer pattern 162 means the width of the support layer pattern 162. The pitch P2 of the storage node 182 refers to a length from one side of the storage node 182 to one side of the adjacent storage node 182 across the storage node 182 along an oblique direction. As such, since the pitch P1 of the support layer pattern 162 is about 1.5 times or more than the pitch P2 of the storage node 182, the pitch P1 of the support layer pattern 162 is formed more than the formation of the storage node 182 during the formation of the support layer pattern 162. An exposure apparatus having a low resolution can be used.

도 2는 도 1의 선 II-II'를 따라 절단하여 나타내 보인 단면도이며, 도 3은 도 1의 선 III-III'를 따라 절단하여 나타내 보인 단면도이다. 도 2 및 도 3을 참조하면, 기판(110) 위에 제1 절연층(120)이 배치되고, 제1 절연층(120)을 관통하여 도전성의 스토리지노드 컨택(122)이 배치된다. 스토리지노드 컨택(122)은 기판(110)의 불순물영역과 전기적으로 연결된다. 일 예에서, 스토리지노드 컨택(122)은 전이금속층, 희토류금속층, 이들의 합금층, 또는 이들의 실리사이드층 중 적어도 어느 하나를 포함할 수 있다. 다른 예에서 스토리지노드 컨택(122)은 불순물이온이 도핑될 폴리실리콘층을 포함할 수 있다. 스토리지노드 컨택(122)은 서로 다른 도전성의 2개 이상의 층들이 적층된 구조로 이루어질 수도 있다. 제1 절연층(120) 위에는 제2 절연층(130)이 배치된다. 제2 절연층(130)을 관통하여 도전성의 랜딩패드(132)가 배치된다. 랜딩패드(132)는 스토리지노드 컨택(122)과 전기적으로 연결된다. 랜딩패드(132)는 스토리지노드 컨택(122) 상부면의 접촉 저항을 감소시키기 위한 것으로서, 일 예에서 불순물이온이 도핑된 폴리실리콘막으로 형성할 수 있으며, 경우에 따라서는 제2 절연층(130)과 함께 형성하지 않을 수도 있다. 다른 예에서 랜딩패드(132)는 전이금속층, 희토류금속층, 이들의 합금층, 또는 이들의 실리사이드층 중 적어도 어느 하나를 포함할 수 있다. 랜딩패드(132)는 서로 다른 도전성의 2개 이상의 층들이 적층된 구조로 이루어질 수도 있다.FIG. 2 is a cross-sectional view taken along the line II-II 'of FIG. 1, and FIG. 3 is a cross-sectional view taken along the line III-III' of FIG. 2 and 3, a first insulating layer 120 is disposed on the substrate 110, and a conductive storage node contact 122 is disposed through the first insulating layer 120. The storage node contact 122 is electrically connected to the impurity region of the substrate 110. In one example, the storage node contact 122 may include at least one of a transition metal layer, a rare earth metal layer, an alloy layer thereof, or a silicide layer thereof. In another example, the storage node contact 122 may include a polysilicon layer to be doped with impurity ions. The storage node contact 122 may have a structure in which two or more layers of different conductivity are stacked. The second insulating layer 130 is disposed on the first insulating layer 120. A conductive landing pad 132 is disposed through the second insulating layer 130. The landing pad 132 is electrically connected to the storage node contact 122. The landing pad 132 is to reduce the contact resistance of the upper surface of the storage node contact 122. In some embodiments, the landing pad 132 may be formed of a polysilicon layer doped with impurity ions, and in some cases, the second insulating layer 130. It may not be formed together with). In another example, the landing pad 132 may include at least one of a transition metal layer, a rare earth metal layer, an alloy layer thereof, or a silicide layer thereof. The landing pad 132 may have a structure in which two or more layers of different conductivity are stacked.

제2 절연층(130) 위에는 랜딩패드(132)의 상부면을 노출시키는 식각정지층패턴(142)이 배치되고, 랜딩패드(132)의 노출된 상부면 위에는 노드 분리된 실린더형의 스토리지노드(182)가 배치된다. 식각정지층패턴(142)은 희생절연층(152)과의 식각선택비가 충분한 물질층으로 형성한다. 식각정지층패턴(142) 위에는 희생절연층패턴(152)이 배치된다. 희생절연층패턴(152)의 적어도 2개 이상의 절연층이 적층되는 구조를 가질 수 있다. 예컨대 희생절연층패턴(152)은 PSG(PhosphoSilicate Glass)층과 TEOS(Tetra-Ethyl-Ortho-Silicate)층이 순차적으로 적층된 구조일 수 있다. 이 경우 식각정지층패턴(142)은 이들 층과의 식각선택비가 높은 질화층을 사용하여 형성할 수 있다. 희생절연층패턴(152) 위에는 지지층패턴(162)이 배치된다. 지지층패턴(162) 또한 희생절연층패턴(152)과의 충분한 식각선택비를 갖는 물질을 사용하여 형성하며, 따라서 식각정지층패턴(142)과 동일한 물질, 예컨대 질화층을 사용하여 형성한다. 도 1을 참조하여 설명한 바와 같이, 지지층패턴(162)이 나선형 경로를 따라 배치됨에 따라, 도 2의 단면도상에는 지지층패턴(162)이 스토리지노드(182)의 상부 바깥쪽 측면과 접하지만, 도 3의 단면도상에서는 스토리지노드(182)의 일부 상부 바깥쪽 측면은 지지층패턴(162)과 접하지 않으며, 따라서 이 부분에서는 희생절연층패턴(152)의 상부면이 지지층패턴(162)과 스토리지노드(182) 사이에서 노출된다.An etch stop layer pattern 142 exposing the top surface of the landing pad 132 is disposed on the second insulating layer 130, and a node-shaped cylindrical storage node is disposed on the exposed top surface of the landing pad 132. 182 is disposed. The etch stop layer pattern 142 is formed of a material layer having sufficient etching selectivity with the sacrificial insulating layer 152. The sacrificial insulating layer pattern 152 is disposed on the etch stop layer pattern 142. At least two insulating layers of the sacrificial insulating layer pattern 152 may be stacked. For example, the sacrificial insulating layer pattern 152 may have a structure in which a PSG (PhosphoSilicate Glass) layer and a TEOS (Tetra-Ethyl-Ortho-Silicate) layer are sequentially stacked. In this case, the etch stop layer pattern 142 may be formed using a nitride layer having a high etching selectivity with these layers. The support layer pattern 162 is disposed on the sacrificial insulating layer pattern 152. The support layer pattern 162 is also formed using a material having a sufficient etching selectivity with the sacrificial insulating layer pattern 152, and thus is formed using the same material as the etch stop layer pattern 142, for example, a nitride layer. As described with reference to FIG. 1, as the support layer pattern 162 is disposed along a spiral path, the support layer pattern 162 contacts the upper outer side of the storage node 182 in the cross-sectional view of FIG. 2. In the cross-sectional view of the upper portion of the storage node 182, the upper outer side of the storage layer pattern 162 is not in contact with the upper surface of the sacrificial insulating layer pattern 152, the support layer pattern 162 and the storage node 182 Are exposed between).

도 4는 도 5는 각각 도 1의 선 II-II'를 따라 절단하여 나타내 보인 지지층패턴을 갖는 반도체소자의 커패시터의 최종 단면도이다. 도 4 및 도 5를 참조하면, 도 1 내지 도 3을 참조하여 설명한 바와 같이, 나선형 경로를 따라 배치되는 지지층패턴(162)을 형성한 후에는 대상물을 식각액에 완전히 담구는 전면 딥 아웃(full dip out) 공정을 수행한다. 전면 딥 아웃 공정을 수행함에 따라, 식각액이 지지층패턴(162) 사이의 개구부를 통해 침투하여 희생절연층(도 1 내지 도 3의 152)을 모두 제거시킨다. 이어서 전면에 유전층(210)을 증착시킨다. 일 예에서, 유전층(210)은 화학기상증착법 또는 원자층증착법을 이용하여 증착할 수 있으며, 알루미늄옥사이드(Al2O3), 지르코늄옥사이드(ZrO2), 하프늄옥사이드(HfO2), 탄탈륨옥사이드(Ta2O5), 티타늄옥사이드(TiO2) 또는 이들 중 어느 하나를 포함하는 이중막, 삼중막, 또는 혼합막을 사용하여 형성할 수 있다. 다른 예에서, 유전층(210)은 BTO (Barium titanate)또는 BST(Barium Strontium Titanate)와 같은 고유전율 유전막으로 형성할 수도 있다.유전층(210)은 스토리지노드(182)의 내부표면 및 외부표면 위와, 식각정지층패턴(142)의 노출표면 위와, 그리고 지지층패턴(162)의 노출표면 위에 형성된다. 다음에 전면에 플레이트노드(220)를 형성하여, 스토리지노드(182), 유전층(210), 및 플레이트노드(220)로 이루어지는 커패시터를 완성한다.4 is a final cross-sectional view of a capacitor of a semiconductor device having a supporting layer pattern, which is cut along the line II-II ′ of FIG. 1. 4 and 5, as described with reference to FIGS. 1 through 3, after forming the support layer pattern 162 disposed along the spiral path, a full dip out of the object is completely immersed in the etchant. out) Perform the process. As the front dip-out process is performed, the etchant penetrates through the openings between the support layer patterns 162 to remove all of the sacrificial insulating layers 152 of FIGS. 1 to 3. Subsequently, a dielectric layer 210 is deposited on the entire surface. In one example, the dielectric layer 210 may be deposited using chemical vapor deposition or atomic layer deposition, and may be aluminum oxide (Al 2 O 3), zirconium oxide (ZrO 2), hafnium oxide (HfO 2), tantalum oxide (Ta 2 O 5), or titanium oxide. (TiO2) or a double film, a triple film, or a mixed film containing any of these can be formed. In another example, the dielectric layer 210 may be formed of a high-k dielectric film such as barium titanate (BTO) or barium strontium titanate (BST). The dielectric layer 210 may be formed on the inner and outer surfaces of the storage node 182, It is formed on the exposed surface of the etch stop layer pattern 142 and on the exposed surface of the support layer pattern 162. Next, a plate node 220 is formed on the front surface, thereby completing a capacitor including the storage node 182, the dielectric layer 210, and the plate node 220.

도 6은 본 발명의 다른 예에 따른 지지층패턴을 갖는 반도체소자의 커패시터를 나타내 보인 레이아웃도이다. 도 6을 참조하면, 복수개의 실린더형 제1 스토리지노드(182-1)들 및 제1 지지층패턴(162-1)이 배치되는 제1 영역(610)과, 복수개의 실린더형 제2 스토리지노드(182-2) 및 제2 지지층패턴(162-2)이 배치되는 제2 영역(620)이 상호 인접하도록 배치된다. 이와 같은 제1 영역(610) 및 제2 영역(620)은 전체 영역에 대해 반복적으로 배치된다. 제1 스토리지노드(182-1)들 및 제2 스토리지노드(182-1)들은, 각각 제1 영역(610) 및 제2 영역(620) 내에서 상호 노드분리되도록 배치된다. 제1 스토리지노드(182-1)들 및 제2 스토리지노드(182-2)들이 배치되는 구조는, 다양한 형태로 변형될 수 있으며, 본 예에서는 사선 방향으로 일정 간격 상호 이격되도록 배치되는 구조를 예로 들기로 한다.6 is a layout diagram illustrating a capacitor of a semiconductor device having a support layer pattern according to another embodiment of the present invention. Referring to FIG. 6, a first region 610 in which a plurality of cylindrical first storage nodes 182-1 and a first support layer pattern 162-1 is disposed, and a plurality of cylindrical second storage nodes ( 182-2 and the second region 620 on which the second support layer pattern 162-2 is disposed are disposed to be adjacent to each other. The first region 610 and the second region 620 are repeatedly disposed with respect to the entire region. The first storage nodes 182-1 and the second storage nodes 182-1 are arranged to be separated from each other in the first region 610 and the second region 620, respectively. The structure in which the first storage nodes 182-1 and the second storage nodes 182-2 are arranged may be modified in various forms. In this example, a structure in which the first storage nodes 182-1 and the second storage nodes 182-2 are spaced apart from each other in a diagonal direction is taken as an example. Let's lift it.

제1 지지층패턴(162-1)은 제1 스토리지노드(182-1)들을 지지하기 위한 것으로서, 복수개의 제1 스토리지노드(182-1)들이 배치된 제1 영역(610)의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 배치된다. 제1 영역(610)의 최외각 둘레에는 제1 지지층패턴(162-1)이 상호 연결되며, 나선형 경로의 시작점은 네 모서리 근처들 중 어느 하나의 지점으로 임의로 설정할 수 있다. 마찬가지로, 제2 지지층패턴(162-2)은 제2 스토리지노드(182-2)들을 지지하기 위한 것으로서, 복수개의 제2 스토리지노드(182-2)들이 배치된 제2 영역(620)의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 배치된다. 제2 영역(620)의 최외각 둘레에는 제2 지지층패턴(162-2)이 상호 연결되며, 나선형 경로의 시작점은 네 모서리 근처들 중 어느 하나의 지점으로 임의로 설정할 수 있다. 제1 영역(610) 및 제2 영역(620)의 상호 접하는 경계부분에서는 제1 지지층패턴(162-1) 및 제2 지지층패턴(162-2)이 상호 공유되도록 형성함으로써 삼중점이 발생되지 않도록 한다. 제1 지지층패턴(162-1) 및 제2 지지층패턴(162-2)이 나선형 경로를 따라 배치됨에 따라 나선형 경로를 따라 인접한 제1 지지층패턴(162-1)들 사이와 제2 지지층패턴(162-2) 사이에는 개구부가 만들어지며, 따라서 제1 지지층패턴(162-1) 및 제2 지지층패턴(162-2)의 면적을 개구부만큼 감소시켜 지지층패턴으로 인한 스트레스를 경감시킨다. 또한 개구부의 충분한 면적이 확보됨에 따라 별도의 삼중점이 불필요하여 기존의 삼중점에서의 스토리지노드의 쓰러짐 현상을 방지할 수 있다.The first support layer pattern 162-1 is for supporting the first storage nodes 182-1, and has a center from an edge of the first region 610 in which the plurality of first storage nodes 182-1 are disposed. It is arranged along the helical path towards. The first support layer pattern 162-1 is interconnected around the outermost circumference of the first region 610, and a starting point of the spiral path may be arbitrarily set to any one of four corners. Similarly, the second support layer pattern 162-2 is for supporting the second storage nodes 182-2, and is formed from an edge of the second region 620 in which the plurality of second storage nodes 182-2 are disposed. It is arranged along a spiral path towards the center. The second support layer pattern 162-2 is interconnected around the outermost circumference of the second region 620, and a starting point of the spiral path may be arbitrarily set to any one of four corners. The first support layer pattern 162-1 and the second support layer pattern 162-2 are formed to be shared with each other at the boundary portions of the first region 610 and the second region 620 so as not to generate a triple point. . As the first support layer pattern 162-1 and the second support layer pattern 162-2 are disposed along the spiral path, the first support layer pattern 162-1 and the second support layer pattern 162 adjacent to each other along the spiral path. An opening is formed between -2), and thus, the areas of the first support layer pattern 162-1 and the second support layer pattern 162-2 are reduced by the opening, thereby reducing stress caused by the support layer pattern. In addition, since a sufficient area of the opening is secured, a separate triple point is unnecessary, thereby preventing the storage node from falling over at the existing triple point.

110...기판 120...제1 절연층패턴
122...스토리지노드 컨택 130...제2 절연층패턴
132...랜딩패드 142...식각정지층패턴
152...희생절연층패턴 162...지지층패턴
182...노드분리된 스토리지노드 210...유전체층
220...플레이트노드110 ... substrate 120 ... first insulating layer pattern
122 storage node contact 130 second insulating layer pattern
132 Landing pad 142 Etch stop layer pattern
152 ... Sacrifice insulation layer pattern 162 ... Support layer pattern
182 ... node-separated storage node 210 ... dielectric layer
220.Platenode

Claims (5)

일정 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 스토리지노드들; 및
상기 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 상기 스토리지노드들의 바깥쪽 측면에 접촉하여 상기 접촉된 스토리지노드들을 지지하도록 배치되는 지지층패턴을 포함하는 지지층패턴을 갖는 반도체소자의 커패시터.A plurality of cylindrical storage nodes arranged to be separated from each other in a predetermined area; And
And a support layer pattern disposed to contact the outer side surfaces of the storage nodes along a spiral path from the edge of the region to the center to support the contacted storage nodes. 제1항에 있어서,
상기 지지층패턴의 피치는 상기 스토리지노드의 피치의 적어도 1.5배 이상인 지지층패턴을 갖는 반도체소자의 커패시터.The method of claim 1,
And a pitch of the support layer pattern is at least 1.5 times the pitch of the storage node. 제1 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 제1 스토리지노드들;
상기 제1 영역과 인접한 제2 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 제2 스토리지노드들;
상기 제1 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 상기 제1 스토리지노드들의 바깥쪽 측면에 접촉하여 상기 접촉된 제1 스토리지노드들을 지지하도록 배치되는 제1 지지층패턴; 및
상기 제2 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 상기 제2 스토리지노드들의 바깥쪽 측면에 접촉하여 상기 접촉된 제2 스토리지노드들을 지지하도록 배치되는 제2 지지층패턴을 포함하며,
상기 제1 영역 및 제2 영역의 상호 접하는 경계부분에서는 상기 제1 지지층패턴 및 제2 지지층패턴이 상호 공유되도록 형성된 지지층패턴을 갖는 반도체소자의 커패시터.A plurality of cylindrical first storage nodes arranged to be separated from each other in the first area;
A plurality of cylindrical second storage nodes arranged to be separated from each other in a second area adjacent to the first area;
A first support layer pattern disposed to support the first storage nodes in contact with the outer side surfaces of the first storage nodes along a spiral path from the edge of the first region toward the center; And
A second support layer pattern disposed to support the contacted second storage nodes by contacting an outer side of the second storage nodes along a spiral path from the edge of the second region toward the center;
The capacitor of the semiconductor device having a support layer pattern formed such that the first support layer pattern and the second support layer pattern are mutually shared at the boundary portions of the first region and the second region. 일정 영역 내에서 상호 노드분리되도록 배치되는 복수개의 실린더형 스토리지노드들을 형성하는 단계; 및
상기 영역의 가장자리로부터 중심을 향하는 나선형 경로를 따라서 상기 스토리지노드들의 바깥쪽 측면에 접촉하여 상기 접촉된 스토리지노드들을 지지하는 지지층패턴을 형성하는 단계를 포함하는 지지층패턴을 갖는 반도체소자의 커패시터 제조방법.Forming a plurality of cylindrical storage nodes arranged to be separated from each other within a predetermined area; And
And forming a support layer pattern that contacts the outer side surfaces of the storage nodes along a spiral path from the edge of the region toward the center to support the contacted storage nodes. 제4항에 있어서,
상기 지지층패턴의 피치는 상기 스토리지노드의 피치의 적어도 1.5배 이상이 되도록 하는 지지층패턴을 갖는 반도체소자의 커패시터 제조방법.5. The method of claim 4,
And a pitch of the support layer pattern is at least 1.5 times the pitch of the storage node.
KR1020110128607A 2011-12-02 2011-12-02 Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same KR20130062161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110128607A KR20130062161A (en) 2011-12-02 2011-12-02 Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110128607A KR20130062161A (en) 2011-12-02 2011-12-02 Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20130062161A true KR20130062161A (en) 2013-06-12

Family

ID=48860011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128607A KR20130062161A (en) 2011-12-02 2011-12-02 Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20130062161A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170541B2 (en) 2016-05-27 2019-01-01 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of electrodes and supporters

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170541B2 (en) 2016-05-27 2019-01-01 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of electrodes and supporters
US10490623B2 (en) 2016-05-27 2019-11-26 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of electrodes and supporters
US10879345B2 (en) 2016-05-27 2020-12-29 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of electrodes and supporters
US11626476B2 (en) 2016-05-27 2023-04-11 Samsung Electronics Co., Ltd. Semiconductor device including a plurality of electrodes and supporters

Similar Documents

Publication Publication Date Title
KR102406719B1 (en) Semiconductor device and method for fabricating the same
TWI440140B (en) Capacitor structure and fabrication method thereof
KR102617422B1 (en) Semiconductor device
US8114733B2 (en) Semiconductor device for preventing the leaning of storage nodes and method for manufacturing the same
JP2010034198A (en) Semiconductor device and method of manufacturing the same
US10910382B2 (en) Method for fabricating semiconductor device
US20080242042A1 (en) Method for fabricating a capacitor in a semiconductor device
TW201535681A (en) Capacitor, storage node of the capacitor, and method of forming the same
TWI671885B (en) Memory device and method for manufacturing the same
US11152368B2 (en) Semiconductor device including storage node electrode having filler and method for manufacturing the same
TWI404192B (en) Mehtod for fabricating crown-shaped capacitor
KR20100086795A (en) Semiconductor device and method of manufacturing the same
US8163623B2 (en) Using a mesh to form a lower electrode in a capacitor
KR100960933B1 (en) Semiconductor device and method of manufacturing the same
KR20090110692A (en) Semiconductor device and method for manufacturing the same
US8629033B2 (en) Method for manufacturing semiconductor device
US20070284643A1 (en) Capacitor structure of semiconductor memory and method for preparing the same
KR20130062161A (en) Capacitor of semicondcutor device having holding layer pattern and method of fabricating the same
KR20090052661A (en) The method for manufacturing semiconductor device
US20080124885A1 (en) Method of fabricating capacitor and electrode thereof
TWI602309B (en) Capacitor structure and manufacturing method thereof
TWI579849B (en) Memory device and method of manufacturing the same
KR20080012536A (en) Semiconductor integrated circuit device and fabrication method for the same
KR20080003031A (en) Method for forming cylinder type mim capacitor
KR101630781B1 (en) Manufacturing Method Of Semiconductor Device Capacitor Storage Node

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid