KR20130036599A - Printed circuit board and method of manufacturing the same - Google Patents

Printed circuit board and method of manufacturing the same Download PDF

Info

Publication number
KR20130036599A
KR20130036599A KR1020110100776A KR20110100776A KR20130036599A KR 20130036599 A KR20130036599 A KR 20130036599A KR 1020110100776 A KR1020110100776 A KR 1020110100776A KR 20110100776 A KR20110100776 A KR 20110100776A KR 20130036599 A KR20130036599 A KR 20130036599A
Authority
KR
South Korea
Prior art keywords
layer
forming
circuit board
resist layer
printed circuit
Prior art date
Application number
KR1020110100776A
Other languages
Korean (ko)
Inventor
이대영
최진원
오흥재
정부양
문선재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110100776A priority Critical patent/KR20130036599A/en
Priority to TW100148416A priority patent/TW201316864A/en
Priority to JP2011283849A priority patent/JP2013080889A/en
Publication of KR20130036599A publication Critical patent/KR20130036599A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PURPOSE: A printed circuit board and a manufacturing method thereof are provided to prevent the damage to a solder resist by minimizing contacting areas between the solder resist and a seed layer. CONSTITUTION: A circuit layer(120) is formed on a base substrate(110). A solder resist layer(130) having a first open part on the base substrate is formed. A plating resist layer having a second open part on the solder resist layer is formed. A seed layer is formed on the plating resist layer. A metal post(170) is formed at the first and second open parts.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and method of manufacturing the same}Printed circuit board and method of manufacturing the same

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
The present invention relates to a printed circuit board and a manufacturing method thereof.

문헌 1에서 개시하고 있는 바와 같이, 파인 피치(Fine pitch)에서 솔더 범프의 피치 한계와 신뢰성을 극복할 수 있는 차세대 범핑 기술인 메탈 포스트 범핑 기술 개발이 제안되고 있다.As disclosed in Document 1, development of a metal post bumping technology, which is a next-generation bumping technology capable of overcoming the pitch limit and the reliability of solder bumps in fine pitch, has been proposed.

[문헌 1] KR 2010-0060968 A 2010.06.07 [Document 1] KR 2010-0060968 A 2010.06.07

그러나, 상술한 메탈 포스트는 미세 피치에 대응할 수 있도록 포스트의 높이를 높게 형성할 수 있다는 장점이 있는 반면, 솔더 레지스트 상에 형성된 시드층과의 밀착력 저하 문제점이 발생한다.However, the above-described metal post has an advantage in that the height of the post can be formed high so as to cope with the fine pitch, but the problem of deterioration of adhesion with the seed layer formed on the solder resist occurs.

상술한 문제점을 개선하기 위해, 솔더 레지스트 상에 표면 조도를 형성하는 기술이 제안되고 있는데, 이는, 솔더 레지스트에 손상이 발생한다는 문제점이 있다.In order to improve the above-mentioned problem, a technique of forming surface roughness on the solder resist has been proposed, which has a problem that damage occurs in the solder resist.

상술한 솔더 레지스트와 관련된 문제점으로 인해, 솔더 레지스트 형성 공정 이후의 진행에 어려움이 발생한다는 문제점이 있다.Due to the problems associated with the above-described solder resist, there is a problem that a difficulty occurs after the solder resist forming process.

본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 메탈 포스트 형성 시 솔더 레지스트와 시드층의 밀착력 저하로 발생하는 시드층의 들뜸, 솔더 레지스트의 손상 등과 같은 문제점을 개선하기 위한 인쇄회로기판 및 그 제조방법을 제공하기 위한 것이다.
The present invention is to solve the above-described problems of the prior art, an aspect of the present invention is to improve the problems such as lifting of the seed layer, damage to the solder resist, etc. caused by the decrease in adhesion between the solder resist and the seed layer when forming a metal post To provide a printed circuit board and a manufacturing method thereof.

본 발명의 실시예에 의한 인쇄회로기판의 제조방법은 접속 패드 및 회로 패턴을 포함하는 회로층이 형성된 베이스 기판을 준비하는 단계;A method of manufacturing a printed circuit board according to an embodiment of the present invention includes preparing a base substrate on which a circuit layer including a connection pad and a circuit pattern is formed;

상기 회로층을 포함한 상기 베이스 기판 상에 상기 접속 패드가 노출되는 제1 오픈부를 갖는 솔더 레지스트층을 형성하는 단계;Forming a solder resist layer having a first open portion on which the connection pad is exposed, on the base substrate including the circuit layer;

상기 솔더 레지스트층 상에 상기 제1 오픈부에 대응되는 영역에 제2 오픈부를 갖는 도금 레지스트층을 형성하는 단계;Forming a plating resist layer having a second open portion in a region corresponding to the first open portion on the solder resist layer;

상기 제1 및 제2 오픈부를 포함하여 상기 도금 레지스트층 상에 시드층을 형성하는 단계; 및Forming a seed layer on the plating resist layer including the first and second open portions; And

상기 제1 및 제2 오픈부에 메탈 포스트를 형성하는 단계;를 포함할 수 있다.
Forming a metal post in the first and second open portion; may include.

여기에서, 상기 메탈 포스트를 형성하는 단계는,Here, the step of forming the metal post,

상기 제1 및 제2 오픈부를 포함하여 상기 도금 레지스트층 상에 금속층을 형성하는 단계; 및Forming a metal layer on the plating resist layer including the first and second open portions; And

상기 도금 레지스트층 상에 형성된 상기 시드층 및 금속층을 제거하는 단계;를 포함할 수 있다.And removing the seed layer and the metal layer formed on the plating resist layer.

또한, 상기 금속층을 제거하는 단계 이후에,Further, after removing the metal layer,

상기 도금 레지스트층을 제거하는 단계;를 더 포함할 수 있다.The method may further include removing the plating resist layer.

또한, 상기 도금 레지스트층을 형성하는 단계에서,Further, in the forming of the plating resist layer,

상기 도금 레지스트층은 드라이 필름일 수 있다. The plating resist layer may be a dry film.

또한, 시드층을 형성하는 단계에서,Further, in the forming of the seed layer,

상기 제1 및 제2 오픈부를 통해 노출된 접속 패드 상부, 상기 제1 및 제2 오픈부의 내벽 및 상기 도금 레지스트층 상부에 시드층을 형성할 수 있다.A seed layer may be formed on an upper portion of the connection pad exposed through the first and second openings, an inner wall of the first and second openings, and an upper portion of the plating resist layer.

또한, 상기 메탈 포스트를 형성하는 단계에서,Further, in the forming of the metal post,

상기 메탈 포스트는 구리로 이루어질 수 있다.
The metal post may be made of copper.

다른 본 발명의 실시예에 의한 인쇄회로기판은, The printed circuit board according to another embodiment of the present invention,

접속 패드 및 회로 패턴이 포함된 회로층이 형성된 베이스 기판;A base substrate on which a circuit layer including a connection pad and a circuit pattern is formed;

상기 회로층을 포함한 상기 베이스 기판 상에 형성되며, 상기 접속 패드가 노출되도록 형성된 오픈부를 갖는 솔더 레지스트층;A solder resist layer formed on the base substrate including the circuit layer and having an open portion formed to expose the connection pads;

상기 오픈부에 형성된 메탈 포스트; 및A metal post formed on the open portion; And

상기 오픈부를 포함하여 상기 메탈 포스트 측면에 형성된 시드층;을 포함할 수 있다. And a seed layer formed on a side of the metal post including the open part.

여기에서, 상기 시드층은,Here, the seed layer,

상기 오픈부를 포함하여 상기 메탈 포스트 측면에 형성되되, 상기 메탈 포스트 측면의 일부에 형성될 수 있다. Including the open portion is formed on the side of the metal post, it may be formed on a portion of the metal post side.

또한, 상기 메탈 포스트는 구리로 이루어질 수 있다.
In addition, the metal post may be made of copper.

본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.The features and advantages of the present invention will become more apparent from the following detailed description based on the accompanying drawings.

이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
Prior to that, terms and words used in the present specification and claims should not be construed in a conventional and dictionary sense, and the inventor may properly define the concept of the term in order to best explain its invention It should be construed as meaning and concept consistent with the technical idea of the present invention.

본 발명의 실시예에 의한 인쇄회로기판 및 그 제조방법은 메탈 포스트 형성 단계 직전인 솔더 레지스트층 및 도금 레지스트 형성 이후에 시드층을 형성하기 때문에, 솔더 레지스트층과 시드층 간의 밀착력 저하로 인해 발생하는 시드층 들뜸 현상을 예방할 수 있다는 효과를 기대할 수 있다. The printed circuit board and the method of manufacturing the same according to an embodiment of the present invention form a seed layer after the formation of the solder resist layer and the plating resist immediately before the metal post forming step, and thus, the adhesion between the solder resist layer and the seed layer is reduced. The effect of preventing seed layer lifting can be expected.

또한, 본 발명의 실시예는 솔더 레지스트와 시드층 간의 접촉 면적을 최소화하기 때문에, 솔더 레지스트와 시드층 간의 밀착력 향상을 위해 솔더 레지스트의 표면에 조도를 형성하는 절차를 생략할 수 있으며, 이로 인해 솔더 레지스트의 손상을 개선할 수 있다는 장점이 있다.
In addition, since the embodiment of the present invention minimizes the contact area between the solder resist and the seed layer, a procedure of forming roughness on the surface of the solder resist may be omitted in order to improve adhesion between the solder resist and the seed layer. There is an advantage that the damage of the resist can be improved.

도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도,
도 2 내지 도 8은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도,
도 9는 본 발명의 다른 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.1 is a cross-sectional view showing the configuration of a printed circuit board according to an embodiment of the present invention;
2 to 8 are cross-sectional views illustrating a method of manufacturing the printed circuit board of FIG. 1;
9 is a cross-sectional view showing the configuration of a printed circuit board according to another embodiment of the present invention.

본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.BRIEF DESCRIPTION OF THE DRAWINGS The objectives, specific advantages and novel features of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. It should be noted that, in the present specification, the reference numerals are added to the constituent elements of the drawings, and the same constituent elements are assigned the same number as much as possible even if they are displayed on different drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. In this specification, terms such as first and second are used to distinguish one component from another component, and a component is not limited by the terms.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

인쇄회로기판Printed circuit board

도 1은 본 발명의 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이고, 도 9는 본 발명의 다른 실시예에 의한 인쇄회로기판의 구성을 나타내는 단면도이다.1 is a cross-sectional view showing the configuration of a printed circuit board according to an embodiment of the present invention, Figure 9 is a cross-sectional view showing the configuration of a printed circuit board according to another embodiment of the present invention.

도 1에서 도시하는 바와 같이, 인쇄회로기판(100)은 접속 패드(121) 및 회로 패턴(123)이 포함된 회로층(120)이 형성된 베이스 기판(110), 회로층(120)을 포함한 베이스 기판(110) 상에 형성되며, 접속 패드(121)가 노출되도록 형성된 오픈부를 갖는 솔더 레지스트층(130), 오픈부에 형성된 메탈 포스트(170) 및 오픈부를 포함하여 메탈 포스트 측면에 형성된 시드층(150)을 포함할 수 있다.
As shown in FIG. 1, the printed circuit board 100 includes a base substrate 110 having a circuit layer 120 including a connection pad 121 and a circuit pattern 123, and a base including a circuit layer 120. A seed layer formed on the side of the metal post, including the solder resist layer 130 formed on the substrate 110 and having the open portion formed to expose the connection pad 121, the metal post 170 formed on the open portion, and the open portion ( 150).

한편, 도 9에서 도시하는 바와 같이, 시드층(150)은 오픈부를 포함하여 메탈 포스트(170) 측면에 형성되되, 메탈 포스트(170) 측면의 일부에 형성될 수 있다.
On the other hand, as shown in Figure 9, the seed layer 150 is formed on the side of the metal post 170, including the open portion, it may be formed on a portion of the side of the metal post 170.

또한, 메탈 포스트(170)는 구리로 이루어질 수 있으며, 이에 한정되지 않는다.
In addition, the metal post 170 may be made of copper, but is not limited thereto.

또한, 베이스 기판(110)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.In addition, the base substrate 110 may be a printed circuit board, preferably a circuit board having one or more circuits including a connection pad in an insulating layer. In the drawings, a detailed inner circuit configuration is omitted for convenience of description, but those skilled in the art can fully recognize that a conventional circuit board having one or more circuits formed on an insulating layer may be applied as the base substrate 110. will be.

상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg may be used, and also a photocurable material. Resin and the like may be used, but is not particularly limited thereto.

또한, 상기 접속 패드(121) 및 회로 패턴(123)를 포함하는 회로층은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
In addition, the circuit layer including the connection pad 121 and the circuit pattern 123 may be applied without limitation as long as it is used as a conductive metal for circuits in the circuit board field, and copper is typically used in a printed circuit board.

또한, 상기 솔더 레지스트층(130)은 최외층 회로를 보호하는 보호층 기능을 하며, 전기적 절연을 위해 형성되는 것으로서, 최외층의 접속 패드(121)를 노출시키기 위해 오픈부가 형성된다. 상기 솔더 레지스트층(130)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.In addition, the solder resist layer 130 functions as a protective layer to protect the outermost layer circuit and is formed for electrical insulation. An open part is formed to expose the connection pad 121 of the outermost layer. The solder resist layer 130 may be made of, for example, a solder resist ink, a solder resist film or an encapsulant, as is known in the art, but is not particularly limited thereto.

상기 노출된 접속 패드(121)에는 필요에 따라 표면처리층(미도시됨)이 더 형성될 수 있다.A surface treatment layer (not shown) may be further formed on the exposed connection pad 121 as necessary.

상기 표면처리층은 당업계에 공지된 것이라면 특별히 한정되는 것은 아니나, 예를 들어, 전해 금도금(Electro Gold Plating), 무전해 금도금(Immersion Gold Plating), OSP(Organic Solderability Preservative) 또는 무전해 주석도금(Immersion Tin Plating), 무전해 은도금(Immersion Silver Plating), ENIG(Electroless Nickel and Immersion Gold; 무전해 니켈도금/치환금도금), DIG 도금(Direct Immersion Gold Plating), HASL(Hot Air Solder Leveling) 등에 의해 형성될 수 있다.
The surface treatment layer is not particularly limited as long as it is known in the art, for example, Electro Gold Plating, Immersion Gold Plating, Organic Solderability Preservative, or Electroless Tin Plating Formed by Immersion Tin Plating, Immersion Silver Plating, ENIG (Electroless Nickel and Immersion Gold), Electroless Nickel Plating / Replacement Plating, DIG Plating, Direct Immersion Gold Plating, Hot Air Solder Leveling Can be.

인쇄회로기판의 제조방법Manufacturing method of printed circuit board

도 2 내지 도 8은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 단면도이다.
2 to 8 are cross-sectional views illustrating a method of manufacturing the printed circuit board of FIG. 1.

먼저, 도 2에서 도시하는 바와 같이, 접속 패드(121) 및 회로 패턴(123)을 포함하는 회로층(120)이 형성된 베이스 기판(110)을 준비할 수 있다.
First, as shown in FIG. 2, the base substrate 110 on which the circuit layer 120 including the connection pad 121 and the circuit pattern 123 is formed may be prepared.

여기에서, 베이스 기판(110)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다. 본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 베이스 기판(110)으로서 절연층에 1층 이상의 회로가 형성된 통상의 회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.Here, the base substrate 110 is a circuit board having one or more layers of circuits including connection pads in the insulating layer, and may be preferably a printed circuit board. In the drawings, a detailed inner circuit configuration is omitted for convenience of description, but those skilled in the art can fully recognize that a conventional circuit board having one or more circuits formed on an insulating layer may be applied as the base substrate 110. will be.

상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
As the insulating layer, a resin insulating layer may be used. As the resin insulating layer, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as polyimide, or a resin impregnated with a reinforcing material such as glass fiber or an inorganic filler, for example, a prepreg may be used, and also a photocurable material. Resin and the like may be used, but is not particularly limited thereto.

다음, 도 2에서 도시하는 바와 같이, 회로층(120)을 포함한 베이스 기판(110) 상에 접속 패드(121)가 노출되는 제1 오픈부(131)를 갖는 솔더 레지스트층(130)을 형성할 수 있다.Next, as shown in FIG. 2, the solder resist layer 130 having the first open portion 131 to which the connection pad 121 is exposed is formed on the base substrate 110 including the circuit layer 120. Can be.

상기 솔더 레지스트층(130)은 당업계에 공지된 바에 따라, 예를 들어, 솔더레지스트 잉크, 솔더레지스트 필름 또는 캡슐화제 등으로 구성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
The solder resist layer 130 may be made of, for example, a solder resist ink, a solder resist film or an encapsulant, as is known in the art, but is not particularly limited thereto.

다음, 도 3 및 도 4에서 도시하는 바와 같이, 솔더 레지스트층(130) 상에 제1 오픈부(131)에 대응되는 영역에 제2 오픈부(141)를 갖는 도금 레지스트층(140)을 형성할 수 있다.Next, as shown in FIGS. 3 and 4, the plating resist layer 140 having the second openings 141 is formed on the solder resist layer 130 corresponding to the first openings 131. can do.

이때, 도금 레지스트층(140)은 드라이 필름(dry film) 또는 액상의 포지티브 포토 레지스트(P-LPR; positive liquid photo resist)와 같은 감광성 레지스트가 사용될 수 있으며, 이에 한정되지 않는다.
In this case, the plating resist layer 140 may be a photosensitive resist such as a dry film or a positive liquid photo resist (P-LPR), but is not limited thereto.

다음, 도 5에서 도시하는 바와 같이, 제1 및 제2 오픈부(131, 141)를 포함하여 도금 레지스트층(140) 상에 시드층(150)을 형성할 수 있다.
Next, as shown in FIG. 5, the seed layer 150 may be formed on the plating resist layer 140 including the first and second open portions 131 and 141.

이때, 시드층(150)은 제1 및 제2 오픈부(131, 141)를 통해 노출된 접속 패드(121) 상부, 제1 및 제2 오픈부(131, 141)의 내벽 및 도금 레지스트층(140) 상부에 형성할 수 있다. In this case, the seed layer 150 is formed on the connection pad 121 exposed through the first and second openings 131 and 141, the inner wall of the first and second openings 131 and 141, and the plating resist layer ( 140) can be formed on top.

상술한 바와 같이, 본 발명에 의한 실시예는 시드층(150)이 시드층(150)과의 밀착력이 약한 솔더 레지스트층(130)과의 접촉 면적보다 도금 레지스트층(140)과의 접촉 면적이 크기 때문에, 솔더 레지스트층과 시드층 간의 밀착력 저하로 발생하는 시드층의 들뜸 현상을 방지할 수 있다는 효과를 기대할 수 있다. As described above, in the exemplary embodiment of the present invention, the contact area of the seed layer 150 with the plating resist layer 140 is greater than the contact area with the solder resist layer 130 having poor adhesion to the seed layer 150. Because of its size, the effect of preventing the lifting of the seed layer caused by the decrease in adhesion between the solder resist layer and the seed layer can be expected.

또한, 시드층(150)과 도금 레지스트층(140)의 밀착력 향상으로 인해, 시드층과의 접착력을 위해 솔더 레지스트층(130) 상에 표면 조도를 형성하는 공정을 생략할 수 있으며, 이로 인해 공정 단순화 및 솔더 레지스트층의 손상 예방 효과를 기대할 수 있다.
In addition, due to the improved adhesion between the seed layer 150 and the plating resist layer 140, the step of forming the surface roughness on the solder resist layer 130 may be omitted for adhesion to the seed layer, thereby Simplification and damage prevention effect of the solder resist layer can be expected.

또한, 시드층(150)은, 예를 들어 탈지(cleaner) 과정, 소프트 부식(soft etching) 과정, 예비 촉매처리(pre-catalyst)과정, 촉매 처리 과정, 활성화(accelerator) 과정, 무전해 도금 과정, 및 산화방지 처리과정을 포함하는 일반적인 촉매 석출 방식을 이용하여 형성될 수 있으며, 이에 한정되지 않는다.
In addition, the seed layer 150 may be, for example, a degreasing process, a soft etching process, a pre-catalyst process, a catalyst treatment process, an activation process, an electroless plating process, and the like. It may be formed using a general catalyst precipitation method including, and an oxidation treatment, but is not limited thereto.

다음, 도 6 및 도 7에서 도시하는 바와 같이, 제1 및 제2 오픈부(131, 141)에 메탈 포스트(170)를 형성할 수 있다.
Next, as illustrated in FIGS. 6 and 7, metal posts 170 may be formed in the first and second open portions 131 and 141.

보다 상세히 설명하면, 메탈 포스트(170)를 형성하는 단계는, 제1 및 제2 오픈부(131, 141)를 포함하여 도금 레지스트층(140) 상에 금속층(160)을 형성하는 단계 및 도금 레지스트층(140) 상에 형성된 시드층(150) 및 금속층(160)을 제거하는 단계를 포함할 수 있다. In more detail, the forming of the metal post 170 may include forming the metal layer 160 on the plating resist layer 140 including the first and second openings 131 and 141 and the plating resist. And removing the seed layer 150 and the metal layer 160 formed on the layer 140.

이때, 도금 레지스트층(140) 상에 금속층(160)을 형성하는 단계는 실질적으로 도금 레지스트층(140) 상에 형성된 시드층(150) 상에 금속층(160)을 형성하는 단계이다.In this case, the forming of the metal layer 160 on the plating resist layer 140 is a step of forming the metal layer 160 on the seed layer 150 formed on the plating resist layer 140.

또한, 시드층(150)은 퀵 에칭(quick etching) 또는 플래시 에칭 등에 의해 제거될 수 있다.In addition, the seed layer 150 may be removed by quick etching or flash etching.

도 7에서 도시하는 바와 같이, 시드층(150) 및 금속층(160)을 제거할 때, 제1 및 제2 오픈부(131, 141) 내벽에 형성된 시드층 및 제1 및 제2 오픈부(131, 141)에 형성된 메탈 포스트(170)는 남겨둔 채, 도금 레지스트층(130) 상에 형성된 시드층(150) 및 금속층(160)을 제거하는 것이다.
As shown in FIG. 7, when the seed layer 150 and the metal layer 160 are removed, the seed layer and the first and second open portions 131 formed on the inner walls of the first and second open portions 131 and 141. , The metal post 170 formed on the 141 is removed, and the seed layer 150 and the metal layer 160 formed on the plating resist layer 130 are removed.

또한, 금속층을 제거하는 단계(160) 이후에, 도금 레지스트층(140)을 제거하는 단계를 더 포함할 수 있다. In addition, after removing the metal layer 160, the method may further include removing the plating resist layer 140.

이때, 도금 레지스트층(140)은 수산화나트륨(NaOH) 또는 수산화칼륨(KOH) 등의 박리액을 사용하여 제거될 수 있다.
In this case, the plating resist layer 140 may be removed using a stripping solution such as sodium hydroxide (NaOH) or potassium hydroxide (KOH).

또한, 메탈 포스트(170)는 구리로 이루어질 수 있으며, 이에 한정되지 않는다.In addition, the metal post 170 may be made of copper, but is not limited thereto.

이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
Although the present invention has been described in detail through specific embodiments, it is for explaining the present invention in detail, and a printed circuit board and a method of manufacturing the same according to the present invention are not limited thereto. It is apparent that modifications and improvements are possible by those skilled in the art.

본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

100 : 인쇄회로기판
110 : 베이스 기판
120 : 회로층
121 : 접속 패드
123 : 회로 패턴
130 : 솔더 레지스트층
131 : 제1 오픈부
140 : 도금 레지스트층
141 : 제2 오픈부
150 : 시드층
160 : 금속층
170 : 메탈 포스트100: printed circuit board
110: Base substrate
120: circuit layer
121: connection pad
123: circuit pattern
130: solder resist layer
131: first opening
140: plating resist layer
141: second opening
150: seed layer
160: metal layer
170: metal post

Claims (9)

접속 패드 및 회로 패턴을 포함하는 회로층이 형성된 베이스 기판을 준비하는 단계;
상기 회로층을 포함한 상기 베이스 기판 상에 상기 접속 패드가 노출되는 제1 오픈부를 갖는 솔더 레지스트층을 형성하는 단계;
상기 솔더 레지스트층 상에 상기 제1 오픈부에 대응되는 영역에 제2 오픈부를 갖는 도금 레지스트층을 형성하는 단계;
상기 제1 및 제2 오픈부를 포함하여 상기 도금 레지스트층 상에 시드층을 형성하는 단계; 및
상기 제1 및 제2 오픈부에 메탈 포스트를 형성하는 단계;
를 포함하는 인쇄회로기판의 제조방법.Preparing a base substrate on which a circuit layer including a connection pad and a circuit pattern is formed;
Forming a solder resist layer having a first open portion on which the connection pad is exposed, on the base substrate including the circuit layer;
Forming a plating resist layer having a second open portion in a region corresponding to the first open portion on the solder resist layer;
Forming a seed layer on the plating resist layer including the first and second open portions; And
Forming metal posts on the first and second open portions;
And a step of forming the printed circuit board. 청구항 1에 있어서,
상기 메탈 포스트를 형성하는 단계는,
상기 제1 및 제2 오픈부를 포함하여 상기 도금 레지스트층 상에 금속층을 형성하는 단계; 및
상기 도금 레지스트층 상에 형성된 상기 시드층 및 금속층을 제거하는 단계;
를 포함하는 인쇄회로기판의 제조방법.The method according to claim 1,
Forming the metal post,
Forming a metal layer on the plating resist layer including the first and second open portions; And
Removing the seed layer and the metal layer formed on the plating resist layer;
And a step of forming the printed circuit board. 청구항 2에 있어서,
상기 금속층을 제거하는 단계 이후에,
상기 도금 레지스트층을 제거하는 단계;
를 더 포함하는 인쇄회로기판의 제조방법.The method according to claim 2,
After removing the metal layer,
Removing the plating resist layer;
Further comprising the steps of: 청구항 1에 있어서,
상기 도금 레지스트층을 형성하는 단계에서,
상기 도금 레지스트층은 드라이 필름인 인쇄회로기판의 제조방법.The method according to claim 1,
In the step of forming the plating resist layer,
The plating resist layer is a dry film manufacturing method of a printed circuit board. 청구항 1에 있어서,
상기 시드층을 형성하는 단계에서,
상기 제1 및 제2 오픈부를 통해 노출된 접속 패드 상부, 상기 제1 및 제2 오픈부의 내벽 및 상기 도금 레지스트층 상부에 시드층을 형성하는 인쇄회로기판의 제조방법.The method according to claim 1,
In the forming of the seed layer,
And forming a seed layer on the connection pads exposed through the first and second openings, the inner walls of the first and second openings, and the plating resist layer. 청구항 1에 있어서,
상기 메탈 포스트를 형성하는 단계에서,
상기 메탈 포스트는 구리로 이루어진 인쇄회로기판의 제조방법.The method according to claim 1,
In the forming of the metal post,
The metal post is a method of manufacturing a printed circuit board made of copper. 접속 패드 및 회로 패턴이 포함된 회로층이 형성된 베이스 기판;
상기 회로층을 포함한 상기 베이스 기판 상에 형성되며, 상기 접속 패드가 노출되도록 형성된 오픈부를 갖는 솔더 레지스트층;
상기 오픈부에 형성된 메탈 포스트; 및
상기 오픈부를 포함하여 상기 메탈 포스트 측면에 형성된 시드층;
을 포함하는 인쇄회로기판.A base substrate on which a circuit layer including a connection pad and a circuit pattern is formed;
A solder resist layer formed on the base substrate including the circuit layer and having an open portion formed to expose the connection pads;
A metal post formed on the open portion; And
A seed layer formed on a side of the metal post including the open part;
And a printed circuit board. 청구항 7에 있어서,
상기 시드층은,
상기 오픈부를 포함하여 상기 메탈 포스트 측면에 형성되되, 상기 메탈 포스트 측면의 일부에 형성된 인쇄회로기판.The method of claim 7,
The seed layer,
The printed circuit board is formed on the side of the metal post including the open portion, a portion of the metal post side. 청구항 7에 있어서,
상기 메탈 포스트는 구리로 이루어진 인쇄회로기판. The method of claim 7,
The metal post is a printed circuit board made of copper.
KR1020110100776A 2011-10-04 2011-10-04 Printed circuit board and method of manufacturing the same KR20130036599A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110100776A KR20130036599A (en) 2011-10-04 2011-10-04 Printed circuit board and method of manufacturing the same
TW100148416A TW201316864A (en) 2011-10-04 2011-12-23 Printed circuit board and method of manufacturing the same
JP2011283849A JP2013080889A (en) 2011-10-04 2011-12-26 Printed circuit board and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110100776A KR20130036599A (en) 2011-10-04 2011-10-04 Printed circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR20130036599A true KR20130036599A (en) 2013-04-12

Family

ID=48437860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110100776A KR20130036599A (en) 2011-10-04 2011-10-04 Printed circuit board and method of manufacturing the same

Country Status (3)

Country Link
JP (1) JP2013080889A (en)
KR (1) KR20130036599A (en)
TW (1) TW201316864A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board

Also Published As

Publication number Publication date
JP2013080889A (en) 2013-05-02
TW201316864A (en) 2013-04-16

Similar Documents

Publication Publication Date Title
US8835773B2 (en) Wiring board and method of manufacturing the same
US8389871B2 (en) Multilayered wiring board and method of manufacturing the same
US20100139962A1 (en) Wiring board and method of manufacturing the same
CN104253092B (en) There are the integrated circuit package system and its manufacturing method of insertion load plate in layered substrate
US20090025210A1 (en) Circuit board structure with concave conductive cylinders and method for fabricating the same
KR101878242B1 (en) Wiring substrate and method of manufacturing the same
TWI449485B (en) Printed circuit board and method for manufacturing the same
KR20140018016A (en) Method for manufacturing of printed circuit board
KR20160010960A (en) Printed circuit board and manufacturing method thereof
KR101847163B1 (en) Printed circuit board and method of manufacturing the same
KR20130039237A (en) Printed circuit board and method of manufacturing the same
KR20110100981A (en) Electro device embedded printed circuit board and manufacturing method thereof
JP2011014644A (en) Wiring board and manufacturing method thereof
KR20140082444A (en) Printed circuit board and method of manufacturing the same
KR20130030054A (en) Printed circuit board and method of manufacturing the same
JP5599860B2 (en) Manufacturing method of semiconductor package substrate
KR20160001827A (en) Method for manufacturing a circuit board
KR20130036599A (en) Printed circuit board and method of manufacturing the same
KR102159547B1 (en) The package board and the method for manufacturing the same
KR20100011818A (en) Printed circuit board and method of fabricating the same and method for fabricating memory card
KR101222820B1 (en) Semiconductor package and manufacturing method of the same
KR20150136914A (en) Manufacturing method of printed circuit board
KR101531101B1 (en) Method for Manufacturing Printed Circuit Board
JP2015090981A (en) Solder resist for printed circuit board, printed circuit board using the same, and manufacturing method of printed circuit board
KR20120004088A (en) Manufacturing method for pcb

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application