KR20130033827A - Liquid crystal display device and method for manufacturing the same - Google Patents

Liquid crystal display device and method for manufacturing the same Download PDF

Info

Publication number
KR20130033827A
KR20130033827A KR1020110097758A KR20110097758A KR20130033827A KR 20130033827 A KR20130033827 A KR 20130033827A KR 1020110097758 A KR1020110097758 A KR 1020110097758A KR 20110097758 A KR20110097758 A KR 20110097758A KR 20130033827 A KR20130033827 A KR 20130033827A
Authority
KR
South Korea
Prior art keywords
touch
pixel electrode
electrode
contact
pixel
Prior art date
Application number
KR1020110097758A
Other languages
Korean (ko)
Other versions
KR101885642B1 (en
Inventor
정영기
송인혁
박제훈
이한석
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110097758A priority Critical patent/KR101885642B1/en
Publication of KR20130033827A publication Critical patent/KR20130033827A/en
Application granted granted Critical
Publication of KR101885642B1 publication Critical patent/KR101885642B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

PURPOSE: A liquid crystal display device and a method for manufacturing the same are provided to improve fabrication efficiency by forming a protection layer and a pixel electrode at the same time in a single mask process using a halftone mask. CONSTITUTION: A pixel electrode(190) is formed so that a finger pattern can be short-circuited at the position which is separated by 1.85um from a contact hole(155) in an upper and a lower direction. A second protection layer and a pixel electrode are formed at the same time in a single mask process using one halftone mask. In a second protection layer and a pixel electrode formation process, the problem of the collapse of a pixel electrode due to a lift-off process is solved.

Description

액정 표시장치와 이의 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}Liquid crystal display and its manufacturing method {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 액정 표시장치에 관한 것으로, 특히 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높임과 아울러, 리프트 오프(lift off) 공정에 의해 픽셀 전극의 유실되는 문제점을 개선할 수 있는 액정 표시장치와 이의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display, and in particular, a protective layer (PAS) and a pixel electrode are simultaneously formed in a single mask process using a half tone mask to increase manufacturing efficiency and to lift off. The present invention relates to a liquid crystal display device and a method for manufacturing the same, which can improve a problem of loss of pixel electrodes by a process.

평판 표시장치 중에서 액정 표시장치는 양산 기술의 발전, 구동수단의 용이성, 저전력 소비, 고화질 및 대화면 구현의 장점으로 적용 분야가 확대되고 있다.Among flat panel display devices, liquid crystal display devices have been expanded in application fields due to development of mass production technology, ease of driving means, low power consumption, high image quality, and large screen.

평판 표시장치의 입력 장치로서 종래에 적용되었던 마우스나 키보드 등의 입력 장치를 대체하여 사용자가 손가락이나 펜을 이용하여 스크린에 직접 정보를 입력할 수 있는 터치 스크린이 적용되고 있다.BACKGROUND ART A touch screen that allows a user to directly input information on a screen using a finger or a pen has been applied to replace a conventional input device such as a mouse or a keyboard as an input device of a flat panel display.

액정 표시장치에 터치 스크린의 적용에 있어서, 슬림(Slim)화를 위해 액정 패널에 터치 스크린이 내장된 형태로 개발이 이루어지고 있다. 특히, 하부기판에 형성된 공통 전극을 터치 센서(터치 전극)로 활용하는 인-셀 터치(in-cell touch) 타입의 액정 표시장치가 개발되고 있다.In the application of a touch screen to a liquid crystal display, development has been made in a form in which a touch screen is embedded in a liquid crystal panel for slimming. In particular, an in-cell touch type liquid crystal display device using a common electrode formed on a lower substrate as a touch sensor (touch electrode) has been developed.

도 1은 종래 기술에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면이다. 도 1에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 센서가 TFT 어레이 기판에 내장된 것을 도시하고 있다.1 is a view showing a TFT array substrate (lower substrate) of a liquid crystal display device according to the prior art. FIG. 1 illustrates a TFT array substrate (lower substrate) structure in a FFS (Fringe Field Switch) mode, and illustrates a touch sensor embedded in a TFT array substrate in an in-cell touch type.

도 1에서는 전체 픽셀 중에서 일부 픽셀들 만을 도시하고 있으며, 컬러필터 어레이 기판(상부 기판) 및 액정층과, 액정 패널을 구동시키기 위한 구동 회로부의 도시는 생략되었다.In FIG. 1, only some of the pixels are illustrated, and illustrations of the color filter array substrate (upper substrate), the liquid crystal layer, and the driving circuit unit for driving the liquid crystal panel are omitted.

TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 데이터 라인(30)들과 게이트 라인(20)들에 의해 정의된다. 상기 데이터 라인(30)들과 상기 게이트 라인(20)들이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다.A plurality of pixels is formed on the TFT array substrate, each of which is defined by data lines 30 and gate lines 20 that cross each other. Thin film transistors (TFTs) are formed in regions where the data lines 30 and the gate lines 20 cross each other.

복수의 픽셀 각각은 공통 전극(60, Vcom electrode) 및 픽셀 전극(90, pixel electrode)을 포함한다.Each of the plurality of pixels includes a common electrode 60 and a pixel electrode 90.

픽셀 전극(90)은 슬릿을 포함하여 핑거 형상을 가지도록 형성되고, 공통 전극(60)은 판 형상으로 형성된다. 이러한, 픽셀 전극(90)과 공통 전극(60) 사이에는 프린지 필드가 형성되게 된다.The pixel electrode 90 is formed to have a finger shape including a slit, and the common electrode 60 is formed in a plate shape. A fringe field is formed between the pixel electrode 90 and the common electrode 60.

여기서, 공통 전극(60)은 표시 기간에는 공통 전압(Vcom)을 픽셀에 공급하는 기능을 수행하고, 비 표시 기간에는 터치의 검출을 위한 터치 센서(터치 전극)의 기능을 수행하게 된다.Here, the common electrode 60 performs the function of supplying the common voltage Vcom to the pixel in the display period, and performs the function of the touch sensor (touch electrode) for detecting the touch in the non-display period.

제1 도전성 라인(70)은 픽셀을 가로지르도록 X축 방향으로 형성되고, 도면에 도시되지 않았지만, 제2 도전성 라인은 데이터 라인(30)과 중첩되도록 Y축 방향으로 형성된다.The first conductive line 70 is formed in the X-axis direction to cross the pixels, and although not shown in the drawing, the second conductive line 70 is formed in the Y-axis direction so as to overlap the data line 30.

제1 도전성 라인(70)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 인접한 픽셀들의 공통 전극(60)들을 X축 방향으로 연결시킨다.The first conductive line 70 is formed on the common electrode 60 to cross the pixels to connect the common electrodes 60 of adjacent pixels in the X-axis direction.

그리고, 제2 도전성 라인은 데이터 라인(30)과 중첩되도록 형성되어 인접한 픽셀들의 공통 전극(60)들을 Y축 방향으로 연결시킨다.The second conductive line is formed to overlap the data line 30 to connect the common electrodes 60 of adjacent pixels in the Y-axis direction.

일정 개수의 픽셀들에 형성된 공통 전극(60)들이 제1 도전성 라인(70) 또는 제2 도전성 라인에 의해 연결되어 터치 블록을 구성하게 된다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)으로 구성된다.The common electrodes 60 formed on the predetermined number of pixels are connected by the first conductive line 70 or the second conductive line to form a touch block. In this case, the touch block includes a touch row block for detecting the touch position in the X-axis direction and a touch column block for detecting the touch position in the Y-axis direction.

로우 터치 블록들은 제1 도전성 라인(70)과 연결되어 X축 방향의 터치 위치를 검출하고, 컬럼 터치 블록들은 제2 도전성 라인과 연결되어 Y 축 방향의 터치 위치를 검출하게 된다.The low touch blocks are connected to the first conductive line 70 to detect the touch position in the X-axis direction, and the column touch blocks are connected to the second conductive line to detect the touch position in the Y-axis direction.

여기서, 터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.Here, since the touch screen must recognize the coordinates of the X-axis and the Y-axis in order to detect the touch position of the user, the touch row block and the touch column block should be separated without contacting each other.

이를 위해, 픽셀들의 중앙부 즉, 도메인의 경계부에는 게이트 라인(20)과 동일 레이어에 브리지 라인(10, 게이트 메탈)이 형성되어 있다. 전체 픽셀들 중에서 일부 픽셀들에는 X축 방향으로 터치 전극 즉, 공통 전극(60)을 연결시키기 위해 제1 도전성 라인(70)과 브리지 라인(10)이 연결되는 컨택(CNT)이 형성되어 있다.To this end, a bridge line 10 (gate metal) is formed on the same layer as the gate line 20 at the center of the pixels, that is, the boundary of the domain. Some of the pixels include contacts CNTs connecting the first conductive line 70 and the bridge line 10 to connect the touch electrode, that is, the common electrode 60 in the X-axis direction.

이와 같이, 로우 터치 블록의 터치 전극들은 브리지 라인(10)을 통해 컬럼 터치 블록의 터치 전극들을 회피하여 X축 방향으로 연결되게 된다. 이하, 설명에서는 터치 전극을 X축 방향으로 연결시키기 위한 컨택(CNT)이 형성된 픽셀을 컨택 픽셀이라 칭하기로 한다.As such, the touch electrodes of the low touch block are connected in the X-axis direction through the bridge line 10 to avoid the touch electrodes of the column touch block. In the following description, a pixel in which a contact CNT is formed to connect the touch electrode in the X-axis direction is referred to as a contact pixel.

도 2는 종래 기술에 따른 액정 표시장치의 제조방법의 문제점을 나타내는 도면이다. 도 2에서는 층간 절연층(40)의 아래에 형성되는 하부 레이어들에 대한 도시는 생략 하였다.2 is a view showing a problem of the manufacturing method of the liquid crystal display according to the prior art. In FIG. 2, illustration of lower layers formed under the interlayer insulating layer 40 is omitted.

도 2를 참조하면, 층간 절연층(40) 상에 포토 아크릴(photo acryl)로 제1 보호층(50, PAS1)을 형성하고, 컨택 메탈(45)과 중첩되는 영역을 식각하여 제1 컨택홀(55)을 형성한다. 이때, 제1 보호층(50)은 3um의 두께로 형성되며, 상기 제1 컨택홀(55)에 의해 컨택 메탈(45)의 상면이 노출된다.Referring to FIG. 2, the first protective layer 50 (PAS1) is formed of photo acryl on the interlayer insulating layer 40, and an area overlapping with the contact metal 45 is etched to form a first contact hole. Form 55. In this case, the first protective layer 50 is formed to a thickness of 3um, the upper surface of the contact metal 45 is exposed by the first contact hole 55.

이어서, 제1 보호층(50)의 상부 중에서 픽셀 영역에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로 공통 전극(60, Vcom electrode)을 형성한다.Subsequently, the common electrode 60 may be formed of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO) in the pixel area of the upper portion of the first passivation layer 50. To form.

이후, 공통 전극(60) 상부에 제1 도전성 라인(70)을 형성하여 인접한 픽셀들의 공통 전극(60)을 연결시킨다.Thereafter, a first conductive line 70 is formed on the common electrode 60 to connect the common electrodes 60 of adjacent pixels.

이어서, 공통 전극(60) 및 제1 도전성 라인(70)을 덮도록 제1 보호층(50) 상에 제2 보호층(80, PAS2)을 형성한다.Subsequently, second protective layers 80 and PAS2 are formed on the first protective layer 50 to cover the common electrode 60 and the first conductive line 70.

이어서, 하프톤 마스크(Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 컨택 메탈(45)의 상면이 노출되도록 제2 보호층(80, PAS2)을 식각하여 제2 컨택홀(85)을 형성한다.Subsequently, the second protective layer 80 (PAS2) is etched to expose the top surface of the contact metal 45 by performing a photolithography process and an etching process using a half tone mask to thereby expose the second contact hole 85. ).

이와 함께, 제2 보호층(80) 상에 포토레지스트(95, PR)를 도포하고, 픽셀 전극을 형성하기 위해 포토레지스트(95) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.In addition, the photoresist 95 (PR) is applied on the second protective layer 80, and indium tin oxide (ITO), indium zinc oxide (IZO), or the like is formed on the photoresist 95 to form a pixel electrode. A pixel electrode layer is formed of indium tin zinc oxide (ITZO) material.

이후, 픽셀 전극 레이어를 패터닝하고, 포토레지스트(95)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 핑거 형상으로 픽셀 전극(90)을 형성하게 된다.Thereafter, the pixel electrode layer is patterned, the photoresist 95 is ashed, and a lift off process is performed to form the pixel electrode 90 in a finger shape.

이때, 하프톤 마스크의 하프톤 영역을 이용하여 제2 보호층(80) 상에 픽셀 전극(90)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크의 풀톤 영역을 이용하여 컨택 메탈(45)과 중첩되는 영역의 제2 보호층(80, PAS2)을 식각한다.In this case, the pixel electrode 90 is formed in a pinker shape on the second passivation layer 80 by using the halftone region of the halftone mask. The second protective layers 80 and PAS2 in the region overlapping with the contact metal 45 are etched using the full tone region of the halftone mask.

상술한 제조방법에 의한 종래 기술에 따른 액정 표시장치는 제1 보호층(50)은 3um의 두께로 두껍게 형성되고, 포토레지스트(95)는 2um ~ 3um의 두께로 코팅된다.In the liquid crystal display according to the related art, the first protective layer 50 is formed to a thickness of 3 μm, and the photoresist 95 is coated to a thickness of 2 μm to 3 μm.

포토레지스트(95)의 코팅 시, 평탄화 특성이 있기 때문에 풀톤 영역과 대응되는 부분은 포토레지스트(95)가 형성된 부분의 두께는 5um ~ 6um로 두꺼워 진다. 이때, 제조공정 중 픽셀 전극(90)을 형성하기 위해 도포된 포토레지스트(95)가 애싱 공정 시, 모두 제거되지 않고 컨택홀 내에 잔존할 수 있다.When the photoresist 95 is coated, the flattening characteristics of the photoresist 95 increase the thickness of the portion where the photoresist 95 is formed in the portion corresponding to the futon region, 5 μm to 6 μm. At this time, the photoresist 95 coated to form the pixel electrode 90 during the manufacturing process may remain in the contact hole without being removed during the ashing process.

구체적으로, 하프톤 영역의 타겟(target) 두께(0.5um ~ 1.0um)에 제1 보호층(50)의 두께(3um)가 더해져, 컨택홀의 측벽 부분에 포토레지스트(95)는 3.5um ~ 5.5um의 두께로 잔존하게 된다.Specifically, the thickness of the first protective layer 50 is added to the target thickness (0.5um to 1.0um) of the halftone region, so that the photoresist 95 is 3.5um to 5.5 in the sidewall portion of the contact hole. It will remain in the thickness of um.

이렇게 포토레지스트(95)가 잔존하는 상태에서 리프트 오프 공정을 수행하면 컨택홀 내에서 포트레지스트(95)가 스트립 되면서 픽셀 전극(90)이 유실되는 문제점이 발생하게 된다.When the lift-off process is performed while the photoresist 95 remains, the port resist 95 is stripped in the contact hole, causing the pixel electrode 90 to be lost.

포토레지스트(95)를 애싱 한 후, 리프트 오프 공정을 수행하면 컨택홀 내에 잔존하는 포토레지스트(95)가 제거되면서, 픽셀 전극(90)의 일부가 유실되는 문제점이 있다.After the ashing of the photoresist 95, a lift-off process removes the photoresist 95 remaining in the contact hole, thereby causing a part of the pixel electrode 90 to be lost.

특히, 컨택 픽셀에서는 제1 보호층(50, PAS1)의 컨택 홀이 픽셀의 중앙부에 형성되어 픽셀 전극(90)과 중첩되게 되는데, 하프톤 마스크를 이용하여 제2 보호층(80)과 픽셀 전극(90)을 동시에 형성하는 경우 컨택(CNT)이 형성되는 영역에서 픽셀 전극(90)이 유실되는 문제점이 있다.In particular, in the contact pixel, a contact hole of the first passivation layer 50 (PAS1) is formed at the center of the pixel to overlap the pixel electrode 90. The second passivation layer 80 and the pixel electrode are formed using a halftone mask. In the case of simultaneously forming the 90, the pixel electrode 90 may be lost in the region where the contact CNT is formed.

이와 같이, 컨택 픽셀의 중앙부에서 픽셀 전극(90)이 유실되면 제조 공정의 균일성을 확보할 수 없는 문제점이 있다. 또한, 픽셀 전극(90)이 유실되는 정도를 정밀하게 조절할 수 없기 때문에, 픽셀 전극(90)이 유실된 부분에서는 공통 전극(60)과의 프린지 필드의 균일성을 확보할 수 없는 문제점이 있다. 상술한 문제점들로 인해, 액정 표시장치의 표시품질이 떨어지게 된다.As such, when the pixel electrode 90 is lost at the center of the contact pixel, uniformity of the manufacturing process may not be secured. In addition, since the degree of loss of the pixel electrode 90 cannot be precisely controlled, there is a problem in that uniformity of the fringe field with the common electrode 60 cannot be secured at the portion where the pixel electrode 90 is lost. Due to the above-described problems, the display quality of the liquid crystal display device is degraded.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and a liquid crystal display device and a manufacturing method thereof, which can improve manufacturing efficiency by simultaneously forming a protective layer (PAS) and a pixel electrode in a single mask process using a half tone mask. It is a technical task to provide a method.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 리프트 오프(lift off) 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있는 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides a liquid crystal display device and a method of manufacturing the same, which can prevent a problem caused by the loss of the pixel electrode formed in the contact hole by a lift off process. Let it be technical problem.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있는 인-셀 터치 타입의 액정 표시장치와 이의 제조방법을 제공하는 것을 기술적 과제로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and provides an in-cell touch type liquid crystal display device and a method of manufacturing the same, which can prevent the loss of aperture ratio of a contact pixel to which a touch electrode in the X-axis direction is connected. Shall be.

위에서 언급된 본 발명의 기술적 과제 외에도, 본 발명의 다른 특징 및 이점들이 이하에서 기술되거나, 그러한 기술 및 설명으로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Other features and advantages of the invention will be set forth in the description which follows, or may be obvious to those skilled in the art from the description and the claims.

상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치에 있어서, 교차하도록 형성되어 복수의 픽셀을 정의하는 복수의 게이트 라인과 복수의 데이터 라인; 상기 게이트 라인과 동일 레이어에 형성되고, 픽셀의 중앙부에서 X축 방향으로 가로지르도록 형성된 브리지 라인; 상기 브리지 라인을 덮도록 형성된 게이트 절연층 및 층간 절연층; 픽셀의 중앙부에서 상기 게이트 절연층과 상기 층간 절연을 관통하여 상기 브리지 라인과 컨택되도록 형성된 컨택 메탈; 상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 형성된 제1 보호층; 상기 제1 보호층의 일부가 제거되어 상기 컨택 메탈을 노출시키는 컨택홀; 상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 형성된 공통 전극; 인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 형성된 터치 센싱 라인; 상기 공통 전극 및 터치 센싱 라인을 덮도록 형성된 제2 보호층; 및 상기 제2 보호층 상에서 복수의 핑거 패턴을 포함하도록 형성된 픽셀 전극을 포함하고, 상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성된 것을 특징으로 한다.The liquid crystal display according to the exemplary embodiment of the present invention for solving the above-described problems is a liquid crystal display using a common electrode formed on a TFT array substrate as a touch electrode, and includes a plurality of gate lines that are formed to intersect to define a plurality of pixels. A plurality of data lines; A bridge line formed on the same layer as the gate line and formed to cross in the X-axis direction at the center of the pixel; A gate insulating layer and an interlayer insulating layer formed to cover the bridge line; A contact metal formed to contact the bridge line through the gate insulating layer and the interlayer insulating layer at a central portion of the pixel; A first protective layer formed to cover the and interlayer insulating layers and the contact metal; A contact hole exposing a portion of the first protective layer to expose the contact metal; A common electrode formed on the first passivation layer and connected to the bridge line in the contact hole; A touch sensing line formed on the common electrode to connect the common electrodes formed on the adjacent pixels; A second protective layer formed to cover the common electrode and the touch sensing line; And a pixel electrode formed to include a plurality of finger patterns on the second passivation layer, wherein the finger pattern of the pixel electrode is short-circuited in a contact region where the bridge line and the common electrode are connected.

상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치는 상기 제1 컨택홀의 상하부와 1.85um의 간격을 두고 이격되도록 상기 픽셀 전극의 핑거 패턴이 단락된 것을 특징으로 한다.In the liquid crystal display according to the exemplary embodiment, the finger pattern of the pixel electrode is short-circuited so as to be spaced apart from the upper and lower parts of the first contact hole by 1.85 μm.

상술한 문제점들을 해결하기 위한 본 발명의 실시 예에 따른 액정 표시장치의 제조방법은 TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치의 제조방법에 있어서, 글래스 기판 상에서 픽셀의 중앙부를 X축 방향으로 가로지르도록 브리지 라인을 형성하는 단계; 상기 브리지 라인을 덮도록 게이트 절연층 및 층간 절연층을 형성하는 단계; 픽셀의 중앙부에서 상기 게이트 절연층 및 상기 층간 절연층을 관통하여 상기 브리지 라인과 컨택되는 컨택 메탈을 형성하는 단계; 상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 제1 보호층을 형성하는 단계; 상기 제1 보호층의 일부를 제거하여 상기 컨택 메탈을 노출시키는 컨택홀을 형성하는 단계; 상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 공통 전극을 형성하는 단계; 인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 터치 센싱 라인을 형성하는 단계; 및 상기 공통 전극 및 터치 센싱 라인을 덮도록 제2 보호층을 형성함과 아울러, 상기 제2 보호층 상에 복수의 핑거 패턴을 포함하는 픽셀 전극을 형성하는 단계를 포함하고, 상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성하는 것을 특징으로 한다.In the manufacturing method of the liquid crystal display device according to the embodiment of the present invention for solving the above problems, in the manufacturing method of the liquid crystal display device using a common electrode formed on the TFT array substrate as a touch electrode, X in the center portion of the pixel on the glass substrate Forming a bridge line to cross in the axial direction; Forming a gate insulating layer and an interlayer insulating layer to cover the bridge line; Forming a contact metal contacting the bridge line through the gate insulating layer and the interlayer insulating layer at a central portion of the pixel; Forming a first protective layer to cover the and interlayer insulating layers and the contact metal; Removing a portion of the first protective layer to form a contact hole exposing the contact metal; Forming a common electrode on the first passivation layer and in the contact hole to be connected to the bridge line; Forming a touch sensing line on the common electrode to connect the common electrodes formed on adjacent pixels; And forming a second passivation layer covering the common electrode and the touch sensing line, and forming a pixel electrode including a plurality of finger patterns on the second passivation layer, wherein the bridge line and the The finger pattern of the pixel electrode may be short-circuited in the contact region to which the common electrode is connected.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크(Half tone mask)를 이용한 단일 마스크 공정으로 보호층(PAS)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.According to an exemplary embodiment of the present invention, a liquid crystal display and a method of manufacturing the same may increase the manufacturing efficiency by simultaneously forming a protective layer PAS and a pixel electrode in a single mask process using a half tone mask.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 리프트 오프(lift off) 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있다.The liquid crystal display according to an exemplary embodiment of the present invention and a method of manufacturing the same may prevent a problem caused by the loss of pixel electrodes formed in the contact hole by a lift off process.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 인-셀 터치 타입 구조에서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있다.The liquid crystal display according to an exemplary embodiment of the present invention and a method of manufacturing the same may prevent the aperture ratio of the contact pixel to which the touch electrode in the X-axis direction is connected in the in-cell touch type structure.

이 밖에도, 본 발명의 실시 예들을 통해 본 발명의 또 다른 특징 및 이점들이 새롭게 파악될 수도 있을 것이다.In addition, other features and advantages of the present invention may be newly understood through embodiments of the present invention.

도 1은 종래 기술에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면.
도 2는 종래 기술에 따른 액정 표시장치의 제조방법의 문제점을 나타내는 도면.
도 3은 본 발명의 실시 예에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면.
도 4는 도 3에 도시된 A1-A2 선에 따른 단면도.
도 5는 도 3에 도시된 B1-B2 선에 따른 단면도.
도 6 내지 도 10은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면.1 is a view showing a TFT array substrate (lower substrate) of a liquid crystal display device according to the prior art.
2 is a view showing a problem of the manufacturing method of the liquid crystal display device according to the prior art.
3 is a view showing a TFT array substrate (lower substrate) of a liquid crystal display according to an embodiment of the present invention.
4 is a cross-sectional view taken along the line A1-A2 shown in FIG.
5 is a cross-sectional view taken along the line B1-B2 shown in FIG.
6 to 10 illustrate a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치와 이의 제조방법에 대하여 설명하기로 한다.Hereinafter, a liquid crystal display and a method of manufacturing the same in which a touch screen is built according to embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 실시 예들을 설명함에 있어서 어떤 구조물(전극, 라인, 배선 레이어, 컨택)이 다른 구조물 "상부에 또는 상에" 및 "하부에 또는 아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석 되어야 한다.In describing embodiments of the present invention, when a structure (electrode, line, wiring layer, contact) is described as being formed "on or under" and "under or under" another structure, such descriptions may be It should be interpreted as including not only the case where they are in contact with each other, but also when a third structure is interposed between these structures.

아울러, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 도면에 기초하여 본 발명의 구성 및 제조방법을 설명하기 위한 것이다. 따라서, 상기 "상부에 또는 상에" 및 "하부에 또는 아래에" 라는 표현은 제조 공정 과정과 제조가 완료된 이후 구성에서 서로 상이할 수 있다.In addition, the expressions "above or on" and "below or below" are intended to explain the configuration and manufacturing method of the present invention based on the drawings. Thus, the expressions "above or above" and "below or below" may differ from each other in the manufacturing process and in the configuration after manufacture is complete.

액정 표시장치는 액정층의 배열을 조절하는 방식에 따라 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 등 다양하게 개발되어 있다.Liquid crystal displays have been developed in various ways, such as twisted nematic (TN) mode, vertical alignment (VA) mode, in plane switching (IPS) mode, and fringe field switching (FFS) mode.

그 중에서, 상기 IPS 모드와 상기 FFS 모드는 하부 기판 상에 픽셀 전극과 공통 전극을 배치하여 상기 픽셀 전극과 공통 전극 사이의 전계에 의해 액정층의 배열을 조절하는 방식이다.In the IPS mode and the FFS mode, a pixel electrode and a common electrode are disposed on a lower substrate to adjust the arrangement of the liquid crystal layer by an electric field between the pixel electrode and the common electrode.

특히, 상기 IPS 모드는 상기 픽셀 전극과 공통 전극을 평행하게 교대로 배열함으로써 양 전극 사이에서 횡전계를 일으켜 액정층의 배열을 조절하는 방식이다.Particularly, in the IPS mode, the pixel electrode and the common electrode are alternately arranged in parallel to each other to generate a transverse electric field between both electrodes to adjust the alignment of the liquid crystal layer.

이와 같은 IPS 모드는 상기 픽셀 전극과 상기 공통 전극 상측 부분에서 액정층의 배열이 조절되지 않아 그 영역에서 광의 투과도가 저하되는 단점이 있다.The IPS mode has a disadvantage in that the arrangement of the liquid crystal layer is not controlled in the upper portion of the pixel electrode and the common electrode, so that light transmittance in the region is reduced.

이와 같은 IPS 모드의 단점을 해결하기 위해 고안된 것이 상기 FFS 모드이다. 상기 FFS 모드는 상기 픽셀 전극과 상기 공통 전극을 절연층을 사이에 두고 이격되도록 형성시킨다.The FFS mode is designed to overcome the shortcomings of the IPS mode. In the FFS mode, the pixel electrode and the common electrode are formed to be spaced apart with an insulating layer therebetween.

이때, 하나의 전극은 판(plate) 형상 또는 패턴으로 구성하고 다른 하나의 전극은 핑거(finger) 형상으로 구성하여 양 전극 사이에서 발생되는 프린지 필드(Fringe Field)를 통해 액정층의 배열을 조절하는 방식이다.In this case, one electrode is configured in a plate shape or a pattern and the other electrode is configured in a finger shape to adjust the arrangement of the liquid crystal layer through a fringe field generated between the two electrodes. That's the way.

본 발명의 실시 예들에 따른 터치 스크린이 내장된 액정 표시장치는 사용자의 터치 위치를 검출하는 터치 스크린이 내장된 인-셀 터치(in-cell touch) 타입의 액정 패널과, 상기 액정 패널에 광을 공급하는 백라이트 유닛(Back Light Unit) 및 구동 회로부를 포함하여 구성된다.According to embodiments of the present invention, a liquid crystal display having a touch screen includes an in-cell touch type liquid crystal panel having a touch screen for detecting a touch position of a user, and light to the liquid crystal panel. It is configured to include a backlight unit (Back Light Unit) and a driving circuit for supplying.

상기 구동 회로부는 타이밍 컨트롤러(T-con), 데이터 드라이버(D-IC), 게이트 드라이버(G-IC), 센싱 드라이버, 백라이트 구동부, 구동 회로들에 구동 전원을 공급하는 전원 공급부를 포함한다.The driving circuit unit includes a power supply unit for supplying driving power to a timing controller T-con, a data driver D-IC, a gate driver G-IC, a sensing driver, a backlight driving unit, and driving circuits.

여기서, 상기 구동 회로부의 전체 또는 일부는 COG(Chip On Glass) 또는 COF(Chip On Flexible Printed Circuit, Chip On Film) 방식으로 액정 패널 상에 형성될 수 있다.Here, all or part of the driving circuit unit may be formed on the liquid crystal panel in a chip on glass (COG) or chip on flexible printed circuit (chip on film) method.

도 3은 본 발명의 실시 예에 따른 액정 표시장치의 TFT 어레이 기판(하부 기판)을 나타내는 도면이고, 도 4는 도 3에 도시된 A1-A2 선에 따른 단면도이며, 도 5는 도 3에 도시된 B1-B2 선에 따른 단면도이다.3 is a view illustrating a TFT array substrate (lower substrate) of a liquid crystal display according to an exemplary embodiment of the present invention, FIG. 4 is a cross-sectional view taken along the line A1-A2 of FIG. 3, and FIG. 5 is shown in FIG. 3. Section along the lines B1-B2.

도 3에서는 FFS(Fringe Field Switch) 모드의 TFT 어레이 기판(하부 기판) 구조를 나타내고 있으며, 인셀 터치 타입으로 터치 스크린이 TFT 어레이 기판에 내재화 된 것을 도시하고 있다. 도 3에서는 컬러필터 어레이 기판(상부 기판), 액정층, 백라이트 유닛 및 구동 회로부의 도시는 생략되었다.FIG. 3 illustrates a TFT array substrate (lower substrate) structure in a FFS (Fringe Field Switch) mode, and illustrates that the touch screen is internalized in the TFT array substrate in an in-cell touch type. In FIG. 3, illustration of the color filter array substrate (upper substrate), the liquid crystal layer, the backlight unit, and the driving circuit portion is omitted.

도 3에서는 TFT 어레이 기판에 형성되는 전체 픽셀들 중에서 터치 전극들(공통 전극들)을 X축 방향으로 연결시키는 컨택이 형성된 컨택 픽셀을 도시하고 있다.3 illustrates a contact pixel in which contacts for connecting touch electrodes (common electrodes) in the X-axis direction are formed among all the pixels formed on the TFT array substrate.

도 3을 참조하면, TFT 어레이 기판에는 복수의 픽셀이 형성되며, 상기 복수의 픽셀 각각은 서로 교차하는 복수의 데이터 라인(data line)과 복수의 게이트 라인(gate line)에 의해 정의된다.Referring to FIG. 3, a plurality of pixels are formed on a TFT array substrate, and each of the plurality of pixels is defined by a plurality of data lines and a plurality of gate lines crossing each other.

복수의 데이터 라인(data line)과 복수의 게이트 라인(gate line)이 교차되는 영역 마다 TFT(Thin Film Transistor)가 형성된다. 또한, 복수의 픽셀 각각은 공통 전극(160, Vcom electrode) 및 픽셀 전극(190, pixel electrode)을 포함한다.Thin film transistors (TFTs) are formed in regions where a plurality of data lines and a plurality of gate lines cross each other. In addition, each of the plurality of pixels includes a common electrode 160 (Vcom electrode) and a pixel electrode 190 (pixel electrode).

여기서, 공통 전극(160)은 표시 기간 중 픽셀에 공통 전압(Vcom)을 공급하는 전극의 기능뿐만 아니라, 비 표시 기간 중 사용자의 터치 위치를 검출하기 위한 터치 전극으로 기능한다.Here, the common electrode 160 functions as a touch electrode for detecting the touch position of the user during the non-display period as well as the function of the electrode for supplying the common voltage Vcom to the pixel during the display period.

제1 도전성 라인(170)은 픽셀을 가로지르도록 X축 방향으로 형성되고, 도면에 도시되지 않았지만, 제2 도전성 라인은 데이터 라인(data line)과 중첩되도록 Y축 방향으로 형성된다.The first conductive line 170 is formed in the X-axis direction to cross the pixel, and although not shown in the drawing, the second conductive line 170 is formed in the Y-axis direction so as to overlap the data line.

제1 도전성 라인(170)은 픽셀들을 가로지르도록 공통 전극(60) 상부에 형성되어, 인접한 픽셀들의 공통 전극(160)들을 X축 방향으로 연결시킨다.The first conductive line 170 is formed on the common electrode 60 to cross the pixels, thereby connecting the common electrodes 160 of adjacent pixels in the X-axis direction.

그리고, 제2 도전성 라인은 데이터 라인(data line)과 중첩되도록 형성되어 인접한 픽셀들의 공통 전극(160)들을 Y축 방향으로 연결시킨다.The second conductive line is formed to overlap the data line to connect the common electrodes 160 of adjacent pixels in the Y-axis direction.

일정 개수의 픽셀들에 형성된 공통 전극(160)들이 제1 도전성 라인(170) 또는 제2 도전성 라인에 의해 연결되어 터치 블록을 구성하게 된다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)으로 구성된다.The common electrodes 160 formed on the predetermined number of pixels are connected by the first conductive line 170 or the second conductive line to form a touch block. In this case, the touch block includes a touch row block for detecting the touch position in the X-axis direction and a touch column block for detecting the touch position in the Y-axis direction.

로우 터치 블록들은 제1 도전성 라인(170)과 연결되어 X축 방향의 터치 위치를 검출하고, 컬럼 터치 블록들은 제2 도전성 라인과 연결되어 Y 축 방향의 터치 위치를 검출하게 된다.The low touch blocks are connected to the first conductive line 170 to detect the touch position in the X-axis direction, and the column touch blocks are connected to the second conductive line to detect the touch position in the Y-axis direction.

여기서, 터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.Here, since the touch screen must recognize the coordinates of the X-axis and the Y-axis in order to detect the touch position of the user, the touch row block and the touch column block should be separated without contacting each other.

이를 위해, 픽셀들의 중앙부 즉, 도메인의 경계부에는 픽셀을 가로지르도록 브리지 라인(142, 게이트 메탈)이 형성되어 있다. 이러한, 브리지 라인(142)은 게이트 라인(gate line)이 형성될 때, 동일 레이어 상에 함께 형성된다.To this end, a bridge line 142 (gate metal) is formed at the center of the pixels, that is, at the boundary of the domain to cross the pixels. These bridge lines 142 are formed together on the same layer when a gate line is formed.

전체 픽셀들 중에서 컨택 픽셀들에는 X축 방향으로 터치 전극 즉, 공통 전극(160)을 연결시키기 위해, 제1 도전성 라인(170)과 브리지 라인(142)을 연결시키는 컨택(CNT)이 형성되어 있다.Among the pixels, the contact pixels are formed in the contact pixels in order to connect the touch electrode, that is, the common electrode 160 in the X-axis direction, to connect the first conductive line 170 and the bridge line 142. .

이와 같이, 로우 터치 블록의 공통 전극(터치 전극)들은 브리지 라인(142)을 통해 컬럼 터치 블록의 공통 전극(터치 전극)들을 회피하여 X축 방향으로 연결되게 된다.As described above, the common electrodes (touch electrodes) of the low touch block are connected in the X-axis direction through the bridge line 142 to avoid the common electrodes (touch electrodes) of the column touch block.

한편, 컨택 픽셀의 중앙부에는 공통 전극(160)을 브릿지 라인(142)과 연결시키는 컨택이 형성되어 있고, 픽셀 전극(190)은 슬릿을 포함하여 핑거 형상을 가지도록 형성되어 있다. 즉, 픽셀 전극(190)은 복수의 핑거 패턴(192)을 포함하도록 형성되어, 공통 전극(160)과의 사이에 프린지 필드가 형성되게 된다.A contact for connecting the common electrode 160 to the bridge line 142 is formed at the center of the contact pixel, and the pixel electrode 190 is formed to have a finger shape including a slit. That is, the pixel electrode 190 is formed to include the plurality of finger patterns 192, so that a fringe field is formed between the pixel electrode 190 and the common electrode 160.

여기서, 컨택 영역 부분은 제조과정 중에 리프트 공정으로 인해 픽셀 전극(190)의 핑거 패턴(192)이 유실되는 문제점이 발생될 수 있는데, 본 발명에서는 픽셀 전극(190)의 핑거 패턴(192)의 설계를 변경하여, 컨택 영역 부분에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성된다. 즉, 복수의 핑거 패턴(192) 중에서 컨택 영역 상에 형성되는 핑거 패턴은 단락되도록 형성된다.Here, the contact region may have a problem that the finger pattern 192 of the pixel electrode 190 is lost due to the lift process during the manufacturing process. In the present invention, the design of the finger pattern 192 of the pixel electrode 190 may occur. Is changed so that the finger pattern 192 of the pixel electrode 190 is short-circuited in the contact region portion. That is, the finger pattern formed on the contact area among the plurality of finger patterns 192 is formed to be short-circuited.

이하, 도 4 및 도 5를 참조하여, 본 발명의 실시 예에 따른 액정 표시장치의 구성에 대하여 상세히 설명하기로 한다. 도 4 및 도 5에서는 전체 픽셀들 중에서 컨택 픽셀을 기준으로 TFT 어레이 기판의 구조를 나타내고 있다.Hereinafter, the configuration of the liquid crystal display according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4 and 5. 4 and 5 illustrate the structure of a TFT array substrate based on a contact pixel among all pixels.

TFT 어레이 기판은 글래스 기판(110), 차광층(120), 버퍼층(122, buffer layer), 게이트 절연층(136, gate insulator), 데이터 컨택(145, data contact), 층간 절연층(140, ILD: Inter Layer Dielectric), 제1 보호층(150), 공통 전극(160, Vcom electrode), 제1 터치 센싱 라인(170, 3rd metal), 제2 보호층(180), 픽셀 전극(190, Pixel electrode), 컨택 메탈(148), 브리지 라인(142, 게이트 메탈) 및 TFT를 포함한다.The TFT array substrate may include a glass substrate 110, a light blocking layer 120, a buffer layer 122, a gate insulator 136, a data contact 145, an interlayer insulating layer 140, and an ILD. : Inter Layer Dielectric), first protective layer 150, common electrode 160 (Vcom electrode), first touch sensing line 170, 3 rd metal, second protective layer 180, pixel electrode 190 electrode), contact metal 148, bridge line 142 (gate metal) and TFT.

글래스 기판(110) 상부 중에서 TFT 영역에는 차광층(120)이 형성되고, 픽셀의 중앙부에서 가로방향으로 가로지르도록 브리지 라인(142)이 형성되어 있다. 이러한, 차광층(120) 및 브리지 라인(142)을 덮도록 버퍼층(122)이 형성된다.A light blocking layer 120 is formed in the TFT region on the glass substrate 110, and a bridge line 142 is formed to cross in the horizontal direction at the center of the pixel. The buffer layer 122 is formed to cover the light blocking layer 120 and the bridge line 142.

차광층(120)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있고, 500Å의 두께를 가질 수 있다.The light blocking layer 120 may be formed of molybdenum (Mo) or aluminum (Al), and may have a thickness of 500 μs.

브리지 라인(142)은 게이트 라인(gate line)과 동일 물질로, 동일 레이어 상에 형성되며, 제조 공정 중에 게이트 라인(gate line)이 형성될 때 함께 형성된다.The bridge line 142 is formed of the same material as the gate line and is formed on the same layer, and is formed together when the gate line is formed during the manufacturing process.

버퍼층(122)은 무기물, 일 예로서 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.The buffer layer 122 may be formed of an inorganic material, for example, SiO 2 , or SiNx, and may have a thickness of 2,000 μs to 3,000 μs.

TFT 영역의 버퍼층(122) 상부 중에서 차광층(120)과 중첩되는 영역에 TFT의 액티브(130), 소스(132) 및 드레인(134)이 형성된다.An active 130, a source 132, and a drain 134 of the TFT are formed in an area overlapping the light blocking layer 120 among the buffer layer 122 of the TFT region.

여기서, 액티브(130)는 저온 폴리실리콘(P-Si)으로 형성될 수 있으며, 500Å의 두께를 가질 수 있다. 소스(132) 및 드레인(134)은 액티브(130)의 반도체 레이어에 P 타입 또는 N 타입의 불순물이 도핑되어 형성될 수 있다.Here, the active 130 may be formed of low temperature polysilicon (P-Si), and may have a thickness of 500 μs. The source 132 and the drain 134 may be formed by doping P-type or N-type impurities into the semiconductor layer of the active 130.

버퍼층(122)의 상부 전면에는 액티브(130), 소스(132) 및 드레인(134)을 덮도록 게이트 절연층(136)이 형성된다. 이때, 게이트 절연층(136)은 SiO2로 형성될 수 있으며, 1,300Å의 두께를 가질 수 있다.A gate insulating layer 136 is formed on the upper front surface of the buffer layer 122 to cover the active 130, the source 132, and the drain 134. In this case, the gate insulating layer 136 may be formed of SiO 2 , and may have a thickness of 1,300 μs.

한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.The gate insulating layer 136 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by Chemical Vapor Deposition (CVD).

게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역에는 게이트(138)가 형성된다. 이때, 게이트(138)는 알루미늄(Al) 또는 몰리브덴(Mo)으로 형성될 수 있으며, 3,000Å의 두께를 가질 수 있다.A gate 138 is formed in an area of the gate insulating layer 136 that overlaps the active 130. In this case, the gate 138 may be formed of aluminum (Al) or molybdenum (Mo), and may have a thickness of 3,000 μm.

이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.As such, the active 130, the source 132, the drain 134, and the gate 138 are formed with the gate insulating layer 136 interposed therebetween, thereby forming a TFT.

게이트 절연층(136) 상부에는 게이트(138)를 덮도록 층간 절연층(140)이 형성된다.An interlayer insulating layer 140 is formed on the gate insulating layer 136 to cover the gate 138.

이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.In this case, the interlayer insulating layer 140 may be formed of SiO 2 or SiNx, and may have a thickness of 6,000 μs. As another example, the interlayer insulating layer 140 may also be formed in a structure of SiO 2 (3,000 μs) / SiNx (3,000 μs).

드레인(134)의 상면이 노출되도록 게이트 절연층(136) 및 층간 절연층(140)의 일부가 식각되고, 데이터 컨택(145)이 드레인(134)과 접속되도록 형성된다.A portion of the gate insulating layer 136 and the interlayer insulating layer 140 are etched to expose the top surface of the drain 134, and the data contact 145 is formed to be connected to the drain 134.

이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다. 이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다.The data contact 145 connects the drain 134 and the pixel electrode 190 described later. In this case, the data contact 145 may be formed to have a thickness of 6,000 μm and may have a structure in which molybdenum (Mo) / aluminum (Al) molybdenum (Mo) is stacked.

한편, 컨택 메탈(148)은 브리지 라인(142)과 공통 전극(160)을 접속시키도록 형성되며, 상기 데이터 컨택(145)과 동일 물질로 함께 형성될 수 있다.The contact metal 148 may be formed to connect the bridge line 142 and the common electrode 160, and may be formed of the same material as the data contact 145.

층간 절연층(140) 상부에는 데이터 컨택(145)을 덮도록 제1 보호층(150, PAS1)이 형성된다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.The first passivation layer 150 (PAS1) is formed on the interlayer insulating layer 140 to cover the data contact 145. In this case, the first protective layer 150 is formed of photo acryl and has a thickness of 3 μm.

제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)이 형성된다.A common electrode 160 (Vcom electrode) is formed in the pixel area of the first passivation layer 150.

이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.The common electrode 160 is a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO), and may be formed to have a thickness of 500 μs.

제1 터치 센싱 라인(170, 3rd metal)은 픽셀의 중앙부를 가로지르도록 공통 전극(160) 상부에 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 전극으로 기능하게 된다.First connects the first touch sensing line (170, 3 rd metal) is formed on the upper common electrode 160 to cross a central portion of the pixel of the adjacent pixel common electrode 160. The As a result, the common electrode 160 functions as a touch electrode in the non-display period.

여기서, 제1 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 제1 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.Here, the first touch sensing line 170 may be formed of molybdenum (Mo) or aluminum (Al), and may have a thickness of 1,500 kPa to 2,000 kPa. Meanwhile, the first touch sensing line 170 may also have a structure in which molybdenum (Mo) / aluminum (Al) / molybdenum (Mo) is stacked.

이러한, 제1 터치 센싱 라인(170)은 인접한 픽셀들의 공통 전극(160)을 연결하여 터치 블록을 구성시킨다. 이때, 터치 블록은 X축 방향의 터치 위치를 검출하기 위한 터치 로우 블록(touch row block)과, Y축 방향의 터치 위치를 검출하기 위한 터치 컬럼 블록(touch column block)로 구성된다.The first touch sensing line 170 connects the common electrode 160 of adjacent pixels to form a touch block. In this case, the touch block includes a touch row block for detecting the touch position in the X-axis direction and a touch column block for detecting the touch position in the Y-axis direction.

터치 스크린이 사용자의 터치 위치를 검출하기 위해서는 X축 및 Y축의 좌표를 인식해야 함으로, 터치 로우 블록과 터치 컬럼 블록은 서로 컨택되지 않고 분리되어야 한다.Since the touch screen needs to recognize the coordinates of the X and Y axes in order to detect the touch position of the user, the touch row block and the touch column block should be separated from each other without contact.

이를 위해, 터치 컬럼 블록의 제2 터치 센싱 라인(미도시)은 TFT 어레이 기판의 데이터 라인과 중첩되도록 Y축 방향으로 연결되어, Y축 방향에서 사용자의 터치 위치가 인식되도록 한다.To this end, the second touch sensing line (not shown) of the touch column block is connected in the Y-axis direction so as to overlap the data line of the TFT array substrate, so that the user's touch position is recognized in the Y-axis direction.

터치 로우 블록의 제1 터치 센싱 라인(170)은 게이트 라인(gate line)이 형성될 때 함께 형성된 브리지 라인(142, 게이트 메탈)을 브릿지로 이용하여 터치 컬럼 블록과의 컨택을 피하고, X축 방향에서 사용자의 터치 위치가 인식되도록 한다.The first touch sensing line 170 of the touch row block uses the bridge line 142 (gate metal) formed together when the gate line is formed to avoid contact with the touch column block by using the bridge line 142 as a bridge. Allows the user to recognize the touch location.

이와 같이, 터치 로우 블록과 터치 컬럼 블록이 분리되도록 하여 X축 및 Y축 방향에서 사용자의 터치 위치가 검출되도록 한다.In this way, the touch row block and the touch column block are separated so that the touch position of the user is detected in the X and Y axis directions.

제1 보호층(150) 상부에는 공통 전극(160) 및 제1 터치 센싱 라인(170)을 덮도록 제2 보호층(180)이 형성된다. 이때, 제2 보호층(180)은 SiO2, 또는 SiNx로 형성될 수 있으며, 2,000Å ~ 3,000Å의 두께를 가질 수 있다.The second passivation layer 180 is formed on the first passivation layer 150 to cover the common electrode 160 and the first touch sensing line 170. In this case, the second protective layer 180 may be formed of SiO 2 or SiNx, and may have a thickness of 2,000 μs to 3,000 μs.

상기 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에는 제1 컨택홀(155)이 형성된다. 또한, 픽셀의 중앙부에도 브리지 라인(142)과 공통 전극(160)을 연결시키기 컨택의 형성을 위해 제1 컨택홀(155)이 형성된다.A first contact hole 155 is formed in an area of the first passivation layer 150 that overlaps the data contact 145. In addition, a first contact hole 155 is formed in the center portion of the pixel to form a contact connecting the bridge line 142 and the common electrode 160.

그리고, TFT 영역에서, 제1 컨택홀(155)의 상부에는 제2 보호층(180)이 식각되어 제2 컨택홀(185)이 형성된다.In the TFT region, the second passivation layer 180 is etched on the first contact hole 155 to form a second contact hole 185.

제2 보호층(180)의 상부 중에서 픽셀 영역에 픽셀 전극(190)이 핑커(finger) 형상으로 형성된다. The pixel electrode 190 is formed in a pixel shape on the pixel area among the second passivation layer 180.

여기서, TFT 영역에서는 제1 컨택홀(155) 및 제2 컨택홀(185) 내에 픽셀 전극(190)이 형성되어 데이터 컨택(145)과 접속된다. 이러한, 컨택 구조를 통해, 데이터 컨택(145)을 경유하여 TFT의 드레인(134)과 픽셀 전극(190)이 접속된다.Here, in the TFT region, the pixel electrode 190 is formed in the first contact hole 155 and the second contact hole 185 to be connected to the data contact 145. Through this contact structure, the drain 134 of the TFT and the pixel electrode 190 are connected via the data contact 145.

한편, 컨택 픽셀 중앙부의 컨택 영역에서는 픽셀 전극(190)의 핑거 패턴(192)의 설계를 변경하여, 컨택 영역 부분에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성된다.On the other hand, in the contact region of the contact pixel center portion, the design of the finger pattern 192 of the pixel electrode 190 is changed so that the finger pattern 192 of the pixel electrode 190 is short-circuited at the contact region.

이와 같이, 컨택 영역에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성함으로써, 리프트 공정에 의해 불규칙하게 픽셀 전극이 유실됨으로 인해 발생되는 공정 불량 및 컨택 픽셀 내에서 픽셀 전극(190)과 공통 전극(160) 간에 형성되는 프린지 필드의 불균일 현상을 방지할 수 있다.As described above, the finger pattern 192 of the pixel electrode 190 is short-circuited in the contact region, so that process defects caused by irregular pixel electrodes being lost by the lift process and the pixel electrode 190 in the contact pixel may occur. Unevenness of the fringe field formed between the common electrodes 160 may be prevented.

이러한, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.The pixel electrode 190 is a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO), and may be formed to have a thickness of 500 μs.

여기서, 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이는 제조 공정의 특성을 반영하여 결정할 수 있다.Here, the length of cutting off the finger pattern 192 of the pixel electrode 190 may be determined by reflecting the characteristics of the manufacturing process.

일 예로서, 아래와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.As an example, the length of cutting off the finger pattern 192 of the pixel electrode 190 in the center portion of the contact pixel may be determined in consideration of the following matters.

1. 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭(CD: critical dimensions).1. Critical dimensions (CD) of the halftone mask used during the manufacturing process.

2. 실제 포토리소그래피 공정을 수행한 후의 픽셀 전극(190)의 임계선폭(CD).2. The critical line width CD of the pixel electrode 190 after performing the actual photolithography process.

3. 제2 보호층(PAS2)의 드라이 에칭(D/E) 시 포토레지스트(PR)의 임계선폭(CD) 바이어스(bias).3. Critical line width (CD) bias of photoresist PR during dry etching (D / E) of second protective layer PAS2.

4. 픽셀 전극(190)의 재료인 ITO의 스퍼터링(sputtering) 공정 시, 포토레지스트(PR) 하부 밑으로 침투되는 ITO의 양에 따라 최종 결정되는 ITO의 임계선폭(CD).4. The critical line width (CD) of ITO, which is finally determined according to the amount of ITO penetrated under the photoresist PR during the sputtering process of ITO, which is the material of the pixel electrode 190.

상기와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.In consideration of the above matters, the length at which the finger pattern 192 of the pixel electrode 190 is cut at the center of the contact pixel may be determined.

구체적으로, 컨택 픽셀 중앙부의 컨택 영역에서 픽셀 전극(190)의 임계선폭(CD) 변화(편측 ±0.35um)를 고려하여 제1 컨택홀(155)과 1.85um의 간격을 두고 이격되도록 픽셀 전극(190)의 핑거 패턴(192)을 단락시켜 형성할 수 있다. 즉, 제1 컨택홀(155)로부터 상측 및 하측으로 1.85um 떨어진 위치에서 핑거 패턴(192)이 단락되도록 픽셀 전극(190)이 형성되어 있다.In detail, the pixel electrode (1) is spaced apart from the first contact hole 155 at a distance of 1.85 μm in consideration of a change in the critical line width CD (one side ± 0.35 μm) of the pixel electrode 190 in the contact area of the center of the contact pixel. The finger pattern 192 of 190 may be shorted. That is, the pixel electrode 190 is formed such that the finger pattern 192 is short-circuited at positions 1.85 um away from the first contact hole 155 to the upper side and the lower side.

상기 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.The second passivation layer 180 and the pixel electrode 190 may be simultaneously formed through a single mask process using one half tone mask (HTM).

이와 같이, 픽셀 전극(190)의 설계를 변경함으로써, 하프톤 마스크를 이용하여 제2 보호층(180)과 픽셀 전극(190)을 동시에 형성하는 공정 중, 리프트 오프 공정에 의해 픽셀 전극(190)의 유실로 인해 발생되는 문제점들을 개선시킬 수 있게 된다.As such, by changing the design of the pixel electrode 190, the pixel electrode 190 may be formed by a lift-off process during the process of simultaneously forming the second protective layer 180 and the pixel electrode 190 using a halftone mask. Problems caused by the loss of can be improved.

특히, 컨택 픽셀의 컨택 영역에서도 설계에 따라 정확하게 픽셀 전극(190)을 형성시킬 수 있기 때문에 공통 전극(60)과의 프린지 필드의 균일성을 확보할 수 있고, 컨택 픽셀의 컨택 영역에서 픽셀 전극의 유실로 인해 액정 표시장치의 표시품질이 저하되는 것을 방지할 수 있다.In particular, since the pixel electrode 190 can be formed accurately according to the design even in the contact region of the contact pixel, uniformity of the fringe field with the common electrode 60 can be secured, and the pixel electrode in the contact region of the contact pixel can be It is possible to prevent the display quality of the liquid crystal display from deteriorating due to the loss.

도 6 내지 도 10은 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내는 도면이다. 이하, 도 6 내지 도 10을 참조하여 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 설명하기로 한다.6 to 10 illustrate a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention. Hereinafter, a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention will be described with reference to FIGS. 6 to 10.

도 6 내지 도 10의 도시는 도 5에 도시된 컨택 영역을 기준으로 본 발명의 실시 예에 따른 액정 표시장치의 제조방법을 나타내고 있으며, TFT 영역에 대한 제조방법의 도시는 생략하였다.6 to 10 illustrate a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention based on the contact region illustrated in FIG. 5, and a description of the method of manufacturing the TFT region is omitted.

도 6을 참조하면, 픽셀의 중앙부를 가로지르도록 글래스 기판(110) 상에 도전성 금속 물질로 브리지 라인(142, 게이트 메탈)을 형성한다. 여기서, 브리지 라인은 게이트 라인(gate line)과 동일 물질로, 함께 형성된다. 또한, TFT 영역에는 몰리브덴(Mo)과 같이 광을 차단하는 금속 물질로 차광층을 형성한다. 이때, 차광층(120)은 후속 공정에서 형성되는 TFT의 액티브와 얼라인 되도록 형성된다.Referring to FIG. 6, a bridge line 142 (gate metal) is formed of a conductive metal material on the glass substrate 110 to cross the center portion of the pixel. Here, the bridge lines are formed of the same material as the gate lines and formed together. In addition, a light blocking layer is formed in the TFT region using a metal material that blocks light such as molybdenum (Mo). In this case, the light blocking layer 120 is formed to be aligned with the active of the TFT formed in a subsequent process.

도 6에 도시하지는 않았지만, 상기 글래스 기판(110)에는 복수의 게이트 라인(gate line) 및 복수의 데이터 라인(date line)이 상호 교차하도록 형성되어 있다. 상기 복수의 게이트 라인 및 복수의 데이터 라인이 교차되는 영역에 TFT가 형성되게 된다.Although not shown in FIG. 6, the glass substrate 110 is formed such that a plurality of gate lines and a plurality of data lines cross each other. TFTs are formed in regions where the plurality of gate lines and the plurality of data lines intersect.

도 6에서는 TFT 어레이 기판의 베이스로 글래스 기판(110)이 적용된 것을 일 예로 나타내고 있으나, 플라스틱 기판이 글래스 기판(110)을 대체할 수도 있다.In FIG. 6, the glass substrate 110 is applied to the base of the TFT array substrate as an example. However, the plastic substrate may replace the glass substrate 110.

글래스 기판(110) 상부에 무기물, 일 예로서, SiO2 또는 SiNx로 버퍼층을 형성한다. 이때, 버퍼층은 2,000Å ~ 3,000Å의 두께를 가질 수 있다.A buffer layer is formed of an inorganic material, for example, SiO 2 or SiN x on the glass substrate 110. In this case, the buffer layer may have a thickness of 2,000 ns to 3000 ns.

이후, 버퍼층(122) 상부의 TFT 영역에서, 차광층(120)과 중첩되는 영역에 저온 폴리실리콘(P-Si) 또는 비정질 실리콘(a-Si)을 증착하여 반도체 레이어를 형성한다.Thereafter, low temperature polysilicon (P-Si) or amorphous silicon (a-Si) is deposited in a region overlapping with the light blocking layer 120 in the TFT region over the buffer layer 122 to form a semiconductor layer.

이후, 마스크를 이용한 포토리소그래피 및 건식 에칭 공정을 통해 상기 반도체 레이어를 패터닝하여 TFT의 액티브를 형성한다. 이때, 상기 액티브는 500Å의 두께를 가질 수 있으며, 차광층과 얼라인 되도록 형성된다.Thereafter, the semiconductor layer is patterned through photolithography and a dry etching process using a mask to form active TFTs. In this case, the active may have a thickness of 500 μs and is aligned with the light blocking layer.

이후, 액티브 및 브리지 라인(142)을 덮도록 SiO2로 게이트 절연층(136)을 형성한다. 이때, 게이트 절연층(136)은 1,300Å의 두께를 가질 수 있다.A gate insulating layer 136 is then formed of SiO 2 to cover the active and bridge lines 142. In this case, the gate insulating layer 136 may have a thickness of 1,300 Å.

한편, 게이트 절연층(136)은 TEOS(Tetra Ethyl Ortho Silicate) 또는 MTO(Middle Temperature Oxide)를 CVD(Chemical Vapor Deposition)로 증착하여 형성될 수도 있다.The gate insulating layer 136 may be formed by depositing TEOS (Tetra Ethyl Ortho Silicate) or MTO (Middle Temperature Oxide) by Chemical Vapor Deposition (CVD).

이후, 게이트 절연층(136)의 상부 중에서 액티브(130)와 중첩되는 영역(TFT 영역)에 알루미늄(Al) 또는 몰리브덴(Mo)으로 게이트(138)를 형성한다. 이때, 게이트(138)는 3,000Å의 두께를 가질 수 있다.Thereafter, the gate 138 is formed of aluminum (Al) or molybdenum (Mo) in a region (TFT region) overlapping the active 130 among the gate insulating layer 136. In this case, the gate 138 may have a thickness of 3,000 Å.

이후, 게이트(138)를 마스크로 이용하여 액티브(130)의 외곽에 P 타입 또는 N 타입의 불순물을 도핑하여 TFT의 소스(132) 및 드레인(134)을 형성한다.Thereafter, the source 132 and the drain 134 of the TFT are formed by doping a P-type or N-type impurity on the outside of the active 130 using the gate 138 as a mask.

이때, 상기 게이트(138)의 형성 시, 습식 에칭 공정 및 건식 에칭 공정을 수행하게 되는데, 습식 에칭 공정과 건식 에칭 공정 사이에 상기 액티브(130)를 N+ 또는 P+ 도핑한다.In this case, when the gate 138 is formed, a wet etching process and a dry etching process are performed. The active 130 is N + or P + doped between the wet etching process and the dry etching process.

상기 액티브(130) 상에 상기 게이트(138)이 형성되어 있음으로, 상기 액티브(130)의 전체 영역 중 상기 게이트(138)과 중첩되는 않은 영역에 불순물이 도핑되어 소스(132) 및 드레인(134)이 형성된다.Since the gate 138 is formed on the active 130, impurities are doped in regions not overlapping with the gate 138 of the entire region of the active 130, so that the source 132 and the drain 134 are formed. ) Is formed.

이와 같이, 게이트 절연층(136)을 사이에 두고, 액티브(130), 소스(132), 드레인(134) 및 게이트(138)가 형성되어 TFT가 구성되게 된다.As such, the active 130, the source 132, the drain 134, and the gate 138 are formed with the gate insulating layer 136 interposed therebetween, thereby forming a TFT.

이후, 게이트(138)를 덮도록 게이트 절연층(136) 상에 절연물질을 증착하여 층간 절연층(140, ILD: Inter Layer Dielectric)을 형성한다.Thereafter, an insulating material is deposited on the gate insulating layer 136 to cover the gate 138 to form an interlayer insulating layer 140 (ILD).

이때, 층간 절연층(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 6,000Å의 두께를 가질 수 있다. 다른 예로서, 층간 절연층(140)은 SiO2(3,000Å)/SiNx(3,000Å)의 구조로도 형성될 수도 있다.In this case, the interlayer insulating layer 140 may be formed of SiO 2 or SiNx, and may have a thickness of 6,000 μs. As another example, the interlayer insulating layer 140 may also be formed in a structure of SiO 2 (3,000 μs) / SiNx (3,000 μs).

이어서, 도 7을 참조하면, 픽셀 중앙부에서, 게이트 절연층(136) 및 층간 절연층(140)의 일부 영역을 식각하여 브리지 라인(142)의 상면을 노출시키는 트렌치를 형성한다.Next, referring to FIG. 7, a portion of the gate insulating layer 136 and the interlayer insulating layer 140 is etched in the pixel center to form a trench for exposing the top surface of the bridge line 142.

이후, 상기 트렌치 내부에 금속 물질을 도포(트렌치 내부에 금속 물질 매립)한 후, 마스크를 이용한 포토리소그래피 및 습식 에칭 공정을 수행하여 브리지 라인(142)과 접속되는 컨택 메탈(148)을 형성한다.Thereafter, a metal material is applied to the inside of the trench (the metal material is embedded in the trench), and then a photolithography and wet etching process using a mask is performed to form the contact metal 148 connected to the bridge line 142.

한편, TFT 영역에서, 게이트 절연층(136) 및 층간 절연층(140)의 일부 영역을 식각하여 드레인(134)의 상면을 노출시키는 트렌치를 형성한다.Meanwhile, in the TFT region, some regions of the gate insulating layer 136 and the interlayer insulating layer 140 are etched to form trenches that expose the top surface of the drain 134.

이후, 상기 트렌치 내부에 금속 물질을 도포(트렌치 내부에 금속 물질 매립)한 후, 마스크를 이용한 포토리소그래피 및 습식 에칭 공정을 수행하여 드레인(134)과 접속되도록 데이터 컨택(145)을 형성한다.Thereafter, a metal material is applied to the inside of the trench (the metal material is buried in the trench), and then a photolithography and wet etching process using a mask is performed to form the data contact 145 to be connected to the drain 134.

이때, 데이터 컨택(145)은 6,000Å의 두께를 가지도록 형성되고, 몰리브덴(Mo)/알루미늄(Al)몰리브덴(Mo)이 적층된 구조로 형성될 수 있다. 이러한, 데이터 컨택(145)은 드레인(134)과 후술되는 픽셀 전극(190)을 접속시킨다.In this case, the data contact 145 may be formed to have a thickness of 6,000 μm and may have a structure in which molybdenum (Mo) / aluminum (Al) molybdenum (Mo) is stacked. The data contact 145 connects the drain 134 and the pixel electrode 190 described later.

여기서, 데이터 컨택(145)과 컨택 메탈(148)은 동일 물질로, 함께 형성될 수 있다.Here, the data contact 145 and the contact metal 148 may be formed of the same material and formed together.

이후, 층간 절연층(140) 상부에 데이터 컨택(145) 및 컨택 메탈(148)을 덮도록 제1 보호층(150, PAS1)을 형성한다. 이때, 제1 보호층(150)은 포토 아크릴(photo acryl)로 형성되며, 3um의 두께를 가진다.Thereafter, the first passivation layer 150 (PAS1) is formed on the interlayer insulating layer 140 to cover the data contact 145 and the contact metal 148. In this case, the first protective layer 150 is formed of photo acryl and has a thickness of 3 μm.

제1 보호층(150, PAS1) 중에서 컨택 픽셀의 중앙부 일부 영역을 식각하여 제1 컨택홀(155)을 형성한다. 제1 컨택홀(155)에 의해 컨택 메탈(148)의 상면이 노출된다.A portion of the central portion of the contact pixel of the first passivation layer 150 (PAS1) is etched to form a first contact hole 155. An upper surface of the contact metal 148 is exposed by the first contact hole 155.

이어서, 도 8을 참조하면, 제1 보호층(150)의 상부 중에서 픽셀 영역에는 공통 전극(160, Vcom electrode)을 형성한다. 이때, 제1 컨택홀(155) 내에도 공통 전극(160)이 형성되어 컨택 메탈(158)과 접속된다.Subsequently, referring to FIG. 8, a common electrode 160 (Vcom electrode) is formed in the pixel area of the first passivation layer 150. In this case, the common electrode 160 is also formed in the first contact hole 155 to be connected to the contact metal 158.

이러한, 공통 전극(160)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다.The common electrode 160 is a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO), and may be formed to have a thickness of 500 μs.

공통 전극(160) 상에 제1 터치 센싱 라인(170)을 형성한다. 제1 터치 센싱 라인(170)은 픽셀들의 중앙부에서 X축 방향으로 가로지르도록 형성되어 인접한 픽셀들의 공통 전극(160)을 연결시킨다. 이를 통해, 공통 전극(160)이 비 표시 기간에 터치 전극의 기능을 가지게 된다.The first touch sensing line 170 is formed on the common electrode 160. The first touch sensing line 170 is formed to cross the X-axis direction at the center of the pixels to connect the common electrodes 160 of adjacent pixels. As a result, the common electrode 160 has a function of the touch electrode in the non-display period.

여기서, 터치 센싱 라인(170)은 몰리브덴(Mo) 또는 알루미늄(Al)으로 형성될 수 있으며, 1,500Å ~ 2,000Å의 두께를 가질 수 있다. 한편, 터치 센싱 라인(170)은 몰리브덴(Mo)/알루미늄(Al)/ 몰리브덴(Mo)이 적층된 구조로도 형성될 수 있다.Here, the touch sensing line 170 may be formed of molybdenum (Mo) or aluminum (Al), and may have a thickness of 1,500 kPa to 2,000 kPa. Meanwhile, the touch sensing line 170 may be formed in a structure in which molybdenum (Mo) / aluminum (Al) / molybdenum (Mo) is stacked.

한편, 제1 보호층(150) 중에서 데이터 컨택(145)과 중첩되는 영역에도 제1 컨택홀(155)이 형성되며, 제1 컨택홀(155)에 의해 데이터 컨택(145)의 상면이 노출된다.Meanwhile, the first contact hole 155 is formed in the region of the first passivation layer 150 that overlaps the data contact 145, and the top surface of the data contact 145 is exposed by the first contact hole 155. .

이어서, 도 9를 참조하면, 데이터 컨택(145), 공통 전극(160) 및 터치 센싱 라인(170)을 덮도록 제1 보호층(150) 상에 제2 보호층(180)을 형성한다.9, a second passivation layer 180 is formed on the first passivation layer 150 to cover the data contact 145, the common electrode 160, and the touch sensing line 170.

이후, 제2 보호층(180) 상에 포토레지스트(195, PR)를 도포한다.Thereafter, the photoresist 195 (PR) is coated on the second protective layer 180.

이후, 픽셀 전극을 형성하기 위해 포토레지스트(195) 상에 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide) 물질로 픽셀 전극 레이어를 형성한다.Subsequently, a pixel electrode layer is formed of indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO) material on the photoresist 195 to form the pixel electrode.

하프톤 마스크(200, Half tone mask)를 이용한 포토리쏘그래피 공정 및 식각 공정을 수행하여 데이터 컨택(145)의 상면이 노출되도록 제2 보호층(180)을 식각하여 제2 컨택홀을 형성한다.The second protective layer 180 is etched to form a second contact hole by performing a photolithography process and an etching process using a half tone mask 200 to expose the top surface of the data contact 145.

상기 제2 컨택홀을 형성하는 공정을 이용하여 픽셀 전극 레이어를 패터닝하고, 포토레지스트(195)를 애싱 한 후, 리프트 오프(Lift Off) 공정을 수행하여 복수의 핑거 패턴(192)을 가지는 픽셀 전극(190)을 형성하게 된다.The pixel electrode layer is patterned using the process of forming the second contact hole, the photoresist 195 is ashed, and the lift off process is performed to perform the pixel electrode having the plurality of finger patterns 192. 190 is formed.

이때, 픽셀 전극(190)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITZO(indium tin zinc oxide)와 같은 투명 도전성 물질로, 500Å의 두께를 가지도록 형성될 수 있다In this case, the pixel electrode 190 may be formed of a transparent conductive material such as indium tin oxide (ITO), indium zinc oxide (IZO), or indium tin zinc oxide (ITZO), and may have a thickness of 500 μs.

여기서, 하프톤 마스크(200)의 하프톤 영역(220)을 이용하여 제2 보호층(180) 상에 픽셀 전극(190)을 핑커 형태로 형성하게 된다. 그리고, 하프톤 마스크(200)의 풀톤 영역(210, 또는 클리어 영역)을 통해 포토레지시트(195)를 잔존시켜, 풀톤 영역(210) 영역에는 도 3 및 도 5에 도시된 바와 같이, 픽셀 전극(190)이 형성되지 않도록 한다.Here, the pixel electrode 190 is formed in a pinker shape on the second passivation layer 180 by using the halftone region 220 of the halftone mask 200. Then, the photoresist sheet 195 remains through the full tone region 210 or the clear region of the halftone mask 200, and the pixel electrode is disposed in the full tone region 210 as illustrated in FIGS. 3 and 5. 190 is not formed.

이어서, 도 10을 참조하면, 하프톤 마스크(200)의 하프톤 영역(220)에 대응되는 영역에는 화소 전극(190)이 형성된다.Next, referring to FIG. 10, the pixel electrode 190 is formed in a region corresponding to the halftone region 220 of the halftone mask 200.

한편, 하프톤 마스크(200)의 풀톤 영역(210)의 포토레지스트(195)는 애싱 공정 및 리프트 오프 공정을 통해 제거되어, 컨택 영역에서는 픽셀 전극(190)의 핑거 패턴(192)이 제1 컨택홀(155)과 일정 간격을 두고 단락되도록 형성된다.On the other hand, the photoresist 195 of the full tone region 210 of the halftone mask 200 is removed through an ashing process and a lift-off process, so that the finger pattern 192 of the pixel electrode 190 in the contact region is the first contact. It is formed to be short-circuited at regular intervals with the hole 155.

여기서, 하프톤 마스크(200)의 풀톤 영역(210)은 컨택 영역과 얼라인 되도록 형성되어, 공통 전극(160)이 브리지 라인(142)과 접속되는 컨택 영역에는 화소 전극(190)의 핑거 패턴이 단락되도록 형성되게 된다.Here, the full tone region 210 of the halftone mask 200 is formed to be aligned with the contact region, and the finger pattern of the pixel electrode 190 is formed in the contact region where the common electrode 160 is connected to the bridge line 142. It is formed to be short-circuited.

이와 같이, 컨택 영역에서 픽셀 전극(190)의 핑거 패턴(192)이 단락되도록 형성함으로써, 리프트 공정에 의해 불규칙하게 픽셀 전극이 유실됨으로 인해 발생되는 공정 불량 및 컨택 픽셀 내에서 픽셀 전극(190)과 공통 전극(160) 간에 형성되는 프린지 필드의 불균일 현상을 방지할 수 있다.As described above, the finger pattern 192 of the pixel electrode 190 is short-circuited in the contact region, so that process defects caused by irregular pixel electrodes being lost by the lift process and the pixel electrode 190 in the contact pixel may occur. Unevenness of the fringe field formed between the common electrodes 160 may be prevented.

여기서, 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이는 제조 공정의 특성을 반영하여 결정할 수 있다.Here, the length of cutting off the finger pattern 192 of the pixel electrode 190 may be determined by reflecting the characteristics of the manufacturing process.

일 예로서, 아래와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.As an example, the length of cutting off the finger pattern 192 of the pixel electrode 190 in the center portion of the contact pixel may be determined in consideration of the following matters.

1. 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭(CD: critical dimensions).1. Critical dimensions (CD) of the halftone mask used during the manufacturing process.

2. 실제 포토리소그래피 공정을 수행한 후의 픽셀 전극(190)의 임계선폭(CD).2. The critical line width CD of the pixel electrode 190 after performing the actual photolithography process.

3. 제2 보호층(PAS2)의 드라이 에칭(D/E) 시 포토레지스트(PR)의 임계선폭(CD) 바이어스(bias).3. Critical line width (CD) bias of photoresist PR during dry etching (D / E) of second protective layer PAS2.

4. 픽셀 전극(190)의 재료인 ITO의 스퍼터링(sputtering) 공정 시, 포토레지스트(PR) 하부 밑으로 침투되는 ITO의 양에 따라 최종 결정되는 ITO의 임계선폭(CD).4. The critical line width (CD) of ITO, which is finally determined according to the amount of ITO penetrated under the photoresist PR during the sputtering process of ITO, which is the material of the pixel electrode 190.

상기와 같은 사항들을 고려하여 컨택 픽셀의 중앙부에서 픽셀 전극(190)의 핑거 패턴(192)을 끊어주는 길이를 결정할 수 있다.In consideration of the above matters, the length at which the finger pattern 192 of the pixel electrode 190 is cut at the center of the contact pixel may be determined.

구체적으로, 컨택 픽셀 중앙부의 컨택 영역에서 픽셀 전극(190)의 임계선폭(CD) 변화(편측 ±0.35um)를 고려하여 제1 컨택홀(155)과 1.85um의 간격을 두고 이격되도록 픽셀 전극(190)의 핑거 패턴(192)을 단락시켜 형성할 수 있다. 즉, 제1 컨택홀(155)로부터 상측 및 하측으로 1.85um 떨어진 위치에서 핑거 패턴(192)이 단락되도록 픽셀 전극(190)이 형성되어 있다.In detail, the pixel electrode (1) is spaced apart from the first contact hole 155 at a distance of 1.85 μm in consideration of a change in the critical line width CD (one side ± 0.35 μm) of the pixel electrode 190 in the contact area of the center of the contact pixel. The finger pattern 192 of 190 may be shorted. That is, the pixel electrode 190 is formed such that the finger pattern 192 is short-circuited at positions 1.85 um away from the first contact hole 155 to the upper side and the lower side.

이와 같이, 제2 보호층(180)과 상기 픽셀 전극(190)은 하나의 하프 톤 마스크(HTM: half tone mask)를 이용한 단일 마스크 공정을 통해 동시에 형성될 수 있다.As such, the second passivation layer 180 and the pixel electrode 190 may be simultaneously formed through a single mask process using one half tone mask (HTM).

상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크를 이용하여 제2 보호층(PAS2)과 픽셀 전극을 동시에 형성할 때, 리프트 오프(lift off) 공정에 의해 컨택 픽셀의 중앙부에서 픽셀 전극이 유실되는 것을 방지할 수 있다.The liquid crystal display according to the exemplary embodiment of the present invention and a manufacturing method thereof according to the present invention provide a contact pixel by a lift off process when simultaneously forming the second passivation layer PAS2 and the pixel electrode using a halftone mask. It is possible to prevent the pixel electrode from being lost at the central portion of the.

상술한 본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 하프톤 마스크를 이용한 단일 마스크 공정으로 제2 보호층(PAS2)과 픽셀 전극을 동시에 형성하여 제조 효율을 높일 수 있다.The liquid crystal display according to the exemplary embodiment of the present invention and a method of manufacturing the same may increase the manufacturing efficiency by simultaneously forming the second passivation layer PAS2 and the pixel electrode in a single mask process using a halftone mask.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 리프트 오프 공정에 의해 컨택홀 내에 형성되는 픽셀 전극의 유실에 따른 문제점을 발생을 방지할 수 있다.The liquid crystal display according to an exemplary embodiment of the present invention and a method of manufacturing the same may prevent a problem caused by loss of pixel electrodes formed in the contact hole by a lift-off process.

본 발명의 실시 예에 따른 액정 표시장치와 이의 제조방법은 인-셀 터치 타입 구조에서, X축 방향의 터치 전극이 연결되는 컨택 픽셀의 개구율 손실을 방지할 수 있다.The liquid crystal display according to an exemplary embodiment of the present invention and a method of manufacturing the same may prevent the aperture ratio of the contact pixel to which the touch electrode in the X-axis direction is connected in the in-cell touch type structure.

또한, 저온 다결정 실리콘(LTPS: Low Temperature Poly Silicon)을 적용하여 TFT를 형성함으로써, TFT의 구동 성능을 향상시킬 수 있다.In addition, by forming a TFT by applying Low Temperature Poly Silicon (LTPS), driving performance of the TFT can be improved.

본 발명이 속하는 기술분야의 당 업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다.It will be understood by those skilled in the art that the present invention can be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

110: 글래스 기판 120: 차광층
122: 버퍼층 130: 액티브
132: 소스 134: 드레인
136: 게이트 절연층 138: 게이트
140: 층간 절연층 142: 브리지 라인
145: 데이터 컨택 148: 컨택 메탈
150: 제1 보호층 155: 제1 컨택홀
160: 공통 전극 170: 제1 터치 센싱 라인
180: 제2 보호층 190: 픽셀 전극
195: 포토레지스트 200: 하프톤 마스크
210: 풀톤 영역 220: 하프톤 영역110: glass substrate 120: light shielding layer
122: buffer layer 130: active
132: source 134: drain
136: gate insulating layer 138: gate
140: interlayer insulating layer 142: bridge line
145: data contact 148: contact metal
150: first protective layer 155: first contact hole
160: common electrode 170: first touch sensing line
180: second protective layer 190: pixel electrode
195 photoresist 200 halftone mask
210: Fulton area 220: Halftone area

Claims (12)

TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치에 있어서,
교차하도록 형성되어 복수의 픽셀을 정의하는 복수의 게이트 라인과 복수의 데이터 라인;
상기 게이트 라인과 동일 레이어에 형성되고, 픽셀의 중앙부에서 X축 방향으로 가로지르도록 형성된 브리지 라인;
상기 브리지 라인을 덮도록 형성된 게이트 절연층 및 층간 절연층;
픽셀의 중앙부에서 상기 게이트 절연층과 상기 층간 절연을 관통하여 상기 브리지 라인과 컨택되도록 형성된 컨택 메탈;
상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 형성된 제1 보호층;
상기 제1 보호층의 일부가 제거되어 상기 컨택 메탈을 노출시키는 컨택홀;
상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 형성된 공통 전극;
인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 형성된 터치 센싱 라인;
상기 공통 전극 및 터치 센싱 라인을 덮도록 형성된 제2 보호층; 및
상기 제2 보호층 상에서 복수의 핑거 패턴을 포함하도록 형성된 픽셀 전극을 포함하고,
상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성된 것을 특징으로 하는 액정 표시장치.In a liquid crystal display device using a common electrode formed on a TFT array substrate as a touch electrode,
A plurality of gate lines and a plurality of data lines formed to intersect to define a plurality of pixels;
A bridge line formed on the same layer as the gate line and formed to cross in the X-axis direction at the center of the pixel;
A gate insulating layer and an interlayer insulating layer formed to cover the bridge line;
A contact metal formed to contact the bridge line through the gate insulating layer and the interlayer insulating layer at a central portion of the pixel;
A first protective layer formed to cover the and interlayer insulating layers and the contact metal;
A contact hole exposing a portion of the first protective layer to expose the contact metal;
A common electrode formed on the first passivation layer and connected to the bridge line in the contact hole;
A touch sensing line formed on the common electrode to connect the common electrodes formed on the adjacent pixels;
A second protective layer formed to cover the common electrode and the touch sensing line; And
A pixel electrode formed to include a plurality of finger patterns on the second passivation layer,
And a finger pattern of the pixel electrode is short-circuited in a contact region where the bridge line and the common electrode are connected. 제 1 항에 있어서,
상기 컨택 영역에 형성된 픽셀 전극의 핑거 패턴은 상기 컨택홀과 일정 간격을 두고 단락되도록 형성된 것을 특징으로 하는 액정 표시장치.The method of claim 1,
The finger pattern of the pixel electrode formed in the contact region is formed to be shorted at a predetermined interval from the contact hole. 제 1 항에 있어서,
상기 제1 컨택홀의 상하부와 1.85um의 간격을 두고 이격되도록 상기 픽셀 전극의 핑거 패턴이 단락된 것을 특징으로 하는 액정 표시장치.The method of claim 1,
And a finger pattern of the pixel electrode is short-circuited so as to be spaced apart from the upper and lower parts of the first contact hole by a distance of 1.85 um. 제 1 항에 있어서,
인접한 픽셀들에 형성된 공통 전극들 상기 터치 센싱 라인에 의해 연결되어, 표시 기간에는 픽셀에 공통 전압을 공급하도록 기능하고, 비 표시 기간에는 터치 전극으로 기능하는 것을 특징으로 하는 액정 표시장치.The method of claim 1,
Common electrodes formed on adjacent pixels connected by the touch sensing line to supply a common voltage to the pixels in a display period, and to function as touch electrodes in a non-display period. 제 4 항에 있어서,
상기 터치 전극은 X축 방향의 터치 위치의 검출을 위한 로우 터치 전극들과 Y축 방향의 터치 위치의 검출을 위한 컬럼 터치 전극들로 구성되고,
인접한 로우 터치 전극들은 상기 브리지 라인에 의해 상기 컬럼 터치 전극을 회피하여 X축 방향으로 연결되는 것을 특징으로 하는 액정 표시장치.The method of claim 4, wherein
The touch electrode is composed of low touch electrodes for detecting touch positions in the X-axis direction and column touch electrodes for detecting touch positions in the Y-axis direction,
Adjacent low touch electrodes are connected in an X-axis direction by the bridge line to avoid the column touch electrodes. TFT 어레이 기판에 형성된 공통 전극을 터치 전극으로 이용하는 액정 표시장치의 제조방법에 있어서,
글래스 기판 상에서 픽셀의 중앙부를 X축 방향으로 가로지르도록 브리지 라인을 형성하는 단계;
상기 브리지 라인을 덮도록 게이트 절연층 및 층간 절연층을 형성하는 단계;
픽셀의 중앙부에서 상기 게이트 절연층 및 상기 층간 절연층을 관통하여 상기 브리지 라인과 컨택되는 컨택 메탈을 형성하는 단계;
상기 및 층간 절연층 및 상기 컨택 메탈을 덮도록 제1 보호층을 형성하는 단계;
상기 제1 보호층의 일부를 제거하여 상기 컨택 메탈을 노출시키는 컨택홀을 형성하는 단계;
상기 제1 보호층 상부 및 상기 컨택홀 내에서 상기 브리지 라인과 접속되도록 공통 전극을 형성하는 단계;
인접한 픽셀들에 형성된 공통 전극들을 연결시키도록 공통 전극 상에 터치 센싱 라인을 형성하는 단계; 및
상기 공통 전극 및 터치 센싱 라인을 덮도록 제2 보호층을 형성함과 아울러, 상기 제2 보호층 상에 복수의 핑거 패턴을 포함하는 픽셀 전극을 형성하는 단계를 포함하고,
상기 브리지 라인과 상기 공통 전극이 접속되는 컨택 영역에서 상기 픽셀 전극의 핑거 패턴이 단락되도록 형성하는 것을 특징으로 하는 액정 표시장치의 제조방법.In the method of manufacturing a liquid crystal display device using a common electrode formed on a TFT array substrate as a touch electrode,
Forming a bridge line on the glass substrate to cross the central portion of the pixel in the X-axis direction;
Forming a gate insulating layer and an interlayer insulating layer to cover the bridge line;
Forming a contact metal contacting the bridge line through the gate insulating layer and the interlayer insulating layer at a central portion of the pixel;
Forming a first protective layer to cover the and interlayer insulating layers and the contact metal;
Removing a portion of the first protective layer to form a contact hole exposing the contact metal;
Forming a common electrode on the first passivation layer and in the contact hole to be connected to the bridge line;
Forming a touch sensing line on the common electrode to connect the common electrodes formed on adjacent pixels; And
Forming a second protective layer to cover the common electrode and the touch sensing line, and forming a pixel electrode including a plurality of finger patterns on the second protective layer;
And a finger pattern of the pixel electrode is short-circuited in a contact region where the bridge line and the common electrode are connected. 제 6 항에 있어서,
상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 제조 공정 중에 이용되는 하프톤 마스크의 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
The length of the finger pattern of the pixel electrode short-circuited is determined by the critical line width of the halftone mask used during the manufacturing process. 제 6 항에 있어서,
상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 픽셀 전극의 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
And a length at which the finger pattern of the pixel electrode is short-circuited is determined by a critical line width of the pixel electrode. 제 6 항에 있어서,
상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 상기 제2 보호층을 드라이 에칭하여 컨택홀을 형성하는 공정 시 포토레지스트의 임계선폭 바이어스에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
And a length at which a finger pattern of the pixel electrode is short-circuited is determined by a critical line width bias of a photoresist during the process of dry etching the second protective layer to form a contact hole. 제 1 항에 있어서,
상기 픽셀 전극의 핑거 패턴이 단락되는 길이는 전도성 투명 물질의 스퍼터링(sputtering) 공정 시, 포토레지스트 하부로 침투되는 전도성 투명 물질의 양에 따른 임계선폭에 의해 결정되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method of claim 1,
The length at which the finger pattern of the pixel electrode is short-circuited is determined by a critical line width according to the amount of the conductive transparent material penetrating into the lower portion of the photoresist during the sputtering process of the conductive transparent material. Way. 제 6 항에 있어서,
인접한 픽셀들에 형성된 공통 전극들 상기 터치 센싱 라인에 의해 연결되어, 표시 기간에는 픽셀에 공통 전압을 공급하도록 기능하고, 비 표시 기간에는 터치 전극으로 기능하는 것을 특징으로 하는 액정 표시장치의 제조방법.The method according to claim 6,
Common electrodes formed on adjacent pixels connected by the touch sensing line to supply a common voltage to pixels in a display period, and to function as touch electrodes in a non-display period. 제 11 항에 있어서,
상기 터치 전극은 X축 방향의 터치 위치의 검출을 위한 로우 터치 전극들과 Y축 방향의 터치 위치의 검출을 위한 컬럼 터치 전극들로 구성되고,
인접한 로우 터치 전극들은 상기 브리지 라인에 의해 상기 컬럼 터치 전극을 회피하여 X축 방향으로 연결되는 것을 특징으로 하는 액정 표시장치의 제조방법.The method of claim 11,
The touch electrode is composed of low touch electrodes for detecting touch positions in the X-axis direction and column touch electrodes for detecting touch positions in the Y-axis direction,
Adjacent low touch electrodes are connected in an X-axis direction by the bridge line to avoid the column touch electrodes.
KR1020110097758A 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same KR101885642B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110097758A KR101885642B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110097758A KR101885642B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130033827A true KR20130033827A (en) 2013-04-04
KR101885642B1 KR101885642B1 (en) 2018-08-07

Family

ID=48436126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110097758A KR101885642B1 (en) 2011-09-27 2011-09-27 Liquid crystal display device and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101885642B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036886A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Display Device
KR20160043218A (en) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 Method for manufacturing of liquid crystal display device
CN105867689A (en) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 Method for manufacturing touch control display substrate and array substrate of touch display device
US9496289B2 (en) 2014-07-25 2016-11-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9568790B2 (en) 2014-03-19 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region
CN108922893A (en) * 2018-04-24 2018-11-30 友达光电股份有限公司 pixel array substrate

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150036886A (en) * 2013-09-30 2015-04-08 엘지디스플레이 주식회사 Display Device
US9568790B2 (en) 2014-03-19 2017-02-14 Samsung Display Co., Ltd. Liquid crystal display having contact holes adjacently disposed in thin film transistor forming region
US9496289B2 (en) 2014-07-25 2016-11-15 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR20160043218A (en) * 2014-10-10 2016-04-21 엘지디스플레이 주식회사 Method for manufacturing of liquid crystal display device
CN105867689A (en) * 2016-04-07 2016-08-17 京东方科技集团股份有限公司 Method for manufacturing touch control display substrate and array substrate of touch display device
WO2017173714A1 (en) * 2016-04-07 2017-10-12 京东方科技集团股份有限公司 Touch display substrate and manufacturing method thereof
CN105867689B (en) * 2016-04-07 2018-06-05 京东方科技集团股份有限公司 A kind of production method of touch display substrate and the array substrate of touch control display apparatus
CN108922893A (en) * 2018-04-24 2018-11-30 友达光电股份有限公司 pixel array substrate
TWI676837B (en) * 2018-04-24 2019-11-11 友達光電股份有限公司 Pixel array substrate

Also Published As

Publication number Publication date
KR101885642B1 (en) 2018-08-07

Similar Documents

Publication Publication Date Title
US10437118B2 (en) Liquid crystal display device and method for manufacturing the same
KR101936773B1 (en) Method for manufacturing liquid crystal display device
KR101753802B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101749146B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
TWI452384B (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101608637B1 (en) Liquid crystal display device with a built-in touch screen and method for manufacturing the same
KR101887371B1 (en) Liquid crystal display device and method for manufacturing the same
KR101284287B1 (en) Liquid crystal display device and method for manufacturing the same
KR101284709B1 (en) Liquid crystal display device and method for manufacturing the same
KR20110075411A (en) Touch sensor in-cell type liquid crystal display device and method of fabricating the same
KR102059371B1 (en) Liquid crystal display device and method for manufacturing the same
CN102478737A (en) Liquid crystal display device and method for manufacturing the same
KR101885642B1 (en) Liquid crystal display device and method for manufacturing the same
KR102092844B1 (en) Liquid crystal display device and method of manufacturing the same
KR20110035531A (en) Liquid crystal display and fabricating method thereof
KR102044199B1 (en) Liquid crystal display device and method of manufacturing the same
KR101863153B1 (en) Liquid crystal display device and method for manufacturing the same
KR101943019B1 (en) Liquid crystal display device and method for manufacturing the same
KR101863148B1 (en) Liquid crystal display device and method for manufacturing the same
KR101946901B1 (en) Liquid crystal display apparatus and method for manufacturing the same
KR102272045B1 (en) Method for manufacturing of liquid crystal display device
KR102151441B1 (en) Liquid crystal display device and method of manufacturing the same
KR20150033239A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant