KR20100083541A - Capacitive load cell, method for fabricating the same and method for measuring the load - Google Patents

Capacitive load cell, method for fabricating the same and method for measuring the load Download PDF

Info

Publication number
KR20100083541A
KR20100083541A KR1020090002980A KR20090002980A KR20100083541A KR 20100083541 A KR20100083541 A KR 20100083541A KR 1020090002980 A KR1020090002980 A KR 1020090002980A KR 20090002980 A KR20090002980 A KR 20090002980A KR 20100083541 A KR20100083541 A KR 20100083541A
Authority
KR
South Korea
Prior art keywords
substrate
load cell
upper substrate
capacitive load
capacitor
Prior art date
Application number
KR1020090002980A
Other languages
Korean (ko)
Inventor
이정훈
김윤호
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020090002980A priority Critical patent/KR20100083541A/en
Publication of KR20100083541A publication Critical patent/KR20100083541A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01GWEIGHING
    • G01G19/00Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups
    • G01G19/02Weighing apparatus or methods adapted for special purposes not provided for in the preceding groups for weighing wheeled or rolling bodies, e.g. vehicles
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01GWEIGHING
    • G01G3/00Weighing apparatus characterised by the use of elastically-deformable members, e.g. spring balances
    • G01G3/12Weighing apparatus characterised by the use of elastically-deformable members, e.g. spring balances wherein the weighing element is in the form of a solid body stressed by pressure or tension during weighing
    • G01G3/14Weighing apparatus characterised by the use of elastically-deformable members, e.g. spring balances wherein the weighing element is in the form of a solid body stressed by pressure or tension during weighing measuring variations of electrical resistance
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/20Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress
    • G01L1/22Measuring force or stress, in general by measuring variations in ohmic resistance of solid materials or of electrically-conductive fluids; by making use of electrokinetic cells, i.e. liquid-containing cells wherein an electrical potential is produced or varied upon the application of stress using resistance strain gauges

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A capacitance type load cell, a manufacturing method thereof, and a load gauging method using the same are provided to effectively shield an external stimulus by forming an upper electrode between pillars of an upper substrate. CONSTITUTION: A capacitance type load cell comprises an upper substrate(30) which includes pillars(30A) in which the shape changes according to the delivered load, a lower substrate(31) which supports the upper substrate, and a capacitor(33) which comprises the upper electrode and the lower electrode. The upper electrode is formed on the upper substrate among the adjacent pillar. The lower electrode is formed on the lower substrate while being corresponded to the upper electrode.

Description

정전용량형 로드 셀과 그 제조 방법 및 그를 이용한 하중 측정 방법{CAPACITIVE LOAD CELL, METHOD FOR FABRICATING THE SAME AND METHOD FOR MEASURING THE LOAD}CAPACITIVE LOAD CELL, METHOD FOR FABRICATING THE SAME AND METHOD FOR MEASURING THE LOAD}

본 발명은 정전용량형 로드 셀과 그 제조 방법 및 그를 이용한 하중 측정 방법에 관한 것으로, 보다 상세히는 외부 자극을 효율적으로 차단시킬 수 있는 정전용량형 로드 셀과 그 제조 방법 및 그를 이용한 하중 측정 방법에 관한 것이다.The present invention relates to a capacitive load cell, a method for manufacturing the same, and a load measuring method using the same, and more particularly, to a capacitive load cell, a method for manufacturing the same, and a load measuring method using the same. It is about.

본 발명은 교육과학기술부 및 서울대학교 산학협력단의 국가지정연구실사업의 일환으로 수행한 연구로부터 도출된 것이다[과제관리번호: R0A-2007-000-10051-0, 과제명: MEMS 및 RF 기술을 이용한 FORCE 센서 개발].The present invention is derived from a study conducted as part of the National Research Laboratory project of the Ministry of Education, Science and Technology and the Seoul National University Industry-Academic Cooperation Group. [Task Management No .: R0A-2007-000-10051-0, Task name: Using MEMS and RF technology FORCE sensor development].

로드 셀(load cell)은 하중의 변화를 전기적 신호로 변환시켜 출력하는 센서를 말하며, 일반적으로 탄성체의 변형을 스트레인 게이지(strain gage)에 의해 측정함으로써 하중을 측정하는 스트레인 게이지 방식의 로드 셀(strain guage load cell)이 사용된다.A load cell refers to a sensor that converts a load change into an electrical signal and outputs the load. Generally, a strain gauge type load cell that measures a load by measuring a deformation of an elastic body by a strain gage. guage load cell) is used.

여기서, 로드 셀은 탄성체의 변형 방식에 따라 필라형(pillar type), 밴딩형(bending type) 등으로 나누어진다. 필라형은 위에서 아래로 가해지는 하중에 따른 탄성체의 압축량을 측정하는 방식으로, 대용량의 로드 셀 제작에 적합하지만, 정밀도가 낮다는 문제점이 있다. 밴딩형(bending type)은 탄성체의 휘는 정도를 측정하는 방식으로, 정밀도가 높지만, 대용량의 로드 셀 제작이 어렵다는 문제점이 있다.Here, the load cell is divided into a pillar type, a bending type, and the like according to the deformation method of the elastic body. The pillar type is a method of measuring the compression amount of the elastic body according to the load applied from the top to the bottom, and is suitable for manufacturing a large load cell, but has a problem of low precision. Bending type (bending type) is a method of measuring the degree of bending of the elastic body, high precision, but there is a problem that it is difficult to manufacture a large capacity load cell.

"MEMS'99, Orlando, Florida, Jan, 17-21,1999"에 발표된 논문 "Quasi Monoliyhic Silicon Load Cell for Loads up to 1000kg with Insensitivity to Non-homogeneous Load Distributions"에 종래기술에 따른 로드 셀의 구조 및 제조 방법과 관련된 사항이 기재되어 있으며, 이를 참고하여, 이하, 종래기술에 따른 필라형 로드 셀의 구조, 제조 방법 및 그를 이용한 하중 측정 방법을 살펴보도록 한다.The structure of the load cell according to the prior art in the paper "Quasi Monoliyhic Silicon Load Cell for Loads up to 1000kg with Insensitivity to Non-homogeneous Load Distributions" published in "MEMS'99, Orlando, Florida, Jan, 17-21,1999." And the matter related to the manufacturing method is described, with reference to this, it will be described below, the structure of the pillar-shaped load cell according to the prior art, a manufacturing method and a load measuring method using the same.

도 1은 종래기술에 따른 필라형 로드 셀의 구조를 나타내는 사시도이다.1 is a perspective view showing the structure of a pillar-shaped load cell according to the prior art.

도시된 바와 같이, 로드 셀은 하중이 가해지는 상부기판(10) 및 상부기판(10)을 지지하는 하부기판(11)을 구비하며, 상부기판(10)과 하부기판(11) 사이에는 절연막(12)이 개재된다.As shown, the load cell has an upper substrate 10 to which a load is applied and a lower substrate 11 supporting the upper substrate 10, and an insulating film is formed between the upper substrate 10 and the lower substrate 11. 12) is interposed.

여기서, 상부기판(10)은 자신과 일체로 연결되어 형성된 복수개의 필라(10A)를 구비하는데, 복수개의 필라(10A)는 제1방향(I-I') 및 제1방향과 교차되는 제2방향(II-II')으로 배열된다.Here, the upper substrate 10 has a plurality of pillars (10A) formed integrally connected to the upper substrate 10, the plurality of pillars (10A) is a first direction (I-I ') and a second crossing the first direction Arranged in the direction II-II '.

또한, 인접한 필라(10A)들 사이에는 캐패시터(13)가 구비되는데, 이때, 상부기판(10) 전체가 캐패시터(13)의 상부전극으로 사용되며, 하부기판(11) 상에 형성된 도전 패턴이 하부 전극으로 사용된다.In addition, a capacitor 13 is provided between the adjacent pillars 10A. In this case, the entire upper substrate 10 is used as the upper electrode of the capacitor 13, and the conductive pattern formed on the lower substrate 11 is lowered. Used as an electrode.

또한, 하부기판(11)의 둘레에는 캐패시터(13)의 정전용량을 측정하기 위한 패드부(14)가 형성되며, 상부기판(10)은 패드부(14)을 노출시키기 위한 콘택 홀(15)을 구비한다. 즉, 로드 셀은 복수개의 필라(10A) 및 캐패시터(13)가 형성된 제1영역(A)과 패드부(14)가 형성된 제2영역(B)으로 이루어지며, 제1영역(A)과 제2영역(B)은 연결부(16)에 의해 연결된다. 여기서, 연결부는 스프링 등으로 이루어진다.In addition, a pad portion 14 for measuring the capacitance of the capacitor 13 is formed around the lower substrate 11, and the upper substrate 10 has a contact hole 15 for exposing the pad portion 14. It is provided. That is, the load cell includes a first region A in which the plurality of pillars 10A and the capacitor 13 are formed, and a second region B in which the pad portion 14 is formed, and the first region A and the first region. The two regions B are connected by the connecting portion 16. Here, the connecting portion is made of a spring or the like.

이와 같은 구조를 갖는 로드 셀의 하중 측정 원리를 살펴보면 다음과 같다. 먼저, 상부기판(10)에 하중이 가해지면, 그에 따라 필라(10A)가 압축되어 높이가 변화되고, 필라(10A)의 높이 변화에 따라 캐패시터(13)의 상부전극과 하부전극 간의 거리가 달라져 캐패시터(13)의 정전용량이 변화된다.Looking at the load measurement principle of the load cell having such a structure as follows. First, when a load is applied to the upper substrate 10, the pillar 10A is compressed and the height is changed accordingly, and the distance between the upper electrode and the lower electrode of the capacitor 13 varies according to the height change of the pillar 10A. The capacitance of the capacitor 13 is changed.

여기서, 하중에 따른 상부전극과 하부전극 간의 거리 변화는 아래의 수학식 1과 같이 표현될 수 있다. 여기서, △d는 상부전극과 하부전극 간의 거리 변화를 나타내고, F는 하중, Ap는 필라의 면적, np는 필라의 갯수, hp는 필라의 높이, Esi는 실리콘의 영률(Young's modulus)을 나타낸다.Here, the distance change between the upper electrode and the lower electrode according to the load may be expressed by Equation 1 below. Where Δd represents the change in distance between the upper electrode and the lower electrode, F is the load, Ap is the area of the pillar, n p is the number of pillars, h p is the pillar height, and E si is the Young's modulus of silicon. Indicates.

Figure 112009002389678-PAT00001
Figure 112009002389678-PAT00001

또한, 로드 셀의 정전용량은 아래의 수학식2와 같이 표현될 수 있다. 여기서, C는 로드 셀의 정전용량, ε0은 유전상수, Ae는 전극의 면적, d는 전극 간의 거리를 나타낸다.In addition, the capacitance of the load cell may be expressed as Equation 2 below. Where C is the capacitance of the load cell, ε 0 is the dielectric constant, Ae is the area of the electrode, and d is the distance between the electrodes.

Figure 112009002389678-PAT00002
Figure 112009002389678-PAT00002

이를 통해, 가해지는 하중이 증가할수록 상부전극과 하부전극 간의 거리가 감소하는 것을 알 수 있으며, 그에 따라 로드 셀의 정전용량이 증가하는 것을 알 수 있다. 따라서, 로드 셀의 정전용량을 측정하여 상부전극과 하부전극 간의 거리 변화를 측정하여 하중을 산출할 수 있으며, 변환 센서 예를 들어, AD7746를 이용하여 이를 디지털 신호로 처리할 수 있다.Through this, it can be seen that as the load applied increases, the distance between the upper electrode and the lower electrode decreases, thereby increasing the capacitance of the load cell. Therefore, the load can be calculated by measuring the change in distance between the upper electrode and the lower electrode by measuring the capacitance of the load cell, and it can be processed as a digital signal using a conversion sensor, for example, the AD7746.

도 2는 종래기술에 따른 로드 셀의 제조 공정을 설명하기 위한 공정 단면도로서, 도 1의 제1방향(I-I') 단면도를 나타낸다. 특히, 도 2b의 (a)는 공정 단면도를 나타내며, (b)는 (a)의 점선(III-III') 높이에서의 평면도를 나타낸다.FIG. 2 is a cross-sectional view illustrating a process of manufacturing a load cell according to the prior art, and illustrates a cross-sectional view of the first direction I-I ′ of FIG. 1. In particular, (a) of FIG. 2B shows a cross-sectional view of the process, and (b) shows a plan view at the height of the dotted line (III-III ') of (a).

도 2a에 도시된 바와 같이, 상부기판(20)의 상부 표면(U)의 필라예정영역이 돌출되도록, 상부 표면(U)을 식각하여 요철면을 형성한다. 여기서, 필라예정영역은 후속공정에 의해 상부기판(20)의 하부 표면(D)에 필라가 형성될 영역을 말한다. 이와 같이, 상부기판(20)의 상부 표면(U)의 필라예정영역을 돌출시킴으로써, 상부기판(20)에 가해지는 하중이 캐패시터로 전달되지 않고, 필라에만 집중되도록 할 수 있다.As shown in FIG. 2A, the upper surface U is etched to form an uneven surface so that the pillar scheduled region of the upper surface U of the upper substrate 20 protrudes. Here, the pillar scheduled region refers to a region where pillars are to be formed on the lower surface D of the upper substrate 20 by a subsequent process. As described above, by projecting the pillar scheduled region of the upper surface U of the upper substrate 20, the load applied to the upper substrate 20 may be concentrated on the pillar instead of being transferred to the capacitor.

도 2b에 도시된 바와 같이, 상부기판(20)의 하부 표면(D)의 필라예정영역 둘레를 소정 깊이 식각한다. 이로써, 제1방향(I-I') 및 제2방향(II-II')으로 배열되는 복수개의 필라(20A)가 형성된다. 이때, 인접한 필라(20A)들 사이의 상부기판 영역(20B)은 후속 공정에 의해 하부기판(21) 상에 형성된 하부전극과 인접하게 되어, 캐패시터를 형성하게 된다. As illustrated in FIG. 2B, a predetermined depth is etched around the pillar scheduled area of the lower surface D of the upper substrate 20. As a result, a plurality of pillars 20A arranged in the first direction I-I 'and the second direction II-II' are formed. At this time, the upper substrate region 20B between the adjacent pillars 20A is adjacent to the lower electrode formed on the lower substrate 21 by a subsequent process, thereby forming a capacitor.

또한, 상부기판(20)의 둘레에는 후속 공정에 의해 하부기판 상에 형성될 패드부의 위치에 대응하여 콘택홀을 형성한다. 여기서, 콘택홀의 형성은 필라(20A) 형성과 동시에 수행되는데, 콘택홀은 상부기판(20)을 관통하므로 식각 깊이가 깊다. 따라서, 콘택홀 형성을 위해 두 번의 DRIE 공정이 수행된다.In addition, a contact hole is formed around the upper substrate 20 in correspondence with the position of the pad portion to be formed on the lower substrate by a subsequent process. Here, the formation of the contact hole is performed simultaneously with the formation of the pillar 20A. The contact hole penetrates through the upper substrate 20 so that the etching depth is deep. Therefore, two DRIE processes are performed to form contact holes.

도 2c에 도시된 바와 같이, 하부기판(21)의 상부 표면(U)에서, 상부기판(20)의 필라(20A) 영역에 대응되는 영역이 돌출되도록, 상부 표면(U)을 식각한다. 즉, 상부기판(20)의 필라(20A)들 사이의 상부기판 영역(20B)에 대응되는 하부기판(21)의 영역을 식각하여 홈부를 형성한다.As shown in FIG. 2C, at the upper surface U of the lower substrate 21, the upper surface U is etched such that an area corresponding to the pillar 20A area of the upper substrate 20 protrudes. That is, the groove portion is formed by etching the region of the lower substrate 21 corresponding to the upper substrate region 20B between the pillars 20A of the upper substrate 20.

이어서, 산화 공정을 통해 결과물의 표면에 절연막(22)을 형성한 후, 홈부 내에 하부전극(23)을 형성한다. 이때, 하부기판(21)의 가장자리에는 하부전극(23) 대신에 패드부(24)를 형성한다.Subsequently, after the insulating film 22 is formed on the surface of the result through the oxidation process, the lower electrode 23 is formed in the groove portion. In this case, the pad portion 24 is formed at the edge of the lower substrate 21 instead of the lower electrode 23.

도 2d에 도시된 바와 같이, 상부기판(20)과 하부기판(21)을 본딩(bonding)시켜 로드 셀을 형성한다. 이때, 상부기판(20)의 필라(20A)와 하부기판(21)의 돌출부가 맞닿게 되며, 상부기판(20)의 필라(20A)들 사이 영역(20B)과 하부기판(21)의 하부전극(23)이 대응되는 위치에 놓이게 된다. 물론, 하부 전극(23)과 상부전극(20) 사이에는 유전막이 개재될 수 있으며, 필라(20A)의 압축에 따라 캐패시터의 정전용량이 변하게 된다. As shown in FIG. 2D, the upper substrate 20 and the lower substrate 21 are bonded to form a load cell. At this time, the pillars 20A of the upper substrate 20 and the protrusions of the lower substrate 21 come into contact with each other, and the area 20B between the pillars 20A of the upper substrate 20 and the lower electrode of the lower substrate 21 are in contact with each other. 23 is placed at the corresponding position. Of course, a dielectric film may be interposed between the lower electrode 23 and the upper electrode 20, and the capacitance of the capacitor changes according to the compression of the pillar 20A.

그러나, 전술한 바와 같은 종래기술에 따르면, 로드 셀의 구조 및 제조 공정에서 크게 세가지의 문제점이 발생하게 된다.However, according to the prior art as described above, three problems largely occur in the structure and manufacturing process of the load cell.

첫째, 상부기판(10,20) 전체를 캐패시터(13)의 상부전극으로 사용하기 때문에, 외부 자극에 의한 영향이 크다는 문제점이 발생한다. 물론, 로드 셀 외부에 쉴딩 케이스를 형성하여 외부 자극을 일부 차단하는 방안을 고려할 수 있지만, 상부기판(10,20) 전체가 상부전극으로 노출되어있기 때문에 외부 자극을 효율적으로 차단하는 데에는 한계가 있다.First, since the entire upper substrate 10, 20 is used as the upper electrode of the capacitor 13, there is a problem that the influence by the external stimulus is large. Of course, a shielding case may be formed outside the load cell to block some external magnetic poles. However, since the entire upper substrate 10 and 20 are exposed to the upper electrode, there is a limit to effectively blocking the external magnetic poles. .

둘째, 제1영역(A)과 제2영역(B)이 연결부(16)로 연결되어 있으나, 소정 크기 이상의 하중이 가해지는 경우, 연결부(16)가 움직이기 때문에, 구조적으로 불안정하다는 문제점이 있다. 특히, 연결부(16)가 스프링으로 이루어지는 경우, 스프링이 움직이거나 망가질 수 있으며, 그에 따라 측정 값에 오차가 발생하는 문제점이 있다.Second, although the first region A and the second region B are connected to the connecting portion 16, when a load of a predetermined size or more is applied, the connecting portion 16 moves, and thus there is a problem of structural instability. . In particular, when the connecting portion 16 is made of a spring, the spring may move or break, thereby causing an error in the measured value.

셋째, 정전용량형 로드셀은 캐패시터(13)의 정전용량을 측정하기 위한 패드부(14,24)를 구비하는데, 패드부(14,24)를 노출시키기 위해 콘택 홀(15,25)을 형성한다. 그러나, 콘택 홀(15,25) 형성시, 식각 깊이가 깊기 때문에 공정 상의 어려움이 있다. Third, the capacitive load cell has pad portions 14 and 24 for measuring the capacitance of the capacitor 13, and forms contact holes 15 and 25 to expose the pad portions 14 and 24. . However, when the contact holes 15 and 25 are formed, there is a process difficulty because the etching depth is deep.

이와 관련하여, 종래기술은 DRIE(Deep Reactive Ion Etching) 공정에 의해 상부기판(20)을 식각하여 콘택 홀(15,25)을 형성하는 방안을 제안하지만, 그에 따르면, 필라(10A,20A) 및 콘택 홀(15,25) 형성 공정에서 두 번의 DRIE 공정이 요구되기 때문에, 제조 단가가 증가하게되는 문제점이 있다.In this regard, the prior art proposes a method of forming the contact holes 15 and 25 by etching the upper substrate 20 by a Deep Reactive Ion Etching (DRIE) process, but accordingly, the pillars 10A and 20A and Since two DRIE processes are required in the process of forming the contact holes 15 and 25, there is a problem that the manufacturing cost increases.

본 발명은 상기 문제점을 해결하기 위해 제안된 것으로, 외부 자극을 효율적으로 차단하는데 적합한 정전용량형 로드 셀과 그 제조 방법 및 그를 이용한 하중 측정 방법을 제공하는 것을 목적으로 한다.The present invention has been proposed to solve the above problems, and an object of the present invention is to provide a capacitive load cell, a method for manufacturing the same, and a load measuring method using the same, which are suitable for effectively blocking external magnetic poles.

이러한 목적을 달성하기 위해 제안된 본 발명은 정전용량형 로드 셀에 있어서, 전달되는 하중에 따라 형상이 변하는 복수의 필라를 포함하는 상부기판; 상기 상부기판을 지지하는 하부기판; 및 인접한 상기 필라들 사이의 상기 상부기판 상에 형성된 상부전극 및 상기 상부전극 위치에 대응되어 상기 하부기판 상에 형성된 하부전극을 포함하는 캐패시터를 포함하는 것을 일 특징으로 한다.In order to achieve the above object, the present invention provides a capacitive load cell, comprising: an upper substrate including a plurality of pillars whose shape changes according to a load to be transmitted; A lower substrate supporting the upper substrate; And a capacitor including an upper electrode formed on the upper substrate between the adjacent pillars and a lower electrode formed on the lower substrate corresponding to the upper electrode position.

또한, 본 발명은 정전용량형 로드 셀 제조 방법에 있어서, 제1기판 상에 절연막을 형성하는 단계; 필라 예정 영역 사이의 상기 절연막 상에 상부전극을 형성하는 단계; 상기 상부전극이 형성된 결과물의 전체 구조 상에 유전막을 형성하는 단계; 상기 필라 예정 영역 둘레에 형성된 유전막, 절연막 및 제1기판을 제1깊이 식각하여 복수의 필라를 형성하는 단계; 제2기판의, 상기 제1기판에 형성된 상부전극의 위치에 대응되는 영역을 제2깊이 식각하여 홈부를 형성하는 단계; 상기 홈부 내에 하부전극을 형성하는 단계; 및 상기 제1기판및 제2기판을 접합하여 인접한 필 라들 사이에 형성된 캐패시터를 형성하는 단계를 포함하는 것을 다른 특징으로 한다.The present invention also provides a method of manufacturing a capacitive load cell, comprising: forming an insulating film on a first substrate; Forming an upper electrode on the insulating layer between the pillar predetermined regions; Forming a dielectric film on the entire structure of the resultant product in which the upper electrode is formed; Forming a plurality of pillars by first etching the dielectric layer, the insulating layer, and the first substrate formed around the pillar predetermined region; Forming a groove by etching a second depth of a region of the second substrate corresponding to the position of the upper electrode formed on the first substrate; Forming a lower electrode in the groove; And forming a capacitor formed between adjacent pillars by bonding the first substrate and the second substrate to each other.

또한, 본 발명은 정전용량형 로드 셀을 이용한 하중 측정 방법에 있어서, 전달되는 하중에 따라 형상이 변하는 복수의 필라를 포함하는 상부기판, 상기 상부기판을 지지하는 하부기판 및 상기 상부기판의 필라 사이의 상기 상부기판 상에 형성된 상부전극과 상기 상부전극 위치에 대응되어 상기 하부기판 상에 형성된 하부전극을 포함하는 캐패시터를 포함하는 로드 셀의 상기 상부기판에 하중을 가하는 단계; 상기 상부기판으로부터 전달되는 하중에 따른, 상기 필라의 압축 및 상기 상부기판의 휘어짐에 의해 상기 캐패시터의 정전용량이 변하는 단계; 및 상기 캐패시터의 정전용량 변화를 리드하여 상기 상부기판에 가해진 하중을 산출하는 단계를 포함하는 것을 다른 특징으로 한다.In addition, the present invention is a load measuring method using a capacitive load cell, the upper substrate comprising a plurality of pillars that change in shape depending on the load transmitted, between the lower substrate for supporting the upper substrate and the pillar of the upper substrate Applying a load to the upper substrate of the load cell, the capacitor including an upper electrode formed on the upper substrate of the upper substrate and a lower electrode formed on the lower substrate corresponding to the position of the upper electrode; Changing the capacitance of the capacitor by the compression of the pillar and the bending of the upper substrate according to the load transmitted from the upper substrate; And calculating a load applied to the upper substrate by reading a change in capacitance of the capacitor.

본 발명에 따르면, 상부기판의 인접한 필라들 사이에 상부 전극을 형성함으로써, 외부 자극을 효율적으로 차단하는데 적합한 정전용량형 로드 셀을 제공할 수 있다. 특히, 상부기판을 접지시킴으로써, 하중 측정시 외부 자극에 의한 오차를 최소화할 수 있다.According to the present invention, by forming an upper electrode between adjacent pillars of the upper substrate, it is possible to provide a capacitive load cell suitable for efficiently blocking external magnetic poles. In particular, by grounding the upper substrate, it is possible to minimize the error caused by the external stimulus when measuring the load.

또한, 로드 셀의 일측에 패드부를 형성함으로써 안정적인 구조의 로드 셀을 형성할 수 있는데, 특히, 상부기판의 일측을 절단하여 패드부를 노출시키므로 별도 의 콘택홀을 형성할 필요가 없다. 따라서, 로드 셀 제조시 DRIE 공정의 횟수를 줄여 로드 셀의 제조 단가를 감소시킬 수 있다.In addition, by forming a pad part on one side of the load cell, a load cell having a stable structure can be formed. In particular, since one side of the upper substrate is cut to expose the pad part, it is not necessary to form a separate contact hole. Accordingly, the manufacturing cost of the load cell can be reduced by reducing the number of DRIE processes in the load cell.

이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 과장될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.In the following, the most preferred embodiment of the present invention is described. In the drawings, thickness and spacing may be exaggerated for convenience of description. In describing the present invention, well-known structures irrelevant to the gist of the present invention may be omitted. In adding reference numerals to the components of each drawing, it should be noted that the same components as much as possible, even if displayed on different drawings.

도 3은 본 발명의 일 실시예에 따른 로드 셀의 구조를 나타내는 사시도이다.3 is a perspective view showing the structure of a load cell according to an embodiment of the present invention.

도시된 바와 같이, 로드 셀은 전달되는 하중에 따라 형상이 변하는 복수의 필라(30A)를 포함하는 상부기판(30), 상부기판(30)을 지지하는 하부기판(31) 및 인접한 필라(30A)들 사이의 상부기판(30) 상에 형성된 상부전극 및 상부전극 위치에 대응되어 하부기판(31) 상에 형성된 하부전극을 포함하는 캐패시터(33)를 포함한다. 여기서, 상부기판(30)과 하부기판(31) 사이에는 절연막(미도시됨)이 개재될 수 있다.As shown in the drawing, the load cell includes an upper substrate 30 including a plurality of pillars 30A, the shape of which changes in accordance with a transmitted load, a lower substrate 31 supporting the upper substrate 30, and an adjacent pillar 30A. And a capacitor 33 including an upper electrode formed on the upper substrate 30 between the two substrates and a lower electrode formed on the lower substrate 31 corresponding to the upper electrode position. Here, an insulating film (not shown) may be interposed between the upper substrate 30 and the lower substrate 31.

상부기판(30)은 자신과 일체로 연결되어 형성된 복수개의 필라(30A)를 구비하는데, 필라(30A)는 상부기판(30)을 통해 가해지는 하중에 따라 압축되어 높이가 변화되며, 그에 따라 캐패시터(33)의 정전용량을 변화시킨다. 이때, 복수개의 필 라(30A)는 제1방향(I-I') 및 제1방향과 교차되는 제2방향(II-II')으로 배열된다.The upper substrate 30 has a plurality of pillars 30A formed integrally connected to itself, and the pillars 30A are compressed in accordance with the load applied through the upper substrate 30 to change the height, and thus the capacitor The capacitance of 33 is changed. In this case, the plurality of pillars 30A are arranged in the first direction I-I 'and in the second direction II-II' crossing the first direction.

여기서, 인접한 필라(30A) 들 사이의 상부기판(30) 상에 형성된 상부전극은 상부기판(30)과 상부전극 사이에 개재된 절연막에 의해 상부기판(30)과 전기적으로 분리된다. Here, the upper electrode formed on the upper substrate 30 between the adjacent pillars 30A is electrically separated from the upper substrate 30 by an insulating film interposed between the upper substrate 30 and the upper electrode.

이때, 상부기판(30)을 접지시키는 것이 바람직하며, 상부기판(30)의 일측은 소정 폭 절단되어 패드부(34)를 노출시키는 것이 바람직하다.At this time, the upper substrate 30 is preferably grounded, and one side of the upper substrate 30 is preferably cut to a predetermined width to expose the pad 34.

하부기판(31)은 상부전극의 위치에 대응되는 영역을 식각하여 형성된 홈부를 구비하며, 홈부 내에 하부전극이 구비된다. 또한, 하부기판(31)의 일측에는 캐패시터(33)의 정전용량을 측정하기 위한 패드부(35)가 구비된다.The lower substrate 31 has a groove formed by etching an area corresponding to the position of the upper electrode, and the lower electrode is provided in the groove. In addition, one side of the lower substrate 31 is provided with a pad portion 35 for measuring the capacitance of the capacitor 33.

캐패시터(33)는 부하 전달시, 필라(30A)의 압축 및 상부기판(30)의 휨 정도에 따라 정전용량이 변화되며, 이러한 캐패시터(33)의 정전용량 변화를 패드부(34)를 이용하여 측정함으로써 하중을 산출할 수 있다. The capacitance of the capacitor 33 is changed according to the compression of the pillar 30A and the degree of warpage of the upper substrate 30 when the load is transferred. The capacitance of the capacitor 33 is changed using the pad part 34. The load can be calculated by measuring.

여기서, 캐패시터(33)는 상부기판(30)에 가해지는 하중에 따른 필라의 변형이 큰 영역에 형성되는 것이 바람직하며, 특히, 정전용량형 로드 셀의 중심부에 형성되는 것이 더욱 바람직하다.Here, the capacitor 33 is preferably formed in a region where the deformation of the pillar according to the load applied to the upper substrate 30 is large, and particularly preferably in the center of the capacitive load cell.

이와 같이, 상부기판(30)과 전기적으로 분리된 상부전극을 형성함으로써, 종래에 비해 효율적으로 외부 자극을 차단할 수 있으며, 별도의 쉴딩 케이스를 제작할 필요가 없다. 특히, 상부기판(30)을 접지시킴으로써, 더욱 효율적으로 외부 자극을 차단할 수 있다.Thus, by forming the upper electrode electrically separated from the upper substrate 30, it is possible to block the external magnetic poles more efficiently than in the prior art, it is not necessary to manufacture a separate shielding case. In particular, by grounding the upper substrate 30, it is possible to block the external magnetic pole more efficiently.

또한, 상부기판(30)의 상부면이 요철없이 평평하게 형성되므로, 가해지는 하중에 따라, 상부기판(30)은 압축 및 휘어지게 된다. 즉, 하중이 가해지면, 필라(30A)가 압축되고, 상부기판(30)이 휘어지게 되므로, 압축 및 휨 정도를 모두 반영한 캐패시터(33)의 전정용량을 측정할 수 있다. 이와 같이, 압축과 휨 정도를 모두 고려함으로써, 종래의 로드 셀에 비해 하중을 보다 정밀하게 측정할 수 있다.In addition, since the upper surface of the upper substrate 30 is formed flat without unevenness, according to the load applied, the upper substrate 30 is compressed and bent. That is, when a load is applied, the pillar 30A is compressed and the upper substrate 30 is bent, so that the total capacitance of the capacitor 33 reflecting both the degree of compression and bending can be measured. Thus, by considering both the degree of compression and the deflection, the load can be measured more precisely than in the conventional load cell.

또한, 하부기판(31)의 일측에는 캐패시터(33)의 정전용량을 측정하기 위한 패드부(34)가 형성되며, 상부기판(30)의 일측(35)은 절단되어 패드부(34)를 노출시킨다. 이와같이, 상부기판(30)의 일측(35)을 절단하여 패드부(34)를 노출시킴으로써, 종래와 달리 별도의 콘택홀 공정을 수행할 필요가 없으며, 연결부를 포함하지 않으므로 안정적인 구조의 로드 셀을 형성할 수 있다.In addition, a pad portion 34 for measuring the capacitance of the capacitor 33 is formed at one side of the lower substrate 31, and one side 35 of the upper substrate 30 is cut to expose the pad portion 34. Let's do it. In this way, by cutting the one side 35 of the upper substrate 30 to expose the pad 34, there is no need to perform a separate contact hole process, unlike the prior art, it does not include a connection portion load cell of a stable structure Can be formed.

도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 로드 셀의 제조 공정을 설명하기 위한 공정 단면도로서, 도 3의 제1방향(II-II') 단면도를 나타낸다. 여기서, 제1기판(40)은 앞서 도 3에서 설명한 상부기판(30)에 대응되며, 제2기판(44)는 하부기판(31)에 대응된다.4A to 4F are cross-sectional views illustrating a process of manufacturing a load cell according to an exemplary embodiment of the present invention, and show cross-sectional views in a first direction II-II ′ of FIG. 3. Here, the first substrate 40 corresponds to the upper substrate 30 described above with reference to FIG. 3, and the second substrate 44 corresponds to the lower substrate 31.

도 4a에 도시된 바와 같이, 산화공정을 통해, 제1기판(40)의 표면에 절연막(41)을 형성한다. 여기서, 절연막(41)은 후속 공정에 의해 형성되는 상부전극과 제1기판(40)을 전기적으로 분리시키기 위한 것으로서, 산화막 또는 질화막으로 이루어지는 것이 바람직하며, 습식 산화 공정에 의해 500 내지 1500Å의 두께로 형성 되는 것이 바람직하다. 또한, 제1기판(40)은 실리콘으로 이루어지는 것이 바람직하다.As shown in FIG. 4A, an insulating film 41 is formed on the surface of the first substrate 40 through an oxidation process. Here, the insulating film 41 is for electrically separating the upper electrode and the first substrate 40 formed by a subsequent process, preferably made of an oxide film or a nitride film, and has a thickness of 500 to 1500 kPa by a wet oxidation process. It is preferable to be formed. In addition, the first substrate 40 is preferably made of silicon.

이어서, 절연막(41) 상에 도전막을 형성한 후, 형성된 도전막을 패터닝하여 필라예정영역(P) 사이의 절연막(41) 상에 상부전극(42)을 형성한다. Subsequently, after the conductive film is formed on the insulating film 41, the formed conductive film is patterned to form the upper electrode 42 on the insulating film 41 between the pillar regions P.

여기서, 도전막은 크롬(Cr) 또는 금(Au)으로 이루어지는 것이 바람직한데, 크롬(Cr)의 경우, 50 내지 100Å의 두께로 형성되는 것이 바람직하며, 금(Au)의 경우, 500 내지 1500Å의 두께로 형성되는 것이 바람직하다.Here, the conductive film is preferably made of chromium (Cr) or gold (Au), but in the case of chromium (Cr), it is preferably formed to a thickness of 50 to 100 kPa, and in the case of gold (Au), the thickness of 500 to 1500 kPa It is preferable to form.

또한, 도전막 형성 공정은 전자총 증발기(E-gun evaporator)를 이용하여 수행되는 것이 바람직하다.In addition, the conductive film forming process is preferably performed using an E-gun evaporator.

이어서, 상부전극(42)이 형성된 결과물의 전체 구조 상에 캐패시터용 유전막(43)을 형성한다. 여기서, 캐패시터용 유전막(43)은 산화막으로 이루어지는 것이 바람직하며, 유전막(43) 형성 공정은 플라즈마화학기상증착법(Plasma Enhanced Chemical Vapor Deposition; PECVD) 공정에 의해 수행되는 것이 바람직하다. Subsequently, a capacitor dielectric film 43 is formed on the entire structure of the resultant product in which the upper electrode 42 is formed. Here, the capacitor dielectric film 43 is preferably formed of an oxide film, and the dielectric film 43 forming process is preferably performed by a plasma enhanced chemical vapor deposition (PECVD) process.

도 4b에 도시된 바와 같이, 캐패시터용 유전막(43) 상에 상부전극(42)을 덮는 제1마스크 패턴(미도시됨)을 형성한 후, 제1마스크 패턴을 식각 베리어로 캐패시터용 유전막(43) 및 절연막(41)을 식각하여 제1기판(40)의 필라예정영역(P)을 노출시킨다.As shown in FIG. 4B, after the first mask pattern (not shown) covering the upper electrode 42 is formed on the capacitor dielectric layer 43, the dielectric layer 43 for the capacitor is used as an etch barrier. ) And the insulating layer 41 are etched to expose the pillar scheduled region P of the first substrate 40.

도 4c에 도시된 바와 같이, 이어서, 필라예정영역(P) 둘레를 제1깊이(d1) 식각하여 제1방향(I-I') 및 제2방향(II-II')으로 배열되는 복수개의 필라(40A)를 형성한다. 여기서, 제1깊이(d1)는 100 내지 400μm인 것이 바람직하며, 식각 공정은 DRIE(Deep Reactive Ion Etching) 공정에 의해 수행되는 것이 바람직하다.As shown in FIG. 4C, a plurality of arrayed portions in the first direction I-I 'and the second direction II-II' are etched by etching the first depth d1 around the pillar scheduled region P. Referring to FIG. The pillar 40A is formed. Here, the first depth d1 is preferably 100 to 400 μm, and the etching process is preferably performed by a deep reactive ion etching (DRIE) process.

이때, 상부전극(42) 및 필라예정영역(P)을 덮는 제2마스크 패턴(미도시됨)을 형성한 후, 제2마스크 패턴을 식각 베리어로 제1기판(40)을 제1깊이(d1)로 식각함으로써, 복수의 필라(30A)를 형성할 수 있다. 특히, 필라예정영역(P)의 둘레 식각시, 제2기판(44)의 패드부예정영역(PAD)의 경계를 함께 식각하는 것이 바람직하다.In this case, after forming a second mask pattern (not shown) covering the upper electrode 42 and the pillar region P, the first substrate 40 is formed as an etch barrier using the second mask pattern as a first depth d1. By etching with), a plurality of pillars 30A can be formed. In particular, when the peripheral area of the pillar scheduled area P is etched, the boundary of the pad part scheduled area PAD of the second substrate 44 may be etched together.

도 4d에 도시된 바와 같이, 제1기판(40)에 형성된 상부전극(42)의 위치에 대응되는 제2기판(44)의 영역을 제2깊이(d2)로 식각하여 홈부를 형성한다. 여기서, 제2기판(44)은 실리콘 또는 유리로 이루어지는 것이 바람직하며, 예를 들어, 제1기판(40)이 실리콘으로 이루어지고, 제2기판(44)이 실리콘으로 이루어지는 경우에는, 제1기판(40)과 제2기판(44) 사이에는 절연막이 개재되는 것이 더욱 바람직하다.As shown in FIG. 4D, a groove is formed by etching the region of the second substrate 44 corresponding to the position of the upper electrode 42 formed on the first substrate 40 to the second depth d2. Here, the second substrate 44 is preferably made of silicon or glass. For example, when the first substrate 40 is made of silicon and the second substrate 44 is made of silicon, the first substrate is made of silicon. More preferably, an insulating film is interposed between the 40 and the second substrate 44.

이때, 제2깊이(d2)은 제1깊이(d1)보다 작은 값을 갖는 것이 바람직하며, 예를 들어, 제1깊이(d1)가 100 내지 400μm인 경우, 제2깊이(d2)는 1 내지 3μm인 것이 더욱 바람직하다.In this case, the second depth d2 preferably has a value smaller than the first depth d1. For example, when the first depth d1 is 100 μm to 400 μm, the second depth d2 is 1 μm. It is more preferable that it is 3 micrometers.

이어서, 홈부내에 하부전극(45)을 형성하는데, 홈부가 형성된 결과물의 전체 구조상에 도전막을 형성한 후, 형성된 도전막을 패터닝함으로써, 제1기판(40)에 형성된 상부전극(42)에 대응되는 위치에 하부전극(45)을 형성한다. 이때, 제2기판(44)의 일측에는 캐패시터의 정전용량을 측정하기 위한 패드부(46)가 형성된다. Subsequently, a lower electrode 45 is formed in the groove, and after forming a conductive film on the entire structure of the resultant groove formed thereon, patterning the formed conductive film corresponds to the upper electrode 42 formed on the first substrate 40. The lower electrode 45 is formed at the position. At this time, one side of the second substrate 44 is formed with a pad portion 46 for measuring the capacitance of the capacitor.

여기서, 도전막은 크롬(Cr) 또는 금(Au)으로 이루어지는 것이 바람직한데, 크롬(Cr)의 경우, 50 내지 100Å의 두께로 형성되는 것이 바람직하며, 금(Au)의 경우, 500 내지 1500Å의 두께로 형성되는 것이 바람직하다.Here, the conductive film is preferably made of chromium (Cr) or gold (Au), but in the case of chromium (Cr), it is preferably formed to a thickness of 50 to 100 kPa, and in the case of gold (Au), the thickness of 500 to 1500 kPa It is preferable to form.

또한, 도전막 형성 공정은 전자총 증발기(E-gun evaporator)를 이용하여 수행되는 것이 바람직하다.In addition, the conductive film forming process is preferably performed using an E-gun evaporator.

도 4e에 도시된 바와 같이, 제1기판(40) 및 제2기판(44)을 본딩(bonding)시켜 인접한 필라(40A)들 사이에 캐패시터(47)를 형성한다. 예를 들어, 제1기판(40)이 실리콘으로 이루어지고, 제2기판(44)이 유리로 이루어지는 경우, 어노딕 본딩(anodic bonding)에 의해 제1기판(40)과 제2기판(44)을 본딩시킬 수 있으며, 이 밖에도 제1기판(40)과 제2기판(44)을 본딩시키는 공정은 당업자에게 주지자명한 사실이므로, 이에 관하여 상세한 설명은 생략하도록 하겠다.As shown in FIG. 4E, the first substrate 40 and the second substrate 44 are bonded to form a capacitor 47 between adjacent pillars 40A. For example, when the first substrate 40 is made of silicon and the second substrate 44 is made of glass, the first substrate 40 and the second substrate 44 are formed by anodic bonding. In addition, since the bonding process of bonding the first substrate 40 and the second substrate 44 is well known to those skilled in the art, a detailed description thereof will be omitted.

도 4f에 도시된 바와 같이, 패드부(46)의 경계 영역을 절단하여 제2기판(44)의 패드부(46)를 노출시킨다. 이때, 경계 영역은 앞서 필라(40A) 형성시 제1깊이(d1) 식각되었으므로, 블레이드 공정에 의해 용이하게 절단할 수 있다. 따라서, 별도의 DRIE 공정을 수행할 필요가 없다. As shown in FIG. 4F, the boundary region of the pad portion 46 is cut to expose the pad portion 46 of the second substrate 44. In this case, since the boundary region is etched to the first depth d1 when the pillar 40A is formed, the boundary region may be easily cut by the blade process. Therefore, there is no need to perform a separate DRIE process.

이어서, 본 도면에는 도시되지 않았으나 제1기판(40)을 접지시키는 것이 바람직하다. 이를 통해, 하중 측정시, 외부 자극에 의한 오차를 최소화할 수 있다.Next, although not shown in the drawing, it is preferable to ground the first substrate 40. Through this, when measuring the load, it is possible to minimize the error caused by the external stimulus.

도 5는 본 발명의 일 실시예에 따른 정전용량형 로드 셀을 이용한 하중 측정 방법의 순서를 나타내는 순서도이다. 여기서, 정전용량형 로드 셀의 구조 및 제조 방법의 구체적인 사항은 앞서 도 3 내지 도 4e에서 설명한 바와 동일하다.5 is a flowchart illustrating a procedure of a load measuring method using a capacitive load cell according to an embodiment of the present invention. Here, specific details of the structure and manufacturing method of the capacitive load cell are the same as described above with reference to FIGS. 3 to 4E.

먼저, 앞서 설명한 바와 같이, 전달되는 하중에 따라 형상이 변하는 복수의 필라를 포함하는 상부기판(30,40), 상부기판(30,40)을 지지하는 하부기판(31,44) 및 상부기판(30,40)의 필라(30A,40A) 사이의 상부기판(30,40) 상에 형성된 상부전극(42)과 상부전극(42) 위치에 대응되어 하부기판(44) 상에 형성된 하부전극(45)을 포함하는 캐패시터(33,47)를 포함하는 로드 셀을 준비하고, 로드 셀의 상부기판(30,40) 상에 하중을 가한다(S510).First, as described above, the upper substrates 30 and 40 including a plurality of pillars whose shape changes according to the transmitted load, the lower substrates 31 and 44 supporting the upper substrates 30 and 40, and the upper substrate ( Lower electrodes 45 formed on the lower substrate 44 corresponding to positions of the upper electrodes 42 and the upper electrodes 42 formed on the upper substrates 30 and 40 between the pillars 30A and 40A of the 30 and 40. A load cell including the capacitors 33 and 47 including a) is prepared, and a load is applied on the upper substrates 30 and 40 of the load cell (S510).

이어서, 가해지는 하중에 따라 상부기판(30,40)이 변형된다(S520). 즉, 상부기판(30,40)으로부터 전달되는 하중에 따른, 필라(30A,40A)의 압축 및 상부기판(30,40)의 휘어짐에 의해 캐패시터의 상부전극(42)과 하부전극(45) 간의 거리가 감소하게 된다.Subsequently, the upper substrates 30 and 40 are deformed according to the applied load (S520). That is, the compression between the pillars 30A and 40A and the bending of the upper substrates 30 and 40 according to the load transmitted from the upper substrates 30 and 40 between the upper electrode 42 and the lower electrode 45 of the capacitor. The distance is reduced.

이어서, 상부전극(42)과 하부전극(45) 간의 거리 변화에 따라 캐패시터(33,47)의 정전용량이 변하게 된다(S530).Subsequently, the capacitances of the capacitors 33 and 47 change as the distance between the upper electrode 42 and the lower electrode 45 changes (S530).

이어서, 패드부(34,46)를 통해, 캐패시터(33,47)의 정전용량 변화를 측정하여(S540), 로드 셀에 가해진 하중을 산출한다(S550). Next, the capacitance changes of the capacitors 33 and 47 are measured through the pads 34 and 46 (S540), and the load applied to the load cell is calculated (S550).

이때, 필라(30A,40A)의 압축 및 상부기판(30,40)의 휘어짐이 모두 반영된 캐패시터(33,47)의 정전용량 변화를 측정하게 된다. 따라서, 동일한 하중을 가하는 경우, 종래의 로드 셀에 비해 캐패시터(33,47)의 정전용량 변화가 커진다. 다시 말해, 동일한 하중을 가하는 경우, 종래의 로드 셀에 비해 필라(30A,40A)의 높이 변화가 커지므로, 이를 통해, 종래에 비해 더욱 정밀한 단위로 하중을 산출할 수 있다.At this time, the capacitance changes of the capacitors 33 and 47 reflecting both the compression of the pillars 30A and 40A and the bending of the upper substrates 30 and 40 are measured. Therefore, when the same load is applied, the capacitance change of the capacitors 33 and 47 becomes larger than that of the conventional load cell. In other words, when the same load is applied, since the height change of the pillars 30A and 40A is larger than that of the conventional load cell, the load can be calculated in more precise units than in the prior art.

본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었 으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention has been specifically recorded in accordance with the above-described preferred embodiments, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

도 1은 종래기술에 따른 로드 셀의 구조를 나타내는 사시도.1 is a perspective view showing the structure of a load cell according to the prior art.

도 2a 내지 도 2d는 종래기술에 따른 로드 셀의 제조 공정을 설명하기 위한 공정 단면도.2A to 2D are cross-sectional views illustrating a manufacturing process of a load cell according to the prior art.

도 3은 본 발명의 일 실시예에 따른 로드 셀의 구조를 나타내는 사시도.Figure 3 is a perspective view showing the structure of a load cell according to an embodiment of the present invention.

도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 로드 셀의 제조 공정을 설명하기 위한 공정 단면도.4A to 4F are cross-sectional views illustrating a manufacturing process of a load cell according to an embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 정전용량형 로드 셀을 이용한 하중 측정 방법의 순서를 나타내는 순서도.5 is a flowchart illustrating a procedure of a load measuring method using a capacitive load cell according to an embodiment of the present invention.

[도면의 주요 부분에 대한 부호의 설명][Description of Symbols for Main Parts of Drawing]

30: 상부기판 30A: 필라30: upper substrate 30A: pillar

31:하부기판 33:캐패시터31: lower substrate 33: capacitor

34:패드부 34: Pad part

40:제1기판 40A: 필라40: first substrate 40A: pillar

41:절연막 42:상부전극41: insulating film 42: upper electrode

43:캐패시터용 유전막 44:제2기판43: dielectric film for capacitor 44: second substrate

45:하부전극 46:패드부45: lower electrode 46: pad portion

47:캐패시터47: Capacitor

Claims (21)

전달되는 하중에 따라 형상이 변하는 복수의 필라를 포함하는 상부기판;An upper substrate including a plurality of pillars whose shape changes in accordance with the transmitted load; 상기 상부기판을 지지하는 하부기판; 및A lower substrate supporting the upper substrate; And 인접한 상기 필라들 사이의 상기 상부기판 상에 형성된 상부전극 및 상기 상부전극 위치에 대응되어 상기 하부기판 상에 형성된 하부전극을 포함하는 캐패시터A capacitor comprising an upper electrode formed on the upper substrate between the adjacent pillars and a lower electrode formed on the lower substrate corresponding to the position of the upper electrode. 를 포함하는 정전용량형 로드 셀.Capacitive load cell comprising a. 제 1 항에 있어서,The method of claim 1, 상기 상부전극은,The upper electrode, 상기 상부기판과 상기 상부전극 사이에 개재된 절연막에 의해 상기 상부기판과 전기적으로 분리되는Electrically separated from the upper substrate by an insulating layer interposed between the upper substrate and the upper electrode. 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 상부기판은,The upper substrate is 접지된Grounded 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 상부기판은,The upper substrate is 평평한 상부 표면을 통해 부하를 전달받는Under load through a flat top surface 정전용량형 로드 셀.Capacitive load cell. 제 4 항에 있어서,The method of claim 4, wherein 상기 캐패시터는,The capacitor, 부하 전달시, 상기 필라의 압축 및 상기 상부기판의 휨 정도에 따라 정전용량이 변화되는During load transfer, the capacitance changes according to the compression of the pillar and the degree of bending of the upper substrate. 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 상부기판은,The upper substrate is 일측이 소정 폭 절단되어 상기 하부기판의 패드부를 노출시키는 One side is cut a predetermined width to expose the pad portion of the lower substrate 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 하부기판의 일측에 형성되는, 상기 캐패시터의 정전용량을 측정하기 위한 패드부A pad unit for measuring the capacitance of the capacitor formed on one side of the lower substrate 를 더 포함하는 정전용량형 로드 셀.Capacitive load cell further comprising. 제 1 항에 있어서,The method of claim 1, 상기 필라는,The pillar, 상기 상부기판의 필라 예정 영역 둘레를 소정 깊이 식각하여 형성된Formed by etching a predetermined depth around the pillar predetermined area of the upper substrate 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 하부기판은,The lower substrate, 상기 상부기판 상에 형성된 상부전극의 위치에 대응되는 영역을 식각하여 형성된 홈부를 포함하고, 상기 홈부 내에 상기 하부전극이 형성된And a groove formed by etching an area corresponding to the position of the upper electrode formed on the upper substrate, wherein the lower electrode is formed in the groove. 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 캐패시터는,The capacitor, 상기 상부 기판에 가해지는 부하에 따른 필라의 변형이 큰 영역에 형성되는Deformation of the pillar according to the load applied to the upper substrate is formed in a large region 정전용량형 로드 셀.Capacitive load cell. 제 10 항에 있어서,The method of claim 10, 상기 캐패시터는,The capacitor, 상기 정전용량형 로드 셀의 중심부에 형성되는Is formed in the center of the capacitive load cell 정전용량형 로드 셀.Capacitive load cell. 제 1 항에 있어서,The method of claim 1, 상기 상부기판은,The upper substrate is 실리콘으로 이루어지고,Made of silicone, 상기 하부기판은,The lower substrate, 실리콘 또는 유리로 이루어지는Made of silicone or glass 정전용량형 로드 셀.Capacitive load cell. 제1기판 상에 절연막을 형성하는 단계;Forming an insulating film on the first substrate; 필라 예정 영역 사이의 상기 절연막 상에 상부전극을 형성하는 단계;Forming an upper electrode on the insulating layer between the pillar predetermined regions; 상기 상부전극이 형성된 결과물의 전체 구조 상에 캐패시터용 유전막을 형성하는 단계;Forming a dielectric film for a capacitor on the entire structure of the resultant product in which the upper electrode is formed; 상기 필라 예정 영역 둘레에 형성된 상기 캐패시터용 유전막, 절연막 및 제1기판을 제1깊이 식각하여 복수의 필라를 형성하는 단계;Forming a plurality of pillars by first etching the capacitor dielectric layer, the insulating layer, and the first substrate formed around the pillar predetermined region; 제2기판의, 상기 제1기판에 형성된 상부전극의 위치에 대응되는 영역을 제2깊이 식각하여 홈부를 형성하는 단계;Forming a groove by etching a second depth of a region of the second substrate corresponding to the position of the upper electrode formed on the first substrate; 상기 홈부 내에 하부전극을 형성하는 단계; 및Forming a lower electrode in the groove; And 상기 제1기판및 제2기판을 접합하여 인접한 필라들 사이에 캐패시터를 형성하는 단계Bonding the first substrate and the second substrate to form a capacitor between adjacent pillars; 를 포함하는 정전용량형 로드 셀 제조 방법.Capacitive load cell manufacturing method comprising a. 제 13 항에 있어서,The method of claim 13, 상기 상부기판을 접지시키는 단계Grounding the upper substrate 를 더 포함하는 정전용량형 로드 셀 제조 방법.Capacitive load cell manufacturing method further comprising. 제 13 항에 있어서,The method of claim 13, 상기 캐패시터는,The capacitor, 하중 전달시, 상기 필라의 압축 및 상기 제1기판의 휨 정도에 따라 정전용량이 변화되는During load transfer, the capacitance changes according to the compression of the pillar and the degree of warpage of the first substrate. 정전용량형 로드 셀 제조 방법.Method of manufacturing a capacitive load cell. 제 13 항에 있어서,The method of claim 13, 상기 필라 형성 단계는,The pillar forming step, 상기 필라 예정 영역 둘레 식각시, 패드부의 경계 영역을 함께 식각하고,When etching around the pillar predetermined area, the boundary area of the pad part is etched together, 상기 캐패시터 형성 단계 후에,After the capacitor forming step, 식각된 상기 경계 영역을 절단하여 상기 제2기판의 패드부를 노출시키는 단계Cutting the etched boundary region to expose the pad portion of the second substrate; 를 더 포함하는 정전용량형 로드 셀 제조 방법.Capacitive load cell manufacturing method further comprising. 제 13 항에 있어서,The method of claim 13, 상기 제2깊이는 상기 제1깊이보다 작은 값을 갖는The second depth has a value smaller than the first depth 정전용량형 로드 셀 제조 방법.Method of manufacturing a capacitive load cell. 제 17 항에 있어서,The method of claim 17, 상기 제1깊이는,The first depth is, 100 내지 400μm이고,100 to 400 μm, 상기 제2깊이는,The second depth, 1 내지 3μm인1 to 3 μm 정전용량형 로드 셀 제조 방법.Method of manufacturing a capacitive load cell. 전달되는 하중에 따라 형상이 변하는 복수의 필라를 포함하는 상부기판, 상기 상부기판을 지지하는 하부기판 및 상기 상부기판의 필라 사이의 상기 상부기판 상에 형성된 상부전극과 상기 상부전극 위치에 대응되어 상기 하부기판 상에 형성된 하부전극을 포함하는 캐패시터를 포함하는 로드 셀의 상기 상부기판에 하중을 가하는 단계;An upper substrate including a plurality of pillars whose shape changes in accordance with a transmitted load, a lower substrate supporting the upper substrate, and an upper electrode formed on the upper substrate between the pillars of the upper substrate and the upper electrode positions Applying a load to the upper substrate of the load cell including a capacitor including a lower electrode formed on the lower substrate; 상기 상부기판에 전달되는 하중에 따른, 상기 필라의 압축 및 상기 상부기판의 휨 정도에 따라 상기 캐패시터의 정전용량이 변하는 단계; 및Changing the capacitance of the capacitor according to the compression of the pillar and the degree of bending of the upper substrate according to the load transmitted to the upper substrate; And 상기 캐패시터의 정전용량 변화를 리드하여 상기 상부기판에 가해진 하중을 산출하는 단계Calculating a load applied to the upper substrate by reading a change in capacitance of the capacitor; 를 포함하는 정전용량형 로드 셀을 이용한 부하 측정 방법.Load measurement method using a capacitive load cell comprising a. 제 19 항에 있어서,The method of claim 19, 상기 로드 셀은,The load cell, 상기 상부기판과 상기 상부전극 사이에 개재된 절연막에 의해 상기 상부기판과 상기 상부전극이 전기적으로 분리된The upper substrate and the upper electrode are electrically separated by an insulating layer interposed between the upper substrate and the upper electrode. 정전용량형 로드셀을 이용한 부하 측정 방법.Load measurement method using a capacitive load cell. 제 20 항에 있어서,The method of claim 20, 상기 로드 셀은,The load cell, 상기 상부기판이 접지된The upper substrate is grounded 정전용량형 로드 셀을 이용한 부하 측정 방법.Load measurement method using a capacitive load cell.
KR1020090002980A 2009-01-14 2009-01-14 Capacitive load cell, method for fabricating the same and method for measuring the load KR20100083541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090002980A KR20100083541A (en) 2009-01-14 2009-01-14 Capacitive load cell, method for fabricating the same and method for measuring the load

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090002980A KR20100083541A (en) 2009-01-14 2009-01-14 Capacitive load cell, method for fabricating the same and method for measuring the load

Publications (1)

Publication Number Publication Date
KR20100083541A true KR20100083541A (en) 2010-07-22

Family

ID=42643274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090002980A KR20100083541A (en) 2009-01-14 2009-01-14 Capacitive load cell, method for fabricating the same and method for measuring the load

Country Status (1)

Country Link
KR (1) KR20100083541A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475487B1 (en) * 2013-04-29 2014-12-24 성균관대학교산학협력단 Film sensor for measuring three-axis force
KR102060254B1 (en) * 2018-08-30 2019-12-27 한상열 Load Cell And Multi Load Cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101475487B1 (en) * 2013-04-29 2014-12-24 성균관대학교산학협력단 Film sensor for measuring three-axis force
KR102060254B1 (en) * 2018-08-30 2019-12-27 한상열 Load Cell And Multi Load Cell

Similar Documents

Publication Publication Date Title
US6651506B2 (en) Differential capacitive pressure sensor and fabricating method therefor
JP3114570B2 (en) Capacitive pressure sensor
KR101553786B1 (en) Capacitance type pressure sensor, method for manufacturing same, and input device
US7563692B2 (en) Microelectromechanical system pressure sensor and method for making and using
KR100908124B1 (en) Pressure sensor for measuring blood pressure and manufacturing method thereof
US7296476B2 (en) Microelectromechanical system pressure sensor and method for making and using
CN102667497B (en) Acceleration sensor
EP1780525B1 (en) Capacitive pressure sensor
KR102098434B1 (en) MEMS microphone and method of manufacturing the same
US7481113B2 (en) Semiconductor sensor with projection for preventing proof mass from sticking to cover plate
US8426931B2 (en) Semiconductor device and method of fabricating the semiconductor device
WO2019019783A1 (en) Wide-range high-precision double-film-integrated capacitive pressure sensor and preparation method therefor
CN107892268B (en) Pressure sensor and method for manufacturing the same
KR102163052B1 (en) Pressure sensor element and method for manufacturing same
CN109060229B (en) Capacitive pressure sensor and manufacturing method thereof
CN112492486B (en) Microphone chip, MEMS microphone and electronic device
CN112492487B (en) Microphone chip, MEMS microphone and electronic device
KR20100083541A (en) Capacitive load cell, method for fabricating the same and method for measuring the load
US8276449B2 (en) Acceleration sensor and method of manufacturing acceleration sensor
CN103175552A (en) Capacitive sensor, method for manufacturing the same, and multi-functional element having the same
KR20000028948A (en) Method for manufacturing an angular rate sensor
EP3534129B1 (en) Mems device
EP1788372B1 (en) Capacitive pressure sensor
CN112897448B (en) MEMS sensor, micro-electromechanical structure thereof and manufacturing method of micro-electromechanical structure
JP6812953B2 (en) Capacitive pressure sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application