KR20100071621A - Appearance inspecting method of semiconductor chip and its device - Google Patents
Appearance inspecting method of semiconductor chip and its device Download PDFInfo
- Publication number
- KR20100071621A KR20100071621A KR1020080130404A KR20080130404A KR20100071621A KR 20100071621 A KR20100071621 A KR 20100071621A KR 1020080130404 A KR1020080130404 A KR 1020080130404A KR 20080130404 A KR20080130404 A KR 20080130404A KR 20100071621 A KR20100071621 A KR 20100071621A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- chip
- stage
- line scan
- semiconductor chip
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8806—Specially adapted optical and illumination features
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
- G01N2021/8861—Determining coordinates of flaws
- G01N2021/8864—Mapping zones of defects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8854—Grading and classifying of flaws
- G01N2021/888—Marking defects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
- G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Pathology (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Immunology (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Signal Processing (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
본 발명은 반도체 칩 외관 검사 방법 및 그 장치에 관한 것으로써, 더욱 상세하게는 반도체 웨이퍼를 절단하여 생성된 칩의 불량여부를 검사하기 위해 라인스캔 카메라를 사용하여 다양한 불량종류에 따른 불량 칩을 고속으로 정확하게 검사하여 신뢰성을 향상함과 아울러 1,2차 스캔시 조명부의 광량을 다르게 하여 보다 정확한 검사가 가능하고, 상기 조명부를 경통과 별도구조로 설치하여 유지보수가 편리함은 물론 구조가 간단하여 제조비용이 절감되고 조명부에서 발생하는 열이 라인스캔 카메라에 영향을 주지 않는 반도체 칩 외관 검사 방법 및 그 장치에 관한 것이다.The present invention relates to a method and a device for inspecting the appearance of a semiconductor chip, and more particularly, to inspect defects of chips according to various types of defects using a line scan camera to inspect whether chips generated by cutting semiconductor wafers are defective. In addition, it improves reliability by precisely inspecting and also enables more accurate inspection by varying the light quantity of the lighting part during the 1st and 2nd scan. The present invention relates to a method and apparatus for inspecting the appearance of a semiconductor chip in which cost is reduced and heat generated in the lighting unit does not affect the line scan camera.
일반적으로 반도체 칩(LED용 반도체 칩을 포함하는 모든 반도체 칩을 통칭함)은 육면체의 형상으로 각기 다른 물질로 이루어진 다수의 층으로 이루어져 있으며, 최종적으로 전극 패드(pad)를 생성함으로써 제품이 완성된다.In general, a semiconductor chip (collectively, all semiconductor chips including a semiconductor chip for LEDs) has a hexahedral shape and is composed of a plurality of layers made of different materials, and finally, a product is completed by generating an electrode pad. .
칩의 제조과정 중에는 표면에 이물질이 침착되거나 스크래치 등이 발생할 수 있고, 전극 패드부의 형상 불량이나 에칭공정 불량등이 나타날 수도 있다.During the manufacturing process of the chip, foreign matter may be deposited on the surface, scratches may occur, and the shape of the electrode pad or the etching process may appear.
이러한 불량들은 외관검사를 통해 검출해 내게 되는데, 그 일예로, 에어리어 카메라(Area camera)를 통해 영상을 입력받아 칩의 불량을 검출해 내는 비전시스템 형태의 외관 검사장치가 있다. 이때, 영상의 연속적인 입력을 받기 위해 구동부의 움직임이 필수적으로 필요하고 그에 따라 카메라가 또렷한 영상을 입력받기 위한 대기시간도 필요하게 되었다.These defects are detected through an appearance inspection, for example, there is a vision system type appearance inspection apparatus that detects a chip defect by receiving an image through an area camera. At this time, the movement of the driving unit is essential to receive the continuous input of the image, and accordingly, the waiting time for the camera to input the clear image is required.
이로인해 검사시간에 있어서 3인치 웨이퍼의 칩들을 검사하는데 약 30분 이상의 시간이 소요되었고, 그 결과로 종래의 검사원에 의한 육안검사에 비해 고비용, 저효율이라는 결정적인 단점을 나타내게 되었으며, 결국에는 육안검사에 의한 검사가 주를 이루게 되었다.As a result, it took about 30 minutes or more to inspect the chips of the 3 inch wafer in the inspection time, and as a result, it showed a decisive disadvantage of high cost and low efficiency compared to the visual inspection by the conventional inspector. Examination was the main cause.
이러한 육안검사에 의한 칩 외관검사는 검사원의 판단에 전적으로 의지하는 것이기 때문에 검사결과에 대한 신뢰성이 떨어지며, 과검, 미검에 대한 완벽한 보증을 할 수 없는 문제가 있다.The chip appearance inspection by the visual inspection is completely dependent on the judgment of the inspector, so the reliability of the inspection result is low, and there is a problem in that it is not possible to completely guarantee the overcheck and the unchecked.
그리고, 상기 종래의 외관 검사장치는, 카메라를 통해 영상을 입력받을 수 있도록 조명을 사용하게 되는데, 즉, 수직조명이나 반사조명 또는 링조명을 이용한 경사조명 등이 사용되어 왔다.In addition, the conventional external appearance inspection apparatus uses illumination to receive an image through a camera, that is, inclined illumination using vertical illumination, reflection illumination, or ring illumination has been used.
이때, 반도체 칩의 불량의 종류에 따라 카메라에 입력되는 영상의 형태가 다양하므로 각 조명 방식을 모두 설치하여 각각 또는 동시 조사의 방법을 사용하기도 하였는데, 그 결과로 구조가 복잡해지고 비용이 증가함은 물론 조명에서 발생하는 열이 카메라에 안좋은 영향을 미치게 되는 문제가 있다.At this time, since the type of the image input to the camera varies depending on the type of defect of the semiconductor chip, each illumination method is installed to use each or simultaneous irradiation method, resulting in a complicated structure and an increase in cost. Of course, there is a problem that the heat generated from lighting adversely affects the camera.
이와 같이, 종래의 육안검사 뿐만아니라 외관 검사장치는 반도체 칩 외관의 불량을 검사하는데 있어서 시간이 많이 소요되고 정확성도 저하되는 문제가 있었다.As described above, the conventional visual inspection as well as the external appearance inspection apparatus takes a long time to inspect the defect of the external appearance of the semiconductor chip and has a problem in that the accuracy is also lowered.
상기한 종래의 문제점을 해결하기 위한 본 발명의 목적은 반도체 웨이퍼를 절단하여 생성된 칩의 불량여부를 검사하기 위해 라인스캔 카메라를 사용하여 다양한 불량종류에 따른 불량 칩을 고속으로 정확하게 검사하여 신뢰성을 향상함과 아울러 1,2차 스캔시 조명부의 광량을 다르게 하여 보다 정확한 검사가 가능하고, 상기 조명부를 경통과 별도구조로 설치하여 유지보수가 편리함은 물론 구조가 간단하여 제조비용이 절감되고 조명부에서 발생하는 열이 라인스캔 카메라에 영향을 주지 않는 반도체 칩 외관 검사 방법 및 그 장치를 제공하는데 있다.An object of the present invention for solving the above-mentioned problems is to use a line scan camera to check the defects of chips generated by cutting semiconductor wafers and to accurately inspect the defective chips according to various types of defects at high speed and reliability. In addition to the improvement, it is possible to inspect more precisely by varying the light quantity of the lighting part during the 1st and 2nd scan, and to install the lighting part separately from the barrel, so that the maintenance is convenient and the structure is simple, which reduces the manufacturing cost and The present invention provides a method and apparatus for inspecting the appearance of a semiconductor chip in which heat generated does not affect the line scan camera.
상기한 목적을 달성하기 위한 본 발명은 반도체 칩의 영상을 획득하여 칩의 불량 유무를 검사하는 반도체 칩 외관 검사 방법에 있어서, 웨이퍼를 로딩한 후, 각 칩의 배열이 X-Y 스테이지의 이송방향과 나란하도록 정렬하는 웨이퍼 정렬단계와, 상기 웨이퍼 정렬단계를 거친 후, 웨이퍼를 라인스캔 카메라(Line scan camera)와 조명부가 위치한 검사초기위치로 이동하는 웨이퍼 이동단계와, 상기 웨이퍼 이동단계를 거친 후, 상기 조명부를 온 시키고 상기 X-Y 스테이지를 통해 웨이퍼를 이동시키면서 웨이퍼로부터 반사되는 빛을 라인스캔 카메라로 스캔하는 1차 스캔단계와, 상기 스캔단계를 거친 후, 상기 라인스캔 카메라를 통해 스캔된 영상을 이용하여 각 칩의 불량 유무를 분석하는 영상 분석단계와, 상기 영상 분석단계를 거친 후, 불량 유무에 대한 분석결과를 맵데이터로 작성하는 불량칩 맵데이터 작성단계와, 상기 불량칩 맵데이터 작성단계를 거친 후, 웨이퍼의 기준위치를 삼고자 하는 복수개의 칩 위에 마킹을 실시하는 칩 마킹단계를 포함하여 이루어진 것을 특징으로 한다.The present invention for achieving the above object is a semiconductor chip appearance inspection method for acquiring an image of a semiconductor chip to inspect the chip defects, after loading the wafer, the arrangement of each chip is parallel to the transfer direction of the XY stage After the wafer sorting step, the wafer sorting step, and the wafer sorting step, the wafer moving step to move the wafer to the inspection initial position where the line scan camera and the lighting unit is located, and after the wafer moving step, The first scan step of scanning the light reflected from the wafer with the line scan camera while turning on the illumination unit and the XY stage, and after the scanning step, using the image scanned by the line scan camera Image analysis step of analyzing whether each chip is defective, and after the image analysis step, analysis for the presence of defects And a chip marking step of marking the chips as a map data, and a chip marking step of marking the plurality of chips to be used as reference positions of the wafer after the bad chip map data preparing step. It features.
또한, 반도체 칩의 영상을 획득하여 칩의 불량 유무를 검사하는 반도체 칩 외관 검사 장치에 있어서, 테이블의 상측에 X-Y 방향으로 이동하도록 설치되는 X-Y 스테이지와, 상기 X-Y 스테이지의 상측에 설치됨과 아울러 웨이퍼가 부착되어 있는 웨이퍼링을 고정하고 일정각도 회전시키는 회전 스테이지와, 상기 테이블의 상측에 설치됨과 아울러 상기 웨이퍼의 각 칩의 배열을 정렬하기 위한 영상을 촬영하도록 에어리어 카메라(Area camera)를 구비한 정렬부와, 상기 테이블의 상측에서 정렬부의 일측에 설치됨과 아울러 상기 웨이퍼에 빛을 조사하는 조명부 및 상기 웨이퍼로부터 반사되는 빛을 스캔하는 라인스캔 카메라(Line scan camera)를 구비한 스캔부와, 상기 조명부의 광량을 제어하는 조명제어부와, 상기 각 구성요소들을 제어함과 아울러 상기 라인스캔 카메라를 통해 스캔된 영상을 이용하여 양품과 불량품을 판별하여 맵데이터를 작성하는 제어부를 포함하여 이루어진 것을 특징으로 한다.In addition, in the semiconductor chip appearance inspection apparatus for acquiring an image of the semiconductor chip and inspecting whether the chip is defective, an XY stage provided to move in the XY direction on the upper side of the table, and an wafer on the upper side of the XY stage, Alignment unit provided with a rotating stage to fix the wafer ring attached and rotated at an angle, and an area camera installed on the table and photographing an image for aligning the arrangement of each chip of the wafer. And a scan unit installed at one side of the alignment unit at an upper side of the table and including an illumination unit for irradiating light onto the wafer and a line scan camera for scanning light reflected from the wafer, and the illumination unit. Lighting control unit for controlling the amount of light, and control the respective components as well as the line scan Via the camera to determine the non-defective product and a defective product by using a scan image it will be characterized by comprising a control unit for creating the map data.
본 발명은, 반도체 웨이퍼를 절단하여 생성된 칩의 불량여부를 검사하기 위해 라인스캔 카메라를 사용함으로써 다양한 불량종류에 따른 불량 칩을 고속으로 정확하게 검사하여 신뢰성이 향상된다.According to the present invention, by using a line scan camera to inspect whether a chip generated by cutting a semiconductor wafer is defective, reliability is improved by accurately inspecting a defective chip according to various types of defects at high speed.
또한, 웨이퍼를 1,2차에 걸쳐 스캔하되 각각 조명부의 광량을 다르게 하여 스캔함으로써 보다 정확한 검사가 가능하다.In addition, the wafer is scanned over one or two orders, but the scan is performed by varying the amount of light in the illumination unit, thereby enabling more accurate inspection.
그리고, 상기 조명부를 경통의 하측방향에 별도구조로 설치하여 유지보수가 편리함은 물론 구조가 간단하여 제조비용이 절감되고 조명부에서 발생하는 열이 라인스캔 카메라에 영향을 주지 않아 카메라의 오작동이나 고장이 방지된다.In addition, since the lighting unit is installed in a separate structure in the lower direction of the barrel, the maintenance is convenient, as well as the structure is simple, thereby reducing the manufacturing cost, and the heat generated from the lighting unit does not affect the line scan camera, thereby preventing malfunction or failure of the camera. Is prevented.
또한, 상기 조명부가 상기 경통의 하측에 별도 구조로 이격 설치되어 상기 웨이퍼와 가까운곳에 위치하므로 광손실을 최소화 할 수 있다.In addition, since the lighting unit is installed in a separate structure below the barrel to be located close to the wafer can minimize the light loss.
이하, 본 발명을 첨부된 도면을 참조하여 설명하면 다음과 같다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described with reference to the accompanying drawings.
도 1은 본 발명에 따른 반도체 칩 외관 검사 방법을 나타내는 블록도이고, 도 2는 본 발명에 따른 반도체 칩 외관 검사 장치를 나타내는 사시도이며, 도 3은 본 발명에 적용되는 웨이퍼가 웨이퍼링의 테이프면에 부착된 상태를 나타내는 사시도이고, 도 4는 본 발명에 따른 웨이퍼가 회전 스테이지에 고정된 상태에서 정렬되는 상태를 나타내는 사시도이며, 도 5는 본 발명에 따른 조명부의 빛이 웨이퍼에서 반사되어 라인스캔 카메라로 전달되는 상태를 나타내는 도면이고, 도 6은 본 발명에 따른 웨이퍼를 복수개의 구간으로 나누어서 스캔하는 과정을 나타내는 도면이며, 도 7은 본 발명에 따른 잉크마커를 통해 웨이퍼의 칩 위에 잉크마킹을 실시한 상태를 나타내는 사시도이고, 도 8a 및 도 8b는 양품칩과 불량칩의 그레이레벨 분포를 나타내는 도면이다.1 is a block diagram showing a semiconductor chip appearance inspection method according to the present invention, Figure 2 is a perspective view showing a semiconductor chip appearance inspection apparatus according to the present invention, Figure 3 is a tape surface of the wafer ring to be applied to the
먼저, 본 발명에 따른 반도체 칩 외관 검사 장치(1)는, LED용 반도체 칩(6)을 포함하는 모든 반도체 칩에서 발생할 수 있는 다양한 불량 유형에 따른 불량 칩을 고속으로 정확하게 검사할 수 있도록 한 장치로써, X-Y 스테이지(10)와, 회전 스테이지(20)와, 정렬부(30)와, 스캔부(40)와, 조명제어부(미도시)와, 제어부(미도시)를 포함하여 이루어진다.First, the
상기 X-Y 스테이지(10)는 일정면적을 갖는 테이블(2)의 상측에 설치되며, 리니어 모터(미도시)를 이용하여 X-Y 방향으로 이동하도록 되어 있다.The
이러한 상기 X-Y 스테이지(10)는 상기 스캔부(40)의 라인스캔 카메라(41)(Line scan camera)를 통한 스캔작업시 영상입력이 될 수 있도록 웨이퍼(5)를 일정속도로 유지하면서 이동시키게 된다.The XY
여기서, 상기 웨이퍼(5)의 각 반도체 칩(6)들은 테이프(8) 면에 부착되어 있으며, 상기 테이프(8)의 둘레는 웨이퍼링(7)에 의해 고정되어 있다.Here, each of the
또한, 상기 회전 스테이지(20)는 상기 X-Y 스테이지(10)의 상측에 설치됨과 아울러 작업자 또는 로봇으로부터 로딩되는 웨이퍼(5)가 부착되어 있는 웨이퍼링(7)를 고정하고 일정각도 회전시키게 된다.In addition, the
즉, 상기 회전 스테이지(20)는 로터리 스테이지 형태로써 스텝모터(미도시)를 이용하여 미세각도 회전가능하도록 되어 있다.That is, the
아울러, 상기 회전 스테이지(20)는 웨이퍼(5)(반도체 칩)가 테이프(8) 면에 부착된 상태의 웨이퍼링(7)을 진공흡착 방식으로 고정하도록 되어 있다.In addition, the
이와 같이, 웨이퍼(5)가 부착된 상태의 웨이퍼링(7)을 상기 회전 스테이지(20)에 진공흡착으로 고정하게 되면, 상기 웨이퍼(5)는 X-Y 스테이지(10)를 통해 X-Y 방향으로 이동할 수도 있고, 회전 스테이지(20)를 통해 회전도 가능하다.As such, when the
그리고, 상기 정렬부(30)는 상기 테이블(2)의 상측에 설치됨과 아울러 상기 웨이퍼(5)의 각 칩(6)의 배열을 정렬하기 위한 영상을 촬영하도록 에어리어 카메라(31)(Area camera)를 구비하고 있다.The
이때, 상기 에어리어 카메라(31)는 테이블(2)의 상측면에 고정 결합되는 지지프레임(33)을 통해 상기 회전 스테이지(20) 보다 높은 위치에 설치된다.At this time, the
물론, 상기 에어리어 카메라(31)를 통해 촬영된 영상을 작업자가 확인할 수 있도록 모니터(미도시)가 별도로 설치된다.Of course, a monitor (not shown) is separately installed so that an operator can check an image captured by the
따라서, 작업자는 상기 에어리어 카메라(31)를 이용하여 상기 회전 스테이지(20)에 고정되어 있는 웨이퍼(5)의 영상을 모니터를 통해 확인하면서 조이스틱(미도시)을 이용하여 좌,우,전,후 및 회전시켜 웨이퍼(5)의 각 칩(6) 배열이 X-Y 스테이지(10)의 이송방향과 나란하게 되도록 정렬하게 되는 것이다.Therefore, the operator checks the image of the
여기서, 상기 칩(6)의 배열을 정렬할 때 작업자가 직접 조이스틱을 이용하는 경우 뿐만아니라 상기 제어부가 각 스테이지(10,20)를 직접 제어하여 칩(6)의 배열을 자동으로 정렬하는 것도 가능하다.Here, in addition to the case in which the operator directly uses the joystick when arranging the arrangement of the
또한, 상기 정렬부(30)에는 상기 스캔부(40)의 라인스캔 카메라(41)를 통한 웨이퍼(5)의 전체 검사가 끝난 뒤 언로딩하기 전에 웨이퍼(5)의 기준위치를 설정하기 위해 복수개의 칩(6) 위에 잉크 마킹을 할 수 있도록 잉크마커(32)가 설치된다.In addition, the
상기 잉크마커(32)는 상기 에어리어 카메라(31)가 설치된 지지프레임(33)에 함께 설치되며 상,하방향으로 움직일 수 있게 되어 있다.The
이러한 상기 잉크마커(32)는 도 7과 같이, 웨이퍼(5)의 전체 칩(6) 중에서 기준위치를 삼고자 하는 3~4개의 칩(6) 위에 잉크 마킹을 하게 됨으로써, 불량칩을 배출하기 위해 별도의 불량칩 배출장치(미도시)로 운반시 외관 검사장치(1)에서의 위치 좌표를 그대로 재현할 수 있게 되는 것이다.As shown in FIG. 7, the
그리고, 상기 스캔부(40)는 상기 테이블(2)의 상측에서 정렬부(30)의 일측에 설치됨과 아울러 상기 웨이퍼(5)에 빛을 조사하는 조명부(45) 및 상기 웨이퍼(5)로부터 반사되는 빛을 스캔하는 라인스캔 카메라(41)를 구비한다.In addition, the
상기 라인스캔 카메라(41)는 상기 테이블(2)의 상측에 지지프레임(44)을 통해 일정높이에 설치되고, 상기 라인스캔 카메라(41)의 하부에는 고배율로 스캔할 수 있도록 하단에 렌즈(43)를 구비한 경통(42)이 설치된다.The
즉, 상기 지지프레임(44)에 상기 경통(42)이 수직방향으로 결합되고, 이때 상기 라인스캔 카메라(41)가 상기 경통(42)의 상단에 설치되는 것이다.That is, the
상기 렌즈(43)는 현미경광학계를 구현하는 3.5배의 고배율 렌즈(43)를 사용하는 것이 바람직하며, 상기 경통(42)은 라인스캔 카메라(41)와 렌즈(43)간의 일정거리를 유지시켜준다.Preferably, the
그리고, 상기 조명부(45)는 상기 지지프레임(44)에 지지됨과 아울러 상기 렌즈(43)의 수직방향 하측으로 일정간격 이격되어 설치된다. 즉, 본 발명에서는 상기 조명부(45)가 상기 경통(42)과는 별도의 구조로 경통(42)의 하측에 이격되게 설치되는 것이다.In addition, the
이처럼 상기 조명부(45)가 경통(42)과 별도의 구조로 설치됨으로써 유지보수가 편리함은 물론 조명부(45)에서 발산되는 열이 라인스캔 카메라(41)에 영향을 주지 않아 카메라(41)의 오작동이나 고장을 방지하게 된다.As such, the
아울러, 상기 조명부(45)가 상기 경통(42)의 하측에 별도 구조로 이격 설치되어 상기 웨이퍼(5)와 가까운곳에 위치하므로 광손실을 최소화 할 수 있다.In addition, since the
이러한 상기 조명부(45)는 상기 지지프레임(44)에 지지되게 설치됨과 아울러 내부가 비어있는 하우징(46)과, 상기 하우징(46)의 내부 일측에 설치되어 수평방향으로 빛을 조사하는 복수개의 LED(47)와, 상기 하우징(46)의 내부 타측에 경사지게 설치되되 상기 렌즈(43)의 수직방향으로 동일선상에 위치하여 상기 LED(47)로부터 조사되는 빛을 상기 웨이퍼(5)측으로 반사시킴과 동시에 상기 웨이퍼(5)로부터 반사되는 빛이 자신을 통과되게 하는 하프미러(47)와, 상기 하프미러(47)의 상,하측 방향과 대응하는 상기 하우징(46)의 상,하측면에 빛이 관통하도록 형성된 직사각 형태의 관통공(49)으로 이루어진다.The
즉, 상기 조명부(45)는 상기 라인스캔 카메라(41)를 통한 스캔시 반도체 칩(6)의 상이 보이도록 적절한 빛을 공급하게 되며, 이때 동축조명을 구현하기 위해 하프미러(47)를 사용한 것이다.That is, the
또한, 상기 LED(47)로는 백색 LED를 사용하는 것이 바람직하나 적색 LED나 다른 색상의 LED를 채용할 수도 있다.In addition, it is preferable to use a white LED as the
따라서, 상기 LED(47)로부터 공급되는 빛은 상기 하프미러(47)에서 반사되어 웨이퍼(5)에 조사되고, 이때 상기 웨이퍼(5)에서 반사된 빛이 상기 하프미러(47)를 통과하여 상기 경통(42)을 거친 후 라인스캔 카메라(41)에 전달되는 것이다.Accordingly, the light supplied from the
그리고, 상기 미도시한 조명제어부와 제어부는 외관 검사장치(1)의 각 구성요소들을 제어하는 역할을 하는 것으로써, 상기 조명제어부는 상기 조명부(45)의 광량을 제어하게 되고, 상기 제어부는 상기 각 구성요소(X-Y 스테이지(10), 회전 스테이지(20)(20), 정렬부(30), 스캔부(40) 등)들을 제어함과 아울러 상기 라인스캔 카메라(41)를 통해 스캔된 영상을 이용하여 양품과 불량품을 판별하여 맵데이터를 작성하게 된다.In addition, the lighting control unit and the control unit (not shown) serve to control the respective components of the
즉, 상기 제어부는 X-Y 스테이지(10)와 회전 스테이지(20)의 동작을 제어하여 상기 웨이퍼(5)를 일정속도로 유지하면서 이동시키므로 상기 라인스캔 카메라(41)가 웨이퍼(5)를 스캔할 수 있도록 하게 된다.That is, the controller controls the operations of the
또한, 상기 제어부는 상기 라인스캔 카메라(41)의 스캔 시작신호와 종료신호를 발생하여 카메라(41)를 제어함은 물론, 상기 라인스캔 카메라(41)를 통한 신호를 받아 영상을 만들고 메모리에 저장하며, 이후 저장된 영상을 가져와 칩(6)의 유무와 불량 유무 등을 분석하고, 분석결과는 임의의 배열형태로 만들어 각 웨이퍼(5)마다의 맵데이터로 저장하게 된다.In addition, the control unit generates a scan start signal and an end signal of the
상기 맵데이터에는 각 웨이퍼(5)의 번호, 반도체 칩(6)들의 좌표값, 칩(6) 유무, 불량 유무, 불량종류 등이 저장된다.The map data stores the number of each
이러한 맵데이터는 별도의 불량칩 배출장치(미도시)로 전송되어 불량칩 배출시 기준좌표로 사용된다.The map data is transmitted to a separate bad chip discharge device (not shown) and used as reference coordinates when the bad chip is discharged.
또한, 상기 제어부는 상기 각 구성요소들을 제어하여 웨이퍼(5)를 1차 스캔만 할 수도 있지만, 보다 정확한 검사를 위해 1,2차에 걸쳐 스캔하는 것이 바람직하다.In addition, the controller may control the respective components to perform only the first scan of the
이때, 상기 조명제어부는 상기 라인스캔 카메라(41)를 이용하여 웨이퍼(5)를 1,2차에 걸쳐 스캔할 경우, 1차 스캔시의 조명부(45) 광량과 2차 스캔시의 조명부(45) 광량을 상이하게 설정하게 된다.At this time, when the light control unit scans the
그 이유는 밝은 광량에서 보이는 결함이 있고 어두운 광량에서 보이는 결함이 있기 때문에 상기 라인스캔 카메라(41)를 이용하여 웨이퍼(5)를 스캔할 경우에는 1차 스캔시와 2차 스캔시의 조명부(45) 광량을 상이하게 설정함으로써 보다 정확한 검사가 가능하게 되는 것이다.The reason for this is that there is a defect visible in a bright light amount and a defect seen in a dark light amount. When the
일예로, 1차 스캔시 조명부(45)의 초기광량을 밝게 설정하였다면, 2차 스캔시에는 조명부(45)의 광량을 1차 스캔시의 광량보다 어둡게 재설정한 후 스캔하도록 하는 것이다.For example, when the initial light amount of the
상기한, 반도체 칩 외관 검사 장치(1)는, 먼저 작업자가 웨이퍼(5)가 부착되어 있는 웨이퍼링(7)을 상기 회전 스테이지(20) 위에 올려놓게 되면, 상기 회전 스테이지(20)의 진공흡착을 통해 웨이퍼링(7)이 고정된다.In the semiconductor chip
이후, 상기 X-Y 스테이지(10)가 이동하여 상기 회전 스테이지(20) 위에 고정된 웨이퍼(5)를 상기 정렬부(30)의 에어리어 카메라(31) 하부로 이동시킨다.Thereafter, the
이때, 작업자는 상기 에어리어 카메라(31)를 통한 웨이퍼(5)의 영상을 모니터로 확인하면서 조이스틱을 이용하여 X-Y 스테이지(10) 및 회전 스테이지(20)를 좌,우,전,후 및 회전 작동시켜 웨이퍼(5)의 각 칩(6)의 배열을 X-Y 스테이지(10)의 이송방향과 나란하게 정렬한다.At this time, the operator checks the image of the
상기 웨이퍼(5)의 정렬이 완료되면, 상기 X-Y 스테이지(10)에 의해 상기 웨이퍼(5)는 상기 스캔부(40)의 라인스캔 카메라(41) 하부 위치로 이동하게 된다.When the alignment of the
이후, 상기 라인스캔 카메라(41)와 조명부(45)가 작동되면 상기 X-Y 스테이지(10)는 라인스캔 카메라(41)를 통한 스캔이 이루어지도록 웨이퍼(5)를 일정속도를 유지하며 이동시키게 된다.Subsequently, when the
이때, 제어부는 상기 라인스캔 카메라(41)를 통한 신호를 받아 영상을 만들고 메모리에 저장한 후, 메모리에 저장된 영상을 가져와 칩(6)의 유무, 불량 유무 등을 분석한다. 분석결과는 임의의 배열형태로 만들어 각 웨이퍼(5)마다의 맵데이터로 저장한다.At this time, the control unit receives the signal through the
이후, 웨이퍼(5)에 대한 전체 검사가 끝난 뒤에는 웨이퍼(5)에 기준위치를 마킹하기 위해 상기 웨이퍼(5)는 상기 정렬부(30) 위치까지 이동하게 되며, 이때 상기 정렬부(30)에 구비된 잉크마커(32)가 상기 웨이퍼(5)의 전체 칩(6) 중에서 기준위치를 삼고자 하는 3~4개의 칩(6)위에 잉크 마킹을 실시하게 된다.Subsequently, after the entire inspection of the
상기에서 웨이퍼(5)에 잉크 마킹이 완료되면, 상기 웨이퍼(5)를 고정하고 있는 회전 스테이지(20)의 진공흡착이 해제되고, 작업자는 웨이퍼(5)를 언로딩하여 별도의 불량칩 배출장치로 운반하게 된다.When the ink marking on the
이하, 본 발명에 따른 반도체 칩 외관 검사 방법에 대해 설명하기로 한다.Hereinafter, a semiconductor chip appearance inspection method according to the present invention will be described.
상기 반도체 칩 외관 검사 방법은, 웨이퍼 정렬단계(S20)와, 웨이퍼 이동단계(S30)와, 1차 스캔단계(S40)와, 광량 재설정단계(S50)와, 2차 스캔단계(S60)와, 영상 분석단계(S70)와, 불량칩 맵데이터 작성단계(S80)와, 칩 마킹단계(S90)를 포함하여 이루어진다.The semiconductor chip appearance inspection method includes a wafer alignment step (S20), a wafer movement step (S30), a first scan step (S40), a light amount reset step (S50), a second scan step (S60), And an image analysis step S70, a bad chip map data generation step S80, and a chip marking step S90.
먼저, 웨이퍼 정렬단계(S20)를 진행하기 전에, 작업자는 웨이퍼링(7)의 테이프(8)면에 부착되어 있는 웨이퍼(5)를 검사 장치에 로딩하게 되는데(S10), 즉, 상기 웨이퍼링(7)을 상기 회전 스테이지(20) 위에 올려 놓게 되면, 상기 회전 스테이지(20)의 진공흡착을 통해 웨이퍼링(7)이 고정되게 된다.First, before proceeding to the wafer alignment step (S20), the operator loads the
가. 웨이퍼 정렬단계(S20)end. Wafer alignment step (S20)
상기 웨이퍼 정렬단계(S20)는, 상기 웨이퍼(5)를 로딩(S10)한 후, 각 칩(6)의 배열이 X-Y 스테이지(10)의 이송방향과 나란하도록 정렬하는 단계이다.In the wafer alignment step S20, after the
즉, 상기 X-Y 스테이지(10) 상측의 회전 스테이지(20) 위에 진공흡착으로 고정된 웨이퍼(5)를 상기 X-Y 스테이지(10)를 통해 상기 정렬부(30)의 에어리어 카메라(31) 하부로 이동시킨다. 이후, 작업자는 도 4와 같이, 상기 에어리어 카메라(31)를 통한 웨이퍼(5)의 영상을 모니터로 확인하면서 조이스틱을 이용하여 X-Y 스테이지(10) 및 회전 스테이지(20)를 좌,우,전,후 및 회전 작동시키면서 각 칩(6)의 배열을 X-Y 스테이지(10)의 이송방향과 나란하게 정렬하는 것이다.That is, the
나. 웨이퍼 이동단계(S30)I. Wafer movement step (S30)
상기 웨이퍼 이동단계(S30)는, 상기 웨이퍼 정렬단계(S20)를 거친 후, 상기 X-Y 스테이지(10)를 통해 웨이퍼(5)를 상기 라인스캔 카메라(41)와 조명부(45)가 위치한 검사초기위치로 이동시키는 단계이다.In the wafer movement step (S30), after the wafer alignment step (S20), the inspection initial position where the
이때, 상기 웨이퍼(5)는 상기 라인스캔 카메라(41)의 수직방향 하측에 위치한 상태에서 대기하게 된다.At this time, the
다. 1차 스캔단계(S40)All. First scan step (S40)
상기 1차 스캔단계(S40)는, 상기 웨이퍼 이동단계(S30)를 거친 후, 상기 조명부(45)를 온 시키고 상기 X-Y 스테이지(10)를 통해 웨이퍼(5)를 이동시키면서 웨이퍼(5)로부터 반사되는 빛을 라인스캔 카메라(41)로 스캔하는 단계이다.In the first scanning step S40, after the wafer moving step S30, the
즉, 제어부를 통해 상기 조명부(45)의 초기광량을 설정하고 스캔 시작신호를 발생하게 되면, 상기 X-Y 스테이지(10)는 라인스캔 카메라(41)를 통한 스캔이 이루어지도록 웨이퍼(5)를 일정속도를 유지하며 이동시키게 된다. That is, when the initial light amount of the
이때, 도 5와 같이, 상기 조명부(45)로부터 공급되는 빛은 상기 하프미러를 통해 반사되어 웨이퍼(5)측 수직방향으로 조사되고, 상기 웨이퍼(5)에서 반사되는 빛은 하프미러를 통과하여 경통(42)을 거쳐 라인스캔 카메라(41)로 전달되면서 스캔이 이루어진다.In this case, as shown in FIG. 5, the light supplied from the
또한, 상기 경통(42)의 하단에 설치된 고배율 렌즈(43)에 의해 상기 라인스캔 카메라(41)로 입력되는 영상이 확대되기 때문에 상기 웨이퍼(5)를 복수 구간으로 나눠서 스캔하게 된다. 본 발명은 3.5배의 고배율 렌즈(43)를 사용하므로 도 6과 같이, 하나의 웨이퍼(5)를 7~8개 구간(도면에는 7개 구간으로 나눈경우만 도시함)으로 나눠서 각 구간을 순차적으로 이동하면서 스캔하게 된다. 물론, 상기 고배율 렌즈(43)의 배율은 조절가능하다.In addition, since the image input to the
라. 광량 재설정단계(S50)la. Light intensity reset step (S50)
상기 광량 재설정단계(S50)는, 상기 1차 스캔단계(S40)를 거친 후, 상기 조명부(45)의 광량을 1차 스캔단계(S40)시 보다 밝거나 또는 어둡게 재설정하는 단계이다.The light amount resetting step S50 is a step of resetting the light amount of the
즉, 밝은 광량에서 보이는 결함이 있고 어두운 광량에서 보이는 결함이 있기 때문에 1차 스캔단계(S40)시의 조명부(45) 광량과 2차 스캔단계(S60)시의 조명부(45) 광량을 상이하게 설정하게 되면 보다 정확한 검사가 가능하게 된다.That is, since there is a defect seen in the bright light amount and a defect seen in the dark light amount, the light amount of the
일예로, 1차 스캔단계(S40)에서 조명부(45)의 초기광량을 밝게 설정하였다면, 2차 스캔단계(S60)에서는 조명부(45)의 광량을 1차 스캔단계(S40)시의 광량보다 어둡게 재설정하는 것이다.For example, if the initial light amount of the
마. 2차 스캔단계(S60)hemp. Second scan step (S60)
상기 2차 스캔단계(S60)는, 상기 광량 재설정단계(S50)를 거친 후, 상기 X-Y 스테이지(10)를 통해 웨이퍼(5)를 다시 이동시키면서 웨이퍼(5)로부터 반사되는 빛을 상기 라인스캔 카메라(41)로 다시 스캔하는 단계이다.In the second scanning step S60, after the light amount resetting step S50, the light reflected from the
즉, 2차 스캔단계(S60)에서는 조명부(45)의 광량을 상기 1차 스캔단계(S40)시의 조명부(45) 광량과 다르게 재설정한 상태에서 1차 스캔단계(S40)와 같은 방법으로 다시 한번 웨이퍼(5)를 스캔함으로써 더욱더 다양한 종류의 불량을 검사할 수 있게 되는 것이다.That is, in the second scanning step S60, the light amount of the
바. 영상 분석단계(S70)bar. Image analysis step (S70)
상기 영상 분석단계(S70)는, 상기 1차 스캔단계(S40)와 2차 스캔단계(S60)를 거친 후, 상기 라인스캔 카메라(41)를 통해 스캔된 영상을 이용하여 각 칩(6)의 불량 유무를 분석하는 단계이다.The image analyzing step (S70), after the first scan step (S40) and the second scan step (S60), by using the image scanned by the
상기 영상 분석단계(S70)는, 제어부를 통해 이루어지는데, 이러한 제어부는 상기 라인스캔 카메라(41)를 통한 신호를 받아 영상을 만들어 메모리에 저장하고 이 저장된 영상을 가져와 칩(6)의 유무, 불량 유무 등을 분석하게 되는 것이다.The image analysis step (S70) is made through a control unit, which receives a signal from the
그리고, 영상 분석 방법으로는 다양한 방법이 사용될 수 있는데, 그 일예로, 도 8a 및 도 8b와 같이, 상기 라인스캔 카메라(41)를 통해 스캔된 영상의 그레이레벨(gray level) 분포를 분석하여 불량칩에 해당되는 그레이레벨 분포를 갖는지 양품칩에 해당되는 그레이레벨 분포를 갖는지 분석하여 칩(6)의 불량 유무를 판별하게 된다.In addition, various methods may be used as the image analysis method. As an example, as illustrated in FIGS. 8A and 8B, the gray level distribution of the image scanned by the
즉, 도 8a는 양품칩에 해당되는 그레이레벨 분포를 나타낸 그래프이고, 도 8b는 불량칩에 해당되는 그레이레벨 분포를 나태낸 그래프로써, 보는 바와 같이, 불량칩의 경우 이물질이 묻어있는 구간에서 그레이레벨이 급격하게 어둡게 변화되는 것을 볼 수 있으며, 이처럼 양품칩에 해당되는 그레이레벨 분포와 불량칩에 해당되는 그레이레벨 분포의 전체적인 윤곽을 비교하여 칩(6)의 불량 유무를 간편하게 판별할 수 있다.In other words, Figure 8a is a graph showing the gray level distribution corresponding to the good chip, Figure 8b is a graph showing the gray level distribution corresponding to the defective chip, as shown, in the case of the defective chip gray It can be seen that the level is rapidly darkened, and thus it is possible to easily determine whether the
또 다른 방법으로는, 패턴 매칭(pattern matching)기법을 사용할 수 있는데, 즉 라인스캔 카메라(41)를 통해 스캔된 칩(6)의 이미지와 양품칩의 이미지를 비교하여 두 이미지가 동일하면 양품칩이고 다르면 불량칩으로 판별할 수 있다.Alternatively, a pattern matching technique may be used, i.e., the image of the
한편, 상기 방법 외에도 공지된 다양한 분석 방법을 사용할 수 있다.On the other hand, in addition to the above method, various known analytical methods can be used.
사. 불량칩 맵데이터 작성단계(S80)four. Bad chip map data creation step (S80)
상기 불량칩 맵데이터 작성단계(S80)는, 상기 영상 분석단계(S70)를 거친 후, 불량 유무에 대한 분석결과를 맵데이터로 작성하는 단계이다.The defective chip map data preparing step (S80) is a step of creating the analysis result of the presence or absence of the defective map data after the image analysis step (S70).
상기 불량칩 맵데이터 작성단계(S80) 역시 제어부를 통해 이루어지는데, 상기 영상 분석단계(S70)에서 분석된 결과를 임의의 배열형태로 만들어 각 웨이퍼(5)마다의 맵데이터로 작성하여 메모리에 저장하게 된다.The bad chip map data creation step (S80) is also performed through a control unit. The result analyzed in the image analysis step (S70) is made in a random arrangement to form map data for each
이때, 상기 맵데이터에는 각 웨이퍼(5)의 번호, 반도체 칩(6)들의 좌표값, 칩(6) 유무, 불량 유무, 불량종류 등이 저장된다.At this time, the map data stores the number of each
한편, 상기 맵데이터는 별도의 불량칩 배출장치로 전송되어 불량칩 배출시 기준좌표로 사용된다.On the other hand, the map data is transmitted to a separate bad chip discharge device is used as a reference coordinate when the bad chip discharge.
아. 칩 마킹단계(S90)Ah. Chip marking step (S90)
상기 칩 마킹단계(S90)는, 상기 불량칩 맵데이터 작성단계(S80)를 거친 후, 웨이퍼(5)의 기준위치를 삼고자 하는 복수개의 칩(6) 위에 마킹을 실시하는 단계이다.The chip marking step (S90) is a step of marking on the plurality of
즉, 웨이퍼(5)에 대한 전체 검사가 끝난 뒤에는 웨이퍼(5)에 기준위치를 마킹하기 위해 상기 웨이퍼(5)는 X-Y 스테이지(10)를 통해 상기 정렬부(30) 위치까지 이동하게 되며, 이때 도 7과 같이, 상기 정렬부(30)에 구비된 잉크마커(32)가 상기 웨이퍼(5)의 전체 칩(6) 중에서 기준위치를 삼고자 하는 3~4개의 칩(6)위에 잉크 마킹을 실시하게 된다.That is, after the entire inspection of the
이와 같이, 웨이퍼(5)의 전체 칩(6) 중에서 기준위치를 삼고자 하는 3~4개의 칩(6) 위에 잉크 마킹을 하게 됨으로써, 불량칩을 배출하기 위해 별도의 불량칩 배출장치(미도시)로 운반시 외관 검사장치(1)에서의 위치 좌표를 그대로 재현할 수 있게 되는 것이다.As such, ink marking is performed on three or four
상기에서 웨이퍼(5)에 잉크 마킹이 완료되면, 상기 웨이퍼(5)를 고정하고 있는 회전 스테이지(20)의 진공흡착이 해제되고, 작업자는 웨이퍼(5)를 언로딩하여 별도의 불량칩 배출장치로 운반하게 된다.When the ink marking on the
도 1은 본 발명에 따른 반도체 칩 외관 검사 방법을 나타내는 블록도,1 is a block diagram showing a semiconductor chip appearance inspection method according to the present invention;
도 2는 본 발명에 따른 반도체 칩 외관 검사 장치를 나타내는 사시도,2 is a perspective view showing a semiconductor chip appearance inspection apparatus according to the present invention,
도 3은 본 발명에 적용되는 웨이퍼가 웨이퍼링의 테이프면에 부착된 상태를 나타내는 사시도,3 is a perspective view showing a state in which a wafer applied to the present invention is attached to a tape surface of a wafer ring;
도 4는 본 발명에 따른 웨이퍼가 회전 스테이지에 고정된 상태에서 정렬되는 상태를 나타내는 사시도,4 is a perspective view illustrating a state in which wafers are aligned in a state of being fixed to a rotating stage according to the present invention;
도 5는 본 발명에 따른 조명부의 빛이 웨이퍼에서 반사되어 라인스캔 카메라로 전달되는 상태를 나타내는 도면,5 is a view showing a state in which the light of the illumination unit is reflected from the wafer and transferred to the line scan camera according to the present invention;
도 6은 본 발명에 따른 웨이퍼를 복수개의 구간으로 나누어서 스캔하는 과정을 나타내는 도면,6 is a view showing a process of scanning a wafer divided into a plurality of sections according to the present invention;
도 7은 본 발명에 따른 잉크마커를 통해 웨이퍼의 칩 위에 잉크마킹을 실시한 상태를 나타내는 사시도,7 is a perspective view illustrating a state in which ink marking is performed on a chip of a wafer through an ink marker according to the present invention;
도 8a 및 도 8b는 양품칩과 불량칩의 그레이레벨 분포를 나타내는 도면이다.8A and 8B are views showing gray level distributions of good and bad chips.
<도면의 주요부분에 대한 부호 설명><Description of Signs of Major Parts of Drawings>
1: 반도체 칩 외관 검사장치 2: 테이블1: semiconductor chip appearance inspection device 2: table
5: 웨이퍼 6: 칩5: wafer 6: chip
7: 웨이퍼링 8: 테이프7: wafering 8: tape
10: X-Y 스테이지 20: 회전 스테이지10: X-Y stage 20: rotation stage
30: 정렬부 31: 에어리어 카메라30: alignment unit 31: area camera
32: 잉크마커 33,44: 지지프레임32:
40: 스캔부 41: 라인스캔 카메라40: scanning unit 41: line scan camera
42: 경통 43: 렌즈42: barrel 43: lens
45: 조명부 46: 하우징45: lighting unit 46: housing
47: LED 48: 하프미러47: LED 48: half mirror
49: 관통공49: through hole
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080130404A KR101013573B1 (en) | 2008-12-19 | 2008-12-19 | Appearance inspecting method of semiconductor chip and its device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080130404A KR101013573B1 (en) | 2008-12-19 | 2008-12-19 | Appearance inspecting method of semiconductor chip and its device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100071621A true KR20100071621A (en) | 2010-06-29 |
KR101013573B1 KR101013573B1 (en) | 2011-02-14 |
Family
ID=42369090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080130404A KR101013573B1 (en) | 2008-12-19 | 2008-12-19 | Appearance inspecting method of semiconductor chip and its device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101013573B1 (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043236B1 (en) * | 2010-11-17 | 2011-06-22 | 표준정보기술 주식회사 | Apparatus and method for inspecting appearance of led chip |
KR101462546B1 (en) * | 2013-12-27 | 2014-11-17 | 주식회사 로보스타 | Apparatus for inspecting a multi-layer ceramic capacitors chip |
KR20160066421A (en) * | 2014-12-02 | 2016-06-10 | 세메스 주식회사 | Method of inspecting a wafer |
KR101667686B1 (en) | 2016-06-29 | 2016-10-20 | 에스에스오트론 주식회사 | A map marking and map file forming device for semiconductor packaging |
KR20170088285A (en) * | 2016-01-22 | 2017-08-01 | 가부시기가이샤 디스코 | Method of machining wafer |
US10299210B2 (en) | 2015-01-21 | 2019-05-21 | Samsung Electronics Co., Ltd. | Method and apparatus for reducing power consumption of electronic device |
CN111077155A (en) * | 2018-10-18 | 2020-04-28 | 三星显示有限公司 | Display panel inspection system and display panel inspection method |
CN111279181A (en) * | 2017-10-25 | 2020-06-12 | 弗劳恩霍夫应用研究促进协会 | Device and method for optically monitoring a moving component |
KR20220006180A (en) * | 2020-07-08 | 2022-01-17 | 주식회사 라온옵틱스 | Method and system for generating LED wafer map based on row/column index |
CN117894720A (en) * | 2024-03-15 | 2024-04-16 | 视睿(杭州)信息科技有限公司 | Method and device for sorting semiconductor wafer chips |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101192331B1 (en) | 2012-08-23 | 2012-10-17 | 함상민 | Vision inspection equipment and inspection methods of lens by using area camera |
KR101407519B1 (en) * | 2012-10-23 | 2014-06-13 | 한국기계연구원 | Stage unit for capsule type reconfigurable multifunctional machining apparatus |
KR102357695B1 (en) * | 2020-08-03 | 2022-02-08 | (주) 인텍플러스 | Appearance inspecting system |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234932A (en) * | 2006-03-02 | 2007-09-13 | Olympus Corp | Device for checking external appearance |
JP2008180578A (en) * | 2007-01-24 | 2008-08-07 | Toppan Printing Co Ltd | Cyclic pattern nonuniformity inspection device |
KR100969283B1 (en) * | 2007-05-16 | 2010-07-09 | 아주하이텍(주) | Apparatus for optical inspection |
-
2008
- 2008-12-19 KR KR1020080130404A patent/KR101013573B1/en not_active IP Right Cessation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101043236B1 (en) * | 2010-11-17 | 2011-06-22 | 표준정보기술 주식회사 | Apparatus and method for inspecting appearance of led chip |
KR101462546B1 (en) * | 2013-12-27 | 2014-11-17 | 주식회사 로보스타 | Apparatus for inspecting a multi-layer ceramic capacitors chip |
KR20160066421A (en) * | 2014-12-02 | 2016-06-10 | 세메스 주식회사 | Method of inspecting a wafer |
US10299210B2 (en) | 2015-01-21 | 2019-05-21 | Samsung Electronics Co., Ltd. | Method and apparatus for reducing power consumption of electronic device |
KR20170088285A (en) * | 2016-01-22 | 2017-08-01 | 가부시기가이샤 디스코 | Method of machining wafer |
KR101667686B1 (en) | 2016-06-29 | 2016-10-20 | 에스에스오트론 주식회사 | A map marking and map file forming device for semiconductor packaging |
CN111279181A (en) * | 2017-10-25 | 2020-06-12 | 弗劳恩霍夫应用研究促进协会 | Device and method for optically monitoring a moving component |
CN111279181B (en) * | 2017-10-25 | 2023-10-03 | 弗劳恩霍夫应用研究促进协会 | Apparatus and method for optically monitoring a moving component |
CN111077155A (en) * | 2018-10-18 | 2020-04-28 | 三星显示有限公司 | Display panel inspection system and display panel inspection method |
KR20220006180A (en) * | 2020-07-08 | 2022-01-17 | 주식회사 라온옵틱스 | Method and system for generating LED wafer map based on row/column index |
CN117894720A (en) * | 2024-03-15 | 2024-04-16 | 视睿(杭州)信息科技有限公司 | Method and device for sorting semiconductor wafer chips |
Also Published As
Publication number | Publication date |
---|---|
KR101013573B1 (en) | 2011-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101013573B1 (en) | Appearance inspecting method of semiconductor chip and its device | |
US9464992B2 (en) | Automated wafer defect inspection system and a process of performing such inspection | |
KR101319682B1 (en) | Automatic repair of electric circuits | |
KR101656045B1 (en) | System and method for inspecting a wafer | |
JP2008235892A (en) | Apparatus and method for evaluation of defect in edge region of wafer | |
KR101444474B1 (en) | Inspection apparatus | |
JP2002014057A (en) | Defect checking device | |
KR20070040722A (en) | Substrate inspection apparatus | |
KR101514409B1 (en) | Vision inspection apparatus | |
JP2006329714A (en) | Lens inspection apparatus | |
KR101802843B1 (en) | Automated Vision Inspection System | |
JP2011158363A (en) | Soldering inspection device for pga mounting substrate | |
JP2007278915A (en) | Device and method for inspecting defect of tool | |
WO2021033396A1 (en) | Wafer appearance inspection device and method | |
KR100769691B1 (en) | Tap inspection apparatus and method for tap inspection using thereof | |
JPH08271438A (en) | Inspection equipment | |
TWI502185B (en) | Automatic inspection apparatus for substrate appearance | |
JP2002071576A (en) | Visual inspection apparatus and visual inspection method | |
KR101030445B1 (en) | Apparatus and method for inspecting die and wire bonding of led chip | |
JP2008268055A (en) | Foreign material inspecting device, and foreign material inspection method | |
JP2000028535A (en) | Defect inspecting device | |
CN114222913B (en) | Wafer appearance inspection device and method | |
KR102350924B1 (en) | Light measuring device and method for component mounter | |
JP7271329B2 (en) | Lighting device and visual inspection device equipped with the same | |
JP2002346925A (en) | Method of determining grinding surface quality and device therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |