KR20090055809A - Manufacturing method of semiconductor memory device - Google Patents

Manufacturing method of semiconductor memory device Download PDF

Info

Publication number
KR20090055809A
KR20090055809A KR1020070122635A KR20070122635A KR20090055809A KR 20090055809 A KR20090055809 A KR 20090055809A KR 1020070122635 A KR1020070122635 A KR 1020070122635A KR 20070122635 A KR20070122635 A KR 20070122635A KR 20090055809 A KR20090055809 A KR 20090055809A
Authority
KR
South Korea
Prior art keywords
film
memory device
semiconductor substrate
insulating film
gate pattern
Prior art date
Application number
KR1020070122635A
Other languages
Korean (ko)
Inventor
이상수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070122635A priority Critical patent/KR20090055809A/en
Publication of KR20090055809A publication Critical patent/KR20090055809A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A manufacturing method of a semiconductor memory device is provided to relieve a thermal stress of a tungsten film included in a gate pattern. A semiconductor substrate in which a gate pattern(118) including a tungsten film is formed is provided. A semiconductor board is loaded on deposition equipment, and the sealing insulating layer(120) is deposited on the surface of the gate pattern and the semiconductor board. A temperature of the deposition equipment is ramped-down lower than 600°C, and the semiconductor board is unloaded from the deposition equipment. The gate pattern comprises a control gate consisting of a turner insulating layer, a floating gate, a dielectric film, and a tungsten film.

Description

반도체 메모리 소자의 제조 방법{Manufacturing method of Semiconductor memory device}Manufacturing method of semiconductor memory device

본 발명은 반도체 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 본 발명은 열적 스트레스로 인해 텅스텐 막의 변형되어 소자 결함을 유발하는 현상을 개선할 수 있는 반도체 소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device and a method for manufacturing the same, and more particularly, to a method for manufacturing a semiconductor device capable of improving a phenomenon in which a tungsten film is deformed due to thermal stress and causes device defects.

반도체 메모리 소자는 데이터를 저장해 두고 필요할 때 꺼내어 읽어볼 수 있는 기억장치이다. 반도체 메모리 장치는 크게 램(Random Access Memory; RAM)과 롬(Read Only Memory; ROM)으로 나눌 수 있다.A semiconductor memory device is a memory device that stores data and can be read out when needed. The semiconductor memory device may be largely divided into a random access memory (RAM) and a read only memory (ROM).

램(RAM)은 전원이 끊어지면 저장된 데이터가 소멸하는 휘발성 메모리 소자(volatile memory device)이다. 롬(ROM)은 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 비휘발성 메모리 소자(non-volatile memory device)이다.RAM is a volatile memory device that loses stored data when power is lost. A ROM is a non-volatile memory device in which stored data does not disappear even when a power supply is cut off.

비휘발성 메모리 소자는 PROM(Programmable ROM), EPROM(Erasable PROM), EEPROM(Electrically EPROM), 플래시 메모리 장치(flash memory device) 등을 포함 한다. 플래시 메모리 소자는 일반적으로 낸드형과 노아형으로 나누어진다. 이들 중 낸드 플래시 메모리 소자는 노아 플래시 메모리 소자에 비해 고집적화가 유리하고 제조 단가가 저렴하여 활발히 개발되고 있다.The nonvolatile memory device may include a programmable ROM (PROM), an erasable PROM (EPROM), an electrically EPROM (EPEPROM), a flash memory device, and the like. Flash memory devices are generally divided into NAND and NOA types. Among these, NAND flash memory devices are actively developed due to advantages of higher integration and lower manufacturing cost than Noah flash memory devices.

이러한 낸드 플래시 메모리 소자는 FN(Fowler Nordheim)터널링을 이용하여 전기적인 프로그램(Program) 및 소거(Erase)를 할 수 있다. 이를 위하여, 플래시 메모리 소자는 터널 절연막, 플로팅 게이트(Floating Gate), 유전체막 및 콘트롤 게이트(Control Gate)가 순차적으로 적층된 게이트 패턴을 포함한다.Such NAND flash memory devices can be electrically programmed and erased using Fowler Nordheim (FN) tunneling. To this end, the flash memory device includes a gate pattern in which a tunnel insulating film, a floating gate, a dielectric film, and a control gate are sequentially stacked.

게이트 패턴은 터널 절연막, 플로팅 게이트, 유전체막 및 콘트롤 게이트를 형성하기 위한 물질이 증착된 구조물을 식각함으로써 형성된다. 여기서, 콘트롤 게이트를 형성하기 위한 물질은 낮은 저항값을 가지는 텅스텐(W) 박막을 포함한다. 텅스텐 박막의 표면은 이상 산화되기 쉽다. 이러한 텅스텐 박막의 이상 산화를 방지하기 위해 게이트 패턴의 표면에 실링 절연막을 형성한다. 실링 절연막은 게이트 패턴이 형성된 반도체 기판을 증착 장비 내에 로딩시킨 후, 증착 장비 내에서 증착된다. 실링 절연막 증착 후, 반도체 기판은 즉시 언-로딩(Un-loading)되어 후속 공정을 위한 장비로 이송된다. 텅스텐 박막은 실링 절연막 증착시 발생하는 고온에 의해 팽창하고, 후속 공정을 위해 즉시 언-로딩되므로 급격한 온도변화에 의해 열적 스트레스를 받는다. 텅스텐 박막은 열적 스트레스에 의해 실링 절연막 형성 전보다 팽창하여 패턴 브릿지(Bridge)등의 반도체 소자 결함을 유발한다. The gate pattern is formed by etching a structure on which a material for forming a tunnel insulating film, a floating gate, a dielectric film, and a control gate is deposited. Here, the material for forming the control gate includes a tungsten (W) thin film having a low resistance value. The surface of the tungsten thin film is easily oxidized. In order to prevent abnormal oxidation of the tungsten thin film, a sealing insulating film is formed on the surface of the gate pattern. The sealing insulating layer is deposited in the deposition apparatus after loading the semiconductor substrate on which the gate pattern is formed in the deposition apparatus. After deposition of the sealing insulation film, the semiconductor substrate is immediately unloaded and transferred to the equipment for subsequent processing. The tungsten thin film expands due to the high temperature generated during the deposition of the sealing insulation film and is immediately unloaded for subsequent processing, and thus is subjected to thermal stress due to a sudden temperature change. The tungsten thin film expands than before the sealing insulating film is formed by thermal stress, causing a semiconductor device defect such as a pattern bridge.

본 발명은 실링 절연막 증착 온도 및 실링 절연막 증착 후 반도체 기판을 증착 장비로부터 언-로딩할 때 온도 중 적어도 어느 하나를 텅스텐 막이 안정화될 수 있도록 설정하여 텅스텐 막이 변형되어 소자 결함을 유발하는 현상을 개선할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.The present invention can improve the phenomenon that the tungsten film is deformed by causing the tungsten film to be stabilized by setting at least one of the sealing insulating film deposition temperature and the temperature when the semiconductor substrate is unloaded from the deposition equipment after the sealing insulating film is deposited. The present invention provides a method for manufacturing a semiconductor device.

본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 제조 방법은 텅스텐 막을 포함하는 게이트 패턴이 형성된 반도체 기판을 제공하는 단계; 반도체 기판을 증착 장비에 로딩하는 단계; 600℃ 내지 900℃의 온도에서 반도체 기판 및 게이트 패턴의 표면에 실링 절연막을 증착하는 단계; 및 반도체 기판을 증착 장비에서 언-로딩하는 단계를 포함한다.A method of manufacturing a semiconductor memory device according to a first embodiment of the present invention includes providing a semiconductor substrate having a gate pattern including a tungsten film; Loading the semiconductor substrate into the deposition equipment; Depositing a sealing insulating film on the surface of the semiconductor substrate and the gate pattern at a temperature of 600 ° C. to 900 ° C .; And unloading the semiconductor substrate in the deposition equipment.

언-로딩하는 단계에서 상기 증착 장비의 온도는 600℃보다 낮다.In the unloading step the temperature of the deposition equipment is lower than 600 ° C.

본 발명의 제2 실시 예에 따른 반도체 메모리 소자의 제조 방법은 텅스텐 막을 포함하는 게이트 패턴이 형성된 반도체 기판을 제공하는 단계; 반도체 기판을 증착 장비에 로딩하는 단계; 반도체 기판 및 게이트 패턴의 표면에 실링 절연막을 증착하는 단계; 증착 장비의 온도를 600℃보다 낮게 램프-다운(Ramp-down)시키는 단계; 및 반도체 기판을 증착 장비에서 언-로딩하는 단계를 포함한다.A method of manufacturing a semiconductor memory device according to a second embodiment of the present invention includes providing a semiconductor substrate having a gate pattern including a tungsten film; Loading the semiconductor substrate into the deposition equipment; Depositing a sealing insulating film on surfaces of the semiconductor substrate and the gate pattern; Ramping down the temperature of the deposition equipment below 600 ° C .; And unloading the semiconductor substrate in the deposition equipment.

게이트 패턴은 터널 절연막, 플로팅 게이트, 유전체막 및 텅스텐 막을 포함 하여 형성된 콘트롤 게이트를 포함한다.The gate pattern includes a control gate formed including a tunnel insulating film, a floating gate, a dielectric film, and a tungsten film.

실링 절연막은 DSC-HT0를 포함한다.The sealing insulating film contains DSC-HT0.

DSC-HT0는 0.1 torr 내지 2 torr의 압력조건에서 형성된다.DSC-HT0 is formed under pressure conditions of 0.1 torr to 2 torr.

DSC-HT0는 SiH2Cl2가스와 N2O 가스를 이용하여 형성된다.DSC-HT0 is formed using SiH 2 Cl 2 gas and N 2 O gas.

SiH2Cl2가스와 N2O 가스의 비율은 1:3 내지 1:10이다.The ratio of SiH 2 Cl 2 gas and N 2 O gas is 1: 3 to 1:10.

SiH2Cl2가스의 유량은 20sccm 내지 300sccm이고, N2O 가스의 유량은 60sccm 내지 6000sccm이다.The flow rate of SiH 2 Cl 2 gas is 20 sccm to 300 sccm, and the flow rate of N 2 O gas is 60 sccm to 6000 sccm.

실링 절연막의 두께는 50Å내지 500Å이다.The thickness of the sealing insulating film is 50 kPa to 500 kPa.

실링 절연막은 압축 스트레스를 가진다.The sealing insulating film has a compressive stress.

본 발명은 실링 절연막의 형성조건을 게이트 패턴에 포함된 텅스텐 막의 열적 스트레스를 완화시킬 수 있도록 설정한다. 이에 따라 본 발명은 열적 스트레스에 의한 텅스텐 막의 팽창을 방지할 수 있으므로 텅스텐 막의 변형에 기인한 반도체 메모리 소자의 결함을 개선할 수 있다. The present invention sets the conditions for forming the sealing insulating film to relieve thermal stress of the tungsten film included in the gate pattern. Accordingly, the present invention can prevent the expansion of the tungsten film due to thermal stress, thereby improving the defect of the semiconductor memory device due to the deformation of the tungsten film.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 1a 내지 도 1c는 본 발명의 실시 예에 따른 게이트 패턴의 형성방법을 순차적으로 나타내는 도면이다.1A through 1C are diagrams sequentially illustrating a method of forming a gate pattern according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 게이트 패턴의 형성을 위해 반도체 기판(100) 상에는 터널 절연막(102), 플로팅 게이트용 도전막(104), 유전체막(106), 콘트롤 게이트용 도전막(108), 캡핑막(110), 게이트 하드 마스크 막(112), 및 반사 방지막(Anti Reflective Coating : ARC)(114)의 적층 구조물이 형성될 수 있다. 반사 방지막(114) 상에는 노광 및 현상 공정을 통해 포토레지스트 패턴(116)이 형성된다. 유전체막(106)은 SiO2/Si3N4/SiO2 가 순차적으로 적층된 ONO구조로 형성할 수 있다. 콘트롤 게이트용 도전막(108)은 텅스텐을 포함한 이중층 이상으로 형성된다. 예를 들어 콘트롤 게이트용 도전막(108)은 도프트 폴리 실리콘(doped poly silicon)막(108a)/텅스텐(108b)막의 이중층으로 형성될 수 있다. 캡핑막(110)은 SiON으로 형성될 수 있다. 하드 마스크 막(112)은 이중층으로 형성될 수 있다. 예를 들어, 하드 마스크 막(112)은 TEOS(Tetra Ethyle Ortho Silicate)(112a)/카본(carbon)(112b)의 이중층으로 형성될 수 있다. 반사 방지막(114)은 SiON으로 형성될 수 있다.Referring to FIG. 1A, a tunnel insulating film 102, a floating gate conductive film 104, a dielectric film 106, a control gate conductive film 108, and a capping film are formed on a semiconductor substrate 100 to form a gate pattern. A stacked structure of the 110, the gate hard mask film 112, and the anti reflective coating (ARC) 114 may be formed. The photoresist pattern 116 is formed on the antireflection film 114 through an exposure and development process. The dielectric film 106 may be formed in an ONO structure in which SiO 2 / Si 3 N 4 / SiO 2 is sequentially stacked. The control film conductive film 108 is formed of two or more layers including tungsten. For example, the control gate conductive film 108 may be formed of a double layer of a doped poly silicon film 108a / tungsten 108b film. The capping film 110 may be formed of SiON. The hard mask layer 112 may be formed of a double layer. For example, the hard mask layer 112 may be formed of a double layer of TEOS (Tetra Ethyle Ortho Silicate) 112a / carbon 112b. The anti-reflection film 114 may be formed of SiON.

도 1b를 참조하면, 포토레지스트 패턴(116)을 이용하여 터널 절연막(102), 플로팅 게이트용 도전막(104), 유전체막(106), 콘트롤 게이트용 도전막(108), 캡핑막(110), 게이트 하드 마스크 막(112), 및 반사 방지막(114)을 패터닝한다. 이에 따라 반도체 기판(100) 상에 게이트 패턴(118)이 형성된다.Referring to FIG. 1B, the tunnel insulating film 102, the floating gate conductive film 104, the dielectric film 106, the control gate conductive film 108, and the capping film 110 are formed using the photoresist pattern 116. The gate hard mask film 112 and the antireflection film 114 are patterned. Accordingly, the gate pattern 118 is formed on the semiconductor substrate 100.

도 1c를 참조하면, 포토레지스트 패턴(116) 및 반사 방지막(114)을 제거한 후, 반도체 기판(100) 및 게이트 패턴(118)의 표면에 실링 절연막(120)을 형성한다. 실링 절연막(120)은 텅스텐의 이상 산화를 방지하기 위해 형성된다. DSC-HTO(DichloroSilane(SiH2Cl2) - High Temperature Oxide)로 형성될 수 있다. 실링 절연막(120)의 형성 방법을 더욱 상세히 설명하면, 실링 절연막(120)은 상부에 게이트 패턴(118)이 형성된 반도체 기판(100)을 실링 절연막(120)을 증착하기 위한 증착 장비에 로딩시킴으로써 형성된다. 이 때 증착 장비는 퍼니스(furnace)를 이용할 수 있다. 반도체 기판(100)을 증착 장비에 로딩시킬 때, 증착 장비의 온도는 400℃ 보다 낮은 것이 바람직하다. 증착 장비의 온도가 400℃ 보다 높은 경우 증착 장비에 로딩되기 전 텅스텐 막(108b)이 공기와 반응하여 게이트 패턴(118)에 포함된 텅스텐 막(108b)이 부풀어 오르는 현상이 발생할 수 있다. 이에 따라 반도체 기판(100)을 증착 장비에 로딩시킬 때, 증착 장비의 온도는 400℃ 보다 낮게 설정된다. 본 발명의 제1 실시 예에 따른 반도체 메모리 소자의 제조 방법에서는 증착 장비 내의 온도를 600℃ 내지 900℃로 높여 실링 절연막(120)을 증착한다. 이 때, 압력 조건은 0.1torr 내지 2torr인 것이 바람직하다. 또한 실링 절연막(120)의 증착 두께는 50Å내지 500Å인 것이 바람직하다. 실링 절연막(120)이 DCS-HTO인 경 우, DCS-HTO막은 0.1torr 내지 2torr의 압력 조건을 유지하는 증착 장비 내에 SiH2Cl2 가스와 N2O가스를 주입함으로써 형성할 수 있다. 이 때, SiH2Cl2 가스:N2O가스의 비는 1:3 내지 1:10인 것이 바람직하다. 그리고 SiH2Cl2 가스의 유량은 20sccm 내지 300sccm이고, N2O가스의 유량은 60sccm 내지 6000sccm인 것이 바람직하다. 이와 같은 방법으로 형성된 실링 절연막(120)은 압축 스트레스(compressive stress)를 가질 수 있다. 실링 절연막(120)의 압축 스트레스는 증착 장비로부터 반도체 기판(100)이 언-로딩될 때 텅스텐 막(218b)이 받는 스트레스를 상쇄시켜서 텅스텐 막(218b)이 변형하는 현상을 방지한다.Referring to FIG. 1C, after removing the photoresist pattern 116 and the anti-reflection film 114, a sealing insulating film 120 is formed on the surfaces of the semiconductor substrate 100 and the gate pattern 118. The sealing insulating film 120 is formed to prevent abnormal oxidation of tungsten. DSC-HTO (DichloroSilane (SiH 2 Cl 2 )-High Temperature Oxide) can be formed. A method of forming the sealing insulating film 120 will be described in more detail. The sealing insulating film 120 is formed by loading the semiconductor substrate 100 having the gate pattern 118 formed thereon into a deposition apparatus for depositing the sealing insulating film 120. do. At this time, the deposition equipment can use a furnace (furnace). When loading the semiconductor substrate 100 into the deposition equipment, the temperature of the deposition equipment is preferably lower than 400 ℃. When the temperature of the deposition apparatus is higher than 400 ° C., the tungsten film 108b included in the gate pattern 118 may swell before the tungsten film 108b reacts with air before being loaded into the deposition equipment. Accordingly, when loading the semiconductor substrate 100 into the deposition equipment, the temperature of the deposition equipment is set lower than 400 ℃. In the method of manufacturing a semiconductor memory device according to the first embodiment of the present invention, the sealing insulating film 120 is deposited by increasing the temperature in the deposition equipment to 600 ° C to 900 ° C. At this time, the pressure condition is preferably 0.1torr to 2torr. In addition, the deposition thickness of the sealing insulating film 120 is preferably 50 kPa to 500 kPa. When the sealing insulating film 120 is DCS-HTO, the DCS-HTO film may be formed by injecting SiH 2 Cl 2 gas and N 2 O gas into a deposition apparatus maintaining a pressure condition of 0.1torr to 2torr. At this time, the ratio of SiH 2 Cl 2 gas: N 2 O gas is preferably 1: 3 to 1:10. The flow rate of SiH 2 Cl 2 gas is 20 sccm to 300 sccm, and the flow rate of N 2 O gas is preferably 60 sccm to 6000 sccm. The sealing insulating film 120 formed in this manner may have a compressive stress. The compressive stress of the sealing insulating film 120 cancels the stress applied to the tungsten film 218b when the semiconductor substrate 100 is unloaded from the deposition equipment to prevent the tungsten film 218b from being deformed.

본 발명의 제2 실시 예에 따른 반도체 메모리 소자의 제조 방법은 증착 장비 내에서 실링 절연막(120)을 증착한 후, 반도체 기판(100)을 증착 장비로부터 언-로딩 시킬 때 증착 장비내 온도를 600℃보다 낮도록 램프 다운(Ramp-down)시킨 후 실시한다. 게이트 패턴(118)에 포함된 텅스텐 막(118b)은 증착 장비의 온도가 600℃보다 낮아지는 동안 안정화된다. 이에 따라 반도체 기판(100)이 증착 장비로부터 언-로딩될 때 텅스텐 막(118b)에 가해지는 열적 스트레스는 완화된다. 결과적으로 본 발명의 제2 실시예는 텅스텐 막(118b)이 팽창하는 현상을 방지할 수 있다. 또한 본 발명의 제2 실시예에서도 본 발명의 제1 실시예에서와 같이 실링 절연막(120) 형성시 실링 절연막(120)이 압축 스트레스를 가질 수 있도록 형성하여 텅스텐 막(118b)이 팽창하는 현상을 보다 효과적으로 개선할 수 있다.In the method of manufacturing a semiconductor memory device according to the second embodiment of the present invention, after depositing a sealing insulating film 120 in a deposition apparatus, the temperature in the deposition apparatus is 600 when the semiconductor substrate 100 is unloaded from the deposition apparatus. After ramp-down to lower than ℃, it is carried out. The tungsten film 118b included in the gate pattern 118 is stabilized while the temperature of the deposition equipment is lower than 600 ° C. Accordingly, the thermal stress applied to the tungsten film 118b when the semiconductor substrate 100 is unloaded from the deposition equipment is alleviated. As a result, the second embodiment of the present invention can prevent the tungsten film 118b from expanding. Also, in the second embodiment of the present invention, as in the first embodiment of the present invention, when the sealing insulating film 120 is formed, the sealing insulating film 120 is formed to have a compressive stress, thereby expanding the tungsten film 118b. You can improve more effectively.

증착 장비로부터 언-로딩 된 반도체 기판(100)은 게이트 스페이서 형성 등의 후속 공정을 위한 공정 장비로 이송된다.The unloaded semiconductor substrate 100 from the deposition equipment is transferred to process equipment for a subsequent process such as forming a gate spacer.

도 2a는 종래 반도체 메모리 소자의 제조 방법에 따라 형성된 게이트 패턴(218)을 나타내는 도면이고, 도 2b는 본 발명의 실시 예들에 따라 형성된 게이트 패턴(118)을 나타내는 도면이다. FIG. 2A illustrates a gate pattern 218 formed according to a conventional method of manufacturing a semiconductor memory device, and FIG. 2B illustrates a gate pattern 118 formed according to embodiments of the present invention.

도 2a에 도시된 바와 같이 종래 게이트 패턴(218)에 포함된 텅스텐 막(208b)은 실링 절연막(220) 형성 후 팽창되어 반도체 메모리 소자의 결함을 유발하는 것을 알 수 있다. 반면, 도 2b에 도시된 바와 같이 본 발명에 따라 600℃ 내지 900℃로 실링 절연막(120)을 증착한 후, 600℃보다 낮은 온도에서 언-로딩된 텅스텐 막(108b)은 열적 스트레스가 완화되어 팽창하지 않는다. 결과적으로 본 발명은 텅스텐 막(108b)의 변형에 기인한 반도체 메모리 소자의 결함을 개선할 수 있다.As shown in FIG. 2A, the tungsten film 208b included in the conventional gate pattern 218 is expanded after forming the sealing insulating film 220 to cause defects in the semiconductor memory device. On the other hand, after depositing the sealing insulating film 120 at 600 ° C to 900 ° C according to the present invention, as shown in Figure 2b, the tungsten film 108b unloaded at a temperature lower than 600 ° C is relaxed thermal stress Do not swell As a result, the present invention can improve the defect of the semiconductor memory device due to the deformation of the tungsten film 108b.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1c는 본 발명의 실시 예에 따른 반도체 메모리 소자의 형성 방법을 단계적으로 나타낸 단면도들.1A through 1C are cross-sectional views illustrating a method of forming a semiconductor memory device in accordance with an embodiment of the present invention.

도 2a 및 도 2b는 종래 반도체 메모리 소자의 게이트 패턴과 본 발명의 실시 예에 따라 형성된 반도체 메모리 소자의 게이트 패턴을 나타내는 도면.2A and 2B illustrate a gate pattern of a conventional semiconductor memory device and a gate pattern of a semiconductor memory device formed according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 터널 절연막100 semiconductor substrate 102 tunnel insulating film

104 : 플로팅 게이트 106 : 유전체막104: floating gate 106: dielectric film

108 : 콘트롤 게이트 108b : 텅스텐막108: control gate 108b: tungsten film

118 : 게이트 패턴 120 : 실링 절연막118: gate pattern 120: sealing insulating film

Claims (11)

텅스텐 막을 포함하는 게이트 패턴이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate having a gate pattern including a tungsten film; 상기 반도체 기판을 증착 장비에 로딩하는 단계;Loading the semiconductor substrate into deposition equipment; 600℃ 내지 900℃의 온도에서 상기 반도체 기판 및 상기 게이트 패턴의 표면에 실링 절연막을 증착하는 단계; 및Depositing a sealing insulating film on surfaces of the semiconductor substrate and the gate pattern at a temperature of 600 ° C. to 900 ° C .; And 상기 반도체 기판을 상기 증착 장비에서 언-로딩하는 단계를 포함하는 반도체 메모리 소자의 제조 방법.And unloading the semiconductor substrate in the deposition equipment. 제 1 항에 있어서,The method of claim 1, 상기 언-로딩하는 단계에서 상기 증착 장비의 온도는 600℃보다 낮은 반도체 메모리 소자의 제조 방법.The temperature of the deposition equipment in the unloading step is less than 600 ℃ manufacturing method of a semiconductor memory device. 텅스텐 막을 포함하는 게이트 패턴이 형성된 반도체 기판을 제공하는 단계;Providing a semiconductor substrate having a gate pattern including a tungsten film; 상기 반도체 기판을 증착 장비에 로딩하는 단계;Loading the semiconductor substrate into deposition equipment; 상기 반도체 기판 및 상기 게이트 패턴의 표면에 실링 절연막을 증착하는 단계;Depositing a sealing insulating film on surfaces of the semiconductor substrate and the gate pattern; 상기 증착 장비의 온도를 600℃보다 낮게 램프-다운(Ramp-down)시키는 단계; 및Ramping down the temperature of the deposition equipment below 600 ° C .; And 상기 반도체 기판을 상기 증착 장비에서 언-로딩하는 단계를 포함하는 반도 체 메모리 소자의 제조 방법.And unloading the semiconductor substrate in the deposition equipment. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 게이트 패턴은 터널 절연막, 플로팅 게이트, 유전체막 및 상기 텅스텐 막을 포함하여 형성된 콘트롤 게이트를 포함하는 반도체 메모리 소자의 제조 방법.The gate pattern may include a tunnel insulating film, a floating gate, a dielectric film, and a control gate including the tungsten film. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 실링 절연막은 DSC-HT0를 포함하는 반도체 메모리 소자의 제조 방법.The sealing insulating film includes a DSC-HT0 manufacturing method of a semiconductor memory device. 제 5 항에 있어서,The method of claim 5, wherein 상기 DSC-HT0는 0.1 torr 내지 2 torr의 압력조건에서 형성되는 반도체 메모리 소자의 제조 방법.The DSC-HT0 is a method of manufacturing a semiconductor memory device is formed under a pressure condition of 0.1 torr to 2 torr. 제 5 항에 있어서,The method of claim 5, wherein 상기 DSC-HT0는 SiH2Cl2가스와 N2O 가스를 이용하여 형성되는 반도체 메모리 소자의 제조 방법.The DSC-HT0 is a method of manufacturing a semiconductor memory device is formed using SiH 2 Cl 2 gas and N 2 O gas. 제 7 항에 있어서,The method of claim 7, wherein 상기 SiH2Cl2가스와 상기 N2O 가스의 비율은 1:3 내지 1:10인 반도체 메모리 소자의 제조 방법.The ratio of the SiH 2 Cl 2 gas and the N 2 O gas is 1: 3 to 1:10 manufacturing method of a semiconductor memory device. 제 7 항에 있어서,The method of claim 7, wherein 상기 SiH2Cl2가스의 유량은 20sccm 내지 300sccm이고, 상기 N2O 가스의 유량은 60sccm 내지 6000sccm인 반도체 메모리 소자의 제조 방법.The flow rate of the SiH 2 Cl 2 gas is 20sccm to 300sccm, the flow rate of the N 2 O gas is 60sccm to 6000sccm manufacturing method of a semiconductor memory device. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 실링 절연막의 두께는 50Å내지 500Å인 반도체 메모리 소자의 제조 방법.And a thickness of the sealing insulating film is 50 kV to 500 kV. 제 1 항 또는 제 3 항에 있어서,The method according to claim 1 or 3, 상기 실링 절연막은 압축 스트레스를 가지는 반도체 메모리 소자의 제조 방법.And the sealing insulating film has a compressive stress.
KR1020070122635A 2007-11-29 2007-11-29 Manufacturing method of semiconductor memory device KR20090055809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122635A KR20090055809A (en) 2007-11-29 2007-11-29 Manufacturing method of semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122635A KR20090055809A (en) 2007-11-29 2007-11-29 Manufacturing method of semiconductor memory device

Publications (1)

Publication Number Publication Date
KR20090055809A true KR20090055809A (en) 2009-06-03

Family

ID=40987293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122635A KR20090055809A (en) 2007-11-29 2007-11-29 Manufacturing method of semiconductor memory device

Country Status (1)

Country Link
KR (1) KR20090055809A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD939564S1 (en) 2018-12-20 2021-12-28 Samsung Electronics Co., Ltd. Display screen or portion thereof with transitional graphical user interface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD939564S1 (en) 2018-12-20 2021-12-28 Samsung Electronics Co., Ltd. Display screen or portion thereof with transitional graphical user interface

Similar Documents

Publication Publication Date Title
KR100757333B1 (en) Method of manufacturing a non-volatile memory device
KR100823715B1 (en) Method of manufacturing a non-volatile memory device
KR100919342B1 (en) Method of manufacturing a semiconductor device
KR20080063143A (en) Semiconductor device, non-volatile semiconductor memory device, and manufacturing method thereof
JP2006032894A (en) Passivation film forming method and passivation film structure of semiconductor device
KR20090055809A (en) Manufacturing method of semiconductor memory device
JP4959926B2 (en) Manufacturing method of flash memory cell
JP2008187180A (en) Method of fabricating flash memory
KR100753079B1 (en) Method for fabricating nonvolatile memory device
CN1841700A (en) Method of manufacturing semiconductor device
US20070246768A1 (en) Nonvolatile memory device and method of fabricating the same
KR100367396B1 (en) Gate electrode formation method of flash memory device
US7846797B2 (en) Tunnel insulating layer of flash memory device and method of forming the same
KR100902106B1 (en) Method for fabricating semiconductor device with tungsten contained pattern
KR100788364B1 (en) Method for manufacturing of semiconductor device
KR100651595B1 (en) Flash memory device and method of fabricating the same
KR100843061B1 (en) Method of manufacturing a non-volatile memory device
KR100685626B1 (en) Method for fabricating flash memory device
KR100672154B1 (en) Method for fabricating semiconductor device
US20090001585A1 (en) Method of manufacturing flash memory device
KR100919244B1 (en) Method for fabrication of the non-volatile memory device with reliable tunnel oxide
KR20050028463A (en) Method for fabricating a non-volatile semiconductor device for improving a cell threshold voltage uniformity and for preventing a control gate of tungsten film from oxidation
KR100843060B1 (en) Method of manufacturing a flash memory device
KR20090043164A (en) Method of forming a gate in semiconductor device
KR20050102490A (en) Method for forming gate oxide of flash mamory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid