KR20080074591A - Underfill composition and semiconductor device using the same - Google Patents
Underfill composition and semiconductor device using the same Download PDFInfo
- Publication number
- KR20080074591A KR20080074591A KR1020070013905A KR20070013905A KR20080074591A KR 20080074591 A KR20080074591 A KR 20080074591A KR 1020070013905 A KR1020070013905 A KR 1020070013905A KR 20070013905 A KR20070013905 A KR 20070013905A KR 20080074591 A KR20080074591 A KR 20080074591A
- Authority
- KR
- South Korea
- Prior art keywords
- resins
- core
- filler
- resin
- underfill composition
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
Abstract
Description
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 후술하는 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니 된다.The following drawings attached to this specification are illustrative of preferred embodiments of the present invention, and together with the detailed description of the invention to serve to further understand the technical spirit of the present invention, the present invention is a matter described in such drawings It should not be construed as limited to.
도 1은 금속으로 코팅하는 방법으로 코어-쉘 구조의 충전제를 제조하는 과정을 나타낸 반응도이다.1 is a reaction diagram illustrating a process of preparing a core-shell structured filler by coating with metal.
도 2는 본 발명의 일실시예에 따라 제조한 코어-쉘 구조의 충전재들의 인접한 전도성 쉘을 통한 전기적 전류의 흐름을 나타낸 단면도이다.Figure 2 is a cross-sectional view showing the flow of electrical current through the adjacent conductive shell of the filler of the core-shell structure prepared according to an embodiment of the present invention.
도 3은 종래 언더필을 이용하여 접촉 패드와 솔더 범프를 접착한 경우 접촉 패드와 솔더 범프 사이에 충전재가 트랩된 상태를 나타낸 단면도이다.3 is a cross-sectional view illustrating a state in which a filler is trapped between the contact pads and the solder bumps when the contact pads and the solder bumps are bonded using the conventional underfill.
도 4는 본 발명의 일실시예에 따라 제조한 코어-쉘 구조의 충전재를 포함하는 언더필을 이용하여 접촉 패드와 솔더 범프를 접착한 경우 접촉 패드와 솔더 범프 사이에 충전재가 트랩된 상태를 나타낸 단면도이다.4 is a cross-sectional view illustrating a state in which a filler is trapped between the contact pad and the solder bump when the contact pad and the solder bump are bonded by using an underfill including a core-shell filler prepared according to an embodiment of the present invention. to be.
<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>
10: 코어-쉘 구조의 충전재 11: 코어, 충전재10: filler with core-shell structure 11: core, filler
13: 쉘, 전도성 물질 21: 접촉 패드13: shell, conductive material 21: contact pad
23: 솔더 범프23: solder bump
본 발명은 언더필 조성물 및 이를 이용한 반도체 장치에 관한 것으로, 보다 구체적으로는 공정이 단순하고, 신뢰성이 우수하며, 동시에 기판상 형성된 접촉 패드와 칩상에 형성된 솔더 범프간의 전기적 전류의 흐름을 원활히 할 수 있는 언더필 조성물 및 이를 이용한 반도체 장치에 관한 것이다.The present invention relates to an underfill composition and a semiconductor device using the same. More specifically, the process is simple and excellent in reliability, and at the same time, it is possible to smoothly flow electric current between a contact pad formed on a substrate and a solder bump formed on a chip. It relates to an underfill composition and a semiconductor device using the same.
보다 작은 다이 면적과 높은 입출력(I/O) 밀도를 지원할 수 있는 개선된 직접회로 패키지를 위한 플립칩 기술은 열 사이클링 동안 솔더 범프(solder bump)에 의해 받는 기계적 응력의 약점을 가지고 있다. 이러한 응력은 실리콘 다이와 기판 사이의 열팽창계수(coefficient of thermal expansion, CTE)의 부정합(mismatch)에 기인하는데, 이러한 단점을 극복하기 위하여 기판과 실리콘 다이 사이를 언더필(underfill)로 채우게 된다. Flipchip technology for improved integrated circuit packages that can support smaller die area and higher input / output (I / O) densities has the weakness of mechanical stress exerted by solder bumps during thermal cycling. These stresses are due to mismatches in the coefficient of thermal expansion (CTE) between the silicon die and the substrate. To overcome this drawback, an underfill is filled between the substrate and the silicon die.
현재는 모세관 언더필(capillary underfill, CUF) 기술이 많이 적용되고 있으나, 낮은 쓰루풋(throughput)과 보이딩(voiding) 문제로 인하여 새로운 공정인 비유동 언더필(no flow underfill, NFU) 기술이 개발되고 있다. 그러나, 비유동 언더필 기술은 다이 접착 전 언더필을 도포(dispensing)하게 되므로 솔더 범프와 접촉 패드(contact pad)의 정렬/접착(align/attach)시 언더필의 충전재가 그 사이에 트랩되며, 이로 인해 범프와 패드의 전기적 접촉을 방해하는 문제점을 가지게 된다.Currently, capillary underfill (CUF) technology is widely applied, but due to low throughput and voiding problem, a new process, no flow underfill (NFU) technology, is being developed. However, the non-flow underfill technique dispenses the underfill prior to die bonding, so that when the solder bumps and contact pads are aligned / attached, the filler of the underfill is trapped between them, resulting in bumps and There is a problem that prevents electrical contact of the pad.
상기와 같은 문제점을 해결하기 위하여, 다른 점도를 가지는 두층의 언더필로서, 충전재가 없는 하층과 충전재가 있는 상층으로 구분하여 사용하는 이중층 언더필(double layer no flow underfill)이 제안되었으며, 이 외에도 스탠실(stancil)을 이용한 언더필 도포 등의 기술이 제안되었다.In order to solve the above problems, as a two-layer underfill having a different viscosity, a double layer no flow underfill has been proposed to use the lower layer without the filler and the upper layer with the filler, in addition to the stencil ( Techniques such as underfill application using stancils have been proposed.
언더필의 사용은 재료의 열팽창계수(CTE)를 낮추어 실리콘 다이와 기판 사이의 CTE 부정합을 낮추어 기계적 응력을 줄인다는 측면에서 다소 사용이 불가피한 측면이 있다. 따라서, 필러가 트랩되는 현상이 일어나도 범프와 패드의 전기적 접촉 저항이 크게 증가하지 않는 충전재의 사용이 필요하다.The use of underfill is somewhat unavoidable in terms of lowering the coefficient of thermal expansion (CTE) of the material to lower the mechanical stress by lowering the CTE mismatch between the silicon die and the substrate. Therefore, it is necessary to use a filler that does not significantly increase the electrical contact resistance of the bumps and the pads even when the filler is trapped.
한편, 언더필 중 충전재로 사용되는 실리카에 대한 선행기술로 실리카 표면에서의 전도성 고분자 단위체의 화학적 중합공정을 통해 실리카 코어/전도성 고분자 쉘의 구조를 지닌 나노입자의 합성이 보고되었으며(Zuyao Chen et al. Synthetic metals, 139(2003), 391), 실리카 표면에 대해 촉매를 사용한 산화환원반응에 의해 금속을 코팅하는 기술이 보고되어 있다(Liz-Marzan et al., Chem. Mater. 13(2001), 1630).Meanwhile, as a prior art for silica used as a filler in underfill, the synthesis of nanoparticles having a structure of a silica core / conductive polymer shell has been reported through a chemical polymerization process of conductive polymer units on the surface of silica (Zuyao Chen et al. Synthetic metals, 139 (2003), 391), a technique for coating metals by redox reactions using catalysts on silica surfaces has been reported (Liz-Marzan et al., Chem. Mater. 13 (2001), 1630). ).
따라서, 전술한 종래 기술의 문제점을 해결하기 위한 노력이 관련 업계에서 지속되어 왔으며, 이러한 기술적 배경하에서 본 발명이 안출되었다.Accordingly, efforts to solve the above-mentioned problems of the prior art have been continued in the related art, and the present invention has been devised under such a technical background.
본 발명이 이루고자하는 기술적 과제는, 다이 접착/리플로우(attach/reflow) 시 솔더 범프와 접촉 패드 사이에 언더필의 성분 중 충전재가 트랩됨에 따른 전기적 접촉 저하를 해결하고자 함에 있으며, 이러한 기술적 과제를 달성할 수 있는 언더필 조성물 및 이를 이용한 반도체 장치를 제공함에 본 발명의 목적이 있다.The technical problem to be achieved by the present invention is to solve the electrical contact degradation caused by the trapping of the filler material of the underfill between the solder bump and the contact pad during die attach / reflow, to achieve this technical problem An object of the present invention to provide an underfill composition and a semiconductor device using the same.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 언더필 조성물은, 경화성 수지, 용매 및 충전재를 코어로 하여 그 표면을 전도성 물질로 감싸고 있는 코어-쉘 구조의 충전재를 포함하여 이루어지는 것을 특징으로 한다.The underfill composition for achieving the technical problem to be achieved by the present invention is characterized in that it comprises a filler of the core-shell structure surrounding the surface of the curable resin, the solvent and the filler with a conductive material as a core.
상기 코어-쉘 구조의 충전재는, 코어인 충전재 표면을 전도성 고분자로 캡핑(capping)하여 형성할 수 있다.The core-shell filler may be formed by capping a filler surface, which is a core, with a conductive polymer.
상기 코어-쉘 구조의 충전재는, 코어인 충전재 표면을 금속으로 코팅(coating)하여 형성할 수 있다.The filler of the core-shell structure may be formed by coating a filler surface, which is a core, with a metal.
상기 충전재는, 실리카(silica), 알루미나(alumina), 알루미늄 나이트라이드(aluminium nitride), 실리콘 나이트라이드(silicon nitride), 실리콘 카바이드(silicon carbide), 붕소 나이트라이드(boron nitride), 다이아몬드 파우더, 유리 등을 사용할 수 있다.The filler may be silica, alumina, aluminum nitride, silicon nitride, silicon carbide, boron nitride, diamond powder, glass, or the like. Can be used.
상기 전도성 물질은, 전도성 고분자 또는 금속으로, 상기 전도성 고분자는 폴리비닐피롤리돈(poly(N-vinylpyrrolidone), 폴리아닐린(polyaniline) 등을 사용할 수 있으며, 상기 금속은 금(Au), 은(Ag), 알루미늄(Al), 주석(Sn), 구리(Cu), 철(Fe) 등을 사용할 수 있다.The conductive material may be a conductive polymer or metal, and the conductive polymer may be poly (N-vinylpyrrolidone), polyaniline, or the like, and the metal may be gold (Au) or silver (Ag). , Aluminum (Al), tin (Sn), copper (Cu), iron (Fe) and the like can be used.
본 발명이 이루고자 하는 기술적 과제를 달성하기 위한 반도체 장치는, 기판 상 형성된 접촉 패드(contact pad)와 칩상에 형성된 솔더 범프(solder bump)의 접합시 상기 언더필 조성물이 사용된 것을 특징으로 한다.A semiconductor device for achieving the technical problem to be achieved by the present invention is characterized in that the underfill composition is used when bonding a contact pad formed on a substrate and a solder bump formed on a chip.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예를 상세히 설명한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Prior to this, terms or words used in the specification and claims should not be construed as having a conventional or dictionary meaning, and the inventors should properly explain the concept of terms in order to best explain their own invention. Based on the principle that can be defined, it should be interpreted as meaning and concept corresponding to the technical idea of the present invention. Therefore, the embodiments described in the specification and the drawings shown in the drawings are only the most preferred embodiment of the present invention and do not represent all of the technical idea of the present invention, various modifications that can be replaced at the time of the present application It should be understood that there may be equivalents and variations.
본 발명에서는 충전재는 낮은 열팽창계수를 가져 실리콘 다이와 기판 사이의 기계적 응력을 낮춤으로써 이를 사용하면서 전기적 전류의 흐름이 가능하도록 충전재에 대한 표면처리를 통하여 코어-쉘 구조의 충전재를 제조하고, 충전재로 형성된 코어를 통하여 재료의 열팽창계수를 낮추도록 하며, 전도성 물질로 형성된 쉘을 통하여 범프와 패드 사이에 충전재가 트랩할 경우 쉘과 쉘의 물리적 접촉으로부터 전기적 전류 흐름의 형성되도록 하여 범프와 패드간의 전기적 전도의 흐름을 유지하고자 하였다.In the present invention, the filler has a low coefficient of thermal expansion to lower the mechanical stress between the silicon die and the substrate to produce a core-shell structured filler through surface treatment of the filler to enable the flow of electrical current while using it, and formed into a filler Through the core, the coefficient of thermal expansion of the material is lowered, and when the filler traps between the bump and the pad through a shell formed of a conductive material, an electrical current flow is formed from the physical contact between the shell and the shell, thereby reducing the electrical conduction between the bump and the pad. An attempt was made to keep the flow.
본 발명의 언더필 조성물은 경화성 수지, 용매 및 충전재를 코어로 하여 그 표면을 전도성 물질로 감싸고 있는 코어-쉘 구조의 충전재를 포함하여 이루어지는 것을 특징으로 한다.The underfill composition of the present invention is characterized by comprising a core-shell structured filler having a curable resin, a solvent, and a filler as a core and covering the surface thereof with a conductive material.
상기 전도성 물질은 전도성 고분자, 금속 등이 사용될 수 있다. 구체적으로, 상기 전도성 고분자는 폴리비닐피롤리돈(poly(N-vinylpyrrolidone)), 폴리아닐린(polyaniline) 등을 사용할 수 있다. 또한, 상기 금속은 금(Au), 은(Ag), 알루미늄(Al), 주석(Sn), 구리(Cu), 철(Fe) 등을 사용할 수 있다.The conductive material may be a conductive polymer, a metal, or the like. Specifically, the conductive polymer may be polyvinylpyrrolidone (poly (N-vinylpyrrolidone)), polyaniline (polyaniline) and the like. In addition, the metal may be gold (Au), silver (Ag), aluminum (Al), tin (Sn), copper (Cu), iron (Fe) and the like.
상기 충전재는 실리카(silica), 알루미나(alumina), 알루미늄 니트라이드(aluminium nitride), 실리콘 니트라이드(silicon nitride), 실리콘 카바이드(silicon carbide), 붕소 니트라이드(boron nitride), 다이아몬드 파우더, 유리, 구형 또는 구상의 성분 등이 사용될 수 있다. The fillers are silica, alumina, aluminum nitride, silicon nitride, silicon carbide, boron nitride, diamond powder, glass, spherical. Or spherical components may be used.
특히, 상기 실리카를 사용하는 것이 낮은 열변형계수(CTE)를 가져 실리콘 다이와 기판 사이의 부정합을 낮추며, 낮은 유전율을 가지고 있어 신호의 지연(delay) 문제 해결 측면에서 보다 유리하다.In particular, the use of the silica has a low coefficient of thermal distortion (CTE), which lowers mismatch between the silicon die and the substrate, and has a low dielectric constant, which is more advantageous in terms of solving a signal delay problem.
상기 전도성 물질을 이용하여 코어-쉘 구조로 제조된 충전재는 충전재의 표면을 전도성 물질인 전도성 고분자나 금속에 의해 감싸도록 하여 코어-쉘 구조를 형성할 수 있는 방법이면 그 방법이 제한되지 않는다. 이하에서는 코어-쉘 구조의 충전재를 제조하는 방법을 예를 들어 설명하나, 본 발명의 코어-쉘 구조의 충전재를 제조하는 방법이 하기에 예를 들어 설명하는 방법에 한정되는 것은 아니다.The filler made of the core-shell structure using the conductive material is not limited so long as it is a method of forming the core-shell structure by covering the surface of the filler with a conductive polymer or metal which is a conductive material. Hereinafter, a method of manufacturing the core-shell structured filler will be described by way of example, but the method of manufacturing the core-shell structured filler of the present invention is not limited to the method described by way of example below.
첫째, 통상 언더필에 사용되는 충전재를 코어로 하여, 상기 충전재의 표면을 전도성 고분자로 캡핑(capping)하여 제조할 수 있으며, 둘째, 충전재를 코어로 하여, 상기 충전재의 표면을 금속으로 코팅(coating)하여 제조할 수 있다.First, a filler commonly used in underfill is used as a core, and the surface of the filler may be manufactured by capping with a conductive polymer. Second, the filler is used as a core, and the surface of the filler is coated with metal. Can be prepared.
구체적으로, 상기 전도성 고분자를 캡핑하는 방법은 Zuyao Chen et al. Synthetic metals. 139(2003), 391에 제안된 바와 같이 충전재 표면에 폴리비닐피롤리돈을 흡착시키고, 상기 흡착된 폴리비닐피롤리돈의 피롤의 중합반응(polymerization)에 이하여 표면에서 폴리피롤로 대체되면서 전도성 고분자가 캡핑되는 방법이다.Specifically, the method of capping the conductive polymer is Zuyao Chen et al. Synthetic metals. 139 (2003), 391 adsorbing polyvinylpyrrolidone on the surface of the filler, and the polymerization of the adsorbed polyvinylpyrrolidone pyrrole followed by the substitution of polypyrrole on the surface of the conductive polymer Is the way it is capped.
또한 상기 금속으로 코팅하는 방법은 Liz-Marzan et al. Chem. Mater, 13(2001), 1630에 제안된 바와 같이 네가티브 차지(negative charge)의 충전재 표면으로 주석 이온(Sn ion)이 전기적 결합(electostatic interaction)에 의해 흡착되고, 이를 촉매로 하여 용액 중의 질산은(AgNO3)의 선택적 산화환원 반응(selective redox reaction)에 의하여 은 나노입자가 흡착됨으로써 코팅되는 방법이다.In addition, the method of coating with the metal is Liz-Marzan et al. Chem. As suggested by Mater, 13 (2001), 1630, tin ions are adsorbed by the electrostatic interaction to the surface of the negative charge fillers, and as a catalyst, silver nitrate (AgNO) in solution 3 ) a method of coating silver nanoparticles by adsorption by selective redox reaction of 3 ).
도 1은 금속으로 코팅하는 방법으로 코어-쉘 구조의 충전제를 제조하는 과정을 나타낸 것으로, 도 1에 도시한 바와 같이 산화규소(SiO2)에 염화주석(SnCl2)을 흡착시킨 후, 주석을 촉매로 하여 다이암민은(Ag(NH3)2)과의 선택적 산화환원 반응에 의해 산화규소의 표면이 은으로 감싸져 코어-쉘 구조의 산화규소를 형성한다. 이때, 산화규소의 크기는 170 ㎚이고, 은의 크기는 15 ㎚이며, 쉘의 두께는 20 ㎚이다.1 illustrates a process of preparing a core-shell filler by coating with a metal. As shown in FIG. 1, tin chloride (SnCl 2 ) is adsorbed onto silicon oxide (SiO 2 ). As a catalyst, the surface of silicon oxide is surrounded by silver by selective redox reaction with diammine (Ag (NH 3 ) 2 ) to form silicon oxide having a core-shell structure. At this time, the size of the silicon oxide is 170 nm, the size of the silver is 15 nm, the thickness of the shell is 20 nm.
상기와 같은 방법으로 충전재를 코어로 하여 그 표면에 전도성 물질을 캡핑 또는 코팅하여 형성된 쉘은 그 두께가 20 내지 100 ㎚인 것이 바람직하다. 상기 쉘 두께의 한정에 있어서, 상기 하한치 미만일 경우에는 쉘을 통한 전류 흐름의 저항이 크게 되며, 쉘의 연속적인 상의 형성이 제한될 수 있는 문제가 있으며, 상기 상한치를 초과할 경우에는 쉘을 형성하기 위한 공정의 반복실행 횟수가 증가되어 공정의 복잡성이 증가될 수 있는 문제가 있다.The shell formed by capping or coating a conductive material on the surface of the filler as a core in the same manner as described above preferably has a thickness of 20 to 100 nm. In the limitation of the shell thickness, the resistance of the current flow through the shell becomes large when the thickness is less than the lower limit, and there is a problem that the formation of a continuous phase of the shell may be limited, and when the upper limit is exceeded, the shell is formed. There is a problem that the complexity of the process may be increased by increasing the number of iterations of the process.
한편, 칩 패케이징(chip packaging) 후 신뢰성 실험(reliability test)시 발생할 수 있는 문제점 중의 하나가 높은 온도와 높은 습도 조건하에서 은 등의 산화가능한 금속 코팅의 경우 코어인 충전재를 둘러싼 쉘에서의 산화가능성이 있다는 것이다. 그러나, 은의 경우에는 금속 중 전기전도도가 가장 높은 금속으로 산화물인 산화은 역시 비교적 높은 전기전도도를 가지고 있으므로, 전류레벨은 낮더라도 전류 흐름이 가능하다. 본 발명에서 사용되는 상기 금속들의 전기전도도는 하기 표 1에 나타내었다.On the other hand, one of the problems that can occur during the reliability test after chip packaging is oxidation in a shell surrounding the filler, which is the core of an oxidizable metal coating such as silver under high temperature and high humidity conditions. There is a possibility. However, in the case of silver, silver oxide, which is an oxide having the highest electrical conductivity among metals, also has a relatively high electrical conductivity, so that current can flow even at a low current level. The electrical conductivity of the metals used in the present invention is shown in Table 1 below.
또한, 구리(Cu)의 경우 수분에 의한 산화(oxidation)에 의해 산화막이 형성되는 것을 방지하고, 구리 입자 사이의 애그리게이션(aggregation)을 방지하기 위하여 실란 커플링제로 구리 입자를 코팅하는 경우 R-Si-OH의 하이드록실 그룹은 금속 표면에 흡착되고, R의 지방성 화합물 그룹(aliphatic group)이 외곽에 존재하므로 소수성(hydrophobic)으로 변화시켜 물 흡수가 줄어드는 효과에 대한 보고가 있다(Hongsheng Zhao et al., international Journal of Adhesion & Adhesives (2006)). 또한, 금 나노입자를 2-나프탈렌티올(2-naphtalenethiol)로 캡핑한 시스템에 대하여 전기 영역에서의 전하 변형 감소(electric field induced charge transfer)를 통한 전류 흐름(current flow)이 보고되었으며(Yang Yang et al., applied physics letter 86(2005, 123507), 이같은 기술들은 본 발명의 금속 쉘의 산화방지에도 응용할 수 있다.In addition, in the case of copper (Cu), when the copper film is coated with a silane coupling agent in order to prevent the oxide film from being formed by oxidation by moisture and to prevent aggregation between the copper particles, R- Since the hydroxyl group of Si-OH is adsorbed on the metal surface and the aliphatic group of R is in the outer area, there is a report on the effect of reducing water absorption by changing to hydrophobic (Hongsheng Zhao et al. , International Journal of Adhesion & Adhesives (2006). In addition, current flow through electrical field induced charge transfer in the electrical domain has been reported for systems capped with gold nanoparticles with 2-naphtalenethiol (Yang Yang et. al., applied physics letter 86 (2005, 123507), such techniques are also applicable to the oxidation prevention of metal shells of the present invention.
본 발명의 언더필 조성물은 상기와 같은 코어-쉘 구조의 충전재 이외에 경화제 수지 및 용매를 더 포함한다.The underfill composition of the present invention further contains a curing agent resin and a solvent in addition to the core-shell filler as described above.
상기 경화제 수지는 통상 언더필에 사용되는 수지이면 그 종류가 제한되지 않으며, 예를 들어, 에폭시 수지, 폴리다이메틸실록세인 수지, 아크릴레이트 수지, 오가노-작용화된 폴리실록세인 수지, 폴리이미드 수지, 플루오로카본 수지, 벤조사이클로뷰텐 수지, 불소화된 폴리알릴 에스터 수지, 폴리아미드 수지, 폴리이미도아미드 수지, 페놀 레졸 수지, 방향족 폴리에스터 수지, 폴리페닐렌 에테르 수지, 비스말레이미드 트리아진 수지, 플루오로 수지, 1차 아민계 수지, 2차 아민계 수지, 3차 아민계 수지, 산무수물계 수지, 페놀계 수지, 방향족 아민계 수지, 폴리아민계 수지, 이미다졸계 수지 등이 사용될 수 있다.The curing agent resin is not usually limited as long as it is a resin used for underfill, for example, epoxy resin, polydimethylsiloxane resin, acrylate resin, organo-functionalized polysiloxane resin, polyimide resin, Fluorocarbon resins, benzocyclobutene resins, fluorinated polyallyl ester resins, polyamide resins, polyimidoamide resins, phenolic resol resins, aromatic polyester resins, polyphenylene ether resins, bismaleimide triazine resins, fluoro Resin, primary amine resin, secondary amine resin, tertiary amine resin, acid anhydride resin, phenolic resin, aromatic amine resin, polyamine resin, imidazole resin and the like can be used.
상기 용매는 수지와 함께 사용하기 적합한 종류를 적절히 선택하여 사용할 수 있으며, 예를 들어 1-메톡시-2-프로판올, 메톡시 프로판올 아세테이트, 뷰틸 아세테이트, 메톡시에틸 에테르, 메탄올, 에탄올, 이소프로판올, 에틸렌글리콜, 에틸셀로솔브, 메틸에틸케톤, 사이클로헥산온, 벤젠, 툴로엔, 자일렌, 셀로솔브 등을 사용할 수 있다.The solvent may be used by appropriately selecting the kind suitable for use with the resin, for example 1-methoxy-2-propanol, methoxy propanol acetate, butyl acetate, methoxyethyl ether, methanol, ethanol, isopropanol, ethylene Glycol, ethyl cellosolve, methyl ethyl ketone, cyclohexanone, benzene, toluene, xylene, cellosolve and the like can be used.
상기와 같이 제조한 코어-쉘 구조의 충전재 및 이러한 충전재를 포함하는 언더필 조성물을 이용하여 기판상의 접촉 패드와 칩상의 솔더 범프를 접착하는 방법을 도 2 내지 4를 참조하여 설명하면 다음과 같다.A method of bonding the contact pads on the substrate and the solder bumps on the chip using the core-shell structured filler prepared as described above and the underfill composition including the filler will be described below with reference to FIGS. 2 to 4.
도 2는 본 발명의 일실시예에 따라 제조한 코어-쉘 구조의 충전재들의 인접한 전도성 쉘을 통한 전기적 전류의 흐름을 나타낸 단면도이다. 도 2에 도시한 바와 같이, 본 발명의 일실시예에 따라 제조한 코어-쉘 구조의 충전재(10)는 통상의 언더필에 사용되는 충전재로 이루어진 코어(11)와 상기 코어(11)를 감싸며, 전도성 물질로 형성된 쉘(13)로 이루어진다.Figure 2 is a cross-sectional view showing the flow of electrical current through the adjacent conductive shell of the filler of the core-shell structure prepared according to an embodiment of the present invention. As shown in FIG. 2, the core-shell structured
상기 구조를 갖는 코어-쉘 구조의 충전재(10)들은 서로 인접하여 연결되어 있는 전도성을 가지는 쉘(13)을 통해 전류가 흐르게 된다. 즉, 언더필 공정에서 접촉 패드(21)와 솔더 범프(23) 사이에 코어-쉘 구조의 충전재(10)가 트랩된다 하더라도, 전도성 쉘(13)을 통하여 전기적 도통이 가능하여 접촉 패드(21)와 솔더 범프(23) 사이에 전류의 흐름이 원활히 이루어질 수 있는 것이다.The core-shell structured
도 3은 종래 언더필을 이용하여 접촉 패드(21)와 솔더 범프(23)를 접착할 경우, 접촉 패드(21)와 솔더 범프(23) 사이에 충전재(11)가 트랩된 상태를 나타낸 단면도이다. 도 3에 도시한 바와 같이, 종래 충전재(11)를 그대로 포함하는 언더필을 사용할 경우, 접촉 패드(21)와 솔더 범프(23) 사이에 트랩된 충전재(11)에 의하여 접촉 패드(21)와 솔더 범프(23)간의 전류의 흐름이 원활하지 않게 된다.3 is a cross-sectional view illustrating a state in which the
반면, 본 발명의 일실시예에 따라 제조한 코어-쉘 구조의 충전재를 포함하는 언더필을 사용할 경우에는, 도 4에 도시한 바와 같이, 접촉 패드(21)와 솔더 범프(23) 사이에 코어-쉘 구조의 충전재(10)가 트랩된다 할 지라도 코어-쉘 구조의 충전재(10)들의 인접한 쉘(13)을 통하여 접촉 패드(21)와 솔더 범프(23)간의 전기적 흐름이 원활하게 되는 것이다. 또한, 코어-쉘 구조의 충전재(10)의 코어(11)인 충전재의 낮은 열변형계수(CTE)로 인하여 접촉 패드(21)와 솔더 범프(23) 사이의 기계적 응력을 줄일 수 있게 된다.On the other hand, in the case of using the underfill including the core-shell filler prepared according to an embodiment of the present invention, as shown in Figure 4, the core- between the
상기와 같은 본 발명의 코어-쉘 구조의 충전재는 모세관 언더필(capillary underfill, CUF), 비유동 언더필(no flow underfill, NFU), 웨이퍼 레벨 언더필(wafer level underfill) 등에 모두 적용가능하다.The filler of the core-shell structure of the present invention is applicable to capillary underfill (CUF), no flow underfill (NFU), wafer level underfill, and the like.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예와 이에 대비되는 비교예를 통하여 보다 구체적으로 설명하기로 한다.Hereinafter, in order to help the understanding of the present invention will be described in more detail through preferred examples and comparative examples.
실시예 1Example 1
수용성 암모니아(acqueous ammonia)와 에탄올의 혼합 용액에 테트라에톡시실란(tetraethoxysilane, TES)을 넣고, 10 시간 이상 교반하여 테트라에톡시실란의 가수분해반응을 통하여 나노 분산 실리카 입자(nano dispersed silica particles)를 합성하였다.Tetraethoxysilane (TES) was added to a mixed solution of aqueous ammonia and ethanol, followed by stirring for at least 10 hours to obtain nano dispersed silica particles through hydrolysis of tetraethoxysilane. Synthesized.
상기 실리카 나노입자를 물/메탄올 혼합용액에 SnCl2와 CF3COOH를 함께 혼합한 후 1 시간 동안 대기시켰다. 그 다음, 이 용액을 원심분리한 후 실리카 나노입자를 AgNO3 용액에 넣어 실리카 나노입자를 코팅시켰다.The silica nanoparticles were mixed with SnCl 2 and CF 3 COOH in a water / methanol mixture solution and then allowed to stand for 1 hour. Then, the solution was centrifuged and silica nanoparticles were added to AgNO 3 solution to coat the silica nanoparticles.
실시예 2Example 2
상기 실시예 1에서 합성한 실리카 나노입자를 물/메탄올 혼합용액에 SnCl2와 CF3COOH를 함께 혼합한 후 1 시간 동안 대기시켜 얻은 실리카 나노입자의 용액에 폴리비닐피롤리돈(poly(N-vinylpyrrolidone), PVP)을 넣고 24 시간 이상 대기시켰다. 그 후, FeCl3H2O를 넣고 교반과 함께 피롤(pyrrole)을 넣고 12 시간 이상 교반하여 실리카 나노입자를 캡핑하였다.The silica nanoparticles synthesized in Example 1 were mixed with SnCl 2 and CF 3 COOH in a water / methanol mixture solution, and then allowed to stand for 1 hour to obtain polyvinylpyrrolidone (poly (N- vinylpyrrolidone) and PVP) were added and allowed to stand for at least 24 hours. Then, FeCl 3 H 2 O was added to the pyrrole (pyrrole) with stirring and stirred for more than 12 hours to cap the silica nanoparticles.
상기 실시예 1 및 2에서 제조한 금속 및 전도성 고분자가 코팅된 코어-쉘 구조의 실리카 충전재를 전도층으로 하고, 금을 전극으로 사용하여 소자를 제작한 후 IV 특성을 측정한 결과, 5 V에서 300 ㎂의 전류가 흐름을 확인할 수 있었다.The IV characteristics of the metal and conductive polymer-coated core-shell structured silica fillers prepared in Examples 1 and 2 were used as conductive layers and gold was used as electrodes, and then IV characteristics were measured. The current of 300 mA was confirmed to flow.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.As described above, although the present invention has been described by way of limited embodiments and drawings, the present invention is not limited thereto and is intended by those skilled in the art to which the present invention pertains. Of course, various modifications and variations are possible within the scope of equivalents of the claims to be described.
본 발명에 따르면 공정이 단순하고, 신뢰성이 우수하며, 동시에 기판상 형성된 접촉 패드와 칩상에 형성된 솔더 범프간의 전기적 전류의 흐름을 원활히 할 수 있다.According to the present invention, the process is simple, excellent in reliability, and at the same time, the electric current flows smoothly between the contact pads formed on the substrate and the solder bumps formed on the chip.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070013905A KR20080074591A (en) | 2007-02-09 | 2007-02-09 | Underfill composition and semiconductor device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070013905A KR20080074591A (en) | 2007-02-09 | 2007-02-09 | Underfill composition and semiconductor device using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080074591A true KR20080074591A (en) | 2008-08-13 |
Family
ID=39883894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070013905A KR20080074591A (en) | 2007-02-09 | 2007-02-09 | Underfill composition and semiconductor device using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080074591A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946591B1 (en) * | 2008-04-07 | 2010-03-09 | 엘지이노텍 주식회사 | Semi-conductor packaging system and method using filler comprising silica-capped metal nanoparticles |
| US9496234B1 (en) | 2015-06-17 | 2016-11-15 | Globalfoundries Inc. | Wafer-level chip-scale package structure utilizing conductive polymer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124262A (en) * | 1998-10-16 | 2000-04-28 | Ricoh Co Ltd | Semiconductor device |
| KR20060031811A (en) * | 2003-06-11 | 2006-04-13 | 프라이스 메탈스, 인크. | Thermoplastic fluxing underfill composition and method |
| KR20060046757A (en) * | 2004-07-29 | 2006-05-17 | 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션 | Fluxing no-flow underfill composition containing benzoxazines |
| US20060142424A1 (en) * | 2003-05-23 | 2006-06-29 | Jayesh Shah | Foamable underfill encapsulant |
-
2007
- 2007-02-09 KR KR1020070013905A patent/KR20080074591A/en not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124262A (en) * | 1998-10-16 | 2000-04-28 | Ricoh Co Ltd | Semiconductor device |
| US20060142424A1 (en) * | 2003-05-23 | 2006-06-29 | Jayesh Shah | Foamable underfill encapsulant |
| KR20060031811A (en) * | 2003-06-11 | 2006-04-13 | 프라이스 메탈스, 인크. | Thermoplastic fluxing underfill composition and method |
| KR20060046757A (en) * | 2004-07-29 | 2006-05-17 | 내쇼날 스타치 앤드 케미칼 인베스트멘트 홀딩 코포레이션 | Fluxing no-flow underfill composition containing benzoxazines |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100946591B1 (en) * | 2008-04-07 | 2010-03-09 | 엘지이노텍 주식회사 | Semi-conductor packaging system and method using filler comprising silica-capped metal nanoparticles |
| US9496234B1 (en) | 2015-06-17 | 2016-11-15 | Globalfoundries Inc. | Wafer-level chip-scale package structure utilizing conductive polymer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106486183B (en) | Anisotropic conductive material and electronic device including the same | |
| US10849240B2 (en) | Contact structures with porous networks for solder connections, and methods of fabricating same | |
| CN100587002C (en) | Curing resin composition, adhesive epoxy resin paste, adhesive epoxy resin sheet, conductive connection paste, conductive connection sheet, and electronic component joined body | |
| Yim et al. | Review of recent advances in electrically conductive adhesive materials and technologies in electronic packaging | |
| JP3648277B2 (en) | Semiconductor device | |
| US6586843B2 (en) | Integrated circuit device with covalently bonded connection structure | |
| US7726545B2 (en) | Flip chip mounting process and bump-forming process using electrically-conductive particles as nuclei | |
| TWI430726B (en) | Circuit connecting material, film-form circuit connecting material using the same, circuit member connecting structure and method of manufacturing the same | |
| CN102002209B (en) | Bottom filling glue for packaging inverted chip type semiconductor | |
| US20110128713A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20150155186A1 (en) | Bridging arrangement and method for manufacturing a bridging arrangement | |
| JP2009194359A (en) | Adhesive film for circuit connection, and connection structure of circuit member and method of connecting circuit member using the same | |
| US9378984B2 (en) | Packaging a semiconductor device having wires with polymerized insulator skin | |
| JP2009238969A (en) | Structure of packaging electronic component and method for manufacturing electronic component packaging body | |
| TWI480326B (en) | Curable resin compositions useful as underfill sealants for low-k dielectric-containing semiconductor devices | |
| WO2018070237A1 (en) | Resin composition for sealing, electronic component device and method for producing electronic component device | |
| EP1697987A1 (en) | Electronic packaging materials for use with low-k dielectric-containing semiconductor devices | |
| CN101016402A (en) | Curing resin composition, adhesive epoxy resin paste, adhesive epoxy resin sheet, conductive connection paste, conductive connection sheet, and electronic component joined body | |
| KR20080074591A (en) | Underfill composition and semiconductor device using the same | |
| JP2011100654A (en) | Anisotropic conductive film and method of manufacturing the same | |
| KR101035873B1 (en) | Fast curable adhesive film composition at high temperature and adhesive film using it | |
| WO2015091673A1 (en) | Bonded assemblies with pre-deposited polymer balls on demarcated areas and methods of forming such bonded assemblies | |
| KR20110058061A (en) | A die mounting substrate and a fabricating method the same | |
| JP2004134821A (en) | Semiconductor apparatus | |
| Lu et al. | Conductive adhesives for flip-chip applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |