KR20080056781A - Gate driving circuit and liquid crystal display using thereof - Google Patents

Gate driving circuit and liquid crystal display using thereof Download PDF

Info

Publication number
KR20080056781A
KR20080056781A KR1020060129732A KR20060129732A KR20080056781A KR 20080056781 A KR20080056781 A KR 20080056781A KR 1020060129732 A KR1020060129732 A KR 1020060129732A KR 20060129732 A KR20060129732 A KR 20060129732A KR 20080056781 A KR20080056781 A KR 20080056781A
Authority
KR
South Korea
Prior art keywords
gate
stage
pulse
stages
gate clock
Prior art date
Application number
KR1020060129732A
Other languages
Korean (ko)
Inventor
전상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060129732A priority Critical patent/KR20080056781A/en
Priority to US11/932,532 priority patent/US20080211760A1/en
Priority to JP2007319864A priority patent/JP2008146079A/en
Publication of KR20080056781A publication Critical patent/KR20080056781A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H03K19/01742Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals by means of a pull-up or down element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0283Arrangement of drivers for different directions of scanning
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0289Details of voltage level shifters arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/08Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

A gate driver and an LCD(Liquid Crystal Display) device using the same are provided to supply stable gate off signals by sharing a reset signal and a start time pulse supplied to a dual gate driver. A gate driver includes a circuit unit(132) and a wiring unit(134). The circuit unit includes plural stages, whose output terminals are connected to plural gate lines. Then, the stages output gate driving signals as gate clock pulses to be supplied to plural gate lines in response to a start time pulse. The wiring unit includes start time pulse wires, which receive the start time pulse from outside and supply the start time pulse to input terminals of odd and even first stages among the stages, and reset wires, which are connected to reset terminals of the stages. The odd stages include a first dummy stage, whose carry terminal is connected to a control terminal of the last odd stage. The even stages include a second dummy stage, whose carry terminal is connected to a control terminal of the last even stage. An output terminal of the second dummy stage supplies a reset signal to the reset wires.

Description

게이트 구동 회로 및 그것을 사용하는 액정 표시 장치{GATE DRIVING CIRCUIT AND LIQUID CRYSTAL DISPLAY USING THEREOF}Gate driving circuit and liquid crystal display using the same {GATE DRIVING CIRCUIT AND LIQUID CRYSTAL DISPLAY USING THEREOF}

도 1은 본 발명의 일실시 예에 따른 액정 표시 장치의 구성 블록도,1 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention;

도 2는 도 1에 도시된 제1 및 제2 레벨 쉬프터의 입출력 신호 관계를 도시한 도면,FIG. 2 is a diagram illustrating input and output signal relationships between the first and second level shifters shown in FIG. 1;

도 3은 도 2에 도시된 제1 레벨 쉬프터의 예시 회로도,3 is an exemplary circuit diagram of the first level shifter shown in FIG. 2;

도 4는 도 2에 도시된 제1 및 제2 게이트 구동 회로의 구성 블록도, 및4 is a block diagram illustrating a configuration of the first and second gate driving circuits illustrated in FIG. 2;

도 5는 도 4에 도시된 제1 게이트 구동 회로의 스테이지의 예시 회로도이다.FIG. 5 is an exemplary circuit diagram of a stage of the first gate driving circuit shown in FIG. 4.

도 6은 도 4에 도시된 게이트 구동 회로의 동작을 설명하기 위한 시뮬레이션 그래프, 및 6 is a simulation graph for explaining the operation of the gate driving circuit shown in FIG. 4, and

도 7은 도 4에 도시된 게이트 구동 회로 중 n+2 스테이지의 출력 파형을 도시한 시뮬레이션 그래프이다.FIG. 7 is a simulation graph illustrating output waveforms of an n + 2 stage among the gate driving circuits shown in FIG. 4.

<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>

100: 액정 표시 장치 110: 액정 패널100: liquid crystal display 110: liquid crystal panel

120: 데이터 구동부 130: 제1 게이트 구동 회로120: data driver 130: first gate driving circuit

140: 제2 게이트 구동 회로 150: 제1 레벨 쉬프터140: second gate driving circuit 150: first level shifter

160: 제2 레벨 쉬프터 170: 타이밍 컨트롤러160: second level shifter 170: timing controller

180: 전원 공급부180: power supply

본 발명은 액정 표시 장치에 관한 것으로서, 더욱 상세하게는 게이트 구동 회로를 포함하는 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device including a gate driving circuit.

일반적으로 액정 표시 장치는 영상을 표시하기 위한 액정 패널과 액정 패널을 구동하는 데이터 구동부와 게이트 구동부를 구비한다. 액정 패널은 다수의 게이트 라인, 다수의 데이터 라인 및 다수의 화소를 포함한다. 화소는 박막 트랜지스터 및 액정 커패시터로 이루어진다. 데이터 구동부는 데이터 라인에 데이터 신호를 출력하고 게이트 구동부는 게이트 구동 신호를 출력한다.In general, the liquid crystal display includes a liquid crystal panel for displaying an image, a data driver for driving the liquid crystal panel, and a gate driver. The liquid crystal panel includes a plurality of gate lines, a plurality of data lines, and a plurality of pixels. The pixel consists of a thin film transistor and a liquid crystal capacitor. The data driver outputs a data signal to the data line, and the gate driver outputs a gate driving signal.

게이트 구동부는 박막 트랜지스터와 동일한 공정을 통해 동시에 액정 패널 상에 형성되고, 데이터 구동부는 칩 형태로 이루어져 액정 패널의 주변영역에 연결된다. 게이트 구동부는 다수의 스테이지로 이루어진 쉬프터 레지스터를 포함하고, 스테이지 각각은 대응하는 게이트 라인에 연결되어 게이트 구동 신호를 출력한다.The gate driver is simultaneously formed on the liquid crystal panel through the same process as the thin film transistor, and the data driver is formed in a chip form and connected to the peripheral region of the liquid crystal panel. The gate driver includes a shifter register composed of a plurality of stages, each stage being connected to a corresponding gate line to output a gate driving signal.

게이트 구동부는 다수의 게이트 라인에 순차적으로 게이트 구동 신호를 출력하기 위하여 서로 종속적으로 연결된다. 즉 현 스테이지의 입력 단자는 이전 스테이지의 출력 단자에 연결되고, 다음 스테이지의 출력 단자는 현 스테이지의 제어 단자에 연결된다. 다수의 스테이지 중 첫 번째 스테이지는 개시 신호가 입력된다.The gate drivers are connected to each other in order to sequentially output gate driving signals to the plurality of gate lines. That is, the input terminal of the current stage is connected to the output terminal of the previous stage, and the output terminal of the next stage is connected to the control terminal of the current stage. The start signal is input to the first stage of the plurality of stages.

이러한 게이트 구동부는 액정 패널의 좌 우측에 형성되어 좌측의 게이트 구동 회로는 홀수 번째 게이트 라인을 구동하고 우측의 게이트 구동 회로는 짝수 번째 게이트 라인을 싱글 구동 방식으로 구동한다.The gate driver is formed on the left and right sides of the liquid crystal panel so that the gate driver circuit on the left side drives the odd-numbered gate lines and the gate driver circuit on the right side drives the even-numbered gate lines in a single driving manner.

싱글(Single) 구동 방식의 액정 표시 장치는, 좌우 게이트 구동 회로에서 출력되는 게이트 구동 신호가 게이트 라인 지연(Gate Line Dely)에 의해 게이트 라인의 끝으로 갈수록 편차가 발생한다. 게이트 구동 신호의 편차는 화소의 충전 시간을 부족하게 하고 이로 인해 가로줄 시인 현상이 발생된다.In a single driving liquid crystal display, a deviation occurs as the gate driving signal output from the left and right gate driving circuits reaches the end of the gate line due to a gate line delay. The deviation of the gate driving signal causes the charging time of the pixel to be insufficient, resulting in a horizontal line recognition phenomenon.

싱글 구동 방식의 화소 충전 시간 부족의 문제점을 해결하기 위하여, 액정 패널의 좌우 측에 동일한 게이트 제어 회로를 형성하여 좌우 측에서 동일한 게이트 구동 신호를 게이트 라인으로 인가하는 듀얼(Dual) 구동 방식이 제안되고 있다.In order to solve the problem of insufficient pixel charging time of the single driving method, a dual driving method is proposed in which the same gate control circuit is formed on the left and right sides of the liquid crystal panel to apply the same gate driving signal to the gate line on the left and right sides. have.

그런데 종래 듀얼 구동 방식의 액정 표시 장치는 싱글 구동 방식에 비하여 게이트 구동 회로에 연결되는 신호 배선이 2배로 늘어나 액정 패널의 집적 공간의 확보를 요구한다. 액정 패널의 집적 공간의 변화는 곧 액정 패널의 크기의 변화를 의미하고 이는 기존의 액정 패널 제조 공정에 사용되는 장비의 변화를 요구하므로 액정 패널의 제조 단가를 상승시키는 문제점을 발생시킨다.However, the conventional dual driving type liquid crystal display device requires twice as much signal wiring to be connected to the gate driving circuit as compared to the single driving type, thereby securing the integrated space of the liquid crystal panel. The change in the integrated space of the liquid crystal panel means a change in the size of the liquid crystal panel, which requires a change in the equipment used in the existing liquid crystal panel manufacturing process, thereby causing a problem of increasing the manufacturing cost of the liquid crystal panel.

따라서, 본 발명은 종래의 문제점을 해결하기 위하여 안출된 것으로, 듀얼 게이트 구동 회로로 제공되는 개시 펄스와 리셋 신호를 공유하여 게이트 구동 회로 에 연결되는 신호 배선을 감소시키면서 안정적으로 게이트 오프 신호를 제공하는 게이트 구동 회로 및 액정 표시 장치를 제공함에 그 목적이 있다.Accordingly, the present invention has been made to solve the conventional problems, and provides a gate off signal stably while reducing the signal wiring connected to the gate driving circuit by sharing the reset pulse and the reset signal provided to the dual gate driving circuit. Its purpose is to provide a gate driving circuit and a liquid crystal display device.

상기 목적을 달성하기 위하여 본 발명의 게이트 구동 회로는, 하나의 개시 펄스에 응답하여 게이트 클럭 펄스를 복수의 게이트 라인에 제공할 게이트 구동 신호로 출력하기 위하여, 서로 종속적으로 연결된 복수의 스테이지를 포함하며 상기 복수의 스테이지는 출력 단자가 복수의 게이트 라인에 각각 대응하여 연결되는 회로부; 및 외부로부터 상기 개시 펄스를 전달받아 상기 복수의 스테이지 중 홀수 첫 번째 스테이지와 짝수 첫 번째 스테이지의 입력 단자에 제공하는 개시 펄스 배선과, 상기 복수의 스테이지의 리셋 단자를 연결하는 리셋 배선이 형성된 배선부;를 포함하며, 상기 복수의 스테이지 중 홀수 번째 스테이지는, 캐리 단자가 마지막 홀수 번째 스테이지의 제어 단자에 연결되는 제1 더미 스테이지를 포함하고, 상기 복수의 스테이지 중 짝수 번째 스테이지는 캐리 단자가 마지막 짝수 번째 스테이지의 제어 단자에 연결되는 제2 더미 스테이지를 포함하고, 상기 제2 더미 스테이지의 출력 단자는 리셋 신호를 상기 리셋 배선으로 제공하는 것이 바람직하다.In order to achieve the above object, the gate driving circuit of the present invention includes a plurality of stages that are dependently connected to each other to output a gate clock pulse to a plurality of gate lines in response to one start pulse. The plurality of stages may include a circuit unit to which output terminals are respectively connected to a plurality of gate lines; And a start pulse wire configured to receive the start pulse from the outside and to provide the input terminals of the odd first and even first stages of the plurality of stages and the reset wires connecting the reset terminals of the plurality of stages. The odd-numbered stage of the plurality of stages includes a first dummy stage in which a carry terminal is connected to a control terminal of a last odd-numbered stage, and the even-numbered stage of the plurality of stages has a last even-numbered carry terminal. And a second dummy stage connected to the control terminal of the second stage, wherein the output terminal of the second dummy stage provides a reset signal to the reset wiring.

여기서, 상기 제2 더미 스테이지는 상기 리셋 신호를 제공하는 풀업 트랜지스터를 포함하고, 상기 풀업 트랜지스터는 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 크기가 큰 것이 바람직하다.Here, the second dummy stage may include a pull-up transistor for providing the reset signal, and the pull-up transistor may be larger in size than the pull-up transistor of another stage of the plurality of stages.

또한 상기 제2 더미스테이지의 풀업 트랜지스터는 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 2 내지 2.5배 큰 것이 바람직하다.In addition, it is preferable that the pull-up transistor of the second dummy stage is 2 to 2.5 times larger than the pull-up transistor of another stage of the plurality of stages.

또한 상기 게이트 클럭 펄스는 제1 게이트 클럭 펄스, 제1 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제1 게이트 클럭바 펄스, 제1 게이트 클럭 펄스의 위상이 지연된 제2 게이트 클럭 펄스, 제2 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제2 게이트 클럭바 펄스를 포함하며, 상기 홀수 번째 스테이지는 상기 제1 게이트 클럭 펄스 또는 제1 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하고, 상기 짝수 번째 스테이지는 상기 제2 게이트 클럭 펄스 또는 제2 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하는 것이 바람직하다.The gate clock pulse may include a first gate clock pulse, a first gate clock bar pulse having an inverted phase of a phase of the first gate clock pulse, a second gate clock pulse having a delayed phase of the first gate clock pulse, and a second gate. A second gate clock bar pulse having an inverted phase of a phase of a clock pulse, wherein the odd-numbered stage outputs the first gate clock pulse or the first gate clock bar pulse as the gate driving signal, and the even-numbered The stage may output the second gate clock pulse or the second gate clock bar pulse as the gate driving signal.

또한 상기 홀수 번째 스테이지 중 첫 번째 스테이지와 짝수 번째 스테이지 중 첫 번째 스테이지는 입력 단자에 상기 하나의 개시 신호가 입력되는 것이 바람직하다.In addition, it is preferable that the one start signal is input to an input terminal of the first stage of the odd stage and the first stage of the even stage.

본 발명의 액정 표시 장치는 외부 입력신호에 응답하여 출력 인에이블 신호, 게이트 클럭 및 하나의 개시 신호를 생성하는 타이밍 컨트롤러; 상기 출력 인에이블 신호와 게이트 클럭에 응답하여 게이트 클럭 펄스를 생성하고 상기 개시 신호에 응답하여 하나의 개시 펄스를 생성하는 레벨 쉬프터; 및 상기 하나의 개시 펄스에 응답하여 상기 게이트 클럭 펄스를 복수의 게이트 라인에 제공할 게이트 구동 신호로 출력하기 위하여 서로 종속적으로 연결된 복수의 스테이지를 포함하고, 상기 복수의 스테이지 중 홀수 번째 스테이지는, 캐리 단자가 마지막 홀수 번째 스테이지의 제어 단자에 연결되는 제1 더미 스테이지를 포함하고, 상기 복수의 스테이지 중 짝수 번째 스테이지는 캐리 단자가 마지막 짝수 번째 스테이지의 제어 단자에 연결 되는 제2 더미 스테이지를 포함하고, 상기 제2 더미 스테이지의 출력 단자는 상기 복수의 스테이지의 리셋 단자에 리셋 신호를 제공하는 제1 및 제2 게이트 구동 회로를 포함한다.A liquid crystal display of the present invention includes a timing controller for generating an output enable signal, a gate clock, and one start signal in response to an external input signal; A level shifter generating a gate clock pulse in response to the output enable signal and a gate clock and generating one start pulse in response to the start signal; And a plurality of stages connected dependently to each other for outputting the gate clock pulse as a gate driving signal to be provided to a plurality of gate lines in response to the one start pulse, wherein the odd numbered stages of the plurality of stages are carry The terminal includes a first dummy stage connected to a control terminal of the last odd-numbered stage, the even-numbered stage of the plurality of stages includes a second dummy stage in which the carry terminal is connected to the control terminal of the last-even-numbered stage, The output terminal of the second dummy stage includes first and second gate driving circuits for providing a reset signal to reset terminals of the plurality of stages.

본 발명의 액정 표시 장치는 상기 레벨 쉬프터에 상기 게이트 온 전압과 게이트 오프 전압을 공급하는 전원 공급부를 더 포함하고, 상기 레벨 쉬프터는, 상기 게이트 온 전압과 게이트 오프 전압 레벨을 가지는 상기 게이트 클럭 펄스, 게이트 클럭바 펄스 및 개시 펄스를 출력하는 것이 바람직하다.The liquid crystal display of the present invention further includes a power supply unit supplying the gate on voltage and the gate off voltage to the level shifter, wherein the level shifter comprises: the gate clock pulse having the gate on voltage and the gate off voltage levels; It is preferable to output the gate clock bar pulse and the start pulse.

또한 상기 레벨 쉬프터는, 상기 출력 인에이블 신호와 게이트 클럭을 논리연산하고 전압의 레벨을 증폭시켜 상기 게이트 클럭 펄스로 출력하는 제1 레벨 쉬프팅부; 및 상기 출력 인에이블 신호와 게이트 클럭을 논리연산하고 위상을 반전시킨 후 전압의 레벨을 증폭시켜 상기 게이트 클럭바 펄스로 출력하는 제2 레벨 쉬프팅부;를 포함한다.The level shifter may include a first level shifting unit configured to logically operate the output enable signal and the gate clock, amplify a voltage level, and output the amplified voltage as the gate clock pulse; And a second level shifting unit configured to logically operate the output enable signal and the gate clock, invert the phase, and amplify the voltage level to output the gate clock bar pulse.

또한 상기 제1 및 제2 게이트 구동 회로는, 상기 게이트 라인이 형성된 액정 패널에 집적되며, 상기 게이트 라인 양단에 형성되어 상기 게이트 라인을 듀얼로 구동하는 것이 바람직하다.The first and second gate driving circuits may be integrated in the liquid crystal panel in which the gate lines are formed, and are formed at both ends of the gate lines to dually drive the gate lines.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 일 실시 예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 일실시 예에 따른 액정 표시 장치의 구성 블록도이다. 도 1에 도시된 바와 같이, 본 발명의 일실시 예에 따른 액정 표시 장치(100)는, 액정 패널(110), 데이터 구동부(120), 제1 및 제2 게이트 구동 회로(130, 140), 제1 및 제2 레벨 쉬프터(150, 160), 타이밍 컨트롤러(170) 및 전원 공급부(180)를 포함한다.1 is a block diagram illustrating a liquid crystal display according to an exemplary embodiment of the present invention. As illustrated in FIG. 1, the liquid crystal display 100 according to an exemplary embodiment of the present invention may include a liquid crystal panel 110, a data driver 120, first and second gate driving circuits 130 and 140, The first and second level shifters 150 and 160, the timing controller 170, and the power supply unit 180 are included.

상기 액정 패널(110)은 박막 트랜지스터 기판(112), 컬러 필터 기판(114) 및 박막 트랜지스터 기판(112)과 컬러 필터 기판(114) 사이에 게재된 액정(도시되지 않음)을 포함한다. The liquid crystal panel 110 includes a thin film transistor substrate 112, a color filter substrate 114, and a liquid crystal (not shown) interposed between the thin film transistor substrate 112 and the color filter substrate 114.

박막 트랜지스터 기판(112)은 표시 영역(DA)과 제1 및 제2 주변 영역(PA1, PA2)를 포함한다. 표시 영역(DA)은 게이트 라인(GL1,...,GLn), 데이터 라인(DL1,...,DLm), 게이트 라인(GL1,...,GLn)과 데이터 라인(DL1,...,DLm)의 교차 영역에 정의되는 화소가 형성된다. 제1 주변 영역(PA1)은 게이트 라인(GL1,...,GLn)을 구동하는 제1 및 제2 게이트 구동 회로(130, 140)가 형성된다. 제2 주변 영역(PA2)은 데이터 라인(DL1,...,DLm)을 구동하는 데이터 구동부(120)가 실장된다. 여기서 제1 주변 영역(PA1)은 게이트 라인(GL1,...,GLn)의 양단부에 인접하는 영역이고, 제2 주변 영역(PA2)은 데이터 라인(DL1,...,DLm)의 일단부에 인접하는 영역이다The thin film transistor substrate 112 includes a display area DA and first and second peripheral areas PA1 and PA2. The display area DA includes gate lines GL1 through GLn, data lines DL1 through DLm, gate lines GL1 through GLn, and data lines DL1 through GLn. The pixel defined in the intersection area of (DLm) is formed. First and second gate driving circuits 130 and 140 driving the gate lines GL1 to GLn are formed in the first peripheral area PA1. In the second peripheral area PA2, the data driver 120 driving the data lines DL1, DLm is mounted. Here, the first peripheral area PA1 is an area adjacent to both ends of the gate lines GL1, ..., GLn, and the second peripheral area PA2 is one end of the data lines DL1, ..., DLm. Is an area adjacent to

화소는 게이트 라인(GL1,...,GLn)과 데이터 라인(DL1,...,DLm)에 연결되는 박막 트랜지스터(TFT), 박막 트랜지스터(TFT)에 연결되는 액정 커패시터(CLC) 및 스토리지 커패시터(CST)를 포함한다. 박막 트랜지스터(TFT)의 게이트 및 소스는 게이트 라인(GL1,...,GLn) 및 데이터 라인(DL1,...,DLm)에 각각 연결되고 드레인은 액정 커패시터(CLC)와 스토리지 커패시터(CST)에 연결된다. 액정 커패시터(CLC)는 화소 전극과 공통 전극을 두 단자로 하며, 두 단자 사이에 유전체로 기능하는 액정으로 형성된다.The pixel includes a thin film transistor (TFT) connected to the gate lines GL1, ..., GLn and the data lines DL1, ..., DLm, a liquid crystal capacitor (CLC) connected to the thin film transistor (TFT), and a storage capacitor. (CST). The gate and the source of the thin film transistor TFT are connected to the gate lines GL1, ..., GLn and the data lines DL1, ..., DLm, respectively, and the drains thereof are the liquid crystal capacitor CLC and the storage capacitor CST. Is connected to. The liquid crystal capacitor CLC has a pixel electrode and a common electrode as two terminals, and is formed of a liquid crystal that functions as a dielectric between the two terminals.

컬러 필터 기판(114)은 빛 샘 방지를 위한 블랙 매트릭스, 색 구현을 위한 컬러 필터 및 공통 전극이 형성된다. 액정은 유전율 이방성을 갖는 물질로서 공통 전극과 화소 전극에 인가된 전압의 차이에 의해 회전하여 광의 투과율을 조절한다.The color filter substrate 114 includes a black matrix for preventing light leakage, a color filter for implementing colors, and a common electrode. The liquid crystal is a material having dielectric anisotropy and is rotated by a difference between voltages applied to the common electrode and the pixel electrode to adjust light transmittance.

상기 제1 및 제2 게이트 구동 회로(130, 140)는 게이트 라인(GL1,...,GLn)을 사이에 두고 액정 패널(110) 일측 및 타측인 제1 주변 영역(PA1)에 집적되어 형성되고 그 출력이 게이트 라인(GL1,...,GLn) 각각에 연결된다. 제1 및 제2 게이트 구동 회로(130, 140)는 게이트 라인(GL1,...,GLn)의 양단에서 게이트 구동 신호를 순차적으로 제공하여 게이트 라인(GL1,...,GLn)을 듀얼로 구동시킨다. The first and second gate driving circuits 130 and 140 are integrally formed in the first peripheral area PA1 on one side and the other side of the liquid crystal panel 110 with the gate lines GL1,..., GLn interposed therebetween. And its output is connected to each of the gate lines GL1, ..., GLn. The first and second gate driving circuits 130 and 140 sequentially provide gate driving signals at both ends of the gate lines GL1, ..., GLn to dualize the gate lines GL1, ..., GLn. Drive it.

상기 데이터 구동부(120)는 타이밍 컨트롤러(140)로부터 데이터 제어 신호 및 데이터를 수신하고, 데이터에 해당하는 아날로그 구동 전압을 선택하여 계조 표시 전압으로 데이터 라인(DL1,...,DLm)에 제공한다. 데이터 구동부(120)는 집적화된 칩으로 구현되며 박막 트랜지스터 기판(112)의 제2 주변 영역(PA2)에 실장된다. 데이터 구동부(120)는 제2 주변 영역(PA2)에 연결되는 연성 회로 기판(102)를 통하여 타이밍 컨트롤러(170)와 전원 공급부(180)에 연결된다.The data driver 120 receives a data control signal and data from the timing controller 140, selects an analog driving voltage corresponding to the data, and provides the gray level display voltage to the data lines DL1,..., DLm. . The data driver 120 is implemented as an integrated chip and is mounted in the second peripheral area PA2 of the thin film transistor substrate 112. The data driver 120 is connected to the timing controller 170 and the power supply unit 180 through the flexible circuit board 102 connected to the second peripheral area PA2.

한편 본 실시 예에서 데이터 구동부(120)는 박막 트랜지스터 기판(112)에 COG(Chip On Glass) 방식으로 실장 되지만 이에 한정되지 아니하며, TCP(Tape Carrier Package) 구조 방식으로 실장될 수 있다.Meanwhile, in the present exemplary embodiment, the data driver 120 is mounted on the thin film transistor substrate 112 in a chip on glass (COG) method, but is not limited thereto. The data driver 120 may be mounted in a tape carrier package (TCP) structure.

상기 제1 및 제2 레벨 쉬프터(150, 160)는 타이밍 컨트롤러(140)로부터 게이 트 제어 신호를 제공받고, 전원 공급부(180)로부터 구동 전압을 제공받아, 게이트 구동 회로(130, 140)를 구동시킬 신호를 생성하여 이를 제1 및 제2 게이트 구동 회로(130, 140)로 제공한다. The first and second level shifters 150 and 160 receive gate control signals from the timing controller 140 and receive driving voltages from the power supply unit 180 to drive the gate driving circuits 130 and 140. A signal to be generated is provided to the first and second gate driving circuits 130 and 140.

상기 타이밍 컨트롤러(140)는 외부로부터 데이터 및 입력 제어 신호를 입력받아 게이트 제어 신호 및 데이터 제어 신호를 생성하여 제1 및 제2 레벨 쉬프터(150, 160) 및 데이터 드라이버(120)로 제공한다. 여기서 데이터는 RGB 영상신호이고, 입력 제어 신호는 수직 동기 신호(VSYNC), 수평 동기 신호(HSYNC), 메인 클럭(MCLK) 및 데이터 인에이블 신호(DE)를 포함한다.The timing controller 140 receives data and an input control signal from an external source, generates a gate control signal and a data control signal, and provides the gate control signal and the data control signal to the first and second level shifters 150 and 160 and the data driver 120. The data is an RGB image signal, and the input control signal includes a vertical sync signal VSYNC, a horizontal sync signal HSYNC, a main clock MCLK, and a data enable signal DE.

상기 전원 공급부(180)는 외부로부터 공급받은 전원 전압을 이용하여 아날로그 구동 전압(AVDD), 공통 전압(VCOM), 게이트 구동 전압을 생성한다. 전원 공급부(180)는 아날로그 구동 전압(AVDD)을 데이터 구동부(120)로 공급하고, 공통 전압(VCOM)을 액정 패널(110)의 공통 전극에 공급하고, 게이트 구동 전압을 제1 및 제2 레벨 쉬프터(150, 160)로 제공한다.The power supply unit 180 generates an analog driving voltage AVDD, a common voltage VCOM, and a gate driving voltage using a power supply voltage supplied from an external source. The power supply unit 180 supplies the analog driving voltage AVDD to the data driver 120, supplies the common voltage VCOM to the common electrode of the liquid crystal panel 110, and supplies the gate driving voltage to the first and second levels. It is provided to the shifters 150 and 160.

상기 타이밍 컨트롤러(170), 제1 및 제2 레벨 쉬프터(150, 160) 및 전원 공급부(180)는 컨트롤 인쇄 회로 기판(104)에 실장된다. 컨트롤 인쇄 회로 기판(104)은 연성 회로 기판(102)을 통하여 박막 트랜지스터 기판(112)의 제2 주변 영역(PA2)에 연결된다. 액정 패널(110)에 형성된 제1 및 제2 게이트 구동 회로(130, 140)는 데이터 구동부(120)를 통해 또는 연성 회로 기판(102)을 통해 직접 타이밍 컨트롤러(140) 및 전원 공급부(180)에 연결될 수 있다. The timing controller 170, the first and second level shifters 150 and 160, and the power supply unit 180 are mounted on the control printed circuit board 104. The control printed circuit board 104 is connected to the second peripheral area PA2 of the thin film transistor substrate 112 through the flexible circuit board 102. The first and second gate driving circuits 130 and 140 formed in the liquid crystal panel 110 are directly connected to the timing controller 140 and the power supply unit 180 through the data driver 120 or the flexible circuit board 102. Can be connected.

도 2는 도 1에 도시된 제1 및 제2 레벨 쉬프터의 입출력 신호 관계를 도시한 도면이다. 도 2에 도시된 바와 같이, 제1 및 제2 레벨 쉬프터(150, 160)는 전원 공급부(180)로부터 게이트 구동 전압인 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)를 제공받는다. FIG. 2 is a diagram illustrating input and output signal relationships between the first and second level shifters illustrated in FIG. 1. As shown in FIG. 2, the first and second level shifters 150 and 160 receive a gate on voltage VON and a gate off voltage VOFF from the power supply 180.

또한 제1 및 제2 레벨 쉬프트(150, 160)는 타이밍 컨트롤러(170)로부터 게이트 제어 신호인 출력 인에이블 신호(OE), 제1 및 제2 게이트 클럭(CPV1, CPV2) 및 게이트 스타트 신호(STV)를 제공받는다. 여기서 제2 게이트 클럭(CPV2)은 제1 게이트 클럭(CPV1)의 위상이 지연된 클럭이다. 제1 및 제2 게이트 클록(CPV1, CPV2)의 위상 차는 서로 인접한 게이트 라인에 제공되는 게이트 구동 신호가 중첩되는 구간으로 1/2 수평 주기인 것이 바람직하다. 또한 게이트 스타트 신호(STV)는 한 프레임(Frame)의 시작을 알리는 신호이다.In addition, the first and second level shifts 150 and 160 may include the output enable signal OE, the first and second gate clocks CPV1 and CPV2 and the gate start signal STV, which are gate control signals from the timing controller 170. Is provided). The second gate clock CPV2 is a clock whose phase of the first gate clock CPV1 is delayed. The phase difference between the first and second gate clocks CPV1 and CPV2 is a half horizontal period in which the gate driving signals provided to the adjacent gate lines overlap each other. In addition, the gate start signal STV is a signal indicating the start of one frame.

제1 및 제2 레벨 쉬프터(150, 160)는 게이트 제어 신호에 응답하여 게이트 온 전압(VON)과 게이트 오프 전압(VOFF) 레벨의 개시 펄스(STVP), 제1 및 제2 게이트 클럭 펄스(CKV1, CKV2) 및 제1 및 제2 게이트 클럭바 펄스(CKVB1, CKVB2)를 생성한다. 여기서 개시 펄스(STVP)는 게이트 구동 회로(130, 140)가 한 프레임의 첫 번째 게이트 구동 신호를 생성하도록 한다. 또한 제1 및 제2 게이트 클럭바 펄스(CKVB1, CKVB2)는 게이트 라인을 구동시키는 속도를 빠르게 하기 위한 신호이다.The first and second level shifters 150 and 160 may receive a start pulse STVP having a gate on voltage VON and a gate off voltage VOFF level, and first and second gate clock pulses CKV1 in response to a gate control signal. , CKV2, and first and second gate clock bar pulses CKVB1 and CKVB2. Here, the start pulse STVP causes the gate driving circuits 130 and 140 to generate the first gate driving signal of one frame. The first and second gate clock bar pulses CKVB1 and CKVB2 are signals for increasing the speed of driving the gate line.

제1 및 제2 레벨 쉬프터(150, 160)는 생성된 개시 펄스(STVP), 제1 및 제2 게이트 클럭 펄스(CKV1, CKV2) 및 제1 및 제2 게이트 클럭바 펄스(CKVB1, CKVB2) 를 데이터 구동부(120)를 통하여 제1 및 제2 게이트 구동 회로(130, 140)로 제공 한다. The first and second level shifters 150 and 160 may generate the generated start pulses STVP, the first and second gate clock pulses CKV1 and CKV2, and the first and second gate clock bar pulses CKVB1 and CKVB2. The first and second gate driving circuits 130 and 140 are provided through the data driver 120.

본 실시 예에 따른 제1 및 제2 레벨 쉬프터(150, 160)는 제1 및 제2 게이트 구동 회로(130, 140)에 하나의 개시 펄스(STVP)를 생성하여 제1 게이트 구동 회로(130, 140)로 제공한다. 제1 및 제2 게이트 구동 회로(130, 140)는 개시 펄스(STVP)를 입력받으면 게이트 구동 신호를 생성하여 게이트 라인에 제공하기 시작한다.The first and second level shifters 150 and 160 according to the present exemplary embodiment generate one start pulse STVP in the first and second gate driving circuits 130 and 140 to generate the first gate driving circuit 130, 140). When the first and second gate driving circuits 130 and 140 receive the start pulse STVP, the first and second gate driving circuits 130 and 140 start generating the gate driving signal and providing the gate driving signal to the gate line.

도 3은 도 2에 도시된 제1 레벨 쉬프터의 예시 회로도이다. 도 3에 도시된 바와 같이 제1 레벨 쉬프터(130)는, 제1 레벨 쉬프팅부(132), 제2 레벨 쉬프팅부(134) 및 제3 레벨 쉬프팅부(136)를 포함한다.3 is an exemplary circuit diagram of the first level shifter shown in FIG. 2. As illustrated in FIG. 3, the first level shifter 130 includes a first level shifting unit 132, a second level shifting unit 134, and a third level shifting unit 136.

제1 레벨 쉬프팅부(132)는 출력 인에이블 신호(OE)와 게이트 클럭(CPV1)을 논리 연산하고 전압의 레벨을 증폭시켜 제1 및 제2 게이트 구동 회로(130, 140)에 제공할 게이트 클럭 펄스(CKV1)를 생성한다. 이를 위해 제1 레벨 쉬프팅부(132)는 논리 연산부(LG1), 구동 인버터(INV1) 및 풀스윙 인버터(133)를 포함한다. The first level shifting unit 132 performs a logic operation on the output enable signal OE and the gate clock CPV1, amplifies a voltage level, and provides a gate clock for the first and second gate driving circuits 130 and 140. Generate a pulse CKV1. To this end, the first level shifting unit 132 includes a logic operation unit LG1, a driving inverter INV1, and a full swing inverter 133.

논리 연산부(LG1)는 출력 인에이블 신호(OE)와 제1 게이트 클럭(CPV1)을 오어 연산한다. 구동 인버터(INV1)는 논리 연산부(LG1)의 출력의 위상을 반전시켜 풀 스윙 인버터(133)의 구동 레벨로 증폭한다. 풀스윙 인버터(133)는 구동 인버터(INV1)의 출력에 응답하여 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 레벨의 제1 게이트 클럭 펄스(CKV1)를 생성한다. The logic calculator LG1 calculates by outputting the output enable signal OE and the first gate clock CPV1. The driving inverter INV1 inverts the phase of the output of the logic calculating unit LG1 and amplifies the driving level of the full swing inverter 133. The full swing inverter 133 generates a first gate clock pulse CKV1 having a gate on voltage VON and a gate off voltage VOFF in response to the output of the driving inverter INV1.

제2 레벨 쉬프팅부(134)는 출력 인에이블 신호(OE)와 제1 게이트 클럭(CPV1) 을 논리 연산하고 전압의 레벨을 증폭시켜 제1 및 제2 게이트 구동 회로(130)에 제공할 제1 게이트 클럭바 펄스(CKVB1)를 생성한다. 이를 위해 제2 레벨 쉬프팅부(134)는 논리 연산부(LG2), 반전 인버터(INV2), 구동 인버터(INV3) 및 풀스윙 인버터(135)를 포함한다. 여기서 제1 게이트 클럭바 펄스(CKVB1)는 제1 게이트 클럭 펄스(CKV1)의 위상이 반전된 클럭이다. The second level shifting unit 134 performs a logic operation on the output enable signal OE and the first gate clock CPV1 and amplifies a voltage level to provide the first and second gate driving circuits 130 to the first and second gate driving circuits 130. The gate clock bar pulse CKVB1 is generated. To this end, the second level shifting unit 134 includes a logic operation unit LG2, an inverting inverter INV2, a driving inverter INV3, and a full swing inverter 135. Here, the first gate clock bar pulse CKVB1 is a clock in which the phase of the first gate clock pulse CKV1 is inverted.

논리 연산부(LG2)는 출력 인에이블 신호(OE)와 제1 게이트 클럭(CPV1)을 오어 연산한다. 반전 인버터(INV2)는 논리 연산부(LG1)의 출력의 위상을 반전시켜 출력한다. 구동 인버터(INV3)는 반전 인버터(INV2)의 출력의 위상을 반전시켜 풀 스윙 인버터(135)의 구동 레벨로 증폭한다. 풀스윙 인버터(135)는 구동 인버터(135)의 출력에 응답하여 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 레벨의 제1 게이트 클럭바 펄스(CKVB1)를 생성한다. The logic calculator LG2 calculates by outputting the output enable signal OE and the first gate clock CPV1. The inverting inverter INV2 inverts the phase of the output of the logic calculating section LG1 and outputs it. The driving inverter INV3 inverts the phase of the output of the inverting inverter INV2 and amplifies the driving level of the full swing inverter 135. The full swing inverter 135 generates a first gate clock bar pulse CKVB1 having a gate on voltage VON and a gate off voltage VOFF level in response to the output of the driving inverter 135.

제3 레벨 쉬프팅부(136)는 출력 인에이블 신호(OE)과 게이트 스타트 신호(STV)를 입력받아 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 레벨의 개시 펄스(STVP)를 생성한다. 여기서 개시 펄스(STVP)는 게이트 스타트 펄스(STV)와 동일한 주기와 펄스 폭을 가지며 전압 레벨이 게이트 온 전압(VON) 및 게이트 오프 전압(VOFF) 레벨을 가진다. The third level shifting unit 136 receives the output enable signal OE and the gate start signal STV to generate a start pulse STVP having a gate on voltage VON and a gate off voltage VOFF. Here, the start pulse STVP has the same period and pulse width as the gate start pulse STV, and the voltage level has a gate on voltage VON and a gate off voltage VOFF.

한편 제2 레벨 쉬프터(140)은 전원 공급부(180)로부터 게이트 구동 전압인 게이트 온 전압(VON)과 게이트 오프 전압(VOFF)를 제공받고, 타이밍 컨트롤러(170)로부터 출력 인에이블 신호(OE), 제2 게이트 클럭(CPV2) 및 게이트 스타트 신호(STV)를 제공받아, 게이트 온 전압(VON)과 게이트 오프 전압(VOFF) 레벨의 개시 펄스(STVP), 제2 게이트 클럭 펄스(CKV2) 및 제2 게이트 클럭바 펄스(CKVB2)를 생성하여, 이를 제1 및 제2 게이트 구동 회로(130, 140)로 공급한다. 제2 레벨 쉬프터(140)의 구성 및 동작은 상술한 제1 레벨 쉬프터(130)의 구성 및 동작과 유사하므로 상세한 설명은 생략한다. Meanwhile, the second level shifter 140 receives a gate on voltage VON and a gate off voltage VOFF, which are gate driving voltages, from the power supply unit 180, and outputs an output enable signal OE from the timing controller 170. The start gate STVP, the second gate clock pulse CKV2 and the second gate clock voltage VON and the gate-off voltage VOFF level are provided by the second gate clock CPV2 and the gate start signal STV. The gate clock bar pulse CKVB2 is generated and supplied to the first and second gate driving circuits 130 and 140. Since the configuration and operation of the second level shifter 140 are similar to the configuration and operation of the first level shifter 130 described above, a detailed description thereof will be omitted.

도 4는 도 2에 도시된 제1 및 제2 게이트 구동 회로의 구성 블록도이다. 도 4에 도시된 바와 같이, 제1 및 제2 게이트 구동 회로(130, 140)는 게이트 라인(GL1,...,GLn)을 양측에서 듀얼로 구동할 수 있도록 표시 영역(DA)의 양측에 인접하여 배치된다. 제1 및 제2 게이트 구동 회로(130, 140)는 게이트 라인(GL1,...,GLn)을 기준으로 서로 대칭된 구조를 가진다.4 is a block diagram illustrating the first and second gate driving circuits of FIG. 2. As shown in FIG. 4, the first and second gate driving circuits 130 and 140 may be provided at both sides of the display area DA to dually drive the gate lines GL1,..., GLn from both sides. Are placed adjacent to each other. The first and second gate driving circuits 130 and 140 have symmetrical structures with respect to the gate lines GL1,..., GLn.

제1 게이트 구동 회로(130)는, 데이터 구동부(120)로부터 각종 신호를 제공받아 전달하는 배선부(134) 및 각종 신호에 응답하여 게이트 구동 신호를 순차적으로 출력하는 회로부(132)를 포함한다.The first gate driving circuit 130 includes a wiring unit 134 for receiving and transmitting various signals from the data driver 120 and a circuit unit 132 for sequentially outputting gate driving signals in response to various signals.

상기 회로부(132)는 서로 종속적으로 연결된 복수의 스테이지(STAGE1,...,STAGE n+2)를 포함하는 쉬프터 레지스터로 구성된다. 제1 내지 제n 스테이지(STAGE1,...,STAGEn)는 제1 내지 n 게이트 라인(GL1,...,GLn)에 전기적으로 연결되어 게이트 구동 신호를 순차적으로 출력한다. n+1 스테이지(STAGE n+1) 및 n+2 스테이지(STAGE n+2)는 더미 스테이지이다. 여기서 n은 짝수이다.The circuit unit 132 includes a shifter register including a plurality of stages STAGE1,..., And STAGE n + 2 that are dependently connected to each other. The first to nth stages STAGE1 to STAGEn are electrically connected to the first to nth gate lines GL1 to GLn to sequentially output gate driving signals. The n + 1 stage STAGE n + 1 and the n + 2 stage STAGE n + 2 are dummy stages. Where n is even.

복수의 스테이지(STAGE1,...,STAGE n+2)는 각각은 제1 및 제2 클럭 단자(CK1, CK2), 입력 단자(IN), 제어 단자(CT), 출력 단자(OUT), 리셋 단자(RE), 캐 리 단자(CR) 및 접지 전압 단자(VSS)를 포함한다. Each of the stages STAGE1, ..., STAGE n + 2 has the first and second clock terminals CK1 and CK2, an input terminal IN, a control terminal CT, an output terminal OUT, and a reset. It includes a terminal RE, a carry terminal CR, and a ground voltage terminal VSS.

복수의 스테이지(STAGE1,...,STAGE n+2) 중 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)는 제1 클럭 단자(CK1)와 제2 클럭 단자(CK2)에 제1 게이트 클럭 펄스(CKV1) 또는 제2 게이트 클럭바 펄스(CKVB1)가 제공된다. 보다 구체적으로, 홀수 번째 스테이지 중 STAGE1, STAGE5,..., STAGE n-1 스테이지는 제1 클럭 단자(CK1)에 제1 게이트 클럭 펄스(CKV1)이 제공되고 제2 클럭 단자(CK2)에 제1 게이트 클럭바 펄스(CKVB1)가 제공된다. 홀수 번째 스테이지 중 STAGE3, STAGE7,..., STAG En+1 스테이지는 제1 클럭 단자(CK1)에 제1 게이트 클럭바 펄스(CKVB1)이 제공되고 제2 클럭 단자(CK2)에 제1 게이트 클럭 펄스(CKV1)가 제공된다.The odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1 of the stages STAGE1, ..., STAGE n + 2 are connected to the first clock terminal CK1 and the second clock terminal CK2. The first gate clock pulse CKV1 or the second gate clock bar pulse CKVB1 is provided. More specifically, the STAGE1, STAGE5, ..., STAGE n-1 stages among the odd-numbered stages are provided with the first gate clock pulse CKV1 at the first clock terminal CK1 and the second clock terminal CK2. One gate clock bar pulse CKVB1 is provided. The STAGE3, STAGE7, ..., STAG En + 1 stages among the odd-numbered stages are provided with a first gate clock bar pulse CKVB1 at the first clock terminal CK1 and a first gate clock at the second clock terminal CK2. The pulse CKV1 is provided.

홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)의 입력 단자(IN)는 이전 홀수 번째 스테이지의 캐리 단자(CR)에 연결되어 이전 홀수 번째 스테이지의 캐리 신호가 제공되고, 제어 단자(CT)는 다음 홀수 번째 스테이지의 출력 단자(OUT)에 연결되어 다음 홀수 번째 스테이지의 출력 신호가 제공된다. 홀수 첫 번째 스테이(STAGE1)는 이전 스테이지가 존재하지 않으므로 입력 단자(IN)에 개시 펄스(STVP)가 제공된다. 캐리 단자(CR)로부터 출력되는 캐리 신호는 다음 홀수 스테이지를 구동시키는 역할을 수행한다.The input terminal IN of the odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1 is connected to the carry terminal CR of the previous odd-numbered stage to provide a carry signal of the previous odd-numbered stage, and the control terminal. CT is connected to the output terminal OUT of the next odd-numbered stage to provide an output signal of the next odd-numbered stage. The odd first stay STAGE1 is provided with a start pulse STVP at the input terminal IN since no previous stage exists. The carry signal output from the carry terminal CR serves to drive the next odd stage.

n-1번째 스테이지(STAGE n-1)의 제어 단자(CT)에 캐리 신호를 제공하는 더미 스테이지(STAG En+1)의 제어 단자(CT)에는 개시 펄스(STVP)가 제공되는 것이 바람직하다. 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)의 접지 전압 단자(VSS) 에는 접지 전압(VOFF)이 제공되고, 리셋 단자(RE)에는 n+2 스테이지(STAGE n+2)의 출력 신호가 제공된다.The start pulse STVP is preferably provided to the control terminal CT of the dummy stage STAG En + 1 that provides a carry signal to the control terminal CT of the n−1 th stage STAGE n-1. The ground voltage VOFF is provided to the ground voltage terminal VSS of the odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1, and the reset terminal RE is provided to the n + 2 stage STAGE n + 2. The output signal of is provided.

또한 STAGE1, STAGE5,..., STAGE n-1 스테이지의 출력 단자(OUT)는 제1 게이트 클럭 펄스(CKV1)를 게이트 구동 신호로 출력하고, 캐리 단자(CR)는 제1 게이트 클럭 펄스(CKV1)를 캐리 신호로 출력한다. STAGE3, STAGE7,..., STAGE n+1 스테이지의 출력 단자(OUT)는 제1 게이트 클럭바 펄스(CKVB1)를 게이트 구동 신호로 출력하고, 캐리 단자(CR)는 제1 게이트 클럭 펄스(CKVB1)를 캐리 신호로 출력한다.The output terminal OUT of the STAGE1, STAGE5, ..., STAGE n-1 stages outputs the first gate clock pulse CKV1 as a gate driving signal, and the carry terminal CR outputs the first gate clock pulse CKV1. ) Is output as a carry signal. The output terminal OUT of the STAGE3, STAGE7, ..., STAGE n + 1 stage outputs the first gate clock bar pulse CKVB1 as a gate driving signal, and the carry terminal CR outputs the first gate clock pulse CKVB1. ) Is output as a carry signal.

복수의 스테이지(STAGE1,...,STAGE n+2) 중 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)는 제1 클럭 단자(CK1)와 제2 클럭 단자(CK2)에 제2 게이트 클럭 펄스(CKV2)와 제2 게이트 클럭바 펄스(CKVB2)가 제공된다. 보다 구체적으로. 짝수 번째 스테이지 중 STAGE2, STAGE6,..., STAGEn 스테이지는 제1 클럭 단자(CK1)에 제2 게이트 클럭 펄스(CKV2)이 제공되고 제2 클럭 단자(CK2)에 제2 게이트 클럭바 펄스(CKVB2)가 제공된다. 짝수 번째 스테이지 중 STAGE4, STAGE8,..., STAGE n+2 스테이지는 제1 클럭 단자(CK1)에 제2 게이트 클럭바 펄스(CKVB2)가 제공되고 제2 클럭 단자(CK2)에 제2 게이트 클럭 펄스(CKV2)가 제공된다.The even-numbered stages STAGE2, STAGE4, ..., STAGE n + 2 of the stages STAGE1, ..., STAGE n + 2 are connected to the first clock terminal CK1 and the second clock terminal CK2. The second gate clock pulse CKV2 and the second gate clock bar pulse CKVB2 are provided. More specifically. The STAGE2, STAGE6, ..., STAGEn stages among the even-numbered stages are provided with the second gate clock pulse CKV2 at the first clock terminal CK1 and the second gate clock bar pulse CKVB2 at the second clock terminal CK2. ) Is provided. The STAGE4, STAGE8, ..., STAGE n + 2 stages of the even-numbered stages are provided with the second gate clock bar pulse CKVB2 at the first clock terminal CK1 and the second gate clock at the second clock terminal CK2. Pulse CKV2 is provided.

짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)의 입력 단자(IN)는 이전 짝수 번째 스테이지의 캐리 단자(CR)에 연결되어 이전 짝수 번째 스테이지의 캐리 신호가 제공되고, 제어 단자(CT)는 다음 짝수 번째 스테이지의 출력 단자(OUT)에 연결되어 다음 짝수 번째 스테이지의 출력 신호가 제공된다. 짝수 첫 번째 스테이 지(STAGE1)는 이전 스테이지가 존재하지 않으므로 입력 단자(IN)에 개시 펄스(STVP)가 제공된다. 캐리 단자(CR)로부터 출력되는 캐리 신호는 다음 짝수 스테이지를 구동시키는 역할을 수행한다.The input terminals IN of the even-numbered stages STAGE2, STAGE4, ..., STAGE n + 2 are connected to the carry terminal CR of the previous even-numbered stage to provide a carry signal of the previous even-numbered stage, and the control terminal. CT is connected to the output terminal OUT of the next even-numbered stage to provide an output signal of the next even-numbered stage. The even first stage STAGE1 is provided with a start pulse STVP at the input terminal IN since no previous stage exists. The carry signal output from the carry terminal CR serves to drive the next even stage.

n번째 스테이지(STAGEn)의 제어 단자(CT)에 캐리 신호를 제공하는 더미 스테이지(STAGE n+2)의 제어 단자(CT)에는 개시 펄스(STVP)가 제공되는 것이 바람직하다. 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)의 접지 전압 단자(VSS)에는 접지 전압(VOFF)이 제공되고, 리셋 단자(RE)에는 n+2 스테이지(STAGE n+2)의 출력 신호가 제공된다.The start pulse STVP is preferably provided to the control terminal CT of the dummy stage STAGE n + 2 that provides the carry signal to the control terminal CT of the nth stage STAGEn. The ground voltage terminal VSS is provided to the ground voltage terminal VSS of the even-numbered stages STAGE2, STAGE4, ..., STAGE n + 2, and the reset terminal RE is provided to the n + 2 stage STAGE n + 2. The output signal of is provided.

또한 STAGE2, STAGE6,..., STAGEn 스테이지의 출력 단자(OUT)는 제2 게이트 클럭 펄스(CKV2)를 게이트 구동 신호로 출력하고, 캐리 단자(CR)는 제2 게이트 클럭 펄스(CKV2)를 캐리 신호로 출력한다. STAGE4, STAGE8,..., STAGE n+2 스테이지의 출력 단자(OUT)는 제2 게이트 클럭바 펄스(CKVB2)를 게이트 구동 신호로 출력하고, 캐리 단자(CR)는 제2 게이트 클럭바 펄스(CKVB2)를 캐리 신호로 출력한다. The output terminals OUT of the STAGE2, STAGE6, ..., STAGEn stages output the second gate clock pulse CKV2 as the gate driving signal, and the carry terminal CR carries the second gate clock pulse CKV2. Output as a signal. The output terminal OUT of the STAGE4, STAGE8, ..., STAGE n + 2 stages outputs the second gate clock bar pulse CKVB2 as the gate driving signal, and the carry terminal CR outputs the second gate clock bar pulse ( CKVB2) is output as a carry signal.

다시 설명하면, 제1 게이트 구동 회로(130)는 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)가 제1 게이트 클럭 펄스(CKV1)와 제1 게이트 클럭바 펄스(CKVB1)에 동기되어 동작하고, 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)가 제2 게이트 클럭 펄스(CKV2)와 제2 게이트 클럭바 펄스(CKVB1)에 동기되어 동작하는 구조를 가진다. In other words, in the first gate driving circuit 130, the odd-numbered stages STAGE1, STAGE3,..., STAGE n + 1 are applied to the first gate clock pulse CKV1 and the first gate clock bar pulse CKVB1. In operation, the even-numbered stages STAGE2, STAGE4, ..., STAGE n + 2 operate in synchronization with the second gate clock pulse CKV2 and the second gate clock bar pulse CKVB1.

제1 게이트 구동 회로(130)의 복수의 스테이지(STAGE1,...,STAGE n+1)의 출력 단자(OUT)는 표시 영역(DA)에 형성된 게이트 라인(GL1,...,GLn)에 각각 대응하 여 연결되며 게이트 구동 신호를 게이트 라인(GL1,...,GLn)에 순차적으로 공급하여 게이트 라인(GL1,...,GLn)을 순차적으로 구동한다.The output terminals OUT of the plurality of stages STAGE1,..., STAGE n + 1 of the first gate driving circuit 130 are connected to the gate lines GL1,..., GLn formed in the display area DA. The gate lines GL1, ..., GLn are sequentially driven by sequentially supplying gate driving signals to the gate lines GL1, ..., GLn.

상기 배선부(134)는 회로부(132)에 인접하여 형성된다. 배선부(134)는 서로 평행하도록 연장된 개시 펄스 배선(SL1), 제1 게이트 클럭 펄스 배선(SL2), 제1 게이트 클럭바 펄스 배선(SL3), 제2 게이트 클럭 펄스 배선(SL4), 제2 게이트 클럭바 펄스 배선(SL5), 접지전압배선(SL6), 제1 리셋 배선(SL7) 및 제2 리셋 배선(SL5)을 포함한다.The wiring portion 134 is formed adjacent to the circuit portion 132. The wiring unit 134 includes the start pulse wiring SL1, the first gate clock pulse wiring SL2, the first gate clock bar pulse wiring SL3, the second gate clock pulse wiring SL4, and the first gate clock wiring wire SL1 extending parallel to each other. The two gate clock bar pulse line SL5, a ground voltage line SL6, a first reset line SL7, and a second reset line SL5 are included.

개시 펄스 배선(SL1)은 제1 레벨 쉬프터(150)로부터 개시 펄스(STVP)를 전달받아 제1 스테이지(STAGE1)의 입력 단자, 제2 스테이지(STAGE2)의 입력 단자, n+1 스테이지(STAGE n+1)의 제어 단자(CT) 및 n+2 스테이지(STAGE n+2)의 제어 단자(CT)로 입력한다. The start pulse wiring SL1 receives the start pulse STVP from the first level shifter 150, receives an input terminal of the first stage STAGE1, an input terminal of the second stage STAGE2, and an n + 1 stage STAGE n. Input to the control terminal CT of +1) and the control terminal CT of the n + 2 stage STAGE n + 2.

제1 게이트 클럭 펄스 배선(SL2)은 제1 레벨 쉬프터(150)로부터 제1 게이트 클럭 펄스(CKV1)를 전달받아 홀수 번째 스테이지 중 STAGE1, STAGE5,...,STAGE n-1 스테이지의 제1 클럭 단자(CK1)로 제공하고, STAGE3, STAGE7,...,STAGE n+1 스테이지의 제2 클럭 단자(CK2)로 제공한다. The first gate clock pulse line SL2 receives the first gate clock pulse CKV1 from the first level shifter 150 to receive the first clock of the STAGE1, STAGE5, ..., STAGE n-1 stages among the odd-numbered stages. It is provided to the terminal CK1 and is provided to the second clock terminal CK2 of the STAGE3, STAGE7, ..., STAGE n + 1 stage.

제1 게이트 클럭바 펄스 배선(SL3)은 제1 레벨 쉬프터(150)로부터 제1 게이트 클럭바 펄스(CKVB1)를 전달받아 홀수 번째 스테이지 중 STAGE1,STAGE5,...,STAGE n+1의 제1 클럭 단자(CK1)로 제공하고, STAGE3, STAGE7,...,STAGE n+1 스테이지의 제2 클럭 단자(CK2)로 제공한다. The first gate clock bar pulse line SL3 receives the first gate clock bar pulse CKVB1 from the first level shifter 150 to receive the first gate of STAGE1, STAGE5, ..., STAGE n + 1 among the odd-numbered stages. It is provided to the clock terminal CK1 and is provided to the second clock terminal CK2 of the STAGE3, STAGE7, ..., STAGE n + 1 stages.

제2 게이트 클럭 펄스 배선(SL4)은 제2 레벨 쉬프터(160)로부터 제2 게이트 클럭 펄스(CKV2)를 전달받아 짝수 번째 스테이지 중 STAGE2, STAGE6,...,STAGE n 스테이지의 제1 클럭 단자(CK1)로 제공하고, STAGE4, STAGE8,...,STAGE n+2 스테이지의 제2 클럭 단자(CK2)로 제공한다. The second gate clock pulse line SL4 receives the second gate clock pulse CKV2 from the second level shifter 160 to receive the first clock terminal of the STAGE2, STAGE6, ..., STAGE n stages of the even-numbered stages. CK1) to the second clock terminal CK2 of the STAGE4, STAGE8, ..., STAGE n + 2 stages.

제2 게이트 클럭바 펄스 배선(SL5)은 제2 레벨 쉬프터(160)로부터 제2 게이트 클럭바 펄스(CKVB2)를 전달받아 짝수 번째 스테이지 중 STAGE4, STAGE8,...,STAGE n+2의 제1 클럭 단자(CK1)로 제공하고, STAGE2, STAGE6,...,STAGE n 스테이지의 제2 클럭 단자(CK2)로 제공한다. The second gate clock bar pulse line SL5 receives the second gate clock bar pulse CKVB2 from the second level shifter 160 to receive the first gates of STAGE4, STAGE8, ..., STAGE n + 2 of the even-numbered stages. It is provided to the clock terminal CK1 and is provided to the second clock terminal CK2 of the STAGE2, STAGE6, ..., STAGE n stage.

접지 전압 배선(SL6)은 전원 공급부(180)로부터 게이트 오프 전압(VOFF)을 전달받아 제1 내지 제n+2 스테이지(STAGE1,...,STAGE n+2)의 접지 전압 단자(VSS)로 공급한다. The ground voltage line SL6 receives the gate-off voltage VOFF from the power supply unit 180 to the ground voltage terminal VSS of the first to n + 2th stages STAGE1,..., STAGE n + 2. Supply.

리셋 배선(SL7)은 제n+2 스테이지(STAGEn+2)의 출력 단자(OUT)의 출력 신호를 제1 내지 제n+2 스테이지(STAGE1,...,STAGE n+2)의 리셋 단자(RE)로 제공한다. 이에 따라 본 발명의 일실시 예에 따른 게이트 구동 회로(130)는 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)와 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)가 하나의 리셋 신호를 공유하는 구조를 가진다.The reset wiring SL7 receives the output signal of the output terminal OUT of the n + 2th stage STAGEn + 2 and the reset terminal of the first to n + 2th stages STAGE1,..., STAGE n + 2. RE). Accordingly, the gate driving circuit 130 according to the embodiment of the present invention may have odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1 and even-numbered stages STAGE2, STAGE4, ..., STAGE n +. 2) has a structure in which one reset signal is shared.

제1 및 제2 게이트 구동 회로(130, 140)는 게이트 라인(GL1,...,GLn)을 기준으로 서로 대칭된 구조를 가지며, 제1 게이트 구동 회로(130)로부터 제2 게이트 구동 회로(140)의 구성을 용이하게 유추할 수 있으므로 제2 게이트 구동 회로(140)의 상세한 설명은 생략한다.The first and second gate driving circuits 130 and 140 have symmetrical structures with respect to the gate lines GL1,..., GLn, and the second gate driving circuits 130 may be formed from the first gate driving circuit 130. Since the configuration of the 140 can be easily inferred, a detailed description of the second gate driving circuit 140 will be omitted.

도 5는 도 4에 도시된 제1 스테이지의 예시 회로도이다. 도 4에 도시된 제1 스테이지는 제2 내지 제n+2 스테이지와 동일한 구성을 가지므로 제1 스테이지의 내부 구성을 설명하는 것으로 제2 내지 제n+2 스테이지 각각의 구성에 대한 설명을 대신한다. 도 5에 도시된 바와 같이, 제1 스테이지(STAGE1)는 풀업부(132a), 풀 다운부(132b), 구동부(132c), 홀딩부(133d), 스위칭부(133e) 및 캐리부(133f)를 포함한다.FIG. 5 is an exemplary circuit diagram of the first stage shown in FIG. 4. Since the first stage illustrated in FIG. 4 has the same configuration as that of the second to n + 2 stages, the internal configuration of the first stage will be described instead of the description of each of the second to n + 2 stages. . As shown in FIG. 5, the first stage STAGE1 includes a pull-up part 132a, a pull-down part 132b, a driver 132c, a holding part 133d, a switching part 133e, and a carry part 133f. It includes.

상기 풀업부(132a)는 제1 클럭 단자(CK1)를 통해 제공되는 제1 게이트 클럭 펄스(CKV1)을 풀업시켜 출력 단자(OUT)를 통해 게이트 구동 신호로 출력한다. 풀업부(132a)는 게이트가 제1 노드(N1)에 연결되고, 드레인이 제1 클럭 단자(CK1)에 연결되며, 소스가 출력 단자(OUT)에 연결되는 제1 트랜지스터(NT1)를 포함한다.The pull-up unit 132a pulls up the first gate clock pulse CKV1 provided through the first clock terminal CK1 to output the gate driving signal through the output terminal OUT. The pull-up unit 132a includes a first transistor NT1 having a gate connected to the first node N1, a drain connected to the first clock terminal CK1, and a source connected to the output terminal OUT. .

상기 풀다운부(132b)는 제3 스테이지(STAGE3)로부터의 캐리 신호에 응답하여 풀업된 게이트 구동 신호를 접지 전압 단자(VSS)를 통해 제공되는 게이트 오프 전압(VOFF)으로 풀다운 시킨다. 풀다운부(132b)는 게이트가 제어 단자(CT)에 연결되고, 드레인이 출력 단자(OUT)에 연결되며, 소스가 접지 전압 단자(VSS)에 연결된 제2 트랜지스터(NT2)를 포함한다.The pull-down unit 132b pulls down the gate driving signal pulled up in response to the carry signal from the third stage STAGE3 to the gate-off voltage VOFF provided through the ground voltage terminal VSS. The pull-down unit 132b includes a second transistor NT2 having a gate connected to the control terminal CT, a drain connected to the output terminal OUT, and a source connected to the ground voltage terminal VSS.

상기 구동부(132c)는 입력 단자(IN)를 통해 제공되는 개시 펄스(STVP)에 응답하여 풀업부(132a)를 턴온시키고, 제3 스테이지(STAGE3)의 캐리 신호에 응답하여 턴오프시킨다. 이를 위해 구동부(132c)는 버퍼부, 충전부 및 방전부를 포함한다.The driver 132c turns on the pull-up unit 132a in response to the start pulse STVP provided through the input terminal IN, and turns it off in response to a carry signal of the third stage STAGE3. To this end, the driving unit 132c includes a buffer unit, a charging unit, and a discharge unit.

버퍼부는 게이트 및 드레인이 입력 단자(IN)에 공통으로 연결되고, 소스가 제1 노드(N1)에 연결된 제3 트랜지스터(NT3)를 포함한다. 충전부는 제1 전극이 제1 노드(N1)에 연결되고 제2 전극이 제2 노드에 연결된 제1 커패시터(C1)를 포함한다. 방전부는 게이트가 제어 단자(CT)에 연결되고 드레인이 제1 노드(N1)에 연결되며 소스가 접지 전압 단자(VSS)에 연결되는 제4 트랜지스터(NT4)를 포함한다.The buffer part includes a third transistor NT3 having a gate and a drain connected to the input terminal IN in common and a source connected to the first node N1. The charging unit includes a first capacitor C1 having a first electrode connected to the first node N1 and a second electrode connected to the second node. The discharge part includes a fourth transistor NT4 having a gate connected to the control terminal CT, a drain connected to the first node N1, and a source connected to the ground voltage terminal VSS.

입력 단자(IN)에 개시 펄스(STVP)가 입력되면, 이에 응답하여 제3 트랜지스터(NT3)가 턴온되고 개시 펄스(STVP)가 제1 커패시터(C1)에 충전된다. 제1 커패시터(C1)에 제1 트랜지스터(NT1)의 문턱 전압 이상의 전하가 충전되면, 제1 트랜지스터(NT1)가 턴온되어 제1 클럭 단자(CK1)로 제공되는 제1 게이트 클럭 펄스(CKV1)를 출력 단자(OUT)로 출력한다. When the start pulse STVP is input to the input terminal IN, the third transistor NT3 is turned on in response to the start pulse STVP being charged in the first capacitor C1. When the first capacitor C1 is charged with a charge equal to or greater than the threshold voltage of the first transistor NT1, the first transistor NT1 is turned on to provide the first gate clock pulse CKV1 provided to the first clock terminal CK1. Output to the output terminal (OUT).

이때 노드 1(N1)의 전위는 노드 2(N2)의 갑작스런 전위의 변화에 따른 제1 커패시터(C1)의 커플링(Coupling)에 의해 노드 2(N2)의 전위 변화량 만큼 부트 스트랩(Boot Strap)된다. 따라서 제1 트랜지스터(NT1)는 드레인에 인가된 제1 게이트 클럭 펄스(CKV1)를 출력 단자(OUT)로 용이하게 출력할 수 있게 된다. 출력 단자(OUT)로 출력된 제1 게이트 클럭 펄스(CKV1)은 게이트 라인에 제공되는 게이트 구동 신호가 된다. 여기서 개시 펄스(STVP)는 첫 번째 게이트 구동 신호를 생성하기 위해 제1 트랜지스터(NT1)를 예비로 충전하는 신호로 사용된다.At this time, the potential of the node 1 (N1) is a bootstrap by the amount of change in the potential of the node 2 (N2) by coupling of the first capacitor C1 according to the sudden change of the potential of the node 2 (N2). do. Accordingly, the first transistor NT1 can easily output the first gate clock pulse CKV1 applied to the drain to the output terminal OUT. The first gate clock pulse CKV1 output to the output terminal OUT becomes a gate driving signal provided to the gate line. The start pulse STVP is used as a signal for preliminarily charging the first transistor NT1 to generate the first gate driving signal.

이후, 제어 단자(CT)를 통해 입력되는 제3 스테이지(STAGE3)의 캐리 신호에 응답하여 제4 트랜지스터(NT4)가 턴온되면 제1 커패시터(C1)에 충전된 전하는 접지 전압 단자(VSS)를 통해 제공되는 게이트 오프 전압(VOFF) 레벨로 방전된다.Subsequently, when the fourth transistor NT4 is turned on in response to a carry signal of the third stage STAGE3 input through the control terminal CT, the charge charged in the first capacitor C1 is transferred through the ground voltage terminal VSS. Discharged to the provided gate off voltage (VOFF) level.

상기 홀딩부(132d)는 게이트 구동 신호를 게이트 오프 전압(VOFF) 레벨 상태로 홀딩시키는 제5 및 제6 트랜지스터(NT5, NT6)를 포함한다. 제5 트랜지스터(NT5) 는 게이트가 제3 노드(N3)에 연결되고 드레인이 제2 노드(N2)에 연결되며 소스가 접지 전안 단자(VSS)에 연결된다. 제6 트랜지스터(N6)는 게이트가 제2 클럭 단자(CK2)에 연결되고 드레인이 제2 노드에 연결되며 소스가 접지 전압 단자(VSS)에 연결된다.The holding part 132d includes fifth and sixth transistors NT5 and NT6 for holding the gate driving signal at a gate-off voltage VOFF level. The fifth transistor NT5 has a gate connected to the third node N3, a drain connected to the second node N2, and a source connected to the ground safety terminal VSS. The sixth transistor N6 has a gate connected to the second clock terminal CK2, a drain connected to the second node, and a source connected to the ground voltage terminal VSS.

상기 스위칭부(132e)는 제7, 제8, 제9 및 제10 트랜지스터(NT7, NT8, NT9,NT10)와 제2 및 제3 커패시터(C2, C3)를 포함하여 홀딩부(132d)의 구동을 제어한다. 제7 트랜지스터(NT7)는 게이트와 드레인이 제1 클럭 단자(CK1)에 연결되고 소스는 제3 노드에 연결된다. 제8 트랜지스터(NT8)는 드레인이 제1 클럭 단자(CK1)에 연결되고 게이트는 제2 커패시터(C2)를 통해 드레인과 연결되며 소스는 제3 노드에 연결되며 제3 커패시터(C3)를 통해 게이트에 연결된다. 제9 트랜지스터(NT9)는 드레인이 제7 트랜지스터(NT7)의 소스에 연결되며 게이트는 제2 노드(N2)에 연결되고 소스는 접지 전압 단자(VSS)에 연결된다. 제10 트랜지스터(NT10)는 드레인이 제3 노드(N3)에 연결되고 게이트는 제2 노드(N2)에 연결되며 소스는 접지 전압 단자(VSS)에 연결된다.The switching unit 132e includes seventh, eighth, ninth and tenth transistors NT7, NT8, NT9, NT10 and second and third capacitors C2 and C3 to drive the holding unit 132d. To control. A gate and a drain of the seventh transistor NT7 are connected to the first clock terminal CK1 and a source thereof is connected to the third node. The eighth transistor NT8 has a drain connected to the first clock terminal CK1, a gate connected to a drain through a second capacitor C2, a source connected to a third node, and a gate connected through a third capacitor C3. Is connected to. The ninth transistor NT9 has a drain connected to the source of the seventh transistor NT7, a gate connected to the second node N2, and a source connected to the ground voltage terminal VSS. A drain of the tenth transistor NT10 is connected to the third node N3, a gate thereof is connected to the second node N2, and a source thereof is connected to the ground voltage terminal VSS.

출력 단자(OUT)로 하이 상태의 게이트 클럭 펄스가 게이트 구동 신호로 출력되면, 제2 노드(N2)의 전위는 하이 상태로 상승한다. 제2 노드(N2)의 전위가 하이 상태로 상승되면 제9 및 제10 트랜지스터(NT9, NT10)는 턴온 상태로 전환한다. 이때 제1 클럭 단자(CK1)로 제동되는 제1 게이트 클럭 펄스(CKV1)에 의해서 제7 및 제8 트랜지스터(NT7, NT8)가 턴온된 상태로 전환되더라도 제7 및 제8 트랜지스터로부터 출력된 신호는 제9 및 제10 트랜지스터(NT9, NT10)를 통해 접지 전압(VOFF)로 방전된다. 따라서 하이 상태의 게이트 구동 신호가 출력되는 동안 제3 노드(N3)의 전위는 로우 상태로 유지되므로 제5 트랜지스터(NT5)는 턴오프 상태를 유지한다.When the gate clock pulse having the high state is output to the output terminal OUT as the gate driving signal, the potential of the second node N2 rises to the high state. When the potential of the second node N2 rises to a high state, the ninth and tenth transistors NT9 and NT10 are turned on. At this time, even when the seventh and eighth transistors NT7 and NT8 are turned on by the first gate clock pulse CKV1 braked to the first clock terminal CK1, the signals output from the seventh and eighth transistors are Discharged to the ground voltage VOFF through the ninth and tenth transistors NT9 and NT10. Therefore, while the gate driving signal of the high state is output, the potential of the third node N3 is kept low, so the fifth transistor NT5 is maintained in the turn-off state.

이후, 제어 단자(CT)를 통해 입력된 제3 스테이지(STAGE3)의 캐리 신호에 응답하여 게이트 구동 신호가 접지 전압 단자(VSS)를 통해 방전되며, 제2 노드(N2)의 전위는 로우 상태로 점차 하강한다. 따라서 제9 및 제10 트랜지스터(NT9, NT10)는 턴오프 상태로 전환되고, 제7 및 제8 트랜지스터(NT7, NT8)로부터 출력된 신호에 의해서 제3 노드(N3)의 전위는 하이 상태로 상승한다. 제3 노드(N3)의 전위가 상승됨에 따라서 제5 트랜지스터(NT5)가 턴온되고 제2 노드(N2)의 전위는 제5 트랜지스터(NT5)를 통해 접지 전압(VOFF)으로 방전된다.Thereafter, the gate driving signal is discharged through the ground voltage terminal VSS in response to the carry signal of the third stage STAGE3 input through the control terminal CT, and the potential of the second node N2 is set to a low state. Gradually descend. Accordingly, the ninth and tenth transistors NT9 and NT10 are turned off, and the potential of the third node N3 rises to a high state by a signal output from the seventh and eighth transistors NT7 and NT8. do. As the potential of the third node N3 is increased, the fifth transistor NT5 is turned on and the potential of the second node N2 is discharged to the ground voltage VOFF through the fifth transistor NT5.

이런 상태에서 제2 클럭 단자(CK2)로 제공되는 제1 게이트 클럭바 펄스(CVKB1)에 의해서 제6 트랜지스터(NT6)가 턴온되면, 제2 노드(N2)의 전위는 접지전압단자(VSSS)를 통해 더욱 확실하게 방전된다.In this state, when the sixth transistor NT6 is turned on by the first gate clock bar pulse CVKB1 provided to the second clock terminal CK2, the potential of the second node N2 turns off the ground voltage terminal VSSS. Discharge more reliably.

결과적으로 홀딩부(132d)의 제5 및 제6 트랜지스터(NT5, NT6)는 제2 노드(N2)의 전위를 접지 전압(VOFF) 상태로 홀딩시킨다. 스위칭부(132e)는 제5 트랜지스터(NT5)가 턴온되는 시점을 결정한다.As a result, the fifth and sixth transistors NT5 and NT6 of the holding unit 132d hold the potential of the second node N2 in the ground voltage VOFF state. The switching unit 132e determines a time point at which the fifth transistor NT5 is turned on.

상기 캐리부(132f)는 드레인이 제1 클럭 단자(CK1)에 연결되고 게이트가 제1 노드(N1)에 연결되며, 소스가 캐리 단자(CR)에 연결된 제11 트랜지스터(NT11)를 포함한다. 제11 트랜지스터(NT11)는 제1 노드(N1)의 전위가 상승됨에 따라서 턴온되어 드레인으로 입력된 제1 게이트 클럭 펄스(CKV1)를 캐리 단자(CR)로 출력한다.The carry unit 132f includes an eleventh transistor NT11 having a drain connected to the first clock terminal CK1, a gate connected to the first node N1, and a source connected to the carry terminal CR. As the potential of the first node N1 is increased, the eleventh transistor NT11 outputs the first gate clock pulse CKV1 input to the drain to the carry terminal CR.

한편 제1 스테이지(STAGE1)는 리플 방지부(132g)와 리셋부(132h)를 더 포함 한다. 상기 리플 방지부(132g)는 이미 접지 전압(VOFF) 상태로 유지된 게이트 구동 신호가 입력 단자(IN)를 통해 입력되는 노이즈에 의해 리플되는 것을 방지한다. 이를 위해 리플 방지부(132g)는 제12 트랜지스터(NT12)와 제13 트랜지스터(NT13)를 포함한다. 제12 트랜지스터(NT12)는 드레인이 입력 단자(IN)에 연결되고, 게이트가 제2 클럭 단자(CK2)에 연결되며 소스는 제1 노드(N1)에 연결된다. 제13 트랜지스터(NT13)은 드레인이 제1 노드(N1)에 연결되고 게이트가 제1 클럭 단자(CK1)에 연결되며 소스가 제2 노드에 연결된다. Meanwhile, the first stage STAGE1 further includes a ripple prevention unit 132g and a reset unit 132h. The ripple prevention unit 132g prevents the gate driving signal, which is already maintained at the ground voltage VOFF, from being rippled by noise input through the input terminal IN. To this end, the ripple prevention unit 132g includes a twelfth transistor NT12 and a thirteenth transistor NT13. The twelfth transistor NT12 has a drain connected to the input terminal IN, a gate connected to the second clock terminal CK2, and a source connected to the first node N1. The thirteenth transistor NT13 has a drain connected to the first node N1, a gate connected to the first clock terminal CK1, and a source connected to the second node.

상기 리셋부(132h)는 드레인이 제1 노드(N1)에 연결되고, 게이트가 리셋 단자(RE)에 연결되며, 소스가 접지전압단자(VSS)에 연결된 제14 트랜지스터(NT14)를포함한다. 제14 트랜지스터(NT14)는 리셋 단자(RE)를 통해 입력된 제n+2 스테이지(STAGE n+2)의 출력 신호에 응답하여 제1 노드(N1)를 접지 전압(VOFF)으로 방전시킨다. 제n+2 스테이지(STAGE n+2)의 출력은 한 프레임의 끝을 의미하므로, 리셋부(132h)는 한 프레임이 끝나는 시점에 복수의 스테이지(STAGE1,...,STAGE n+2)의 제1 노드(N1)를 방전시키는 역할을 수행한다.The reset part 132h includes a fourteenth transistor NT14 having a drain connected to the first node N1, a gate connected to the reset terminal RE, and a source connected to the ground voltage terminal VSS. The fourteenth transistor NT14 discharges the first node N1 to the ground voltage VOFF in response to an output signal of the n + 2th stage STAGE n + 2 input through the reset terminal RE. Since the output of the n + 2th stage STAGE n + 2 means the end of one frame, the reset unit 132h of the plurality of stages STAGE1, ..., STAGE n + 2 at the end of one frame. Discharges the first node N1.

즉 상기 리셋부(132h)는 복수의 스테이지(STAGE1,...,STAGEn)로부터 순차적으로 게이트 구동 신호가 출력된 이후 제n+2 스테이지(STAGE n+2)의 출력 신호에 의해서 복수의 스테이지(STAGE1,...,STAGE n+2)의 제14 트랜지스터(NT14)가 턴온되게 함으로써, 복수의 스테이지(STAGE1,...,STAGE n+2)의 제1 노드(N1)를 접지 전압(VOFF)의 상태로 리셋시킨다. 따라서, 이후 회로부(132)의 복수의 스테이지(STAGE1,...,STAGE n+2)는 초기화된 상태에서 다시 동작을 시작할 수 있다.That is, the reset unit 132h sequentially outputs the gate driving signals from the plurality of stages STAGE1 to STAGEn and then outputs the plurality of stages according to the output signals of the n + 2th stage STAGE n + 2. By turning on the fourteenth transistor NT14 of the STAGE1, ..., STAGE n + 2, the first node N1 of the plurality of stages STAGE1, ..., STAGE n + 2 is turned on to the ground voltage VOFF. Reset to). Accordingly, the plurality of stages STAGE1, ..., STAGE n + 2 of the circuit unit 132 may start operation again in an initialized state.

한편 n+2 스테이지(STAGE n+2)는 상술한 제1 내지 n+1 스테이지(STAGE1,...,STAGE n+1)의 제1 트랜지스터(NT1)보다 용량이 큰 트랜지스터를 풀업부(132a)로 구성하는 것이 바람직하다. n+2 스테이지(STAGE n+2)의 풀업부(132a)는 제1 내지 n+2 스테이지(STAGE1,...,STAGE n+2)의 리셋부(132h)를 구성하는 모든 트랜지스터NT14)를 동시에 구동시켜, 게이트 라인에 공급되는 게이트 오프 전압(VOFF)을 안정화시키는 기능을 수행하기 때문이다.Meanwhile, the n + 2 stage STAGE n + 2 pulls up a transistor having a larger capacitance than the first transistor NT1 of the first to n + 1 stages STAGE1 to STAGE n + 1 described above. It is preferable to comprise). The pull-up unit 132a of the n + 2 stage STAGE n + 2 switches all the transistors NT14 constituting the reset unit 132h of the first to n + 2 stages STAGE1, ..., STAGE n + 2. This is because the driving is performed at the same time to stabilize the gate-off voltage VOFF supplied to the gate line.

n+2 스테이지(STAGE n+2)의 풀업부(132a)를 구성하는 제1 트랜지스터(NT1)는 1 내지 n+1 스테이지(STAGE1,...,STAGE n+1)의 풀업부(132a)를 구성하는 트랜지스터보다 약 2 내지 2.5 배의 크기를 가지는 것이 바람직하다. 보다 바람직하게는 n+2 스테이지(STAGE n+2)의 풀업부(132a)를 구성하는 제1 트랜지스터(NT1)는 1 내지 n+1 스테이지(STAGE1,...,STAGE n+1)의 풀업부(132a)를 구성하는 트랜지스터보다 2.3 배의 크기를 가진다.The first transistor NT1 constituting the pull-up unit 132a of the n + 2 stage STAGE n + 2 is the pull-up unit 132a of the 1 to n + 1 stages STAGE1, ..., STAGE n + 1. It is preferable to have about 2 to 2.5 times the size of the transistor constituting. More preferably, the first transistor NT1 constituting the pull-up unit 132a of the n + 2 stage STAGE n + 2 is a pull-up of one to n + 1 stages STAGE1, ..., STAGE n + 1. It is 2.3 times larger than the transistor constituting the portion 132a.

도 6은 본 발명의 일실시 예에 따른 액정 표시 장치의 게이트 구동 회로의 동작을 설명하기 위한 시뮬레이션 그래프이다. 도 6에 도시된 바와 같이, 본 발명의 일실시 예에 따른 액정 표시 장치의 게이트 구동 회로는 하나의 개시 펄스(STVP)에 의해 첫 번째 홀수 스테이지(1ST ODD STAGE)와 첫 번째 짝수 스테이지(1ST EVEN STAGE)를 구동시킨다.6 is a simulation graph for describing an operation of a gate driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention. As shown in FIG. 6, the gate driving circuit of the liquid crystal display according to the exemplary embodiment of the present invention uses the first odd stage 1ST ODD STAGE and the first even stage 1ST EVEN by one start pulse STVP. STAGE).

여기서, 개시 펄스(STVP)는 종래 제1 개시 펄스(STVP1)과 동일한 펄스일 수 있다. 바람직하게는 개시 펄스(STVP)의 라이징 시점은 종래 제1 개시 펄스(STVP1) 의 라이징 시점과 동일하며, 폴링 시점은 첫 번째 짝수 스테이지의 입력 단자에 제2 게이트 클럭 펄스(CKV2)가 입력되기 전인 것이 바람직하다.Here, the start pulse STVP may be the same pulse as the conventional first start pulse STVP1. Preferably, the rising time of the start pulse STVP is the same as the rising time of the conventional first start pulse STVP1, and the polling time is before the second gate clock pulse CKV2 is input to the input terminal of the first even stage. It is preferable.

보다 구체적으로 개시 펄스(STVP)는 첫 번째 홀수 스테이지(1ST ODD STAGE)의 입력 단자와 첫 번째 짝수 스테이지(1ST EVEN STAGE)의 입력 단자에 동시에 제공된다. 첫 번째 홀수 스테이지(1ST ODD STAGE)는 제공되는 개시 펄스(STVP)를 제1 커패시터(C1)에 충전시켜, 제1 트랜지스터(NT1)의 게이트를 미리 턴온시키는 예비 신호(N1sig)로 생성하고, 제1 게이트 클럭 펄스(CKV1)에 동기되어 게이트 구동 신호(G1OUT)를 출력한다. 첫 번째 짝수 스테이지(1ST EVEN STAGE)는 제공되는 개시 펄스(STVP)를 제1 커패시터(C1)에 충전시켜, 제1 트랜지스터(NT1)의 게이트를 미리 턴온시키는 예비 신호(N2sig)로 생성하고, 제2 게이트 클럭 펄스(CKV2)에 동기되어 게이트 구동 신호(G2OUT)를 출력한다. More specifically, the start pulse STVP is simultaneously provided to an input terminal of the first odd stage 1ST ODD STAGE and an input terminal of the first even stage 1ST EVEN STAGE. The first odd stage 1ST ODD STAGE charges the provided start pulse STVP to the first capacitor C1 to generate a preliminary signal N1sig that turns on the gate of the first transistor NT1 in advance. The gate driving signal G1OUT is output in synchronization with the one gate clock pulse CKV1. The first even stage 1ST EVEN STAGE charges the provided start pulse STVP to the first capacitor C1 to generate a preliminary signal N2sig that turns on the gate of the first transistor NT1 in advance. The gate driving signal G2OUT is output in synchronization with the two gate clock pulse CKV2.

이때 첫 번째 짝수 스테이지(1ST EVEN STAGE)의 제1 커패시터(C1)는 첫 번째 홀수 스테이지(1ST ODD STAGE)의 제1 커패시터(C1)에 개시 펄스(STVP)가 충전되는 시점에 충전을 시작하여 제1 트랜지스터(NT1)의 게이트를 턴온 시키는 예비 신호(N2sig)를 생성한다. 즉 첫 번째 짝수 스테이지(1ST EVEN STAGE)의 제1 커패시터(C1)는 첫 번째 홀수 스테이지(1ST ODD STAGE)의 제1 커패시터가 예비 신호를 생성하기 위해 충전하는 시간을 포함하여 제2 게이트 클럭 펄스(CKV2)가 하이 상태로 입력될 때까지 충전을 지속한다. 그리고 첫 번째 짝수 스테이지(1ST EVEN STAGE)는 제2 게이트 클럭 펄스(CKV2)가 하이 상태로 입력되면 이를 게이트 구동 신호(G2OUT)로 출력한다. In this case, the first capacitor C1 of the first even stage 1ST EVEN STAGE starts charging when the start pulse STVP is charged to the first capacitor C1 of the first odd stage 1ST ODD STAGE. A preliminary signal N2sig for turning on the gate of one transistor NT1 is generated. That is, the first capacitor C1 of the first even stage 1ST EVEN STAGE includes the second gate clock pulse (including the time that the first capacitor of the first odd stage 1ST ODD STAGE charges to generate a preliminary signal). Charging is continued until CKV2) is input high. The first even stage 1ST EVEN STAGE outputs the gate driving signal G2OUT when the second gate clock pulse CKV2 is input to the high state.

즉 본 발명의 일실시 예에 따른 액정 표시 장치는 첫 번째 홀수 스테이지(1ST ODD STAGE)와 첫 번째 짝수 스테이지(1ST EVEN STAGE)가 하나의 개시 펄스(STVP)를 공유하여 동작할 수 있게 된다. 이로써 제1 및 제2 개시 펄스 제공을 위한 배선 구성을 가지는 경우보다 집적 공간이 1/2로 줄어든다.That is, in the liquid crystal display according to the exemplary embodiment of the present invention, the first odd stage 1ST ODD STAGE and the first even stage 1ST EVEN STAGE may operate by sharing one start pulse STVP. This reduces the integrated space by one-half as compared with the case of the wiring configuration for providing the first and second start pulses.

도 7은 본 발명의 일실시 예에 따른 액정 표시 장치의 게이트 구동 회로 중 n+2 스테이지의 출력 파형을 도시한 시뮬레이션 그래프이다. 도 7을 참조하면, 본 발명의 일실시 예에 따른 액정 표시 장치의 게이트 구동 회로는 제n+2 스테이지(STAGE n+2)의 출력 신호인 하나의 리셋 신호(RST)에 의해 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)와 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)가 동시에 리셋된다. 7 is a simulation graph illustrating output waveforms of an n + 2 stage in a gate driving circuit of a liquid crystal display according to an exemplary embodiment of the present invention. Referring to FIG. 7, the gate driving circuit of the liquid crystal display according to the exemplary embodiment of the present invention may have an odd-numbered stage by one reset signal RST, which is an output signal of the n + 2th stage STAGE n + 2. STAGE1, STAGE3, ..., STAGE n + 1) and even-numbered stages (STAGE2, STAGE4, ..., STAGE n + 2) are reset at the same time.

리셋 신호(RST)는 1 내지 n+1 스테이지(STAGE1,...,STAGE n+1)의 풀업부를 구성하는 트랜지스터보다 크기가 약 2.5배 큰 트랜지스터로 구성된 풀업부에 의해 생성되므로 1 내지 n+1 스테이지(STAGE1,...,STAGE n+1)의 풀업부에 의해 생성된 게이트 구동 회로보다 큰 구동 능력을 가지는 신호임을 알 수 있다.The reset signal RST is generated by a pull-up part consisting of transistors about 2.5 times larger in size than the transistors constituting the pull-up parts of the 1 to n + 1 stages STAGE1, ..., STAGE n + 1. It can be seen that the signal has a greater driving capability than the gate driving circuit generated by the pull-up part of one stage STAGE1 to STAGE n + 1.

리셋 신호(RST)는 한 프레임의 끝을 알리는 신호로서, 복수의 스테이지의 제14 트랜지스터(T14)를 턴온시켜 제1 노드(N1)를 방전시키는 역할을 하므로 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)의 리셋 단자(RE)에 제n+2 스테이지의 출력 신호를 리셋 신호(RST) 제공하여 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)를 리셋시키더라도 타이밍상 문제가 발생되지 않 는다.The reset signal RST is a signal indicating the end of one frame, and serves to discharge the first node N1 by turning on the fourteenth transistor T14 of the plurality of stages. The odd-numbered stages STAGE1, STAGE3, ... To reset the odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1 by providing a reset signal RST to the reset terminal RE of the stage n + 1). Even if the timing does not occur.

따라서 본 발명의 일실시 예에 따른 액정 표시 장치는 홀수 번째 스테이지(STAGE1,STAGE3,...,STAGE n+1)와 짝수 번째 스테이지(STAGE2,STAGE4,...,STAGE n+2)가 하나의 리셋 신호를 공유하면서도 안정적으로 게이트 오프 전압을 게이트 라인으로 제공할 수 있다. 이로써 제1 및 제2 리셋 신호 제공을 위한 배선의 집적 공간이 1/2로 줄어든다.Accordingly, in the liquid crystal display according to the exemplary embodiment of the present invention, the odd-numbered stages STAGE1, STAGE3, ..., STAGE n + 1 and the even-numbered stages STAGE2, STAGE4, ..., STAGE n + 2 are one. It is possible to provide a gate-off voltage to the gate line stably while sharing the reset signal of. This reduces the integrated space of the wiring for providing the first and second reset signals by half.

본 발명의 액정 표시 장치는, 듀얼 게이트 구동 회로로 제공되는 개시 펄스와 리셋 신호를 공유하여 게이트 구동 회로에 연결되는 신호 배선을 감소시키면서 안정적으로 게이트 오프 신호를 제공할 수 있기 때문에, 신호 배선을 위한 집적 공간이 축소되면서도 안정적인 동작이 보장될 수 있다. 또한 신호 배선을 위한 집적 공간의 축소는 기존의 액정 패널 및 액정 패널 제조 공정에 사용되는 장비 등을 그대로 사용할 수 있도록 하므로 액정 패널의 제조 단가를 절감시키는 효과가 있다.The liquid crystal display of the present invention can stably provide the gate-off signal while reducing the signal wiring connected to the gate driving circuit by sharing the start pulse provided with the dual gate driving circuit with the reset signal. Stable operation can be guaranteed while the integrated space is reduced. In addition, the reduction of the integrated space for signal wiring enables the existing liquid crystal panel and the equipment used in the liquid crystal panel manufacturing process to be used as it is, thereby reducing the manufacturing cost of the liquid crystal panel.

이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the preferred embodiment of the present invention, those skilled in the art or those skilled in the art having ordinary knowledge of the present invention described in the claims to be described later It will be understood that various modifications and variations can be made in the present invention without departing from the spirit and scope of the art.

따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (13)

하나의 개시 펄스에 응답하여 게이트 클럭 펄스를 복수의 게이트 라인에 제공할 게이트 구동 신호로 출력하기 위하여, 서로 종속적으로 연결된 복수의 스테이지를 포함하며 상기 복수의 스테이지는 출력 단자가 복수의 게이트 라인에 각각 대응하여 연결되는 회로부; 및 In order to output a gate clock pulse to a plurality of gate lines as a gate driving signal in response to one start pulse, the plurality of stages may be connected to each other, and the plurality of stages may include output terminals respectively connected to the plurality of gate lines. A circuit portion correspondingly connected; And 외부로부터 상기 개시 펄스를 전달받아 상기 복수의 스테이지 중 홀수 첫 번째 스테이지와 짝수 첫 번째 스테이지의 입력 단자에 제공하는 개시 펄스 배선과, 상기 복수의 스테이지의 리셋 단자를 연결하는 리셋 배선이 형성된 배선부;를 포함하며,A wiring unit configured to receive the start pulse from an external source and provide a start pulse wiring line to an input terminal of an odd first stage and an even first stage of the plurality of stages, and a reset line connecting the reset terminals of the plurality of stages; Including; 상기 복수의 스테이지 중 홀수 번째 스테이지는, 캐리 단자가 마지막 홀수 번째 스테이지의 제어 단자에 연결되는 제1 더미 스테이지를 포함하고, 상기 복수의 스테이지 중 짝수 번째 스테이지는 캐리 단자가 마지막 짝수 번째 스테이지의 제어 단자에 연결되는 제2 더미 스테이지를 포함하고, 상기 제2 더미 스테이지의 출력 단자는 리셋 신호를 상기 리셋 배선으로 제공하는The odd-numbered stage of the plurality of stages includes a first dummy stage having a carry terminal connected to a control terminal of a last odd-numbered stage, and the even-numbered stage of the plurality of stages has a carry terminal of a control terminal of a last even-numbered stage. A second dummy stage coupled to the output terminal of the second dummy stage to provide a reset signal to the reset wiring; 를 포함하는 게이트 구동 회로.Gate driving circuit comprising a. 제 1 항에 있어서, 상기 제2 더미 스테이지는 The method of claim 1, wherein the second dummy stage 상기 리셋 신호를 제공하는 풀업 트랜지스터를 포함하고, 상기 풀업 트랜지 스터는 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 크기가 큰 A pull-up transistor for providing the reset signal, wherein the pull-up transistor is larger in size than the pull-up transistor of another stage of the plurality of stages; 게이트 구동 회로.Gate drive circuit. 제 2 항에 있어서, 상기 제2 더미스테이지의 풀업 트랜지스터는 The method of claim 2, wherein the pull-up transistor of the second dummy stage 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 2 내지 2.5배 큰 2 to 2.5 times larger than the pull-up transistor of the other stage of the plurality of stages 게이트 구동 회로.Gate drive circuit. 제 3 항에 있어서, The method of claim 3, wherein 상기 게이트 클럭 펄스는 제1 게이트 클럭 펄스, 제1 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제1 게이트 클럭바 펄스, 제1 게이트 클럭 펄스의 위상이 지연된 제2 게이트 클럭 펄스, 제2 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제2 게이트 클럭바 펄스를 포함하며,The gate clock pulse may include a first gate clock pulse, a first gate clock bar pulse having an inverted phase of a phase of the first gate clock pulse, a second gate clock pulse having a delayed phase of the first gate clock pulse, and a second gate clock. A second gate clock bar pulse having an inverted phase of the phase of the pulse, 상기 홀수 번째 스테이지는 상기 제1 게이트 클럭 펄스 또는 제1 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하고, The odd-numbered stage outputs the first gate clock pulse or the first gate clock bar pulse as the gate driving signal, 상기 짝수 번째 스테이지는 상기 제2 게이트 클럭 펄스 또는 제2 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하는 The even stage may output the second gate clock pulse or the second gate clock bar pulse as the gate driving signal. 게이트 구동 회로.Gate drive circuit. 제 4 항에 있어서, The method of claim 4, wherein 상기 홀수 번째 스테이지 중 첫 번째 스테이지와 짝수 번째 스테이지 중 첫 번째 스테이지는 The first stage of the odd stages and the first stage of the even stages 입력 단자에 상기 하나의 개시 신호가 입력되는 The one start signal is input to the input terminal 게이트 구동 회로.Gate drive circuit. 외부 입력신호에 응답하여 출력 인에이블 신호, 게이트 클럭 및 하나의 개시 신호를 생성하는 타이밍 컨트롤러;A timing controller configured to generate an output enable signal, a gate clock, and one start signal in response to an external input signal; 상기 출력 인에이블 신호와 게이트 클럭에 응답하여 게이트 클럭 펄스를 생성하고 상기 개시 신호에 응답하여 하나의 개시 펄스를 생성하는 레벨 쉬프터; 및A level shifter generating a gate clock pulse in response to the output enable signal and a gate clock and generating one start pulse in response to the start signal; And 상기 하나의 개시 펄스에 응답하여 상기 게이트 클럭 펄스를 복수의 게이트 라인에 제공할 게이트 구동 신호로 출력하기 위하여 서로 종속적으로 연결된 복수의 스테이지를 포함하고, 상기 복수의 스테이지 중 홀수 번째 스테이지는, 캐리 단자가 마지막 홀수 번째 스테이지의 제어 단자에 연결되는 제1 더미 스테이지를 포함하고, 상기 복수의 스테이지 중 짝수 번째 스테이지는 캐리 단자가 마지막 짝수 번째 스테이지의 제어 단자에 연결되는 제2 더미 스테이지를 포함하고, 상기 제2 더미 스테이지의 출력 단자는 상기 복수의 스테이지의 리셋 단자에 리셋 신호를 제 공하는 제1 및 제2 게이트 구동 회로A plurality of stages connected dependently to each other for outputting the gate clock pulse as a gate driving signal to be provided to a plurality of gate lines in response to the one start pulse, wherein an odd numbered stage of the plurality of stages is a carry terminal; Includes a first dummy stage connected to a control terminal of a last odd-numbered stage, the even-numbered stage of the plurality of stages includes a second dummy stage whose carry terminal is connected to a control terminal of the last-even-numbered stage, Output terminals of the second dummy stage provide first and second gate driving circuits to provide reset signals to the reset terminals of the plurality of stages. 를 포함하는 액정 표시 장치.Liquid crystal display comprising a. 제 6 항에 있어서, 상기 제2 더미 스테이지는 The method of claim 6, wherein the second dummy stage 상기 리셋 신호를 제공하는 풀업 트랜지스터를 포함하고, 상기 풀업 트랜지스터는 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 크기가 큰 And a pull-up transistor for providing the reset signal, wherein the pull-up transistor is larger in size than the pull-up transistor of another stage of the plurality of stages. 액정 표시 장치.Liquid crystal display. 제 7 항에 있어서, 상기 제2 더미 스테이지의 풀업 트랜지스터는 The method of claim 7, wherein the pull-up transistor of the second dummy stage 상기 복수의 스테이지 중 다른 스테이지의 풀업 트랜지스터보다 2 내지 2.5배 큰 2 to 2.5 times larger than the pull-up transistor of the other stage of the plurality of stages 액정 표시 장치.Liquid crystal display. 제 8 항에 있어서, The method of claim 8, 상기 게이트 클럭 펄스는 제1 게이트 클럭 펄스, 제1 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제1 게이트 클럭바 펄스, 제1 게이트 클럭 펄스의 위상이 지연된 제2 게이트 클럭 펄스, 제2 게이트 클럭 펄스의 위상의 반전된 위상을 가지는 제2 게이트 클럭바 펄스를 포함하며,The gate clock pulse may include a first gate clock pulse, a first gate clock bar pulse having an inverted phase of a phase of the first gate clock pulse, a second gate clock pulse having a delayed phase of the first gate clock pulse, and a second gate clock. A second gate clock bar pulse having an inverted phase of the phase of the pulse, 상기 홀수 번째 스테이지는 상기 제1 게이트 클럭 펄스 또는 제1 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하고, The odd-numbered stage outputs the first gate clock pulse or the first gate clock bar pulse as the gate driving signal, 상기 짝수 번째 스테이지는 상기 제2 게이트 클럭 펄스 또는 제2 게이트 클럭바 펄스를 상기 게이트 구동 신호로 출력하는The even stage may output the second gate clock pulse or the second gate clock bar pulse as the gate driving signal. 액정 표시 장치.Liquid crystal display. 제 9 항에 있어서, The method of claim 9, 상기 홀수 번째 스테이지 중 첫 번째 스테이지와 짝수 번째 스테이지 중 첫 번째 스테이지는 입력 단자에 상기 하나의 개시 신호가 입력되는 The first stage of the odd-numbered stages and the first stage of the even-numbered stages have the one start signal input to an input terminal. 액정 표시 장치.Liquid crystal display. 제 10 항에 있어서, The method of claim 10, 상기 레벨 쉬프터에 상기 게이트 온 전압과 게이트 오프 전압을 공급하는 전원 공급부를 더 포함하고,A power supply unit configured to supply the gate on voltage and the gate off voltage to the level shifter; 상기 레벨 쉬프터는, 상기 게이트 온 전압과 게이트 오프 전압 레벨을 가지는 상기 게이트 클럭 펄스, 게이트 클럭바 펄스 및 개시 펄스를 출력하는 The level shifter outputs the gate clock pulse, the gate clock bar pulse, and a start pulse having the gate on voltage and the gate off voltage levels. 액정 표시 장치.Liquid crystal display. 제 11 항에 있어서, 상기 레벨 쉬프터는, The method of claim 11, wherein the level shifter, 상기 출력 인에이블 신호와 게이트 클럭을 논리연산하고 전압의 레벨을 증폭시켜 상기 게이트 클럭 펄스로 출력하는 제1 레벨 쉬프팅부; 및A first level shifting unit configured to logically operate the output enable signal and the gate clock, amplify a voltage level, and output the amplified voltage as the gate clock pulse; And 상기 출력 인에이블 신호와 게이트 클럭을 논리연산하고 위상을 반전시킨 후 전압의 레벨을 증폭시켜 상기 게이트 클럭바 펄스로 출력하는 제2 레벨 쉬프팅부;를 포함하는 And a second level shifting unit configured to logically operate the output enable signal and the gate clock, invert the phase, and amplify the voltage level to output the gate clock bar pulse. 액정 표시 장치.Liquid crystal display. 제 12 항에 있어서, 상기 제1 및 제2 게이트 구동 회로는, The method of claim 12, wherein the first and second gate driving circuit, 상기 게이트 라인이 형성된 액정 패널에 집적되며, 상기 게이트 라인 양단에 형성되어 상기 게이트 라인을 듀얼로 구동하는 The gate line is integrated in the formed liquid crystal panel, and is formed across the gate line to dually drive the gate line. 액정 표시 장치.Liquid crystal display.
KR1020060129732A 2006-12-11 2006-12-19 Gate driving circuit and liquid crystal display using thereof KR20080056781A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060129732A KR20080056781A (en) 2006-12-19 2006-12-19 Gate driving circuit and liquid crystal display using thereof
US11/932,532 US20080211760A1 (en) 2006-12-11 2007-10-31 Liquid Crystal Display and Gate Driving Circuit Thereof
JP2007319864A JP2008146079A (en) 2006-12-11 2007-12-11 Gate driving circuit and liquid crystal display device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060129732A KR20080056781A (en) 2006-12-19 2006-12-19 Gate driving circuit and liquid crystal display using thereof

Publications (1)

Publication Number Publication Date
KR20080056781A true KR20080056781A (en) 2008-06-24

Family

ID=39802810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060129732A KR20080056781A (en) 2006-12-11 2006-12-19 Gate driving circuit and liquid crystal display using thereof

Country Status (1)

Country Link
KR (1) KR20080056781A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077108A (en) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 Shift register and display device using the same
KR20110140009A (en) * 2010-06-24 2011-12-30 삼성전자주식회사 Driving circuit for display device
KR101504158B1 (en) * 2014-08-18 2015-03-20 삼성디스플레이 주식회사 Liquid crystal display
KR20150042102A (en) * 2013-10-10 2015-04-20 엘지디스플레이 주식회사 Display Device And Driving Method Of The Same
KR20150079248A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Organic light emitting diode display device including reset driving unit
KR20170010218A (en) * 2015-07-16 2017-01-26 엘지디스플레이 주식회사 Gate driving methdo, gate driving circuit, and display device
US10311816B2 (en) 2015-12-03 2019-06-04 Samsung Display Co., Ltd. Gate driving circuit and display device including the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110077108A (en) * 2009-12-30 2011-07-07 엘지디스플레이 주식회사 Shift register and display device using the same
KR20110140009A (en) * 2010-06-24 2011-12-30 삼성전자주식회사 Driving circuit for display device
KR20150042102A (en) * 2013-10-10 2015-04-20 엘지디스플레이 주식회사 Display Device And Driving Method Of The Same
KR20150079248A (en) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 Organic light emitting diode display device including reset driving unit
KR101504158B1 (en) * 2014-08-18 2015-03-20 삼성디스플레이 주식회사 Liquid crystal display
KR20170010218A (en) * 2015-07-16 2017-01-26 엘지디스플레이 주식회사 Gate driving methdo, gate driving circuit, and display device
US10311816B2 (en) 2015-12-03 2019-06-04 Samsung Display Co., Ltd. Gate driving circuit and display device including the same

Similar Documents

Publication Publication Date Title
KR101428713B1 (en) Gate driving circuit and liquid crystal display using thereof
KR101344835B1 (en) Method for decreasing of delay gate driving signal and liquid crystal display using thereof
KR101281498B1 (en) Gate driving circuit and display apparatus having the same
JP2008146079A (en) Gate driving circuit and liquid crystal display device using the same
KR101368822B1 (en) Gate driving circuit and display apparatus having the same
KR101182770B1 (en) Gate driving circuit and display device having the same
US8344991B2 (en) Display device and driving method thereof
US7310402B2 (en) Gate line drivers for active matrix displays
KR101448910B1 (en) Gate deiver circuit and display apparatus having the same
JP4083581B2 (en) Shift register and liquid crystal display device using the same
KR101256921B1 (en) Gate driving unit and display apparatus having the same
KR101298094B1 (en) Gate driving circuit and display apparatus having the same
US9666140B2 (en) Display device and method for driving same
EP2341507A1 (en) Shift register circuit, display device and shift register circuit driving method
KR20100048103A (en) Method for driving gate line, gate driving circuit performing for the method and display apparatus having the gate driving circuit
KR20100083370A (en) Gate driving circuit and display device having the same
KR20070118448A (en) Gate driver circuit and display apparatus having the same
KR20100006065A (en) Gate driver and display device having the same
KR20110120705A (en) Gate driving circuit and display apparatus having the same
KR20080013280A (en) Gate driving circuit and display apparatus having the same
KR20080025583A (en) Display apparatus
KR102457481B1 (en) Gate driving circuit and display device having the same
KR20080056781A (en) Gate driving circuit and liquid crystal display using thereof
KR101980754B1 (en) Gate shift register and flat panel display using the same
US20190147824A1 (en) Gate driving circuit and display device having the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid