KR20070081217A

KR20070081217A - Display device

Info

Publication number: KR20070081217A
Application number: KR1020060012988A
Authority: KR
Inventors: 박보윤
Original assignee: 삼성전자주식회사
Priority date: 2006-02-10
Filing date: 2006-02-10
Publication date: 2007-08-16

Abstract

A display device is provided to ensure a large charge time on pixels by elongating the length of a gate-on voltage period in a gate signal. A display device includes a display unit, gate and data drivers, and a signal controller. The display unit includes data and gate lines and plural pixels connected to the data and gate lines. The gate driver generates gate signals(g(i-1),g(i),g(i+1)) and applies the gate signals to the gate lines. The data driver applies a data voltage to the data lines. The signal controller controls the gate and data drivers. The signal controller controls retention times(T1,T2) of a gate on voltage based on an input control signal and supplies an output control signal having partially same period with the input control signal to the gate driver. The output control signal period is longer than the input control signal period when the input control signal period is below a predetermined value.

Description

Display device {DISPLAY DEVICE}

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이다.1 is a block diagram of a display device according to an exemplary embodiment of the present invention.

도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 한 실시예에 따른 표시 장치의 여러 가지 신호의 파형도이다.3 is a waveform diagram of various signals of a display device according to an exemplary embodiment of the present invention.

도 4는 본 발명을 한 실시예에 따른 게이트 클록 신호와 종래의 게이트 클록신호의 파형도이다.4 is a waveform diagram of a gate clock signal and a conventional gate clock signal according to an embodiment of the present invention.

본 발명은 표시 장치에 관한 것이다.The present invention relates to a display device.

표시 장치는 컴퓨터의 탁상용 모니터나 노트북 컴퓨터의 시각 인터페이스로서 널리 사용되며, 최근, 무겁고 큰 음극선관(cathode ray tube, CRT)을 대신하여 유기 발광 표시 장치(organic light emitting diode display), 플라스마 표시 장치(plasma display panel, PDP), 액정 표시 장치(liquid crystal display, LCD)와 같은 평판 표시 장치가 활발히 개발 중이다.The display device is widely used as a desktop monitor of a computer or a visual interface of a notebook computer. Recently, an organic light emitting diode display or a plasma display device (instead of a heavy and large cathode ray tube (CRT) is used). Flat panel display devices such as plasma display panels (PDPs) and liquid crystal displays (LCDs) are being actively developed.

유기 발광 표시 장치는 특정 유기물 또는 고분자들의 전계 발광을 이용하여 문자 또는 영상을 표시한다. 액정 표시 장치는 두 표시판의 사이에 들어 있는 액정층에 전기장을 인가하고, 이 전기장의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.The organic light emitting diode display displays characters or images by using electroluminescence of specific organic materials or polymers. The liquid crystal display device applies an electric field to a liquid crystal layer interposed between two display panels, and adjusts the intensity of the electric field to adjust a transmittance of light passing through the liquid crystal layer to obtain a desired image.

이러한 평판 표시 장치 중에서 예를 들어 액정 표시 장치와 유기 발광 표시 장치는 영상을 표시하는 표시판, 표시판에 신호를 인가하는 게이트 구동 회로 및 데이터 구동 회로, 그리고 이들을 제어하는 신호 제어부 등을 포함한다.Among such flat panel displays, for example, a liquid crystal display and an organic light emitting display include a display panel for displaying an image, a gate driving circuit and a data driving circuit for applying a signal to the display panel, and a signal controller for controlling them.

표시판에는 스위칭 소자를 포함하며 행렬의 형태로 배열되어 있는 복수의 화소와 게이트선과 데이터선 등 각종 신호선이 구비되어 있다. 게이트 구동부는 게이트선에 게이트 신호를 인가하여 화소의 스위칭 소자를 턴온/오프시키며, 데이터 구동부는 데이터선에 데이터 신호를 인가하여 화소가 영상을 표시하도록 한다.The display panel includes a plurality of pixels including a switching element and arranged in a matrix, and various signal lines such as gate lines and data lines. The gate driver applies a gate signal to the gate line to turn on / off the switching element of the pixel, and the data driver applies a data signal to the data line so that the pixel displays an image.

게이트 신호는 게이트 온 전압(gate-on voltage)과 게이트 오프 전압(gate-off voltage)의 조합으로 이루어지며, 화소의 스위칭 소자는 게이트 신호가 게이트 온 전압일 때 턴온되어 데이터 신호를 전달한다.The gate signal is a combination of a gate-on voltage and a gate-off voltage, and the switching element of the pixel is turned on to transmit a data signal when the gate signal is the gate-on voltage.

신호 제어부는 게이트 구동부 및 데이터 구동부의 제어를 위하여 다수의 제어 신호를 생성하며, 이러한 제어 신호는 컴퓨터 등 외부에서 입력되는 각종 입력 제어 신호에 근거하여 만들어진다.The signal controller generates a plurality of control signals for controlling the gate driver and the data driver, and these control signals are generated based on various input control signals input from an external device such as a computer.

신호 제어부가 만들어내는 제어 신호에는 게이트 온 전압을 인가하기 시작하라는 명령 신호인 주사 시작 신호, 게이트 온 전압의 인가 시기를 결정하는 게이트 클록 신호, 그리고 게이트 온 전압의 지속 시간을 결정하는 출력 인에이블 신호 등 이 있으며, 외부에서 신호 제어부로 입력되는 입력 제어 신호에는 수직 동기 신호, 수평 동기 신호, 데이터 인에이블 신호 등이 있다.The control signal generated by the signal controller includes a scan start signal that is a command signal for starting to apply the gate-on voltage, a gate clock signal that determines when the gate-on voltage is applied, and an output enable signal that determines the duration of the gate-on voltage. The input control signal input to the signal controller from the outside includes a vertical synchronization signal, a horizontal synchronization signal, a data enable signal, and the like.

이중에서 특히 데이터 인에이블 신호는 한 행의 화소에 대한 영상 데이터를 전송함을 알려 주는 신호로서, 이에 근거하여 게이트 클록 신호와 출력 인에이블 신호 등의 주기가 결정되고 이에 따라 게이트 온 전압의 인가 시기 및 지속 시간이 결정된다.In particular, the data enable signal is a signal for transmitting image data for one row of pixels. Based on this, the period of the gate clock signal and the output enable signal is determined, and thus the timing of applying the gate-on voltage. And duration is determined.

그런데 컴퓨터의 전원이 온/오프되거나 컴퓨터의 동작 시스템(operating system, OS)이 해상도를 변경하는 등의 과정에서 이러한 입력 제어 신호, 특히 데이터 인에이블 신호가 비정상 상태가 되어 주기가 짧아지는 일이 생길 수 있다. 데이터 인에이블 신호의 주기가 짧아지면 게이트 온 전압의 지속 시간이 짧아지고 이에 따라 화소에 데이터 신호가 제대로 충전되지 못할 수 있다.However, the input control signal, in particular, the data enable signal, may become abnormal in the process of turning on / off the computer or changing the resolution of the operating system (OS) of the computer. Can be. If the period of the data enable signal is shortened, the duration of the gate-on voltage may be shortened, thereby preventing the pixel from properly charging the data signal.

특히, 게이트 구동부가 화소의 스위칭 소자 등과 함께 표시판에 집적되는 경우 게이트 구동부는 여러 개의 박막 트랜지스터로 이루어질 수 있는데, 이러한 게이트 구동부가 만들어내는 게이트 신호의 경우 게이트 오프 전압에서 게이트 온 전압으로 천이할 때 완만한 경사를 그린다. 이러한 완만한 경사 때문에 게이트 신호가 화소의 스위칭 소자를 턴온시킬 수 있는 전압에 이르기까지 시간이 걸리며, 이에 따라 스위칭 소자가 실제로 턴온되는 시간은 더욱 짧아질 수 있다.In particular, when the gate driver is integrated in the display panel together with a switching element of a pixel, the gate driver may be formed of a plurality of thin film transistors. In the case of the gate signal generated by the gate driver, the gate driver is gentle when transitioning from the gate off voltage to the gate on voltage. Draw a slope. This gentle inclination takes time until the gate signal reaches a voltage at which the switching element of the pixel can be turned on, so that the time for which the switching element is actually turned on can be shorter.

또한, 액정 표시 장치가 노멀리 화이트(normally white) 방식인 경우 이러한 충전 불량은 화면에 흰 선으로서 나타나 눈에 잘 띌 수 있다.In addition, when the liquid crystal display is normally white, the charging failure may be noticeable as a white line on the screen.

따라서, 본 발명이 이루고자 하는 기술적 과제는 화소의 스위칭 소자가 턴온되는 시간을 충분히 확보하기 위한 것이다.Therefore, the technical problem to be achieved by the present invention is to ensure a sufficient time for the switching element of the pixel is turned on.

이러한 기술적 과제를 이루기 위한 본 발명의 한 특징에 따른 표시 장치는, 영상을 표시하며 게이트선, 데이터선 및 상기 게이트선 및 상기 데이터선과 연결되어 있는 복수의 화소를 포함하는 표시판, 게이트 온 전압과 게이트 오프 전압의 조합으로 이루어진 게이트 신호를 생성하여 상기 게이트선에 인가하는 게이트 구동부, 상기 데이터선에 데이터 전압을 인가하는 데이터 구동부, 그리고 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 신호 제어부를 포함하며, 상기 신호 제어부는 입력 제어 신호에 기초하여 상기 게이트 온 전압의 지속 시간을 제어하며 상기 입력 제어 신호와 적어도 일부분 동일한 주기를 가지는 출력 제어 신호를 생성하여 상기 게이트 구동부에 제공하며, 상기 입력 제어 신호의 주기가 소정 값 이하인 경우 상기 출력 제어 신호의 주기는 상기 입력 제어 신호의 주기보다 길다.According to an aspect of the present invention, there is provided a display device including a display panel including an image, a gate line, a data line, and a plurality of pixels connected to the gate line and the data line, a gate-on voltage, and a gate. A gate driver configured to generate a gate signal formed of a combination of off voltages and apply the gate signal to the gate line, a data driver to apply a data voltage to the data line, and a signal controller to control the gate driver and the data driver. The signal controller controls the duration of the gate-on voltage based on an input control signal, generates an output control signal having a period at least partially equal to the input control signal, and provides the output control signal to the gate driver, wherein the period of the input control signal is The output value when less than a predetermined value The period of the signal is longer than that of the input control signal.

상기 입력 제어 신호의 제1 주기가 소정 값 이하인 경우 상기 출력 제어 신호의 주기는 상기 입력 제어 신호의 제1 주기 및 이어지는 제2 주기를 더한 값으로 결정될 수 있다.When the first period of the input control signal is less than or equal to a predetermined value, the period of the output control signal may be determined as a sum of the first period and the subsequent second period of the input control signal.

상기 입력 제어 신호의 제1 주기가 소정 값 이하인 경우 상기 출력 신호의 상승면(rising edge) 또는 하강면(falling edge)은 한 주기 이상 지연될 수 있다.When the first period of the input control signal is less than or equal to a predetermined value, a rising edge or a falling edge of the output signal may be delayed for more than one period.

상기 표시 장치는 액정 표시 장치, 특히 노멀리 화이트 방식의 액정 표시 장치일 수 있으며, 상기 게이트 구동부는 상기 표시판에 집적되어 있을 수 있다.The display device may be a liquid crystal display device, particularly a normally white liquid crystal display device, and the gate driver may be integrated in the display panel.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.DETAILED DESCRIPTION Embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right on" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

먼저, 본 발명의 한 실시예에 따른 표시 장치에 대하여 도 1 및 도 2를 참고하여 상세하게 설명한다.First, a display device according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 표시 장치의 블록도이고, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도이다.1 is a block diagram of a display device according to an exemplary embodiment of the present invention, and FIG. 2 is an equivalent circuit diagram of one pixel of a liquid crystal display according to an exemplary embodiment of the present invention.

도 1에 도시한 바와 같이, 본 발명의 한 실시예에 따른 표시 장치는 표시판부(300) 및 이에 연결된 게이트 구동부(400)와 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 신호 생성부(800), 그리고 게이트 구동부(400) 및 데이터 구동부(500)와 연결되어 이들을 제어하는 신호 제어부(600)를 포함한다.As shown in FIG. 1, the display device according to an exemplary embodiment of the present invention includes a display panel 300, a gate driver 400 connected thereto, a data driver 500, and a gray signal generator connected to the data driver 500. And a signal controller 600 connected to and controlling the gate driver 400 and the data driver 500.

표시판부(300)는 등가 회로로 볼 때 복수의 표시 신호선(G₁-G_n, D₁-D_m)과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.The display panel unit 300 includes a plurality of display signal lines G ₁ -G _n , D ₁ -D _m , and a plurality of pixels PX connected to the plurality of display signal lines G ₁ -G _n and D ₁ -D _m in an equivalent circuit.

표시 신호선(G₁-G_n, D₁-D_m)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G₁-G_n)과 데이터 신호를 전달하는 데이터선(D₁-D_m)을 포함한다. 게이트선(G₁-G_n)은 대략 행 방향으로 뻗어 있으며 서로가 거의 평행하고 데이터선(D₁-D_m)은 대략 열 방향으로 뻗어 있으며 서로가 거의 평행하다.The display signal lines G ₁ -G _n and D ₁ -D _m are a plurality of gate lines G ₁ -G _n for transmitting a gate signal (also called a “scan signal”) and a data line D for transmitting a data signal. ₁ -D _m ). The gate lines G ₁ -G _n extend substantially in the row direction and are substantially parallel to each other, and the data lines D ₁ -D _m extend substantially in the column direction and are substantially parallel to each other.

각 화소(PX), 예를 들면 i번째(i=1, 2, …, n) 게이트선(G_i)과 j번째(j=1, 2, …, m) 데이터선(Dj)에 연결된 화소(PX)는 신호선(G_i D_j)에 연결된 스위칭 소자(Q)와 이에 연결된 화소 회로(pixel circuit)를 포함한다.Each pixel PX, for example, a pixel connected to an i-th (i = 1, 2, ..., n) gate line G _i and a j-th (j = 1, 2, ..., m) data line Dj PX includes a switching element Q connected to the signal line G _i D _j and a pixel circuit connected thereto.

스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(G_i)과 연결되어 있고, 입력 단자는 데이터선(D_j)과 연결되어 있으며, 출력 단자는 액정 축전기(C_LC) 및 유지 축전기(C_ST)와 연결되어 있다. 또한, 스위칭 소자(Q)는 박막 트랜지스터일 수 있으며, 특히 비정질 규소를 포함할 수 있다.The switching element Q is a three-terminal element of a thin film transistor or the like provided in the lower panel 100, the control terminal of which is connected to the gate line G _i , and the input terminal of which is connected to the data line D _j . The output terminal is connected to the liquid crystal capacitor C _LC and the storage capacitor C _ST . In addition, the switching element Q may be a thin film transistor, and in particular, may include amorphous silicon.

평판 표시 장치의 대표 격인 액정 표시 장치의 경우, 도 2에 도시한 바와 같이 표시판부(300)는 하부 표시판(100)과 상부 표시판(200) 및 그 사이의 액정층(3)을 포함하며, 표시 신호선(G₁-G_n, D₁-D_m)과 스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있다. 액정 표시 장치의 화소 회로는 스위칭 소자(Q)에 연결된 액정 축전기(liquid crystal capacitor)(C_LC) 및 유지 축전기(storage capacitor)(C_ST)를 포함 한다. 유지 축전기(C_ST)는 필요에 따라 생략할 수 있다.In the case of a liquid crystal display device which is a representative example of a flat panel display device, as illustrated in FIG. 2, the display panel unit 300 includes a lower panel 100, an upper panel 200, and a liquid crystal layer 3 therebetween. The signal lines G ₁ -G _n , D ₁ -D _m and the switching element Q are provided on the lower panel 100. The pixel circuit of the liquid crystal display includes a liquid crystal capacitor C _LC and a storage capacitor C _ST connected to the switching element Q. The holding capacitor C _ST can be omitted as necessary.

액정 축전기(C_LC)는 하부 표시판(100)의 화소 전극(191)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 두 전극(191, 270) 사이의 액정층(3)은 유전체로서 기능한다. 화소 전극(191)은 스위칭 소자(Q)와 연결되며 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.The liquid crystal capacitor C _LC has two terminals, a pixel electrode 191 of the lower panel 100 and a common electrode 270 of the upper panel 200, and a liquid crystal layer 3 between the two electrodes 191 and 270. It functions as a dielectric. The pixel electrode 191 is connected to the switching element Q, and the common electrode 270 is formed on the front surface of the upper panel 200 and receives the common voltage Vcom. Unlike in FIG. 2, the common electrode 270 may be provided in the lower panel 100. In this case, at least one of the two electrodes 191 and 270 may be formed in a linear or bar shape.

액정 축전기(C_LC)의 보조적인 역할을 하는 유지 축전기(C_ST)는 하부 표시판(100)에 구비된 별개의 신호선(도시하지 않음)과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기(C_ST)는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.The storage capacitor C _ST , which serves as an auxiliary part of the liquid crystal capacitor C _LC , is formed by overlapping a separate signal line (not shown) and the pixel electrode 191 provided on the lower panel 100 with an insulator interposed therebetween. A predetermined voltage such as the common voltage Vcom is applied to this separate signal line. However, the storage capacitor C _ST may be formed such that the pixel electrode 191 overlaps the front gate line directly above the insulator.

한편, 색 표시를 구현하기 위해서는 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 둘 수도 있다.On the other hand, in order to implement color display, each pixel PX uniquely displays one of the primary colors (spatial division) or each pixel PX alternately displays the primary colors over time (time division). The desired color is recognized by the spatial and temporal sum of these primary colors. Examples of the primary colors include three primary colors such as red, green, and blue. FIG. 2 illustrates that each pixel PX includes a color filter 230 representing one of the primary colors in an area of the upper panel 200 corresponding to the pixel electrode 191 as an example of spatial division. Unlike in FIG. 2, the color filter 230 may be disposed above or below the pixel electrode 191 of the lower panel 100.

액정 표시 장치의 표시판부(300)의 두 표시판(100, 200) 중 적어도 하나의 바깥 면에는 빛을 편광시키는 편광자(도시하지 않음)가 부착되어 있다.Polarizers (not shown) for polarizing light are attached to outer surfaces of at least one of the two display panels 100 and 200 of the display panel unit 300 of the liquid crystal display device.

이러한 표시판부(300)를 가지는 액정 표시 장치는 비틀린 네마틱(twisted nematic, TN) 방식일 수 있으며, 특히 두 전극(191, 270) 사이에 전기장이 없을 때 가장 밝은 노멀리 화이트 방식일 수 있다.The liquid crystal display having the display panel unit 300 may be a twisted nematic (TN) type, and may be the brightest normally white type when there is no electric field between the two electrodes 191 and 270.

다시 도 1을 참조하면, 계조 신호 생성부(800)는 화소의 휘도와 관련된 복수의 계조 신호(또는 기준 계조 신호)를 생성한다.Referring back to FIG. 1, the gray signal generator 800 generates a plurality of gray signals (or reference gray signals) related to the luminance of the pixel.

게이트 구동부(400)는 표시판부(300)의 게이트선(G₁-G_n)에 연결되어 게이트 신호를 게이트선(G₁-G_n)에 인가한다. 게이트 구동부(400)는 화소의 스위칭 소자(Q)와 동일한 공정으로 형성되어 표시판부(300) 위에 집적될 수 있다. 그러나 그렇지 않을 수도 있다.The gate driver 400 is connected to the gate lines G ₁ -G _n of the display panel 300 to apply a gate signal to the gate lines G ₁ -G _n . The gate driver 400 may be formed in the same process as the switching element Q of the pixel and may be integrated on the display panel 300. But it may not.

데이터 구동부(500)는 표시판부(300)의 데이터선(D₁-D_m)과 연결되어 있으며, 계조 신호 생성부(800)로부터의 계조 신호를 선택하고 이를 데이터 신호로서 데이터선(D₁-D_m)에 인가한다. 그러나 계조 신호 생성부(800)가 모든 계조에 대한 신호를 모두 제공하는 것이 아니라 정해진 수의 기준 계조 신호만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 신호에 기초하여 분압 등을 통하여 전체 계조에 대한 계조 신호를 생성하고 이 중에서 데이터 신호를 선택한다.Data driver 500 is connected with the data lines (D ₁ -D _m), the panel unit 300, select a tone signal from the tone signal generator 800 and the data lines them as data signals (D ₁ - D _m ). However, when the gray level signal generator 800 does not provide all of the signals for all gray levels, but provides only a predetermined number of reference gray levels signals, the data driver 500 may use the gray scales based on the reference gray levels to determine the total gray levels. Generate a gradation signal for and select a data signal among them.

신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등의 동작을 제어한다.The signal controller 600 controls operations of the gate driver 400 and the data driver 500.

이러한 구동 장치(400, 500, 600, 800) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다. 이와는 달리, 이들 구동 성분(400, 500, 600, 800)이 신호선(G₁-G_n, D₁-D_m) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다. 또한, 구동 성분(400, 500, 600, 800)는 단일 칩으로 집적될 수 있으며, 이 경우 이들 중 적어도 하나 또는 이들을 이루는 적어도 하나의 회로 소자가 단일 칩 바깥에 있을 수 있다.Each of the driving devices 400, 500, 600, and 800 may be mounted directly on the liquid crystal panel assembly 300 in the form of at least one integrated circuit chip, or may be a flexible printed circuit film (not shown). It may be mounted on the liquid crystal panel assembly 300 in the form of a tape carrier package (TCP) or mounted on a separate printed circuit board (not shown). Alternatively, these driving components 400, 500, 600, and 800 may be integrated in the liquid crystal panel assembly 300 together with the signal lines G ₁ -G _n , D ₁ -D _m and the thin film transistor switching element Q. It may be. In addition, the drive components 400, 500, 600, 800 may be integrated into a single chip, in which case at least one of them or at least one circuit element constituting them may be outside the single chip.

그러면 이러한 표시 장치의 동작에 대하여 도 3을 참고하여 상세하게 설명한다.Next, an operation of the display device will be described in detail with reference to FIG. 3.

신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=2¹⁰), 256(=2⁸) 또는 64(=2⁶) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.The signal controller 600 receives input image signals R, G, and B and an input control signal for controlling the display thereof from an external graphic controller (not shown). The input image signals R, G, and B contain luminance information of each pixel PX, and the luminance is a predetermined number, for example, 1024 (= 2 ¹⁰ ), 256 (= 2 ⁸ ), or 64 (= 2 ⁶ ) It has gray. Examples of the input control signal include a vertical sync signal Vsync, a horizontal sync signal Hsync, a main clock MCLK, and a data enable signal DE.

신호 제어부(600)는 입력 영상 신호(R, G, B)와 입력 제어 신호를 기초로 입력 영상 신호(R, G, B)를 액정 표시판 조립체(300)의 동작 조건에 맞게 적절히 처리하고 게이트 제어 신호 및 데이터 제어 신호(CONT) 등을 생성한 후, 게이트 제어 신호를 게이트 구동부(400)로 내보내고 데이터 제어 신호(CONT)와 처리한 영상 신호(DAT)를 데이터 구동부(500)로 내보낸다.The signal controller 600 properly processes the input image signals R, G, and B according to operating conditions of the liquid crystal panel assembly 300 based on the input image signals R, G, and B and the input control signal, and controls the gate. After generating the signal and the data control signal CONT, the gate control signal is sent to the gate driver 400, and the data control signal CONT and the processed image signal DAT are sent to the data driver 500.

게이트 제어 신호는 게이트 신호의 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하기 위한 클록 신호(CK)를 포함한다. 게이트 제어 신호는 또한 게이트 온 전압의 지속 시간을 제어하기 위한 출력 인에이블 신호를 더 포함한다.The gate control signal includes a scan start signal STV indicating the start of scanning of the gate signal and a clock signal CK for controlling the output period of the gate on voltage Von. The gate control signal further includes an output enable signal for controlling the duration of the gate on voltage.

데이터 제어 신호(CONT)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D₁-D_m)에 아날로그 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.The data control signal CONT applies an analog data signal to the horizontal synchronization start signal STH and the data lines D ₁ -D _m indicating the start of the transmission of the digital image signal DAT for one row of pixels PX. Includes a load signal LOAD and a data clock signal HCLK. The data control signal CONT is also an inverted signal that inverts the voltage polarity of the analog data signal relative to the common voltage Vcom (hereinafter referred to as " polarity of the data signal " by reducing " voltage polarity of the data signal for common voltage "). (RVS) may be further included.

신호 제어부(600)로부터의 데이터 제어 신호(CONT)에 따라, 데이터 구동부(500)는 한 행의 화소(PX)에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D₁-D_m)에 인가한다.According to the data control signal CONT from the signal controller 600, the data driver 500 receives the digital image signal DAT for the pixel PX in one row and corresponds to each digital image signal DAT. The gradation voltage is selected to convert the digital image signal DAT into an analog data signal and then apply it to the data lines D ₁ -D _m .

게이트 구동부(400)는 신호 제어부(400)로부터의 주사 시작 신호(STV)와 게이트 클록 신호(CPV) 및 출력 인에이블 신호(OE)에 따라 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 두 값을 가지는 게이트 신호를 게이트선(G₁-G_n)에 인가하여 이 게이트선(G₁-G_n)에 연결된 스위칭 소자(Q)를 턴온시키거나 턴오프시킨다. 그러면, 스위칭 소자(Q)가 턴온된 경우, 데이터선(D₁-D_m)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.The gate driver 400 may adjust the gate on voltage Von and the gate off voltage Voff according to the scan start signal STV, the gate clock signal CPV, and the output enable signal OE from the signal controller 400. applying a gate signal having the two values to the gate lines (G ₁ -G _n) to thereby reduce or turn-off to turn on the switching element (Q) connected to a gate line (G ₁ -G _n). Then, when the switching element Q is turned on, the data signal applied to the data lines D ₁ -D _m is applied to the pixel PX through the turned on switching element Q.

도 3을 참고하면, 게이트 신호[g(i-1), g(i), g(i+1)]에서 게이트 온 전압(Von)의 지속 시간(T1, T2)은 게이트 클록 신호(CPV)의 주기에 의하여 결정되고, 게이트 클록 신호(CPV)의 주기는 데이터 인에이블 신호(DE)의 주기와 동일하게 결정된다.Referring to FIG. 3, in the gate signals g (i-1), g (i), and g (i + 1), durations T1 and T2 of the gate-on voltage Von are the gate clock signal CPV. The period of the gate clock signal CPV is determined in the same manner as the period of the data enable signal DE.

그러나 컴퓨터 등 외부 장치의 순간적인 동작 변화로 인하여 데이터 인에이블 신호(DE)의 주기가 순간적으로 짧아지는 경우(AB), 게이트 클록 신호(CPV)의 주기는 데이터 인에이블 신호의 주기의 두 배가 된다. 그러므로 데이터 인에이블 신호(DE)의 주기가 순간적으로 짧아지더라도 게이트 온 전압(Von)의 지속 시간(T2)은 짧아지지 않고 오히려 길어질 수 있다.However, when the period of the data enable signal DE is momentarily shortened due to an instantaneous operation change of an external device such as a computer (AB), the period of the gate clock signal CPV becomes twice the period of the data enable signal. . Therefore, even if the period of the data enable signal DE is shortened momentarily, the duration T2 of the gate-on voltage Von may not be shortened, but rather long.

도 4를 참고하면, 데이터 인에이블 신호(DE)의 주기가 순간적으로 짧아져 게이트 클록 신호(CPV2)의 한 주기가 소정의 정해진 값(CPVmin)보다 작아지게 될 경우, 신호 제어부(600)는 게이트 클록 신호(CPV2)의 상승면(rising edge)을 데이터 인에이블 신호(DE)의 한 주기만큼 지연시킨다. 그러나 종래의 액정 표시 장치의 경우 이러한 지연 과정이 없으므로 게이트 클록 신호(CPV1)의 주기가 짧아진다.Referring to FIG. 4, when the period of the data enable signal DE is shortened momentarily so that one period of the gate clock signal CPV2 becomes smaller than a predetermined value CPVmin, the signal controller 600 may perform a gate. The rising edge of the clock signal CPV2 is delayed by one period of the data enable signal DE. However, in the conventional liquid crystal display, since there is no such delay process, the period of the gate clock signal CPV1 is shortened.

도 2에 도시한 액정 표시 장치의 경우, 화소(PX)에 인가된 데이터 신호의 전압과 공통 전압(Vcom)의 차이는 액정 축전기(C_LC)의 충전 전압, 즉 화소 전압으로서 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판 조립체(300)에 부착된 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 화소(PX)는 영상 신호(DAT)의 계조가 나타내는 휘도를 표시한다.In the case of the liquid crystal display shown in FIG. 2, the difference between the voltage of the data signal applied to the pixel PX and the common voltage Vcom is represented as the charging voltage of the liquid crystal capacitor C _LC , that is, the pixel voltage. The arrangement of the liquid crystal molecules varies depending on the magnitude of the pixel voltage, thereby changing the polarization of light passing through the liquid crystal layer 3. The change in polarization is represented by a change in the transmittance of light by a polarizer attached to the display panel assembly 300, whereby the pixel PX displays the luminance represented by the gray level of the image signal DAT.

1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G₁-G_n)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.This process is repeated in units of one horizontal period (also referred to as "1H" and equal to one period of the horizontal sync signal Hsync and the data enable signal DE), thereby all the gate lines G ₁ -G _n. ), The gate-on voltage Von is sequentially applied, and a data signal is applied to all the pixels PX to display an image of one frame.

도 2에 도시한 액정 표시 장치의 경우, 특히 한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).In the case of the liquid crystal display shown in FIG. 2, in particular, when one frame ends, the next frame starts and the polarity of the data signal applied to each pixel PX is applied to the data driver 500 so that the polarity of the previous frame is reversed. The state of the inverted signal RVS to be controlled is controlled (" frame inversion "). In this case, the polarity of the data signal flowing through one data line is changed (eg, row inversion and point inversion) or the polarity of the data signal applied to one pixel row is different depending on the characteristics of the inversion signal RVS within one frame. (E.g. column inversion, point inversion).

이와 같이 하면, 외부 장치의 순간적인 동작 변화에 의하여 데이터 인에이블 신호의 주기가 짧아지더라도 게이트 클록 신호의 주기가 소정 값 이하로 줄어들지 않으므로 게이트 신호의 게이트 온 전압 구간의 길이를 충분히 길게 하여 화소의 충전 시간을 충분히 확보할 수 있다.In this case, even if the period of the data enable signal is shortened due to the instantaneous operation change of the external device, the period of the gate clock signal does not decrease below a predetermined value. It is possible to secure a sufficient charging time.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.

Claims

A display panel displaying an image and including a gate line, a data line, and a plurality of pixels connected to the gate line and the data line,

A gate driver configured to generate a gate signal including a combination of a gate on voltage and a gate off voltage and apply the gate signal to the gate line;

A data driver for applying a data voltage to the data line, and

A signal controller for controlling the gate driver and the data driver

Including;

The signal controller controls the duration of the gate-on voltage based on an input control signal, generates an output control signal having a period at least partially equal to the input control signal, and provides the output control signal to the gate driver.

When the period of the input control signal is less than a predetermined value, the period of the output control signal is longer than the period of the input control signal

Display device.

In claim 1,

And when the first period of the input control signal is equal to or less than a predetermined value, the period of the output control signal is determined as a sum of the first period and the subsequent second period of the input control signal.

In claim 1,

And a rising edge or a falling edge of the output signal is delayed by one or more cycles when the first period of the input control signal is less than or equal to a predetermined value.

In claim 1,

And the display device is a liquid crystal display device.

In claim 4,

The liquid crystal display device is a normally white type display device.

In claim 1,

And the gate driver is integrated in the display panel.