KR20070060688A - Organic light emitting display and method of manufacturing the same - Google Patents

Organic light emitting display and method of manufacturing the same Download PDF

Info

Publication number
KR20070060688A
KR20070060688A KR1020050120609A KR20050120609A KR20070060688A KR 20070060688 A KR20070060688 A KR 20070060688A KR 1020050120609 A KR1020050120609 A KR 1020050120609A KR 20050120609 A KR20050120609 A KR 20050120609A KR 20070060688 A KR20070060688 A KR 20070060688A
Authority
KR
South Korea
Prior art keywords
electrode
layer
pixel defining
defining layer
planarization
Prior art date
Application number
KR1020050120609A
Other languages
Korean (ko)
Other versions
KR100739579B1 (en
Inventor
김종윤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050120609A priority Critical patent/KR100739579B1/en
Publication of KR20070060688A publication Critical patent/KR20070060688A/en
Application granted granted Critical
Publication of KR100739579B1 publication Critical patent/KR100739579B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

An organic light emitting device and a fabricating method thereof are provided to form an organic layer on a planarized layer to have a uniform thickness by improving a planarization characteristic of the planarized layer. Plural pixels are defined in a substrate(110), and at least one thin film transistor is formed on each pixel. A pixel defining film(190) has an aperture corresponding to each pixel. A first electrode(710) is disposed on the aperture, and is electrically connected to the thin film transistor. An organic layer(720) is formed on the first electrode, and a second electrode(730) is formed on the pixel defining film and the organic layer. An upper surface of the first electrode is substantially separated from the pixel defining film, and a side of the first electrode contacts a side of the pixel defining film.

Description

유기 발광 표시 장치 및 그 제조 방법 {ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF MANUFACTURING THE SAME}Organic light emitting display and manufacturing method thereof {ORGANIC LIGHT EMITTING DISPLAY AND METHOD OF MANUFACTURING THE SAME}

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 배치도이다.1 is a layout view of an organic light emitting diode display according to an exemplary embodiment.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 도시한 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 3 내지 도 10은 도 2의 유기 발광 표시 장치의 제조 방법을 각 단계별로 순차적으로 도시한 단면도이다.3 to 10 are cross-sectional views sequentially illustrating the method of manufacturing the organic light emitting diode display of FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

10 : 제1 박막 트랜지스터 20: 제2 박막 트랜지스터10: first thin film transistor 20: second thin film transistor

70 : 발광 소자 80 : 축전 소자70 light emitting element 80 power storage element

110 : 기판 부재 120 : 버퍼층110 substrate member 120 buffer layer

132 : 반도체층 140 : 게이트 절연막132 semiconductor layer 140 gate insulating film

151 : 게이트 라인 155 : 게이트 전극151: gate line 155: gate electrode

158 : 제1 유지 전극 160 : 층간 절연막158: first sustain electrode 160: interlayer insulating film

171 : 데이터 라인 172 : 공통 전원 라인171: data line 172: common power line

176 : 소스 전극 177 : 드레인 전극176: source electrode 177: drain electrode

180 : 평탄화막 190 : 화소 정의막180: planarization layer 190: pixel defining layer

710 : 제1 전극 720 : 유기층710: first electrode 720: organic layer

730 : 제2 전극730: second electrode

본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층을 안정적으로 정렬시킨 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic light emitting display device and a method of manufacturing the same, and more particularly, to an organic light emitting display device and a method of manufacturing the organic light emitting display having improved luminous efficiency and stably aligning the organic layer disposed in each pixel.

근래에 음극선관(cathode ray tube, CRT)의 단점을 극복하여 경량화 및 소형화가 가능한 평판 표시 장치가 차세대 표시 장치로 각광 받고 있다. 이러한 평판 표시 장치의 대표적인 예로 플라즈마 디스플레이 패널(plama display panel, PDP), 액정 표시 장치(liguid crystal display, LCD), 유기 발광 표시 장치(organic luminesecent display) 등이 있다.Recently, a flat panel display device that can be reduced in weight and size by overcoming a disadvantage of a cathode ray tube (CRT) has been spotlighted as a next generation display device. Representative examples of such flat panel displays include a plasma display panel (PDP), a liquid crystal display (LCD), and an organic luminesecent display.

유기 발광 표시 장치는 유기 화합물을 발광시켜 화상을 표시하는 자발광형 표시 장치로서, 다른 평판 표시 장치에 비해 넓은 시야각 확보가 가능하며 고해상도 실현이 가능하다. 유기 발광 표시 장치는 구동 방법에 따라 능동 구동(active matrix, AM)형 유기 발광 표시 장치와 수동 구동(passive matrix, PM)형 유기 발광 표시 장치로 구분될 수 있다.An organic light emitting display device is a self-luminous display device that emits an organic compound to display an image. The organic light emitting display device can secure a wider viewing angle than other flat panel display devices and realize high resolution. The OLED display can be classified into an active matrix (AM) type organic light emitting display device and a passive matrix (PM) type organic light emitting display device according to a driving method.

유기 발광 표시 장치에서 화면을 표시하는 최소 단위인 화소는 발광하여 화상을 표시하는 발광부와 발광부를 구동하는 회로부를 포함하는 것이 일반적이다.In an organic light emitting diode display, a pixel, which is a minimum unit for displaying a screen, generally includes a light emitting part for emitting light to display an image and a circuit part for driving the light emitting part.

발광부는 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emitting Diode)라고도 불리며, 이는 정공 주입 전극인 양(+)극과, 전자 주입 전극인 음(-)극 및 이들 전극 사이에 배치된 유기층을 포함하는 구조를 갖는다.The light emitting unit has a diode characteristic and is also called an organic light emitting diode, which includes a positive electrode as a hole injection electrode, a negative electrode as an electron injection electrode, and an organic layer disposed between these electrodes. Has a structure.

회로부는 통상적으로 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 포함한다. 여기서, 축전 소자를 형성하는 양 유지 전극 사이와, 박막 트랜지스터를 형성하는 게이트 전극과 소스 전극 및 드레인 전극 사이에는 층간 절연막이 배치된다.The circuit portion typically includes two thin film transistors (TFTs) and one capacitor. Here, an interlayer insulating film is disposed between both sustain electrodes forming the power storage element, and between the gate electrode, the source electrode, and the drain electrode forming the thin film transistor.

두개의 박막 트랜지스터 중에서 하나는 복수의 화소들 중에서 발광시키고자 하는 화소의 유기층을 선택하는 작용을 하는 스위칭 소자의 기능을 한다. 그리고 다른 하나의 박막 트랜지스터는 선택된 발광부의 유기층을 발광시키기 위한 구동 전원을 인가하는 구동 소자의 기능을 한다.One of the two thin film transistors functions as a switching element that selects an organic layer of a pixel to emit light among a plurality of pixels. The other thin film transistor functions as a driving device for applying a driving power for emitting the organic layer of the selected light emitting unit.

그러나 이러한 발광 소자의 유기층은 평탄한 평면상에 형성되지 않으면, 유기층의 두께가 고르게 형성되지 않아 휘도의 불균일을 가져오며, 열악한 발광의 원인이 된다.However, if the organic layer of such a light emitting device is not formed on a flat plane, the thickness of the organic layer is not evenly formed, resulting in uneven brightness, and causes poor light emission.

또한, 제조 과정에서 유기층이 각각 기설정된 위치에 형성되지 않고, 인접한 화소의 다른 유기층과 섞이게 되는 불량이 발생될 수도 있다.In addition, in the manufacturing process, the organic layers may not be formed at predetermined positions, and a defect may be generated in which the organic layers are mixed with other organic layers of adjacent pixels.

본 발명은 상기한 문제점을 해결하기 위한 것으로, 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층을 안정적으로 정렬시킨 유기 발광 표시 장치를 제공하고자 한다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and to provide an organic light emitting display device in which the luminous efficiency is improved and the organic layers disposed in each pixel are stably aligned.

또한, 상기한 유기 발광 장치의 제조 방법을 제공하고자 한다.In addition, an object of the present invention is to provide a method of manufacturing the organic light emitting device.

전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치는 복수의 화소가 설정되는 기판 부재와, 상기 각 화소에 하나 이상 형성되는 박막 트랜지스터와, 상기 각 화소에 대응하는 개구부를 가지는 화소 정의막과, 상기 화소 정의막의 개구부에 배치되어 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극과, 상기 제1 전극 상에 형성된 유기층, 그리고 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극을 포함하며, 상기 제1 전극의 상부면은 실질적으로 상기 화소 정의막과 분리되며, 상기 제1 전극의 측면은 상기 화소 정의막의 측면과 접하도록 형성된다.In order to achieve the above object, an organic light emitting diode display according to an exemplary embodiment includes a substrate defining a plurality of pixels, a thin film transistor formed on at least one pixel, and an opening corresponding to each pixel. And a first electrode disposed in the opening of the pixel defining layer and electrically connected to the thin film transistor, an organic layer formed on the first electrode, and a second electrode formed on the pixel defining layer and the organic layer. An upper surface of the first electrode is substantially separated from the pixel defining layer, and a side of the first electrode is formed to contact the side of the pixel defining layer.

상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 것이 바람직하다.Preferably, the pixel defining layer has an inclined surface at least a part of which is substantially vertical.

상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 하부면의 면적보다 더 크게 형성된 것이 바람직하다.In the pixel defining layer, an area of an upper surface contacting the second electrode is larger than an area of a lower surface.

상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 화소 정의막의 높이 방향에 수직한 방향으로 돌출 형성된 돌출부를 포함하는 것이 바람직하다.One end portion of the pixel defining layer contacting the second electrode may include a protrusion formed to protrude in a direction perpendicular to the height direction of the pixel defining layer.

상기 제1 전극 및 상기 화소 정의막 아래에 형성된 평탄화막을 더 포함하며, 상기 평탄화막은 폴리아미드(polyamide)를 포함한 소재로 만들어진 것이 바람직하다.The planarization layer may further include a planarization layer formed under the first electrode and the pixel defining layer, and the planarization layer may be made of a material including polyamide.

또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치는, 더욱 구체적으로, 기판 부재와, 상기 기판 부재 상에 형성된 게이트 전극과, 상기 게이트 배선을 덮는 층간 절연막과, 상기 층간 절연막 위에 형성된 소스 전극 및 드레인 전극과, 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 드러내는 컨택홀을 갖는 평탄화막과, 상기 평탄화막 위에 형성되며, 개구부를 가지는 화소 정의막과, 상기 평탄화막 위에 형성되며, 상기 컨택홀을 통해 상기 드레인 전극과 연결되고, 상기 화소 정의막의 개구부에 배치되는 제1 전극과, 상기 제1 전극 상에 형성된 유기층, 그리고 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극을 포함하며, 상기 제1 전극의 상부면은 실질적으로 상기 화소 정의막과 분리되며, 상기 제1 전극의 측면은 상기 화소 정의막의 측면과 접하도록 형성된다.Further, in order to achieve the above object, the organic light emitting diode display according to the present invention is more specifically, a substrate member, a gate electrode formed on the substrate member, an interlayer insulating film covering the gate wiring, and on the interlayer insulating film. A planarization film having a formed source electrode and a drain electrode, a contact hole covering the source electrode and the drain electrode and exposing a part of the drain electrode, a pixel defining layer formed on the planarization film and having an opening; A first electrode formed on the planarization layer and connected to the drain electrode through the contact hole and disposed in the opening of the pixel defining layer, an organic layer formed on the first electrode, and on the pixel defining layer and the organic layer A second electrode formed, wherein an upper surface of the first electrode is substantially separated from the pixel defining layer; The side surface of the first electrode is formed to contact the side surface of the pixel defining layer.

상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 것이 바람직하다.Preferably, the pixel defining layer has an inclined surface at least a part of which is substantially vertical.

상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 상기 평탄화막과 접하는 하부면의 면적보다 더 크게 형성된 것이 바람직하다.The pixel defining layer preferably has an area of an upper surface in contact with the second electrode larger than an area of a lower surface in contact with the planarization film.

상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 기판 부재의 판면에 평행한 방향으로 돌출 형성된 돌출부를 포함하는 것이 바람직하다.One end portion of the pixel defining layer contacting the second electrode may include a protrusion formed to protrude in a direction parallel to the plate surface of the substrate member.

상기 평탄화막은 폴리아미드를 포함한 소재로 만들어진 것이 바람직하다.The flattening film is preferably made of a material containing polyamide.

또한, 전술한 목적을 달성하기 위하여 본 발명에 따른 유기 발광 표시 장치의 제조 방법은 기판 부재 상에 도전층을 형성하는 단계, 상기 도전층 위에 감광막 패턴을 형성하는 단계, 상기 도전층의 일부를 상기 감광막 패턴을 이용한 식각 공정을 통해 제거하여 제1 전극을 형성하는 단계, 상기 감광막 패턴이 잔류하는 상태 에서 상기 식각 공정을 통해 도전층이 제거된 부분에 화소 정의막을 형성하는 단계, 상기 제1 전극 위의 상기 감광막 패턴을 제거하는 단계, 상기 제1 전극 위에 유기층을 형성하는 단계, 상기 화소 정의막 및 상기 유기층 상에 제2 전극을 형성하는 단계를 포함한다.In addition, in order to achieve the above object, a method of manufacturing an organic light emitting display device according to the present invention comprises the steps of forming a conductive layer on a substrate member, forming a photosensitive film pattern on the conductive layer, a portion of the conductive layer Forming a first electrode by removing the photoresist layer through an etching process using a photoresist pattern, forming a pixel defining layer in a portion where the conductive layer is removed through the etching process while the photoresist pattern remains; Removing the photoresist layer pattern, forming an organic layer on the first electrode, and forming a second electrode on the pixel defining layer and the organic layer.

상기 화소 정의막은 상기 감광막 패턴의 높이보다 높거나 같은 높이를 갖는 것이 바람직하다.The pixel defining layer preferably has a height higher than or equal to the height of the photoresist pattern.

상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 것이 바람직하다.Preferably, the pixel defining layer has an inclined surface at least a part of which is substantially vertical.

상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 상기 평탄화막과 접하는 하부면의 면적보다 더 크게 형성된 것이 바람직하다.The pixel defining layer preferably has an area of an upper surface in contact with the second electrode larger than an area of a lower surface in contact with the planarization film.

상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 기판 부재의 판면에 평행한 방향으로 돌출 형성된 돌출부를 포함하는 것이 바람직하다.One end portion of the pixel defining layer contacting the second electrode may include a protrusion formed to protrude in a direction parallel to the plate surface of the substrate member.

상기 제1 전극 아래에 평탄화막을 형성하는 단계를 더 포함하며, 상기 평탄화막은 폴리아미드를 포함한 소재로 만들어진 것이 바람직하다.The method may further include forming a planarization film under the first electrode, wherein the planarization film is made of a material including polyamide.

이에, 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층을 안정적으로 정렬시킬 수 있다.As a result, the luminous efficiency can be improved, and the organic layers disposed on the respective pixels can be stably aligned.

이하에서 본 발명의 실시예에 따른 유기 발광 표시 장치를 첨부 도면을 참조하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.Hereinafter, an organic light emitting diode display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

첨부 도면에서는, PMOS 구조의 박막 트랜지스터를 포함한 유기 발광 표시 장 치를 도시하고 있다. 그러나 본 발명은 반드시 이에 한정되는 것은 아니며, NMOS 구조 또는 CMOS 구조의 박막 트랜지스터에도 모두 적용될 수 있다.In the accompanying drawings, an organic light emitting display device including a thin film transistor having a PMOS structure is shown. However, the present invention is not necessarily limited thereto, and may be applied to both thin film transistors having an NMOS structure or a CMOS structure.

또한, 첨부 도면에서는, 하나의 화소에 두개의 박막 트랜지스터(thin film transistor, TFT)와 하나의 축전 소자(capacitor)를 구비하는 2Tr-1Cap 구조의 능동 구동(active matrix, AM)형 유기 발광 표시 장치를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니다. 따라서 유기 발광 표시 장치는 하나의 화소에 셋 이상의 박막 트랜지스터와 둘 이상의 축전 소자를 구비할 수 있으며, 별도의 배선이 더 형성되어 다양한 구조를 갖도록 형성할 수도 있다.In addition, in the accompanying drawings, an active matrix (AM) type organic light emitting display having a 2Tr-1Cap structure having two thin film transistors (TFTs) and one capacitor in one pixel. Although illustrated, the present invention is not limited thereto. Accordingly, the organic light emitting diode display may include three or more thin film transistors and two or more capacitors in one pixel, and may be formed to have various structures by further forming additional wires.

본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.In order to clearly describe the present invention, parts irrelevant to the description are omitted, and like reference numerals designate like elements throughout the specification.

또한, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In addition, in the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, or the like is said to be "on" or "on" another portion, this includes not only when the other portion is "right over" but also when there is another portion in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

도 1은 본 발명의 일 실시예에 따른 복수의 화소를 갖는 유기 발광 표시 장치에서 하나의 화소를 개략적으로 도시한 배치도이다. 도 2는 도 1의 Ⅱ-Ⅱ선 을 따라 도시한 단면도이다.1 is a layout view schematically illustrating one pixel in an organic light emitting diode display having a plurality of pixels according to an exemplary embodiment of the present invention. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 1에서 도시한 바와 같이, 유기 발광 표시 장치(100)는 하나의 화소에 제1 박막 트랜지스터(10), 제2 박막 트랜지스터(20), 축전 소자(80), 그리고 발광 소자(70)를 구비한다. 그리고 유기 발광 표시 장치(100)는 일 방향을 따라 배치되는 게이트 라인(151)과, 게이트 라인(151)과 절연 교차되는 데이터 라인(171) 및 공통 전원 라인(172)을 더 포함한다.As illustrated in FIG. 1, the organic light emitting diode display 100 includes a first thin film transistor 10, a second thin film transistor 20, a storage device 80, and a light emitting device 70 in one pixel. do. The OLED display 100 further includes a gate line 151 disposed along one direction, a data line 171 and a common power line 172 that are insulated from and cross the gate line 151.

발광 소자(70)는 유기 발광 다이오드(organic light emitting diode, OLED)를 포함한다. 유기 발광 다이오드는 정공 주입 전극인 양(+)극, 전자 주입 전극인 음(-)극, 양(+)극과 음(-)극 사이에 배치된 유기층을 포함하는 구조를 가지며, 각 전극으로부터 각각 정공과 전자를 유기층 내부로 주입시켜 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.The light emitting device 70 includes an organic light emitting diode (OLED). The organic light emitting diode has a structure including an organic layer disposed between a positive electrode, which is a hole injection electrode, a negative electrode, which is an electron injection electrode, and a positive and negative electrode, and from each electrode Each of the holes and electrons is injected into the organic layer to emit light when the exciton in which the injected holes and electrons are combined falls from the excited state to the ground state.

축전 소자(80)는 절연막을 사이에 두고 배치된 제1 유지 전극(158)과 제2 유지 전극(178)을 포함한다.The electrical storage element 80 includes a first storage electrode 158 and a second storage electrode 178 with an insulating film interposed therebetween.

제1 박막 트랜지스터(10) 및 제2 박막 트랜지스터(20)는 각각 게이트 전극(152, 155), 소스 전극(173, 176), 드레인 전극(174, 177) 및 반도체층(131, 132)을 갖는다.The first thin film transistor 10 and the second thin film transistor 20 have gate electrodes 152 and 155, source electrodes 173 and 176, drain electrodes 174 and 177, and semiconductor layers 131 and 132, respectively. .

제1 박막 트랜지스터(10)는 발광시키고자 하는 화소를 선택하는 스위칭 소자로 사용된다. 제1 박막 트랜지스터(10)의 제1 게이트 전극(152)은 게이트 라인(151)과 전기적으로 연결되고, 제1 소스 전극(173)은 데이터 라인(171)과 연결되며, 제1 드레인 전극(176)은 축전 소자(80)의 제1 유지 전극(158)과 연결된다.The first thin film transistor 10 is used as a switching element for selecting a pixel to emit light. The first gate electrode 152 of the first thin film transistor 10 is electrically connected to the gate line 151, the first source electrode 173 is connected to the data line 171, and the first drain electrode 176. ) Is connected to the first storage electrode 158 of the power storage element 80.

제2 박막 트랜지스터(20)는 선택된 발광 소자(70)의 유기층을 발광시키기 위한 구동 전원을 제1 전극(710)에 인가한다. 제2 박막 트랜지스터(20)의 제2 게이트 전극(155)은 축전 소자(80)의 제1 유지 전극(158)과 연결되고, 제2 소스 전극(176)은 공통 전원 라인(172)과 연결된다. 그리고 제2 박막 트랜지스터(20)의 제2 드레인 전극(177)은 평탄화막(180)(도 2에 도시)을 사이에 두고 컨택홀(181)을 통해 발광 소자(70)의 제1 전극(710)과 연결된다. 여기서, 제1 전극(179)은 발광 소자(70)의 양극이 된다. 그러나 본 발명이 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치(100)의 구동 방법에 따라 제1 전극(179)이 발광 소자(70)의 음극이 될 수도 있다.The second thin film transistor 20 applies driving power to the first electrode 710 to emit light of the organic layer of the selected light emitting device 70. The second gate electrode 155 of the second thin film transistor 20 is connected to the first storage electrode 158 of the power storage device 80, and the second source electrode 176 is connected to the common power line 172. . The second drain electrode 177 of the second thin film transistor 20 has a planarization film 180 (shown in FIG. 2) between the first electrode 710 of the light emitting device 70 through the contact hole 181. ). Here, the first electrode 179 becomes an anode of the light emitting element 70. However, the present invention is not necessarily limited thereto, and the first electrode 179 may be a cathode of the light emitting device 70 according to the driving method of the organic light emitting diode display 100.

이와 같은 구조에 의하여, 제1 박막 트랜지스터(10)는 게이트 라인(151)에 인가되는 게이트 전압에 의해 구동되어 데이터 라인(171)에 인가되는 데이터 전압을 제2 박막 트랜지스터(20)로 전달하는 역할을 한다. 공통 전원 라인(172)으로부터 제2 박막 트랜지스터(20)에 인가되는 공통 전압과 제1 박막 트랜지스터(10)로부터 전달된 데이터 전압의 차에 해당하는 전압이 축전 소자(80)에 저장되고, 축전 소자(80)에 저장된 전압에 대응하는 전류가 제2 박막 트랜지스터(20)를 통해 발광 소자(70)로 흘러 발광 소자(70)가 발광하게 된다.As a result, the first thin film transistor 10 is driven by the gate voltage applied to the gate line 151 to transfer the data voltage applied to the data line 171 to the second thin film transistor 20. Do it. The voltage corresponding to the difference between the common voltage applied to the second thin film transistor 20 from the common power supply line 172 and the data voltage transmitted from the first thin film transistor 10 is stored in the power storage device 80, and the power storage device A current corresponding to the voltage stored in the 80 flows through the second thin film transistor 20 to the light emitting device 70 so that the light emitting device 70 emits light.

또한, 도 1에 도시하지는 않았으나, 개구부를 가지고 각각의 화소를 정의하는 화소 정의막(190)(도 2에 도시)을 더 포함한다. 본 발명에 따른 일 실시예에서, 화소 정의막(190)의 개구부 내에 제1 전극(710)이 형성되며, 화소 정의막(190)은 실질적으로 제1 전극(710)의 상부면과 분리되어 접촉하지 않는다. 또한, 화소 정의막(190)의 측면과 제1 전극(710)의 측면은 상호 접한다.Although not shown in FIG. 1, the device further includes a pixel defining layer 190 (shown in FIG. 2) having an opening and defining each pixel. In an embodiment, the first electrode 710 is formed in the opening of the pixel defining layer 190, and the pixel defining layer 190 is substantially separated from the upper surface of the first electrode 710. I never do that. In addition, the side of the pixel defining layer 190 and the side of the first electrode 710 are in contact with each other.

도 2를 참조하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 구조에 대해 구체적으로 설명하면 다음과 같다. 도 2는 제2 박막 트랜지스터(20), 발광 소자(70) 및 축전 소자(80)를 중심으로 도시하고 있다. 이하에서는 제2 박막 트랜지스터(20)를 중심으로 박막 트랜지스터의 구조에 대해 설명한다. 제1 박막 트랜지스터(10)는 그 구조가 제2 박막 트랜지스터(20)와 동일하므로 그 자세한 설명은 생략한다.The structure of the organic light emitting diode display 100 according to an exemplary embodiment of the present invention will be described in detail with reference to FIG. 2. 2 illustrates the second thin film transistor 20, the light emitting device 70, and the power storage device 80. Hereinafter, the structure of the thin film transistor will be described with reference to the second thin film transistor 20. Since the structure of the first thin film transistor 10 is the same as that of the second thin film transistor 20, a detailed description thereof will be omitted.

도 2에 도시한 바와 같이, 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판 또는 스테인리스 강 등으로 이루어진 금속성 기판으로 형성되는 기판 부재(110) 위에 버퍼층(120)이 형성된다. 버퍼층(120)은 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 이러한 역할을 수행할 수 있는 다양한 물질로 형성될 수 있다. 그러나 버퍼층(120)은 반드시 필요한 것은 아니며, 기판 부재(110)의 종류 및 공정 조건에 따라 생략될 수도 있다.As shown in FIG. 2, a buffer layer 120 is formed on a substrate member 110 formed of an insulating substrate made of glass, quartz, ceramic, plastic, or the like, or a metallic substrate made of stainless steel or the like. The buffer layer 120 serves to prevent infiltration of impurities and planarize the surface, and may be formed of various materials capable of performing such a role. However, the buffer layer 120 is not necessarily required and may be omitted depending on the type of the substrate member 110 and the process conditions.

버퍼층(120) 위에는 반도체층(132)이 형성된다. 반도체층(132)은 다결정 규소로 형성될 수 있다. 반도체층(132)은 불순물이 도핑되지 않은 채널 영역(135)과, 채널 영역(135)의 양 옆으로 p+ 도핑되어 형성된 소스 영역(136) 및 드레인 영역(137)을 포함한다. 이 때, 도핑되는 이온 물질은 붕소(B)와 같은 P형 불순물이며, 주로 B2H6이 사용된다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라진다.The semiconductor layer 132 is formed on the buffer layer 120. The semiconductor layer 132 may be formed of polycrystalline silicon. The semiconductor layer 132 includes a channel region 135 in which impurities are not doped, and a source region 136 and a drain region 137 formed by p + doping on both sides of the channel region 135. At this time, the doped ionic material is a P-type impurity such as boron (B), and mainly B 2 H 6 is used. Here, such impurities vary depending on the type of thin film transistor.

반도체층(132) 위에는 규소 산화물 또는 규소 질화물로 형성된 게이트 절연막(140)이 형성된다. 게이트 절연막(140) 위에 게이트 전극(155)을 포함하는 게이트 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 게이트 배선은 게이트 라인(151)(도 1에 도시), 제1 유지 전극(158)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 이 때, 게이트 전극(155)은 반도체층(132)의 적어도 일부, 특히 채널 영역(135)과 중첩되도록 형성된다.A gate insulating layer 140 formed of silicon oxide or silicon nitride is formed on the semiconductor layer 132. A gate wiring including the gate electrode 155 is formed on the gate insulating layer 140. Although not shown in FIG. 2, the gate wiring further includes a gate line 151 (shown in FIG. 1), a first storage electrode 158 (shown in FIG. 1), and other wirings. In this case, the gate electrode 155 is formed to overlap at least a portion of the semiconductor layer 132, particularly the channel region 135.

도 2에서 도시한 바와 달리, 게이트 배선은 다중층으로 형성될 수 있다. 일예를 들면, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴, 알루미늄, 티타늄, 텅스텐 등이 배선재료로 각광받고 있다.Unlike in FIG. 2, the gate wirings may be formed in multiple layers. For example, aluminum or an aluminum alloy is used as the lower layer and molybdenum-tungsten or molybdenum-tungsten nitride is used as the upper layer. The lower layer uses aluminum or aluminum alloy with low specific resistance to prevent signal resistance due to wiring resistance, and the upper layer uses chemicals to compensate for the shortcomings of aluminum or aluminum alloy where corrosion resistance by chemicals is weak and easily oxidized to cause disconnection. It is to use molybdenum-tungsten or molybdenum-tungsten nitride which are highly corrosion-resistant to chemicals. In recent years, molybdenum, aluminum, titanium, tungsten, and the like have been spotlighted as wiring materials.

게이트 절연막(140) 상에는 게이트 전극(155)을 덮는 층간 절연막(160)이 형성된다. 게이트 절연막(140)과 층간 절연막(160)은 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)을 드러내는 컨택홀들(166, 167)을 가지고 있다. 여기서, 소스 영역(136)을 드러내는 컨택홀을 제1 컨택홀(166)이라하고, 드레인 영역(137)을 드러내는 컨택홀을 제2 컨택홀(167)이라 한다.An interlayer insulating layer 160 covering the gate electrode 155 is formed on the gate insulating layer 140. The gate insulating layer 140 and the interlayer insulating layer 160 have contact holes 166 and 167 exposing the source region 136 and the drain region 137 of the semiconductor layer 132. The contact hole exposing the source region 136 is referred to as a first contact hole 166, and the contact hole exposing the drain region 137 is referred to as a second contact hole 167.

층간 절연막(160) 위에는 소스 전극(176) 및 드레인 전극(177)을 포함하는 데이터 배선이 형성된다. 그리고 도 2에 도시하지는 않았지만, 데이터 배선은 데이터 라인(171)(도 1에 도시), 공통 전원 라인(172)(도 1에 도시), 제2 유지 전극(178)(도 1에 도시) 및 그 밖에 배선을 더 포함한다. 여기서, 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀들(166, 167)을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)과 연결된다.A data line including a source electrode 176 and a drain electrode 177 is formed on the interlayer insulating layer 160. Although not shown in FIG. 2, the data wiring includes a data line 171 (shown in FIG. 1), a common power supply line 172 (shown in FIG. 1), a second sustain electrode 178 (shown in FIG. 1), and In addition, wiring is further included. Here, the source electrode 176 and the drain electrode 177 are connected to the source region 136 and the drain region 137 of the semiconductor layer 132 through the contact holes 166 and 167, respectively.

또한, 데이터 배선은, 게이트 배선과 마찬가지로, 서로 다른 이종의 재질로 만들어진 다중층으로 형성하여 각 재질이 갖는 단점을 보완할 수 있다.In addition, like the gate wiring, the data wiring may be formed of multiple layers made of different heterogeneous materials to compensate for the disadvantage of each material.

또한, 게이트 배선 및 데이터 배선의 구조는 본 실시예에 반드시 한정되는 것은 아니다. 따라서 박막 트랜지스터(10, 20) 및 기타 회로 배선의 구조에 따라 다양하게 변형될 수 있다. 즉, 게이트 라인, 데이터 라인, 공통 전원 라인 및 그 밖의 구성이 본 실시예와 다른 층에 형성될 수도 있다.Note that the structures of the gate wirings and data wirings are not necessarily limited to this embodiment. Therefore, various modifications may be made depending on the structure of the thin film transistors 10 and 20 and other circuit wirings. That is, a gate line, a data line, a common power supply line, and other configurations may be formed in a layer different from this embodiment.

이와 같이 형성된 반도체층(132), 게이트 전극(155), 소스 전극(176) 및 드레인 전극(177)을 포함하여 박막 트랜지스터(20)가 만들어진다.The thin film transistor 20 is formed by including the semiconductor layer 132, the gate electrode 155, the source electrode 176, and the drain electrode 177 formed as described above.

층간 절연막(160) 상에는 데이터 배선(176, 177)을 덮는 평탄화막(180)이 형성된다. 평탄화막(180)은 그 위에 형성될 발광 소자(70)의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 한다. 또한, 평탄화막(180)은 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)을 갖는다. 이하에서 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)은 제3 컨택홀이라 한다.The planarization layer 180 covering the data lines 176 and 177 is formed on the interlayer insulating layer 160. The planarization layer 180 serves to eliminate the step difference and planarize in order to increase the luminous efficiency of the light emitting device 70 to be formed thereon. In addition, the planarization layer 180 has a contact hole 181 exposing a part of the drain electrode 177. Hereinafter, the contact hole 181 exposing a part of the drain electrode 177 is called a third contact hole.

이러한 평탄화막(180)은 평탄화 특성이 우수한 폴리아미드(polyamide)를 포 함한 소재로 만들어진다. 이와 같이, 폴리아미드를 사용하여 평탄화막(180)의 평탄화 특성을 향상시킴으로써, 평탄화막(180) 상에 형성될 유기층(720)이 고른 두께를 갖도록 형성할 수 있게 된다. 따라서 균일한 휘도를 갖도록 유기층(720)을 형성할 수 있어 발광 효율을 높일 수 있다. 또한, 평탄화막(180) 상에 형성될 여러 도전층의 단선 및 단락과 같은 불량의 발생을 예방할 수 있다.The planarization layer 180 is made of a material including polyamide having excellent planarization characteristics. As such, by using the polyamide to improve the planarization property of the planarization layer 180, the organic layer 720 to be formed on the planarization layer 180 may be formed to have an even thickness. Therefore, the organic layer 720 may be formed to have a uniform brightness, thereby improving luminous efficiency. In addition, occurrence of defects such as disconnection and short circuit of the various conductive layers to be formed on the planarization layer 180 can be prevented.

평탄화막(180) 위에는 복수의 개구부를 가지고 각각의 화소를 정의하는 화소 정의막(190)이 형성된다. 화소 정의막(190)의 개구부에는 제1 전극(710)이 형성된다. 제1 전극(710)은 평탄화막(180)의 제3 컨택홀(181)을 통해 드레인 전극(177)과 연결된다. 여기서, 제1 전극(710)의 상부면은 실질적으로 화소 정의막(190)과 분리되어 접촉하지 않는다. 또한, 화소 정의막(190)의 측면과 제1 전극(710)의 측면이 상호 접한다. 그리고 제1 전극(710) 위에는 유기층(720)이 형성되고, 화소 정의막(190) 및 유기층(720) 상에는 제2 전극(730)이 형성된다. 도 2에 도시한 바와 같이, 제1 전극(710), 유기층(720) 및 제2 전극(730)은 발광 소자(70)인 유기 발광 다이오드(organic light emitting diode, OLED)를 형성한다.The pixel defining layer 190 having a plurality of openings and defining each pixel is formed on the planarization layer 180. The first electrode 710 is formed in the opening of the pixel defining layer 190. The first electrode 710 is connected to the drain electrode 177 through the third contact hole 181 of the planarization layer 180. Here, the upper surface of the first electrode 710 is substantially in contact with the pixel defining layer 190. In addition, the side of the pixel defining layer 190 and the side of the first electrode 710 are in contact with each other. The organic layer 720 is formed on the first electrode 710, and the second electrode 730 is formed on the pixel defining layer 190 and the organic layer 720. As illustrated in FIG. 2, the first electrode 710, the organic layer 720, and the second electrode 730 form an organic light emitting diode (OLED), which is a light emitting device 70.

여기서, 화소 정의막(190)의 구조에 대해 구체적으로 설명하면, 화소 정의막(190)은 측면의 적어도 일부가 수직한 경사면을 갖는다. 또한, 화소 정의막(190)에서 제2 전극(730)과 접하는 화소 정의막(190)의 일측 단부는 화소 정의막(190)의 높이 방향에 수직한 방향, 즉 기판 부재(110)의 판면에 평행한 방향으로 돌출 형성된 돌출부(191)를 포함한다. 또한, 화소 정의막(190)은 아래의 평탄화막(180)과 접하는 하부면의 면적보다 위의 제2 전극(730)과 접하는 상부면의 면적이 더 크게 형성된다.Here, the structure of the pixel defining layer 190 will be described in detail. The pixel defining layer 190 has an inclined surface in which at least a portion of the side surface is vertical. In addition, one end of the pixel defining layer 190 in contact with the second electrode 730 in the pixel defining layer 190 may be formed in a direction perpendicular to the height direction of the pixel defining layer 190, that is, on the plate surface of the substrate member 110. It includes a protrusion 191 protruding in a parallel direction. In addition, the pixel defining layer 190 has a larger area of the upper surface in contact with the upper second electrode 730 than an area of the lower surface in contact with the lower planarization layer 180.

이와 같은 구조에 의하여, 제1 전극(710) 상에 유기층(720)을 형성하는 과정에서 유기층(720)이 화소 정의막(190)을 타고 넘어 인접한 화소의 다른 유기층(720)과 섞이게 되는 것을 방지할 수 있다. 따라서 유기층(720)이 혼색되어 생기는 불량을 방지할 수 있다.By such a structure, in the process of forming the organic layer 720 on the first electrode 710, the organic layer 720 is prevented from crossing the pixel defining layer 190 and being mixed with other organic layers 720 of adjacent pixels. can do. Therefore, a defect caused by the mixed color of the organic layer 720 can be prevented.

제1 전극(710)과 제2 전극(730)은 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 또는 반사형 물질로 형성될 수 있다.One of the first electrode 710 and the second electrode 730 may be formed of a transparent conductive material and the other may be formed of a translucent or reflective material.

제1 전극(710)과 제2 전극(730)중에서 어느 하나는 투명한 도전성 물질로 형성되고 다른 하나는 반투명 물질로 형성되면, 양면 발광형 유기 발광 표시 장치가 된다. 그리고 제1 전극(710)은 반사형 물질로 형성하고 제2 전극(730)을 투명한 도전성 물질로 형성하면 전면 발광형 유기 발광 표시 장치가, 그 반대는 배면 발광형 표시 장치가 된다.When one of the first electrode 710 and the second electrode 730 is formed of a transparent conductive material and the other of the first electrode 710 and the second electrode 730 is formed of a semi-transparent material, a double-sided light emitting organic light emitting display device becomes. In addition, when the first electrode 710 is formed of a reflective material and the second electrode 730 is formed of a transparent conductive material, a top emission organic light emitting display device is used, and vice versa.

투명한 도전성 물질로는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), ZnO(산화 아연) 또는 In2O3(Indium Oxide) 등의 물질을 사용할 수 있다.As the transparent conductive material, materials such as indium tin oxide (ITO), indium zinc oxide (IZO), zinc oxide (ZnO), or indium oxide (In 2 O 3 ) may be used.

반사형 물질로는 리튬(Li), 칼슘(Ca), 플루오르화리튬/칼슘(LiF/Ca), 플루오르화리튬/알루미늄(LiF/Al), 알루미뮴(Al), 은(Ag), 마그네슘(Mg) 등의 물질을 사용할 수 있다.Reflective materials include lithium (Li), calcium (Ca), lithium fluoride / calcium (LiF / Ca), lithium fluoride / aluminum (LiF / Al), aluminium (Al), silver (Ag), magnesium ( Mg) and the like can be used.

유기층(720)은 저분자 유기물 또는 고분자 유기물로 이루어질 수 있다. 이러한 유기층(720)은 유기 발광층을 포함하며, 유기 발광층을 이루는 물질에 따라 이의 주위에 형성된 정공 주입층(hole-injection layer, HIL), 정공 수송층(hole-transporting layer, HTL), 정공 저지층(hole blocking layer), 전자 수송층(electron-transportiong layer, ETL), 전자 주입층(electron-injection layer, EIL), 전자 저지층(electron blocking layer, EBL) 등을 더 포함할 수 있다.The organic layer 720 may be formed of a low molecular weight organic material or a high molecular weight organic material. The organic layer 720 includes an organic light emitting layer, and includes a hole-injection layer (HIL), a hole-transporting layer (HTL), and a hole blocking layer (HIL) formed around the organic light emitting layer. and a hole blocking layer, an electron transport layer (ETL), an electron injection layer (EIL), an electron blocking layer (EBL), and the like.

또한, 도 2에는 도시하지 않았으나, 제2 전극(730) 위로 봉지 부재가 더 형성될 수 있다.In addition, although not shown in FIG. 2, an encapsulation member may be further formed on the second electrode 730.

이와 같은 구성에 의하여, 평탄화막(180)의 평탄화 특성을 향상시킴으로써, 평탄화막(180) 상에 형성될 유기층(720)이 고른 두께를 갖도록 형성할 수 있게 된다. 따라서 균일한 휘도를 갖도록 유기층(720)을 형성할 수 있어 발광 효율을 높일 수 있다. 또한, 평탄화막(180) 상에 형성될 여러 도전층의 단선 및 단락과 같은 불량의 발생을 예방할 수 있다.By such a configuration, by improving the planarization characteristics of the planarization layer 180, the organic layer 720 to be formed on the planarization layer 180 may be formed to have an even thickness. Therefore, the organic layer 720 may be formed to have a uniform brightness, thereby improving luminous efficiency. In addition, occurrence of defects such as disconnection and short circuit of the various conductive layers to be formed on the planarization layer 180 can be prevented.

또한, 제1 전극(710) 상에 유기층(720)을 형성하는 과정에서 유기층(720)이 화소 정의막(190)을 타고 넘어 인접한 화소의 다른 유기층(720)과 섞이게 되는 것을 방지할 수 있다. 따라서 유기층(720)이 혼색되어 발생되는 불량을 방지할 수 있다.In addition, in the process of forming the organic layer 720 on the first electrode 710, the organic layer 720 may be prevented from being mixed with other organic layers 720 of adjacent pixels through the pixel defining layer 190. Therefore, a defect caused by mixing the organic layer 720 may be prevented.

이에, 유기 발광 표시 장치(100)의 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층(720)을 안정적으로 정렬시킬 수 있다.As a result, the luminous efficiency of the organic light emitting diode display 100 may be improved, and the organic layers 720 disposed on each pixel may be stably aligned.

본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 제조 방법을 도 3 내지 도 10을 참고하여 상세히 설명한다.A method of manufacturing the organic light emitting diode display 100 according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3 to 10.

먼저, 도 3에 도시한 바와 같이, 기판 부재(110) 상에 버퍼층(120)을 형성하 고 그 위에 다시 다결정 규소로 이루어진 반도체층(132)을 형성한다. 반도체층(132)은 일반적으로 비정질 규소층을 증착한 다음 이를 다결정화하는 방법으로 형성한다. 반도체층(132)을 얻는 방법으로는 로 열처리, 급속열처리(RTA), 엑시머 레이저 어닐링(ELA) 등의 다양한 방법이 가능하다. 이중에서 특히 엑시머 레이저 어닐링 기술의 일종인 SLS(sequential lateral solidification)는 상대적으로 적은 레이저 조사 횟수에 의해 양질의 반도체층(132)을 형성할 수 있다는 장점이 있다. SLS방법은 다결정 규소의 그레인이 레이저가 조사된 액상영역과 레이저가 조사되지 않은 고상영역의 경계에서, 그 경계면에 대하여 수직방향으로 성장한다는 사실을 이용한 기술이다.First, as shown in FIG. 3, the buffer layer 120 is formed on the substrate member 110, and the semiconductor layer 132 made of polycrystalline silicon is formed thereon. The semiconductor layer 132 is generally formed by depositing an amorphous silicon layer and then polycrystallizing it. As the method for obtaining the semiconductor layer 132, various methods such as furnace heat treatment, rapid thermal treatment (RTA), excimer laser annealing (ELA), and the like are possible. In particular, sequential lateral solidification (SLS), which is a kind of excimer laser annealing technology, has an advantage in that the semiconductor layer 132 of high quality can be formed with a relatively low number of laser irradiation times. The SLS method is a technique using the fact that grains of polycrystalline silicon grow in a direction perpendicular to the interface at the boundary between the liquid region to which the laser is irradiated and the solid state region to which the laser is not irradiated.

다음, 게이트 절연막(140)으로 반도체층(132)을 덮은 후, 게이트 전극(155)을 포함하는 게이트 배선을 형성한다. 그리고 게이트 전극(155)을 마스크로 하여 반도체층(132)에 고농도의 p+ 이온을 주입한다. 이렇게 고농도의 p+ 이온이 도핑된 게이트 전극(155)의 바깥쪽에 위치한 반도체층(132)에는 각각 소스 영역(136) 및 드레인 영역(137)이 형성되며, 소스 영역(136)과 드레인 영역(137)의 사이에는 이온이 도핑되지 않은 채널 영역(135)이 형성된다. 여기서, 도핑되는 이온의 종류는 박막 트랜지스터의 종류에 따라 달라진다.Next, after the semiconductor layer 132 is covered with the gate insulating layer 140, a gate wiring including the gate electrode 155 is formed. A high concentration of p + ions are implanted into the semiconductor layer 132 using the gate electrode 155 as a mask. The source region 136 and the drain region 137 are formed in the semiconductor layer 132 positioned outside the gate electrode 155 doped with a high concentration of p + ions, respectively, and the source region 136 and the drain region 137 are formed. A channel region 135 in which ions are not doped is formed between them. Here, the type of doped ions depends on the type of thin film transistor.

다음, 도 4에 도시한 바와 같이, 게이트 절연막(140) 위에 게이트 전극(155)을 덮는 층간 절연막(160)을 형성한 후, 사진 식각 공정을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)이 드러나도록 층간 절연막(160) 및 게이트 절연막(140)을 제거하여 컨택홀들(166, 167)을 형성한다. 여기서, 소스 영역(136)을 드러내는 컨택홀을 제1 컨택홀(166)이라하고, 드레인 영역(137)을 드러내는 컨택홀을 제2 컨택홀(167)이라 한다.Next, as shown in FIG. 4, after forming the interlayer insulating layer 160 covering the gate electrode 155 on the gate insulating layer 140, the source region 136 of the semiconductor layer 132 and the photolithography process are performed. The interlayer insulating layer 160 and the gate insulating layer 140 are removed to expose the drain region 137, thereby forming contact holes 166 and 167. The contact hole exposing the source region 136 is referred to as a first contact hole 166, and the contact hole exposing the drain region 137 is referred to as a second contact hole 167.

다음, 층간 절연막(160) 상에 소스 전극(176) 및 드레인 전극(177)을 포함하는 데이터 배선을 형성한다. 이 때, 소스 전극(176) 및 드레인 전극(177)은 각각 컨택홀들(166, 167)을 통해 반도체층(132)의 소스 영역(136) 및 드레인 영역(137)과 연결된다.Next, a data line including a source electrode 176 and a drain electrode 177 is formed on the interlayer insulating layer 160. In this case, the source electrode 176 and the drain electrode 177 are connected to the source region 136 and the drain region 137 of the semiconductor layer 132 through the contact holes 166 and 167, respectively.

다음, 도 5에 도시한 바와 같이, 데이터 배선(176, 177)을 덮는 평탄화막(180)을 형성한다. 이 때, 평탄화막은 드레인 전극의 일부를 드러내는 컨택홀(180)을 갖는다. 이하에서 드레인 전극(177)의 일부를 노출시키는 컨택홀(181)은 제3 컨택홀이라 한다.Next, as shown in FIG. 5, the planarization film 180 covering the data lines 176 and 177 is formed. In this case, the planarization layer has a contact hole 180 exposing a part of the drain electrode. Hereinafter, the contact hole 181 exposing a part of the drain electrode 177 is called a third contact hole.

평탄화막(180)은 평탄화 특성이 우수한 폴리아미드(polyamide)를 포함한 소재로 만들어진다. 이와 같이, 폴리아미드를 사용하여 평탄화막(180)의 평탄화 특성을 향상시킴으로써, 평탄화막(180) 상에 형성될 유기층(720)이 고른 두께를 갖도록 형성할 수 있게 된다. 따라서 균일한 휘도를 갖도록 유기층(720)을 형성할 수 있어 발광 효율을 높일 수 있다. 또한, 평탄화막(180) 상에 형성될 여러 도전층의 단선 및 단락과 같은 불량의 발생을 예방할 수 있다.The planarization layer 180 is made of a material including polyamide having excellent planarization characteristics. As such, by using the polyamide to improve the planarization property of the planarization layer 180, the organic layer 720 to be formed on the planarization layer 180 may be formed to have an even thickness. Therefore, the organic layer 720 may be formed to have a uniform brightness, thereby improving luminous efficiency. In addition, occurrence of defects such as disconnection and short circuit of the various conductive layers to be formed on the planarization layer 180 can be prevented.

다음, 평탄화막(180) 위에 기판 부재(110)의 전면을 덮는 도전층(715)을 형성한다. 이 때, 도전층(715)은 제3 컨택홀(181)을 통해 드레인 전극(177)과 연결된다.Next, a conductive layer 715 is formed on the planarization layer 180 to cover the entire surface of the substrate member 110. In this case, the conductive layer 715 is connected to the drain electrode 177 through the third contact hole 181.

다음, 도 6에 도시한 바와 같이, 도전층(715) 위에 감광막 패턴(800)을 형성 한다. 감광막 패턴(800)은 도전층(715)의 제거하고자 하는 부분 위에는 감광막이 형성되지 않으며, 남기고자 하는 부분 위에는 감광막이 형성된 형태를 갖는다.Next, as shown in FIG. 6, a photosensitive film pattern 800 is formed on the conductive layer 715. The photoresist pattern 800 is not formed on the portion of the conductive layer 715 to be removed, and the photoresist layer is formed on the portion to be left.

다음, 도 7에 도시한 바와 같이, 감광막 패턴(800)을 이용한 식각 공정을 통해 도전층(715)의 일부를 제거하여 제1 전극(710)을 형성한다. 즉, 감광막이 형성되지 않은 부분의 도전층(715)은 식각되고, 감광막 아래의 도전층(715)은 식각되지 않고 남아 제1 전극(710)을 이룬다.Next, as shown in FIG. 7, a portion of the conductive layer 715 is removed through an etching process using the photoresist pattern 800 to form the first electrode 710. That is, the conductive layer 715 of the portion where the photoresist film is not formed is etched, and the conductive layer 715 under the photoresist film remains unetched to form the first electrode 710.

다음, 도 8에 도시한 바와 같이, 감광막 패턴(800)을 제거하지 않고, 잔류한 상태에서 화소 정의막(190)을 형성한다. 여기서, 화소 정의막(190)은 제1 전극(710)을 형성하기 위해 도전층(715)이 식각되어 제거된 부분에서 평탄화막(180) 위에 형성된다. 따라서 제1 전극(710)의 상부면은 실질적으로 화소 정의막(190)과 분리되어 접촉하지 않게 된다. 또한, 화소 정의막(190)의 측면과 제1 전극(710)의 측면이 상호 접하는 형상으로 형성된다.Next, as shown in FIG. 8, the pixel defining layer 190 is formed in the remaining state without removing the photoresist pattern 800. The pixel defining layer 190 is formed on the planarization layer 180 at a portion where the conductive layer 715 is etched and removed to form the first electrode 710. Therefore, the upper surface of the first electrode 710 is substantially in contact with the pixel defining layer 190. In addition, the side surface of the pixel defining layer 190 and the side surface of the first electrode 710 are formed to be in contact with each other.

또한, 화소 정의막(190)은 감광막 패턴(800)의 높이보다 높거나 같은 높이를 갖도록 형성된다. 그리고 화소 정의막(190)은 측면의 적어도 일부가 수직한 경사면을 갖는다.In addition, the pixel defining layer 190 is formed to have a height higher than or equal to the height of the photoresist pattern 800. In addition, the pixel defining layer 190 has an inclined surface where at least a portion of the side surface is vertical.

또한, 화소 정의막(190)은 평탄화막(180)과 접하는 하부면의 면적보다 상부면의 면적이 더 크게 형성된다. 그리고 화소 정의막(190)의 상단부에는 화소 정의막(190)의 높이 방향에 수직한 방향, 즉 기판 부재(110)의 판면에 평행한 방향으로 돌출된 돌출부(191)가 형성된다.In addition, the area of the upper surface of the pixel defining layer 190 is larger than that of the lower surface of the pixel defining layer 190. In addition, a protrusion 191 protruding in a direction perpendicular to the height direction of the pixel defining layer 190, that is, a direction parallel to the plate surface of the substrate member 110 is formed at the upper end of the pixel defining layer 190.

다음, 도 9에 도시한 바와 같이, 감광막 패턴(800)을 제거한다. 이와 같은 구조에 의하여, 감광막 패턴(800)을 제거하는 과정에서 평탄화막(180)의 일부가 함께 제거되는 것을 방지할 수 있다. 즉, 화소 정의막(190)이 평탄화막(180)의 노출을 막아 감광막 패턴(800)이 제거될 때 평탄화막(180)의 일부가 함께 제거되지 않도록 보호하게 된다. 따라서 평탄화막(180)의 평탄화 특성을 안정적으로 유지할 수 있다.Next, as shown in FIG. 9, the photoresist pattern 800 is removed. By such a structure, a portion of the planarization layer 180 may be prevented from being removed together in the process of removing the photoresist pattern 800. That is, the pixel defining layer 190 prevents the exposure of the planarization layer 180 to protect a portion of the planarization layer 180 when the photoresist pattern 800 is removed. Accordingly, the planarization characteristic of the planarization layer 180 may be stably maintained.

다음, 도 10에 도시한 바와 같이, 감광막 패턴(800)이 제거된 제1 전극(710) 위에 유기층(720)을 형성한다. 이 때, 유기층(720)이 화소 정의막(190)을 타고 넘어 인접한 화소의 다른 유기층(720)과 섞이게 되는 것을 방지할 수 있다. 따라서 유기층(720)이 혼색되어 생기는 불량을 방지할 수 있다. 이에, 유기 발광 표시 장치(100)의 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층(720)을 안정적으로 정렬시킬 수 있다.Next, as shown in FIG. 10, the organic layer 720 is formed on the first electrode 710 from which the photoresist pattern 800 is removed. In this case, the organic layer 720 may be prevented from crossing the pixel defining layer 190 and being mixed with other organic layers 720 of adjacent pixels. Therefore, a defect caused by the mixed color of the organic layer 720 can be prevented. As a result, the luminous efficiency of the organic light emitting diode display 100 may be improved, and the organic layers 720 disposed on each pixel may be stably aligned.

다음, 화소 정의막(190) 및 유기층(720) 상에 제2 전극(730)을 형성하여, 앞서 도 2에서 도시한, 유기 발광 표시 장치(100)를 완성한다.Next, a second electrode 730 is formed on the pixel defining layer 190 and the organic layer 720 to complete the organic light emitting diode display 100 illustrated in FIG. 2.

본 발명을 앞서 기재한 바에 따라 설명하였지만, 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.Although the present invention has been described above, it will be readily understood by those skilled in the art that various modifications and variations are possible without departing from the spirit and scope of the claims set out below.

이상 설명한 바와 같이 본 발명에 따른 유기 발광 표시 장치는 발광 효율이 향상되고, 각각의 화소에 배치되는 유기층을 안정적으로 정렬시킬 수 있다.As described above, the organic light emitting diode display according to the present invention improves luminous efficiency and stably aligns the organic layers disposed in each pixel.

즉, 폴리아미드를 사용하여 평탄화막의 평탄화 특성을 향상시킴으로써, 평탄 화막 상에 형성될 유기층이 고른 두께를 갖도록 형성할 수 있게 된다. 따라서 균일한 휘도를 갖도록 유기층을 형성할 수 있어 발광 효율을 높일 수 있다. 또한, 평탄화막 상에 형성될 도전층의 단선 및 단락과 같은 불량의 발생을 예방할 수 있다.That is, by using the polyamide to improve the planarization characteristics of the planarization film, the organic layer to be formed on the planarization film can be formed to have an even thickness. Therefore, the organic layer can be formed to have a uniform brightness, thereby improving the luminous efficiency. Further, occurrence of defects such as disconnection and short circuit of the conductive layer to be formed on the planarization film can be prevented.

또한, 제1 전극 상에 유기층을 형성하는 과정에서 유기층이 화소 정의막을 타고 넘어 인접한 화소의 다른 유기층과 섞이게 되는 것을 방지할 수 있다. 따라서 유기층이 혼색되어 생기는 불량을 방지할 수 있다.In addition, in the process of forming the organic layer on the first electrode, the organic layer may be prevented from being mixed with the other organic layers of the adjacent pixels through the pixel defining layer. Therefore, the defect which arises by mixing an organic layer can be prevented.

이에, 유기 발광 표시 장치의 발광 효율을 향상시키고, 각각의 화소에 배치되는 유기층을 안정적으로 정렬시킬 수 있다.As a result, the light emission efficiency of the organic light emitting diode display may be improved, and the organic layers disposed on the respective pixels may be stably aligned.

또한, 감광막 패턴을 제거하는 과정에서 평탄화막의 일부가 함께 제거되는 것을 방지하여 평탄화막의 평탄화 특성을 안정적으로 유지할 수 있다.In addition, it is possible to stably maintain the planarization characteristics of the planarization layer by preventing a portion of the planarization layer from being removed together in the process of removing the photoresist pattern.

Claims (16)

복수의 화소가 설정되는 기판 부재와,A substrate member on which a plurality of pixels are set, 상기 각 화소에 하나 이상 형성되는 박막 트랜지스터와,At least one thin film transistor formed in each pixel; 상기 각 화소에 대응하는 개구부를 가지는 화소 정의막과,A pixel defining layer having an opening corresponding to each pixel; 상기 화소 정의막의 개구부에 배치되어 상기 박막 트랜지스터와 전기적으로 연결된 제1 전극과,A first electrode disposed in the opening of the pixel defining layer and electrically connected to the thin film transistor; 상기 제1 전극 상에 형성된 유기층, 그리고An organic layer formed on the first electrode, and 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극A second electrode formed on the pixel defining layer and the organic layer 을 포함하며,Including; 상기 제1 전극의 상부면은 실질적으로 상기 화소 정의막과 분리되며, 상기 제1 전극의 측면은 상기 화소 정의막의 측면과 접하도록 형성된 유기 발광 표시 장치.The upper surface of the first electrode is substantially separated from the pixel defining layer, and the side of the first electrode is formed to contact the side of the pixel defining layer. 제1항에서,In claim 1, 상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 유기 발광 표시 장치.The pixel definition layer has an inclined surface at least a portion of which is substantially vertical. 제1항에서,In claim 1, 상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 하부면의 면적 보다 더 크게 형성된 유기 발광 표시 장치.The pixel defined layer has an area of an upper surface in contact with the second electrode is larger than an area of a lower surface. 제1항에서,In claim 1, 상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 화소 정의막의 높이 방향에 수직한 방향으로 돌출 형성된 돌출부를 포함하는 유기 발광 표시 장치.An end portion of the pixel defining layer in contact with the second electrode may include a protrusion formed to protrude in a direction perpendicular to the height direction of the pixel defining layer. 제1항에서,In claim 1, 상기 제1 전극 및 상기 화소 정의막 아래에 형성된 평탄화막을 더 포함하며,A planarization layer formed under the first electrode and the pixel defining layer; 상기 평탄화막은 폴리아미드(polyamide)를 포함한 소재로 만들어진 유기 발광 표시 장치.The planarization layer is an organic light emitting display device made of a material including polyamide. 기판 부재와,A substrate member, 상기 기판 부재 상에 형성된 게이트 전극과,A gate electrode formed on the substrate member; 상기 게이트 전극을 덮는 층간 절연막과,An interlayer insulating film covering the gate electrode; 상기 층간 절연막 위에 형성된 소스 전극 및 드레인 전극과,A source electrode and a drain electrode formed on the interlayer insulating film; 상기 소스 전극 및 상기 드레인 전극을 덮으며, 상기 드레인 전극의 일부를 드러내는 컨택홀을 갖는 평탄화막과,A planarization layer covering the source electrode and the drain electrode and having a contact hole exposing a part of the drain electrode; 상기 평탄화막 위에 형성되며, 개구부를 가지는 화소 정의막과,A pixel defining layer formed on the planarization layer and having an opening; 상기 평탄화막 위에 형성되며, 상기 컨택홀을 통해 상기 드레인 전극과 연결 되고, 상기 화소 정의막의 개구부에 배치되는 제1 전극과,A first electrode formed on the planarization layer, connected to the drain electrode through the contact hole, and disposed in an opening of the pixel defining layer; 상기 제1 전극 상에 형성된 유기층, 그리고An organic layer formed on the first electrode, and 상기 화소 정의막 및 상기 유기층 상에 형성된 제2 전극A second electrode formed on the pixel defining layer and the organic layer 을 포함하며,Including; 상기 제1 전극의 상부면은 실질적으로 상기 화소 정의막과 분리되며, 상기 제1 전극의 측면은 상기 화소 정의막의 측면과 접하도록 형성된 유기 발광 표시 장치.The upper surface of the first electrode is substantially separated from the pixel defining layer, and the side of the first electrode is formed to contact the side of the pixel defining layer. 제6항에서,In claim 6, 상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 유기 발광 표시 장치.The pixel definition layer has an inclined surface at least a portion of which is substantially vertical. 제6항에서,In claim 6, 상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 상기 평탄화막과 접하는 하부면의 면적보다 더 크게 형성된 유기 발광 표시 장치.The pixel defining layer has an area of an upper surface in contact with the second electrode larger than an area of a lower surface in contact with the planarization film. 제6항에서,In claim 6, 상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 기판 부재의 판면에 평행한 방향으로 돌출 형성된 돌출부를 포함하는 유기 발광 표시 장치.An end of one side of the pixel defining layer in contact with the second electrode includes a protrusion formed to protrude in a direction parallel to the plate surface of the substrate member. 제6항에서,In claim 6, 상기 평탄화막은 폴리아미드를 포함한 소재로 만들어진 유기 발광 표시 장치.And the planarization layer is made of a material including polyamide. 기판 부재 상에 도전층을 형성하는 단계,Forming a conductive layer on the substrate member, 상기 도전층 위에 감광막 패턴을 형성하는 단계,Forming a photoresist pattern on the conductive layer; 상기 도전층의 일부를 상기 감광막 패턴을 이용한 식각 공정을 통해 제거하여 제1 전극을 형성하는 단계,Removing a portion of the conductive layer through an etching process using the photoresist pattern to form a first electrode; 상기 감광막 패턴이 잔류하는 상태에서 상기 식각 공정을 통해 도전층이 제거된 부분에 화소 정의막을 형성하는 단계,Forming a pixel defining layer on a portion where the conductive layer is removed through the etching process while the photoresist pattern remains; 상기 제1 전극 위의 상기 감광막 패턴을 제거하는 단계,Removing the photoresist pattern on the first electrode; 상기 제1 전극 위에 유기층을 형성하는 단계,Forming an organic layer on the first electrode, 상기 화소 정의막 및 상기 유기층 상에 제2 전극을 형성하는 단계Forming a second electrode on the pixel defining layer and the organic layer 를 포함하는 유기 발광 표시 장치의 제조 방법.Method of manufacturing an organic light emitting display device comprising a. 제11항에서,In claim 11, 상기 화소 정의막은 상기 감광막 패턴의 높이보다 높거나 같은 높이를 갖는 유기 발광 표시 장치의 제조 방법.The pixel defining layer has a height higher than or equal to a height of the photoresist pattern. 제11항에서,In claim 11, 상기 화소 정의막은 측면의 적어도 일부가 실질적으로 수직한 경사면을 갖는 유기 발광 표시 장치의 제조 방법.And at least a portion of the pixel defining layer has an inclined surface that is substantially vertical. 제11항에서,In claim 11, 상기 화소 정의막은 상기 제2 전극과 접하는 상부면의 면적이 상기 평탄화막과 접하는 하부면의 면적보다 더 크게 형성된 유기 발광 표시 장치의 제조 방법.The pixel defining layer has a larger area of an upper surface in contact with the second electrode than an area of a lower surface in contact with the planarization film. 제11항에서,In claim 11, 상기 제2 전극과 접하는 상기 화소 정의막의 일측 단부는 상기 기판 부재의 판면에 평행한 방향으로 돌출 형성된 돌출부를 포함하는 유기 발광 표시 장치의 제조 방법.And an end portion of the pixel defining layer in contact with the second electrode includes a protrusion formed to protrude in a direction parallel to the plate surface of the substrate member. 제11항에서,In claim 11, 상기 제1 전극 아래에 평탄화막을 형성하는 단계를 더 포함하며,Forming a planarization film under the first electrode; 상기 평탄화막은 폴리아미드를 포함한 소재로 만들어진 유기 발광 표시 장치의 제조 방법.The planarization film is a method of manufacturing an organic light emitting display device made of a material containing polyamide.
KR1020050120609A 2005-12-09 2005-12-09 Organic light emitting display and method of manufacturing the same KR100739579B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050120609A KR100739579B1 (en) 2005-12-09 2005-12-09 Organic light emitting display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050120609A KR100739579B1 (en) 2005-12-09 2005-12-09 Organic light emitting display and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20070060688A true KR20070060688A (en) 2007-06-13
KR100739579B1 KR100739579B1 (en) 2007-07-16

Family

ID=38356678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050120609A KR100739579B1 (en) 2005-12-09 2005-12-09 Organic light emitting display and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100739579B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013523B2 (en) 2008-02-25 2011-09-06 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109771A (en) 2001-09-27 2003-04-11 Victor Co Of Japan Ltd Organic electroluminescent element and its manufacturing method
KR100600846B1 (en) * 2001-10-15 2006-07-14 삼성에스디아이 주식회사 AMOELD and Fabrication Method thereof
KR100783359B1 (en) * 2001-12-28 2007-12-07 엘지.필립스 엘시디 주식회사 organic electroluminescence display device and manufacturing method of the same
KR100755398B1 (en) * 2004-05-21 2007-09-04 엘지전자 주식회사 Organic Electro-luminescence Display Device and Method For Fabricating Thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013523B2 (en) 2008-02-25 2011-09-06 Samsung Electronics Co., Ltd. Organic light emitting device and manufacturing method thereof

Also Published As

Publication number Publication date
KR100739579B1 (en) 2007-07-16

Similar Documents

Publication Publication Date Title
JP4208854B2 (en) Electroluminescent display device and manufacturing method thereof
EP1587154B1 (en) Organic electro-luminescent display device and method of manufacturing the same
US8241933B2 (en) Organic light emitting diode display and method of manufacturing the same
US6724149B2 (en) Emissive display device and electroluminescence display device with uniform luminance
KR100932989B1 (en) Organic light emitting diode display and method for manufacturing the same
JP4206388B2 (en) Flat panel display device
US7785942B2 (en) Active matrix organic EL display device and manufacturing method thereof
KR100740132B1 (en) Organic light emitting display
KR101073545B1 (en) Organic light emitting diode display
KR100879294B1 (en) Organic light emitting display
EP2278622A2 (en) Organic light emitting diode display
US7626330B2 (en) Organic electroluminescence display device
JP2001109404A (en) El display device
KR20030058911A (en) an active matrix organic electroluminescence display and a manufacturing method of the same
KR20100022738A (en) Organic light emitting diode display and method for manufacturing the same
KR100728129B1 (en) Organic light emitting display and method of manufacturing the same
JP2001100655A (en) El display device
KR20140084603A (en) Dual sided emission type Organic electro luminescent device
KR20110015757A (en) Organic light emitting display device and method for fabricating the same
KR101929980B1 (en) Organic light emitting diode display
KR100778443B1 (en) Organic light emitting display
KR100739579B1 (en) Organic light emitting display and method of manufacturing the same
KR20130031099A (en) Organic light emitting diode display and method for manufacturing the same
KR100749420B1 (en) Organic light emitting display
KR100739645B1 (en) Organic light emitting display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 13