KR20070020868A - Thin film transistor array panel - Google Patents

Thin film transistor array panel Download PDF

Info

Publication number
KR20070020868A
KR20070020868A KR1020050075221A KR20050075221A KR20070020868A KR 20070020868 A KR20070020868 A KR 20070020868A KR 1020050075221 A KR1020050075221 A KR 1020050075221A KR 20050075221 A KR20050075221 A KR 20050075221A KR 20070020868 A KR20070020868 A KR 20070020868A
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
liquid crystal
thin film
film transistor
Prior art date
Application number
KR1020050075221A
Other languages
Korean (ko)
Inventor
김현욱
엄윤성
창학선
유승후
도희욱
김연주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050075221A priority Critical patent/KR20070020868A/en
Publication of KR20070020868A publication Critical patent/KR20070020868A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 박막 트랜지스터 표시판은 기판, 기판 위에 형성되어 있는 복수의 게이트선, 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극, 게이트선과 교차하는 데이터선, 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있으며, 공통 전극과 중첩하고 복수의 가지 전극과 가지 전극을 연결하는 연결부를 포함하는 복수의 화소 전극을 포함하고, 서로 이웃하는 화소 전극의 가지 전극은 다른 방향으로 배열되어 있다. 이를 통하여 시인성 및 시야각을 향상시킬 수 있다.In an exemplary embodiment of the present invention, a thin film transistor array panel includes a substrate, a plurality of gate lines formed on the substrate, a plurality of common electrodes formed on the substrate, and made of a transparent conductor, data lines crossing the gate lines, gate lines, and data lines. A plurality of pixel electrodes connected to the thin film transistor and the thin film transistor, the pixel electrodes including a connection part overlapping the common electrode and connecting the plurality of branch electrodes and the branch electrode, wherein the branch electrodes of the neighboring pixel electrodes are in different directions. Are arranged. This can improve the visibility and viewing angle.

액정표시장치, PLS, IPS, 화소전극, 공통전극, 시인성, 시야각, 단락 LCD, PLS, IPS, pixel electrode, common electrode, visibility, viewing angle, short circuit

Description

박막 트랜지스터 표시판{THIN FILM TRANSISTOR ARRAY PANEL}Thin Film Transistor Display Panels {THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이고,1 is a layout view illustrating a structure of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention.

도 2 내지 도 3은 도 1의 박막 트랜지스터 표시판을 II-II 및 III-III 선을 따라 잘라 도시한 각각의 단면도이고, 2 to 3 are cross-sectional views of the thin film transistor array panel of FIG. 1 taken along lines II-II and III-III, respectively.

도 4는 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 화소 전극과 공통 전극의 구조를 나타내는 배치도이고, 4 is a layout view illustrating a structure of a pixel electrode and a common electrode in a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 5는 도 4에서 V-V 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 표시판 및 하부 표시판에서 형성되는 전기력선을 함께 도시한 도면이고, FIG. 5 is a cross-sectional view of the liquid crystal display device taken along the line V-V of FIG. 4, illustrating the electric force lines formed on the upper panel and the lower panel.

도 6은 본 발명의 실시예에 따른 액정 표시 장치에서 액정 분자들의 비틀림각 변화를 설명하기 위한 배치도이고,FIG. 6 is a layout view illustrating a change in twist angles of liquid crystal molecules in a liquid crystal display according to an exemplary embodiment of the present invention.

도 7은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각의 관계를 나타내는 그래프이고, FIG. 7 is a graph illustrating a relationship between twist angles of liquid crystal molecules with respect to a line horizontal to a substrate and perpendicular to a pixel electrode in the liquid crystal display according to the exemplary embodiment of the present invention.

도 8은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 나타내는 그래프이고,8 is a graph illustrating a change in the twist angle of liquid crystal molecules with respect to a line perpendicular to the substrate in the liquid crystal display according to the exemplary embodiment of the present invention.

도 9는 본 발명의 실시예에 따른 액정 표시 장치에서 액정 분자들의 경사각 변화를 나타내는 그래프이고,9 is a graph illustrating a change in the inclination angle of liquid crystal molecules in the liquid crystal display according to the exemplary embodiment of the present invention.

도 10은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고,FIG. 10 is a graph illustrating a change in inclination angle of liquid crystal molecules with respect to a line perpendicular to a substrate in the liquid crystal display according to the exemplary embodiment of the present invention.

도 11은 본 발명의 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고,FIG. 11 is a graph illustrating tilt angle changes of liquid crystal molecules with respect to a line horizontal to a substrate and perpendicular to a pixel electrode in an embodiment of the present invention;

도 12 내지 도 14은 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.12 to 14 are layout views illustrating the structure of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110: 기판 121, 129: 게이트선110: substrate 121, 129: gate line

124: 게이트 전극 131: 공통 전극124: gate electrode 131: common electrode

140: 게이트 절연막 151, 154: 반도체140: gate insulating film 151, 154: semiconductor

161, 165: 저항성 접촉 부재 171, 179: 데이터선161 and 165: ohmic contact members 171 and 179: data line

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 181, 182, 185: 접촉 구멍180: protective film 181, 182, 185: contact hole

191: 화소 전극 81, 82: 접촉 보조 부재 191: pixel electrode 81, 82: contact auxiliary member

본 발명은 박막 트랜지스터 표시판에 관한 것으로, 더욱 상세하게는 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 관한 것이다.The present invention relates to a thin film transistor array panel, and more particularly, to a thin film transistor array panel used as a substrate of a liquid crystal display device.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로 서, 화소 전극과 공통 전극 등 전계 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전계 생성 전극에 전압을 인가하여 액정층에 전계를 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.The liquid crystal display is one of the most widely used flat panel display devices. The liquid crystal display includes two display panels on which field generating electrodes, such as a pixel electrode and a common electrode, are formed, and a liquid crystal layer interposed therebetween. Is applied to generate an electric field in the liquid crystal layer, thereby determining the orientation of liquid crystal molecules in the liquid crystal layer and controlling the polarization of incident light to display an image.

그 중에서도 전계가 인가되지 않은 상태에서 액정 분자의 장축을 상하 표시판에 대하여 수직을 이루도록 배열한 수직 배향(VA, vertical alignment) 모드 액정 표시 장치는 대비비가 커서 각광받고 있다. Among them, the vertical alignment (VA) mode liquid crystal display in which the long axis of the liquid crystal molecules are arranged perpendicular to the upper and lower display panels without an electric field applied to the display panel has a high contrast ratio.

그러나, 광시야각에 문제가 있어 수직 배향 모드의 액정 표시 장치에 절개부를 적용한 PVA(patterned vertically aligned) 모드의 액정 표시 장치, IPS(in-plane switching) 모드의 액정 표시 장치 및 FFS(fringe field switching) 모드의 액정 표시 장치가 개발되었다. However, there is a problem in the wide viewing angle, so that the liquid crystal display in the patterned vertically aligned (PVA) mode, the liquid crystal display in the in-plane switching (IPS) mode, and the fringe field switching (FFS) in which the incision is applied to the liquid crystal display in the vertical alignment mode. A liquid crystal display device in mode has been developed.

그런데, IPS 모드 및 FFS 모드의 액정 표시 장치는 전면 시인성에 비하여 측면 시인성이 떨어지는 문제점이 있으며, 하나의 표시판에 공통 전극과 화소 전극을 형성하기 때문에 공통 전극과 화소 전극이 서로 단락되어 화소가 어둡게 표시되는 오프 화소 불량(off pixel defect)이 빈번히 발생하여 공정 수율이 감소하는 단점을 가지고 있다.However, the liquid crystal display of the IPS mode and the FFS mode has a problem in that the side visibility is inferior to the front visibility, and since the common electrode and the pixel electrode are formed on one display panel, the common electrode and the pixel electrode are shorted to each other so that the pixels are darkly displayed. The off pixel defects are frequently generated, resulting in a decrease in process yield.

본 발명의 기술적 과제는 측면 시인성을 개선할 수 있으며 오프 화소 불량을 방지할 수 있는 박막 트랜지스터 표시판을 을 제공하는 것이다. An object of the present invention is to provide a thin film transistor array panel which can improve side visibility and prevent off pixel defects.

본 발명의 일 실시예에 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있는 복수의 게이트선, 상기 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극, 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되어 있으며, 상기 공통 전극과 중첩하고 복수의 가지 전극과 상기 가지 전극을 연결하는 연결부를 포함하는 복수의 화소 전극을 포함하고, 서로 이웃하는 상기 화소 전극의 상기 가지 전극은 다른 방향으로 배열되어 있다.According to an exemplary embodiment of the present invention, a thin film transistor array panel includes a substrate, a plurality of gate lines formed on the substrate, a plurality of common electrodes formed on the substrate, and made of a transparent conductor, data lines crossing the gate lines, and the gate lines. And a plurality of pixel electrodes connected to the data line and connected to the thin film transistor, the pixel electrodes including a plurality of branch electrodes overlapping the common electrode and connecting a plurality of branch electrodes and the branch electrodes. The branch electrodes of the pixel electrodes are arranged in different directions.

가지 전극은 게이트선 또는 데이터선에 대하여 임의의 각으로 기울어진 것이 바람직하고, 가지 전극은 데이터선을 중심으로 대칭 구조를 가지는 것이 좋다.It is preferable that the branch electrode is inclined at an arbitrary angle with respect to the gate line or the data line, and the branch electrode has a symmetrical structure with respect to the data line.

가지 전극은 가로 및 세로 방향에 대하여 모두 서로 다른 방향으로 기울어 질 수 있다.The branch electrodes may be inclined in different directions with respect to the horizontal and vertical directions.

화소 전극은 서로 분리되어 있는 제1 부화소 전극과 제2 부화소 전극으로 이루어질 수 있다. 제1 및 제2 부화소 전극은 데이터선을 중심으로 양쪽에 배치되어 있는 것이 바람직하며, 박막 트랜지스터의 드레인 전극은 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 포함하는 것이 바람직하다.The pixel electrode may be formed of a first subpixel electrode and a second subpixel electrode separated from each other. Preferably, the first and second subpixel electrodes are disposed at both sides of the data line, and the drain electrode of the thin film transistor includes first and second drain electrodes connected to the first and second subpixel electrodes, respectively. It is preferable to include.

세로 방향으로 배치되어 있는 가지 전극은 서로 평행할 수 있는데, 이때 게이트선은 가지 전극과 평행한 부분으로 이루어져 꺾여 있을 수 있다.The branch electrodes arranged in the vertical direction may be parallel to each other, and the gate line may be folded by being formed in parallel with the branch electrodes.

세로 방향으로 배치되어 있는 가지 전극은 서로 다른 방향으로 기울어질 수 있다.The branch electrodes arranged in the vertical direction may be inclined in different directions.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. Then, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a part of a layer, film, region, plate, etc. is said to be "on" another part, this includes not only the other part being "right over" but also another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

이제 본 발명의 실시예에 따른 액정 표시 장치의 한 기판으로 사용하는 박막 트랜지스터 표시판에 대하여 도면을 참고로 하여 상세하게 설명한다.A thin film transistor array panel used as a substrate of a liquid crystal display according to an exemplary embodiment of the present invention will now be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 도 1 내지 도 3을 참고로 하여 상세하게 설명한다.First, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 to 3.

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2 및 도 3은 도 1의 박막 트랜지스터 표시판을 II-II, III-III'-III" 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor array panel for a liquid crystal display according to an exemplary embodiment of the present invention, and FIGS. 2 and 3 are cut along the lines II-II and III-III'-III "of FIG. 1. It is sectional drawing.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121), 복수의 공통 전극선(125) 및 복수의 공통 전극(common electrode)(131)이 형성되어 있다.A plurality of gate lines 121, a plurality of common electrode lines 125, and a plurality of common electrodes 131 are formed on an insulating substrate 110 made of transparent glass or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있고, 또는 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes an end portion 129 having a large area for connecting a plurality of gate electrodes 124 to another layer or an external driving circuit. A gate driving circuit (not shown) for generating a gate signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110 in the form of an integrated circuit chip, or the substrate 110. May be mounted directly on the substrate, or integrated into the substrate 110. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

공통 전극선(125)은 공통 전압(common voltage)을 전달하며, 게이트선(121)과 거의 평행하게 가로 방향으로 뻗어 있다. 공통 전극선(125)은 게이트선(121)과 동일한 층으로 이루어져 있는데, 이웃하는 두 게이트선(121) 사이의 중앙에 위치하며, 누설되는 빛을 차단하기 위해 아래위로 돌출한 확장부를 가질 수 있다.The common electrode line 125 transmits a common voltage and extends in the horizontal direction substantially in parallel with the gate line 121. The common electrode line 125 is formed of the same layer as the gate line 121, and is positioned at the center between two neighboring gate lines 121 and may have an extension part projecting up and down to block leakage light.

복수의 공통 전극(131)은 공통 전극선(121)에 공통으로 연결되어 공통 전극선(131)으로부터 공통 전압(common voltage)을 인가 받는다. 공통 전극(131)은 직사각형으로 모양을 이루고 매트릭스 형태로 배열되어 게이트선(121) 사이의 공간을 거의 채우고 있다. 공통 전극(131)은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어지며, 공통 전극선(125)은 공통 전극(131)과 동일한 층으로 만들어질 수 있다. The plurality of common electrodes 131 are commonly connected to the common electrode line 121 to receive a common voltage from the common electrode line 131. The common electrode 131 has a rectangular shape and is arranged in a matrix to almost fill the space between the gate lines 121. The common electrode 131 may be made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO), and the common electrode line 125 may be made of the same layer as the common electrode 131.

게이트선(121) 및 공통 전극선(125)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The gate line 121 and the common electrode line 125 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, copper-based metal such as copper (Cu) or copper alloy, or molybdenum ( It may be made of molybdenum-based metals such as Mo) or molybdenum alloy, chromium (Cr), tantalum (Ta) and titanium (Ti). However, they may have a multilayer structure including two conductive films (not shown) having different physical properties. One of the conductive films is made of a metal having low resistivity, such as aluminum-based metal, silver-based metal, or copper-based metal, so as to reduce signal delay or voltage drop. In contrast, other conductive films are made of other materials, particularly materials having excellent physical, chemical, and electrical contact properties with indium tin oxide (ITO) and indium zinc oxide (IZO), such as molybdenum-based metals, chromium, tantalum, and titanium. Good examples of such a combination include a chromium bottom film, an aluminum (alloy) top film, and an aluminum (alloy) bottom film and a molybdenum (alloy) top film. However, the gate line 121 may be made of various other metals or conductors.

게이트선(121) 및 공통 전극선(125)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.Side surfaces of the gate line 121 and the common electrode line 125 are inclined with respect to the surface of the substrate 110, and the inclination angle is preferably about 30 degrees to about 80 degrees.

게이트선(121), 공통 전극선(125) 및 공통 전극(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 게이트선(121)과 공통 전극(131)이 서로 단락되는 것을 방지하고, 이들 위에 형성되는 다른 도전성 박막과의 절연을 도모한다.A gate insulating layer 140 made of silicon nitride (SiNx) or silicon oxide (SiOx) is formed on the gate line 121, the common electrode line 125, and the common electrode 131. The gate insulating layer 140 prevents the gate line 121 and the common electrode 131 from being short-circuited with each other, and insulates the other conductive thin film formed thereon.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 섬형 반도체(154)는 게이트 전극(124) 위에 위치하며, 게이트선(121)의 경계를 덮는 연장부(extension)를 포함한다.On the gate insulating layer 140, a plurality of island semiconductors 154 made of hydrogenated amorphous silicon (amorphous silicon is abbreviated as a-Si), polycrystalline silicon, or the like are formed. The island type semiconductor 154 is positioned on the gate electrode 124 and includes an extension covering the boundary of the gate line 121.

섬형 반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 섬형 저항성 접촉 부재(163, 165)는 쌍을 이루어 섬형 반도체(154) 위에 배치되어 있다.A plurality of island type ohmic contacts 163 and 165 are formed on the island type semiconductor 154. The ohmic contacts 163 and 165 may be made of a material such as n + hydrogenated amorphous silicon in which n-type impurities such as phosphorus are heavily doped, or may be made of silicide. The island-like ohmic contacts 163 and 165 are paired and disposed on the island-like semiconductor 154.

섬형 반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도이다.Side surfaces of the island-like semiconductor 154 and the ohmic contacts 163 and 165 are also inclined with respect to the surface of the substrate 110, and the inclination angle is about 30 degrees to about 80 degrees.

저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.A plurality of data lines 171 and a plurality of drain electrodes 175 are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 includes a plurality of source electrodes 173 extending toward the gate electrode 124 and an end portion 179 having a large area for connection with another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be. When the data driving circuit is integrated on the substrate 110, the data line 171 may be extended to be directly connected to the data driving circuit.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. The drain electrode 175 is separated from the data line 171 and faces the source electrode 173 with respect to the gate electrode 124.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 섬형 반도체(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체(154)에 형성된다.One gate electrode 124, one source electrode 173, and one drain electrode 175 together with the island-like semiconductor 154 form one thin film transistor (TFT), and a channel of the thin film transistor ( A channel is formed in the semiconductor 154 between the source electrode 173 and the drain electrode 175.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.The data line 171 and the drain electrode 175 are preferably made of a refractory metal such as molybdenum, chromium, tantalum, and titanium, or an alloy thereof, and include a refractory metal film (not shown) and a low resistance conductive film. It may have a multilayer structure including (not shown). Examples of the multilayer structure include a double layer of chromium or molybdenum (alloy) lower layer and an aluminum (alloy) upper layer, and a triple layer of molybdenum (alloy) lower layer and aluminum (alloy) interlayer and molybdenum (alloy) upper layer. However, the data line 171 and the drain electrode 175 may be made of various metals or conductors.

저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 게이트선(121) 위에 위치한 반도체(154)의 연장부는 표면의 프로파일을 부드럽게 함으로써 데이터선(171)이 단선되는 것을 방지한다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.The ohmic contacts 163 and 165 exist only between the semiconductor 154 thereunder and the data line 171 and the drain electrode 175 thereon to lower the contact resistance therebetween. An extension of the semiconductor 154 positioned on the gate line 121 may soften the profile of the surface to prevent the data line 171 from being disconnected. The semiconductor 154 includes portions exposed between the source electrode 173 and the drain electrode 175 and not covered by the data line 171 and the drain electrode 175.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.A passivation layer 180 is formed on the data line 171, the drain electrode 175, and the exposed semiconductor 151. The passivation layer 180 is made of an inorganic insulator, and examples of the inorganic insulator include silicon nitride and silicon oxide. However, the passivation layer 180 may have a double layer structure of the lower inorganic layer and the upper organic layer so as not to damage the exposed portion of the semiconductor 151 while maintaining excellent insulating properties of the organic layer.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.In the passivation layer 180, a plurality of contact holes 182 and 185 exposing the end portion 179 and the drain electrode 175 of the data line 171 are formed, respectively, and the passivation layer 180 and the gate insulating layer are formed. A plurality of contact holes 181 exposing the end portion 129 of the gate line 121 are formed at 140.

보호막(180) 위에는 복수의 화소 전극(pixel electrode line)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다. A plurality of pixel electrode lines 191 and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180. They may be made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

화소 전극(191)은 주로 세로 방향으로 뻗어 있으며 공통 전극(131)과 중첩한다.The pixel electrode 191 mainly extends in the vertical direction and overlaps the common electrode 131.

화소 전극(191)은 서로 평행하게 배열되어 있는 복수의 가지 전극(192)과 복수의 가지 전극(192)을 공통으로 연결하는 연결부(193)를 포함한다. The pixel electrode 191 includes a plurality of branch electrodes 192 arranged in parallel with each other and a connection unit 193 for connecting the plurality of branch electrodes 192 in common.

가지 전극(192)은 게이트선(121) 또는 수평 방향에 대하여 소정의 각도(Фs)로 기울어져 있으며, 연결부(193)는 복수의 가지 전극(192) 양단을 연결하는 세로 연결부와 가지 전극(192)의 상부 및 하부에 위치하는 가로 연결부를 포함한다. 화소 전극(191)의 경계를 정의하는 연결부(193)의 외곽 경계는 직사각형 모양이다.The branch electrode 192 is inclined at a predetermined angle (Фs) with respect to the gate line 121 or the horizontal direction, and the connection part 193 includes a vertical connection part and a branch electrode 192 connecting both ends of the plurality of branch electrodes 192. It includes a horizontal connection located at the top and bottom of the). The outer boundary of the connection unit 193 defining the boundary of the pixel electrode 191 is a rectangular shape.

데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(131)과 함께 전기장을 생성함으로써 두 전극(191, 131) 위에 위치하는 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. The pixel electrode 191 to which the data voltage is applied generates an electric field together with the common electrode 131 to which the common voltage is applied to determine the direction of the liquid crystal molecules of the liquid crystal layer 3 positioned on the two electrodes 191 and 131. . The polarization of light passing through the liquid crystal layer varies according to the direction of the liquid crystal molecules determined as described above.

화소 전극(191)과 공통 전극(131)은 액정층(3)을 유전체로 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 이들(191, 131)은 또한 게이트 절연막(140) 및 보호막(180)을 유전체로 유지 축전기를 이루어 액정 축전기의 전압 유지 능력을 강화시킨다.The pixel electrode 191 and the common electrode 131 form a liquid crystal capacitor using the liquid crystal layer 3 as a dielectric to maintain an applied voltage even after the thin film transistor is turned off, and these 191 and 131 also have a gate insulating layer 140. ) And the passivation layer 180 as a dielectric to enhance the voltage holding capability of the liquid crystal capacitor.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서 상하 좌우 서로 이웃하는 화소 전극(191)의 가지 전극(192)은 서로 다른 방향으로 기울어져 있어, 전압 인가시 서로 이웃하는 화소 영역에 위치하는 액정 분자들은 다른 방향으로 회전하게 되어 액정 분자들은 다중 영역으로 분할 배열된다. 따라서, 넓은 시야각을 얻을 수 있고 측면 시인성 또한 향상시킬 수 있으며, 이에 대해서는 이후에 도면을 참조하여 더욱 상세하게 설명하기로 한다.In the thin film transistor array panel according to the exemplary embodiment of the present invention, the branch electrodes 192 of the pixel electrodes 191 which are adjacent to each other up, down, left and right are inclined in different directions, and thus, liquid crystal molecules positioned in neighboring pixel regions when voltage is applied. Are rotated in different directions so that the liquid crystal molecules are divided into multiple regions. Therefore, a wide viewing angle can be obtained and side visibility can be improved, which will be described in more detail later with reference to the drawings.

이하에서 본 발명의 실시예에 따른 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 동작에 대하여 도 4 내지 도 11을 참조하여 상세히 설명한다. Hereinafter, an operation of the liquid crystal display including the thin film transistor array panel according to the exemplary embodiment of the present invention will be described in detail with reference to FIGS. 4 to 11.

도 4는 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에서 공통 전극과 화소 전극을 나타내는 배치도이고, 도 5는 도 4에서 V-V 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 표시판 및 하부 표시판 사이의 전기력선을 함께 도시한 도면이다. 여기서, 화소 전극은 도 1 내지 도 3에서 도시한 가지 전극만을 도시하여 설명한다.FIG. 4 is a layout view illustrating a common electrode and a pixel electrode in a thin film transistor array panel according to an exemplary embodiment of the present invention. FIG. 5 is a cross-sectional view of a liquid crystal display, taken along a line VV, of FIG. 4. Figure is a diagram showing the electric field of force. Here, the pixel electrode is illustrated by showing only the branch electrodes shown in FIGS. 1 to 3.

도 4 및 도 5에 도시한 바와 같이, 하부 기판(110) 위에는 면형의 공통 전극(131)이 형성되어 있으며, 공통 전극(131) 위에는 게이트 절연막(140) 및 보호막(180)이 덮여 있고, 보호막(180) 위에는 폭이 좁은 복수의 화소 전극(191)이 세로 방향으로 서로 평행하게 뻗어 있다. 화소 전극(191)의 폭은 화소 전극(191) 사이의 간격보다 작다. 화소 전극(191) 위에는 폴리이미드(polyimide) 따위의 물질로 만들어진 배향막(alignment layer)(11)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 하부 기판(110)의 바깥 면에는 편광판(12)이 부착되어 있다.4 and 5, a planar common electrode 131 is formed on the lower substrate 110, a gate insulating layer 140 and a passivation layer 180 are covered on the common electrode 131, and a passivation layer. On the 180, a plurality of narrow pixel electrodes 191 extend in parallel to each other in the vertical direction. The width of the pixel electrode 191 is smaller than the gap between the pixel electrodes 191. An alignment layer 11 made of a material such as polyimide is coated on the pixel electrode 191, which may be a horizontal alignment layer. The polarizer 12 is attached to the outer surface of the lower substrate 110.

상부 기판(210) 위에는 색필터(230)가 형성되어 있으며, 색필터(230) 위에는 폴리이미드 따위의 물질로 만들어진 배향막(21)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 상부 기판(210)의 바깥 면에는 편광판(22)이 부착되어 있다.The color filter 230 is formed on the upper substrate 210, and an alignment layer 21 made of a material such as polyimide is coated on the color filter 230, and they may be horizontal alignment layers. The polarizer 22 is attached to the outer surface of the upper substrate 210.

그리고, 두 기판(110, 210)의 배향막(11, 21) 사이에는 양의 유전율 이방성을 가지는 액정층(3)이 주입되어 있다. 따라서, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 화소 전극(191) 방향과 거의 평행하게(화소 전극의 방 향과 소정 각도(øs, 도 1참조)를 이루면서) 배향되어 있으며, 전압이 인가된 경우에는 화소 전극(191)과 공통 전극(131)사이에서 형성되는 전기력에 의해 액정 분자의 장축이 화소 전극(191)의 방향과 수직하도록 배열되며 이에 따라 액정층을 통과하는 빛의 편광이 달라진다.The liquid crystal layer 3 having positive dielectric anisotropy is injected between the alignment layers 11 and 21 of the two substrates 110 and 210. Therefore, the liquid crystal molecules of the liquid crystal layer 3 are aligned with their major axes substantially parallel to the direction of the pixel electrode 191 (at the direction of the pixel electrode and at a predetermined angle (øs, see FIG. 1) in the absence of an electric field. When the voltage is applied, the long axis of the liquid crystal molecules is arranged perpendicular to the direction of the pixel electrode 191 due to the electric force formed between the pixel electrode 191 and the common electrode 131, thereby passing through the liquid crystal layer. The polarization of light is different.

이러한 액정 표시 장치는 하부 기판(110)의 하부에 위치하는 조명부(backlight unit)(도시하지 않음)로부터 발생한 빛의 투과율을 조절하여 표시 동작을 할 수도 있지만, 반사형 액정 표시 장치의 경우에는 아래 편광판(12)은 필요하지 않다. 반사형 액정 표시 장치의 경우에는 화소 전극(191)과 공통 전극(131) 모두를 불투명하고 반사율이 높은 알루미늄(Al) 등의 물질로 만드는 것이 바람직하다.The liquid crystal display may perform display operation by adjusting the transmittance of light generated from a backlight unit (not shown) positioned below the lower substrate 110. However, in the case of a reflective liquid crystal display, the lower polarizing plate may be used. 12 is not necessary. In the case of a reflective liquid crystal display, it is preferable to make both the pixel electrode 191 and the common electrode 131 made of a material such as aluminum (Al), which is opaque and has high reflectance.

도 5에 도시한 바와 같이, 이러한 액정 표시 장치의 공통 전극(131) 및 화소 전극(191)에 전압을 인가하여 전위차를 주면 전기장이 생성되며, 도 5에 점선으로 전기력선을 표시하였다.As shown in FIG. 5, when a voltage is applied to the common electrode 131 and the pixel electrode 191 of the liquid crystal display to give a potential difference, an electric field is generated, and the electric field lines are indicated by dotted lines in FIG. 5.

전기장의 형태는 화소 전극(191) 위의 좁은 영역(NR)의 세로 방향 중앙선(C)(실제로는 면에 해당함) 및 화소 전극(191) 사이의 넓은 영역(WR)의 세로 방향 중앙선(B)(실제로는 면에 해당함)에 대하여 대칭이다. 좁은 영역(NR)의 중앙선(C)으로부터 넓은 영역(WR)의 중앙선(B)까지의 영역에는 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A)(실제로는 면에 해당함)에 정점을 두고 있는 반타원 모양 또는 포물선 모양(이하에서는 편의상 반타원 모양인 것으로 설명한다)의 전기력선 형태를 가지는 전기장이 생성된다. 전기력선의 접선은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에서 기판(10)에 대하여 거의 평행하고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙 위치에서는 기판(10)에 대하여 거의 수직이 된다. 또한, 타원의 중심 및 세로 방향 정점은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에 위치하고, 가로 방향의 두 정점은 각각 넓은 영역(WR) 및 좁은 영역(NR)에 위치한다. 이때, 좁은 영역(NR)에 위치하는 가로 방향 정점은 넓은 영역(WR)에 위치하는 가로 방향 정점에 비하여 타원의 중심으로부터의 거리가 짧기 때문에 타원은 경계선(A)에 대하여 대칭을 이루지 않는다. 또한, 전기력선의 밀도가 위치에 따라 달라지고 전기장의 세기도 이에 비례하여 달라진다. 따라서, 좁은 영역(NR)과 넓은 영역(WR) 사이의 경계선(A-A) 상에서 전기장의 세기가 가장 크고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙선(C-C, B-B)으로 갈수록, 그리고 상부 기판(210)으로 갈수록 작아진다.The shape of the electric field is the longitudinal center line C (actually a plane) of the narrow region NR on the pixel electrode 191 and the longitudinal center line B of the wide region WR between the pixel electrode 191. It is symmetrical about (actually corresponding to face). In the region from the centerline C of the narrow region NR to the centerline B of the large region WR, the vertex is at the boundary line A (actually a plane) between the narrow region NR and the large region WR. An electric field having an electric field line shape having a half ellipse shape or parabolic shape (hereinafter, referred to as a half ellipse shape for convenience) having a shape is generated. The tangent of the electric line of force is almost parallel to the substrate 10 on the boundary line A between the narrow region NR and the large region WR, and the substrate 10 at the central position of the narrow region NR and the large region WR. It is almost perpendicular to. In addition, the center and longitudinal vertices of the ellipse are located on the boundary line A between the narrow region NR and the wide region WR, and the two vertices of the horizontal direction are positioned in the large region WR and the narrow region NR, respectively. do. At this time, the horizontal vertex located in the narrow area NR has a shorter distance from the center of the ellipse than the horizontal vertex located in the wide area WR. Thus, the ellipse does not have symmetry with respect to the boundary line A. FIG. In addition, the density of electric field lines varies with position, and the strength of the electric field varies proportionally thereto. Thus, the intensity of the electric field is greatest on the boundary line AA between the narrow region NR and the large region WR, and toward the centerline CC, BB of the narrow region NR and the large region WR, and the upper portion. It becomes smaller toward the substrate 210.

그러면, 이러한 전기장에 의하여 액정 분자가 재배열된 상태를 기판에 수평인 성분과 이에 수직인 성분으로 나누어 살펴본다. 먼저, 초기 상태를 설명한다.Then, the state in which the liquid crystal molecules are rearranged by the electric field is divided into components that are horizontal to the substrate and components that are perpendicular thereto. First, the initial state will be described.

두 배향막(11, 21)은 러빙 또는 자외선 조사법으로 배향 처리되어, 액정 분자들이 모두 한 방향으로 배열하되 기판(110, 210)에 대하여 약간의 선경사각을 가지지만 거의 수평이 되고, 기판(110, 210)에 평행한 면상에서 볼 때 화소 전극(191) 방향 및 이에 수직인 방향에 대하여 일정 각(øs, 도 1 참조)을 이루도록 배향되어 있다. 편광판(12, 22)의 편광축은 서로 직교하도록 배치하며, 하부 편광판(12)의 편광축은 러빙 방향과 거의 일치한다. The two alignment layers 11 and 21 are aligned by rubbing or ultraviolet irradiation, so that the liquid crystal molecules are all arranged in one direction but have a slight pretilt angle with respect to the substrates 110 and 210 but are substantially horizontal. When viewed on a plane parallel to 210, the pixels are oriented to form a predetermined angle øs (see FIG. 1) with respect to the direction of the pixel electrode 191 and a direction perpendicular thereto. The polarization axes of the polarizing plates 12 and 22 are arranged to be perpendicular to each other, and the polarization axes of the lower polarizing plate 12 substantially coincide with the rubbing direction.

다음, 화소 전극(191) 및 공통 전극(131)에 각각 전압을 인가하되, 화소 전 극(191)에 높은 전압을 인가한다. 이 때 액정 분자의 배열은 전기장에 의한 힘(전기장의 방향과 세기에 의존)과 배향 처리로 인하여 발생하는 탄성 복원력이 평형을 이룸으로써 결정된다.Next, a voltage is applied to the pixel electrode 191 and the common electrode 131, respectively, and a high voltage is applied to the pixel electrode 191. At this time, the arrangement of the liquid crystal molecules is determined by equilibrium between the force due to the electric field (depending on the direction and intensity of the electric field) and the elastic restoring force generated by the alignment process.

이러한 액정 분자의 재배열 상태를 기판에 평행한 성분과 수직인 성분으로 나누어 살펴본다. 설명의 편의상 기판에 수직인 방향을 z축, 기판과 평행하고 화소 전극(191) 방향에 수직인 방향을 x축, 화소 전극(191)의 방향에 평행한 방향을 y축으로 정한다. 즉, 도 4에서 왼쪽에서 오른쪽을 향하는 방향을 x축, 화소 전극(191)을 따라 아래에서 위로 향하는 방향을 y축, 도 8에서 하부 기판(110)에서 상부 기판(210)을 향하는 방향을 z축으로 정한다. The rearrangement state of the liquid crystal molecules is divided into components parallel to the substrate and perpendicular to the substrate. For convenience of description, a direction perpendicular to the substrate is z-axis, a direction parallel to the substrate and perpendicular to the direction of the pixel electrode 191 is determined as an x-axis, and a direction parallel to the direction of the pixel electrode 191 is defined as the y-axis. That is, the x-axis direction from left to right in FIG. 4, the y-axis direction from bottom to top along the pixel electrode 191, and the z-direction direction from the lower substrate 110 to the upper substrate 210 in FIG. 8. Determine the axis.

먼저, 액정 분자(310)의 비틀림각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 평행한 면(xy 평면) 위에서 이루는 각의 변화를 도 6, 도 7 및 도 8을 참고로 설명한다.First, a change in the torsion angle of the liquid crystal molecules 310, that is, the angle formed by the long axis of the liquid crystal molecules on the plane (xy plane) parallel to the substrate with respect to the x axis or the initial alignment direction is illustrated in FIGS. It explains for reference.

도 6은 본 발명의 한 실시예에 따른 액정 표시 장치에서 액정 분자들의 비틀림각 변화를 설명하기 위한 배치도이고, 도 7은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이고, 도 8은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이다. FIG. 6 is a layout view illustrating a change in the twist angle of liquid crystal molecules in a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 7 is horizontal to a substrate and perpendicular to a pixel electrode in the liquid crystal display according to the exemplary embodiment of the present invention. 8 is a graph illustrating a change in twist angle of liquid crystal molecules with respect to a phosphorus line, and FIG. 8 is a graph illustrating a change in twist angle of liquid crystal molecules with respect to a line perpendicular to the substrate in the liquid crystal display according to the exemplary embodiment of the present invention.

도 6에 도시한 바와 같이, 러빙 방향은 벡터

Figure 112005045144715-PAT00001
로, 전기장의 x-y 평면 성분은 벡터
Figure 112005045144715-PAT00002
로, 아래 편광판(12)의 광축은 벡터
Figure 112005045144715-PAT00003
로 나타내었으며, 러빙 방향이 x축과 이루는 각은 ΦR로, 액정 분자의 장축이 x축과 이루는 각을 ΦLC로 나타내었다. 그런데 여기에서 아래 편광판(12)의 광축은 러빙 방향과 일치하므로 아래 편광판(12)의 광축이 x축과 이루는 각 ΦP=ΦR이다.As shown in Figure 6, the rubbing direction is a vector
Figure 112005045144715-PAT00001
Xy plane component of the electric field is a vector
Figure 112005045144715-PAT00002
The optical axis of the lower polarizer 12 is a vector
Figure 112005045144715-PAT00003
The angle formed by the rubbing direction with the x-axis is Φ R, and the angle formed by the long axis of the liquid crystal molecules with the x-axis is represented by Φ LC. By the way, since the optical axis of the lower polarizing plate 12 coincides with the rubbing direction, the angle Φ P = Φ R in which the optical axis of the lower polarizing plate 12 forms the x axis.

전기장의 x-y 평면 성분(

Figure 112005045144715-PAT00004
)의 방향은 경계선(A)으로부터 넓은 영역(WR)의 중앙선(B)에 이르기까지는 양의 x 방향이고, 넓은 영역(WR)의 중앙선(B)으로부터 다음 경계선(D)까지는 음의 x 방향이다. 전기장 성분의 세기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아져 중앙선(B-B) 상에서는 0이 된다.Xy plane component of the electric field (
Figure 112005045144715-PAT00004
) Is the positive x direction from the boundary line A to the center line B of the wide area WR, and is the negative x direction from the center line B of the wide area WR to the next boundary line D. . The intensity of the electric field component is largest on the boundaries A and D and becomes smaller toward the center line BB and becomes zero on the center line BB.

배향 처리에 의한 탄성적 복원력의 크기는 xy 평면상에서는 위치에 관계없이 일정하다. 액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 하므로, 도 7에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 장축 방향이 전기장 성분(

Figure 112005045144715-PAT00005
)에 대하여 거의 평행하고 러빙 방향에 대해서는 큰 각도를 가지지만, 영역(NR, WR)의 중심선(C, B)으로 갈수록 액정 분자의 장축이 러빙 방향에 대하여 이루는 각(│ΦR - ΦLC│)이 작아지고, 중심선(B, C)에서는 액정 분자의 장축과 러빙 방향이 동일해진다. 아래 편광판(20)의 광축은 러빙 방향과 평행하므로, 아래 편광판(20)의 광축과 액정 분자의 장축이 이루는 각도도 이와 동일한 분포를 가지며, 이 값은 빛의 투과율과 밀접한 관련이 있다.The magnitude of the elastic restoring force by the orientation treatment is constant regardless of the position on the xy plane. Since the liquid crystal molecules should be arranged such that these two forces are in equilibrium, as shown in FIG. 7, in the boundary lines A and D, the long axis direction of the liquid crystal molecules is determined by the electric field component (
Figure 112005045144715-PAT00005
Is substantially parallel to the rubbing direction and has a large angle with respect to the rubbing direction, but the angle (│ΦR-ΦLC│) formed by the long axis of the liquid crystal molecules with respect to the rubbing direction It becomes small and in the center line B and C, the long axis of a liquid crystal molecule and a rubbing direction become the same. Since the optical axis of the lower polarizing plate 20 is parallel to the rubbing direction, the angle formed between the optical axis of the lower polarizing plate 20 and the long axis of the liquid crystal molecules also has the same distribution, and this value is closely related to the transmittance of light.

좁은 영역(NR)과 넓은 영역(WR)의 폭의 비를 변화시켜 다양한 형태의 전기장을 만들어 낼 수 있다. 화소 전극(191)을 투명한 물질로 만드는 경우에는 좁은 영 역(NR) 또한 표시 영역으로 사용할 수 있으나, 불투명 전극으로 하는 경우에는 화소 전극(191) 위의 좁은 영역(NR)을 표시 영역으로 사용할 수 없다. By varying the ratio of the width of the narrow area NR to the wide area WR, various types of electric fields can be generated. When the pixel electrode 191 is made of a transparent material, the narrow area NR may also be used as the display area. However, when the pixel electrode 191 is used as the opaque electrode, the narrow area NR on the pixel electrode 191 may be used as the display area. none.

한편, 전기장의 xy 평면 성분(

Figure 112005045144715-PAT00006
)은 아래 배향막(11)으로부터 위 배향막(21)에 이르기까지, 즉 z축을 따라가며 점점 작아지며, 배향에 의한 탄성적 복원력은 배향막(11, 21)의 표면에서 가장 크고, 두 배향막(11, 21) 사이 액정층의 중앙으로 갈수록 점점 작아진다.On the other hand, the xy plane component of the electric field (
Figure 112005045144715-PAT00006
) Becomes smaller from the lower alignment layer 11 to the upper alignment layer 21, i.e., along the z-axis, and the elastic restoring force due to the alignment is largest on the surfaces of the alignment layers 11 and 21, and the two alignment layers 11, 21) becomes smaller toward the center of the liquid crystal layer.

도 8은 z축을 따라가며 액정 분자의 장축 방향이 x축과 이루는 비틀림각을 도시한 도면으로서, 두 배향막 사이의 간격, 즉 셀 간격이 d인 경우이다. 여기에서 가로축은 아래 배향막(11)으로부터의 높이를 뜻하고, 세로축은 비틀림각을 나타낸다.FIG. 8 is a diagram illustrating a torsion angle in which the long axis direction of the liquid crystal molecules is along the x axis along the z axis, in which a gap between two alignment layers, that is, a cell gap is d. Here, the horizontal axis represents the height from the lower alignment layer 11, and the vertical axis represents the twist angle.

도 8에 도시한 바와 같이, 비틀림각은 배향막(11, 21)의 표면에서는 배향력에 의한 힘이 강하기 때문에 크고, 액정층의 중앙으로 갈수록 작아져 전기장의 방향에 가깝게 되는 것을 알 수 있으며, 배향막(11, 21) 바로 위에서는 액정 분자의 장축이 러빙 방향과 동일한 방향으로 배열한다. 여기에서 인접한 액정 분자의 비틀림각의 차이를 비틀림(twist)이라고 하면, 도 11에서 비틀림은 곡선의 기울기에 해당되고, 이는 배향막(11, 21)의 표면에서는 크고 액정층의 중앙으로 갈수록 작아진다.As shown in FIG. 8, the torsion angle is large on the surfaces of the alignment layers 11 and 21 because of the strong force due to the alignment force, and it becomes smaller toward the center of the liquid crystal layer and becomes closer to the direction of the electric field. Immediately above (11, 21), the long axes of the liquid crystal molecules are arranged in the same direction as the rubbing direction. Here, when the difference in the twist angles of adjacent liquid crystal molecules is called twist, the twist in FIG. 11 corresponds to the slope of the curve, which is larger on the surfaces of the alignment layers 11 and 21 and smaller toward the center of the liquid crystal layer.

액정 분자의 경사각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 수직인 면(zx 평면) 위에서 이루는 각의 변화를 도 12, 도 13 및 도 14를 참고로 설명한다. 12, 13 and 14 will be described with reference to the inclination angle of the liquid crystal molecules, that is, the angle formed on the plane (zx plane) perpendicular to the substrate with respect to the x-axis or the initial alignment direction.

도 9는 본 발명의 실시예에 따른 액정 표시 장치에서 액정 분자들의 경사각 변화를 설명하기 위한 도면이고, 도 10은 본 발명의 실시예에 따른 액정 표시 장치에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고, 도 11은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이다. FIG. 9 is a view illustrating a change in the inclination angle of liquid crystal molecules in a liquid crystal display according to an exemplary embodiment of the present invention, and FIG. 10 is a view illustrating the liquid crystal molecules with respect to a line perpendicular to the substrate in the liquid crystal display according to the exemplary embodiment of the present invention. 11 is a graph showing a change in the inclination angle, and FIG. 11 is a graph showing the change in the inclination angle of liquid crystal molecules with respect to a line horizontal to the substrate and perpendicular to the pixel electrode in one embodiment of the present invention.

도 9에서는 편의상 기판(110, 210)만을 도시한 것이며, 도 6에서 도시한 러빙 방향을 나타내는 벡터

Figure 112005045144715-PAT00007
의 zx 평면에 대한 성분을 벡터
Figure 112005045144715-PAT00008
로, 전기장의 zx 평면 성분은 벡터
Figure 112005045144715-PAT00009
로 나타내었으며, 전기장의 zx 평면 성분
Figure 112005045144715-PAT00010
가 x축과 이루는 각은 ??E로, 액정 분자의 장축이 x축과 이루는 경사각을 ??LC로 나타내었다. 그런데, 여기에서 벡터
Figure 112005045144715-PAT00011
은 xy 평면상에 존재하므로(선경사각은 무시)
Figure 112005045144715-PAT00012
는 x 방향이 된다.In FIG. 9, only the substrates 110 and 210 are illustrated for convenience, and a vector representing the rubbing direction illustrated in FIG. 6.
Figure 112005045144715-PAT00007
Vector components for zx plane of
Figure 112005045144715-PAT00008
The zx plane component of the electric field is a vector
Figure 112005045144715-PAT00009
The zx plane component of the electric field
Figure 112005045144715-PAT00010
The angle formed by the x axis is ?? E, and the inclination angle formed by the long axis of the liquid crystal molecules with the x axis is represented by ?? LC. By the way, here the vector
Figure 112005045144715-PAT00011
Is on the xy plane (ignore pretilt)
Figure 112005045144715-PAT00012
Becomes the x direction.

전기장의 zx 평면 성분(

Figure 112005045144715-PAT00013
)의 크기는 아래 기판(110)에서 위 기판(210)으로 갈수록 작아지고, 각도 ??E 또한 아래 기판(110)에서 위 기판(210)으로 갈수록 작아진다.Zx plane component of the electric field (
Figure 112005045144715-PAT00013
) And the size of the lower substrate 110 from the lower substrate 110 toward the upper substrate 210 becomes smaller, and the angle ?? E also decreases from the lower substrate 110 to the upper substrate 210.

앞서 설명한 것처럼 배향 처리에 의한 탄성적 복원력의 크기는 두 기판(10, 11)의 표면에서 가장 크고, 액정층의 중앙으로 갈수록 작아진다.As described above, the magnitude of the elastic restoring force due to the alignment treatment is the largest on the surfaces of the two substrates 10 and 11 and decreases toward the center of the liquid crystal layer.

액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 한다. 도 13에 나타낸 것처럼, 하부 기판(110) 표면에서는 배향력이 강하므로 액정 분자들이 x축과 평행하게 배열하지만, 위로 올라갈수록 전기장에 의한 힘이 상대적으로 커지므로 경사각(??LC)의 크기가 어느 정도 지점까지는 계속해서 증가하다가 다시 감소하여 위 기판(11) 표면에서는 다시 x축과 평행하게 배열한다. 이때, 곡선의 정점은 아래 기판(10)에 가까운 위치에서 나타난다.The liquid crystal molecules must be arranged such that these two forces are in equilibrium. As shown in FIG. 13, since the alignment force is strong on the surface of the lower substrate 110, the liquid crystal molecules are arranged in parallel with the x-axis, but as the upward force increases, the magnitude of the inclination angle ?? It continues to increase to a certain point and then decreases again, and is arranged parallel to the x-axis on the upper substrate 11 surface again. At this time, the peak of the curve appears at a position close to the lower substrate 10.

한편, 전기장의 zx 평면 성분(

Figure 112005045144715-PAT00014
)이 x축에 대하여 이루는 각 ??E는 경계선(A, D) 상에서는 0에 가깝고 중앙선(B-B) 쪽으로 갈수록 커지며, 전기장의 zx 평면 성분(
Figure 112005045144715-PAT00015
)의 크기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아진다.Meanwhile, the zx plane component of the electric field (
Figure 112005045144715-PAT00014
) Is approximately 0 on the boundaries (A, D) and increases toward the centerline (BB) on the x-axis, and the zx plane component (
Figure 112005045144715-PAT00015
) Is the largest on boundaries A and D and decreases toward the center line BB.

배향 처리에 의한 탄성적 복원력의 크기는 x 축 상에서는 위치에 관계없이 일정하다.The magnitude of the elastic restoring force by the orientation treatment is constant regardless of position on the x axis.

따라서, 도 11에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 경사각이 거의 0에 가깝지만 중심선(C, B)으로 갈수록 커져 전기장의 zx 평면 성분(

Figure 112005045144715-PAT00016
)이 x축과 이루는 각(??E)과 유사한 분포를 가진다. 그러나, ??E보다는 완만하게 변화한다.Therefore, as shown in FIG. 11, the inclination angle of the liquid crystal molecules is almost zero at the boundary lines A and D, but increases toward the center lines C and B, thereby increasing the zx plane component of the electric field (
Figure 112005045144715-PAT00016
) Has a distribution similar to the angle (?? E) with the x-axis. However, it changes more slowly than ?? E.

이와 같이 공통 전극 및 화소 전극(131, 191)에 전압이 인가되면 액정 분자들은 비틀림각 및 경사각을 가지며 재배열하는데, 그 비틀림각 및 경사각의 변화로 인하여 빛의 투과율이 변화한다. 경계선(A, D) 상에서는 z축을 따라 볼 때 경사각의 변화는 거의 없지만 비틀림각의 변화는 크다. 반면에, 중앙선(B, C) 상에서는 z축을 따라 볼 때 비틀림각의 변화는 거의 없지만 경사각은 약간 변화한다. 따라서, 경계선(A, D)과 중앙선(B, C) 사이의 영역에서는 비틀림각과 경사각이 모두 변화하는 영역이 된다. 결국, 위치에 따른 투과율 곡선은 전기력선의 형태와 유사한 형태가 된다.As such, when voltage is applied to the common electrode and the pixel electrodes 131 and 191, the liquid crystal molecules are rearranged at a torsion angle and an inclination angle, and the transmittance of light is changed due to a change in the torsion angle and the inclination angle. On the boundary lines A and D, there is little change in the inclination angle when viewed along the z axis, but the change in the torsion angle is large. On the other hand, on the center lines B and C, there is little change in the torsion angle when viewed along the z axis, but the inclination angle is slightly changed. Therefore, in the area between the boundary lines A and D and the center lines B and C, the torsion angle and the inclination angle are both changed. As a result, the transmittance curve according to the position becomes a shape similar to that of the electric field lines.

도 1에 도시한 바와 같이, 화소 전극(191)의 가지 전극(192)에 대응하는 영역에 위치하는 액정 분자(310)는 가지 전극(192)에 대하여 초기 비틀림각(øs)을 가지도록 배향되어 있다. As illustrated in FIG. 1, the liquid crystal molecules 310 positioned in a region corresponding to the branch electrode 192 of the pixel electrode 191 are aligned to have an initial twist angle øs with respect to the branch electrode 192. have.

초기 비틀림각(øs)은 러빙 방향(P)과 가지 전극(192)의 길이 방향(S)이 이루는 각 또는 러빙 방향(P)과 가지 전극(192)이 각으로 정의되며, 휘도 감소를 방지하기 위해 0도보다 크고 10도보다 작거나 같은 것이 바람직하다. The initial torsion angle øs is defined as the angle formed by the rubbing direction P and the longitudinal direction S of the branch electrode 192, or the rubbing direction P and the branch electrode 192 as angles. In order to be greater than 0 degrees and less than or equal to 10 degrees, it is desirable.

이때, 화소 전극(191)의 가지 전극(192)에 대응하는 영역에 위치하는 액정 분자(310)는 전압 인가 시 초기 비틀림각(øs)에 의해 시계 반대 방향으로 회전하는데, 서로 이웃하는 화소 전극(191)의 가지 전극(192)은 서로 다른 방향으로 기울어져 있어 전압 인가 시 시계 방향으로 회전한다. 따라서, 복수의 도메인이 형성되며, 좌우 방향에서의 시인성이 향상되는 동시에 넓은 시야각을 얻을 수 있다.In this case, the liquid crystal molecules 310 positioned in the region corresponding to the branch electrode 192 of the pixel electrode 191 rotate counterclockwise by an initial twist angle øs when a voltage is applied. The branch electrodes 192 of 191 are inclined in different directions to rotate clockwise when voltage is applied. Therefore, a plurality of domains are formed, and the visibility in the left and right directions is improved, and a wide viewing angle can be obtained.

본 발명의 실시예에서는 양의 유전율 이방성을 가지는 액정층(3)에 대해서 설명하였지만, 액정층(3)은 음의 유전율을 가질 수 있다. 이때, 액정 분자는 화소 전극(191)과 공통 전극(131) 사이에서 형성되는 전기장에 대하여 수직하여 배열되므로, 액정 분자의 배향 방향은 화소 전극(191)의 가지 전극(192) 방향에 대하여 거의 수직이며, 이 경우에도 전압 인가시 액정 분자가 회전하는 방향을 결정하기 위해 초기 비틀림각(øs)을 가지는 것이 바람직하다.Although the liquid crystal layer 3 having the positive dielectric anisotropy has been described in the embodiment of the present invention, the liquid crystal layer 3 may have a negative dielectric constant. In this case, since the liquid crystal molecules are arranged perpendicular to the electric field formed between the pixel electrode 191 and the common electrode 131, the alignment direction of the liquid crystal molecules is substantially perpendicular to the direction of the branch electrode 192 of the pixel electrode 191. Also in this case, it is preferable to have an initial twist angle? In order to determine the direction in which the liquid crystal molecules rotate when voltage is applied.

다음은, 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판에 대하여 도 12 내지 도 14를 참조하여 설명하기로 한다.Next, a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention will be described with reference to FIGS. 12 to 14.

도 12 내지 도 14는 본 발명의 다른 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 구조를 도시한 배치도이다.12 to 14 are layout views illustrating a structure of a thin film transistor array panel for a liquid crystal display according to another exemplary embodiment of the present invention.

본 실시예들에 따른 박막 트랜지스터 표시판(100)의 층상 구조는 도 3 내지 도 6과 거의 동일하여 단면도는 생략하기로 한다.Since the layer structure of the thin film transistor array panel 100 according to the present exemplary embodiments is substantially the same as that of FIGS. 3 to 6, cross-sectional views will be omitted.

즉, 게이트 전극(124)을 포함하는 복수의 게이트선(121), 복수의 공통 전극(131) 및 공통 전극(131)을 연결하는 복수의 공통 전극선(125)이 기판(110) 위에 형성되어 있고, 그 위에 게이트 절연막(140), 복수의 섬형 반도체(154) 및 복수의 선형 저항성 접촉 부재(163, 165)가 차례로 형성되어 있다. 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 복수의 드레인 전극(175)이 저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에 형성되어 있고, 보호막(180)이 그 위에 형성되어 있으며, 보호막(180) 및 게이트 절연막(140)에는 복수의 접촉 구멍(181, 182, 185)이 형성되어 있다. 보호막(180) 위에는 복수의 화소 전극(190) 및 복수의 접촉 보조 부재(81, 82)가 형성되어 있다.That is, the plurality of gate lines 121 including the gate electrode 124, the plurality of common electrodes 131, and the plurality of common electrode lines 125 connecting the common electrodes 131 are formed on the substrate 110. The gate insulating film 140, the plurality of island-like semiconductors 154, and the plurality of linear ohmic contacts 163 and 165 are sequentially formed thereon. A plurality of data lines 171 and a plurality of drain electrodes 175 including the source electrode 173 are formed on the ohmic contacts 163 and 165 and the gate insulating layer 140, and the passivation layer 180 is disposed thereon. A plurality of contact holes 181, 182, and 185 are formed in the passivation layer 180 and the gate insulating layer 140. A plurality of pixel electrodes 190 and a plurality of contact assistants 81 and 82 are formed on the passivation layer 180.

하지만, 도 1 내지 도 3과 달리, 도 12내지 도 14에서 보는 바와 같이 본 실시예에 따른 박막 트랜지스터 표시판에서 화소 전극(191)은 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 이때, 제1 및 제2 부화소 전극(191a, 191b)은 데이터선(171)을 중심으로 양쪽에 배치되어 있으며, 가지 전극(192a, 192b)과 연결부(193a, 193b)를 포함한다. 제1 및 제2 부화소 전극(191a, 191b)의 가지 전극(192a, 192b)은 게이트선 또는 수평 방향에 대하여 임의의 각으로 기울어져 있는데, 데이터선(171)을 중심으로 대칭 구조를 가진다.However, unlike FIGS. 1 to 3, as illustrated in FIGS. 12 to 14, in the thin film transistor array panel according to the present exemplary embodiment, the pixel electrodes 191 are separated from each other, and the first and second subpixel electrodes 191a and 191b are separated from each other. ). In this case, the first and second subpixel electrodes 191a and 191b are disposed at both sides of the data line 171, and include branch electrodes 192a and 192b and connection parts 193a and 193b. The branch electrodes 192a and 192b of the first and second subpixel electrodes 191a and 191b are inclined at an angle with respect to the gate line or the horizontal direction, and have a symmetrical structure with respect to the data line 171.

드레인 전극(175) 및 소스 전극(173) 또한 데이터선(171)을 중심으로 양쪽에 배치되어 있는 제1 및 제2 드레인 전극(175a, 175b)과 제1 및 제2 소스 전극(173a, 173b)을 포함한다.The drain electrode 175 and the source electrode 173 also have first and second drain electrodes 175a and 175b and first and second source electrodes 173a and 173b disposed on both sides of the data line 171. It includes.

이와 같은 구조에서는 공통 전극(131)과 제1 및 제2 부화소 전극(191a, 191b) 중 하나와 단락되더라도 나머지 다른 부화소 전극에는 정상적으로 데이터 신호가 전달되므로 단락이 발생한 화소는 반 정도의 투과율을 가지게 된다. 따라서, 화소가 완전히 어둡게 표시되는 오프 화소 불량(off pixel defect)을 방지할 수 있다. In such a structure, even if shorted with one of the common electrode 131 and one of the first and second subpixel electrodes 191a and 191b, the data signal is normally transmitted to the other subpixel electrodes, so that a pixel having a short circuit has a half transmittance. Have. Thus, it is possible to prevent off pixel defects in which the pixels appear completely dark.

또한, 하나의 화소 전극(191)은 서로 다른 방향으로 뻗은 두 가지 전극(192a, 192b)을 가지므로 하나의 화소는 액정 분자가 서로 다른 방향으로 배열되는 두 도메인을 가지게 된다. 따라서, 본 실시예의 구조는 앞의 실시예에서와 같이 시인성과 시야각을 향상시킬 수 있는 동시에 대형의 액정 표시 장치에 적합하다.In addition, since one pixel electrode 191 has two electrodes 192a and 192b extending in different directions, one pixel has two domains in which liquid crystal molecules are arranged in different directions. Therefore, the structure of this embodiment can improve visibility and viewing angle as in the previous embodiment, and is suitable for large liquid crystal display devices.

이때, 도 12 및 도 13에서와 같은 실시예에서는 세로 방향으로 이웃하는 화소 전극(191)의 가지 전극(192a, 192b)은 서로 평행하게 배열되어 있다. 도 12에서와 같은 구조에서는 화소행 방향으로는 투과율을 감소시키는 부분이 발생하지 않으나, 화소열 방향으로는 서로 이웃하는 화소 전극(191)의 가지 전극(192a, 192b) 의 간격이 넓어 투과율을 감소시키는 부분이 발생한다. 이러한 문제점을 해결하기 위해 게이트선(121)을 꺾어 가지 전극(192a, 192b)과 평행하게 배치할 수 있다. 즉, 이와 같이 게이트선(121)을 꺾음으로써 화소열 방향으로 화소 전극(191)의 가지 전극(192a, 192b) 수를 극대화하여 화소의 투과율을 향상시킬 수 있다. 이때, 게이트선(121)은 2% 범위 이내에서 증가하므로 게이트 신호에 대한 지연은 문제점으로 나타나지 않는다.12 and 13, the branch electrodes 192a and 192b of the pixel electrodes 191 neighboring each other in the vertical direction are arranged in parallel to each other. In the structure as shown in FIG. 12, the portion of reducing transmittance does not occur in the pixel row direction, but the distance between the branch electrodes 192a and 192b of the pixel electrodes 191 adjacent to each other in the pixel column direction decreases the transmittance. To make it happen. In order to solve this problem, the gate line 121 may be disposed in parallel with the branch electrodes 192a and 192b. That is, by bending the gate line 121 as described above, the number of branch electrodes 192a and 192b of the pixel electrode 191 may be maximized in the pixel column direction to improve the transmittance of the pixel. At this time, since the gate line 121 increases within the range of 2%, the delay with respect to the gate signal does not appear as a problem.

한편, 도 14에서 보는 바와 같이, 화소열 방향으로도 가지 전극(192a, 192b)을 서로 다른 방향으로 배치함으로써 시인성을 극대화할 수 있다.On the other hand, as shown in FIG. 14, the branch electrodes 192a and 192b may be disposed in different directions in the pixel column direction to maximize visibility.

본 발명에 따른 박막 트랜지스터 표시판은 IPS 모드 및 FFS 모드의 액정 표시 장치에서 오프 화소 불량을 방지할 수 있다.The thin film transistor array panel according to the present invention can prevent off pixel defects in the liquid crystal display of the IPS mode and the FFS mode.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Accordingly, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concept of the present invention as defined in the following claims also fall within the scope of the present invention.

Claims (10)

기판,Board, 상기 기판 위에 형성되어 있는 복수의 게이트선,A plurality of gate lines formed on the substrate, 상기 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극,A plurality of common electrodes formed on the substrate and made of a transparent conductor, 상기 게이트선과 교차하는 데이터선,A data line intersecting the gate line, 상기 게이트선 및 상기 데이터선과 연결되어 있는 박막 트랜지스터,A thin film transistor connected to the gate line and the data line, 상기 박막 트랜지스터와 연결되어 있으며, 상기 공통 전극과 중첩하고 복수의 가지 전극과 상기 가지 전극을 연결하는 연결부를 포함하는 복수의 화소 전극A plurality of pixel electrodes connected to the thin film transistor and including a plurality of branch electrodes overlapping the common electrode and connecting a plurality of branch electrodes and the branch electrodes; 을 포함하고, Including, 서로 이웃하는 상기 화소 전극의 상기 가지 전극은 다른 방향으로 배열되어 있는 박막 트랜지스터 표시판. The thin film transistor array panel of which the branch electrodes of the pixel electrodes adjacent to each other are arranged in different directions. 제1항에서,In claim 1, 상기 가지 전극은 상기 게이트선 또는 상기 데이터선에 대하여 임의의 각으로 기울어진 박막 트랜지스터 표시판.And the branch electrode is inclined at an angle with respect to the gate line or the data line. 제2항에서,In claim 2, 상기 가지 전극은 상기 데이터선을 중심으로 대칭 구조를 가지는 박막 트랜 지스터 표시판.The branch electrode has a symmetrical structure with respect to the data line. 제3항에서,In claim 3, 상기 가지 전극은 가로 및 세로 방향에 대하여 모두 서로 다른 방향으로 기울어진 박막 트랜지스터 표시판.The branch electrode is inclined in different directions in both the horizontal and vertical directions. 제3항에서,In claim 3, 상기 화소 전극은 서로 분리되어 있는 제1 부화소 전극과 제2 부화소 전극으로 이루어진 박막 트랜지스터 표시판.The pixel electrode includes a first subpixel electrode and a second subpixel electrode separated from each other. 제5항에서,In claim 5, 상기 제1 및 제2 부화소 전극은 상기 데이터선을 중심으로 양쪽에 배치되어 있는 박막 트랜지스터 표시판.The first and second subpixel electrodes are disposed on both sides of the data line. 제6항에서,In claim 6, 상기 박막 트랜지스터의 드레인 전극은 상기 제1 및 제2 부화소 전극에 각각 연결되어 있는 제1 및 제2 드레인 전극을 포함하는 박막 트랜지스터 표시판.The drain electrode of the thin film transistor includes first and second drain electrodes connected to the first and second subpixel electrodes, respectively. 제7항에서,In claim 7, 세로 방향으로 배치되어 있는 상기 가지 전극은 서로 평행한 박막 트랜지스 터 표시판. The thin film transistor array panel in which the branch electrodes arranged in the vertical direction are parallel to each other. 제8항에서,In claim 8, 상기 게이트선은 상기 가지 전극과 평행한 부분으로 이루어져 꺾여 있는 박막 트랜지스터 표시판.And the gate line is bent in a portion parallel to the branch electrode. 제7항에서,In claim 7, 세로 방향으로 배치되어 있는 상기 가지 전극은 서로 다른 방향으로 기울어진 박막 트랜지스터 표시판. The thin film transistor array panel in which the branch electrodes arranged in a vertical direction are inclined in different directions.
KR1020050075221A 2005-08-17 2005-08-17 Thin film transistor array panel KR20070020868A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050075221A KR20070020868A (en) 2005-08-17 2005-08-17 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050075221A KR20070020868A (en) 2005-08-17 2005-08-17 Thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20070020868A true KR20070020868A (en) 2007-02-22

Family

ID=43653109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050075221A KR20070020868A (en) 2005-08-17 2005-08-17 Thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20070020868A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130071928A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device
US8730422B2 (en) 2012-05-23 2014-05-20 Samsung Display Co., Ltd. Liquid crystal display
US9496286B2 (en) 2012-10-05 2016-11-15 Samsung Display Co., Ltd. Display substrate with a common electrode and liquid crystal display panel having the same
US11333937B2 (en) 2010-11-24 2022-05-17 Samsung Display Co., Ltd. Display substrate, display panel and display device
WO2022198578A1 (en) * 2021-03-25 2022-09-29 京东方科技集团股份有限公司 Pixel unit, array substrate, and display panel
WO2022226804A1 (en) * 2021-04-27 2022-11-03 京东方科技集团股份有限公司 Display substrate, liquid crystal display panel, and display device
US11971620B2 (en) 2021-01-13 2024-04-30 Wuhan Boe Optoelectronics Technology Co., Ltd. Display panel and electronic device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11333937B2 (en) 2010-11-24 2022-05-17 Samsung Display Co., Ltd. Display substrate, display panel and display device
KR20130071928A (en) * 2011-12-21 2013-07-01 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device
US8730422B2 (en) 2012-05-23 2014-05-20 Samsung Display Co., Ltd. Liquid crystal display
US9496286B2 (en) 2012-10-05 2016-11-15 Samsung Display Co., Ltd. Display substrate with a common electrode and liquid crystal display panel having the same
US10203576B2 (en) 2012-10-05 2019-02-12 Samsung Display Co., Ltd. Display substrate with a common electrode and liquid crystal display panel having the same
US11971620B2 (en) 2021-01-13 2024-04-30 Wuhan Boe Optoelectronics Technology Co., Ltd. Display panel and electronic device
WO2022198578A1 (en) * 2021-03-25 2022-09-29 京东方科技集团股份有限公司 Pixel unit, array substrate, and display panel
WO2022226804A1 (en) * 2021-04-27 2022-11-03 京东方科技集团股份有限公司 Display substrate, liquid crystal display panel, and display device
CN116324606A (en) * 2021-04-27 2023-06-23 京东方科技集团股份有限公司 Display substrate, liquid crystal display panel and display device

Similar Documents

Publication Publication Date Title
KR101240644B1 (en) Thin film transistor array panel
US7777823B2 (en) Thin film transistor array panel
US20100066933A1 (en) Display plate and liquid crystal display device having the same
JP4336645B2 (en) Multi-domain liquid crystal display device and thin film transistor substrate thereof
US20080079883A1 (en) Liquid crystal display
KR101201969B1 (en) Liquid crystal display
KR20050053098A (en) In-plane switching mode liquid crystal display device and method for fabricating the same
KR20070020868A (en) Thin film transistor array panel
US7760282B2 (en) Liquid crystal display
US7705941B2 (en) Liquid crystal display
KR101535810B1 (en) Liquid crystal display
KR20100065876A (en) Liquid crystal device and method for manufacturing the same
KR20070112955A (en) Liquid crystal display
US7116388B2 (en) Liquid crystal display panel having inter-digital electrodes
KR20080051536A (en) Liquid crystal display
KR101197047B1 (en) Thin film transistor array panel and liquid crystal display
KR20070087293A (en) Thin film transistor array panel and liquid crystal display including the panel
KR20070014283A (en) Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same
KR20060131018A (en) Thin film transistor array panel, manufacturing method thereof, and liquid crystal display including the same
KR20070025443A (en) Thin film transistor array panel
KR101272329B1 (en) Liquid crystal display
KR20080036367A (en) Display panel
KR20070117073A (en) Liquid crystal display
KR20070087294A (en) Thin film transistor array panel for a display apparatus
KR20060083096A (en) Thin film transistor array panel

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination