KR20070017584A - Mems array, manufacturing method thereof, and mems device manufacturing method based on the same - Google Patents
Mems array, manufacturing method thereof, and mems device manufacturing method based on the same Download PDFInfo
- Publication number
- KR20070017584A KR20070017584A KR1020077001881A KR20077001881A KR20070017584A KR 20070017584 A KR20070017584 A KR 20070017584A KR 1020077001881 A KR1020077001881 A KR 1020077001881A KR 20077001881 A KR20077001881 A KR 20077001881A KR 20070017584 A KR20070017584 A KR 20070017584A
- Authority
- KR
- South Korea
- Prior art keywords
- switch
- circuit elements
- mems array
- mems
- wiring layer
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 66
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 5
- 230000008569 process Effects 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 16
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/04—Networks or arrays of similar microstructural devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Micromachines (AREA)
Abstract
예컨대 저항(10), 콘덴서(20), 코일(30)과 같은 복수의 소자 및 각 소자를 접속하는 스위치(41 내지 44)를 기판(S)상에 집적하여, 각 소자를 임의로 결선 가능하게 하여 MEMS 어레이를 형성한다. 스위치(41 내지 44)는 트랜지스터 스위치 또는 기계적인 스위치를 사용할 수 있다. 이 MEMS 어레이의 스위치(41 내지 44)의 온 오프를 배선의 온/오프로 대체하여 MEMS 디바이스를 제조할 수 있다.For example, a plurality of elements such as the resistor 10, the condenser 20, the coil 30, and the switches 41 to 44 connecting the respective elements are integrated on the substrate S, so that each element can be arbitrarily connected. Form a MEMS array. The switches 41 to 44 may use transistor switches or mechanical switches. The on / off of the switches 41 to 44 of the MEMS array can be replaced with the on / off of the wiring to manufacture the MEMS device.
Description
도 1은 MEMS 어레이의 제 1 실시예의 단면을 도시한 단면도, 1 is a cross-sectional view showing a cross section of a first embodiment of a MEMS array;
도 2는 MEMS 어레이의 제 1 실시예의 외관을 도시한 도면, 2 shows the appearance of a first embodiment of a MEMS array;
도 3은 MEMS 어레이의 제 1 실시예의 등가 회로를 도시한 도면, 3 shows an equivalent circuit of a first embodiment of a MEMS array,
도 4는 도 1의 A-A 단면도로서, MEMS 어레이의 제 1 실시예의 스위치의 소스 드레인의 배치를 도시한 평면도,4 is a sectional view taken along line A-A in FIG. 1, showing a layout of a source drain of a switch of a first embodiment of a MEMS array;
도 5는 도 1의 B-B 단면도로서, MEMS 어레이의 제 1 실시예의 M1층의 배선을 도시한 평면도, 5 is a cross-sectional view taken along line B-B in FIG. 1, showing a wiring of the M1 layer of the first embodiment of the MEMS array;
도 6은 도 1의 C-C 단면도로서, MEMS 어레이의 제 1 실시예의 M3층의 배선을 도시한 평면도, FIG. 6 is a cross-sectional view taken along line C-C in FIG. 1, showing a wiring of the M3 layer of the first embodiment of the MEMS array; FIG.
도 7은 MEMS 어레이의 제 1 실시예의 스위치의 온/오프 예를 도시한 도면, 7 shows an example of on / off of the switch of the first embodiment of the MEMS array;
도 8은 MEMS 어레이를 이용하여 제조된 정적 회로인 MEMS 디바이스의 예를 도시한 도면, 8 shows an example of a MEMS device which is a static circuit manufactured using the MEMS array;
도 9는 MEMS 어레이를 이용하여 제조된 동적 회로인 MEMS 디바이스의 예를 도시한 도면, 9 shows an example of a MEMS device which is a dynamic circuit manufactured using the MEMS array;
도 10은 MEMS 어레이의 제 2 실시예를 도시한 도면, 10 shows a second embodiment of a MEMS array;
도 11은 MEMS 어레이의 제 2 실시예의 제조 공정(a)으로서, LSI부까지의 제조 공정을 도시한 도면, FIG. 11 is a manufacturing process (a) of the second embodiment of a MEMS array, showing the manufacturing process up to the LSI section; FIG.
도 12는 MEMS 어레이의 제 2 실시예의 제조 공정(b)으로서, 절연막 성막 공정을 도시한 도면, FIG. 12 is a manufacturing step (b) of the second embodiment of the MEMS array, showing an insulating film forming step;
도 13은 MEMS 어레이의 제 2 실시예의 제조 공정(c)으로서, 콘덴서 하부 전극 및 비아 형성전의 공정을 도시한 도면, FIG. 13 is a manufacturing step (c) of the second embodiment of the MEMS array, showing a step before forming a capacitor lower electrode and a via;
도 14는 MEMS 어레이의 제 2 실시예의 제조 공정(d)으로서, 콘덴서 하부 전극 및 비아 형성 공정을 도시한 도면, Fig. 14 is a view showing the manufacturing process (d) of the second embodiment of the MEMS array, showing the capacitor lower electrode and via forming process;
도 15는 MEMS 어레이의 제 2 실시예의 제조 공정(e)으로서, 절연막 성막 공정을 도시한 도면, FIG. 15 is a manufacturing step (e) of the second embodiment of the MEMS array, showing an insulating film deposition step; FIG.
도 16은 MEMS 어레이의 제 2 실시예의 제조 공정(f)으로서, 비아 형성전의 단계를 도시한 도면, 16 shows manufacturing step (f) of the second embodiment of a MEMS array, showing the steps before via formation;
도 17은 MEMS 어레이의 제 2 실시예의 제조 공정(g)으로서, 비아 형성 공정을 도시한 도면, FIG. 17 is a manufacturing step (g) of the second embodiment of the MEMS array, showing a via forming step; FIG.
도 18은 MEMS 어레이의 제 2 실시예의 제조 공정(h)으로서, 콘덴서와 상부 전극과 코일 형성전의 공정을 도시한 도면,FIG. 18 is a manufacturing process (h) of a second embodiment of a MEMS array, showing a process before forming a capacitor, an upper electrode, and a coil;
도 19는 MEMS 어레이의 제 2 실시예의 제조 공정(i)으로서, 콘덴서와 상부 전극과 코일의 형성 공정을 도시한 도면, FIG. 19 is a manufacturing process (i) of the second embodiment of the MEMS array, showing a process of forming a capacitor, an upper electrode, and a coil;
도 20은 MEMS 어레이의 제 2 실시예의 제조 공정(j)으로서, 절연막 성막 공정을 도시한 도면, 20 is a manufacturing step (j) of the second embodiment of the MEMS array, showing an insulating film forming step;
도 21은 MEMS 어레이의 제 2 실시예의 제조 공정(k)으로서, 비아의 형성전의 단계를 도시한 도면, FIG. 21 is a manufacturing process k of a second embodiment of a MEMS array, showing the steps before formation of vias;
도 22는 MEMS 어레이의 제 2 실시예의 제조 공정(l)으로서, 비아의 형성 공정을 도시한 도면, FIG. 22 is a manufacturing process (l) of the second embodiment of the MEMS array, showing a process for forming vias;
도 23은 MEMS 어레이의 제 2 실시예의 제조 공정(m)으로서, 절연막 성막 공정을 도시한 도면, FIG. 23 is a manufacturing step (m) of the second embodiment of the MEMS array, showing an insulating film forming step;
도 24는 MEMS 어레이의 제 2 실시예의 제조 공정(n)으로서, 각 소자의 입출력부와 스위치 구동용 전극의 형성전 공정을 도시한 도면, 24 is a manufacturing step (n) of the second embodiment of the MEMS array, showing a step before forming the input / output unit and the switch driving electrode of each element;
도 25는 MEMS 어레이의 제 2 실시예의 제조 공정(o)으로서, 각 소자의 입출력부와 스위치 구동용 전극의 형성 공정을 도시한 도면,Fig. 25 is a manufacturing step (o) of the second embodiment of the MEMS array, showing the steps of forming the input / output unit and the switch driving electrode of each element;
도 26은 MEMS 어레이의 제 2 실시예의 제조 공정(p)으로서, Cu 캡층의 형성 공정을 도시한 도면, Fig. 26 is a manufacturing step (p) of the second embodiment of the MEMS array, showing the step of forming the Cu cap layer;
도 27은 MEMS 어레이의 제 2 실시예의 제조 공정(q)으로서, 저항용 박막의 성형전 공정을 도시한 도면, 27 is a manufacturing step (q) of the second embodiment of the MEMS array, showing the pre-molding process of the thin film for resistance;
도 28은 MEMS 어레이의 제 2 실시예의 제조 공정(r)으로서, 저항용 박막의 성막 공정을 도시한 도면, 28 is a manufacturing step (r) of the second embodiment of the MEMS array, showing the film forming process of the resistance thin film;
도 29는 MEMS 어레이의 제 2 실시예의 제조 공정(s)으로서, 저항 소자의 형성 공정을 도시한 도면, FIG. 29 is a manufacturing step (s) of the second embodiment of the MEMS array, showing a step of forming a resistance element; FIG.
도 30은 MEMS 어레이의 제 2 실시예의 제조 공정(t)으로서, 패시베이션 성막 공정을 도시한 도면, 30 is a view showing the passivation film formation process as a manufacturing process t of the second embodiment of the MEMS array;
도 31은 MEMS 어레이의 제 2 실시예의 제조 공정(u)으로서, 스위치 상부용 에칭 공정을 도시한 도면,31 is a manufacturing step (u) of the second embodiment of the MEMS array, showing the etching process for the upper part of the switch;
도 32는 MEMS 어레이의 제 2 실시예의 제조 공정(v)으로서, 스위치 도통부 에칭 공정을 도시한 도면,Fig. 32 is a view showing the switch conducting portion etching process as the manufacturing process (v) of the second embodiment of the MEMS array;
도 33은 MEMS 어레이의 제 2 실시예의 제조 공정(w)으로서, 스위치 형성 공정을 도시한 도면,33 is a manufacturing step (w) of the second embodiment of the MEMS array, showing the switch forming step;
도 34는 MEMS 어레이의 제 2 실시예의 제조 공정(x)으로서, 스위치 상부 릴리스 공정을 도시한 도면, Fig. 34 is a manufacturing process (x) of the second embodiment of the MEMS array, showing the switch upper release process;
도 35는 MEMS 어레이의 제 2 실시예의 제조 공정(y)으로서, 스위치 상부 릴리스 공정을 도시한 도면, 35 is a manufacturing process (y) of the second embodiment of the MEMS array, showing the switch upper release process;
도 36은 MEMS 어레이의 제 2 실시예에 사용되는 정전 스위치의 다른 예를 도시한 도면.36 shows another example of the electrostatic switch used in the second embodiment of the MEMS array.
본 발명은 MEMS(Micro Electro-Mechanical System)을 이용하는 기술에 관한 것으로, 특히 복수의 회로 소자와 스위치를 구비하는 마이크로머신(micromachine) 내지 MEMS 어레이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique using a micro electro-mechanical system (MEMS), and more particularly to a micromachine to a MEMS array having a plurality of circuit elements and switches.
MEMS는 전자 회로뿐만 아니라 센서나 액추에이터와 같은 다른 요소를 Si 등의 기판상에 집적화하여 고도한 기능을 갖게 하는 것으로, 큰 발전이 기대되고 있다. 종래, MEMS 디바이스를 제조하는 기술로는, (1) MEMS의 기술을 이용하여 제조된 센서 등의 개별 소자를 기판상에 설치하여 제조하는 것, 또한 (2) 전용의 MEMS 회로로서 개별적으로 제조하는 것 등이 알려져 있다. MEMS is expected to develop not only electronic circuits but also other elements such as sensors and actuators on a substrate such as Si to have a high level of functionality. Conventionally, as a technique for manufacturing a MEMS device, (1) manufacturing by installing an individual element such as a sensor manufactured using the technique of MEMS on a substrate, and (2) separately manufacturing as a dedicated MEMS circuit. Things are known.
그러나, 상기 (1)의 경우는, 개별 소자의 제조에 MEMS를 이용하고는 있어도, 실장할 때의 제약으로부터 대폭적인 소형화가 어렵고, 소자 성능의 한계와 실장 면적의 삭감에 한계가 있으며, 또한 배선 지연의 문제도 있다. 또한, 상기 (2)의 경우는, 전용품이기 때문에, (1)과 비교하여 개발 시간의 증대나 개발 비용의 증가를 회피할 수 없다.However, in the case of (1), even if MEMS is used to manufacture individual devices, it is difficult to greatly reduce the size due to the limitations in mounting, and there is a limit in device performance and reduction in mounting area, and further wiring. There is also the problem of delay. In addition, in the case of (2), since it is a dedicated product, an increase in development time and an increase in development cost cannot be avoided as compared with (1).
본 발명은 이러한 문제점을 감안하여 소형화가 가능한 동시에, 개발 시간이나 개발 비용을 삭감할 수 있는 프로그래밍가능한 MEMS 어레이를 제공하고, 또한 이것을 이용하여 MEMS 디바이스를 제조하는 방법을 제공하는 것을 목적으로 한다.It is an object of the present invention to provide a programmable MEMS array which can be miniaturized and can reduce development time and development costs in view of such a problem, and also provides a method of manufacturing a MEMS device using the same.
본 발명은, 상기 과제를 해결하기 위하여, 복수의 소자 및 각 소자를 접속하는 스위치를 기판상에 배치하여 각 소자를 임의로 배선가능하게 한 MEMS 어레이를 제공하는 것이다.SUMMARY OF THE INVENTION In order to solve the above problems, the present invention provides a MEMS array in which a plurality of elements and switches for connecting the elements are arranged on a substrate, and each element can be arbitrarily wired.
또한, 본 발명의 MEMS 어레이는, 적어도 그 1층에 복수의 소자를 설치하고, 다른 층에 스위치를 설치하여 제조된다. 본 발명의 MEMS 어레이의 스위치는 트랜지스터로 구성해도 무방하고, 기계적 스위치로 구성해도 무방하다.Moreover, the MEMS array of this invention is manufactured by providing a some element in at least one layer, and providing a switch in another layer. The switch of the MEMS array of the present invention may be constituted by a transistor or may be constituted by a mechanical switch.
본 발명에 따르면, 스위치의 온/오프를 선택하기만 함으로써, 소망하는 회로를 구성할 수 있고, 다양한 수요에 따를 수 있다. According to the present invention, by simply selecting the on / off of the switch, the desired circuit can be configured, and it can meet various demands.
또한, 본 발명에 따르면, MEMS 어레이에 기초하여 MEMS 디바이스를 제조할 수 있다. 즉, MEMS 어레이의 각 스위치의 접속 상태를 결정하여 소망하는 회로를 구성하고, 그 후 스위치의 접속 상태에 따라 배선을 실행하는 단계를 채용하여 MEMS 디바이스를 제조한다.In addition, according to the present invention, a MEMS device can be manufactured based on a MEMS array. In other words, the MEMS device is manufactured by determining the connection state of each switch of the MEMS array to form a desired circuit, and then executing the wiring in accordance with the connection state of the switch.
이와 같이 하면, 스위치의 접속 상태를 유지하기 위한 전력을 삭감할 수 있는 MEMS 디바이스를 양산할 수 있다.By doing in this way, the MEMS device which can reduce the electric power for maintaining the connection state of a switch can be mass-produced.
본 발명을 첨부한 도면을 참조하면서, 이하에 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, it demonstrates, referring an accompanying drawing for this invention.
(제 1 실시예)(First embodiment)
도 1 내지 도 6을 참조하여, 본 발명의 제 1 실시예에 있어서의 임의의 결선 가능한 프로그래밍가능한 MEMS 어레이에 대하여 설명한다.1 to 6, any wiring programmable MEMS array in the first embodiment of the present invention will be described.
도 1은 본 예의 임의로 결선가능한 MEMS 어레이의 부분 단면도이고, 도 2에 본 발명의 MEMS 어레이의 전체 개략도를 도시한다. 도 3은 도 1에 단면이 표시된 본 예의 등가 회로를 도시한 도면이다.1 is a partial cross-sectional view of a randomly connectable MEMS array of the present example, and FIG. 2 shows an overall schematic of the MEMS array of the present invention. FIG. 3 is a diagram showing an equivalent circuit of this example in which a cross section is shown in FIG. 1.
도 2의 MEMS 어레이의 전체 개략도에 보이는 바와 같이, 본 발명의 임의로 결선 가능한 MEMS 어레이는, 반도체 웨이퍼 프로세스를 이용하여, 예컨대 10mm2의 Si 칩상에 약 30만개의 임의 결선가능한 회로 요소를 집적한 것으로, 도 3에 도시한 바와 같이, 본 예에서는, 10㎛ 평방의 영역(T)에, 3개의 LCR 회로가 배치되어 1회로가 형성되어 있다.As shown in the overall schematic diagram of the MEMS array of FIG. 2, the arbitrarily connectable MEMS array of the present invention is a semiconductor wafer process that integrates about 300,000 arbitrary connectable circuit elements on a 10 mm 2 Si chip, for example. 3, in this example, three LCR circuits are arranged in the region T of 10 mu m square, and one circuit is formed.
도 1에 도시한 단면도는 도 3에 도시한 등가 회로의 굵은 선으로 나타낸 LCR 회로의 단면이다.1 is a cross-sectional view of the LCR circuit shown by the thick line of the equivalent circuit shown in FIG.
도 1에 도시한 바와 같이, 본 예의 MEMS 어레이는, 기판(S)에 트랜지스터(41 내지 44)의 소스 드레인 영역이 형성되고, 그 위에 배선층(M0 내지 M4)이 형성되며, 그 상에 패시베이션층(P)이 설치되는 것이다. 그리고 LCR 회로는, 배선층(M0 내지 M1)에 형성된 저항(10), 콘덴서(20), 코일(30) 및 그 비아 배선이 기판(S)에 형성된 4개의 트랜지스터(FET)로 이루어지는 스위치(41 내지 44)로 직렬로 결선 가능하게 구성되어 있다.As shown in FIG. 1, in the MEMS array of this example, source drain regions of the
또한, 도 1에 있어서는, 스위치(41) 등을 구성하는 트랜지스터를 구동하기 위한 배선은 생략되어 있다.In addition, in FIG. 1, the wiring for driving the transistor which comprises the
본 예에서는 LCR 각각 3개가 인접하는 소자끼리로 스위치(41 내지 44)를 포함하는 다수의 스위치에 의해 결선 가능하고, 최하부에는 각 소자를 바이패스할 수 있도록 각 소자에 병렬로 배치되는 스위치(45)가 설치되고, 각 소자의 임의의 조합이 가능하게 되어 있다. In the present example, three LCRs can be connected by a plurality of
즉, 본 예의 LCR 회로로 구성되는 MEMS 어레이는, 복수의 저항, 콘덴서 및 코일을 평면적(2차원)으로 규칙적으로 나열하고, 각 소자 사이는 스위치를 거쳐서 임의로 결선가능한 것이다.That is, in the MEMS array composed of the LCR circuit of the present example, a plurality of resistors, capacitors, and coils are regularly arranged in a plane (two dimensions), and each element can be arbitrarily connected through a switch.
도 4에는, 도 1의 A-A선으로 절단한 기판(S)의 상면도를 도시하고, 도 5에는 B-B선으로 절단한 배선층(M1)의 평면도를 도시하고, 도 6에는 C-C선으로 절단한 배선층(M3)의 평면도를 도시한다.4 shows a top view of the substrate S cut by the AA line in FIG. 1, FIG. 5 shows a plan view of the wiring layer M1 cut by the BB line, and FIG. 6 shows a wiring layer cut by the CC line. The top view of M3 is shown.
도 4에, 기판(S)에 설치되는 스위치를 구성하는 트랜지스터의 소스 드레인의 배치의 개략을 도시한다. 스위치(41 내지 44)에 대응하는 소스 드레인의 배치가 동일한 번호로 도시되어 있다.4, the outline of the arrangement of the source and drain of the transistors constituting the switch provided in the substrate S is shown. The arrangement of the source drain corresponding to the
배선층(M0)은 트랜지스터의 게이트 전극이 형성되고, 또한 소스 드레인으로의 배선의 일부가 형성된 배선층이다. 배선(비아)은 스위치(41)에 대한 저항(10)으로의 배선(12)과 콘덴서(20)의 상부 전극(21)으로의 배선(23), 스위치(42)에 대한 콘덴서(20)의 하부 전극(22)으로의 배선(24)과 코일(30)에 대한 배선(31, 32) 및 스위치(43, 44)에 대한 배선(51, 52)이 형성되어 있다. The wiring layer M0 is a wiring layer in which the gate electrode of the transistor is formed and a part of the wiring to the source drain is formed. The wiring via is connected to the
배선층(M1)은 도 5에 도시되고, 저항(10)의 한쪽의 배선(12)부, 콘덴서(20)의 상부 전극(21)으로의 배선(23) 및 하부 전극(22)으로의 배선(24), 코일(30)의 배선(31, 32), 스위치(43, 44)의 배선(51, 52)이 배치되어 있다. 배선(12, 23, 24, 31, 32)은 병렬 접속하기 위한 스위치로 연결되는 배선도 겸한다. The wiring layer M1 is shown in FIG. 5, and the
배선층(M2)은 다른 배선층과 마찬가지로 각 소자와 스위치의 배선의 일부가 형성된 배선층이다. 배선으로는, 배선층(M0)과 동일하기 때문에, 설명은 생략한다.The wiring layer M2 is a wiring layer in which a part of the wiring of each element and the switch is formed like other wiring layers. As wiring, since it is the same as wiring layer M0, description is abbreviate | omitted.
배선층(M3)은, 도 6에 도시되고, 저항(10)의 배선부(11, 12), 콘덴서(20)의 상부 전극으로의 배선(23), 콘덴서(20)의 하부 전극(22), 코일(30) 및 스위치(43, 44)로의 배선부(51, 52)가 배치되어 있다. 배선(11, 51)은 병렬 접속의 배선을 겸한다. 하단의 배선(참조부호 없음)은 우회용 배선이다. The wiring layer M3 is shown in FIG. 6, the
배선층(M4)에는 저항(10)이 설치되고, 콘덴서(20)의 상부 전극(21)이 설치되며, 최상부에는 패시베이션층(P)이 설치된다. A
또한, 이 층의 구성은 설명을 위한 단순한 일례로서, 층의 개수 등 층 구성이 한정되는 것이 아니고, 소자의 종류도 LCR에 한정되지 않는다. 소자는 고주파 필터 회로 등 소망하는 전기 전자 회로의 구성 요소가 될 수 있는 회로이면 좋고, 그 형상 배치 등 적절한 것이 선택가능하다.In addition, the structure of this layer is a simple example for description, and a layer structure, such as the number of layers, is not limited, and the kind of element is not limited to LCR, either. The element may be a circuit which can be a component of a desired electric and electronic circuit such as a high frequency filter circuit, and an appropriate one such as shape arrangement can be selected.
본 예의 MEMS 어레이의 제조 방법은 Si의 웨이퍼 프로세스와 동일하고, 트랜지스터 스위치를 형성하는 기판(S)상에 배선층을 복수 형성하는 것이다. 예컨대 수동 소자의 형성도 도전층의 재료에 의해 적절한 형상으로 할 수 있는 것 등, 적절히 공지한 웨이퍼 프로세스를 이용하여 제조할 수 있다. The manufacturing method of the MEMS array of this example is the same as the wafer process of Si, and a plurality of wiring layers are formed on the board | substrate S which forms a transistor switch. For example, formation of a passive element can also be manufactured using a well-known wafer process, such as being able to make it an appropriate shape with the material of a conductive layer.
이와 같이, 본 예의 MEMS 어레이는, 복수의 회로 소자가 스위치를 거쳐서 적절히 결선 가능하게 배치되어 있기 때문에, 설계자의 설계에 따라 각 스위치의 온/오프를 결정하는 것만으로, 자유롭게 소망의 회로를 구성할 수 있다. As described above, in the MEMS array of this example, since a plurality of circuit elements are arranged so as to be able to be connected properly via a switch, a desired circuit can be freely configured only by determining on / off of each switch according to the designer's design. Can be.
다음에, 본 발명의 MEMS 어레이를 이용하여 회로를 구성하고, 그 후 MEMS 디바이스로서 양산할 경우 등에 사용되는 MEMS 디바이스의 제조 방법에 대하여 설명한다.Next, the manufacturing method of the MEMS device used when the circuit is comprised using the MEMS array of this invention and mass-production as a MEMS device after that is demonstrated.
도 1에 도시한 LCR 회로를 예로 한다. 도 7은 도 1의 MEMS 어레이를 이용하여 구성된 회로에 있어서의 스위치(41 내지 44)의 온/오프 상태를 도시한 도면이다.The LCR circuit shown in FIG. 1 is taken as an example. FIG. 7 is a diagram showing on / off states of
즉, 도 7에는, 본 발명에 따른 MEMS 어레이를 사용하고, 스위치의 온/오프를 선택하여 소망하는 회로로 한 결과가 도시되어 있다. 상태 (1)은 회로 동작중에 스위칭을 실행하지 않는 정적 회로의 예이고, 상태 (2)는 회로 동작중에 스위칭을 실행하는 경우가 있는 동적 회로의 예이다.That is, FIG. 7 shows the results of using the MEMS array according to the present invention and selecting on / off of the switch to a desired circuit. State (1) is an example of a static circuit that does not perform switching during circuit operation, and state (2) is an example of a dynamic circuit that may perform switching during circuit operation.
스위치의 상태 (1)에서는, 스위치(41)가 온, 스위치(42)가 오프, 스위치(43)가 온, 스위치(44)가 온으로 되어 있다. 이 상태는 회로 동작중에 변화하지 않는다. 따라서, 항상 온으로 되는 스위치에 대해서는, 게이트 전압을 인가하여 온 상태를 유지할 필요가 있고, 전력 소비를 생각하면 경제적이지 않다.In the state (1) of the switch, the
따라서, 도 8에 도시한 바와 같이, 기판(S)에 트랜지스터 스위치를 형성하지 않고, 배선층(M0)을 스위치 상태의 온/오프에 대응하는 배선층(M0')으로 변경하는 것이다. 즉 스위치(41, 43, 44)의 스위치 온인 경우에는 배선(60)을 실행하여 결선(쇼트)하고, 스위치(42)의 스위치 오프의 경우는 배선하지 않는다(오픈). 이와 같이 하면 전력을 절감할 수 있는 동시에 고장이 거의 일어나지 않는 제품으로 할 수 있다.Therefore, as shown in FIG. 8, the wiring layer M0 is changed into the wiring layer M0 'corresponding to the on / off state of the switch state, without forming a transistor switch in the substrate S. As shown in FIG. In other words, when the
MEMS 디바이스의 제조 공정에 대해서도, 전용 마스크를 1장을 추가하면, MEMS 어레이의 제조 공정을 이용할 수 있고, 또한 트랜지스터 형성 공정을 생략할 수 있으며, 기판(S)도 저비용의 것을 사용할 수 있으므로, 저비용으로 양산품을 제 조할 수 있다. Also in the manufacturing process of the MEMS device, if one dedicated mask is added, the manufacturing process of the MEMS array can be used, the transistor formation process can be omitted, and the substrate S can also be used at a low cost. Production can be manufactured with
스위치의 상태 (2)는 스위치(43)를 절환가능한 스위치로서 사용할 수 있는 점을 제외하고, 상태 (1)과 동일하다. 본 예는, 상태 (1)의 경우와는 달리, 스위치를 전부 배선의 쇼트/오픈으로 변경할 수는 없다. State (2) of the switch is the same as state (1) except that the
그러나, 도 9에 도시한 바와 같이, 배선층 M0층상에 배선층(M1a)을 추가하여, 스위치(41, 44)와 같이 온 상태를 유지하는 경우에는 스위치(41, 44)를 단락하도록 배선(60)을 설치하고(쇼트), 스위치(42)와 같이 오프의 경우는 배선하지 않고 회로를 차단하며(오픈), 트랜지스터의 게이트에 전압을 걸지 않도록 하며, 스위칭 동작을 실행하는 스위치(43)에 대해서는, 종전의 배선을 유지하도록 비아를 설치하여 상하의 콘택트를 취하도록 하면 된다.However, as shown in FIG. 9, in the case where the wiring layer M1a is added on the wiring layer M0 layer and kept in the on state like the
이렇게 하면, 항상 온의 트랜지스터에 대해서는 온 상태를 유지하기 위해서 전압을 인가할 필요가 없고, 소비 전력을 절감하는 것이 가능하며, 또한 제조 공정에 있어서도 MEMS 어레이의 제조 공정에 배선층(M1a)을 추가하기만 해도 된다.In this way, it is not necessary to apply a voltage to the transistor which is always on, and it is possible to reduce the power consumption, and to add the wiring layer M1a to the manufacturing process of the MEMS array also in the manufacturing process. You can do it.
(제 2 실시예)(Second embodiment)
제 1 실시예에서는, 인접하는 각 소자를 접속하는 스위치는 트랜지스터로 구성되어 있었지만, 본 예는 이 스위치를 기계적인 스위치인 정전 스위치로 구성하는 것이다. 정전 스위치를 동작시키기 위해서는 구동용 트랜지스터를 필요로 하지만, 기계적인 스위치는 트랜지스터 스위치에 비하여 온/오프에 대해서 회로 특성이 변화되지 않으므로, MEMS 어레이를 이용하여 회로를 구성할 때에는 유리하다.In the first embodiment, the switches connecting the adjacent elements are constituted by transistors. In this example, the switches are constituted by electrostatic switches which are mechanical switches. The driving transistor is required to operate the electrostatic switch, but the mechanical switch is advantageous in constructing a circuit using a MEMS array since the circuit characteristics are not changed on / off compared to the transistor switch.
도 10에 본 예의 MEMS 어레이의 기판을 생략한 부분 단면도를 도시한다. 제 1 실시예와 동일 기능을 갖는 요소에는 동일한 부호를 부여하였다.Fig. 10 shows a partial cross-sectional view of the MEMS array of this example, with the substrate omitted. The same code | symbol was attached | subjected to the element which has the same function as 1st Example.
도 10에는 기판상의 배선층(M0 내지 M4) 및 패시베이션층(P)이 도시되어 있다. 또한, 각 층 사이에는 질화 Si 등으로 이루어지는 CU 캡층(C)이 설치되고, 배선층의 구리가 절연막중으로 확산하여 디바이스 불량을 초래하는 것을 방지하고 있다. 최외층에 외팔보식의 가동부를 갖는 정전 스위치(41' 내지 43')가 배치되어 있다. 스위치 구동부(71 내지 73)는 도시하지 않는 기판에 설치된 트랜지스터에 배선 비아(74 내지 76)를 거쳐서 접속되어 있다. 정전 스위치(41' 내지 43')는 스위치 구동부(71 내지 73)에 소정의 전위를 부여하면, 대응하는 가동편이 흡인되어서 그 접점을 폐쇄하는 것이다. 도시하지 않지만, 스위치의 보호, 먼지의 침입 방지 때문에 커버를 장착하는 경우도 있다. In Fig. 10, the wiring layers M0 to M4 and the passivation layer P on the substrate are shown. In addition, a CU cap layer (C) made of Si nitride or the like is provided between the layers to prevent copper from the wiring layer from diffusing into the insulating film to cause device defects. The electrostatic switches 41'-43 'which have a cantilever movable part are arrange | positioned at the outermost layer. The
또한, 제 1 실시예와 같이, 저항(10), 콘덴서(20) 및 코일(30)의 각 소자가 형성되고, 저항(10), 스위치(41'), 콘덴서(20), 스위치(42'), 코일(30) 및 스위치(43')가 직렬로 접속 가능하고, 도 10의 단면도에 도시되어 있지 않은 다른 인접하는 소자에 대해서도 스위치를 거쳐서 접속 가능하게 구성되고, 각 소자는 임의로 결선 가능하게 되어 있다.In addition, as in the first embodiment, each element of the
이하, 도 11 내지 도 35를 참조하여, 그 제조 공정의 개요를 설명한다. 또한, 예컨대 CU 캡층의 형성 등 설명을 생략한 공정도 있다.Hereinafter, with reference to FIGS. 11-35, the outline | summary of the manufacturing process is demonstrated. In addition, there is also a step in which description such as formation of a CU cap layer is omitted.
우선, 도 11 내지 도 l4에는, 배선층(M1)의 형성까지의 공정(a) 내지 공정(d)를 도시한다.First, in Fig. 11 to Fig. 4, the steps (a) to (d) up to the formation of the wiring layer M1 are shown.
도 11의 공정(a)에서는, 도시하지 않는 기판에 정전 스위치 구동을 위한 트 랜지스터를 형성한 후, 배선을 위한 비아(74 내지 76)를 설치하여 배선층(M0)으로 한다.In the step (a) of FIG. 11, after forming a transistor for driving an electrostatic switch on a substrate (not shown), vias 74 to 76 for wiring are provided to form a wiring layer M0.
도 12의 공정(b)에서 절연막을 성막하고, 도 13의 공정(c)으로 콘덴서(20)의 하부 전극(22) 및 비아를 형성하기 위해서 절연막을 에칭하며, 도 14의 공정(d)에서 콘덴서 하부 전극의 형성 및 비아 배선을 실행하고, 배선층(M1)을 형성한다.An insulating film is formed in step (b) of FIG. 12, and the insulating film is etched to form the
도 15 내지 도 17에는, 배선층(M2)의 비아의 형성까지의 공정(e) 내지 공정(g)이 도시되어 있다. 도 15의 공정(e)에서 절연막을 성막하고, 도 16의 공정(f)에서 비아의 형성을 위해서 절연막의 에칭을 실행하며, 도 17의 공정(g)으로 배선층(M2)의 비아(74 내지 76)를 형성한다.15 to 17 show steps (e) to (g) up to the formation of vias in the wiring layer M2. An insulating film is formed in step (e) of FIG. 15, and the insulating film is etched to form vias in step (f) of FIG. 16, and vias 74 to 23 of the wiring layer M2 are performed in step (g) of FIG. 17. 76).
도 18의 공정(h)에서는, 배선층(M2)의 콘덴서 상부 전극과 코일의 형성전의 에칭이 도시되어 있다. 이것을 지난 공정에서 비아(74 내지 76)와 동시에 형성하지 않은 것은 CU 캡층을 콘덴서의 유전체로서 이용하기 위해서 남길 필요가 있었기 때문이다. 이어서, 도 19의 공정(l)에서 콘덴서 상부 전극(21)과 코일(30)이 형성된다.In the step (h) of FIG. 18, etching before formation of the capacitor upper electrode and the coil of the wiring layer M2 is illustrated. This was not formed at the same time as the
도 20에 도시한 공정(j), 도 21 및 도 22에 각각 도시한 공정(k) 및 공정(l)에서 배선층(M3)의 비아 배선이 형성된다. 배선층(M3)에서는, 스위치 구동용 배선(74 내지 76)과 함께, 콘덴서(20)로의 배선(23, 24) 및 코일(30)로의 배선(31, 32)이 형성된다.Via wiring of the wiring layer M3 is formed in the process (j) shown in FIG. 20, the process (k) and the process (l) shown in FIG. 21 and FIG. 22, respectively. In the wiring layer M3, the
도 23에 도시한 공정(m), 도 24 및 도 25에 각각 도시한 공정(n) 및 공정(o)에서 배선층(M4)이 형성된다. 즉 도 23의 공정(m)에서 절연막을 성막하고, 도 24 의 공정(n)에서 저항(10)(도 10), 콘덴서(20) 및 코일(30)의 입출력부와 스위치 구동용 전극의 형성 부분을 에칭하고, 도 25의 공정(o)에서 저항(10)(도 10)의 입출력부(11, 12), 콘덴서(20)의 입출력부(25, 26) 및 코일(30)의 입출력부(33, 34)와 스위치 구동용 전극(71 내지 73) 등을 형성한다.The wiring layer M4 is formed in step (m) shown in FIG. 23, step (n) and step (o) shown in FIGS. 24 and 25, respectively. That is, an insulating film is formed in step (m) of FIG. 23, and the input / output portion of the resistor 10 (FIG. 10), the
도 26 내지 도 29에 저항(10)의 형성 공정을 도시한다. 우선 도 26의 공정(p)에서 CU 캡층(C)을 성막한다. 도 27의 공정(q)에서는 Cu 캡층(C)을 에칭하여 저항용 박막 형성 부분을 형성한다. 도 28의 공정(r)에서는 저항용 박막(R)을 전면에 성막하고, 도 29의 공정(s)에서 저항으로서 사용하는 부분만을 남겨서 에칭하고, 저항(10)을 형성한다.26 to 29 show a process of forming the
도 30 내지 도 35에는, 보호를 위한 패시베이션막(P)의 성막으로부터 스위치를 형성하는 공정을 도시한다.30 to 35 show a step of forming a switch from the formation of the passivation film P for protection.
도 30의 공정(t)에서는 상면 전면에 보호를 위한 패시베이션막(P)을 성막한다. 도 31의 공정(u)에서는 스위치(41' 내지 43') 상부를 설치하기 위한 에칭을 실행하고, 도 32의 공정(v)에서 스위치(41' 내지 43')의 도통부를 설치하기 위해서 에칭을 실행한다. 이어서 도 33의 공정(w)에서 스위치를 형성하고, 도 34의 공정(x)에서 스위치(41' 내지 43') 상부를 릴리스하며, 도 35의 공정(y)에서 스위치(41' 내지 43') 하부를 릴리스함으로써 완성한다.In the step (t) of FIG. 30, a passivation film P for protection is formed on the entire upper surface. In step (u) of FIG. 31, etching is performed to install the upper portions of the switches 41 'to 43', and in step (v) of FIG. 32, etching is performed to install the conductive portions of the switches 41 'to 43'. Run A switch is then formed in step (w) of FIG. 33, the top of
이와 같이 하여, 저항(10), 콘덴서(20), 코일(30)이 스위치(41' 내지 43')를 거쳐서 직렬로 결선가능해진다. 이 RCL 직렬 회로가 평면(2차원)적으로 다수 형성되는 점에서는, 제 1 실시예와 동일하고, 스위치의 온/오프를 선택하여, 소망의 회 로를 구성할 수 있는 것이다.In this way, the
본 예는 정전 스위치를 구동하기 위한 트랜지스터 스위치를 필요로 하기 때문에, 제 1 실시예와 비교하면 정전 스위치를 설치하는 공정이 증가하지만, 정전 스위치를 사용하는 것의 회로 특성의 안정화의 이점에 부가하여, 정적 회로 또는 동적 회로의 MEMS 디바이스를 제조할 때에 다음 이점이 있다.Since this example requires a transistor switch for driving an electrostatic switch, the process of installing an electrostatic switch is increased compared with the first embodiment, but in addition to the advantage of stabilizing circuit characteristics of using an electrostatic switch, There are the following advantages when manufacturing MEMS devices of static or dynamic circuits.
즉, 본 예의 MEMS 어레이를 이용하여 실제 회로를 조직하고, 스위치가 항상 온 또는 오프로 되는 정적 회로로 구성되는 MEMS 디바이스를 제조하는 경우, 스위치가 최상층에 형성되어 있기 때문에, 제조의 최종 공정인 스위치 형성 공정 대신에, 배선층을 형성하는 공정을 채용하면 된다. 이 점에서는 제 1 실시예보다도 제조 용이하다. 스위치 구동용 트랜지스터, 스위치 구동용 전극을 생략하고, 상기 배선층을 형성하기 전의 상태로 저장해 놓으면 저비용, 짧은 납기도 실현할 수 있다.That is, when fabricating an actual circuit using the MEMS array of the present example and manufacturing a MEMS device composed of static circuits whose switches are always on or off, since the switches are formed on the uppermost layer, the switch which is the final process of manufacturing Instead of the forming step, a step of forming a wiring layer may be employed. In this respect, it is easier to manufacture than the first embodiment. If the switch driving transistor and the switch driving electrode are omitted and stored in the state before the wiring layer is formed, low cost and short delivery time can be realized.
또한, 일부의 스위치를 남기는 동적 회로를 MEMS 디바이스로서 제조하는 경우에도, 필요한 스위치는 그대로 남기고, 항상 온 또는 오프로 되는 스위치 부분에 대해서는, 예컨대 도 32에 도시한 스위치 도통부 에칭시의 패시베이션막의 에칭 개소를 선택함으로써, 단락 또는 차단 회로를 형성할 수 있고, 역시 제 1 실시예에 비해 용이하다. 스위치 형성전까지는 MEMS 어레이와 아주 동일한 구조이기 때문에, MEMS 디바이스 전용의 재고를 가질 필요가 없고, 저비용화가 가능해진다.Further, even when a dynamic circuit that leaves a part of the switch is manufactured as a MEMS device, the necessary portion of the switch is left as it is and the etching of the passivation film during the switch conduction portion etching shown in FIG. By selecting a location, a short circuit or a interrupting circuit can be formed, which is also easier than in the first embodiment. Until the formation of the switch, since the structure is the same as that of the MEMS array, it is not necessary to have a stock dedicated for the MEMS device and the cost can be reduced.
또한, 본 예의 경우, 스위치로서, 외팔보식의 가동 전극을 구비하고, 정전기력에 의해 흡착하여 온으로 되는 정전 스위치를 사용했지만, 도 36에 도시한 정전 스위치(90)를 사용할 수도 있다. 이것은, 구동 전극(91)에 전압을 인가함으로써 가동 전극(92)이 정전기력에 의해 흡착되어 단락되고, 오프가 되는 것이다. 또한, 그 이외에도 적절한 스위치를 채용할 수 있다.In addition, in the case of this example, although the electrostatic switch provided with a cantilever-type movable electrode and being attracted | sucked by an electrostatic force and being turned on was used, the
또한, 정전 스위치는 배선층의 상부에 배치했지만, 배선층에 설치할 수도 있다. In addition, although the electrostatic switch was arrange | positioned above the wiring layer, it can also be provided in a wiring layer.
또한, 제 1 및 제 2 실시예중 어느 것에 있어서도, 복수의 소자의 배치는 3차원으로 배치할 수도 있고, 임의로 배치할 수도 있다. In any of the first and second embodiments, the arrangement of the plurality of elements may be arranged in three dimensions or may be arranged arbitrarily.
본 발명의 MEMS 어레이의 기판에는, 다른 신호 처리용의 반도체 회로를 형성 배치한 것이어도 무방하고, 또한 반도체 기판에 배치되는 반도체 회로를 3차원 구조로 할 수도 있다. 또한, MEMS 디바이스가 수용되는 동일 패키지에 마이크로 프로세서, 플래시 메모리, EEPROM 등의 신호 처리에 적절한 반도체 회로 또는 장치를 수용하여 제품으로 할 수도 있다. 이와 같은 반도체 회로 또는 장치를 부가함으로써, 또한 회로 구성의 자유도가 높아지고, 소망의 고성능 MEMS 소자를 얻을 수 있다. The substrate of the MEMS array of the present invention may be formed by arranging other semiconductor circuits for signal processing, and the semiconductor circuit disposed on the semiconductor substrate may have a three-dimensional structure. In addition, a semiconductor circuit or device suitable for signal processing such as a microprocessor, a flash memory, or an EEPROM may be housed in the same package in which the MEMS device is housed. By adding such a semiconductor circuit or device, the degree of freedom in circuit construction is further increased, and a desired high performance MEMS element can be obtained.
이상과 같이, 본 발명의 임의로 결선 가능한 MEMS 어레이는 프로그래밍가능한 범용성이 있기 때문에, 전용 마스크나 전용 프로세스가 불필요해지고, 배선 상태를 지정하는 것만으로, 소망의 MEMS 디바이스를 저비용으로 개발할 수 있다. 재시작도 스위치의 온/오프를 재설정하는 것만으로 가능하다. 또한, 스위치의 온/ 오프 고정부를 배선의 쇼트/오픈으로 대체하여 제조할 수 있기 때문에, 반주문형 물품으로의 짧은 납기 및 저 소비전력화를 가능하게 한다. 양산품으로도 저 소비전력으로 고장이 적은 제품을 얻을 수 있다. 또한, MEMS 어레이로 사전 테스트를 실행해 두면, 거의 동일한 회로이기 때문에, MEMS 디바이스의 제조후의 테스트에서 규격을 벗어나는 일은 거의 없어, 디바이스의 검증 기간을 단축할 수 있다.As described above, since the arbitrarily connectable MEMS array of the present invention is programmable and versatile, a dedicated mask and a dedicated process are unnecessary, and a desired MEMS device can be developed at low cost only by specifying a wiring state. Restarting is also possible simply by resetting the switch on or off. In addition, since the on / off fixing portion of the switch can be manufactured by replacing the short / open of the wiring, it is possible to shorten the delivery time and reduce the power consumption of the semi-customized article. Even mass-produced products can be obtained with low power consumption and fewer failures. In addition, when pre-testing is performed on the MEMS array, since the circuits are almost the same, there is almost no deviation from the specification in the post-manufacturing test of the MEMS device, and the verification period of the device can be shortened.
Claims (23)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020077001881A KR100732778B1 (en) | 2002-06-21 | 2003-06-20 | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2002-00181965 | 2002-06-21 | ||
KR1020077001881A KR100732778B1 (en) | 2002-06-21 | 2003-06-20 | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2004-7020783A Division KR20050021999A (en) | 2002-06-21 | 2003-06-20 | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070017584A true KR20070017584A (en) | 2007-02-12 |
KR100732778B1 KR100732778B1 (en) | 2007-06-27 |
Family
ID=41634089
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020077001881A KR100732778B1 (en) | 2002-06-21 | 2003-06-20 | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100732778B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101529731B1 (en) * | 2007-12-21 | 2015-06-17 | 제너럴 일렉트릭 캄파니 | Mems switch with improved standoff voltage control |
KR20170077216A (en) * | 2014-10-31 | 2017-07-05 | 제네럴 일렉트릭 컴퍼니 | Non-magnetic package and method of manufacture |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6404942B1 (en) | 1998-10-23 | 2002-06-11 | Corning Incorporated | Fluid-encapsulated MEMS optical switch |
JP3221420B2 (en) * | 1998-12-18 | 2001-10-22 | 日本電気株式会社 | Semiconductor high frequency integrated circuit and method of manufacturing the same |
EP1093143A1 (en) * | 1999-10-15 | 2001-04-18 | Lucent Technologies Inc. | Flip-chip bonded micro-relay on integrated circuit chip |
JP2001203532A (en) * | 2000-01-24 | 2001-07-27 | Alps Electric Co Ltd | Oscillator |
-
2003
- 2003-06-20 KR KR1020077001881A patent/KR100732778B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101529731B1 (en) * | 2007-12-21 | 2015-06-17 | 제너럴 일렉트릭 캄파니 | Mems switch with improved standoff voltage control |
KR20170077216A (en) * | 2014-10-31 | 2017-07-05 | 제네럴 일렉트릭 컴퍼니 | Non-magnetic package and method of manufacture |
Also Published As
Publication number | Publication date |
---|---|
KR100732778B1 (en) | 2007-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7750669B2 (en) | Reprogrammable integrated circuit | |
US5721151A (en) | Method of fabricating a gate array integrated circuit including interconnectable macro-arrays | |
KR100487530B1 (en) | Semiconductor device with test element groups | |
US20050184375A1 (en) | Electronic device configured as a multichip module, leadframe and panel with leadframe positions | |
JP2013502073A (en) | Antifuse structure and formation method | |
US20170283249A1 (en) | Piezoelectric package-integrated switching devices | |
US6281564B1 (en) | Programmable integrated passive devices | |
JP3955241B2 (en) | MEMS array, manufacturing method thereof, and manufacturing method of MEMS device based thereon | |
KR100732778B1 (en) | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same | |
US10177216B2 (en) | Metal-oxide-metal capacitor | |
KR100712517B1 (en) | Interposer of semiconductor device having air gap structure | |
KR20050021999A (en) | Mems array, manufacturing method thereof, and mems device manufacturing method based on the same | |
US8288834B1 (en) | Semiconductor wafer and die that include an integrated circuit and two or more different MEMS-based semiconductor devices | |
US6635515B2 (en) | Method of manufacturing a semiconductor device having signal line above main ground or main VDD line | |
JP2002289817A (en) | Semiconductor integrated circuit device and its manufacturing method | |
US7113006B2 (en) | Capacitor reliability for multiple-voltage power supply systems | |
US8796058B2 (en) | Semiconductor structure | |
KR20030041843A (en) | Fabricating method for semiconductor integrated circuit device | |
US6414531B2 (en) | Circuit configuration for adjusting signal delay times | |
US7064427B2 (en) | Buried array capacitor and microelectronic structure incorporating the same | |
JP2007134552A (en) | Semiconductor device | |
KR20080019916A (en) | Semiconductor device and fabricating method thereof | |
JP2006303187A (en) | Manufacturing method for semiconductor device and semiconductor wafer | |
CN111710657B (en) | Packaging structure | |
JP2008028111A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120611 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |