KR20060101039A - An interleaving method using elements rearrangement of galois field - Google Patents
An interleaving method using elements rearrangement of galois field Download PDFInfo
- Publication number
- KR20060101039A KR20060101039A KR1020050022867A KR20050022867A KR20060101039A KR 20060101039 A KR20060101039 A KR 20060101039A KR 1020050022867 A KR1020050022867 A KR 1020050022867A KR 20050022867 A KR20050022867 A KR 20050022867A KR 20060101039 A KR20060101039 A KR 20060101039A
- Authority
- KR
- South Korea
- Prior art keywords
- sequence
- interleaving
- matrix
- initial
- elements
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62K—CYCLES; CYCLE FRAMES; CYCLE STEERING DEVICES; RIDER-OPERATED TERMINAL CONTROLS SPECIALLY ADAPTED FOR CYCLES; CYCLE AXLE SUSPENSIONS; CYCLE SIDE-CARS, FORECARS, OR THE LIKE
- B62K3/00—Bicycles
- B62K3/12—Tandems
- B62K3/14—Frames
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62K—CYCLES; CYCLE FRAMES; CYCLE STEERING DEVICES; RIDER-OPERATED TERMINAL CONTROLS SPECIALLY ADAPTED FOR CYCLES; CYCLE AXLE SUSPENSIONS; CYCLE SIDE-CARS, FORECARS, OR THE LIKE
- B62K17/00—Cycles not otherwise provided for
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B62—LAND VEHICLES FOR TRAVELLING OTHERWISE THAN ON RAILS
- B62K—CYCLES; CYCLE FRAMES; CYCLE STEERING DEVICES; RIDER-OPERATED TERMINAL CONTROLS SPECIALLY ADAPTED FOR CYCLES; CYCLE AXLE SUSPENSIONS; CYCLE SIDE-CARS, FORECARS, OR THE LIKE
- B62K21/00—Steering devices
- B62K21/12—Handlebars; Handlebar stems
- B62K21/16—Handlebars; Handlebar stems having adjustable parts therein
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 갈로이스 필드(Galois Field : GF)의 원소 재배열을 이용한 데이터 통신 시스템의 인터리빙 방법에 관한 것으로서, 특히 (p-1)×(n-1)의 매트릭스를 이용하여 블록 인터리빙을 수행할 경우, 갈리아스 필드(GF)의 원소(p,n) 순서를 재배열하여 인터리빙을 위한 시퀀스 매트릭스를 생성한 후 그 생성된 시퀀스 매트릭스를 이용하여 입력 비트에 대한 인터리빙을 수행한다. 이러한 블록 인터리빙을 통하여 본 발명은 인터리빙 매트릭스 크기를 넘어서는 블록 에러와 특정 주기(행렬 크기, Row 수)를 갖는 재밍신호가 발생되더라도 블록 에러를 랜덤한 형태로 변환시킬 수 있어, 수신단에서의 성능열화를 개선시킬 수 있게 된다. The present invention relates to an interleaving method of a data communication system using elemental rearrangements of Galois Fields (GFs), and particularly, to perform block interleaving using a matrix of (p-1) × (n-1). In this case, a sequence matrix for interleaving is generated by rearranging the order of elements (p, n) of the Gallias field GF, and then interleaving the input bits using the generated sequence matrix. Through such block interleaving, the present invention can convert a block error into a random form even if a block error exceeding an interleaving matrix size and a jamming signal having a specific period (matrix size and number of rows) are generated, thereby reducing performance degradation at a receiving end. It can be improved.
갈리아스 필드, 블록 인터리빙, 원소 재배열 Gallias Field, Block Interleaving, Element Rearrangement
Description
도 1은 종래 블록 인터리빙에 사용되는 매트릭스 형태와 인터리빙된 비트의 출력 순서의 일 예를 나타낸 도면. 1 is a diagram illustrating an example of a matrix form used for conventional block interleaving and an output order of interleaved bits.
도 2는 재밍에 의해 40비트의 버스트 에러가 발생될 경우, 종래에 블록 디인터리빙을 수행할 때 발생되는 인접비트 에러의 예를 나타낸 도면. FIG. 2 is a diagram illustrating an example of a neighboring bit error occurring when conventional block deinterleaving is performed when a 40-bit burst error is generated by jamming. FIG.
도 3은 주기적인 재밍에 의해 20비트의 에러가 발생될 경우, 종래에 블록 디인터리빙을 수행할 때 발생되는 인접비트 에러의 일 예를 나타낸 도면.3 is a diagram illustrating an example of a neighboring bit error occurring when conventionally performing block deinterleaving when an error of 20 bits is generated by periodic jamming.
도 4는 본 발명에서 갈로이스 필드의 원소 재배열을 이용하여 생성한 시퀀스 집합을 생성하는 절차를 나타낸 도면.4 is a diagram illustrating a procedure for generating a sequence set generated by using element rearrangement of a gallois field in the present invention.
도 5는 본 발명에서 갈로이스 필드의 원소 재배열을 이용하여 생성한 시퀀스 매트릭스를 나타낸 도면. FIG. 5 is a diagram illustrating a sequence matrix generated using element rearrangement of a gallois field in the present invention. FIG.
도 6은 재밍에 의해 40비트의 버스트 에러가 발생될 경우, 본 발명에서 블록 디인터리빙을 수행할 때 발생되는 인접비트 에러의 예를 나타낸 도면. FIG. 6 is a diagram showing an example of adjacent bit errors generated when performing block deinterleaving in the present invention when a 40-bit burst error is generated by jamming. FIG.
도 7은 주기적인 재밍에 의해 20비트의 에러가 발생될 경우, 본 발명에서 블록 디인터리빙을 수행할 때 발생되는 인접비트 에러의 일 예를 나타낸 도면.7 is a diagram illustrating an example of adjacent bit errors generated when performing block deinterleaving according to the present invention when a 20-bit error is generated by periodic jamming.
본 발명은 데이터 통신 시스템의 인터리빙에 관한 것으로, 특히 갈로이스 필드(Galois Field)의 원소 재배열을 이용한 인터리빙 방법에 관한 것이다.The present invention relates to interleaving in a data communication system, and more particularly to an interleaving method using elemental rearrangement of Galois Field.
일반적으로 인터리빙(Interleaving)은 비트 에러가 한 곳에 집중되어 발생되는 인접비트 에러를 효과적으로 개선하기 위하여, 입력 데이터 스트림을 랜덤화시키는 채널 부호화 기법의 일종이다. 이러한 인터리빙 기법의 종류에는 블록 인터리빙과 랜덤 인터리빙이 있으며, 그 중에서 블록 인터리빙은 가장 구성이 쉽고 간단한 인터리빙 방식으로 알려지고 있다. In general, interleaving is a type of channel coding technique that randomizes an input data stream in order to effectively improve adjacent bit errors caused by concentrating bit errors in one place. Types of such interleaving techniques include block interleaving and random interleaving. Among them, block interleaving is known as the simplest and easiest interleaving method.
도 1에는 블록 인터리빙에 사용되는 매트릭스의 형태와 인터리빙된 비트의 출력 순서가 도시되어 있다. 도 1을 참조하면, 각 입력 데이터는 인터리빙 매트릭스의 각 행에 대하여 순차적으로 라이트되고, 입력 데이터를 인터리빙된 데이터로 전환할 경우에는 매트릭스상의 데이터가 첫 번째 열로부터 순차적으로 리드된다. Figure 1 shows the form of the matrix used for block interleaving and the output order of the interleaved bits. Referring to FIG. 1, each input data is sequentially written for each row of the interleaving matrix, and when the input data is converted into the interleaved data, the data on the matrix is sequentially read from the first column.
그러나, 상기 종래의 랜덤 인터리빙 기법은 실시간 형태의 랜덤 인터리버의 구현이 불가능하며, 상기 블록 인터리빙 기법은 구성은 쉽고 간단하지만 도 2에 도시된 바와 같이, 부호화된 정보에서 발생되는 버스트 에러가 행렬의 행의 크기 (10비트)를 초과할 경우(40비트)에는, 블록 디인터리빙시 반복적으로 인접비트 에러가 발생하게 되어, 수신단에서 에러를 랜덤한 형태로 변환시킬 수 없는 단점이 있다. 이러한 버스트 에러는 높은 전력의 에러가 랜덤하게 발생되는 재밍(jamming)과 같은 경우에 발생된다. However, the conventional random interleaving technique cannot implement a real time random interleaver, and the block interleaving technique is simple and easy to configure, but as shown in FIG. If the size exceeds 10 bits (40 bits), adjacent bit errors occur repeatedly during block deinterleaving, and the receiving end cannot convert the error into a random form. This burst error occurs in the case of jamming where a high power error occurs randomly.
또한, 블록 인터리빙 기법에서는 도 3에 도시된 바와 같이, 주기적인 재밍에 의해 행의 크기(Row의 수)와 동일한 반복주기로 에러가 발생되는 경우, 블록 디인터리빙 되었을 때 행의 크기와 동일한 인접비트 에러(블록 에러)가 발생하게 되는 단점이 있다. In addition, in the block interleaving scheme, as shown in FIG. 3, when an error occurs with a repetition period equal to the row size (number of rows) by periodic jamming, an adjacent bit error equal to the row size when the block is deinterleaved. There is a disadvantage that (block error) occurs.
따라서, 본 발명의 목적은 인접비트 에러를 해소하기 위한 인터리빙 매트릭스의 새로운 시퀀스 및 이를 이용한 인터리빙 방법을 제공하는데 있다. Accordingly, an object of the present invention is to provide a new sequence of interleaving matrices for solving adjacent bit errors and an interleaving method using the same.
상기와 같은 목적을 달성하기 위하여, (p-1)×(n-1)의 매트릭스를 이용하여 블록 인터리빙을 수행하는 데이터 통신 시스템에서, 본 발명은 갈리아스 필드(GF)의 원소(p,n) 순서를 재배열하여 인터리빙을 위한 시퀀스 매트릭스를 생성한 후 그 생성된 시퀀스 매트릭스를 이용하여 입력 비트를 인터리빙한다. 여기서, p는 소수이고, n은 정수이다. In order to achieve the above object, in a data communication system which performs block interleaving using a matrix of (p-1) × (n-1), the present invention provides an element (p, n) of the Gallias field GF. Reorder the sequences to generate a sequence matrix for interleaving and then interleave the input bits using the generated sequence matrix. Where p is a prime number and n is an integer.
바람직하게, 상기 입력 비트들은 인터리빙시 시퀀스 매트릭스 시퀀스의 각 행의 원소번호순서대로 채워진다. Preferably, the input bits are filled in the element number order of each row of the sequence matrix sequence upon interleaving.
그리고, 상기 시퀀스 매트릭스는 상기 GF(p)의 원소들을 파워 승하여 모듈 p 연산을 수행하는 단계와; 상기 연산결과를 오름차순으로 정리하고 지수만을 정리하여 기본 시퀀스를 생성하는 단계와; 상기 GF(n)의 각 원소를 재배열하여 초기 원소열을 생성하고, 상기 기본 시퀀스 및 초기 원소열을 연산하여 확장 원소열을 생성하는 단계와; 상기 초기 및 확장 원소열을 매트릭스 형태로 정리하는 단계를 순차 수행하여 생성된다. And performing a module p operation by multiplying the elements of the GF (p) by power. Generating a basic sequence by arranging the calculation results in ascending order and arranging only exponents; Rearranging each element of the GF (n) to generate an initial element sequence, and calculating the basic sequence and the initial element sequence to generate an extended element sequence; It is generated by sequentially arranging the initial and expanded element string in a matrix form.
바람직하게, 상기 초기 원소열은 상기 GF(n)의 원소를 짝수-홀수 또는 홀수-짝수순으로 재배열하여 생성한다. Preferably, the initial elemental sequence is generated by rearranging the elements of the GF (n) in even-odd or odd-even order.
바람직하게, 상기 확장 원소열은 상기 초기 원소열에 상기 각 기본 시퀀스값을 더한 다음 모듈로 n-1연산을 수행하여 생성된다. Preferably, the extended element sequence is generated by adding the respective basic sequence values to the initial element sequence and then performing modulo n-1 operations.
이하, 본 발명의 바람직한 실시 예들을 자세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail.
본 발명은 갈로이스 필드(Galois Field : GF)의 원소 재배열을 이용하여 블록 인터리빙을 위한 시퀀스 매트릭스를 생성하고, 이를 이용하여 블록 인터리빙을 수행하는 방법을 제안한다. 상기 새로운 시퀀스 매트릭스는 각 행별로 입력되는 데이타 비트순서가 최대한 특정 패턴을 갖지 않도록 정해진다. The present invention proposes a method of generating a sequence matrix for block interleaving using elemental rearrangements of Galois Fields (GF), and performing block interleaving using the same. The new sequence matrix is determined such that the data bit order input for each row does not have a specific pattern as much as possible.
이하, 본 발명의 바람직한 실시 예들을 자세히 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail.
본 발명은 갈로이스 필드(GF)의 원시 원소(Primitive elements) 재배열을 이용하여 먼저 블록 인터리빙을 위한 매트릭스 시퀀스를 생성한다.The present invention first creates a matrix sequence for block interleaving using primitive elements rearrangement of gallois field (GF).
일반적으로 설계하고자 하는 인터리버의 매트릭스 크기가 (p-1)×(n-1)일 경우 갈로이스 필드 GF(p)와 GF(n)이 사용된다. 여기서, p는 소수(prime number)이며, n은 임의의 정수 이다. 만약, 10 × 10인 인터리버 매트릭스를 설계할 경우 GF(p=11)가 사용되며, 상기 GF(11)는 {0,1,2,3,4,5,6,7,8,9,10}의 원시 원소를 갖는다. 따라서, 상기 GF(11)의 Primitive원소중에서 가장 작은 수인 2의 파워 승을 취한 결과는 식(1)과 같다. 결과값은 Galois Field이론에 의한 연산 결과로서 일반적인 대수 연산결과에 모듈로 11(Modulo 11)연산을 수행한 결과와 동일하다(예를들어 ,). In general, when the matrix size of the interleaver to be designed is (p-1) × (n-1), gallois fields GF (p) and GF (n) are used. Where p is a prime number and n is any integer. If a 10 × 10 interleaver matrix is designed, GF (p = 11) is used, and the GF (11) is {0,1,2,3,4,5,6,7,8,9,10. } Has a primitive element. Therefore, the power multiplier of 2, which is the smallest number among the primitive elements of the
상기 식(1)의 결과값을 올림차 순으로 정리하면 다음 식(2)와 같이 표현된다. When the result value of Equation (1) is arranged in ascending order, it is expressed as Equation (2) below.
상기 식(2)의 결과 값에서, 2의 파워승을 나타내는 지수만을 취하여 순서대로 집합을 구성하면 ={0,1,8,2,4,9,7,3,6,5}를 얻어 낼 수 있는데, 여기서 는 본 발명에서 얻고자 하는 시퀀스 매트릭스의 기본 시퀀스로 사용된다.In the result value of Equation (2), if only the exponent representing the power of 2 is taken and the set is formed in order = {0,1,8,2,4,9,7,3,6,5}, where Is used as a basic sequence of the sequence matrix to be obtained in the present invention.
일단 가 획득되면 본 발명은 GF(n=11)의 원소를 짝수-홀수 순 또는 홀수-짝수 순으로 재배열하여, 또 다른 집합 = {0,2,4,6,8,1,3,5,7,9,}를 생성한다(초기 원소열 생성). 두 집합 와 가 모두 생성되면, 본 발명은 와 를 이용하여 도 4와 같은 연산을 수행하여, 다음 식(3)과 같은 다수의 시퀀스(sequence) 집합(확장 원소열)을 생성한다. First Is obtained, the present invention rearranges the elements of GF (n = 11) in even-odd or odd-even order, and another set. = {0,2,4,6,8,1,3,5,7,9,} (initial element string generation). Two sets Wow Once all are generated, the present invention Wow By using the same operation as shown in Figure 4, to generate a plurality of sequence set (extension element string), such as the following equation (3).
따라서, 상기 시퀀스 집합들을 하나의 매트릭스로 표현하면, 다음 식(4)에 도식된 바와 같이, 블록 인터리빙을 위한 새로운 시퀀스 매트릭스가 생성된다. Therefore, if the sequence sets are represented by one matrix, a new sequence matrix for block interleaving is generated, as shown in the following equation (4).
그리고, 지금까지 설명한 내용을 종합하면, 블록 인터리빙을 위한 새로운 시퀀스 매트릭스의 생성식은 다음 식(5) 및 식(6)과 같이 나타낼 수 있다. In summary, the expression of generating a new sequence matrix for block interleaving may be expressed as in Equations (5) and (6).
여기서, 상기 결과값을 오름차순으로 정리한 집합을 나타내고, 상기 p는 prime number이며, n은 임의의 정수이다.Where It represents a set of result values arranged in ascending order, where p is prime number and n is any integer.
그리고, 본 발명은 상기 생성된 새로운 시퀀스 매트릭스를 이용하여 블록 인터리빙을 수행한다. 이 경우, 도 5에 도시된 바와같이, 입력 비트들은 식(4)에 도시된 시퀀스에 따라 각 행(Row)의 원소번호 순서대로 채워지며, 상기 매트릭스 크기에 맡 게 모든 입력 비트들이 채워지면 출력 비트들은 열 순서대로 리드되어 출력된다. In addition, the present invention performs block interleaving using the generated new sequence matrix. In this case, as shown in Fig. 5, the input bits are filled in the element number order of each row according to the sequence shown in equation (4), and outputted when all the input bits are filled to fit the matrix size. The bits are read out in column order.
상술한 바와 같이, 본 발명은 새로운 매트릭스 시퀀스를 이용하여 블록 인터리빙을 수행함으로써 종래의 블록 인터리빙 기법이 갖는 문제점들을 효과적으로 극복할 수 있다. 즉, 도 6 및 도 7에 도시된 바와같이, 본 발명은 인터리빙 매트릭스 크기를 넘어서는 블록 에러와 특정 주기(행렬 크기, Row 수)를 갖는 재밍신호가 발생되더라도 블록 에러를 랜덤한 형태로 변환시킬 수 있기 때문에 수신단에서의 성능열화를 개선시킬 수 있는 효과가 있다. As described above, the present invention can effectively overcome the problems of the conventional block interleaving technique by performing block interleaving using a new matrix sequence. That is, as shown in FIG. 6 and FIG. 7, the present invention can convert a block error into a random form even if a jamming signal having a specific period (matrix size and row number) and a block error exceeding an interleaving matrix size are generated. Therefore, there is an effect that can improve the performance degradation at the receiving end.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다. Although the present invention has been described with reference to the embodiments shown in the drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022867A KR20060101039A (en) | 2005-03-18 | 2005-03-18 | An interleaving method using elements rearrangement of galois field |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050022867A KR20060101039A (en) | 2005-03-18 | 2005-03-18 | An interleaving method using elements rearrangement of galois field |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060101039A true KR20060101039A (en) | 2006-09-22 |
Family
ID=37632409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050022867A KR20060101039A (en) | 2005-03-18 | 2005-03-18 | An interleaving method using elements rearrangement of galois field |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060101039A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155796A3 (en) * | 2010-06-10 | 2012-03-08 | Samsung Electronics Co., Ltd. | Method for mapping and de-mapping of non-binary symbols in data communication systems |
US8898213B2 (en) | 2010-12-30 | 2014-11-25 | Samsung Electronics Co., Ltd. | Apparatus and method for division of a Galois field binary polynomial |
-
2005
- 2005-03-18 KR KR1020050022867A patent/KR20060101039A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011155796A3 (en) * | 2010-06-10 | 2012-03-08 | Samsung Electronics Co., Ltd. | Method for mapping and de-mapping of non-binary symbols in data communication systems |
US8732563B2 (en) | 2010-06-10 | 2014-05-20 | Samsung Electronics Co., Ltd | Method for mapping and de-mapping of non-binary symbols in data communication systems |
US8898213B2 (en) | 2010-12-30 | 2014-11-25 | Samsung Electronics Co., Ltd. | Apparatus and method for division of a Galois field binary polynomial |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101211433B1 (en) | Appratus and method of high speed quasi-cyclic low density parity check code having low complexity | |
ES2673513T3 (en) | Procedures that use FEC codes with permanent inactivation of symbols for coding and decoding processes | |
JP5141910B2 (en) | Encryption and decryption processing method and system for realizing SMS4 encryption algorithm | |
KR100861893B1 (en) | Code construction for irregular shortened ???? codes with good performance | |
JP3882097B2 (en) | Superposition interleaver and memory address generation method | |
EP0290349B1 (en) | Method and apparatus for encoding using a Reed-Solomon error correction code | |
WO2009004601A3 (en) | Generation of parity-check matrices | |
US20080292100A1 (en) | Non-linear data converter, encoder and decoder | |
US6442728B1 (en) | Methods and apparatus for turbo code | |
US8667377B1 (en) | Circuit and method for parallel decoding | |
RU2008146979A (en) | METHOD FOR CODING A K 'MESSAGE OF DATA FOR TRANSMISSION FROM A SENDING STATION TO A RECEIVING STATION AND A METHOD FOR DECODING A TRANSMISSION STATION, A RECEIVING STATION AND THE SOFTWARE | |
JPWO2006087792A1 (en) | Encoding apparatus and encoding method | |
US20060174184A1 (en) | Method and apparatus for encoding and decoding data using a pseudo-random interleaver | |
KR20060082134A (en) | A channel coding method and apparatus in mobile communication system | |
EP1225705A2 (en) | Method and apparatus for encoding a product code | |
JP3515036B2 (en) | Interleaving method, interleaving device, turbo coding method, and turbo coding device | |
US20080022192A1 (en) | Encoding method and apparatus for cross interleaved cyclic codes | |
KR20060101039A (en) | An interleaving method using elements rearrangement of galois field | |
US11552732B2 (en) | Polar coding system and parallel computation method for polar coding system | |
CN102611465B (en) | Coder of structured q-ary irregular repeat-accumulate code and coding method of coder | |
US8875001B1 (en) | Circuitry for parallel decoding of data blocks | |
US8301962B2 (en) | Apparatus and method for generating a linear code | |
Moriyama et al. | A study on construction of Low-Density Parity-Check codes using nonlinear feedback shift registers | |
RU29816U1 (en) | Error-correcting code encoder | |
KR20110070730A (en) | An effective high-speed ldpc encoding method and an apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |