KR20060011414A - Method for fabricating liquid crystal display device of color-filter on transistor type - Google Patents

Method for fabricating liquid crystal display device of color-filter on transistor type Download PDF

Info

Publication number
KR20060011414A
KR20060011414A KR1020040060257A KR20040060257A KR20060011414A KR 20060011414 A KR20060011414 A KR 20060011414A KR 1020040060257 A KR1020040060257 A KR 1020040060257A KR 20040060257 A KR20040060257 A KR 20040060257A KR 20060011414 A KR20060011414 A KR 20060011414A
Authority
KR
South Korea
Prior art keywords
forming
gate
insulating film
photoresist
transparent conductive
Prior art date
Application number
KR1020040060257A
Other languages
Korean (ko)
Other versions
KR101055201B1 (en
Inventor
박종진
김동국
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040060257A priority Critical patent/KR101055201B1/en
Publication of KR20060011414A publication Critical patent/KR20060011414A/en
Application granted granted Critical
Publication of KR101055201B1 publication Critical patent/KR101055201B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 리프트-오프법을 적용하여 공정 횟수를 저감하고자 하는 COT형 액정표시소자의 제조방법에 관한 것으로, 기판 상에 게이트 배선 및 게이트 전극을 형성하고 그 위에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 게이트 배선에 수직교차하는 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선 상부에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스 상부에 보호막 및 포토레지스트를 도포하는 단계와, 상기 포토레지스트를 패터닝한 후, 그 사이로 노출된 게이트 절연막, 층간절연막 또는 보호막을 제거하는 단계와, 상기 포토레지스트를 포함한 전면에 제 1 투명도전막을 증착하는 단계와, 상기 제 1 투명도전막 상에 컬러필터층을 형성하는 단계와. 상기 컬러필터층을 포함한 전면에 제 2 투명도전막을 증착하는 단계와, 상기 포토레지스트를 리프트-오프하여 상기 제 1 ,제 2 투명도전막을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.The present invention relates to a method for manufacturing a COT type liquid crystal display device to reduce the number of processes by applying a lift-off method, comprising: forming a gate wiring and a gate electrode on a substrate and forming a gate insulating film thereon; Forming an active layer on the gate insulating film, forming a data line and a source / drain electrode perpendicular to the gate wiring, forming an interlayer insulating film on the data wiring, and forming an interlayer insulating film on the data wiring Forming a black matrix, applying a protective film and a photoresist on the black matrix, removing the gate insulating film, the interlayer insulating film or the protective film exposed between the photoresist, and patterning the photoresist; Depositing a first transparent conductive film on the entire surface including a resist, and the first transparent conductive film Forming a color filter layer on the substrate; And depositing a second transparent conductive film on the entire surface including the color filter layer, and selectively removing the first and second transparent conductive films by lifting off the photoresist to form a pixel electrode. It is done.

회절노광, 저마스크, COTDiffraction Exposure, Low Mask, COT

Description

COT형 액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device Of Color-filter On Transistor Type} Method of manufacturing COT type liquid crystal display device {Method For Fabricating Liquid Crystal Display Device Of Color-filter On Transistor Type}

도 1a 내지 도 1c는 종래기술에 의한 액정표시소자의 공정단면도.1A to 1C are process cross-sectional views of a liquid crystal display device according to the prior art.

도 2는 본 발명에 의한 COT 액정표시소자의 평면도.2 is a plan view of a COT liquid crystal display device according to the present invention.

도 3a 내지 도 3f는 본 발명에 의한 COT 액정표시소자의 공정단면도.3A to 3F are process cross-sectional views of a COT liquid crystal display device according to the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

111 : 기판 112a : 게이트 전극 111 substrate 112a gate electrode

113 : 게이트 절연막 114 : 액티브층 113: gate insulating film 114: active layer

114a : n+a-Si 115 : 데이터 배선 114a: n + a-Si 115: data wiring

115a,115b : 소스/드레인 전극 116 : 층간절연막 115a, 115b: source / drain electrodes 116: interlayer insulating film

117a,117b : 제1,제2화소전극 118 : 보호막 117a and 117b: first and second pixel electrodes 118 protective film

132 : 스토리지 하부전극 135 : 스토리지 상부전극 132: storage lower electrode 135: storage upper electrode

191 : 블랙 매트릭스 192 : 컬러필터층 191: black matrix 192: color filter layer

200 : 포토레지스트 200: photoresist

본 발명은 하나의 기판 위에 컬러필터층 및 박막트랜지스터를 동시에 형성하는 COT형 액정표시소자(Liquid Crystal Display Device Of Color-filter On Transistor Type)에 관한 것으로, 특히 회절노광을 도입하여 공정을 간소화함으로써 생산성을 향상시키고자 하는 COT형 액정표시소자의 제조방법에 관한 것이다.The present invention relates to a COT type liquid crystal display device (COLT) of forming a color filter layer and a thin film transistor on a single substrate at the same time, in particular, to improve productivity by introducing diffraction exposure to simplify the process. The present invention relates to a method for manufacturing a COT type liquid crystal display device to be improved.

평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.BACKGROUND ART Liquid crystal display devices, which have recently been spotlighted as flat panel display devices, have been actively researched due to their high contrast ratio, suitable for gradation display or moving picture display, and low power consumption.

특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.In particular, it can be manufactured with a thin thickness so that it can be used as an ultra-thin display device such as a wall-mounted TV in the future, and is light in weight and consumes significantly less power than a CRT CRT. It is being used as a next generation display device.

이러한 액정표시소자는 일반적으로, 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터(TFT:Thin Film Transistor)와 화소전극이 형성된 박막트랜지스터 어레이 기판과, 컬러필터층이 형성된 컬러필터층 어레이 기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 박막트랜지스터를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동된다.In general, the liquid crystal display device includes a thin film transistor array substrate having a thin film transistor (TFT) and a pixel electrode formed in each pixel region defined by a gate wiring and a data wiring, and a color filter layer array substrate having a color filter layer. Arranged so as to face each other, a liquid crystal having dielectric anisotropy is formed therebetween, and a voltage is applied to the pixel by switching a thin film transistor added to hundreds of thousands of pixels through a pixel selection address wiring. It is driven in a way.

이하, 첨부된 도면을 참조로 종래 기술에 의한 액정표시소자에 대해 구체적으로 살펴보기로 한다. Hereinafter, a liquid crystal display device according to the related art will be described in detail with reference to the accompanying drawings.                         

도 1a 내지 도 1c는 종래기술에 의한 액정표시소자의 공정단면도이다. 이하에서는 박막트랜지스터 어레이 기판에 관하여 주로 서술한다. 1A to 1C are cross-sectional views of a liquid crystal display device according to the related art. Hereinafter, the thin film transistor array substrate will be mainly described.

먼저, 도 1a에 도시된 바와 같이, 유리기판(11) 상에 저저항 금속 물질을 증착한 후, 포토식각기술을 이용하여 복수개의 게이트 배선층 즉, 게이트 배선(도시하지 않음), 게이트 전극(12a) 및 스토리지 하부전극(32)을 형성한다. First, as shown in FIG. 1A, after depositing a low resistance metal material on the glass substrate 11, a plurality of gate wiring layers, that is, gate wirings (not shown) and gate electrodes 12a using photolithography techniques are used. ) And the storage lower electrode 32.

다음, 상기 게이트 배선(12)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 게이트 절연막(13)을 형성한다. Next, an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) is deposited at a high temperature on the entire surface including the gate wiring 12 to form a gate insulating layer 13.

이어서, 상기 게이트 전극(12a)에 오버랩되도록 상기 게이트 절연막(13) 상에 섬(island) 모양의 반도체층(14)을 형성한다. Subsequently, an island shape semiconductor layer 14 is formed on the gate insulating layer 13 so as to overlap the gate electrode 12a.

이 때, 상기 게이트 절연막(13) 및 반도체층(14)은 통상 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor depostion) 방법으로 증착한다. In this case, the gate insulating layer 13 and the semiconductor layer 14 are typically deposited by plasma enhanced chemical vapor deposition (PECVD).

계속해서, 상기 반도체층(14)을 포함한 전면에 저저항 금속 물질을 증착하고 포토식각기술로 패터닝하여 데이터 배선층을 형성한다. 상기 데이터 배선층은 상기 게이트 배선(12)과 교차하여 단위 화소영역을 정의하는 데이터 배선(15)과, 상기 반도체층(14)의 가장자리에 오버랩되는 소스 전극(15a) 및 드레인 전극(15b)을 포함한다. Subsequently, a low resistance metal material is deposited on the entire surface including the semiconductor layer 14 and patterned by photolithography to form a data wiring layer. The data wiring layer includes a data wiring 15 intersecting the gate wiring 12 to define a unit pixel region, and a source electrode 15a and a drain electrode 15b overlapping edges of the semiconductor layer 14. do.

상기에서와 같이 적층된 게이트전극(12a), 게이트 절연막(13), 반도체층(14) 및 소스/드레인 전극(15a, 15b)은 단위 픽셀에 인가되는 전압의 온/오프를 제어하 는 박막트랜지스터를 이루며, 상기 박막트랜지스터는 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 지점에 형성한다.The gate electrode 12a, the gate insulating layer 13, the semiconductor layer 14, and the source / drain electrodes 15a and 15b stacked as described above are thin film transistors that control on / off of a voltage applied to a unit pixel. The thin film transistor is formed at an intersection point of the gate line 12 and the data line 15.

다음, 상기 데이터 배선(15)을 포함한 전면에 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질을 고온에서 증착하여 보호막(16)을 형성한다. Next, a protective film 16 is formed by depositing an inorganic material such as silicon nitride (SiNx) or silicon oxide (SiOx) at a high temperature on the entire surface including the data line 15.

그리고, 도 1b에 도시된 바와 같이, 상기 보호막(16) 상에 BCB, 아크릴계 수지 등의 유기절연물질을 도포하여 오버코트층(18)을 형성하여 표면을 평탄화시킨다. 이어서, 그 위에 감광 특성을 가진 포토레지스트(19)를 도포한 후, 상기 포토레지스트 상부에 특정 패턴이 형성된 마스크를 위치시켜 빛을 선택적으로 조사함으로써 상기 포토레지스트를 노광시킨다. As shown in FIG. 1B, an organic insulating material such as BCB or acrylic resin is coated on the protective layer 16 to form an overcoat layer 18 to planarize the surface. Subsequently, the photoresist 19 having photosensitive properties is applied thereon, and then the photoresist is exposed by selectively irradiating light with a mask having a specific pattern formed on the photoresist.

다음, 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 포토레지스트(19)를 패터닝하고, 패터닝된 포토레지스트 사이로 노출된 부분의 오버코트층(18) 및 보호막(16)을 차례로 제거하여 드레인 전극(15b)이 드러나는 콘택홀(20)을 형성한다. Next, the photoresist 19 is patterned by removing the photoresist of the lighted portion using a developer, and the drain electrode is sequentially removed by removing the overcoat layer 18 and the protective film 16 of the exposed portions between the patterned photoresist. A contact hole 20 is formed in which 15b is exposed.

이와같이, 노광장비를 이용한 포토식각기술로 콘택홀(20)을 형성한 후에는, 스트리퍼를 사용하여 상기 포토레지스트(19)를 스트립한다. As described above, after the contact hole 20 is formed by a photoetching technique using an exposure apparatus, the photoresist 19 is stripped using a stripper.

계속해서, 도 1c에 도시된 바와 같이, 상기 오버코트층(18)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명도전물질을 증착하고 포토식각기술을 이용하여 패터닝함으로써, 콘택홀(20)을 통해 상기 드레인 전극(15b)에 전기적으로 연결되는 화소전극(17)을 형성한다. Subsequently, as shown in FIG. 1C, a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) is deposited on the entire surface including the overcoat layer 18 and patterned by using photoetch technology. The pixel electrode 17 is electrically connected to the drain electrode 15b through the contact hole 20.

이 때, 상기 화소전극(17)을 상기 스토리지 하부전극(32)에 오버랩되도록 형 성하여 스토리지 커패시터(storage capacitor)를 구성하도록 하는데, 스토리지 커패시터는 기생용량에 의한 화질저하를 방지하기 위해 대응하는 박막트랜지스터의 턴오프 구간에서 액정 커패시터에 충전된 전압을 유지시켜 주는 역할을 한다. In this case, the pixel electrode 17 is formed to overlap the storage lower electrode 32 to form a storage capacitor. The storage capacitor corresponds to a thin film to prevent deterioration of image quality due to parasitic capacitance. It maintains the voltage charged in the liquid crystal capacitor in the turn-off period of the transistor.

이로써, TFT 어레이 기판을 완성한다.This completes the TFT array substrate.

이후, 도시하지는 않았으나, 상기 TFT 어레이 기판의 가장자리에 접착제 역할을 하는 씨일제를 형성한 뒤, 액정층을 사이에 두고 컬러필터 어레이 기판을 대향합착함으로써 액정표시소자를 완성한다. Subsequently, although not shown, after forming a sealant that serves as an adhesive on the edge of the TFT array substrate, the liquid crystal display device is completed by opposing-bonding the color filter array substrate with the liquid crystal layer interposed therebetween.

상기 컬러필터 어레이 기판에는 빛샘을 차광하는 블랙 매트릭스와, 상기 블랙 매트릭스 사이에 형성되어 색상을 표현하는 R,G,B의 컬러필터층과, TFT 어레이 기판의 화소전극과 대향되어 수직전계를 형성하는 공통전극이 형성되어 있다. The color filter array substrate includes a black matrix that shields light leakage, a color filter layer of R, G, and B formed between the black matrix to express color, and a common electric field facing the pixel electrode of the TFT array substrate. An electrode is formed.

본 발명은 상기와 같은 일반적인 액정표시소자와 달리, 하나의 기판 상에 박막트랜지스터와 컬러필터층을 동시에 형성하는 COT형 액정표시소자에 관한 것으로, 리프트-오프법을 적용하여 공정 횟수를 저감하고자 하는 COT형 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.The present invention relates to a COT type liquid crystal display device which simultaneously forms a thin film transistor and a color filter layer on one substrate, unlike a general liquid crystal display device as described above. The COT is to reduce the number of processes by applying a lift-off method. It is an object of the present invention to provide a method for manufacturing a liquid crystal display device.

본 발명의 목적을 달성하기 위한 COT 액정표시소자의 제조방법은 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 게이트 배선에 수직교차하여 화소영역을 정 의하는 데이터 배선을 형성하고, 상기 액티브층 상에 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 층간절연막을 형성하는 단계와, 상기 층간절연막 상에 블랙 매트릭스를 형성하는 단계와, 상기 블랙 매트릭스를 포함한 전면에 보호막 및 포토레지스트를 도포하는 단계와, 상기 포토레지스트를 패터닝한 후, 그 사이로 노출된 게이트 절연막, 층간절연막 또는 보호막을 선택적으로 제거하는 단계와, 상기 포토레지스트를 포함한 전면에 제 1 투명도전막을 증착하는 단계와, 상기 제 1 투명도전막 상에 컬러필터층을 형성하는 단계와. 상기 컬러필터층을 포함한 전면에 제 2 투명도전막을 증착하는 단계와, 상기 포토레지스트를 리프트-오프하여 상기 제 1 ,제 2 투명도전막을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. A method of manufacturing a COT liquid crystal display device for achieving the object of the present invention comprises the steps of forming a gate wiring and a gate electrode on the substrate, forming a gate insulating film on the front surface including the gate wiring, Forming an active layer on a gate insulating film, forming a data line defining a pixel region perpendicular to the gate wiring, forming a source / drain electrode on the active layer, and forming the data wiring Forming an interlayer insulating film on the entire surface, including forming a black matrix on the interlayer insulating film, applying a protective film and a photoresist on the entire surface including the black matrix, patterning the photoresist, and then Selectively removing the gate insulating film, the interlayer insulating film, or the protective film exposed between the above, Depositing a first transparent conductive film on the entire surface including the photoresist, and forming a color filter layer on the first transparent conductive film. And depositing a second transparent conductive film on the entire surface including the color filter layer, and selectively removing the first and second transparent conductive films by lifting off the photoresist to form a pixel electrode. It is done.

이와같이, 본 발명은 박막트랜지스터 및 컬러필터층을 동일기판에 형성하는 COT형 액정표시소자에 있어서, 포토식각기술의 적용횟수를 줄여 공정 단가를 절감하고 공정시간을 단축하는 것을 특징으로 한다. 즉, 블랙 매트릭스 및 컬러필터층의 형성 공정을 제외하고, 리프트-오프법을 이용하여 3번의 포토식각기술을 적용하여 COT 액정표시소자를 완성하는 것을 특징으로 한다. As described above, the present invention is characterized in that in the COT type liquid crystal display device in which the thin film transistor and the color filter layer are formed on the same substrate, the number of times of applying the photolithography technique is reduced, thereby reducing the process cost and the process time. That is, except for the process of forming the black matrix and the color filter layer, the COT liquid crystal display device may be completed by applying the three photolithography techniques using the lift-off method.

상기 리프트-오프법은 드라이 필름 레지스트(dry film resist,DFR)를 라미네이팅하고, 마스크 공정을 통해 이를 노광 및 현상한 다음, 전극용 물질을 전면에 도포하고 건조한 후 상기 드라이 필름 레지스트(DFR)를 스트립하는 방식으로 이루어진다. The lift-off method laminates a dry film resist (DFR), exposes and develops it through a mask process, applies an electrode material to the entire surface, and dries the dry film resist (DFR). It is done in such a way.

이하, 첨부된 도면을 참조로 하여 본 발명에 의한 COT형 액정표시소자의 제 조방법을 살펴보면 다음과 같다.Hereinafter, a manufacturing method of a COT type liquid crystal display device according to the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명에 의한 COT 액정표시소자의 평면도이고, 도 3a 내지 도 3f는 본 발명에 의한 COT 액정표시소자의 공정단면도이다.2 is a plan view of a COT liquid crystal display device according to the present invention, and FIGS. 3A to 3F are process cross-sectional views of the COT liquid crystal display device according to the present invention.

본 발명에 의한 액정표시소자는, 도 2에 도시된 바와 같이, 하나의 기판(111) 상에 컬러필터층(192) 및 박막트랜지스터(TFT)가 동시에 구비되어 있는 COT형 액정표시소자에 관한 것으로, 상기 기판(111) 상에는 수직 교차되어 화소영역을 정의하는 게이트 배선(도시하지 않음) 및 데이터 배선(115)과, 두 배선의 교차 지점에 게이트 전극(112a), 게이트 절연막(113), 액티브층(114), 오믹콘택층(114a), 소스/드레인 전극(115a.115b)이 차례로 적층되는 박막트랜지스터(TFT)와, 상기 화소영역의 가장자리에 형성되어 빛샘을 차광하는 블랙 매트릭스(191)와 상기 화소영역의 개구부에 형성되어 색상을 표현하는 R,G,B의 컬러필터층(192)과, 상기 화소영역의 개구부에 형성되어 상기 컬러필터층(192)의 저면과 상면에 각각 증착되고 드레인 전극(115b)에 콘택되어 화소전극을 이루는 제 1 ,제 2 투명도전막(117a,117b)으로 구성된다. As shown in FIG. 2, the liquid crystal display device according to the present invention relates to a COT type liquid crystal display device in which a color filter layer 192 and a thin film transistor (TFT) are simultaneously provided on one substrate 111. The gate wiring (not shown) and the data wiring 115 which vertically cross the substrate 111 to define a pixel region, and the gate electrode 112a, the gate insulating film 113, and the active layer 114, a thin film transistor TFT in which the ohmic contact layer 114a and the source / drain electrodes 115a.115b are sequentially stacked, a black matrix 191 formed at an edge of the pixel region to block light leakage, and the pixel. Color filter layers 192 of R, G, and B formed in the openings of the regions to express colors, and deposited on the bottom and top surfaces of the color filter layers 192 and formed in the openings of the pixel regions, respectively, and drain electrodes 115b. A first contacting the first electrode to form a pixel electrode And second transparent conductive films 117a and 117b.

이 때, 상기 게이트 배선층 상부에 형성되는 게이트 절연막(113)과, 채널층을 보호하기 위해 상기 박막트랜지스터 상부에 형성되는 층간절연막(116)과, 상기 블랙 매트릭스(191) 상부에 형성되는 보호막(118)은 화소영역의 개구부에 한해 제거되므로 소자의 투과율이 향상된다. In this case, the gate insulating layer 113 formed on the gate wiring layer, the interlayer insulating layer 116 formed on the thin film transistor to protect the channel layer, and the protective layer 118 formed on the black matrix 191. ) Is removed only in the opening of the pixel region, so that the transmittance of the device is improved.

한편, 상기 게이트 전극(112a)과 동일층에 구비되는 스토리지 하부전극(132)과 상기 소스/드레인 전극(115a,115b)과 동일층에 구비되는 스토리지 상부전극 (133)이 게이트 절연막(113)을 사이에 두고 서로 오버랩되어 스토리지 커패시터(storage capacitor)를 구성하는데, 상기 스토리지 하부전극(132)은 상기 게이트 배선에 평행하게 형성되어 액티브 영역 외곽부에서 전압을 인가받고, 상기 스토리지 상부전극(135)은 제 1 ,제 2 투명도전막(117a,117b)에 콘택되어 전압을 인가받는다. The lower storage electrode 132 on the same layer as the gate electrode 112a and the upper storage electrode 133 on the same layer as the source / drain electrodes 115a and 115b may form the gate insulating layer 113. The storage capacitor is overlapped with each other to form a storage capacitor. The storage lower electrode 132 is formed in parallel with the gate wiring to receive a voltage at an outer portion of the active region, and the storage upper electrode 135 The first and second transparent conductive films 117a and 117b are contacted to receive a voltage.

이하에서, 제조방법을 통해 상기 COT 액정표시소자를 구체적으로 설명하기로 한다. Hereinafter, the COT liquid crystal display device will be described in detail through a manufacturing method.

우선, 도 3a에 도시된 바와 같이, 투명하고 절연내압이 높은 기판(111) 상에 신호지연의 방지를 위해서 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항성 금속 물질을 스퍼터링 방법으로 증착하고 제 1 마스크를 이용한 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음), 게이트 전극(112a) 및 스토리지 하부전극(132)을 형성한다. 상기 스토리지 하부전극(132)은 상기 게이트 배선(112)에 평행하여 액티브 영역 외곽으로부터 전압을 인가받는다. First, as shown in FIG. 3A, copper (Cu), aluminum (Al), and aluminum alloy (AlNd: Aluminum Neodymium) having low specific resistance to prevent signal delay on the transparent and high dielectric breakdown voltage 111. , Low-resistance metal materials such as molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), and molybdenum-tungsten (MoW) are deposited by sputtering and patterned by photolithography using a first mask. A gate wiring (not shown), a gate electrode 112a, and a storage lower electrode 132 are formed. The storage lower electrode 132 receives a voltage from an outside of the active area in parallel to the gate line 112.

다음, 상기 게이트 전극(112a)을 포함한 전면에 절연 내압 특성이 좋은 무기 절연물질인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 플라즈마 화학 증기 증착 방법으로 증착하여 2000Å 두께의 게이트 절연막(113)을 형성한다. Next, a silicon oxide (SiOx) or silicon nitride (SiNx), which is an inorganic insulating material having good dielectric breakdown voltage, is deposited on the entire surface including the gate electrode 112a by a plasma chemical vapor deposition method to form a gate insulating film 113 having a thickness of 2000 Å. To form.

그리고, 상기 게이트 절연막(113) 상에 SiH4 와 H2 혼합가스를 이용한 플라 즈마 화학기상증착 방법으로 비정질 실리콘(Amorphous Silicon;a-Si:H)과, 불순물을 이온주입한 n+a-Si을 차례로 증착하고, 그 위에 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질을 스퍼터링 방법으로 증착한다. In addition, n + a-Si implanted with amorphous silicon (a-Si: H) and impurities by plasma chemical vapor deposition using SiH 4 and H 2 mixed gas on the gate insulating layer 113. Are deposited in order, and copper (Cu), aluminum (Al), aluminum alloy (AlNd: Aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), Low-resistance metal materials such as molybdenum-tungsten (MoW) are deposited by sputtering.

이후, 제 2 마스크(회절마스크)를 이용한 포토식각기술로 상기 비정질 실리콘, n+a-Si 및 저저항 금속 물질을 선택적으로 제거하여 액티브층(114), 오믹콘택층(114a), 데이터 배선(115) 및 소스/드레인 전극(115a,115b), 스토리지 상부전극(135)을 동시에 형성한다. Subsequently, the amorphous silicon, n + a-Si, and low resistance metal materials are selectively removed using a photoetching technique using a second mask (diffraction mask) to form an active layer 114, an ohmic contact layer 114a, and a data wiring ( 115 and the source / drain electrodes 115a and 115b and the storage upper electrode 135 are formed at the same time.

이 때, 상기 회절마스크는 투명부, 회절노광부, 차광부의 3영역으로 분할되는 하프-톤 마스크 또는 슬릿 마스크 등을 사용한다.In this case, the diffraction mask may be a half-tone mask or a slit mask, which is divided into three regions: a transparent portion, a diffraction exposure portion, and a light shielding portion.

여기서, 데이터 배선(115) 및 소스/드레인 전극(115a,115b)이 형성되는 부분은 회절마스크의 차광부에 상응하는 부분이고, 소스전극(115a) 및 드레인 전극(115b) 사이의 채널층은 회절마스크의 회절노광부에 상응하는 부분이며, 이외의 영역은 회절마스크의 투명부에 상응하는 부분이다. 다만, 이 경우는 포토식각기술에 사용되는 포토레지스트가 노광된 부분이 제거되는 양성 포토레지스트인 때이다. Here, a portion where the data line 115 and the source / drain electrodes 115a and 115b are formed is a portion corresponding to the light blocking portion of the diffraction mask, and the channel layer between the source electrode 115a and the drain electrode 115b is diffracted. The portion corresponding to the diffractive exposure portion of the mask is a portion other than the portion corresponding to the transparent portion of the diffraction mask. In this case, however, the photoresist used in the photoetching technique is a positive photoresist in which the exposed portion is removed.

이상의 게이트 배선 및 데이터 배선에 의해 복수의 화소영역이 정의되고, 게이트 배선 및 데이터 배선의 교차 지점에는 게이트 전극(112a), 반도체층(114), 소스/드레인 전극(115a,115b)으로 적층되는 박막트랜지스터(TFT)가 배치되며, 각 화소 내부에는 스토리지 하부전극(132), 게이트 절연막(113), 스토리지 상부전극 (135)으로 적층되는 스토리지 커패시터가 배치된다. A plurality of pixel regions are defined by the above-described gate wiring and data wiring, and a thin film stacked on the intersection of the gate wiring and the data wiring by the gate electrode 112a, the semiconductor layer 114, and the source / drain electrodes 115a and 115b. The transistor TFT is disposed, and a storage capacitor stacked with the storage lower electrode 132, the gate insulating layer 113, and the storage upper electrode 135 is disposed in each pixel.

계속하여, 도 3b에 도시된 바와 같이, 상기 데이터 배선(115)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착하여 층간절연막(116)을 형성한다. 상기 층간절연막(116)은 TFT 채널층을 보호하는 역할을 한다. Subsequently, as illustrated in FIG. 3B, an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the entire surface including the data line 115 to form an interlayer insulating film 116. The interlayer insulating film 116 serves to protect the TFT channel layer.

다음, 상기 층간절연막(116)을 포함한 전면에 빛을 차단할 수 있는 막을 증착하거나 또는 도포한 후 제 3 마스크를 이용한 사진식각기술로 패터닝하여 블랙 매트릭스(191)를 형성한다. 여기서, 도포하는 경우 카본(carbon), 타이타늄을 포함하는 유기물질 또는, 타이타늄을 포함하지 않더라도 흡수특성을 가지는 2가지 이상의 유기물을 혼합한 유기물질을 도포하는 것이 유리하다. Next, a black matrix 191 is formed by depositing or applying a film capable of blocking light on the entire surface including the interlayer insulating layer 116 and then patterning the same by photolithography using a third mask. Here, in the case of coating, it is advantageous to apply an organic material including carbon, titanium, or an organic material mixed with two or more organic materials having absorption properties even if they do not contain titanium.

여기서, 상기 블랙 매트릭스(191)는 박막트랜지스터와 배선이 형성되는 영역에 상응되도록 형성하여 전계가 불안한 영역에서의 빛샘을 차광하도록 한다.Here, the black matrix 191 is formed to correspond to the region where the thin film transistor and the wiring are formed so as to shield light leakage in an area where the electric field is unstable.

계속해서, 상기 블랙 매트릭스(191)를 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착하여 보호막(118)을 형성한다. 상기 보호막(116)은 현상액, 스트리퍼에 유기 블랙 매트릭스(191)가 직접 노출되는 것을 방지하기 위해 형성하는 것이다.Subsequently, an inorganic insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx) is deposited on the entire surface including the black matrix 191 to form a protective film 118. The passivation layer 116 is formed to prevent the organic black matrix 191 from being directly exposed to the developer and the stripper.

다음, 도 3c에 도시된 바와 같이, 상기 보호막(118)을 포함한 전면에 포토레지스트(200)를 도포하고 제 4 마스크를 이용하여 노광한 후 노광된 부분을 스트립한다. 이 때, 상기 드레인 전극(115b) 및 스토리지 상부전극(135)이 형성되어 있는 소정부분을 포함한 화소영역의 개구부의 포토레지스트(200)가 제거되도록 한다. 즉 , 포토레지스트(200)가 남아있는 부분은 화소영역의 차광부로, 게이트 배선 및 데이터 배선 상부의 화소영역 가장자리와 박막트랜지스터가 형성되어 있는 부분에 해당된다. Next, as shown in FIG. 3C, the photoresist 200 is coated on the entire surface including the passivation layer 118 and exposed using a fourth mask, and then the exposed portion is stripped. At this time, the photoresist 200 of the opening of the pixel region including the predetermined portion where the drain electrode 115b and the storage upper electrode 135 are formed is removed. That is, the portion where the photoresist 200 remains is a light blocking portion of the pixel region, and corresponds to a portion where the edge of the pixel region and the thin film transistor are formed on the gate wiring and the data wiring.

이어서, 패터닝된 포토레지스트(200) 사이로 노출된 보호막(118), 층간절연막(116) 및 게이트 절연막(113)을 식각한다. 이 때, 드레인 전극(115b) 및 스토리지 상부전극(135)이 형성되어 있는 부분은 보호막(118)만 제거된다. Subsequently, the passivation layer 118, the interlayer insulating layer 116, and the gate insulating layer 113 exposed between the patterned photoresist 200 are etched. In this case, only the passivation layer 118 is removed in the portion where the drain electrode 115b and the storage upper electrode 135 are formed.

그리고, 도 3d에 도시된 바와 같이, 패터닝된 포토레지스트(200)를 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명한 도전물질을 증착하여 제 1 투명도전막(117a)을 형성한다. As shown in FIG. 3D, the first transparent conductive film 117a is deposited by depositing a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) on the entire surface including the patterned photoresist 200. Form.

다음, 도 3e에 도시된 바와 같이, 상기 제 1 투명도전막(117a) 상부에 감광 특성의 컬러 레지스트를 도포하고 제 5 마스크를 이용하여 광을 조사한 후 현상액을 작용시켜 원하는 패턴을 형성함으로써 각 화소영역에 R,G,B의 컬러필터층(192)을 형성한다. 이 때, 드레인 전극(115b) 및 스토리지 상부전극(135)이 형성되어 있는 부분은 컬러필터층(192)을 제거하여 제 1 투명도전막(117a)을 노출시킨다. Next, as shown in FIG. 3E, each pixel region is formed by applying a color resist having a photosensitive characteristic on the first transparent conductive layer 117a and irradiating light using a fifth mask, and then applying a developer to form a desired pattern. Color filter layers 192 of R, G, and B are formed on the substrate. In this case, the portion where the drain electrode 115b and the storage upper electrode 135 are formed removes the color filter layer 192 to expose the first transparent conductive film 117a.

계속하여, 도 3f에 도시된 바와 같이, 컬러필터층(192)을 포함한 전면에 ITO 또는 IZO 등의 투명도전물질을 증착하여 제 2 투명도전막(117b)을 형성한다. 이 때, 외부로 노출되어 있는 드레인 전극(115b) 및 스토리지 상부전극(135) 상부의 제 1 투명도전막(117a)은 제 2 투명도전막(117b)과 콘택된다. Subsequently, as illustrated in FIG. 3F, a transparent conductive material such as ITO or IZO is deposited on the entire surface including the color filter layer 192 to form the second transparent conductive film 117b. At this time, the drain electrode 115b exposed to the outside and the first transparent conductive film 117a on the upper storage upper electrode 135 are in contact with the second transparent conductive film 117b.

마지막으로, 상기 포토레지스트(200)를 리프트-오프하여 상기 포토레지스트(200) 상부에 증착된 제 1 ,제 2 투명도전막(117a,117b)을 제거하여 화소영역의 개 구부에 한해 제 1 ,제 2 투명도전막(117a,117b)이 남도록 한다. 상기 제 1 ,제 2 투명도전막(117a,117b)이 액정의 배열방향을 제어하기 이한 전계를 형성하는 화소전극이 된다. Lastly, the photoresist 200 is lifted off to remove the first and second transparent conductive layers 117a and 117b deposited on the photoresist 200. 2 The transparent conductive films 117a and 117b remain. The first and second transparent conductive films 117a and 117b become pixel electrodes which form an electric field for controlling the alignment direction of liquid crystals.

이로써, 본 발명에 의한 COT 액정표시소자의 박막트랜지스터 어레이 기판을 완성하는데, 상기 박막트랜지스터 어레이 기판은 그 사이에 액정층을 두고 대향기판과 대향합착한다. As a result, the thin film transistor array substrate of the COT liquid crystal display device according to the present invention is completed. The thin film transistor array substrate is opposed to the opposite substrate with a liquid crystal layer interposed therebetween.

이와같이, 본 발명은 게이트 배선을 형성하는 단계에서 제 1 마스크를 사용하고, 상기 액티브층 및 데이터 배선을 형성하는 단계에서 제 2 마스크를 사용하고, 상기 블랙 매트릭스를 형성하는 단계에서 제 3 마스크를 사용하고, 상기 컬러필터층을 형성하는 단계에서 제 4 마스크를 사용하고, 상기 포토레지스트를 패터닝하는 단계에서 제 5 마스크를 사용한다. As described above, the present invention uses a first mask in forming a gate wiring, a second mask in forming the active layer and data wiring, and uses a third mask in forming the black matrix. In addition, a fourth mask is used in forming the color filter layer, and a fifth mask is used in patterning the photoresist.

즉, 리프트-오프법을 적용함으로써, 블랙 매트릭스 및 컬러필터층의 패터닝 과정을 제외한 나머지 과정에서, 총 3번의 포토식각기술만 적용하고도 COT 액정표시소자를 완성할 수 있게 된다. That is, by applying the lift-off method, it is possible to complete the COT liquid crystal display device by applying only three photo-etching techniques in the remaining processes except for the patterning process of the black matrix and the color filter layer.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

상기와 같은 본 발명에 의한 COT형 액정표시소자의 제조방법은 다음과 같은 효과가 있다.The manufacturing method of the COT type liquid crystal display device according to the present invention as described above has the following effects.

첫째, 블랙 매트릭스 및 컬러필터층의 패터닝 과정을 제외한 나머지 과정에서, 총 3번의 마스크를 사용함으로써 공정을 간소화하여 생산성을 향상시킬 수 있다. First, in the remaining processes except for the patterning process of the black matrix and the color filter layer, a total of three masks may be used to simplify the process to improve productivity.

둘째, 화소영역의 개구부의 게이트 절연막, 층간절연막 및 보호막을 제거함으로써, 액정표시소자의 광투과율을 높일 수 있다. Second, the light transmittance of the liquid crystal display can be increased by removing the gate insulating film, the interlayer insulating film, and the protective film in the opening of the pixel region.

Claims (10)

기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계;Forming a gate wiring and a gate electrode on the substrate; 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the entire surface including the gate wiring; 상기 게이트 전극 상부의 게이트 절연막 상에 액티브층을 형성하는 단계;Forming an active layer on the gate insulating layer on the gate electrode; 상기 게이트 배선에 수직교차하여 화소영역을 정의하는 데이터 배선을 형성하고, 상기 액티브층 상에 소스/드레인 전극을 형성하는 단계;Forming a data line defining a pixel area perpendicular to the gate line and forming a source / drain electrode on the active layer; 상기 데이터 배선을 포함한 전면에 층간절연막을 형성하는 단계;Forming an interlayer insulating film on the entire surface including the data line; 상기 층간절연막 상에 블랙 매트릭스를 형성하는 단계;Forming a black matrix on the interlayer insulating film; 상기 블랙 매트릭스를 포함한 전면에 보호막 및 포토레지스트를 도포하는 단계;Applying a protective film and a photoresist on the entire surface including the black matrix; 상기 포토레지스트를 패터닝한 후, 그 사이로 노출된 게이트 절연막, 층간절연막 또는 보호막을 선택적으로 제거하는 단계;After patterning the photoresist, selectively removing a gate insulating film, an interlayer insulating film, or a protective film interposed therebetween; 상기 포토레지스트를 포함한 전면에 제 1 투명도전막을 증착하는 단계;Depositing a first transparent conductive film on the entire surface including the photoresist; 상기 제 1 투명도전막 상에 컬러필터층을 형성하는 단계;Forming a color filter layer on the first transparent conductive film; 상기 컬러필터층을 포함한 전면에 제 2 투명도전막을 증착하는 단계;Depositing a second transparent conductive film on the entire surface including the color filter layer; 상기 포토레지스트를 리프트-오프하여 상기 제 1 ,제 2 투명도전막을 선택적으로 제거하여 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And removing the first and second transparent conductive films to lift off the photoresist to form a pixel electrode to form a pixel electrode. 제 1 항에 있어서, The method of claim 1, 상기 게이트 배선을 형성하는 단계에서 제 1 마스크를 사용하고, In the step of forming the gate wiring using a first mask, 상기 액티브층 및 데이터 배선을 형성하는 단계에서 제 2 마스크를 사용하고, In the step of forming the active layer and the data wiring using a second mask, 상기 블랙 매트릭스를 형성하는 단계에서 제 3 마스크를 사용하고, Using a third mask in the step of forming the black matrix, 상기 컬러필터층을 형성하는 단계에서 제 4 마스크를 사용하고, In the step of forming the color filter layer using a fourth mask, 상기 포토레지스트를 패터닝하는 단계에서 제 5 마스크를 사용하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And a fifth mask is used in the step of patterning the photoresist. 제 1 항에 있어서, The method of claim 1, 상기 게이트 배선과 동시에 스토리지 하부전극을 형성하는 단계와, Forming a storage lower electrode simultaneously with the gate wiring; 상기 데이터 배선과 동시에 상기 스토리지 하부전극에 대향하는 스토리지 상부전극을 형성하는 단계를 더 포함함을 특징으로 하는 COT형 액정표시소자의 제조방법.And forming a storage upper electrode facing the storage lower electrode at the same time as the data line. 제 1 항에 있어서, The method of claim 1, 상기 액티브층, 데이터 배선 및 소스/드레인 전극은 회절마스크를 사용하여 한꺼번에 패터닝하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And the active layer, the data line, and the source / drain electrodes are patterned at once using a diffraction mask. 제 1 항에 있어서, The method of claim 1, 상기 포토레지스트는 상기 게이트 배선, 데이터 배선 및 박막트랜지스터 상부에 남도록 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And the photoresist is formed above the gate wiring, the data wiring and the thin film transistor. 제 5 항에 있어서, The method of claim 5, 상기 박막트랜지스터는 상기 게이트 전극, 게이트 절연막, 액티브층 및 소스/드레인 전극의 적층막으로 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And the thin film transistor is formed of a stacked film of the gate electrode, the gate insulating film, the active layer, and the source / drain electrode. 제 1 항에 있어서, The method of claim 1, 상기 드레인 전극 및 스토리지 상부전극 상에서, 상기 제 1 투명도전막 및 제 2 투명도전막이 콘택되는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.The first transparent conductive film and the second transparent conductive film are contacted on the drain electrode and the storage upper electrode, the manufacturing method of the COT type liquid crystal display device. 제 1 항에 있어서, The method of claim 1, 상기 화소 개구부의 게이트 절연막, 층간절연막 및 보호막을 제거하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.And removing the gate insulating film, the interlayer insulating film, and the protective film in the pixel opening portion. 제 1 항에 있어서, The method of claim 1, 상기 게이트 절연막, 층간절연막, 보호막은 실리콘 질화물(SiNx), 실리콘 산화물(SiOx)의 무기절연물질로 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.The gate insulating film, the interlayer insulating film, and the protective film are formed of an inorganic insulating material of silicon nitride (SiNx) and silicon oxide (SiOx). 제 1 항에 있어서, The method of claim 1, 제 1 ,제 2 투명도전막은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 형성하는 것을 특징으로 하는 COT형 액정표시소자의 제조방법.The first and second transparent conductive films are formed of indium tin oxide (ITO) or indium zinc oxide (IZO).
KR1020040060257A 2004-07-30 2004-07-30 Manufacturing method of COT type liquid crystal display device KR101055201B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040060257A KR101055201B1 (en) 2004-07-30 2004-07-30 Manufacturing method of COT type liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040060257A KR101055201B1 (en) 2004-07-30 2004-07-30 Manufacturing method of COT type liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20060011414A true KR20060011414A (en) 2006-02-03
KR101055201B1 KR101055201B1 (en) 2011-08-08

Family

ID=37121468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040060257A KR101055201B1 (en) 2004-07-30 2004-07-30 Manufacturing method of COT type liquid crystal display device

Country Status (1)

Country Link
KR (1) KR101055201B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
KR101424274B1 (en) * 2007-12-31 2014-08-04 엘지디스플레이 주식회사 Liquid Crystal Display and Manufacturing Method for the same
KR101429920B1 (en) * 2008-04-11 2014-08-13 엘지디스플레이 주식회사 Manufacturing method of thin film transistor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364832B1 (en) * 2000-05-18 2002-12-16 엘지.필립스 엘시디 주식회사 method for fabricating a liquid crystal display device
KR100858297B1 (en) * 2001-11-02 2008-09-11 삼성전자주식회사 Reflective-transmissive type liquid crystal display device and method of manufacturing the same
KR100493380B1 (en) * 2001-12-28 2005-06-07 엘지.필립스 엘시디 주식회사 Method for manufacturing liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424274B1 (en) * 2007-12-31 2014-08-04 엘지디스플레이 주식회사 Liquid Crystal Display and Manufacturing Method for the same
KR101429920B1 (en) * 2008-04-11 2014-08-13 엘지디스플레이 주식회사 Manufacturing method of thin film transistor substrate
US8329486B2 (en) 2008-11-05 2012-12-11 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Also Published As

Publication number Publication date
KR101055201B1 (en) 2011-08-08

Similar Documents

Publication Publication Date Title
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
KR101363555B1 (en) Thin film transistor substrate and method of manufacturig the same
USRE43819E1 (en) Thin film transistor array substrate and method of fabricating the same
KR101183361B1 (en) Array substrate for LCD and the fabrication method thereof
US7348198B2 (en) Liquid crystal display device and fabricating method thereof
TWI579624B (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
JP4433480B2 (en) Liquid crystal display device and manufacturing method thereof
US7528918B2 (en) Thin film transistor substrate of fringe field switching type and fabricating method thereof
KR20140037782A (en) Array substrate, display panel and method for manufacturing array substrate
US9316875B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR101127836B1 (en) Method of Fabricating Thin Film Transistor Substrate
WO2014153958A1 (en) Array substrate, method for manufacturing array substrate and display device
US7894010B2 (en) Liquid crystal display panel and method for fabricating the same
KR20070111029A (en) Thin film transistor substrate and method of manufacturing the same
KR20120075207A (en) Method for fabricating array substrate for liquid crystal display device of touch panel in cell type and method for the same
KR20050060963A (en) Thin film transistor array substrate and fabricating method thereof
KR20080021994A (en) Display pannel and mehtod for manufacturing the same
KR101055201B1 (en) Manufacturing method of COT type liquid crystal display device
KR101009667B1 (en) Liquid Crystal Display Device And Method For Fabricating Of The Same
KR20080054629A (en) Thin film transistor array substrate and manufacturing method thereof
KR20080055093A (en) Thin transistor substrate and manufacturing method thereof
KR101107685B1 (en) The in-plane switching mode liquid crystal display device and method for fabricating the same
KR20070060243A (en) Method of manufacturing liquid crystal display device
KR20060120359A (en) Fabricating method of thin film transistor substrate of fringe field switch type
KR20050069383A (en) In-plane switching mode liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee