KR200410735Y1 - Apparatus for preventing system down by machine check - Google Patents

Apparatus for preventing system down by machine check Download PDF

Info

Publication number
KR200410735Y1
KR200410735Y1 KR2020050036416U KR20050036416U KR200410735Y1 KR 200410735 Y1 KR200410735 Y1 KR 200410735Y1 KR 2020050036416 U KR2020050036416 U KR 2020050036416U KR 20050036416 U KR20050036416 U KR 20050036416U KR 200410735 Y1 KR200410735 Y1 KR 200410735Y1
Authority
KR
South Korea
Prior art keywords
dta
error
machine check
signal
error information
Prior art date
Application number
KR2020050036416U
Other languages
Korean (ko)
Inventor
이종업
Original Assignee
엘지노텔 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지노텔 주식회사 filed Critical 엘지노텔 주식회사
Priority to KR2020050036416U priority Critical patent/KR200410735Y1/en
Application granted granted Critical
Publication of KR200410735Y1 publication Critical patent/KR200410735Y1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/46—Monitoring; Testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M3/00—Automatic or semi-automatic exchanges
    • H04M3/22—Arrangements for supervision, monitoring or testing
    • H04M3/2209—Arrangements for supervision, monitoring or testing for lines also used for data transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 고안은 머신체크에 의한 시스템 다운 방지 장치에 관한 것으로, 시스템의 에러 복구 시간을 단축할 수 있는 머신체크에 의한 시스템 다운 방지 장치를 제공한다. 이를 위한 본 고안은 이동통신 시스템의 DTA 사용 디바이스를 포함하는 보드에 있어서, 상기 DTA 사용 디바이스중 데이터 송수신 중인 DTA 사용 디바이스로부터 입력되는 DTA 신호를 감시하여 해당 DTA 신호가 입력되지 않는 경우 해당 DTA 사용 디바이스 정보를 에러 정보로서 출력하는 머신체크 검출기와; 상기 머신체크 검출기로부터 인터럽트 신호를 이용하여 상기 에러 정보를 수신하고, 수신된 상기 에러 정보를 기초로 상기 해당 DTA 사용 디바이스를 복구하는 중앙제어부를 포함하여 이루어진 것을 특징으로 한다. 상기와 같은 구성에 의해 본 고안은 특정 DTA 사용 디바이스의 에러에 기인하여 발생하는 보드 리셋에 의한 전체 시스템 다운을 방지할 수 있고, 에러가 발생된 DTA 사용 디바이스를 바로 인식하므로, 문제해결 시간을 최소화하고, 보드를 리셋하지 않고도 시스템을 복구할 수 있어 복구를 위한 소요시간을 단축할 수 있는 효과가 있다. The present invention relates to an apparatus for preventing system down by machine check, and provides an apparatus for preventing system down by machine check that can reduce error recovery time of a system. The present invention for this purpose is a board including a DTA using device of the mobile communication system, the DTA using the device of the DTA when the DTA signal is not inputted by monitoring the DTA signal input from the DTA using device that is transmitting and receiving data A machine check detector for outputting information as error information; And a central control unit for receiving the error information by using the interrupt signal from the machine check detector and recovering the corresponding DTA-using device based on the received error information. With the above configuration, the present invention can prevent the entire system down due to a board reset caused by an error of a specific DTA-enabled device, and immediately recognizes the error-prone DTA-enabled device, thereby minimizing troubleshooting time. In addition, the system can be recovered without resetting the board, thereby reducing the time required for recovery.

DTA(Data Transfer Ack), 머신체크, machine check, BSC, 시스템 복구 DTA (Data Transfer Ack), Machine Check, machine check, BSC, System Recovery

Description

머신체크에 의한 시스템 다운 방지 장치{Apparatus for preventing system down by machine check} Apparatus for preventing system down by machine check}

도 1은 본 고안의 실시예에 따른 머신체크에 의한 시스템 다운 방지 장치의 구성을 나타낸 블록도.1 is a block diagram showing the configuration of the system down prevention apparatus by the machine check according to an embodiment of the present invention.

도 2는 종래의 머신체크에 의한 시스템 복구 장치의 구성을 나타낸 블록도.Figure 2 is a block diagram showing the configuration of a system recovery apparatus by a conventional machine check.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110 : DTA 사용 디바이스 120 : FPGA110: DTA-enabled device 120: FPGA

122 : 결합기 124 : 머신체크 검출기122: combiner 124: machine check detector

130 : CPU 132 : 에러복구 처리부130: CPU 132: error recovery processing unit

134 : 저장부134: storage unit

본 고안은 머신체크(machine check)에 의한 시스템 다운 방지 장치에 관한 것으로, 특히, 이동통신 시스템의 DTA(Data Transfer Ack) 사용 디바이스를 포함하는 보드에 있어서, DTA 사용 디바이스의 DTA 신호를 디바이스별로 개별적으로 모니터링하고, 에러 발생시 해당 디바이스만을 복구하여 머신체크에 의한 전체 시스템 의 다운(down)을 방지하여 신속하게 복구할 수 있는 머신체크에 의한 시스템 다운 방지 장치에 관한 것이다. The present invention relates to an apparatus for preventing system down by machine check. In particular, in a board including a device using a data transfer acck (DTA) of a mobile communication system, the DTA signal of the device using a DTA is individually The present invention relates to an apparatus for preventing system down by a machine check that can be monitored quickly, and recover only the corresponding device in case of an error and prevent the down of the entire system by the machine check.

일반적으로 DTA 사용 디바이스는 데이터의 송수신시, 예를 들면, CPU의 액세스 인에이블(enable) 신호에 의해 선택된 경우, DTA 신호를 출력하는데, 이러한 DTA 신호에 의해 해당 디바이스의 에러 여부를 판단할 수 있다. In general, a DTA-enabled device outputs a DTA signal when data is transmitted or received, for example, when it is selected by an access enable signal of a CPU, and the DTA signal may determine whether the corresponding device has an error. .

이러한 DTA 사용 디바이스는 현재 BSC 등과 같은 이동통신 시스템의 보드에 사용되며, 그에 따른 에러 검출 및 복구를 위한 구성이 도 2에 도시된다. Such a DTA-using device is currently used in a board of a mobile communication system such as a BSC, and the configuration for error detection and recovery accordingly is shown in FIG. 2.

도 2는 종래의 머신체크에 의한 시스템 복구 장치의 구성을 나타낸 블록도이다. 2 is a block diagram showing the configuration of a system recovery apparatus according to a conventional machine check.

머신체크에 의한 시스템 복구 장치는 데이터 송수신시 DTA 신호를 출력하는 다수의 DTA 사용 디바이스(210)와, 다수의 DTA 사용 디바이스(210)로부터 출력되는 DTA 신호를 수신하여 하나의 신호로 결합하는 결합기(222)와, 결합기(222)에서 결합된 DTA 신호를 수신하여 에러를 판별하고 해당 에러를 복구하는 CPU(230)로 구성된다. The system recovery apparatus by machine check includes a plurality of DTA-using devices 210 outputting DTA signals when receiving and transmitting data, and a combiner for receiving and combining the DTA signals output from the plurality of DTA-using devices 210 into one signal ( 222 and the CPU 230 receiving the combined DTA signal from the combiner 222 to determine an error and recover the error.

여기서, DTA 사용 디바이스(210)는, 예를 들면, N개로 구성되며, CPU(230)의 액세스 인에이블 신호에 따라 데이터를 송수신하는 동시에, 그에 따른 DTA 신호를 결합기(222)로 출력한다. Here, the DTA using device 210 is configured of, for example, N, and transmits and receives data according to the access enable signal of the CPU 230, and outputs the corresponding DTA signal to the combiner 222.

결합기(222)는 FPGA로 구성될 수 있으며, N개의 DTA 사용 디바이스(211~21N)로부터 출력된 DTA 신호를 수신하여 하나의 신호로 결합하고, 이를 CPU(230)의 GTA로 출력한다. The combiner 222 may be configured as an FPGA. The combiner 222 receives the DTA signals outputted from the N DTA-using devices 211 to 21N, combines them into one signal, and outputs the DTA signals to the GTA of the CPU 230.

CPU(230)는 디바이스의 사용을 위한 액세스 인에이블 신호를 생성하는 동시에 해당 DTA 디바이스(210)로 출력하여 선택하고, 에러 검출시 시스템 복구를 위한 보드 리셋 신호를 생성하는 머신체크 검출기(232)를 포함한다.The CPU 230 generates an access enable signal for use of the device, simultaneously outputs and selects it to the corresponding DTA device 210, and generates a machine check detector 232 for generating a board reset signal for system recovery upon error detection. Include.

머신체크 검출기(232)는 CPU(230)의 GTA로 수신된 DTA 신호의 결합신호에 의해 DTA 사용 디바이스(210)의 에러 여부를 검출하고, 임의의 DTA 사용 디바이스(211~21N)에 의한 에러 발생시 머신체크(machine check)가 발생하면, 시스템 복구를 위한 보드 리셋 신호를 생성하여 출력한다. The machine check detector 232 detects whether the DTA using device 210 is in error by the combined signal of the DTA signal received by the GTA of the CPU 230, and when an error occurs by any of the DTA using devices 211 to 21N. When a machine check occurs, it generates and outputs a board reset signal for system recovery.

이러한 구성에 의해, 임의의 DTA 사용 디바이스(210)에서 에러가 발생하면, 머신체크 검출기(232)는 이를 감지하여 보드를 리셋함으로써 해당 에러를 복구할 수 있다. With this configuration, when an error occurs in any DTA-enabled device 210, the machine check detector 232 can detect the error and reset the board to recover the error.

그러나, 종래의 시스템 복구 장치는 DTA 사용 디바이스의 에러 발생시 복구를 위하여 보드 전체를 리셋하기 때문에, 시스템의 복구 시간이 많이 소요되고, 특히, 어떤 디바이스에 에러가 발생하였는지를 파악하지 못하기 때문에 문제 해결에 많은 시간이 소요되는 문제점이 있다. However, since the conventional system recovery apparatus resets the entire board for recovery in the event of an error of the DTA-enabled device, it takes a long time to recover the system, and in particular, it does not know which device caused the error. There is a problem that takes a lot of time.

더욱이, 특정 DTA 사용 디바이스의 에러가 발생하는 경우에도 시스템 복구를 위하여 보드가 리셋되며, 이로 인해 불필요하게 전체 시스템이 다운되는 문제점이 있다. Moreover, even when an error of a specific DTA-enabled device occurs, the board is reset for system recovery, which causes the entire system to go down unnecessarily.

본 고안은 상기와 같은 문제점을 해결하기 위하여 제안된 것으로, DTA 사용 디바이스를 포함하는 보드에서, DTA 사용 디바이스로부터 출력되는 DTA 신호를 디 바이스별로 개별적으로 모니터링하고, 에러 발생시 해당 DTA 사용 디바이스만을 복구하여 시스템의 에러 복구 시간을 단축할 수 있는 머신체크에 의한 시스템 다운 방지 장치를 제공하는 것이다. The present invention is proposed to solve the above problems, in the board including the DTA using device, by monitoring the DTA signal output from the DTA using device individually for each device, and recovers only the corresponding DTA using device in case of error It is to provide an apparatus for preventing the system down by checking the machine that can reduce the error recovery time of the system.

상기와 같은 목적을 달성하기 위한 본 고안은 이동통신 시스템의 DTA 사용 디바이스를 포함하는 보드에 있어서, 상기 DTA 사용 디바이스중 데이터가 송수신 중인 DTA 사용 디바이스로부터 입력되는 DTA 신호를 감시하여 해당 DTA 신호가 입력되지 않는 경우 해당 DTA 사용 디바이스 정보를 에러 정보로서 출력하는 머신체크 검출기와; 상기 머신체크 검출기로부터 인터럽트 신호를 이용하여 상기 에러 정보를 수신하고, 수신된 상기 에러 정보를 기초로 상기 해당 DTA 사용 디바이스를 복구하는 중앙제어부를 포함하여 이루어진 것을 특징으로 한다.In order to achieve the above object, the present invention provides a board including a DTA-using device of a mobile communication system, wherein a DTA signal is input by monitoring a DTA signal input from a DTA-using device in which data is being transmitted / received among the DTA-using devices. A machine check detector for outputting corresponding DTA use device information as error information if not; And a central control unit for receiving the error information by using the interrupt signal from the machine check detector and recovering the corresponding DTA-using device based on the received error information.

바람직하게는 상기 중앙제어부가 상기 에러 정보를 기초로 상기 해당 DTA 사용 디바이스의 리셋 신호를 생성하여 출력하는 에러복구 처리부를 포함할 수 있다. Preferably, the central control unit may include an error recovery processing unit generating and outputting a reset signal of the corresponding DTA-using device based on the error information.

본 고안은 상기 에러 정보를 저장하는 저장부를 추가로 포함할 수 있다. The present invention may further include a storage unit for storing the error information.

본 고안은 상기 DTA 사용 디바이스의 DTA 신호를 수신하여 하나의 신호로 결합하는 결합기를 추가로 포함하되, 상기 머신체크 검출기와 상기 결합기가 하나의 FPGA로 구성될 수 있다. The present invention further includes a combiner that receives the DTA signal of the DTA-using device and combines it into one signal, but the machine check detector and the combiner may be configured as one FPGA.

이하, 본 고안의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.

도 1은 본 고안의 실시예에 따른 머신체크에 의한 시스템 다운 방지 장치의 구성을 나타낸 블록도이다.1 is a block diagram showing the configuration of a system down prevention apparatus by machine check according to an embodiment of the present invention.

본 고안의 실시예에 따른 머신체크에 의한 시스템 다운 방지 장치는 데이터 송수신시 DTA 신호를 출력하는 다수의 DTA 사용 디바이스(110)와, 다수의 DTA 사용 디바이스(110)로부터 출력되는 DTA 신호를 수신하여 하나의 신호로 결합하는 결합기(122)와, 다수의 DTA 사용 디바이스(110)로부터 출력되는 DTA 신호를 수신하여 에러 여부를 판단하고 해당 에러 정보를 출력하는 머신체크 검출기(124)와, 머신체크 검출기(124)로부터 에러 정보를 수신하여 해당 에러를 복구하는 중앙제어부인 CPU(130)와, 해당 에러 정보를 저장하는 저장부(134)로 구성된다. System down prevention apparatus according to an embodiment of the present invention is a plurality of DTA using device 110 for outputting the DTA signal when transmitting and receiving the data, and receives the DTA signal output from the plurality of DTA using device 110 The combiner 122 combines the signal into one signal, the machine check detector 124 that receives the DTA signals output from the plurality of DTA-using devices 110 to determine whether there is an error, and outputs corresponding error information, and the machine check detector. CPU 130, which is a central control unit for receiving the error information from the error information and recovering the error, and a storage unit 134 for storing the error information.

DTA 사용 디바이스(110)는, 예를 들면, N개로 구성되며, CPU(130)의 액세스 인에이블 신호에 따라 데이터를 송수신하는 동시에, 그에 따른 DTA 신호를 결합기(122) 및 머신체크 검출기(124)로 출력한다. For example, the DTA-using device 110 is composed of N pieces, and transmits and receives data according to the access enable signal of the CPU 130, and simultaneously transmits the DTA signals according to the combiner 122 and the machine check detector 124. Will output

결합기(122)는 N개의 DTA 사용 디바이스(111~11N)로부터 출력되는 DTA 신호를 수신하여 하나의 신호로 결합하고, 이를 CPU(130)의 GTA로 출력하는데, 후술하는 바와 같이, 머신체크 검출기(124)가 에러를 검출하면, CPU(130)로 출력하는 GTA 신호를 정상 신호로 전환하여 출력한다. The combiner 122 receives the DTA signals outputted from the N DTA-using devices 111-11N, combines them into one signal, and outputs them to the GTA of the CPU 130. As described below, the machine check detector ( When 124 detects an error, the GTA signal output to the CPU 130 is converted into a normal signal and output.

머신체크 검출기(124)는 N개의 DTA 사용 디바이스(111~11N)중에서 데이터의 송신시 또는 수신시, 예를 들면, CPU(130)에 의해 액세스 인에이블 신호를 수신한 DTA 사용 디바이스(110)로부터 입력되는 DTA 신호를 감시하여 에러 여부를 판단한다.The machine check detector 124 transmits or receives data from the N DTA using devices 111 to 11N, for example, from the DTA using device 110 that has received an access enable signal by the CPU 130. Monitor the input DTA signal to determine if there is an error.

이때, 해당 DTA 신호가 입력되지 않는 경우, 즉, CPU(130)로부터 액세스 인 에이블 신호가 해당 DTA 사용 디바이스(110)에 인가된 다음 일정시간 동안 DTA 신호를 출력하지 않는 경우, 해당 DTA 사용 디바이스(110)의 정보를 에러 정보로서 인터럽트 신호를 이용하여 CPU(130)의 인터럽트 단자로 출력한다. In this case, when the corresponding DTA signal is not input, that is, when the access enable signal from the CPU 130 is applied to the corresponding DTA using device 110 and does not output the DTA signal for a predetermined time, the corresponding DTA using device ( The information of 110 is output to the interrupt terminal of the CPU 130 using the interrupt signal as error information.

또한, 머신체크 검출기(124)는 N개의 DTA 사용 디바이스(111~11N)에 각각 연결되어 각 DTA 사용 디바이스(111~11N)를 순차적으로 감시하며, CPU(130)의 액세스 인에이블 신호에 의해 선택된 해당 DTA 사용 디바이스(110)가 DTA 신호를 출력하여야 하는지를 파악하고, 해당 DTA 사용 디바이스(110)의 DTA 신호 출력 여부를 감시한다. In addition, the machine check detector 124 is connected to each of the N DTA-using devices 111-11N to sequentially monitor each DTA-using device 111-11N, and is selected by the access enable signal of the CPU 130. Determines whether the corresponding DTA using device 110 should output the DTA signal, and monitors whether the corresponding DTA using device 110 outputs the DTA signal.

여기서, 결합기(122)와 머신체크 검출기(124)는 하나의 FPGA로 구성될 수 있다. Here, the combiner 122 and the machine check detector 124 may be configured as one FPGA.

CPU(130)는 디바이스의 사용을 위한 액세스 인에이블 신호를 생성하는 동시에 해당 DTA 디바이스(110)로 출력하여 선택하고, 인터럽트 신호를 이용하여 머신체크 검출기(124)로부터 DTA 사용 디바이스(111~11N)에 대한 에러 신호를 수신하며, 수신된 에러 정보를 기초로 해당 DTA 사용 디바이스(110)를 복구하는데, 이와 같은 에러 발생시 시스템 복구를 위한 에러복구 처리부(132)를 포함한다.The CPU 130 generates an access enable signal for use of the device, simultaneously outputs the selected signal to the corresponding DTA device 110 and selects the DTA using device 111-11N from the machine check detector 124 using the interrupt signal. Receives an error signal for, and restores the DTA using device 110 on the basis of the received error information, the error recovery processing unit 132 for recovering the system when such an error occurs.

에러복구 처리부(132)는 CPU(130)의 인터럽트 단자를 통하여 머신체크 검출기(124)로부터 수신된 에러 정보를 기초로 에러로 판단된 해당 DTA 사용 디바이스(110)를 복구하기 위한 리셋 신호를 생성하고, 생성된 에러 디바이스 리셋 신호를 복구하고자 하는 해당 DTA 사용 디바이스(110)로 출력한다. The error recovery processing unit 132 generates a reset signal for recovering the corresponding DTA using device 110 that is determined to be an error based on the error information received from the machine check detector 124 through the interrupt terminal of the CPU 130. The generated error device reset signal is output to the corresponding DTA using device 110 to be recovered.

저장부(134)는 관리자가 검출된 에러 발생 유무를 확인할 수 있도록 각 DTA 사용 디바이스(111~11N)에 대하여 머신체크 검출기(124)에 의해 생성된 에러 정보를 저장한다. The storage unit 134 stores the error information generated by the machine check detector 124 for each of the DTA using devices 111-11N so that an administrator can confirm whether or not the detected error has occurred.

이하, 이와 같은 구성을 갖는 본 고안의 실시예에 따른 머신체크에 의한 시스템 다운 방지 장치의 동작을 설명한다. Hereinafter, the operation of the system down prevention apparatus by the machine check according to the embodiment of the present invention having such a configuration.

먼저, CPU(130)가 특정 기능을 수행하기 위하여 N의 DTA 사용 디바이스(111~11N)중에서 임의의 DTA 사용 디바이스(110)로 액세스 인에이블 신호를 출력하면, 해당 DTA 사용 디바이스(110)는 그 기능을 수행하기 위하여 활성화되고, CPU(130)로부터 해당 기능을 수행하기 위한 제어 신호를 수신하거나, 외부와 데이터를 송수신한다.First, when the CPU 130 outputs an access enable signal to any DTA using device 110 among N DTA using devices 111-11N to perform a specific function, the corresponding DTA using device 110 is It is activated to perform a function, receives a control signal for performing a corresponding function from the CPU 130, or transmits and receives data with the outside.

여기서, 해당 DTA 사용 디바이스(110)는 현재 데이터를 송신하거나 수신하고 있음을 나타내는 DTA 신호를 출력하는데, 이 신호는 하나의 FPGA(120)로 구성된 결합기(122)와 머신체크 검출기(124)로 각각 출력된다. Here, the corresponding DTA-using device 110 outputs a DTA signal indicating that it is currently transmitting or receiving data, which are respectively transmitted to the combiner 122 and the machine check detector 124 composed of one FPGA 120. Is output.

이때, 해당 DTA 사용 디바이스(110)에 에러가 발생하면, 머신체크 검출기(124)는 해당 DTA 사용 디바이스(110)로부터의 DTA 신호의 입력여부에 따라 에러 여부를 판단한다. At this time, if an error occurs in the DTA using device 110, the machine check detector 124 determines whether or not the error according to whether the DTA signal from the DTA using device 110 is input.

즉, DTA 사용 디바이스(110)는 에러 발생시 DTA 신호를 정상적으로 출력하지 못하므로, 머신체크 검출기(124)는 해당 DTA 사용 디바이스(110)로부터 일정시간 동안 DTA 신호가 수신되지 않으면, 이를 에러로 판단하여 해당 DTA 사용 디바이스(110)의 정보를 에러 정보로서 CPU(130)의 인터럽트 단자로 출력한다.That is, since the DTA using device 110 does not normally output the DTA signal when an error occurs, the machine check detector 124 determines that the DTA signal is not received for a predetermined time from the corresponding DTA using device 110, and determines that this is an error. The information of the DTA using device 110 is output to the interrupt terminal of the CPU 130 as error information.

CPU(130)는 인터럽트 신호를 이용하여 머신체크 검출기(124)로부터 수신된 에러 정보를 그 내부의 에러복구 처리부(132)에 전달하고, 에러복구 처리부(132)는 수신된 에러 신호를 기초로 해당 DTA 사용 디바이스(110)를 복구하기 위한 리셋 신호를 생성하여 출력한다. The CPU 130 transmits the error information received from the machine check detector 124 to the error recovery processing unit 132 therein using the interrupt signal, and the error recovery processing unit 132 responds based on the received error signal. Generate and output a reset signal for recovering the DTA-enabled device 110.

에러가 발생된 해당 DTA 사용 디바이스(110)는 CPU(130)의 에러 디바이스 리셋 신호를 수신하여 복구를 위하여 초기화된다. The DTA-using device 110 having an error is initialized for recovery by receiving the error device reset signal of the CPU 130.

이러한 동작에 의해, 에러 발생시 보드를 리셋하여 전체 시스템을 다운시키지 않고도, 해당 DTA 사용 디바이스(110)만을 초기화함으로써, 에러 발생 DTA 사용 디바이스(110)를 바로 알 수 있어 신속하게 대처할 수 있으므로 시스템의 복구 시간을 최소화할 수 있다. By this operation, by initializing only the corresponding DTA-using device 110 without having to reset the board in the event of an error and bringing down the entire system, the error-prone DTA-using device 110 can be immediately known and responded quickly. Time can be minimized.

한편, 머신체크 검출기(124)가 DTA 사용 디바이스(110)의 에러를 검출하면, 결합기(122)는 각 DTA 사용 디바이스(111~11N)로부터 수신된 DTA 신호를 결합한 GTA 신호를 정상 신호로 전환하여 CPU(130)로 출력한다. On the other hand, when the machine check detector 124 detects an error of the DTA-using device 110, the combiner 122 converts the GTA signal combined with the DTA signals received from each of the DTA-using devices 111-11N to a normal signal. Output to the CPU 130.

또한, CPU(130)는 DTA 사용 디바이스(110)의 에러 발생 유무를 추후에 관리자가 확인하여 관리할 수 있도록 해당 에러 정보를 저장부(134)에 저장한다. In addition, the CPU 130 stores the error information in the storage unit 134 so that an administrator can check and manage whether an error occurs in the DTA-using device 110 later.

이상에서 설명한 바와 같이, 본 고안에 따른 머신체크에 의한 시스템 다운 방지 장치는 이동통신 시스템의 DTA 사용 디바이스를 포함하는 보드에 있어서, DTA 사용 디바이스의 DTA 신호를 디바이스별로 개별적으로 모니터링하고, 에러 발생시 해당 DTA 사용 디바이스만을 초기화하여 복구함으로써, 특정 DTA 사용 디바이스의 에러에 기인하여 발생하는 보드 리셋에 의한 전체 시스템 다운을 방지할 수 있는 효과가 있다.As described above, in the board including the DTA-using device of the mobile communication system, the apparatus for preventing the system down according to the present invention is to monitor the DTA signal of the DTA-enabled device for each device individually, and when an error occurs, By initializing and restoring only the DTA-enabled device, there is an effect that the entire system can be prevented from being reset due to a board reset caused by an error of a specific DTA-enabled device.

또한, 본 고안은 개별적인 모니터링에 의해 에러 발생시 해당 DTA 사용 디바이스만을 복구함으로써, 에러가 발생된 DTA 사용 디바이스를 바로 인식하므로 문제해결 시간을 최소화하고, 보드를 리셋하지 않고도 시스템을 복구할 수 있어 복구를 위한 소요시간을 단축할 수 있는 효과가 있다. In addition, the present invention recovers only the DTA-enabled device when an error occurs by individual monitoring, thereby immediately recognizing the DTA-enabled device in error, thereby minimizing troubleshooting time and recovering the system without resetting the board. There is an effect that can reduce the time required for.

Claims (4)

이동통신 시스템의 DTA(Data Transfer Ack) 사용 디바이스를 포함하는 보드에 있어서,In the board comprising a device using a DTA (Data Transfer Ack) of the mobile communication system, 상기 DTA 사용 디바이스중 데이터가 송수신 중인 DTA 사용 디바이스로부터 입력되는 DTA 신호를 감시하여 해당 DTA 신호가 입력되지 않는 경우 해당 DTA 사용 디바이스 정보를 에러 정보로서 출력하는 머신체크 검출기와;A machine check detector that monitors a DTA signal input from a DTA using device that is transmitting and receiving data among the DTA using devices and outputs corresponding DTA using device information as error information when the corresponding DTA signal is not input; 상기 머신체크 검출기로부터 인터럽트 신호를 이용하여 상기 에러 정보를 수신하고, 수신된 상기 에러 정보를 기초로 상기 해당 DTA 사용 디바이스를 복구하는 중앙제어부를 포함하여 이루어진 것을 특징으로 하는 머신체크에 의한 시스템 다운 방지 장치.And a central control unit configured to receive the error information from the machine check detector by using an interrupt signal, and to recover the corresponding DTA-using device based on the received error information. Device. 제 1 항에 있어서,The method of claim 1, 상기 중앙제어부는 상기 에러 정보를 기초로 상기 해당 DTA 사용 디바이스의 리셋 신호를 생성하여 출력하는 에러복구 처리부를 포함하는 것을 특징으로 하는 머신체크에 의한 시스템 다운 방지 장치.And the central control unit comprises an error recovery processing unit for generating and outputting a reset signal of the corresponding DTA-using device based on the error information. 제 1 항에 있어서,The method of claim 1, 상기 에러 정보를 저장하는 저장부를 추가로 포함하는 것을 특징으로 하는 머신체크에 의한 시스템 다운 방지 장치.And a storage unit for storing the error information. 제 1 항에 있어서,The method of claim 1, 상기 DTA 사용 디바이스의 DTA 신호를 수신하여 하나의 신호로 결합하는 결합기를 추가로 포함하되, 상기 머신체크 검출기와 상기 결합기가 하나의 FPGA로 구성되는 것을 특징으로 하는 머신체크에 의한 시스템 다운 방지 장치.And a combiner for receiving the DTA signal of the DTA-enabled device and combining the same into one signal, wherein the machine check detector and the combiner are configured as one FPGA.
KR2020050036416U 2005-12-27 2005-12-27 Apparatus for preventing system down by machine check KR200410735Y1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020050036416U KR200410735Y1 (en) 2005-12-27 2005-12-27 Apparatus for preventing system down by machine check

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020050036416U KR200410735Y1 (en) 2005-12-27 2005-12-27 Apparatus for preventing system down by machine check

Publications (1)

Publication Number Publication Date
KR200410735Y1 true KR200410735Y1 (en) 2006-03-08

Family

ID=41761075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020050036416U KR200410735Y1 (en) 2005-12-27 2005-12-27 Apparatus for preventing system down by machine check

Country Status (1)

Country Link
KR (1) KR200410735Y1 (en)

Similar Documents

Publication Publication Date Title
EP2456127B1 (en) Method, system and apparatus for diagnosing physical downlink failure
RU2009122937A (en) SECURITY FUNCTIONS IN ARCHITECTURES BASED ON MUTUAL COMPOUNDS
CN101150458A (en) Method and device for single board detection
US7436291B2 (en) Protection of devices in a redundant configuration
US7953016B2 (en) Method and system for telecommunication apparatus fast fault notification
KR200410735Y1 (en) Apparatus for preventing system down by machine check
US8917609B2 (en) Line monitoring apparatus and line monitoring method
CN117156101A (en) Vehicle-mounted camera video data processing method, central computing unit and device
JP5548160B2 (en) Fault monitoring node device and fault detection and recovery method
KR101149697B1 (en) High-speed digital communication interface module and methdo that support full-duplex and unidirectional communication for nuclear power plant safety system
US6412016B1 (en) Network link bypass device
JP2004220221A (en) Information processor, monitoring control method for information processor, and information processing system
JP2008301141A (en) Exchanger
JP2006325118A (en) Monitored data collection system
KR20140062288A (en) Apparatus for processing error of robot component and method thereof
JP5884547B2 (en) Communication device
JP2002169706A (en) Monitor system
JP4072508B2 (en) Remote loopback control method and system
JP2745708B2 (en) Digital data line error detection method
JP2591455B2 (en) Communication device
JP2002330191A (en) Method and system for detecting abnormality
JPS63246946A (en) Fault detection system for communication equipment in loop structure network
KR100329366B1 (en) Method of Managing Switch Channels in the Communication Management System
KR0135389B1 (en) Transmitter
JPH11338721A (en) Automatic reset device for microcomputer

Legal Events

Date Code Title Description
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20130219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150216

Year of fee payment: 10

EXPY Expiration of term