KR20040096371A - Molding process in FBGA package - Google Patents
Molding process in FBGA package Download PDFInfo
- Publication number
- KR20040096371A KR20040096371A KR1020030029423A KR20030029423A KR20040096371A KR 20040096371 A KR20040096371 A KR 20040096371A KR 1020030029423 A KR1020030029423 A KR 1020030029423A KR 20030029423 A KR20030029423 A KR 20030029423A KR 20040096371 A KR20040096371 A KR 20040096371A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- emc
- lower mold
- injected
- semiconductor chip
- Prior art date
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 97
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- 238000007789 sealing Methods 0.000 claims abstract description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052802 copper Inorganic materials 0.000 claims abstract description 5
- 239000010949 copper Substances 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 5
- 239000002390 adhesive tape Substances 0.000 claims description 13
- 239000000945 filler Substances 0.000 claims description 6
- 239000004593 Epoxy Substances 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- 239000011241 protective layer Substances 0.000 claims 1
- 229920006336 epoxy molding compound Polymers 0.000 abstract description 68
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
본 발명은 에프비지에이(FBGA : Fine-pitch Ball Grid Array) 패키지의 제조방법에 관한 것으로, 보다 상세하게는, EMC 플래쉬 발생을 방지하기 위한 몰딩 공정에 관한 것이다.The present invention relates to a method for manufacturing a fine-pitch ball grid array (FBGA) package, and more particularly, to a molding process for preventing generation of EMC flash.
주지된 바와 같이, 반도체 패키지는 그 크기를 낮추면서 전기적 특성을 향상시키는 방향으로 개발되어져 왔으며, 볼 그리드 어레이 패키지(Ball Grid Aarray : 이하, BGA)는 그 좋은 예이다.As is well known, semiconductor packages have been developed in the direction of improving their electrical characteristics while reducing their size, and a ball grid array package (BGA) is a good example.
이러한 BGA 패키지는 전체 크기가 칩 크기와 유사하기 때문에 실장 면적을 최소화할 수 있고, 아울러, 솔더 볼에 의해 외부 회로와의 전기적 연결이 이루어지므로 전기적 신호 전달 경로의 최소화를 통해 향상된 전기적 특성을 갖는다.Since the overall size of the BGA package is similar to the chip size, the mounting area can be minimized, and since the electrical connection with the external circuit is made by solder balls, the BGA package has improved electrical characteristics through minimization of the electrical signal transmission path.
도 1은 종래의 페이스-다운 타입(face-down type)의 FBGA(Fine-pitch BGA) 패키지를 도시한 단면도이다.1 is a cross-sectional view of a conventional face-down type (Fine-pitch BGA) package.
도시된 바와 같이, 센터패드형의 반도체 칩(2)은 그의 본딩패드(2a)가 아래를 향하도록 접착테이프(3)에 의해 기판(1) 상에 부착되어 있으며, 상기 칩의 본딩패드(2a)와 기판의 구리배선(1a)은 기판 윈도우(window : 4)를 관통하여 금속와이어(5)에 의해 상호 연결되어 있고, 상기 칩(2)을 포함한 기판(1)의 상부면과 금속와이어(5)를 포함한 기판 윈도우(4)는 각각 EMC(Epoxy Molding Compound)로 이루어진 상부 몰드 캡(6a)과 하부 몰드 캡(6b)으로 밀봉되어 있으며, 그리고, 상기 구리배선(1a)의 볼 랜드 상에는 인쇄회로기판(Printed Circuit Board)에의 실장을 위한 솔더 볼(7)이 부착되어져 있다.As shown, the center pad semiconductor chip 2 is attached onto the substrate 1 by an adhesive tape 3 so that its bonding pads 2a face downward, and the bonding pads 2a of the chips are attached. ) And the copper wiring 1a of the substrate are interconnected by the metal wire 5 through the substrate window 4, and the upper surface of the substrate 1 including the chip 2 and the metal wire ( The substrate window 4 including 5) is sealed with an upper mold cap 6a and a lower mold cap 6b each made of an epoxy molding compound (EMC), and printed on the ball lands of the copper wiring 1a. Solder balls 7 for mounting on a printed circuit board are attached.
이와 같은 FBGA 패키지를 제조함에 있어서, 몰딩 공정은 다음과 같이 이루어진다. 도 2 및 도 3a는 종래 FBGA 패키지의 몰딩 공정을 설명하기 위한 도면들로서, 여기서, 도 2는 기판이 배치된 금형을 도시한 단면도이고, 도 3a는 EMC의 주입경로를 설명하기 위한 반도체 칩이 부착된 기판의 평면도이다.In manufacturing such an FBGA package, the molding process is performed as follows. 2 and 3A are views for explaining a molding process of a conventional FBGA package, where FIG. 2 is a cross-sectional view showing a mold on which a substrate is disposed, and FIG. 3A is a semiconductor chip attached to explain an EMC injection path. Top view of a printed substrate.
도 2를 참조하면, 와이어 본딩이 끝난 기판(1)과 EMC 테블릿(Tablet)을 하형 금형(21)에 로딩시킨 상태에서 상형 금형(22)을 아래로 다운시킨다. 상기 하형 금형(21)은 도시되지는 않았으나 표면에 하부 몰드 캡을 형성하기 위한 홈을 구비한다. 그 다음, 상하형 금형을 소정 온도로 가열하여 EMC 테블릿을 액상으로 만들고, 연이어, 상기 하형 금형(21)에 구비된 트랜스퍼 플런저(Transfer plunger : 23)를 상승시키는 것을 통해 액상의 EMC를 기판(1)이 로딩된 부분으로 그의 주입경로를 따라 주입시킨다. 이때, 상기 EMC는 기판(1)의 상측으로 주입됨은 물론, 도 3a에 도시된 바와 같이, 기판 윈도우(4)를 통해 기판(1)의 하측으로도 하형 금형(21)의 홈을 따라 동시에 주입된다.Referring to FIG. 2, the upper mold 22 is pulled down while the wire bonded substrate 1 and the EMC tablet are loaded on the lower mold 21. Although not shown, the lower mold 21 is provided with a groove for forming a lower mold cap on its surface. Then, the upper and lower molds are heated to a predetermined temperature to make the EMC tablet into a liquid phase, and subsequently, the liquid EMC is transferred to the substrate (by raising the transfer plunger 23 provided in the lower mold 21). 1) is injected along its injection path into the loaded portion. At this time, the EMC is injected into the upper side of the substrate 1, as shown in Figure 3a, through the substrate window 4, at the same time along the groove of the lower mold 21 also to the lower side of the substrate 1 do.
이어서, 소정 시간 동안 금형 내부로 주입된 EMC를 큐어링(curing)하고, 이를 통해, 몰딩 공정을 완료함으로써 FBGA 패키지의 제조를 완성한다.Subsequently, the EMC injected into the mold is cured for a predetermined time, thereby completing the manufacturing of the FBGA package by completing the molding process.
도 4a 및 도 4b는 몰딩 공정이 완료된 FBGA 패키지를 도시한 도면으로서, 여기서, 도 4a는 몰딩 후의 상형 몰드 형상을 도시한 것이고, 도 4b는 몰딩 후의 하형 몰드 형상을 도시한 것이다.4A and 4B illustrate a FBGA package in which a molding process is completed, in which FIG. 4A illustrates a top mold shape after molding and FIG. 4B illustrates a bottom mold shape after molding.
도 4a 및 도 4b에서, 도면부호 6a는 상부 몰드 캡, 그리고, 6b는 하부 몰드 캡을 각각 나타내며, 몰딩 공정은 유니트(unit) 단위가 아닌 기판 상에서 스트립 (stripe) 단위로 진행된다.In FIGS. 4A and 4B, reference numeral 6a denotes an upper mold cap and 6b a lower mold cap, respectively, and the molding process is carried out in strip units on a substrate rather than in unit units.
그러나, 전술한 바와 같은 종래의 FBGA 패키지를 제조하기 위한 몰딩 공정은 상,하형 금형의 클램핑(Clamping)에 의해 몰딩이 이루어지는 기존 TSOP(Thin Small Outline Package)의 몰딩 방식과는 달리 하부 몰드 캡이 탑 캐버티(Top cavity)의 EMC 충진압, 즉, 금형 내에서 기판 상측으로 주입되어 충진되는 EMC의 누르는 압력에 의해 형성되는 방식이므로, 상기 EMC 충진압이 약할 경우, 도 5에서 보여지는 바와 같이, 하부 몰드 캡(6b)의 양측 가장자리에서 EMC의 플래쉬(flash) 또는 레진 브리드(resin bleed)가 발생될 수 있으며, 이로 인해, 몰딩 불량이 유발된다.However, the molding process for manufacturing a conventional FBGA package as described above is different from the molding method of the conventional thin small outline package (TSOP), which is molded by clamping the upper and lower molds, the lower mold cap is top Since the method is formed by the EMC filling pressure of the cavity, that is, the pressing pressure of the EMC injected and filled into the substrate in the mold, when the EMC filling pressure is weak, as shown in FIG. Flash or resin bleed of EMC may occur at both edges of the lower mold cap 6b, which causes molding failure.
부연하면, 하부 몰드 캡은 EMC의 유동을 억제시키는 별도의 부재가 구비되어 형성되는 것이 아니라, 기판 상부의 EMC 충진압에 의해 기판이 눌려져 하부 몰드 캡 형성 부위의 가장자리가 하형 금형에 밀착됨으로써 EMC의 유동이 억제되고, 이러한 상태로 EMC가 큐어링되어 형성되는 것이다. 그런데, 기판 상부의 EMC 충진압이 약할 경우, 몰드 캡 형성 부위의 가장자리가 하형 금형에 안전히 밀착되지 못하기 때문에 EMC의 플래쉬 및 레진 브리드 등이 발생되는 것이다.In other words, the lower mold cap is not formed with a separate member that suppresses the flow of EMC, but the substrate is pressed by the EMC filling pressure on the upper part of the lower mold cap, so that the edge of the lower mold cap forming part is in close contact with the lower mold. Flow is inhibited and EMC is cured and formed in this state. However, when the EMC filling pressure of the upper portion of the substrate is weak, since the edge of the mold cap forming portion is not in close contact with the lower mold, the flash and resin bleed of the EMC is generated.
또한, 페이스-다운 FBGA 패키지는 기존의 패키지에 비해 상형의 넓은 몰드 면과 하형의 몰드 캡을 충진해야 하는 형태로 디자인되어 있으므로, 충진성이 취약할 수 밖에 없으며, 특히, EMC가 상형의 몰드면과 하형의 몰드 캡을 동시에 매립하게 되는 바, 상기 하형 몰드 캡을 형성하기 위한 클램프 영역에 면압 형성이 부족하므로, 결국, 몰딩 신뢰성을 확보함에 그 어려움이 있다.In addition, the face-down FBGA package is designed to fill the upper mold mold and the lower mold cap than the conventional package, so the filling is inevitably weak, especially EMC is the upper mold mold surface Since the bottom mold cap is buried at the same time, there is a lack of surface pressure formation in the clamp region for forming the bottom mold cap, and thus, there is a difficulty in securing molding reliability.
게다가, 종래 FBGA 패키지의 몰딩 공정은 전술한 바와 같이 기판 상측으로는 물론 기판 하측으로도 EMC가 동시에 주입되며, 이때, 기판 윈도우를 통한 기판 하측으로의 EMC 주입을 위해, 도 3b에 도시된 바와 같이, 반도체 칩(2)의 기판(1) 상에의 부착을 위한 접착제(3)는 일반적으로 칩(2) 보다 작은 크기로 구비되는데, 접착제(3) 양측 사이 공간에 EMC가 주입되는 경우, EMC 필러(filler)가 칩 표면의 보호막(도시안됨)에 데미지를 줄 수 있으며, 이로인해, 소자 불량이 초래될 수 있다.In addition, in the molding process of the conventional FBGA package, as described above, the EMC is injected simultaneously into the upper side of the substrate as well as the lower side of the substrate. In this case, for EMC injection into the lower side of the substrate through the substrate window, as shown in FIG. 3B. The adhesive 3 for attaching the semiconductor chip 2 onto the substrate 1 is generally provided in a smaller size than the chip 2, in which case EMC is injected into the space between the two sides of the adhesive 3, The filler may damage the protective film (not shown) on the chip surface, which may result in device defects.
따라서, 본 발명은 상기한 문제점을 해결하기 위해 안출된 것으로서, 몰딩 불량을 방지할 수 있는 FBGA 패키지 제조용 금형 및 이를 이용한 몰딩 공정을 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a mold for manufacturing a FBGA package and a molding process using the same, which are devised to solve the above problems.
또한, 본 발명은 몰딩 불량을 방지함으로써 제품 신뢰성 및 제조수율을 향상시킬 수 있는 FBGA 패키지 제조용 금형 및 이를 이용한 몰딩 공정을 제공함에 그 다른 목적이 있다.Another object of the present invention is to provide a mold for manufacturing a FBGA package and a molding process using the same, which can improve product reliability and manufacturing yield by preventing molding defects.
도 1은 종래 페이스 다운 타입의 FBGA 패키지를 도시한 단면도.1 is a cross-sectional view showing a conventional face down type FBGA package.
도 2 및 도 3a는 종래 FBGA 패키지의 몰딩 공정을 설명하기 위한 도면.2 and 3a is a view for explaining a molding process of a conventional FBGA package.
도 3b는 EMC 필러 발생을 설명하기 위한 단면도.3B is a cross-sectional view illustrating the generation of an EMC filler.
도 4a 및 도 4b는 각각 몰딩 후의 상형 및 하형 몰드 형상을 보여주는 도면.4A and 4B show the top and bottom mold shapes after molding, respectively.
도 5는 EMC 플래쉬가 발생된 상태를 보여주는 도면.5 is a view showing a state in which the EMC flash is generated.
도 6a 및 6b는 본 발명의 접착테이프를 설명하기 위한 평면도 및 단면도.6a and 6b are a plan view and a cross-sectional view for explaining the adhesive tape of the present invention.
도 7은 본 발명에 따른 기판을 설명하기 위한 평면도.7 is a plan view for explaining a substrate according to the present invention.
도 8은 본 발명에 따른 하형 금형의 부분 사시도.8 is a partial perspective view of a lower mold according to the present invention.
도 9 및 도 10는 각각 EMC가 주입되는 게이트부 및 에어벤트부를 설명하기 위한 단면도.9 and 10 are cross-sectional views for explaining the gate portion and the air vent portion injected with the EMC, respectively.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
61 : 기판 62 : 반도체 칩61 substrate 62 semiconductor chip
63 : 접착테이프 64 : 기판 윈도우63: adhesive tape 64: substrate window
70 : 더미 홀 71 : 하형 금형70: dummy hole 71: the lower mold
72 : 상형 금형 73 : 하부 몰드 캡 형성용 홈72: upper mold 73: groove for forming the lower mold cap
74,75 : 더미 플로우 캐버티74,75: Dummy Flow Cavity
상기와 같은 목적을 달성하기 위하여, 본 발명은, 반도체 칩이 접착테이프에 의해 페이스 다운 타입으로 기판 상에 부착되고 상기 기판에 구비된 윈도우를 통해 반도체 칩의 본딩패드와 기판의 구리배선간을 와이어 본딩한 기판 결과물을 표면에 하형 몰드 캡 형성을 위한 홈을 구비한 하형 금형에 로딩시키는 제1단계와, 상기 기판 상측에 EMC 충진공간이 만들어지도록 하형 금형 상에 상형 금형을 배치시킨상태로 금형 내에 EMC를 주입하는 제2단계와, 상기 반도체 칩을 포함한 기판 상부면을 밀봉하는 상부 몰드 캡과 금속와이어를 포함한 기판 윈도우를 밀봉하는 하부 몰드 캡이 형성되도록 주입된 EMC를 소정 시간 큐어링시키는 제3단계를 포함하며, 상기 제2단계에서 EMC는 주입 초기에 기판 상측으로만 주입되도록 하여 기판 상측에서의 EMC 충진압이 최대가 되도록 하는 것에 의해 기판 하부면의 하부 몰드 캡 형성 부위의 양측 가장자리가 하형 금형에 밀착되도록 하고, 이후, EMC 주입구로부터 멀리 떨어진 기판 가장자리 부위에 구비시킨 더미 홀(Dummy hole)을 통해 기판 하측의 상기 하형 금형의 홈을 따라 플래쉬(flash)의 발생없이 주입되도록 하는 것을 특징으로 하는 FBGA 패키지의 몰딩 공정을 제공한다.In order to achieve the above object, the present invention, the semiconductor chip is attached to the face down type by the adhesive tape and the wire between the bonding pad of the semiconductor chip and the copper wiring of the substrate through a window provided on the substrate The first step of loading the bonded substrate result into a lower mold having a groove for forming a lower mold cap on the surface, and the upper mold is placed on the lower mold so that an EMC filling space is formed on the upper side of the substrate. A second step of injecting EMC, and a third time of curing the injected EMC so that an upper mold cap for sealing the upper surface of the substrate including the semiconductor chip and a lower mold cap for sealing the substrate window including the metal wire are formed. In the second step, EMC is injected only to the upper side of the substrate at the beginning of the injection so that the EMC filling pressure at the upper side of the substrate is maximized. Both sides of the lower mold cap forming portion of the lower surface of the substrate to be in close contact with the lower mold, and then through the dummy hole provided in the substrate edge portion away from the EMC injection hole It provides a molding process of the FBGA package, characterized in that it is injected along the groove of the lower mold without the occurrence of flash (flash).
여기서, 상기 접착테이프는 기판 윈도우를 통한 EMC의 기판 하측으로의 주입을 방지함과 동시에 기판과 반도체 칩 사이 공간에서의 EMC 필러에 의한 칩 보호막의 데미지 발생이 방지되도록, 상기 반도체 칩 보다 큰 크기이면서 기판 윈도우를 가리지 않는 형태로 구비된다.Here, the adhesive tape is larger than the semiconductor chip so as to prevent the EMC protection from being injected into the lower side of the substrate through the substrate window and to prevent the damage of the chip protection layer by the EMC filler in the space between the substrate and the semiconductor chip. It is provided in a form that does not block the substrate window.
상기 EMC를 주입하는 제2단계는 EMC 충진성을 향상시키기 위해 EMC 주입구로부터 가장 멀리 떨어진 하형 금형의 홈 단부에 도트형의 더미 플로우 캐버티(Dummy flow cavity)를 구비시켜 진행하며, 또한, EMC 주입구 외측의 하형 금형 부위에 라인형의 더미 플로우 캐버티를 구비시켜 진행한다.In the second step of injecting the EMC, a dot-type dummy flow cavity is provided at the groove end of the lower mold farthest away from the EMC inlet to improve EMC filling, and the EMC inlet is further provided. A line dummy dummy cavity is provided in the lower mold part on the outside to proceed.
본 발명에 따르면, 기판 상측에서의 EMC 충진압을 극대화시키기 때문에 EMC의 플래쉬 현상을 효과적으로 방지할 수 있으며, 또한, 접착테이프의 크기 증가를 통해 EMC 필러에 의한 칩 보호막 데미지의 발생도 방지할 수 있다.According to the present invention, it is possible to effectively prevent the flash phenomenon of the EMC because it maximizes the EMC filling pressure on the upper side of the substrate, it is also possible to prevent the occurrence of chip protection film damage caused by the EMC filler by increasing the size of the adhesive tape. .
(실시예)(Example)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명에 따른 몰딩 공정은 EMC 충진압의 부족에 의한 EMC 플래쉬 발생을 방지하고, 또한, EMC 충진성 부족을 방지하며, 아울러, 칩과 기판 사이 공간에 EMC가 유입됨에 따른 칩 보호막의 손상을 방지하기 위해, 첫째, EMC 주입시에 EMC가 기판 상측으로만 우선 주입된 후에 기판 하측으로 주입되도록 하여 상기 기판 상측에서의 EMC 충진압이 최대가 되도록 하며, 둘째, 하형 금형의 구조를 일부 변경하여 EMC 충진성이 향상되도록 하며, 셋째, 칩과 기판 공간을 제거하여 상기 칩과 기판 사이 공간에의 EMC의 유입을 근본적으로 막아준다.The molding process according to the present invention prevents the occurrence of the EMC flash due to the lack of EMC filling pressure, and also prevents the lack of EMC filling, and also prevents damage to the chip protection film due to the introduction of EMC into the space between the chip and the substrate. To do this, first, EMC is injected only into the upper side of the substrate at the time of EMC injection, and then injected into the lower side of the substrate to maximize the EMC filling pressure on the upper side of the substrate, and second, by partially changing the structure of the lower mold. Thirdly, the filling property is improved, and thirdly, the chip and substrate spaces are removed to fundamentally prevent the inflow of EMC into the space between the chips and the substrate.
이를 위해, 본 발명은 기판 윈도우를 통한 EMC의 기판 하측으로의 주입을 방지함과 동시에 칩과 기판 사이 공간에의 EMC 유입이 방지되도록, 도 6a에 도시된 바와 같이, 상기 기판(61) 상에 반도체 칩(62)을 부착시키기 위한 부재인 접착테이프(63)의 디자인을 종래와는 달리 반도체 칩(62) 보다는 큰 크기이면서 기판 윈도우(64)를 가리지 않는 형태로 변경한다.To this end, the present invention is directed to the substrate 61, as shown in FIG. 6A, to prevent the introduction of EMC through the substrate window to the underside of the substrate while preventing the EMC ingress into the space between the chip and the substrate. The design of the adhesive tape 63, which is a member for attaching the semiconductor chip 62, is changed to a shape that is larger than that of the semiconductor chip 62 and does not cover the substrate window 64.
이와 같이 하면, 도 6b에 도시된 바와 같이, 칩(62)과 기판(61) 사이 공간은 접착테이프(63)에 의해 제거되므로 상기 공간에의 EMC 유입이 근본적으로 차단되며, 따라서, EMC 필러에 의한 칩 보호막의 손상 및 이로 인한 소자 불량은 초래되지 않는다.In this way, as shown in FIG. 6B, the space between the chip 62 and the substrate 61 is removed by the adhesive tape 63, so that the EMC inflow into the space is essentially blocked, and thus, the EMC filler Damage to the chip protection film and device defects caused by this are not caused.
또한, 종래에는 EMC 주입구(이하, 게이트(gate)부라 칭함)로부터 금형 내에주입된 EMC가 기판 상측으로 플로우됨과 동시에 기판 윈도우를 통해 기판 하측으로도 동시에 플로우되는 반면, 본 발명에서는 상기와 같이 접착테이프(63)의 디자인을 변경함에 따라 기판 하측으로의 EMC 플로우는 상기 접착테이프(63)에 의해 차단되고, 단지, EMC는 기판 상측으로만 플로우되므로, EMC 주입시, 기판 상측에서의 EMC 충진압이 최대가 되며, 아울러, 기판 하측의 하부 몰드 캡 형성 부위의 양측 가장자리는 하형 금형에 완전히 밀착될 수 있는 바, EMC 플래쉬 발생이 방지될 수 있다.In addition, while conventionally, EMC injected into the mold from the EMC injection hole (hereinafter referred to as a gate portion) flows to the upper side of the substrate and simultaneously flows to the lower side of the substrate through the substrate window. As the design of (63) changes, the EMC flow to the lower side of the substrate is blocked by the adhesive tape 63, and only the EMC flows to the upper side of the substrate. In addition, both edges of the lower mold cap forming portion under the substrate can be completely in contact with the lower mold, so that the occurrence of EMC flash can be prevented.
한편, EMC 주입시 접착테이프(63)의 디자인 변경에 따른 기판 하측으로의 플로우를 위해, 도 7에 도시된 바와 같이, 본 발명은 게이트부로부터 가장 멀리 떨어진 기판 부위(이하, 에어벤트(air vent)부라 칭함)에 더미 홀(Dummy hole : 70)을 설치한다. 즉, 본 발명은 기판 제작시에 기판 윈도우와 이격하면서 하형 금형의 홈 상에 배치될 수 있도록 더미 홀(70)을 추가 설치한다.On the other hand, in order to flow to the lower side of the substrate according to the design change of the adhesive tape 63 during EMC injection, as shown in FIG. 7, the present invention is the farthest substrate portion (hereinafter, air vent Dummy hole (70) is installed in the That is, according to the present invention, the dummy hole 70 is additionally installed to be disposed on the groove of the lower mold while being spaced apart from the substrate window at the time of manufacturing the substrate.
이와 같이 기판(61)에 더미 홀(70)을 설치함에 따라, 게이트로부터 주입된 EMC는 초기에 기판(61) 상측으로만 플로우되다가 이후 에어벤트부에서 상기 더미 홀(70)을 통해 기판 하측으로 플로우되므로, 전술한 바와 같이, 기판 상측에서의 EMC 충진압은 최대가 되며, 아울러, 기판 하측의 하부 몰드 캡 형성 부위의 양측 가장자리는 하형 금형에 완전히 밀착될 수 있어서 EMC 플래쉬 발생없이 하부 몰드 캡을 형성할 수 있게 된다.As the dummy hole 70 is installed in the substrate 61 as described above, the EMC injected from the gate initially flows only above the substrate 61 and then through the dummy hole 70 in the air vent portion to the lower side of the substrate. As described above, as described above, the EMC filling pressure at the upper side of the substrate is maximized, and both edges of the lower mold cap forming portion at the lower side of the substrate can be completely adhered to the lower mold so that the lower mold cap can be opened without generating an EMC flash. It can be formed.
도 7에서, 미설명된 도면부호 71 및 72는 각각 하형 금형 및 상형 금형을 나타낸다.In Fig. 7, unexplained reference numerals 71 and 72 denote lower molds and upper molds, respectively.
그 다음, 본 발명은 상형의 넓은 몰드 면과 하형의 좁은 몰드 면을 충진해야 함에 따른 구조적 불균일에 의한 EMC 충진성 취약을 개선하기 위해 하형 금형의 디자인을 일부 변경한다.Next, the present invention makes some modifications to the design of the lower mold in order to improve the weakness of EMC filling due to structural non-uniformity due to the filling of the upper mold's wide mold face and the lower mold's narrow mold face.
즉, 도 8 및 도 9에 도시된 바와 같이, 본 발명은 하형 금형(71)의 에어벤트부 및 게이트부 각각에 더미 플로우 캐버티(Dummy flow cavity : 74, 75)를 설치한다. 여기서, 상기 에어벤트부의 더미 플로우 캐버티(74)는 하부 몰드 캡 형성용 홈(73)의 타측 단부에 설치하며, 이때, 그 크기는 상기 홈(73) 보다는 더 크게 하고, 아울러, 도트형으로 설치한다. 반면, 상기 게이트부의 더미 플로우 캐버티(75)는 하부 몰드 캡 형성용 홈(73)의 일측 단부와 연결되게 설치하되, 라인 형태로 설치한다.That is, as shown in FIG. 8 and FIG. 9, the present invention provides dummy flow cavities 74 and 75 in the air vent part and the gate part of the lower die 71. Here, the dummy flow cavity 74 of the air vent part is installed at the other end of the lower mold cap forming groove 73, and at this time, the size is larger than the groove 73, and, in addition, in the dot shape Install. On the other hand, the dummy flow cavity 75 of the gate part is installed to be connected to one end of the lower mold cap forming groove 73, but is installed in a line form.
이와 같이 하형 금형(71)의 에어벤트부 및 게이트부 각각에 더미 플로우 캐버티(74, 75)를 설치함에 따라, 금형 내의 EMC 충진성은 향상되며, 그래서, 보이드 및 미충진 발생을 방지할 수 있는 바, 몰딩 신뢰성을 개선시킬 수 있게 된다.As such, as the dummy flow cavities 74 and 75 are provided in the air vent and the gate of the lower mold 71, the EMC filling property in the mold is improved, so that voids and unfilled occurrences can be prevented. Bar, it is possible to improve the molding reliability.
이상에서와 같이, 본 발명은 EMC가 기판 상측으로만 주입된 후에 기판 하측으로 주입되도록 함으로써 상기 기판 상측에서의 EMC 충진압 향상을 통해 EMC 플래쉬 발생을 방지할 수 있다. 또한, 본 발명은 칩 부착용 접착테이프의 디자인 변경을 통해 칩 보호막의 손상을 방지할 수 있다. 게다가, 본 발명은 하형 금형에 더미 플로우 캐버티를 설치해줌으로써 EMC 충진성을 향상시켜 몰딩 신뢰성을 향상시킬 수 있다.As described above, the present invention can prevent the occurrence of the EMC flash by improving the EMC filling pressure in the upper side of the substrate by allowing the EMC is injected only after the upper side of the substrate after the injection. In addition, the present invention can prevent damage to the chip protective film by changing the design of the adhesive tape for attaching the chip. In addition, the present invention can improve the EMC fillability by installing a dummy flow cavity in the lower mold can improve the molding reliability.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.Meanwhile, although specific embodiments of the present invention have been described and illustrated, modifications and variations can be made by those skilled in the art. Accordingly, the following claims are to be understood as including all modifications and variations as long as they fall within the true spirit and scope of the present invention.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030029423A KR20040096371A (en) | 2003-05-09 | 2003-05-09 | Molding process in FBGA package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030029423A KR20040096371A (en) | 2003-05-09 | 2003-05-09 | Molding process in FBGA package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040096371A true KR20040096371A (en) | 2004-11-16 |
Family
ID=37375101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030029423A KR20040096371A (en) | 2003-05-09 | 2003-05-09 | Molding process in FBGA package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040096371A (en) |
-
2003
- 2003-05-09 KR KR1020030029423A patent/KR20040096371A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6395579B2 (en) | Controlling packaging encapsulant leakage | |
| US8044494B2 (en) | Stackable molded packages and methods of making the same | |
| US6717279B2 (en) | Semiconductor device with recessed portion in the molding resin | |
| US6038136A (en) | Chip package with molded underfill | |
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| US7378301B2 (en) | Method for molding a small form factor digital memory card | |
| US6498055B2 (en) | Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system | |
| US20030211660A1 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| JP3194917B2 (en) | Resin sealing method | |
| US20010038166A1 (en) | Method of underfilling an integrated circuit chip | |
| US20030148557A1 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| KR20090060309A (en) | Flip chip semiconductor package with encapsulant retaining structure and strip | |
| US7675186B2 (en) | IC package with a protective encapsulant and a stiffening encapsulant | |
| KR100417182B1 (en) | Resin-molding method, molding dies and circuit board | |
| US20060076695A1 (en) | Semiconductor package with flash-absorbing mechanism and fabrication method thereof | |
| US20090134504A1 (en) | Semiconductor package and packaging method for balancing top and bottom mold flows from window | |
| US20030145461A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20090189297A1 (en) | Semiconductor device | |
| KR100963151B1 (en) | Mold for manufacturing semiconductor package and method for molding using the same | |
| KR20040096371A (en) | Molding process in FBGA package | |
| US7763961B2 (en) | Hybrid stacking package system | |
| JP2003174123A (en) | Semiconductor device and method for manufacturing the same | |
| KR20080044518A (en) | Semiconductor package and stacked semiconductor package having the same | |
| US20040169276A1 (en) | Method of packaging a semiconductor chip | |
| JP2000124237A (en) | Board for mounting semiconductor elements, resin-sealed semiconductor device using the same and manufacture of the substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |