KR20040029184A - 화상 표시 장치 - Google Patents

화상 표시 장치 Download PDF

Info

Publication number
KR20040029184A
KR20040029184A KR10-2004-7003955A KR20047003955A KR20040029184A KR 20040029184 A KR20040029184 A KR 20040029184A KR 20047003955 A KR20047003955 A KR 20047003955A KR 20040029184 A KR20040029184 A KR 20040029184A
Authority
KR
South Korea
Prior art keywords
grid
spacer
substrate
spacers
image display
Prior art date
Application number
KR10-2004-7003955A
Other languages
English (en)
Inventor
시게오 다께나까
사찌꼬 히라하라
마사루 니까이도
사또시 이시까와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040029184A publication Critical patent/KR20040029184A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86Vessels; Containers; Vacuum locks
    • H01J29/864Spacers between faceplate and backplate of flat panel cathode ray tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/863Spacing members characterised by the form or structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

화상 표시면을 갖는 페이스 플레이트와, 페이스 플레이트에 간극을 두고 대향 배치되어 있음과 함께, 화상 표시면을 여기하는 복수개의 전자원이 형성된 리어 플레이트를 구비하며, 이들 페이스 플레이트와 리어 플레이트와의 사이에는 그리드 및 플레이트 사이의 간격을 유지한 복수개의 스페이서가 형성되어 있다. 제1 스페이서의 높이는, 제2 스페이서의 높이보다도 낮게 형성되어 있다.

Description

화상 표시 장치{IMAGE DISPLAY UNIT}
최근, 고품위 방송용 혹은 이것에 수반하는 고해상도의 화상 표시 장치가 요망되고 있으며, 그 스크린 표시 성능에 대해서는 한층 더 견고한 성능이 요망되고 있다. 이들 요망을 달성하기 위해서는 스크린면의 평탄화, 고해상도화가 필수이고, 동시에 경량 및 박형화도 도모해야한다.
상기한 바와 같은 요망을 만족하는 화상 표시 장치로서, 예를 들면 필드 에미션 디스플레이(이하 FED로 칭함) 등의 평면 표시 장치가 주목받고 있다. 이 FED는, 소정의 간극을 두고 대향 배치된 전면 기판 및 배면 기판을 갖고, 이들 기판은, 그 주연부끼리 직접 혹은 구(矩) 형상 프레임형의 측벽을 개재하여 상호 접합되어 진공 엔벨로프를 구성하고 있다. 전면 기판의 내면에는 형광체 스크린이 형성되고, 배면 기판의 내면에는, 형광체를 여기하여 발광시키는 전자원으로서 복수개의 전자 방출 소자가 형성되어 있다.
또한, 배면 기판 및 전면 기판에 가해지는 대기압 하중을 지지하기 위해서, 이들 기판의 사이에는 복수개의 지지 부재가 배치되어 있다. 그리고, 이 FED에서는, 전자 방출 소자로부터 방출된 전자 빔을 형광체 스크린에 조사하여, 형광체 스크린이 발광하는 것에 의해, 화상을 표시한다.
이러한 FED에서는, 전자 방출 소자의 크기는 마이크로미터 오더이고, 전면 기판과 배면 기판과의 간격은 미리미터 오더로 설정할 수 있다. 이 때문에, 현재의 텔레비전이나 컴퓨터의 디스플레이로서 사용되고 있는 음극선관(CRT) 등과 비교하여, 고해상도화, 경량화, 박형화를 달성할 수 있다.
상술한 바와 같은 화상 표시 장치에서, 실용적인 표시 특성을 얻기 위해서는, 통상의 음극선관과 마찬가지의 형광체를 이용하여, 애노드 전압을 수 ㎸ 이상으로 설정하는 것이 필요해진다. 그러나, 전면 기판과 배면 기판과의 사이의 간극은, 해상도나 지지 부재의 특성, 제조성 등의 관점에서 보면, 너무 크게 할 수는 없고, 1∼2㎜ 정도로 설정할 필요가 있다. 따라서, 전면 기판과 배면 기판과의 사이에 강전계가 형성되는 것을 피할 수 없어서, 양 기판 사이의 방전(절연 파괴)이 문제가 된다.
그리고, 방전이 발생한 경우, 배면 기판 위에 형성된 전자 방출 소자나 전면 기판측의 형광체층이 손상되거나 혹은 열화하여 표시 품위가 열화할 가능성이 있다. 이러한 불량 발생으로 이어지는 방전은 제품으로서 바람직하지 않다. 그 때문에, 전면 기판 혹은 배면 기판에 방전에 대한 내압 구조를 갖게 할 필요가 있지만, 이 경우, 제조 비용의 증가를 발생시킨다.
본 발명은 이상의 점을 감안하여 이루어진 것으로, 그 목적은 방전에 대한 내압성이 우수하여 화상 품위가 향상된 화상 표시 장치를 제공하는 것에 있다.
<발명의 개시>
상기 목적을 달성하기 위해, 본 발명의 형태에 따른 화상 표시 장치는, 화상 표시면을 갖는 제1 기판과, 상기 제1 기판에 간극을 두고 대향 배치되어 있음과 함께, 상기 화상 표시면을 여기하는 복수개의 전자원이 형성된 제2 기판과, 상기 제1 기판에 대향한 제1 표면 및 상기 제2 기판에 대향한 제2 표면, 및 각각 상기 전자원에 대향한 복수개의 개공을 갖고, 상기 제1 및 제2 기판 사이에 형성된 그리드와, 상기 그리드의 제1 표면 위에 세워 형성되어 상기 제1 기판에 당접한 복수개의 기둥 형상의 제1 스페이서와, 상기 그리드의 제2 표면 위에 세워 형성되어 상기 제2 기판에 당접한 복수개의 기둥 형상의 제2 스페이서를 구비하며, 상기 제1 스페이서의 높이는, 상기 제2 스페이서의 높이보다도 낮게 형성되어 있다.
상기한 바와 같이 구성된 화상 표시 장치에 따르면, 제1 기판과 제2 기판과의 사이에 그리드가 배치되어 있음과 함께, 제1 스페이서의 높이는, 상기 제2 스페이서의 높이보다도 낮게 형성되어 있다. 그 때문에, 그리드는 제2 기판보다도 제1 기판측에 접근하여 형성되어 있다. 따라서, 제1 기판측으로부터 방전이 발생한 경우라도, 그리드에 의해, 제2 기판 위에 형성된 전자원의 방전 파손을 억제하는 것이 가능하게 된다.
또한, 본 발명의 다른 형태에 따른 화상 형성 장치는, 화상 표시면을 갖는 제1 기판과, 상기 제1 기판에 간극을 두고 대향 배치되어 있음과 함께, 상기 화상 표시면을 여기하는 복수개의 전자원이 형성된 제2 기판과, 상기 제1 기판에 대향한 제1 표면 및 상기 제2 기판에 대향한 제2 표면, 및 각각 상기 전자원에 대향한 복수개의 개공을 갖고, 상기 제1 및 제2 기판 사이에 형성하는 그리드와, 상기 그리드의 제1 표면 위에 세워 형성되어 상기 제1 기판에 당접한 복수개의 기둥 형상의 제1 스페이서와, 상기 그리드의 제2 표면 위에 세워 형성되어 상기 제2 기판에 당접한 복수개의 기둥 형상의 제2 스페이서를 구비하며, 상기 각 제1 스페이서는, 상기 제1 스페이서보다도 저저항의 높이 완화층을 개재하여 상기 제1 기판에 당접하고 있다.
상기한 바와 같이 구성된 화상 형성 장치에 따르면, 높이 완화층을 형성하는 것에 의해, 복수개의 제1 스페이서에 높이의 변동이 있었던 경우라도 상기 완화층에 의해 이 변동을 흡수하여, 복수개의 제1 스페이서와 제1 기판을 확실하게 당접, 접촉시킬 수 있다. 그에 따라, 제1 스페이서와 제1 기판과의 전기적 도통을 확보하여, 방전 현상을 억제하는 것이 가능하게 된다.
[도면의 간단한 설명]
도 1은 본 발명의 실시예에 따른 SED를 도시하는 사시도.
도 2는 도 1의 선 II-II를 따라 파단한 상기 SED의 사시도.
도 3은 상기 SED를 확대하여 도시하는 단면도.
도 4는 상기 SED의 제조 공정에서 형성된 스페이서 어셈블리의 일부를 도시하는 측면도.
도 5는 상기 제조 공정에서, 상기 스페이서 어셈블리의 제2 스페이서에 고저항막을 형성하는 공정을 도시하는 단면도.
도 6은 상기 제조 공정에서, 페이스 플레이트, 스페이서 어셈블리, 및 리어플레이트를 접합하는 공정을 개략적으로 도시하는 단면도.
<발명을 실시하기 위한 최량의 형태>
이하 도면을 참조하면서, 본 발명을 평면 표시 장치로서 표면 전도형 전자 방출 장치(이하, SED로 칭함)에 적용한 실시예에 대하여 상세히 설명한다.
도 1 내지 도 3에 도시한 바와 같이, 이 SED는 투명한 절연 기판으로서 각각 구 형상의 유리로 이루어지는 리어 플레이트(12) 및 페이스 플레이트(10)를 구비하고, 이들의 플레이트는 약 1.0∼2.0㎜의 간극을 두고 대향 배치되어 있다. 리어 플레이트(12)는, 페이스 플레이트(10)보다도 약간 큰 치수로 형성되어 있다. 그리고, 리어 플레이트(12) 및 페이스 플레이트(10)는, 유리로 이루어지는 구 형상 프레임 형상의 측벽(14)을 개재하여 주연부끼리 접합되어, 편평한 구 형상의 진공 엔벨로프(15)를 구성하고 있다.
제1 기판으로서 기능하는 페이스 플레이트(10)의 내면에는 화상 표시면으로서의 형광체 스크린(16)이 형성되어 있다. 이 형광체 스크린(16)은, 적, 청, 녹색의 형광체층, 및 흑색 차광층을 배열하여 구성되어 있다. 이들의 형광체층은 스트라이프 형상 혹은 도트 형상으로 형성되어 있다. 또한, 형광체 스크린(16) 상에는, 알루미늄 등으로 이루어지는 메탈백(17)이 형성되어 있다. 또, 페이스 플레이트(10)와 형광체 스크린과의 사이에, 예를 들면 ITO, ATO, 네사(SnO2)로 이루어지는 투명 도전막 혹은 컬러 필터막을 형성해도 된다. 제2 기판으로서 기능하는 리어 플레이트(12)의 내면에는, 형광체 스크린(16)의 형광체층을 여기하는 전자원으로서, 각각 전자 빔을 방출하는 다수개의 전자 방출 소자(18)가 형성되어 있다. 이들 전자 방출 소자(18)는, 화소마다 대응하여 복수 열 및 복수 행으로 배열되어 있다. 각 전자 방출 소자(18)는, 도시하지 않은 전자 방출부, 이 전자 방출부에 전압을 인가하는 한쌍의 소자 전극 등으로 구성되어 있다. 또한, 리어 플레이트(12) 위에는, 전자 방출 소자(18)에 전압을 인가하기 위한 도시하지 않은 다수개의 배선이 매트릭스 형상으로 형성되어 있다.
접합 부재로서 기능하는 측벽(14)은, 예를 들면 저융점 유리, 저융점 금속 등의 밀봉 부착재(20)에 의해, 리어 플레이트(12)의 주연부 및 페이스 플레이트(10)의 주연부에 밀봉 부착되어, 페이스 플레이트 및 리어 플레이트끼리 접합하고 있다.
또한, 도 2 및 도 3에 도시한 바와 같이, SED는 페이스 플레이트(10) 및 리어 플레이트(12) 사이에 배치된 스페이서 어셈블리(22)를 구비하고 있다. 본 실시예에서, 스페이서 어셈블리(22)는 판 형상의 그리드(24)와, 그리드의 양면에 일체적으로 세워 형성된 복수개의 기둥 형상의 스페이서를 구비하여 구성되어 있다.
상세히 설명하면, 그리드(24)는 페이스 플레이트(10)의 내면에 대향한 제1 표면(24a) 및 리어 플레이트(12)의 내면에 대향한 제2 표면(24b)을 갖고, 이들 플레이트와 평행하게 배치되어 있다. 그리고, 그리드(24)에는 에칭 등에 의해 다수개의 전자 빔 통과 홀(26) 및 복수개의 스페이서 개공(28)이 형성되어 있다. 전자 빔 통과 홀(26)은 각각 전자 방출 소자(18)에 대향하여 배열되어 있다. 스페이서 개공(28)은, 각각 전자 빔 통과 홀(26) 사이에 위치하여 소정의 피치로 배열되어있다.
그리드(24)는, 예를 들면 철-45∼55wt% 니켈계의 금속판에 의해 두께 0.1∼0.25㎜로 형성되어 있다. 그리드(24)의 표면에는, 그리드를 산화 처리하는 것에 의해, 상기 금속판을 구성하는 원소로 이루어지는 흑화막, 예를 들면 Fe3O4, NiFe2O4로 이루어지는 흑화막이 형성되어 있다. 또한, 그리드(24)의 표면에는, 유리, 세라믹으로 이루어지는 고저항 물질을 도포하고, 소성한 고저항막(25)이 형성되어 있다. 그리드(24)로서, 철-니켈에 알루미늄 등과 같이 선택적으로 산화하기 쉽고, 또한 절연성을 갖는 산화막을 형성하는 원소를 첨가한 금속판을 이용하여, 이 금속판을 열 처리하는 것에 의해, 그 표면에 알루미나 등으로 이루어지는 절연막을 형성해도 된다.
또한, 전자 빔 통과 홀(26)은, 예를 들면 0.15∼0.25㎜×0.15∼0.25㎜의 구 형상으로 형성되고, 스페이서 개공(28)은, 예를 들면 직경이 약 0.2∼0.5㎜로 형성되어 있다. 또, 상술한 고저항막(25)은 각 전자 빔 통과 홀(26)의 내면에도 형성되어 있다.
그리드(24)의 제1 표면(24a) 위에는, 각 스페이서 개공(28)에 중첩되어 제1 스페이서(30a)가 일체적으로 세워 형성되어 있다. 제1 스페이서(30a)의 연장단은, 메탈백(17) 및 형광체 스크린(16)의 흑색 차광층을 개재하여 페이스 플레이트(10)의 내면에 당접하고 있다. 본 실시예에서, 각 제1 스페이서(30a)의 연장단은, 높이 완화층으로서 기능하는 인듐층(31)을 개재하여 메탈백(17)에 접착되고, 메탈백에 전기적으로 도통하고 있다. 높이 완화층에는, 도전성을 갖고 있음과 함께, 제1 스페이서(30a) 자체의 전기 저항보다도 낮은 전기 저항을 갖는 재료를 이용한다.
또한, 그리드(24)의 제2 표면(24b) 위에는, 각 스페이서 개공(28)에 중첩되어 제2 스페이서(30b)가 일체적으로 세워 형성되고, 그 연장단은 리어 플레이트(12)의 내면에 당접하고 있다. 그리고, 각 스페이서 개공(28), 제1 및 제2 스페이서(30a, 30b)는 상호 정렬하여 위치하고, 제1 및 제2 스페이서는 이 스페이서 개공(28)을 개재하여 상호 일체적으로 연결되어 있다.
제1 및 제2 스페이서(30a, 30b) 각각은, 그리드(24)측으로부터 연장단을 향하여 직경이 작아지는 끝이 가는 테이퍼 형상으로 형성되어 있다.
예를 들면, 각 제1 스페이서(30a)는 그리드(24)측에 위치한 기단의 직경이 약 0.4mm, 연장단의 직경이 약 0.3mm, 높이가 약 0.4mm로 형성되어 있다. 또한, 각 제2 스페이서(30b)는 그리드(24)측에 위치한 기단의 직경이 약 0.4mm, 연장단의 직경이 약 0.25mm, 높이가 약 1.0mm로 형성되어 있다. 이와 같이, 제1 스페이서(30a)의 높이는, 제2 스페이서(30b)의 높이보다도 낮게 형성되고, 제2 스페이서의 높이는 제1 스페이서의 높이에 대하여 약 4/3 이상, 바람직하게는 2배 이상으로 설정되어 있다.
그리고, 제1 스페이서(30a) 및 제2 스페이서(30b)를 스페이서 개공(28)과 동축적으로 정렬하여 일체적으로 형성하는 것에 의해, 제1 및 제2 스페이서는 스페이서 개공을 통해 상호 연결되고, 그리드(24)를 양면으로부터 협지시킨 상태에서 그리드(24)와 일체로 형성되어 있다.
각 제2 스페이서(30b)의 외면에는, 예를 들면 산화 주석 및 산화 안티몬으로 이루어지는 고저항 피막이 형성되어 있다. 이 고저항막은, 제1 스페이서(30a)의 표면 저항보다도 저항이 작지만, 도전체는 아니다.
도 2 및 도 3에 도시한 바와 같이, 상기한 바와 같이 구성된 스페이서 어셈블리(22)는 페이스 플레이트(10) 및 리어 플레이트(12) 사이에 배치되어 있다. 그리고, 제1 및 제2 스페이서(30a, 30b)는 페이스 플레이트(10) 및 리어 플레이트(12)의 내면에 당접하는 것에 의해, 이들 플레이트에 작용하는 대기압 하중을 지지하여, 플레이트 사이의 간격을 소정값으로 유지하고 있다.
도 2에 도시한 바와 같이, SED는 그리드(24) 및 페이스 플레이트(1O)의 메탈백(17)에 소정의 전압을 인가하는 전압 공급부(50a, 50b)를 구비하고 있다. 이 SED에서, 화상을 표시하는 경우, 형광체 스크린(16) 및 메탈백(17)에 애노드 전압이 인가되고, 전자 방출 소자(18)로부터 방출된 전자 빔을 애노드 전압에 의해 가속하여 형광체 스크린(16)에 충돌시킨다. 이에 의해, 형광체 스크린(16)의 형광체층이 여기되어 발광하여, 화상을 표시한다.
이어서, 상기한 바와 같이 구성된 스페이서 어셈블리(22), 및 이것을 구비한 SED의 제조 방법에 대하여 설명한다.
스페이서 어셈블리(22)를 제조하는 경우, 우선 소정 치수의 그리드(24), 그리드와 거의 동일한 치수를 갖는 도시하지 않은 구형판 형상의 제1 및 제2 금형을 준비한다. 그리드(24)에는 미리 전자 빔 통과 홀(26), 및 스페이서 개공(28)을 형성해 둔다. 또한, 그리드 전체를 산화 처리에 의해 선택적으로 산화시키고, 전자빔 통과 홀(26) 및 스페이서 개공(28)의 내면을 포함시켜 그리드 표면에 흑화막을 형성한다. 또한, 흑화막 위에, 유리의 미립자를 분산시킨 액을 스프레이 피복하고, 건조, 소성하여 고저항막을 형성한다.
제1 및 제2 금형은, 각각 그리드(24)의 스페이서 개공(28)에 대응한 복수개의 관통 홀이 형성되어 있다. 여기서, 제1 금형은, 복수매, 예를 들면 3매의 금속 박판을 적층하여 형성되어 있다. 각 금속 박판은 그리드의 재료와 동일한 금속판으로 두께 0.25∼0.3㎜로 구성되어 있음과 함께, 각각 테이퍼 형상의 복수개의 관통 홀이 형성되어 있다. 그리고, 금속 박판 각각에 형성된 관통 홀은, 다른 금속 박판에 형성된 관통 홀과 다른 직경을 갖고 있다. 그리고, 이들 3매의 금속 박판은, 관통 홀이 거의 동축적으로 정렬한 상태에서, 또한 직경이 큰 관통 홀로부터 순서대로 배열된 상태에서 적층되고, 진공중 또는 환원성 분위기 내에서 상호 확산 접합되어 있다. 이에 의해, 전체적으로 두께 0.5∼0.6㎜의 제1 금형이 형성되고, 각 관통 홀은 2개의 관통 홀을 정합하는 것에 의해 규정되며, 단차식 테이퍼 형상의 내주면을 갖고 있다.
한편, 제2 금형도 제1 금형과 마찬가지로, 예를 들면, 5매의 금속 박판을 적층하여 구성되고, 제2 금형에 형성된 각 관통 홀은 5개의 테이퍼 형상의 관통 홀에 의해 규정되며, 단차식 테이퍼 형상의 내주면을 갖고 있다. 또한, 제1 및 제2 금형에 있어서, 적어도 각 관통 홀의 내주면에는, 유리 페이스트 내의 유기 성분의 열 분해 온도보다도 낮은 분해 온도를 갖는 수지가 도포되어 있다.
스페이서 어셈블리의 제조 공정에서는, 제1 금형을 각 관통 홀의 대직경측이그리드(24)측에 위치하도록, 그리드의 제1 표면(24a)에 밀착시키고, 또한 각 관통 홀이 그리드의 스페이서 개공(28)과 정렬하도록 위치 결정한 상태로 배치한다. 마찬가지로, 제2 금형을, 각 관통 홀의 대직경측이 그리드(24)측에 위치하도록, 그리드의 제2 표면(24b)에 밀착시키고, 또한 각 관통 홀이 그리드의 스페이서 개공(28)과 정렬하도록 위치 결정한 상태로 배치한다. 그리고, 이들 제1 금형, 그리드(24), 및 제2 금형을 도시하지 않은 크램퍼 등을 이용하여 상호 고정한다.
이어서, 예를 들면 제1 금형의 외면측으로부터 페이스트 형상의 스페이서 형성 재료를 공급하고, 제1 금형의 관통 홀, 그리드(24)의 스페이서 개공(28), 및 제2 금형의 관통 홀에 스페이서 형성 재료를 충전한다. 스페이서 형성 재료로서는, 적어도 자외선 경화형의 바인더(유기 성분) 및 유리 필러를 함유한 유리 페이스트를 이용한다.
계속해서, 충전된 스페이서 형성 재료에 대하여, 제1 및 제2 금형의 외면측으로부터 방사선으로서 자외선(UV)을 조사하여, 스페이서 형성 재료를 UV 경화시킨다. 필요에 따라, UV 경화를 대신하여 열 경화를 보조 수단으로서 이용해도 된다.
또한, 그리드에 제1 및 제2 금형을 밀착시킨 상태에서 이들을 가열로 내에서 열 처리하여, 유리 페이스트의 유기 성분의 열 분해 온도보다 낮고, 또한 금형의 각 투과 홀에 도포된 수지의 분해 개시 온도보다 높은 온도에서 수지를 분해하고, 수지와 경화한 유리 페이스트와의 사이에 간극을 형성한다.
그 후, 제1 및 제2 금형, 그리드(24)를 소정 온도까지 냉각한 후, 그리드(24)로부터 제1 및 제2 금형을 박리한다. 마지막으로, 스페이서 형성 재료내로부터 바인더를 분무한 후, 약 500∼550℃에서 30분∼1시간 열 처리하는 것에 의해, 스페이서 형성 재료를 소성하고, 그리드(24) 위에 제1 및 제2 스페이서(30a, 30b)가 만들어진 스페이서 어셈블리(22)의 베이스가 완성된다.
이와 같이 형성된 스페이서 어셈블리(22)에서는, 도 4에 도시한 바와 같이, 그리드(24)의 판 두께가 0.1㎜, 각 제1 스페이서(30a)는 그리드(24)측에 위치한 기단의 직경이 약 0.4㎜, 연장단의 직경이 약 0.3㎜, 높이 h1이 약 0.4㎜로 형성되고, 또한 각 제2 스페이서(30b)는 그리드(24)측에 위치한 기단의 직경이 약 0.4㎜, 연장단의 직경이 약 0.25㎜, 높이 h2가 약 1.0㎜로 형성되어 있다.
이어서, 도 5에 도시한 바와 같이, 스페이서 어셈블리(22)의 제2 스페이서(30b) 부분을, 폴리프로필렌 제조의 용기(44)에 저장된 코트액(46) 내에 침지시킨다. 코트액(46)으로서는, 산화 주석 및 산화 안티몬의 미립자를 분산시킨 액을 사용하였다. 그리고, 스페이서 어셈블리(22)를 용기(44)로부터 인출한 후, 건조, 소성하여, 각 제2 스페이서(30b)의 표면에 고저항막(33)을 형성한다. 이에 의해, 스페이서 어셈블리(22)에서, 제2 스페이서(30b)의 표면 저항은, 제1 스페이서(30a)의 표면 저항보다도 낮게 설정되어 있다. 본 실시예에서, 제1 스페이서(30a)의 표면 저항은 예를 들면, 5×1013Ω, 제2 스페이서(30b)의 표면 저항은 5×108Ω로 되어 있다.
이상의 공정에 의해 스페이서 어셈블리(22)가 완성된다.
상기한 바와 같이 제조된 스페이서 어셈블리(22)를 이용하여 SED를 제조하는경우, 미리 전자 방출 소자(18)가 형성되어 있음과 함께 측벽(14)이 접합된 리어 플레이트(12)와, 형광체 스크린(16) 및 메탈백(17)이 형성된 페이스 플레이트(10)를 준비해 둔다.
그리고, 도 6에 도시한 바와 같이, 각 제1 스페이서(30a)의 연장단에 인듐 분말을 함유한 페이스트를 도포하고, 건조한 후, 스페이서 어셈블리(22)를 리어 플레이트(12) 위에 위치 결정한다. 이 상태에서, 리어 플레이트(12) 및 페이스 플레이트(10)를 진공 챔버 내에 배치하고, 진공 챔버 내를 진공 배기한다. 그 후, 측벽(14)을 개재하여 페이스 플레이트(10)를 리어 플레이트(12)에 접합한다. 동시에, 인듐 분말을 용융시켜, 제1 스페이서(30a)의 연장단과 페이스 플레이트(10)를 접착한다. 이에 의해, 스페이서 어셈블리(22)를 구비한 SED가 제조된다.
이상과 같이 구성된 SED에 의하면, 페이스 플레이트(10)와 리어 플레이트(12)와의 사이에 그리드(24)가 배치되어 있음과 함께, 제1 스페이서(30a)의 높이는 제2 스페이서(30b)의 높이보다도 낮게 형성되어 있다. 이에 의해, 그리드(24)는 리어 플레이트(12)보다도 페이스 플레이트(10)측에 접근하여 위치하고 있다. 그 때문에, 페이스 플레이트(10)측으로부터 방전이 발생한 경우라도, 그리드(24)에 의해 방전을 막아, 리어 플레이트(12) 위에 형성된 전자 방출 소자(18)의 방전 파손을 억제하는 것이 가능하게 된다. 따라서, 방전에 대한 내압성이 우수하여, 화상 품위가 향상된 SED를 얻을 수 있다.
페이스 플레이트측의 제1 스페이서가 리어 플레이트측의 제2 스페이서보다도 높게 형성된 스페이서 어셈블리를 갖는 샘플의 SED와, 본 실시예에 따른 SED를 준비하고, 이들 SED에 대하여 1000시간 작동 후의 전자 방출 소자의 파손 상태를 비교하였다. 그 결과, 본 실시예에 따른 SED에서는, 샘플의 SED에 비하여, 전자 방출 소자의 파손이 40% 저감되었다.
또한, 상기 구성의 SED에 의하면, 페이스 플레이트(10)측에 형성된 제1 스페이서(30a)의 높이를 리어 플레이트(12)측에 형성된 제2 스페이서(30b)보다도 낮게 형성하는 것에 의해, 그리드(24)에 인가하는 전압을 페이스 플레이트(10)에 인가하는 전압보다 크게 한 경우라도, 전자 방출 소자(18)로부터 발생한 전자를 형광체 스크린측으로 확실하게 도달시킬 수 있다.
또한, 본 실시예에 따른 SED에 의하면, 높이 완화층을 형성하는 것에 의해, 복수개의 제1 스페이서(30a)에 높이의 변동이 있었던 경우라도 완화층에 의해 변동을 흡수하고 있다. 그 때문에, 복수개의 제1 스페이서와 페이스 플레이트(10)를 확실하게 당접, 접촉시킬 수 있다. 따라서, 제1 및 제2 스페이서(30a, 30b)에 의해, 페이스 플레이트(10) 및 리어 플레이트(12) 사이의 간격을 거의 전역에 걸쳐 균일하게 유지하는 것이 가능하게 된다. 또, 제1 스페이서(30a)와 페이스 플레이트(10)와의 전기적 도통을 확보하고, 스페이서의 전하를 페이스 플레이트(10)측으로 방출할 수 있어, 그 결과 방전 현상을 억제하는 것이 가능하게 된다.
본 실시예에 따른 SED와, 높이 완화층을 구비하고 있지 않은 샘플의 SED를 준비하여, 방전 현상의 발생 상태를 비교하였다. 그 결과, 샘플의 SED에서는 방전이 발생했지만, 본 실시예에 따른 SED에서는, 제1 스페이서와 페이스 플레이트와의 사이의 간극에 기인하는 방전 현상을 없앨 수 있었다.
또한, 본 실시예에 따른 SED에 따르면, 전자원측에 위치한 제2 스페이서(30b)의 표면 저항은, 제1 스페이서(30a)의 표면 저항보다도 낮게 설정되어 있다. 그 때문에, 제2 스페이서(30b)의 대전을 방지할 수 있어, 제2 스페이서의 대전에 기인하는 전자 빔의 변위를 저감시킬 수 있다. 그 결과, 색 순도가 향상된 화상을 표시하는 것이 가능하게 된다.
본 실시예에 따른 SED와, 제1 스페이서와 동일한 표면 저항을 갖는 제2 스페이서를 갖는 샘플의 SED를 준비하여 전자 빔의 변위량을 비교하였다. 그 결과, 본 실시예에 따른 SED에서는, 샘플의 SED와 비교하여, 스페이서 근방을 통과하는 전자 빔의 변위가 약 70% 억제되어, 표시 화상의 색 순도도 약 10% 개선되었다.
본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 범위 내에서 다양하게 변형 가능하다. 예를 들면, 스페이서 형성 재료는 상술한 유리 페이스트에 한하지 않고, 필요에 따라 적절하게 선택 가능하다. 또한, 스페이서의 직경이나 높이, 그 밖의 구성 요소의 치수, 재질 등은 필요에 따라 적절하게 선택 가능하다. 또한, 그리드 표면 및 제2 스페이서에 형성된 고저항막은, 산화 주석 및 산화 안티몬뿐 아니라, 필요에 따라 적절하게 선택 가능하다.
한편, 전자원은, 표면 도전형 전자 방출 소자뿐 아니라, 전계 방출형, 카본나노튜브 등 다양하게 선택 가능하다. 또한, 본 발명은 상술한 SED에 한정되지 않고, FED, PDP 등의 다양한 표시 장치에 적용 가능하다.
본 발명은, 대향 배치된 기판과, 한쪽 기판의 내면에 배치된 복수개의 전자원을 갖는 화상 표시 장치에 관한 것이다.
이상 상술한 바와 같이, 본 발명에 따르면, 방전에 대한 내압성이 우수하여화상 품위가 향상된 화상 표시 장치를 제공할 수 있다.

Claims (9)

  1. 화상 표시면을 갖는 제1 기판과,
    상기 제1 기판에 간극을 두고 대향 배치되어 있음과 함께, 상기 화상 표시면을 여기하는 복수개의 전자원이 형성된 제2 기판과,
    상기 제1 기판에 대향한 제1 표면 및 상기 제2 기판에 대향한 제2 표면, 및 각각 상기 전자원에 대향한 복수개의 빔 통과 홀을 갖고, 상기 제1 및 제2 기판 사이에 형성된 그리드와,
    상기 그리드의 제1 표면 위에 세워 형성되어 상기 제1 기판에 당접한 복수개의 기둥 형상의 제1 스페이서와,
    상기 그리드의 제2 표면 위에 세워 형성되어 상기 제2 기판에 당접한 복수개의 기둥 형상의 제2 스페이서
    를 구비하고,
    상기 제1 스페이서의 높이는, 상기 제2 스페이서의 높이보다도 낮게 형성되어 있는 화상 표시 장치.
  2. 제1항에 있어서,
    상기 각 제1 스페이서는, 상기 제1 스페이서보다도 저저항의 높이 완화층을 개재하여 상기 제1 기판에 당접하고 있는 화상 표시 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 스페이서는, 상기 제1 스페이서의 표면 저항보다도 작은 표면 저항을 갖고 있는 화상 표시 장치.
  4. 제1항에 있어서,
    상기 각 제1 스페이서는, 상기 빔 통과 홀의 사이에서 상기 그리드의 제1 표면 위에 세워 형성되고,
    상기 각 제2 스페이서는, 상기 빔 통과 홀의 사이에서 상기 그리드의 제2 표면 위에 세워 형성되어, 상기 제1 스페이서와 정렬하고 있는 화상 표시 장치.
  5. 제1항 또는 제2항에 있어서,
    상기 그리드의 표면, 및 각 빔 통과 홀의 내면은, 고저항 표면 처리되어 있는 화상 표시 장치.
  6. 화상 표시면을 갖는 제1 기판과,
    상기 제1 기판에 간극을 두고 대향 배치되어 있음과 함께, 상기 화상 표시면을 여기하는 복수개의 전자원이 형성된 제2 기판과,
    상기 제1 기판에 대향한 제1 표면 및 상기 제2 기판에 대향한 제2 표면, 및 각각 상기 전자원에 대향한 복수개의 빔 통과 홀을 갖고, 상기 제1 및 제2 기판 사이에 형성된 그리드와,
    상기 그리드의 제1 표면 위에 세워 형성되어 상기 제1 기판에 당접한 복수개의 기둥 형상의 제1 스페이서와,
    상기 그리드의 제2 표면 위에 세워 형성되어 상기 제2 기판에 당접한 복수개의 기둥 형상의 제2 스페이서
    를 구비하며,
    상기 각 제1 스페이서는, 상기 제1 스페이서보다도 저저항의 높이 완화층을 개재하여 상기 제1 기판에 당접하고 있는 화상 표시 장치.
  7. 제6항에 있어서,
    상기 제2 스페이서는, 상기 제1 스페이서의 표면 저항보다도 작은 표면 저항을 갖고 있는 화상 표시 장치.
  8. 제7항에 있어서,
    상기 각 제1 스페이서는, 상기 빔 통과 홀의 사이에서 상기 그리드의 제1 표면 위에 세워 형성되고,
    상기 각 제2 스페이서는, 상기 빔 통과 홀의 사이에서 상기 그리드의 제2 표면 위에 세워 형성되어, 상기 제1 스페이서와 정렬하고 있는 화상 표시 장치.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 그리드의 표면, 및 각 개공의 내면은, 고저항 표면 처리되어 있는 화상표시 장치.
KR10-2004-7003955A 2001-09-19 2002-09-18 화상 표시 장치 KR20040029184A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001285812A JP2003100239A (ja) 2001-09-19 2001-09-19 画像表示装置
JPJP-P-2001-00285812 2001-09-19
PCT/JP2002/009566 WO2003028064A1 (fr) 2001-09-19 2002-09-18 Unite d'affichage d'images

Publications (1)

Publication Number Publication Date
KR20040029184A true KR20040029184A (ko) 2004-04-03

Family

ID=19108895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7003955A KR20040029184A (ko) 2001-09-19 2002-09-18 화상 표시 장치

Country Status (6)

Country Link
US (1) US20040245914A1 (ko)
EP (1) EP1429367A1 (ko)
JP (1) JP2003100239A (ko)
KR (1) KR20040029184A (ko)
CN (1) CN1555567A (ko)
WO (1) WO2003028064A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985641B1 (ko) * 2008-07-29 2010-10-05 주식회사 삼보테크 안경렌즈용 몰드 잡음 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109524A (ja) * 2001-09-27 2003-04-11 Toshiba Corp 画像表示装置
JP2004311247A (ja) * 2003-04-08 2004-11-04 Toshiba Corp 画像表示装置および画像表示装置に用いるスペーサアッセンブリの製造方法
KR101152142B1 (ko) * 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5447472A (en) * 1977-09-21 1979-04-14 Matsushita Electric Ind Co Ltd Picture display unit
JP2976118B2 (ja) * 1989-11-07 1999-11-10 キヤノン株式会社 画像表示装置
US5232549A (en) * 1992-04-14 1993-08-03 Micron Technology, Inc. Spacers for field emission display fabricated via self-aligned high energy ablation
JP3285703B2 (ja) * 1994-06-01 2002-05-27 キヤノン株式会社 画像形成装置
US5726529A (en) * 1996-05-28 1998-03-10 Motorola Spacer for a field emission display
US5811927A (en) * 1996-06-21 1998-09-22 Motorola, Inc. Method for affixing spacers within a flat panel display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100985641B1 (ko) * 2008-07-29 2010-10-05 주식회사 삼보테크 안경렌즈용 몰드 잡음 장치

Also Published As

Publication number Publication date
WO2003028064A1 (fr) 2003-04-03
JP2003100239A (ja) 2003-04-04
CN1555567A (zh) 2004-12-15
US20040245914A1 (en) 2004-12-09
EP1429367A1 (en) 2004-06-16

Similar Documents

Publication Publication Date Title
KR20040029184A (ko) 화상 표시 장치
EP1437755A1 (en) Image display apparatus
JP4021694B2 (ja) 画像表示装置
US20060033419A1 (en) Image display device
KR20040095351A (ko) 화상 표시 장치 및 그 제조 방법
KR100691580B1 (ko) 화상 표시 장치, 화상 표시 장치에 이용하는 스페이서의제조 방법 및 이 제조 방법에 의해 제조된 스페이서를구비한 화상 표시 장치
KR20040083522A (ko) 화상 표시 장치
TWI281686B (en) Image display device
JPWO2003102999A1 (ja) 画像表示装置
JP3984102B2 (ja) 画像表示装置およびその製造方法
JP2003123672A (ja) 画像表示装置
JP2005197048A (ja) 画像表示装置およびその製造方法
JP2003257343A (ja) 画像表示装置
JP2004296107A (ja) 画像表示装置およびその製造方法
JP2004273253A (ja) 画像表示装置およびその製造方法
KR20060017792A (ko) 화상 표시 장치
US20050104505A1 (en) Image display apparatus and method of manufacturing the same
JP2004214146A (ja) 画像表示装置およびその製造方法
JP2005190789A (ja) 画像表示装置
JP2004319269A (ja) スペーサ構体を備えた画像表示装置、スペーサ構体の製造方法、およびスペーサ構体の製造に用いる成形型
JP2005190788A (ja) 画像表示装置
JP2005235620A (ja) 平面表示装置およびその製造方法
JP2004178912A (ja) 画像表示装置、および画像表示装置に用いるスペーサアッセンブリの製造方法
JP2005235471A (ja) 画像表示装置
JP2004253160A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application