KR20040012279A

KR20040012279A - Device for generating clock signal varied according to power consumption

Info

Publication number: KR20040012279A
Application number: KR1020020045785A
Authority: KR
Inventors: 김주일
Original assignee: 삼성전자주식회사
Priority date: 2002-08-02
Filing date: 2002-08-02
Publication date: 2004-02-11

Abstract

PURPOSE: A device for generating a clock signal varied by power consumption is provided to vary a clock frequency depending on the power consumption by increasing/decreasing the operation frequency as increasing/decreasing an output voltage of a voltage regulator. CONSTITUTION: A clock generator receives the power supply voltage and an external clock signal, and generates the clock signals respectively supplied to a timer, peripheral function blocks, and a CPU. The clock generator includes a plurality of gates(G11-G15), multiplexers(120,140), the voltage regulator(160), an RC(Resistor-Capacitor) oscillating circuit(180), demultiplexers(200,220), and a control register(240).

Description

DEVICE FOR GENERATING CLOCK SIGNAL VARIED ACCORDING TO POWER CONSUMPTION}

본 발명은 제어 시스템에 관한 것으로, 좀 더 구체적으로는 마이크로컨트롤러 유니트 (이하, "MCU"라 칭함)의 클록 발생 장치에 관한 것이다.The present invention relates to a control system, and more particularly to a clock generator of a microcontroller unit (hereinafter referred to as "MCU").

도 1은 종래 기술에 따른 마이크로컨트롤러 유니트의 클록 발생 장치를 보여주는 회로도이다.1 is a circuit diagram showing a clock generator of a microcontroller unit according to the prior art.

도 1을 참조하면, 클록 발생 장치는 전원 전압 (VCC)과 외부 클록 신호 (EXT_CLK)을 공급받고, 타이머, 주변 기능 블록들, 그리고 중앙처리장치 (미도시됨)로 각각 공급될 클록 신호들 (TIMER_CLK, PERI_CLK, CPU_CLK)을 발생한다. 클록 발생 장치는 복수 개의 게이트들 (G1, G2, G3, G4, G5), 멀티플렉서들 (12, 14), 전압 레귤레이터 (16), RC 발진 회로 (18), 그리고 분주기들 (20, 22)을 포함하며, 도면에 도시된 바와 같이 연결되어 있다.Referring to FIG. 1, a clock generator is supplied with a power supply voltage VCC and an external clock signal EXT_CLK, and clock signals to be supplied to a timer, peripheral function blocks, and a central processing unit (not shown), respectively. TIMER_CLK, PERI_CLK, CPU_CLK). The clock generator comprises a plurality of gates G1, G2, G3, G4, G5, multiplexers 12, 14, voltage regulator 16, RC oscillator circuit 18, and dividers 20, 22. It includes, and is connected as shown in the figure.

도 1에 도시된 전압 레귤레이터 (16)는 전원 전압 (VCC)을 공급받아 일정한 전압을 RC 발진 회로 (18)로 출력한다. 전압 레귤레이터 (16)로부터 출력되는 단일-레벨 전압 (A 노드의 전압)은 레귤레이터 특성에 맞는 단일 레벨 전압이 된다. 이 단일-레벨 전압에 따라 RC 발진 회로 (18)는 발진 동작을 수행하여 클록 신호를 발생한다. 이때, RC 발진 회로 (18)에 공급되는 전압이 단일-레벨 전압이기 때문에, RC 발진 회로 (18)에서 생성되는 클록 신호는 단일의 주파수를 갖는다.The voltage regulator 16 shown in FIG. 1 receives a power supply voltage VCC and outputs a constant voltage to the RC oscillation circuit 18. The single-level voltage (voltage at node A) output from the voltage regulator 16 becomes a single level voltage suitable for the regulator characteristics. In accordance with this single-level voltage, the RC oscillation circuit 18 performs an oscillation operation to generate a clock signal. At this time, since the voltage supplied to the RC oscillation circuit 18 is a single-level voltage, the clock signal generated in the RC oscillation circuit 18 has a single frequency.

상술한 클록 발생 장치는 다음과 같은 문제점을 갖는다. 중앙처리장치나 주변 기능 블록들이 RC 발진 회로 (18)에서 생성되는 단일의 주파수의 클록 신호를 가지고 동작하는 경우가 있다. 이는 소모 전력과 관계없이 일정한 주파수를 갖는 클록 신호가 생성되기 때문에 마이크로컨트롤러 유니트 (미도시됨)의 정밀한 전력 관리가 불가능함을 의미한다.The clock generator described above has the following problems. There are cases where the central processing unit or peripheral functional blocks operate with a single frequency clock signal generated by the RC oscillator circuit 18. This means that precise power management of the microcontroller unit (not shown) is not possible because a clock signal with a constant frequency is generated regardless of power consumption.

본 발명의 목적은 소모 전력에 따라 가변되는 클록 신호를 발생하는 장치를 제공하는 것이다.It is an object of the present invention to provide an apparatus for generating a clock signal that varies with power consumption.

도 1은 종래 기술에 따른 마이크로컨트롤러 유니트의 클록 발생 장치를 보여주는 회로도; 그리고1 is a circuit diagram showing a clock generator of a microcontroller unit according to the prior art; And

도 2는 본 발명에 따른 마이크로컨트롤러 유니트의 클록 발생 장치를 보여주는 회로도이다.2 is a circuit diagram showing a clock generator of the microcontroller unit according to the present invention.

* 도면의 주요 부분에 대한 부호 설명 *Explanation of symbols on the main parts of the drawings

12, 14, 120, 140 : 선택기12, 14, 120, 140: selector

16, 160 : 전압 레귤레이터16, 160: voltage regulator

18, 180 : RC 발진 회로18, 180: RC oscillation circuit

20, 22, 200, 220 : 분주 회로20, 22, 200, 220: frequency division circuit

240 : 제어 레지스터240: control register

상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 마이크로컨트롤러 유니트는 타이머와; 중앙처리장치와; 기능 블록들과; 그리고 상기 타이머, 상기 중앙처리장치, 그리고 상기 기능 블록들에 각각 공급될 클록 신호들을 발생하는 클록 발생 회로를 포함한다. 상기 클록 발생 회로는 전원 전압을 공급받고, 제어 전압에 따라 가변되는 출력 전압을 발생하는 전압 레귤레이터와; 그리고 상기 전압 레귤레이터의 출력 전압에 응답하여 클록 신호를 발생하는 발진기를 구비한다.According to a feature of the present invention for achieving the above object, a microcontroller unit includes a timer; A central processing unit; Functional blocks; And a clock generation circuit for generating clock signals to be supplied to the timer, the central processing unit, and the functional blocks, respectively. The clock generation circuit includes a voltage regulator which is supplied with a power supply voltage and generates an output voltage which varies according to a control voltage; And an oscillator for generating a clock signal in response to the output voltage of the voltage regulator.

이 실시예에 있어서, 상기 클록 신호의 주파수는 상기 전압 레귤레이터의 출력 전압이 제어 전압에 의해서 가변될 때 변화된다.In this embodiment, the frequency of the clock signal is changed when the output voltage of the voltage regulator is varied by the control voltage.

본 발명의 바람직한 실시예가 이하 참조 도면들에 의거하여 상세히 설명될 것이다.Preferred embodiments of the present invention will be described in detail below with reference to the accompanying drawings.

도 2를 참조하면, 클록 발생 장치 (100)는 전원 전압 (VCC)과 외부 클록 신호 (EXT_CLK)을 공급받고, 타이머, 주변 기능 블록들, 그리고 중앙처리장치 (미도시됨)로 각각 공급될 클록 신호들 (TIMER_CLK, PERI_CLK, CPU_CLK)을 발생한다. 클록 발생 장치 (100)는 복수 개의 게이트들 (G11, G12, G13, G14, G15), 멀티플렉서들 (120, 140), 전압 레귤레이터 (160), RC 발진 회로 (180), 분주기들 (200,220), 그리고 제어 레지스터 (240)를 포함하며, 도면에 도시된 바와 같이 연결되어 있다.Referring to FIG. 2, the clock generator 100 is supplied with a power supply voltage VCC and an external clock signal EXT_CLK, and a clock to be supplied to a timer, peripheral function blocks, and a central processing unit (not shown), respectively. Generate signals (TIMER_CLK, PERI_CLK, CPU_CLK). The clock generator 100 may include a plurality of gates G11, G12, G13, G14, and G15, multiplexers 120 and 140, a voltage regulator 160, an RC oscillator circuit 180, and dividers 200 and 220. And a control register 240, connected as shown in the figure.

도 2에서, 전압 레귤레이터 (160)의 출력 전압 (A 노드의 전압)은 제어 레지스터 (240)로부터 출력되는 제어 전압 (VREGCON)에 의해서 제어된다. 즉, 전압 레귤레이터 (160)의 출력 전압 (A 노드의 전압)은 제어 레지스터 (240)로부터 출력되는 제어 전압 (VREGCON)에 의해서 가변된다. 전압 레귤레이터 (160)의 출력 전압 레벨이 여러 단계로 조절 가능하기 때문에, RC 발진 회로의 동작 주파수를 가변할 수 있다.In FIG. 2, the output voltage of the voltage regulator 160 (voltage at node A) is controlled by the control voltage VREGCON output from the control register 240. That is, the output voltage (voltage at node A) of the voltage regulator 160 is varied by the control voltage VREGCON output from the control register 240. Since the output voltage level of the voltage regulator 160 is adjustable in several steps, the operating frequency of the RC oscillation circuit can be varied.

이러한 동작 주파수를 기반으로 중앙처리장치 또는 주변 기능 블록이 동작하는 상황에서는 전력 소모와 속도 간의 관계를 고려할 수 있다. 즉, 빠른 동작이 필요한 경우에는 전압 레귤레이터 (160)의 출력 전압 (A 노드의 전압)을 높게 하여 전력 소모는 크나 동작 주파수를 크게 할 수 있다. 이와 반대로, 적은 전력 소모를 원할 경우에는 전압 레귤레이터의 출력 전압 (A 노드의 전압)을 낮게하여 동작 속도는 느리게 되나 적은 전력 소모가 가능하게 할 수 있다.Based on this operating frequency, the relationship between power consumption and speed may be considered in a situation where the CPU or peripheral function block operates. That is, when fast operation is required, the output voltage (voltage at the node A) of the voltage regulator 160 is increased to increase power consumption but increase the operating frequency. Conversely, if less power consumption is desired, the output voltage (voltage at node A) of the voltage regulator can be lowered to allow the operation speed to be slower but to consume less power.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the circuit according to the present invention has been shown in accordance with the above description and drawings, but this is only an example, and various changes and modifications can be made without departing from the spirit and scope of the present invention. Of course.

상술한 바와 같이, 빠른 동작이 필요한 경우에는 전압 레귤레이터 (160)의 출력 전압 (A 노드의 전압)을 높게 하여 동작 주파수를 크게하고, 적은 전력 소모를 원할 경우에는 전압 레귤레이터의 출력 전압 (A 노드의 전압)을 낮게하여 동작 주파수를 낮게할 수 있다. 따라서, 전력 소모를 고려하여 클록 주파수를 가변시킬 수 있다.As described above, when fast operation is required, the output voltage of the voltage regulator 160 (voltage of the node A) is increased to increase the operating frequency, and when low power consumption is desired, the output voltage of the voltage regulator (node of the A node is increased. By lowering the voltage), the operating frequency can be lowered. Therefore, the clock frequency may be changed in consideration of power consumption.

Claims

A timer;

A central processing unit;

Functional blocks; And

A clock generation circuit for generating clock signals to be supplied to the timer, the central processing unit, and the functional blocks, respectively;

The clock generation circuit includes a voltage regulator which is supplied with a power supply voltage and generates an output voltage which varies according to a control voltage; And an oscillator for generating a clock signal in response to the output voltage of the voltage regulator.

The method of claim 1,

And the frequency of the clock signal is changed when the output voltage of the voltage regulator is varied by a control voltage.