KR200326918Y1

KR200326918Y1 - PLD Download combined cable

Info

Publication number: KR200326918Y1
Application number: KR20-2003-0018961U
Authority: KR
Inventors: 김인만; 김묵희
Original assignee: 엘지전자 주식회사
Priority date: 2003-06-17
Filing date: 2003-06-17
Publication date: 2003-09-19

Abstract

본 고안은 외부의 프로그램 로딩장비와 연결되는 커넥터와, 상기 커넥터를 통해 전송되는 다운로드 데이터를 실장된 서킷보드의 PLD칩의 개수만큼 동일한 신호로 분배출력하는 신호분배회로부와, 상기 신호분배회로부로부터 동일한 신호로 각각 분배출력된 다운로드 데이터의 신호레벨을 안정화시켜 출력하는 신호안정화 회로부와, 상기 신호안정화 회로부로부터 PLD칩에 대응되게 다수개로 출력된 다운로드 데이터를 각각 버퍼링하는 버퍼부와, 상기 버퍼부로부터 각기 출력되는 다운로드 데이터를 연결된 해당 서킷보드의 PLD칩으로 전송되도록 연결접속되는 다수개로 구성된 케이블 커넥터와, 상기 버퍼와 케이블 커넥터사이에 연결되어 상기 버퍼부의 신호중 임의의 어느 하나만을 선택하여 출력시키는 신호선택부로 이루어진 PLD 다운로드 통합케이블을 제공한다.The present invention provides a connector for connecting to an external program loading device, a signal distribution circuit unit for distributing and outputting the download data transmitted through the connector as the same number of PLD chips of the mounted circuit board, and the same from the signal distribution circuit unit. A signal stabilization circuit section for stabilizing and outputting a signal level of the download data distributed and outputted as a signal, a buffer section for buffering a plurality of download data outputs corresponding to the PLD chip from the signal stabilization circuit section, and each from the buffer section. A cable selector comprising a plurality of cable connectors connected to be connected to be transmitted to the PLD chip of the circuit board connected to the output data, and a signal selector connected between the buffer and the cable connector to select and output any one of the signals of the buffer unit. Integrated PLD download It provides a block.

상기와 같은 본 고안은 각 제조사의 다양한 PLD칩을 선택하여 필요한 정보를 다운로딩시킬 수 있는 분배, 체킹 및 운선순위확인회로를 구비하여 외부로부터 PLC로 다운로딩되는 임의의 데이터를 처리하므로써, 제조사가 서로 다른 PLD칩의 실장에 관계없이 하나의 통합케이블을 통해 필요한 데이터를 PLD칩으로 다운로딩시킬 수 있으므로 그에 따라 PLD의 다운로딩 작업효율을 극대화시킨다.The present invention as described above has a distribution, checking, and priority ranking circuit that can select the various PLD chips of each manufacturer to download the necessary information by processing any data downloaded to the PLC from the outside, Regardless of the mounting of different PLD chips, the required data can be downloaded to the PLD chip through one integrated cable, thus maximizing the download efficiency of the PLD.

Description

PLD Download combined cable}

본 고안은 PLD 다운로드 통합케이블에 관한 것으로, 특히 에 관한것이다.각제조사의 다양한 PLD칩을 선택하여 필요한 정보를 다운로딩시킬 수 있는 분배, 체킹 및 운선순위확인회로를 구비하여 외부로부터 PLC로 다운로딩되는 임의의 데이터를 처리하는 PLD 다운로드 통합케이블에 관한 것이다.The present invention relates to a PLD download integrated cable, and more particularly, to a PC having a distribution, checking, and priority ranking circuit for selecting various PLD chips of each manufacturer and downloading necessary information. It relates to a PLD download integrated cable for processing any data that is generated.

일반적으로 산업사회가 발전함에 따라 일정지점에서 원하는 다른 지점으로 데이터를 보다 적절히 그리고 신속히 전송시키기 위한 정보통신시스템들이 널리 사용되고 있는데, 이러한 정보통신시스템들은 통상 지리적으로 분산되어 있는 동종간 또는 이기종간 통신기기나 정보기기를 연결하여 상호간에 자원의 공유와 통신을 가능하도록 네트워크로 연결되는 것이 대부분이다.In general, as the industrial society develops, information communication systems are widely used to transfer data from one point to another desired more appropriately and quickly. Such communication systems are usually homogeneous or heterogeneous communication devices which are geographically dispersed. In most cases, information devices are connected to a network to enable sharing and communication of resources.

예를들어, 교환기와 교환기간이나 혹은 은행과 같은 금융기관의 단말기와 서버간의 연결 등 다수 활용되고 있다. 그런데, 상기와 같은 통신기기 혹은 정보시스템들에는 대개 시스템내부에 입출력되는 데이터를 원하는 목적으로 신속히 전송처리하거나 혹은 장애관리를 위해 다수개의 시스템보드들을 구비하고 있다. 그리고, 상기와 같은 시스템보드들에는 보드의 다양한 기능에 적합한 프로그램 등을 저장하는 PLD(12;programmable logic device)를 포함한다. 여기서, 상기와 같은 PLD에 데이터를 다운로딩하기위해서는 도 1에 도시된 바와같이 각 제조사 예컨대, ALTERA, XILIMX 및 Lattice사 등과 같이 해당 제조사에 의해 제조된 PLD칩(70A-C)과 연결가능한 전용 다운로드 케이블(71A-C)을 각각 연결하여 사용해야 된다.For example, it is widely used for the exchange and exchange period, or the connection between terminals and servers of financial institutions such as banks. By the way, such communication devices or information systems are usually provided with a plurality of system boards for rapid transmission processing or trouble management for data input and output in the system. In addition, such system boards include a programmable logic device (PLD) 12 that stores programs suitable for various functions of the board. Here, in order to download data to the PLD as described above, as shown in FIG. 1, a dedicated download that can be connected to a PLD chip 70A-C manufactured by a corresponding manufacturer such as ALTERA, XILIMX, and Lattice, etc. Each cable 71A-C must be connected and used.

그러면, 상기와 같은 종래 PLD 다운로딩 케이블장치를 도 1 및 도 2을 참고로 살펴보면, 외부의 프로그램 로딩장비(72) 예컨대 PC 나 노트북과 같은 장비에 연결되는 커넥터(73)와, 상기 커넥터(73)를 통해 전송되는 프로그램 로딩장비(72)로부터 입력되는 데이터의 신호레벨을 안정화시켜 출력하는 신호안정화 회로부(74)와, 상기 신호안정화 회로부(74)로부터 출력된 데이터를 버퍼링하는 버퍼(75)와, 상기 버퍼(75)로부터 출력되는 데이터를 연결된 해당 시스템보드(76)의 PLD칩(70A-C)으로 전송되도록 연결접속되는 케이블 커넥터(76)로 이루어진다.Then, referring to the conventional PLD downloading cable device as described above with reference to Figs. 1 and 2, a connector 73 connected to an external program loading device 72, for example, a device such as a PC or a notebook, and the connector 73 And a signal stabilization circuit unit 74 for stabilizing and outputting a signal level of data input from the program loading device 72 transmitted through the program; and a buffer 75 for buffering data output from the signal stabilization circuit unit 74; In addition, the data output from the buffer 75 is made of a cable connector 76 connected to be connected to be transmitted to the PLD chip (70A-C) of the corresponding system board 76 connected.

한편, 상기와 같은 종래 PLD 다운로딩 케이블장치의 동작을 살펴보면, 현재 운용되는 시스템 예컨대, 교환기시스템에 내장된 시스템보드에 구비된 PLD에 외부에서 다른 프로그램을 다운로딩시킬 필요가 있을 경우 먼저, 해당 PLD의 제조사에서 제공하는 해당 제조사의 전용 PLD 다운로딩 케이블장치을 연결시켜야 한다. 즉, 상기 PLD의 제조사에서 제공하는 PLD 다운로딩 케이블장치(71A-C)의 커넥터(73)를 외부의 프로그램 로딩장비(72) 예컨대 PC 나 노트북과 같은 장비에 연결시킨다. 그리고 이와동시에, 상기 케이블 커넥터(76)를 해당 시스템보드(76)의 PLD칩(70A-C)으로 전송되도록 연결접속시킨다.On the other hand, referring to the operation of the conventional PLD downloading cable device as described above, if it is necessary to download another program from the outside to the PLD provided in the currently operating system, for example, the system board embedded in the exchange system, first, the corresponding PLD The manufacturer's dedicated PLD downloading cable must be connected. That is, the connector 73 of the PLD downloading cable device 71A-C provided by the manufacturer of the PLD is connected to an external program loading device 72 such as a PC or a laptop. At the same time, the cable connector 76 is connected to be transferred to the PLD chip 70A-C of the system board 76.

이때, 상기 운용자는 프로그램 로딩장비(72) 예컨대 PC 나 노트북과 같은 장비를 이용하여 해당 PLD칩(70A-C)에 저장할 프로그램을 준비한 다음 다운로딩시킨다. 그러면, 상기 프로그램 데이터는 PLD 다운로딩 케이블장치(71A-C)의 커넥터(73)를 통해 신호안정화 회로부(74)로 입력된다. 그리고, 상기 신호안정화 회로부(74)는 상기 커넥터(73)를 통해 전송되는 프로그램 로딩장비(72)로부터 입력되는 데이터의 신호레벨을 안정화시켜 버퍼(75)로 출력시킨다. 또한, 상기 버퍼(75)는 상기 신호안정화 회로부(74)로부터 출력된 데이터를 버퍼링한 다음 현재 연결되어 있는 케이블 커넥터(76)를 통해 해당 시스템보드(76)의 PLD칩(70A-C)으로 데이터를 전송한다. 그러면, 상기 시스템보드(76)의 PLD칩(70A-C)은 다운로딩된 새로운 데이터를 저장하고 필요할 경우 이전 데이터를 업데이트시킨다.In this case, the operator prepares a program to be stored in the corresponding PLD chip 70A-C by using a program loading device 72 such as a PC or a notebook, and then downloads the program. Then, the program data is input to the signal stabilization circuit section 74 through the connector 73 of the PLD downloading cable device 71A-C. The signal stabilization circuit unit 74 stabilizes the signal level of data input from the program loading device 72 transmitted through the connector 73 and outputs the stabilized signal level to the buffer 75. In addition, the buffer 75 buffers the data output from the signal stabilization circuitry 74 and then transmits the data to the PLD chips 70A-C of the corresponding system board 76 through the currently connected cable connector 76. Send it. Then, the PLD chip 70A-C of the system board 76 stores the downloaded new data and updates the old data if necessary.

그러나, 상기와 같은 종래 PLD 다운로딩 케이블장치는 외부장치를 통해 시스템보드에 장착된 PLD칩에 다운로딩작업을 실행할 필요가 있을 경우 해당 PLD칩의 제조사에서 제공하는 전용 다운로드 케이블을 사용해야 하기 때문에 시스템보드에 여러 제조사의 PLD칩이 채용되어 사용될 경우 제조사별로 다수개의 다운로드 케이블을 구입하여 사용해야하므로 그에 따라 그 케이블 개수만큼 운용자가 개별적으로 관리할 밖에 없어 운용자의 관리 편의성이 상당히 저하되었음은 물론 PLD칩의 제조사별로 케이블이 다른 관계로 케이블변경시 시스템보드를 탈/실장하여야 하므로 그에 따라 다운로딩의 작업효율성도 상당히 저하시키는 문제점이 있었다.However, when the conventional PLD downloading cable device as described above needs to execute a download operation on a PLD chip mounted on the system board through an external device, a dedicated download cable provided by the manufacturer of the corresponding PLD chip must be used. If multiple manufacturers' PLD chips are used in the system, multiple download cables should be purchased and used by each manufacturer. Therefore, the operator can only manage the number of cables separately. Due to the different cables, the system board must be removed / mounted when the cable is changed. Therefore, there is a problem that the work efficiency of downloading is considerably reduced.

이에 본 고안은 상기와 같은 종래 제반 문제점을 해결하기 위해 고안된 것으로, 제조사가 서로 다른 PLD칩의 실장에 관계없이 하나의 통합케이블을 통해 필요한 데이터를 PLD칩으로 다운로딩시킬 수 있으므로 그에 따라 PLD의 다운로딩 작업효율을 극대화시키는 PLD 다운로드 통합케이블을 제공함에 그 목적이 있다.Therefore, the present invention is designed to solve the above-mentioned conventional problems. Since the manufacturer can download necessary data to the PLD chip through one integrated cable regardless of the mounting of different PLD chips, the PLD can be downloaded accordingly. The purpose is to provide a PLD download integrated cable that maximizes loading efficiency.

본 고안의 다른 목적은 PLD칩으로 연결하는 다운로딩케이블이 하나만 구비하게 되므로 그에 따라 케이블의 관리가 용이하여 운용자의 관리편의성도 상당히 향상시키는 PLD 다운로드 통합케이블을 제공하는데 있다.Another object of the present invention is to provide a PLD download integrated cable that is provided with only one downloading cable to connect to the PLD chip, and accordingly easy to manage the cable, significantly improving the operator's convenience.

도 1은 종래 PLD칩에 적용되는 제조사별 전용케이블장치를 설명하는 설명도.1 is an explanatory diagram for explaining a manufacturer-specific cable device applied to a conventional PLD chip.

도 2는 도 1의 제조사별 전용케이블장치의 내부구조를 설명하는 설명도.2 is an explanatory diagram illustrating an internal structure of a dedicated cable device for each manufacturer of FIG. 1;

도 3은 본 고안의 통합케이블의 개념을 설명하는 설명도.3 is an explanatory diagram illustrating a concept of an integrated cable of the present invention.

도 4는 본 고안의 통합케이블의 내부회로를 설명하는 설명도.4 is an explanatory diagram illustrating an internal circuit of the integrated cable of the present invention.

도 5는 본 고안의 신호선택부의 구체회로를 설명하는 설명도.5 is an explanatory diagram illustrating a specific circuit of the signal selection unit of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1 : 프로그램 로딩장비 2 : 커넥터1: Program loading equipment 2: Connector

3 : 서킷보드 4A-N: PLD칩3: circuit board 4A-N: PLD chip

5 : 신호분배회로부 6A-N: 신호안정화 회로부5: signal distribution circuit section 6A-N: signal stabilization circuit section

7A-N: 버퍼부 8A-N: 케이블 커넥터7A-N: Buffer section 8A-N: Cable connector

9 : 신호선택부 10A-N: 체킹회로부9: signal selection unit 10A-N: checking circuit unit

11: 우선순위확인 회로부 12: 통합케이블11: priority checking circuit 12: integrated cable

상기와 같은 목적을 달성하기 위한 본 고안은 외부의 프로그램 로딩장비와연결되는 커넥터와, 상기 커넥터를 통해 전송되는 다운로드 데이터를 실장된 서킷보드의 PLD칩의 개수만큼 동일한 신호로 분배출력하는 신호분배회로부와, 상기 신호분배회로부로부터 동일한 신호로 각각 분배출력된 다운로드 데이터의 신호레벨을 안정화시켜 출력하는 신호안정화 회로부와, 상기 신호안정화 회로부로부터 PLD칩에 대응되게 다수개로 출력된 다운로드 데이터를 각각 버퍼링하는 버퍼부와, 상기 버퍼부로부터 각기 출력되는 다운로드 데이터를 연결된 해당 서킷보드의 PLD칩으로 전송되도록 연결접속되는 다수개로 구성된 케이블 커넥터와, 상기 버퍼와 케이블 커넥터사이에 연결되어 상기 버퍼부의 신호중 임의의 어느 하나만을 선택하여 출력시키는 신호선택부로 이루어진 PLD 다운로드 통합케이블을 제공한다.The present invention for achieving the above object is a signal distribution circuit portion for distributing and outputting the same signal as the number of PLD chips of the circuit board mounted with a connector connected to the external program loading equipment, and the download data transmitted through the connector And a signal stabilization circuit unit for stabilizing and outputting a signal level of the download data distributed and output to the same signal from the signal distribution circuit unit, and a buffer for buffering a plurality of download data outputs corresponding to the PLD chip from the signal stabilization circuit unit. A plurality of cable connectors configured to be connected to each other so as to transfer the download data output from the buffer unit to the PLD chip of the circuit board connected thereto, and any one of signals of the buffer unit connected between the buffer and the cable connector. Select signal to output by selecting PLD provides integrated download cable made.

이하, 본 고안을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail based on the accompanying drawings.

본 고안 장치는 도 2에 도시된 바와같이 외부의 프로그램 로딩장비(1) 예컨대 PC 나 노트북과 같은 장비에 연결되는 커넥터(2)와, 상기 커넥터(2)를 통해 전송되는 다운로드 데이터를 실장된 서킷보드(3)의 PLD칩(4A-N)의 개수만큼 동일한 신호로 분배출력하는 신호분배회로부(5)와, 상기 신호분배회로부(5)로부터 동일한 신호로 각각 분배출력된 다운로드 데이터의 신호레벨을 안정화시켜 출력하고 제조사별 PLD칩(4A-C)에 대응되도록 다수개 처리회로가 구비되는 신호안정화 회로부(6A-N)와, 상기 신호안정화 회로부(6A-N)로부터 PLD칩(4A-N)에 대응되게 다수개로 출력된 다운로드 데이터를 각각 버퍼링하는 버퍼부(7A-N)와, 상기 다수개의 버퍼부(7A-N)로부터 각기 출력되는 다운로드 데이터를 연결된 해당 시스템보드(3)의 PLD칩(4A-N)으로 전송되도록 연결접속되는 다수개로 구성된 케이블 커넥터(8A-N)와, 상기 버퍼(7A-N)와 케이블 커넥터(8A-N)사이에 연결되어 상기 버퍼부(7A-N)의 신호중 임의의 어느하나만을 선택하여 출력시키는 신호선택부(9)로 이루어진다.The device according to the present invention has a connector (2) connected to an external program loading device (1), such as a PC or a laptop, as shown in FIG. 2, and a circuit mounted with download data transmitted through the connector (2). The signal distribution circuit section 5 which distributes and outputs the same signal as the number of PLD chips 4A-N of the board 3 and the signal level of the download data distributed and output as the same signal from the signal distribution circuit section 5, respectively. Signal stabilization circuit section 6A-N including a plurality of processing circuits to be stabilized and output and corresponding to manufacturer-specific PLD chips 4A-C, and PLD chips 4A-N from the signal stabilization circuit section 6A-N. The PLD chip of the system board 3 connected to the buffer unit 7A-N for buffering the plurality of download data output in correspondence with the download data and the download data respectively outputted from the plurality of buffer units 7A-N. 4A-N) multiple connected to transmit A signal connected between the cable connector 8A-N and the buffer 7A-N and the cable connector 8A-N, and configured to select and output any one of the signals of the buffer unit 7A-N. It consists of a selector 9.

그리고, 상기 신호선택부(9)에는 제조사별로 각각 분리되어 버퍼부(7A-N)로부터 각기 입력되는 다운로딩 데이터신호의 입력여부를 각각 체킹하는 다수개로 구성된 체킹회로부(10A-N)와, 상기 체킹회로부(10A-N)로부터 각기 입력되는 다수개의 다운로딩 데이터신호를 기설정된 제조사별 우선순위출력조건에 따라 그 우선순위를 부여하여 해당 PLD칩(4A-N)으로 출력되도록 선택신호를 출력하는 우선순위확인회로부(11)를 포함한다.In addition, the signal selector 9 includes a plurality of checking circuit units 10A-N, each of which is separated for each manufacturer and checks whether each of the downloading data signals inputted from the buffer units 7A-N is input. A plurality of downloading data signals respectively inputted from the checking circuit unit 10A-N are given priority according to a priority output condition for each manufacturer, and a selection signal is output to be output to a corresponding PLD chip 4A-N. The priority confirmation circuit unit 11 is included.

여기서, 상기 체킹회로부(10A-N)는 각각 해당 PLD칩(4A-N)과 연결된 그라운드단자가 PULL-UP저항과 연결되어 있기 때문에 해당 PLD칩과 케이블이 연결되어 있지않으면 PULL-UP 저항에 의해 하이가 되며, 반면에 케이블이 연결되면 그라운드에 의해 하이신호에서 로우신호로 변환 출력시킨다.Here, the check circuit unit 10A-N has a ground terminal connected to the corresponding PLD chip 4A-N, respectively, because it is connected to the pull-up resistor. When the cable is connected, the high signal is converted from the high signal to the low signal by the ground.

다음에는 상기와 같은 본 고안의 작용, 효과를 설명한다.Next, the operation and effects of the present invention as described above will be described.

본고안 장치는 먼저, 현재 운용되는 시스템 예컨대, 교환기시스템에 내장된 시스템보드에 구비된 PLD에 외부에서 다른 프로그램을 다운로딩시킬 필요가 있을 경우 본고안 통합케이블(12)의 커넥터(2)를 외부의 프로그램 로딩장비(1) 예컨대 PC 나 노트북과 같은 장비에 연결시킨다. 그리고 이와동시에, 상기 본고안장치의 각 제조사별로 다수개로 구비된 케이블 커넥터(8A-C)를 서킷보드(3)의 해당 PLD칩(4A-N)에 각기 연결접속시킨다.The present device firstly needs to externally connect the connector 2 of the present integrated cable 12 when it is necessary to download another program from the PLD provided in the system board currently incorporated in the exchange system, for example. Program loading equipment (1) Connect to equipment such as PCs or laptops. At the same time, a plurality of cable connectors 8A-C provided for each manufacturer of the present security device are connected to the corresponding PLD chips 4A-N of the circuit board 3, respectively.

이때, 상기 본고안의 통합케이블(12)의 체킹회로부(10A-N)는 상기 케이블 커넥터(8A-N)를 통해 각각 해당 PLD칩(4A-N)과 연결된 그라운드단자가 PULL-UP저항과 연결되어 있기 때문에 해당 PLD칩과 케이블이 연결되어 있지않으면 PULL-UP 저항에 의해 하이가 되며, 반면에 케이블이 연결되면 그라운드에 의해 하이신호에서 로우신호로 변환 출력시킨다.At this time, the checking circuit unit 10A-N of the integrated cable 12 of the present disclosure has a ground terminal connected to the corresponding PLD chip 4A-N through the cable connector 8A-N, respectively, and connected to a PULL-UP resistor. Therefore, if the PLD chip and cable are not connected, it becomes high by PULL-UP resistance. On the other hand, when the cable is connected, the signal is converted from high signal to low signal by ground.

한편, 상기와 같은 과정을 통해 케이블을 접속한 상태에서, 운용자는 프로그램 로딩장비(1) 예컨대 PC 나 노트북과 같은 장비를 이용하여 해당 PLD칩(4A-N)에 저장할 프로그램을 준비한 다음 다운로딩시킨다. 그러면, 상기 프로그램 데이터는 본고안의 통합케이블(12)의 커넥터(2)를 통해 신호분배회로부(5)로 입력된다. 이때, 상기 신호분배회로부(5)는 상기 커넥터(2)를 통해 전송되는 다운로드 데이터를 실장된 서킷보드(3)의 PLD칩(4A-N)의 개수만큼 동일한 신호로 분배출력하게 되는데, 예컨대, PLD칩의 제조사가 ALTERA , XILINX , Lattice 등과 같이 3개라면 이들 개수만큼 3개의 동일한 신호로 분배하여 각각의 제조사별로 제공되는 다수개의 신호안정화 회로부(6A-N)로 출력시킨다. 그러면, 상기 각각의 신호안정화 회로부(6A-N)는 상기 신호분배회로부(5)로부터 동일한 신호로 각각 분배출력된 다운로드 데이터의 신호레벨을 안정화시킨다음 다수개로 구성된 버퍼부(7A-N)로 각각 입력시킨다. 따라서, 상기 각각의 버퍼부(7A-N)는 상기 신호안정화 회로부(6A-N)로부터 PLD칩(4A-N)에 대응되게 다수개로 출력된 다운로드 데이터를 각각 수신받아 버퍼링한 다음 케이블 커넥터(8A-N)로 각각 출력하게된다.On the other hand, while the cable is connected through the above process, the operator prepares the program to be stored in the corresponding PLD chip (4A-N) by using the program loading device (1), for example, a PC or a laptop, and then download the program. . Then, the program data is input to the signal distribution circuit section 5 through the connector 2 of the integrated cable 12 of the present invention. In this case, the signal distribution circuit unit 5 distributes the download data transmitted through the connector 2 to the same signal as the number of PLD chips 4A-N of the mounted circuit board 3, for example, If there are three manufacturers of the PLD chip, such as ALTERA, XILINX, Lattice, etc., they are divided into three equal signals and output to the multiple signal stabilization circuit units 6A-N provided by each manufacturer. Then, each of the signal stabilization circuit sections 6A-N stabilizes the signal levels of the download data distributed and output to the same signal from the signal distribution circuit section 5, respectively, and consists of a plurality of buffer sections 7A-N. Enter it. Accordingly, each of the buffer units 7A-N receives and buffers each of a plurality of output data output corresponding to the PLD chip 4A-N from the signal stabilization circuit unit 6A-N, and then buffers the cable data. -N) will print each.

이때, 상기 버퍼(7A-N)와 케이블 커넥터(8A-N)사이에 연결된 신호선택부(9)가 상기 버퍼부(7A-N)의 신호중 임의의 어느 하나만을 선택하여 출력시키게된다.At this time, the signal selector 9 connected between the buffers 7A-N and the cable connectors 8A-N selects and outputs any one of the signals of the buffers 7A-N.

즉, 상기 신호선택부(9)에는 다수개의 버퍼부(7A-N)로부터 각각 입력되는 다운로드신호 예컨대, 해당 PLD칩(4A-N)과 연결된 그라운드단자가 PULL-UP저항과 연결되어 있기 때문에 해당 PLD칩과 케이블이 연결되어 있지않으면 PULL-UP 저항에 의해 하이가 되며, 반면에 케이블이 연결되면 그라운드에 의해 하이신호에서 로우신호로 변환 출력시킨다. 등과 같이 제조사별로 각각 분리되어 입력되는 다운로딩 데이터신호의 입력여부를 각기 체킹하고 만약 현재 입력된 경로에 대응되는 제조사의 해당 PLD칩(4A-N)과 연결된 그라운드단자가 PULL-UP저항과 연결되어 있기 때문에 해당 PLD칩과 케이블이 연결되어 있지않으면 하이신호를 출력하는 반면, 케이블이 연결되어 있을 경우 그라운드에 의해 하이신호에서 로우신호로 변환되어 우선순위확인회로부(11)로 출력시킨다.That is, the signal selector 9 has a download signal input from the plurality of buffer units 7A-N, for example, the ground terminal connected to the corresponding PLD chip 4A-N is connected to the pull-up resistor. If the PLD chip and the cable are not connected, it is high by the pull-up resistor, while if the cable is connected, the output is converted from the high signal to the low signal by the ground. For example, each manufacturer checks whether inputted data signals are input separately and if the ground terminal connected to the manufacturer's corresponding PLD chip (4A-N) corresponding to the current input path is connected to the pull-up resistor, Therefore, if the PLD chip and the cable are not connected, the high signal is output. If the cable is connected, the signal is converted from the high signal to the low signal by the ground and output to the priority checking circuit unit 11.

여기서, 상기 우선순위확인회로부(11)는 상기 체킹회로부(10A-N)로부터 각기 입력되는 다수개의 다운로딩 데이터신호를 기설정된 제조사별 우선순위출력조건에 따라 그 우선순위를 부여하여 해당 PLD칩(4A-N)으로 출력시키게되는데, 이때, 상기 우선순위확인회로부(11)는 체킹회로부(10A-N)로부터 제일 먼저 입력된 PLD의 로우신호 즉, 다운로딩신호를 인지하여 우선순위를 부여한 후 선택신호(SEL)신호를 해당 버퍼부(7A-N)로 전송한다.Here, the priority checking circuit 11 assigns a priority to a plurality of downloading data signals respectively inputted from the checking circuits 10A-N according to a preset priority output condition for each manufacturer, thereby providing a corresponding PLD chip ( 4A-N), wherein the priority checking circuit 11 recognizes the low signal of the first PLD input from the checking circuit 10A-N, that is, a downloading signal, and selects the priority. The signal SEL is transmitted to the corresponding buffer units 7A-N.

한편, 상기 체킹회로부(10A-N)로부터 PLD의 로우신호 즉, 다운로딩 데이터신호가 동시에 모두 입력될 경우 상기 우선순위확인회로부(11)는 기 설정된 우선순위 예컨대, ALTERA , XILINX , Lattice 등의 순으로 설정되어 있을 경우 그 설정된 제조사별로 대응되는 PLD의 로우신호 즉, 다운로딩 데이터신호를 각각 순차적으로 해당 버퍼부(7A-N)로 우선순위가 부여된 선택신호(SEL)로 출력시킨다.On the other hand, when all of the PLD low signals, that is, the downloading data signals, are simultaneously input from the checking circuit units 10A-N, the priority checking circuit unit 11 may set a predetermined priority order such as ALTERA, XILINX, Lattice, and the like. If it is set to, the low signal of the PLD corresponding to each set manufacturer, that is, the downloading data signal, is sequentially output as the selection signal SEL given priority to the corresponding buffer units 7A-N.

그러면, 상기 버퍼부(7A-N)는 우선순위확인회로부(11)의 선택신호에 따라 그 선택된 버퍼를 액티브시켜 다운로딩 데이터를 커넥터 케이블(8A-N)을 통해 해당 서킷보드(3)의 PLD칩(4A-N)으로 다운로딩시킨다.Then, the buffer unit 7A-N activates the selected buffer according to the selection signal of the priority confirmation circuit unit 11 and downloads the data to the PLD of the circuit board 3 through the connector cable 8A-N. Download to chips 4A-N.

그러면, 상기 서킷보드(3)의 PLD칩(4A-N)은 다운로딩된 새로운 데이터를 저장하고 필요할 경우 이전 데이터를 업데이트시킨다.Then, the PLD chip 4A-N of the circuit board 3 stores the downloaded new data and updates the old data if necessary.

이상 설명에서와 같이 본 고안은 각 제조사의 다양한 PLD칩을 선택하여 필요한 정보를 다운로딩시킬 수 있는 분배, 체킹 및 운선순위확인회로를 구비하여 외부로부터 PLC로 다운로딩되는 임의의 데이터를 처리하므로써, 제조사가 서로 다른 PLD칩의 실장에 관계없이 하나의 통합케이블을 통해 필요한 데이터를 PLD칩으로 다운로딩시킬 수 있으므로 그에 따라 PLD의 다운로딩 작업효율을 극대화시키는 장점을 가지고 있다.As described above, the present invention is equipped with a distribution, checking, and priority ranking circuit that can select various PLD chips of each manufacturer and download necessary information, thereby processing any data downloaded from the outside to the PLC. Regardless of the mounting of different PLD chips, manufacturers can download necessary data to PLD chips through one integrated cable, which has the advantage of maximizing the download efficiency of PLD.

또한, 본 고안에 의하면, PLD칩으로 연결하는 다운로딩케이블이 하나만 구비하게 되므로 그에 따라 케이블의 관리가 용이하여 운용자의 관리편의성도 상당히 향상시키는 효과도 있다.In addition, according to the present invention, since only one downloading cable is connected to the PLD chip, it is possible to easily manage the cable, thereby significantly improving the user's management convenience.

Claims

A connector connected to an external program loading device, a signal distribution circuit unit for distributing and outputting the download data transmitted through the connector into the same signal as the number of PLD chips of the mounted circuit board, and the same signal from the signal distribution circuit unit. A signal stabilization circuit section for stabilizing and outputting a signal level of the distributed output download data, a buffer section for buffering a plurality of download data output corresponding to the PLD chip from the signal stabilization circuit section, and a download output respectively from the buffer section. And a signal selector configured to connect and transmit data to the PLD chip of the circuit board connected thereto, and a signal selector connected between the buffer and the cable connector to select and output any one of the signals of the buffer unit. PLD Downloader Integrated cable.

The apparatus of claim 1, wherein the signal selector comprises a plurality of checking circuits each configured to check whether inputting of a downloading data signal inputted from a buffer unit is separated for each manufacturer, and a plurality of down inputs respectively input from the checking circuit unit. And a priority checking circuit unit configured to output a selection signal so that the loading data signal is given to the PLD chip according to a preset priority output condition for each manufacturer.

The integrated PLD download cable of claim 1, wherein the signal stabilization circuit unit and the buffer unit are provided in plural numbers for each manufacturer.