KR20030059353A - System and method for processing voice data in vop gateway - Google Patents
System and method for processing voice data in vop gateway Download PDFInfo
- Publication number
- KR20030059353A KR20030059353A KR1020010088201A KR20010088201A KR20030059353A KR 20030059353 A KR20030059353 A KR 20030059353A KR 1020010088201 A KR1020010088201 A KR 1020010088201A KR 20010088201 A KR20010088201 A KR 20010088201A KR 20030059353 A KR20030059353 A KR 20030059353A
- Authority
- KR
- South Korea
- Prior art keywords
- cpu
- voice data
- data
- dsp
- packet data
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L65/00—Network arrangements, protocols or services for supporting real-time applications in data packet communication
- H04L65/10—Architectures or entities
- H04L65/102—Gateways
- H04L65/1023—Media gateways
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 브이오피 게이트웨이에서의 음성 데이터 처리 시스템 및 방법에 관한 것으로, 특히 CPU 및 DSP 등의 자원 배치를 다르게 구성하여 자원을 효율적으로 이용하도록 한 브이오피 게이트웨이에서의 음성 데이터 처리 시스템 및 방법에 관한 것이다.The present invention relates to a voice data processing system and method in a VIP gateway, and more particularly, to a voice data processing system and method in a VIP gateway configured to efficiently use resources by differently configuring resource arrangements such as CPU and DSP will be.
일반적으로, 브이오피(Voice Over Packet : VOP) 게이트웨이(Gateway)에서의 음성 데이터 처리 시스템(6)은 도1에 도시된 바와 같이, 보드 하나에 CPU(Central Processing Unit)(1)와, PCI(Peripheral Component Interconnect) 인터페이스(2)와, DSP(Digital Signal Processor) 모듈(3)과, CT(Computer Telephony)-버스 인터페이스(4)와, 랜 인터페이스(LAN Interface)(5)로 구성되어 있다. 그리고, 채널 용량을 늘리기 위해 위와 같은 보드를 여러 장 사용한다.In general, a voice data processing system 6 in a Voice Over Packet (VOP) Gateway is shown in FIG. 1, with a central processing unit (CPU) 1 and a PCI ( It consists of a Peripheral Component Interconnect (2) interface, a Digital Signal Processor (DSP) module 3, a Computer Telephony (CT) bus interface 4, and a LAN Interface 5. And, to increase the channel capacity, several boards like the above are used.
이때, DSP(Digital Signal Processor)는 디지털 연산에 의해 신호 처리를 하는 하나의 IC(Integrated Circuit) 칩으로 된 마이크로프로세서로, 범용 마이크로프로세서의 아키텍쳐를 대폭적으로 개량하여 고속 연산성과 컴팩트를 추구한 전용 마이크로프로세서이다. 기본 조작은 필터링(Filtering), 프리어 변환, 상관 함수의 산출, 부호화, 변복조, 미분, 적분, 적응 신호 처리에 의해 진행된다. 또한, DSP에 의해 제공되는 음성 합성, 음성 인식, 음성 부호화, 음성 압축, 중고속 모뎀, 에코 캔슬러(Echo Canceller)등의 기능이 음성 및 통신 시스템에서 채용되고 있다.At this time, the DSP (Digital Signal Processor) is a microprocessor made of an integrated circuit (IC) chip that performs signal processing by digital operation. Processor. Basic operations are performed by filtering, freer transform, calculation of correlation function, encoding, modulation and demodulation, derivative, integration, and adaptive signal processing. In addition, functions such as speech synthesis, speech recognition, speech encoding, speech compression, high speed modem, echo canceller, etc. provided by the DSP are employed in the speech and communication system.
해당 DSP 모듈(3)은 CT-버스 인터페이스(4)를 통해 음성 데이터를 수신하여 압축 및 가공한 후 패킷 데이터를 변환한 후, CPU(1)로 전달한다.The DSP module 3 receives the voice data through the CT bus interface 4, compresses and processes the voice data, converts the packet data, and delivers the same to the CPU 1.
해당 CPU(1)는 DSP 모듈(3)로부터 수신한 데이터를 사용자가 원하는 방식의 프로토콜에 맞게 변환하여 랜 인터페이스(5)를 통해 전송한다.The CPU 1 converts the data received from the DSP module 3 according to a protocol of a user's desired manner and transmits the data through the LAN interface 5.
전술한 바와 같이, DSP 모듈에서 CPU로 데이터를 전송하는 시간은 짧지만, CPU는 수신한 데이터를 처리해서, 랜 인터페이스를 통해 인터넷 망으로 전송하는 시간이 오래 걸려서 CPU에 부하가 발생하는 문제점이 있었다.As described above, the data transfer time from the DSP module to the CPU is short, but the CPU takes a long time to process the received data and transmit it to the Internet through the LAN interface, causing a load on the CPU. .
본 발명은 전술한 바와 같은 제반적인 문제점을 해결하기 위한 것으로, 그 목적은 CPU와 DSP를 분리하여 별도의 보드로 장착함으로써, CPU에서 발생하는 부하를 방지하는데 있다.The present invention is to solve the general problems as described above, the purpose is to separate the CPU and DSP by mounting as a separate board, to prevent the load generated in the CPU.
도1은 종래의 브이오피 게이트웨이에서의 음성 데이터 처리 시스템을 도시한 도.1 is a diagram illustrating a voice data processing system in a conventional VIP gateway.
도2는 본 발명에 의한 브이오피 게이트웨이에서의 음성 데이터 처리 시스템 을 도시한 도.Fig. 2 is a diagram showing a voice data processing system in a VIP gateway according to the present invention.
도3은 본 발명의 실시예에 따른 브이오피 게이트웨이에서의 음성 데이터 처리 방법을 나타낸 순서도.3 is a flowchart illustrating a voice data processing method in a BOP gateway according to an exemplary embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
100 : CPU 보드 200 : DSP 보드100: CPU board 200: DSP board
10 : CPU 모듈 40 : PCI 인터페이스10: CPU module 40: PCI interface
20 : 랜 인터페이스 50 : PCI 정합 로직20 LAN Interface 50 PCI Matching Logic
30 : PCI 인터페이스 60 : DSP 모듈30: PCI interface 60: DSP module
70 : CT-버스 인터페이스70: CT bus interface
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 브이오피 게이트웨이에서의 음성 데이터 처리 시스템은 음성 데이터를 수신하여 압축 및 가공하여 패킷 데이터로 변환하는 DSP 보드와; 상기 DSP 보드에 의해 변환된 패킷 데이터를 수신하면, 해당 패킷 데이터를 처리할 다수의 CPU 중에 하나로 인계하여 사용자가 원하는 방식의 프로토콜 포맷에 맞게 변환한 후, 인터넷 망으로 전송하는 CPU 보드를 포함하여 이루어진 것을 특징으로 한다.According to an aspect of the present invention, there is provided a voice data processing system in a BPI gateway, including: a DSP board for receiving, compressing, processing, and converting voice data into packet data; Upon receiving the packet data converted by the DSP board, the packet data is transferred to one of a plurality of CPUs to process the packet data. It is characterized by.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 브이오피게이트웨이에서의 음성 데이터 처리 방법은 CT-버스 인터페이스를 통해 음성 데이터를 수신한 DSP 모듈이 음성 데이터를 압축 및 가공하여 패킷 데이터로 변환하는 과정과; 상기 변환된 패킷 데이터를 PCI 인터페이스를 통해 CPU 보드로 전송하는 과정과; 마스터(Master) CPU가 해당 음성 데이터를 처리할 슬레이브(Slave) CPU로 데이터를 인계하는 과정과; 상기 슬레이브(Slave) CPU가 데이터를 유저가 원하는 프로토콜 포맷에 맞게 변환한 후, 랜 인터페이스를 통해 인터넷 망으로 패킷 데이터를 전송하는 과정을 포함하여 이루어진 것을 특징으로 한다.According to an embodiment of the present invention, a voice data processing method in a VP gateway according to an embodiment of the present invention compresses and processes voice data into a packet data by receiving a DSP module through a CT bus interface. Converting; Transmitting the converted packet data to a CPU board through a PCI interface; A step in which the master CPU takes over the data to a slave CPU to process the corresponding voice data; The slave CPU converts the data according to a protocol format desired by the user, and then transmits the packet data to the Internet through a LAN interface.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예에 따른 브이오피 게이트웨이에서의 음성 데이터 처리 시스템은 도2에 도시된 바와 같이, 크게 CPU 보드(100)와, DSP 보드(200)로 나누어져 있다.As illustrated in FIG. 2, the voice data processing system in the VIP gateway according to the embodiment of the present invention is largely divided into a CPU board 100 and a DSP board 200.
해당 CPU 보드(100)는 하나의 마스터(Master) CPU(11)와 다수 개의 슬레이브(Slave) CPU(12)로 구성된 CPU 모듈(10)과, PCI 버스와 연결하기 위한 PCI 인터페이스(40)와, 인터넷 망과 연결하기 위한 랜 인터페이스(20)를 포함하여 이루어진다.The CPU board 100 includes a CPU module 10 including one master CPU 11 and a plurality of slave CPUs 12, a PCI interface 40 for connecting to a PCI bus, It comprises a LAN interface 20 for connecting to the Internet network.
해당 하나의 마스터 CPU(11)는 DSP 보드(200)로부터 데이터를 수신하면, 해당 데이터를 처리할 슬레이브 CPU(12)로 인계하는 역할을 담당한다.When the master CPU 11 receives data from the DSP board 200, the master CPU 11 takes over the slave CPU 12 to process the data.
해당 DSP 보드(200)는 PCI 버스와 연결하기 위한 PCI 인터페이스(40)와, DSP와 PCI 버스가 직접 연결이 가능하지 않을 경우, PCI 버스와 연결이 가능하도록 하는 로직인 PCI 정합 로직(50)과, CT-버스 인터페이스(70)를 통해 음성 데이터를 수신하여 압축 및 가공하여 패킷 데이터로 변환한 후, CPU 보드(100)로 전달하는 DSP 모듈(60)과, 음성 데이터를 수신하기 위한 CT-버스 인터페이스(70)를 포함하여 이루어진다.The DSP board 200 includes a PCI interface 40 for connecting to the PCI bus, and a PCI matching logic 50 for connecting to the PCI bus when the DSP and the PCI bus are not directly connected. After receiving, compressing and processing the voice data through the CT bus interface 70, converting the packet data into a packet data, and transmitting the DSP module 60 to the CPU board 100, the CT bus for receiving the voice data. Interface 70.
본 발명의 실시예에 따른 브이오피 게이트웨이에서의 음성 데이터 처리 방법은 도3의 순서도를 참조하여 설명하면 다음과 같다.A voice data processing method in a VIP gateway according to an embodiment of the present invention will be described with reference to the flowchart of FIG. 3.
먼저, DSP 모듈(60)이 CT-버스 인터페이스(70)를 통해 음성 데이터를 수신하면(단계 S31), 해당 음성 데이터를 수신한 DSP 모듈(60)은 음성 데이터를 압축 및 가공하여 패킷 데이터로 변환한 후(단계 S32), PCI 인터페이스(40)을 통해 CPU 보드(100)로 전송한다(단계 S33).First, when the DSP module 60 receives the voice data through the CT-bus interface 70 (step S31), the DSP module 60 which has received the voice data compresses and processes the voice data and converts it into packet data. After that (step S32), it is transmitted to the CPU board 100 via the PCI interface 40 (step S33).
CPU 보드(100)는 PCI 버스를 통해 데이터를 수신하면, 하나의 마스터 CPU(11)가 해당 음성 데이터를 처리할 슬레이브 CPU(12)로 데이터를 인계한다(단계 S34). 해당 슬레이브 CPU(12)는 데이터를 유저가 원하는 프로토콜 포맷에 맞게 변환한 후, 랜 인터페이스(20)를 통해 인터넷 망으로 패킷을 전송한다(단계 S35).When the CPU board 100 receives data through the PCI bus, one master CPU 11 takes over the data to the slave CPU 12 to process the voice data (step S34). The slave CPU 12 converts the data according to the protocol format desired by the user, and then transmits the packet to the Internet via the LAN interface 20 (step S35).
따라서, DSP 보드와 CPU 보드를 분리하여 장착하고, 다수의 슬레이브 CPU가 DSP로부터 수신한 데이터를 분담하여 처리함으로써, CPU의 부하를 방지할 수 있게 된다.Therefore, the CPU board can be prevented by separating and mounting the DSP board and the CPU board, and by sharing a plurality of slave CPUs with data received from the DSP.
이상으로 본 발명의 바람직한 실시예에 대해 상세히 기술되었지만, 본 발명이 속하는 기술 분야에 있어서 통상의 지식을 가진 사람이라면, 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서, 본 발명의 실시예들의 변경은 본 발명의 기술적 범위를 벗어날 수 없을 것이다.Although the preferred embodiments of the present invention have been described in detail above, it will be understood by those skilled in the art that the present invention may be modified or modified in various ways. Therefore, changes of the embodiments of the present invention will not be able to escape the technical scope of the present invention.
이상에서 설명한 바와 같이 본 발명은 CPU와 DSP를 분리하여 별도의 보드로 장착함으로써, CPU에서 발생하는 부하를 방지하는 효과가 있다.As described above, the present invention has an effect of preventing the load generated from the CPU by separating the CPU and the DSP and mounting the CPU as a separate board.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010088201A KR20030059353A (en) | 2001-12-29 | 2001-12-29 | System and method for processing voice data in vop gateway |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010088201A KR20030059353A (en) | 2001-12-29 | 2001-12-29 | System and method for processing voice data in vop gateway |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20030059353A true KR20030059353A (en) | 2003-07-10 |
Family
ID=32215805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010088201A KR20030059353A (en) | 2001-12-29 | 2001-12-29 | System and method for processing voice data in vop gateway |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20030059353A (en) |
-
2001
- 2001-12-29 KR KR1020010088201A patent/KR20030059353A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU743238B2 (en) | An enhanced radio telephone for use in internet telephony | |
US6360281B1 (en) | System and method for communicating with a serial communications device using multiple virtual ports | |
US5974136A (en) | Apparatus for electronic exchange having a general-purpose bus separating the exchange unit and control unit | |
US5864714A (en) | Communication system which dynamically switches sizes of sample buffer between first size for quick response time and second size for robustness to interrupt latency | |
KR970012192A (en) | Information processing system and communication system | |
CN100574331C (en) | A kind of transmission method and transmission equipment of supporting non-standard rate | |
US7577261B2 (en) | Wireless audio system using wireless local area network | |
JP2002538657A (en) | Universal DSL link interface between DSL digital controller and DSL codec | |
WO2001084326A3 (en) | Integrated circuit card for computer communication | |
US6791956B1 (en) | Periphery device in a wireless network | |
US20010014927A1 (en) | Dual interface card and socket | |
KR20030059353A (en) | System and method for processing voice data in vop gateway | |
GB2386286A (en) | Combined VoDSL and POTS system with integrated access device/VoDSL to POTS converter and telephones connected to common line via isolating filters | |
KR100394017B1 (en) | internet telephony gateway system | |
JP2004517516A (en) | Method and apparatus for data transmission over an AC-97 protocol link | |
US5754590A (en) | Modem architecture for integrated controller and data pump applications | |
US20070253440A1 (en) | Internet communication system and method | |
US6434634B1 (en) | Method and apparatus adaptable to a standard game port of a personal computer for interfacing an external HSP modem, a joystick and a MIDI interface | |
KR100285717B1 (en) | Method of directly converting signals in exchange system | |
TW523999B (en) | Packet switching xDSL system | |
JPH05506556A (en) | Data communication control device with built-in plug board | |
WO1999016176A3 (en) | Communication system | |
KR100437600B1 (en) | Conversion Service Board And Merthod For Charactor Information In Value Added Communication System | |
KR100404565B1 (en) | IP Network Connection Architecture In VOIP Gateway System | |
Chame | A digital signal processor yields enhanced data/FAX pump |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
WITN | Withdrawal due to no request for examination |