KR20030052659A - Circuit for changing a defective cell with a normal cell in a semiconductor memory module, and a semiconductor memory module using this cell changing circuit - Google Patents

Circuit for changing a defective cell with a normal cell in a semiconductor memory module, and a semiconductor memory module using this cell changing circuit Download PDF

Info

Publication number
KR20030052659A
KR20030052659A KR1020010082682A KR20010082682A KR20030052659A KR 20030052659 A KR20030052659 A KR 20030052659A KR 1020010082682 A KR1020010082682 A KR 1020010082682A KR 20010082682 A KR20010082682 A KR 20010082682A KR 20030052659 A KR20030052659 A KR 20030052659A
Authority
KR
South Korea
Prior art keywords
cell
fuse
semiconductor memory
memory module
defect
Prior art date
Application number
KR1020010082682A
Other languages
Korean (ko)
Other versions
KR100443508B1 (en
Inventor
구본성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0082682A priority Critical patent/KR100443508B1/en
Publication of KR20030052659A publication Critical patent/KR20030052659A/en
Application granted granted Critical
Publication of KR100443508B1 publication Critical patent/KR100443508B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

PURPOSE: A cell substitution circuit for substituting a defect cell with a normal cell in a semiconductor memory module and a semiconductor memory module using the same are provided to recover a bad unit chip by performing selectively an anti-fuse programming operation for the bad unit chip. CONSTITUTION: A cell substitution circuit(202) is used for substituting a defect cell with a normal cell in a semiconductor memory module which is formed with a plurality of packages. The cell substitution circuit includes a defect recovery address storage portion(204) and a fuse portion(206). The defect recovery address storage portion receives and stores a defect recovery address through a dedicated pin of a corresponding package from the outside. The fuse portion substitutes the defect cell with the normal cell by using the defect recovery address of the defect recovery address storage portion.

Description

반도체 메모리 모듈에서 결함 셀을 정상 셀로 대체하는 회로 및 이 셀 대체 회로를 이용하는 반도체 메모리 모듈{CIRCUIT FOR CHANGING A DEFECTIVE CELL WITH A NORMAL CELL IN A SEMICONDUCTOR MEMORY MODULE, AND A SEMICONDUCTOR MEMORY MODULE USING THIS CELL CHANGING CIRCUIT}CIRCUIT FOR CHANGING A DEFECTIVE CELL WITH A NORMAL CELL IN A SEMICONDUCTOR MEMORY MODULE, AND A SEMICONDUCTOR MEMORY MODULE USING THIS CELL CHANGING CIRCUIT}

본 발명은 반도체 메모리에서 결함 셀을 정상 셀로 대체하는 회로에 관한 것으로서, 특히 복수의 패키지로 이루어진 반도체 메모리 모듈에서 제조 공정 중에 발생한 결함 셀을 미리 준비한 정상 셀로 대체하는 회로 및 이를 이용하는 반도체 메모리 모듈에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for replacing defective cells with normal cells in a semiconductor memory, and more particularly, to a circuit for replacing defective cells generated in a manufacturing process with a normal cell prepared in advance in a semiconductor memory module including a plurality of packages, and a semiconductor memory module using the same. will be.

종래의 경우 패키지 상태에서 불량 셀(또는 결함 셀)을 미리 준비한 정상적인 셀로 대체하는 회로(이하, "안티 퓨즈"라고 함)는 해당 셀의 주소를 입력할 때 어드레스 핀을 이용하였다. 이러한 동작을 프로그래밍(programming)이라고 한다. 이 경우 패키지 단위에서는 정상적으로 프로그래밍이 가능하나, 복수의 패키지로 이루어진 반도체 메모리 모듈의 경우에는 문제가 발생한다. 즉, 모듈은 그 안의 모든 패키지가 어드레스 핀을 공유하기 때문에 패키지 단위로 안티 퓨즈에 대한 프로그래밍이 불가능하였다.In the conventional case, a circuit for replacing a defective cell (or defective cell) with a normal cell prepared in advance (hereinafter, referred to as an “anti fuse”) used an address pin when inputting an address of the corresponding cell. This operation is called programming. In this case, programming is possible in a package unit, but a problem occurs in the case of a semiconductor memory module having a plurality of packages. In other words, the module could not program anti-fuse on a package-by-package basis because all packages within it shared an address pin.

본 발명은 이러한 문제점을 해결하기 위하여 제안된 것으로서 반도체 메모리 모듈에서도 결함 셀을 정상 셀로 대체하는 것을 가능하게 하는 셀 대체 회로를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been proposed to solve such a problem, and an object thereof is to provide a cell replacement circuit that makes it possible to replace a defective cell with a normal cell in a semiconductor memory module.

도 1은 본 발명이 적용되는 반도체 메모리 모듈의 블록도.1 is a block diagram of a semiconductor memory module to which the present invention is applied.

도 2는 본 발명의 일 실시예에 의한 셀 대체 회로의 블록도.2 is a block diagram of a cell replacement circuit according to an embodiment of the present invention.

도 3은 도 2의 결함 구제 어드레스 저장부를 구성하는 플립플롭의 회로도와 심벌과 동작 파형도.3 is a circuit diagram, a symbol, and an operation waveform diagram of a flip-flop constituting the defect relief address storage unit of FIG.

도 4는 본 발명의 일 실시예에 의한 셀 대체 회로의 회로도.4 is a circuit diagram of a cell replacement circuit according to an embodiment of the present invention.

이와 같은 목적을 달성하기 위하여 본 발명은 복수의 패키지로 이루어진 반도체 메모리 모듈에서 결함 셀을 정상 셀로 대체하는 회로에 있어서, 각각의 패키지에 대하여 해당 패키지의 전용 핀을 경유하여 외부로부터 결함 구제 어드레스를 입력받아 저장하는 결함 구제 어드레스 저장부와, 상기 결함 구제 어드레스 저장부의 결함 구제 어드레스에 의해 프로그래밍되어 결함 셀을 정상 셀로 대체하는 퓨즈부가 구비되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a circuit for replacing a defective cell with a normal cell in a semiconductor memory module including a plurality of packages, and inputs a defect relief address from the outside through a dedicated pin of the package for each package. And a fuse for receiving and storing a defect relief address storage unit and a fuse unit programmed by a defect relief address of the defect relief address storage unit to replace a defective cell with a normal cell.

상기 전용 핀은 데이터 입출력 핀인 것이 바람직하다. 상기 결함 구제 어드레스 저장부는 상기 결함 구제 어드레스의 비트 수에 해당하는 개수의 플립플롭이 직렬 연결되어 이루어질 수 있다. 상기 퓨즈부는 상기 결함 구제 어드레스의 비트수에 해당하는 개수의 안티 퓨즈 회로(anti-fuse)로 이루어지며, 하나의 안티 퓨즈는 결함 구제 어드레스의 하나의 비트에 대응되고, 상기 플립플롭의 출력이 해당 비트의 안티 퓨즈에 제공될 수 있다.The dedicated pin is preferably a data input / output pin. The defect relief address storage unit may be formed by serially connecting flip flops corresponding to the number of bits of the defect relief address. The fuse unit includes an anti-fuse circuit having a number corresponding to the number of bits of the defect relief address, one anti-fuse corresponds to one bit of the defect relief address, and an output of the flip-flop corresponds to Can be provided in the anti-fuse of the bit.

본 발명의 경우 반도체 메모리 모듈에서 데이터 입출력 핀의 경우 각각의 패키지가 구분된다는 점에 착안하였다. 즉, 안티 퓨즈의 프로그래밍을 위하여 입력되는 주소를 저장할 플립플롭을 미리 준비하여 놓고, 이를 데이터 입출력 핀을 통하여 제어함으로써 반도체 메모리 모듈에서도 안티 퓨즈의 프로그래밍이 가능하도록 하였다. 본 발명을 적용할 경우 반도체 메모리 모듈의 제작이 완료된 상태에서도 단위 칩 레벨의 불량이 발생할 경우, 불량이 발생한 단위 칩에 대하여 선별적으로 안티 퓨즈 프로그래밍을 수행함으로써 복구가 가능함으로 생산성이 향상될 수 있다.The present invention focuses on the fact that each package is distinguished in the case of data input / output pins in a semiconductor memory module. That is, a flip-flop is prepared in advance to store an input address for the programming of the anti-fuse, and the anti-fuse is also programmed in the semiconductor memory module by controlling it through the data input / output pins. According to the present invention, even when the manufacturing of the semiconductor memory module is completed, if a defect in the unit chip level occurs, productivity can be improved by recovering by selectively performing anti-fuse programming on the defective unit chip. .

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세히 설명한다. 설명의 일관성을 위하여 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소 및 신호를 가리키는 것으로 사용한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; In the drawings, the same reference numerals are used to refer to the same or similar components and signals for the sake of consistency of description.

도 1은 본 발명이 적용되는 반도체 메모리 모듈의 블록도이다. 도 1에 도시되어 있는 바와 같이, 하나의 메모리 모듈이 n개의 패키지(D0, D1, …, Dn)로 이루어져 있다. 각각의 패키지는 데이터 입출력 핀(DQ)에 대해서는 다른 패키지와 구별되어 사용하나, 어드레스 라인 또는 어드레스 핀(A1, A2, …, An)에 대해서는 서로 공유하고 있다. 따라서 기존과 같이 어드레스 핀을 이용하여 안티 퓨즈 프로그래밍을 하는 방법은 반도체 메모리 모듈(100)에 대해서는 적용할 수 없었다.1 is a block diagram of a semiconductor memory module to which the present invention is applied. As shown in Fig. 1, one memory module is composed of n packages D0, D1, ..., Dn. Each package is used separately from other packages for the data input / output pin DQ, but is shared with each other for the address line or the address pins A1, A2, ..., An. Therefore, the conventional method of performing anti-fuse programming using the address pin is not applicable to the semiconductor memory module 100.

도 2는 본 발명의 일 실시예에 의한 셀 대체 회로의 블록도이다. 셀 대체 회로(202)는 각각의 패키지에 대하여 구비된다. 도 2에 도시되어 있는 바와 같이, 셀 대체 회로(202)는 결함 구제 어드레스 저장부(204)와 퓨즈부(206)를 구비하고 있다. 결함 구제 어드레스 저장부(204)는 데이터 입출력 핀(DQ0, …, DQ7)을 이용하여 외부로부터 결함 구제를 위한 어드레스를 입력받는다. 결함 구제 어드레스 저장부(204)는 퓨즈부(206)의 결함 구제 어드레스 단자(<A1>, …, <An>)로 외부로부터 입력된 결함 구제 어드레스를 제공한다.2 is a block diagram of a cell replacement circuit according to an embodiment of the present invention. Cell replacement circuit 202 is provided for each package. As shown in FIG. 2, the cell replacement circuit 202 includes a defect relief address storage unit 204 and a fuse unit 206. The defect repair address storage unit 204 receives an address for defect repair from the outside using the data input / output pins DQ0, ..., DQ7. The defect relief address storage unit 204 provides a defect relief address input from the outside to the defect relief address terminals <A1>, ..., and <An> of the fuse unit 206.

본 실시예에서 결함 구제 어드레스 저장부(204)는 해당 패키지의 전용 핀 중에서 데이터 입출력 핀(DQ0)을 경유하여 외부로부터 결함 구제 어드레스를 입력받아 저장한다. 퓨즈부(206)는 결함 구제 어드레스 저장부(204)에 저장되어 있는 결함 구제 어드레스에 의해 프로그래밍되어 해당 패키지의 결함 셀을 복구를 위하여 이 패키지에 대하여 미리 준비한 정상 셀로 대체한다.In this embodiment, the defect relief address storage unit 204 receives and stores a defect relief address from the outside via the data input / output pin DQ0 among the dedicated pins of the package. The fuse unit 206 is programmed by a defect relief address stored in the defect relief address storage unit 204 to replace a defective cell of the package with a normal cell prepared in advance for the package for recovery.

다음에는 셀 대체 회로(202)의 동작을 설명한다. 먼저 반도체 메모리 모듈 제품 내부에 안티 퓨즈 프로그래밍을 위한 어드레스를 기억할 수 있는 결함 구제 어드레스 저장부(204)를 준비하고, 이 반도체 메모리 모듈 회로의 데이터 입출력 핀(DQ) 또는 각각의 칩이 독립적으로 사용하는 임의의 핀에 연결한다. 이 결함 구제 어드레스 저장부(204)는 결함 구제 어드레스의 비트 수(n)에 해당하는 개수의 직렬 연결된 플립플롭으로 구성될 수 있다. 즉, 플립플롭은 안티 퓨즈 프로그래밍을 위하여 필요한 수만큼 준비하고, 각각의 출력을 해당 어드레스 안티 퓨즈에 연결한다. 이를 통하여 반도체 메모리 모듈에서도 안티 퓨즈 프로그래밍이 가능하게된다.Next, the operation of the cell replacement circuit 202 will be described. First, a defect relief address storage unit 204 capable of storing an address for anti-fuse programming in a semiconductor memory module product is prepared, and the data input / output pins (DQ) of the semiconductor memory module circuit or each chip independently used. Connect to any pin. The defect relief address storage unit 204 may be configured with a number of serially connected flip-flops corresponding to the number n of bits of the defect relief address. That is, the flip-flop prepares as many numbers as necessary for anti-fuse programming and connects each output to the corresponding address anti-fuse. This enables anti-fuse programming in semiconductor memory modules.

도 3은 도 2의 결함 구제 어드레스 저장부를 구성하는 플립플롭의 회로도와 심벌과 동작 파형도로서, 도 3a는 플립플롭의 트랜지스터 레벨의 회로도이고, 도 3b는 플립플롭의 심벌이며, 도 3c는 이 플립플롭의 동작 파형도이다. 도 3에서 D는 입력단자이고, Q와 /Q는 출력단자이며, CLK는 클록 신호 또는 클록 단자를 각각 가리킨다.3 is a circuit diagram and symbol and an operation waveform diagram of a flip-flop constituting the defect relief address storage unit of FIG. 2, FIG. 3A is a circuit diagram of a transistor level of the flip-flop, FIG. An operation waveform diagram of a flip flop. In FIG. 3, D is an input terminal, Q and / Q are output terminals, and CLK indicates a clock signal or a clock terminal, respectively.

도 4는 본 발명의 일 실시예에 의한 셀 대체 회로의 회로도이다. 도 4에 도시되어 있는 바와 같이, 셀 대체 회로(202)는 결함 구제 어드레스 저장부(도 2의 204)로서 직렬 연결된 n개의 D 플립플롭(402)을 구비하고 있으며, 퓨즈부(도 2의 206)로서 n개의 안티 퓨즈 회로(404)를 구비하고 있다. 가장 하위 비트의 D 플립플롭(402_1)의 입력단자(D)에는 데이터 입출력 핀(DQ<0>)을 경유한 신호가 제공된다. 결함 구제 어드레스의 각 비트에 해당하는 D 플립플롭(402)의 출력은 해당 안티 퓨즈 회로로 제공되므로써 안티 퓨즈 프로그래밍이 이루어지도록 한다. 제어신호(CTR)는 안티 퓨즈 프로그래밍이 수행되도록 안티 퓨즈 회로(404)를 제어한다.4 is a circuit diagram of a cell replacement circuit according to an embodiment of the present invention. As shown in FIG. 4, the cell replacement circuit 202 has n D flip-flops 402 connected in series as a defect relief address storage unit 204 in FIG. 2, and has a fuse unit (206 in FIG. 2). N anti-fuse circuits 404 are provided. The input terminal D of the lowest bit D flip-flop 402_1 is provided with a signal via the data input / output pins DQ <0>. The output of the D flip-flop 402 corresponding to each bit of the fault relief address is provided to the corresponding antifuse circuit to allow antifuse programming. The control signal CTR controls the antifuse circuit 404 such that antifuse programming is performed.

여기서 설명된 실시예들은 본 발명을 당업자가 용이하게 이해하고 실시할 수 있도록 하기 위한 것일 뿐이며, 본 발명의 범위를 한정하려는 것은 아니다. 따라서 당업자들은 본 발명의 범위 안에서 다양한 변형이나 변경이 가능함을 주목하여야 한다. 본 발명의 범위는 원칙적으로 후술하는 특허청구범위에 의하여 정하여진다.The embodiments described herein are merely intended to enable those skilled in the art to easily understand and practice the present invention, and are not intended to limit the scope of the present invention. Therefore, those skilled in the art should note that various modifications or changes are possible within the scope of the present invention. The scope of the invention is defined in principle by the claims that follow.

본 발명에서와 같이 안티 퓨즈의 프로그래밍을 위하여 입력되는 주소를 저장할 플립플롭을 미리 준비하여 놓고, 이를 데이터 입출력 핀을 통하여 제어하면 반도체 메모리 모듈에서도 안티 퓨즈의 프로그래밍이 가능해진다. 본 발명을 적용할 경우 반도체 메모리 모듈의 제작이 완료된 상태에서도 단위 칩 레벨의 불량이 발생할 경우, 불량이 발생한 단위 칩에 대하여 선별적으로 안티 퓨즈 프로그래밍을 수행함으로써 복구가 가능함으로 생산성이 향상될 수 있다.As in the present invention, if a flip-flop is prepared in advance to store an input address for programming the anti-fuse, and the control is performed through the data input / output pin, the anti-fuse can be programmed in the semiconductor memory module. According to the present invention, even when the manufacturing of the semiconductor memory module is completed, if a defect in the unit chip level occurs, productivity can be improved by recovering by selectively performing anti-fuse programming on the defective unit chip. .

Claims (8)

복수의 패키지로 이루어진 반도체 메모리 모듈에서 결함 셀을 정상 셀로 대체하는 회로에 있어서,In a circuit for replacing a defective cell with a normal cell in a semiconductor memory module consisting of a plurality of packages, 각각의 패키지에 대하여For each package 해당 패키지의 전용 핀을 경유하여 외부로부터 결함 구제 어드레스를 입력받아 저장하는 결함 구제 어드레스 저장부와,A defect relief address storage unit which receives and stores a defect relief address from the outside via a dedicated pin of the package; 상기 결함 구제 어드레스 저장부의 결함 구제 어드레스에 의해 프로그래밍되어 결함 셀을 정상 셀로 대체하는 퓨즈부가A fuse part programmed by a defect relief address of the defect relief address storage unit to replace a defective cell with a normal cell; 구비되는 것을 특징으로 하는 셀 대체 회로.Cell replacement circuit, characterized in that provided. 제 1 항에 있어서,The method of claim 1, 상기 전용 핀은 데이터 입출력 핀인 것을 특징으로 하는 셀 대체 회로.And the dedicated pin is a data input / output pin. 제 1 항에 있어서,The method of claim 1, 상기 결함 구제 어드레스 저장부는 상기 결함 구제 어드레스의 비트 수에 해당하는 개수의 플립플롭이 직렬 연결되어 이루어지는 것을 특징으로 하는 셀 대체 회로.And the flip-flop corresponding to the number of bits of the defect-recovery address is connected in series. 제 3 항에 있어서,The method of claim 3, wherein 상기 퓨즈부는 상기 결함 구제 어드레스의 비트 수에 해당하는 안티 퓨즈(anti-fuse)로 이루어지며, 하나의 안티 퓨즈는 결함 구제 어드레스의 하나의 비트에 대응되고, 상기 플립플롭의 출력이 해당 비트의 안티 퓨즈에 제공되는 것을 특징으로 하는 셀 대체 회로.The fuse unit may include an anti-fuse corresponding to the number of bits of the defect relief address, one anti-fuse corresponds to one bit of the defect relief address, and the output of the flip-flop is an anti-fuse of the bit. A cell replacement circuit, characterized in that provided in the fuse. 복수의 패키지로 이루어진 반도체 메모리 모듈에 있어서,In a semiconductor memory module consisting of a plurality of packages, 각각의 패키지는Each package 해당 패키지의 전용 핀을 경유하여 외부로부터 결함 구제 어드레스를 입력받아 저장하는 결함 구제 어드레스 저장부와,A defect relief address storage unit which receives and stores a defect relief address from the outside via a dedicated pin of the package; 상기 결함 구제 어드레스 저장부의 결함 구제 어드레스에 의해 프로그래밍되어 결함 셀을 정상 셀로 대체하는 퓨즈부를A fuse portion programmed by a defect relief address of the defect relief address storage unit to replace a defective cell with a normal cell; 포함하는 셀 대체 회로를 구비하는 것을 특징으로 하는 반도체 메모리 모듈.And a cell replacement circuit comprising a semiconductor memory module. 제 5 항에 있어서,The method of claim 5, 상기 전용 핀은 데이터 입출력 핀인 것을 특징으로 하는 반도체 메모리 모듈.The dedicated pin is a semiconductor memory module, characterized in that the data input and output pins. 제 5 항에 있어서,The method of claim 5, 상기 결함 구제 어드레스 저장부는 상기 결함 구제 어드레스의 비트 수에 해당하는 개수의 플립플롭이 직렬 연결되어 이루어지는 것을 특징으로 하는 반도체메모리 모듈.And the flip-flop of the number corresponding to the number of bits of the defect-recovery address is connected in series. 제 7 항에 있어서,The method of claim 7, wherein 상기 퓨즈부는 상기 결함 구제 어드레스의 비트 수에 해당하는 안티 퓨즈(anti-fuse)로 이루어지며, 하나의 안티 퓨즈는 결함 구제 어드레스의 하나의 비트에 대응되고, 상기 플립플롭의 출력이 해당 비트의 안티 퓨즈에 제공되는 것을 특징으로 하는 반도체 메모리 모듈.The fuse unit may include an anti-fuse corresponding to the number of bits of the defect relief address, one anti-fuse corresponds to one bit of the defect relief address, and the output of the flip-flop is an anti-fuse of the bit. A semiconductor memory module, characterized in that provided in the fuse.
KR10-2001-0082682A 2001-12-21 2001-12-21 A semiconductor memory module KR100443508B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082682A KR100443508B1 (en) 2001-12-21 2001-12-21 A semiconductor memory module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0082682A KR100443508B1 (en) 2001-12-21 2001-12-21 A semiconductor memory module

Publications (2)

Publication Number Publication Date
KR20030052659A true KR20030052659A (en) 2003-06-27
KR100443508B1 KR100443508B1 (en) 2004-08-09

Family

ID=29577412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0082682A KR100443508B1 (en) 2001-12-21 2001-12-21 A semiconductor memory module

Country Status (1)

Country Link
KR (1) KR100443508B1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735542B1 (en) * 2006-01-25 2007-07-04 삼성전자주식회사 Semiconductor memory device for storing repair information without memory on defect bit and operating methor thereof
US7706198B2 (en) 2006-10-02 2010-04-27 Samsung Electronics Co., Ltd. Multi-chip and repairing method based on remaining redundancy cells
US8883521B2 (en) 2012-07-05 2014-11-11 SK Hynix Inc. Control method of multi-chip package memory device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960016807B1 (en) * 1994-06-30 1996-12-21 삼성전자 주식회사 Redundancy circuit of semiconductor memory device
KR0140178B1 (en) * 1994-12-29 1998-07-15 김광호 Redundant cell of semiconductor memory device
US5677917A (en) * 1996-04-29 1997-10-14 Motorola, Inc. Integrated circuit memory using fusible links in a scan chain
KR100265765B1 (en) * 1998-02-06 2000-10-02 윤종용 Redundancy circuit having built-in self test circuit and repair method using the same
KR100321152B1 (en) * 1999-12-16 2002-03-18 박종섭 Circuit of redundancy in semiconductor memory device
US6166981A (en) * 2000-02-25 2000-12-26 International Business Machines Corporation Method for addressing electrical fuses
JP3569225B2 (en) * 2000-12-25 2004-09-22 Ｎｅｃエレクトロニクス株式会社 Semiconductor storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735542B1 (en) * 2006-01-25 2007-07-04 삼성전자주식회사 Semiconductor memory device for storing repair information without memory on defect bit and operating methor thereof
US7581146B2 (en) 2006-01-25 2009-08-25 Samsung Electronics Co., Ltd. Semiconductor memory device storing repair information avoiding memory cell of fail bit operating method thereof
US7706198B2 (en) 2006-10-02 2010-04-27 Samsung Electronics Co., Ltd. Multi-chip and repairing method based on remaining redundancy cells
US8883521B2 (en) 2012-07-05 2014-11-11 SK Hynix Inc. Control method of multi-chip package memory device

Also Published As

Publication number Publication date
KR100443508B1 (en) 2004-08-09

Similar Documents

Publication Publication Date Title
US6757204B2 (en) Circuit device having a fuse
KR100320829B1 (en) Bist circuit for lsi memory
JP3708726B2 (en) Defect relief circuit
US20060242497A1 (en) Circuit and method for test and repair
US7724601B2 (en) Electrical fuses with redundancy
US6665226B2 (en) Semiconductor integrated circuit device and method of manufacturing thereof
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
US20060239090A1 (en) Semiconductor memory device
CN105575436B (en) Programmable control poly fuse circuit and integrated circuit comprising same
US7657798B2 (en) Semiconductor integrated circuit and the same checking method
US7826296B2 (en) Fuse monitoring circuit for semiconductor memory device
US6807123B2 (en) Circuit configuration for driving a programmable link
KR100443508B1 (en) A semiconductor memory module
US20050086564A1 (en) Multi-chip module and method for testing
US20060168488A1 (en) Method and system for testing RAM redundant integrated circuits
US6947303B2 (en) Memory chip, memory component and corresponding memory module and method
US6886117B2 (en) Field repairable embedded memory in system-on-a-chip
KR100310538B1 (en) Redundancy circuit
KR100634439B1 (en) Fuse_free circuit, fuse_free semiconductor ic and non_volatile memory device, and fuse_free method
JPH06176596A (en) Integrated-circuit memory device provided reduandant-memory block
US7058851B2 (en) Integrated memory and method of repairing an integrated memory
KR100498596B1 (en) Semiconductor memory device for reducing peak current of repair circuit
US6868028B2 (en) Circuit configuration for driving a programmable link
KR100443354B1 (en) Repair verification circuit and the method thereof in Semiconductor Memory Device
KR100562979B1 (en) Method and appratus for programming a repair address

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee