KR20030050664A - Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof - Google Patents
Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof Download PDFInfo
- Publication number
- KR20030050664A KR20030050664A KR1020010081163A KR20010081163A KR20030050664A KR 20030050664 A KR20030050664 A KR 20030050664A KR 1020010081163 A KR1020010081163 A KR 1020010081163A KR 20010081163 A KR20010081163 A KR 20010081163A KR 20030050664 A KR20030050664 A KR 20030050664A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring board
- semiconductor chip
- package
- wbga
- tape wiring
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000011347 resin Substances 0.000 claims abstract description 49
- 229920005989 resin Polymers 0.000 claims abstract description 49
- 238000000465 moulding Methods 0.000 claims abstract description 35
- 239000007788 liquid Substances 0.000 claims abstract description 13
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 10
- 238000007789 sealing Methods 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 27
- 229910000679 solder Inorganic materials 0.000 claims description 19
- 238000005538 encapsulation Methods 0.000 claims description 9
- 239000011265 semifinished product Substances 0.000 claims description 9
- 238000001721 transfer moulding Methods 0.000 claims description 6
- 239000004642 Polyimide Substances 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000004382 potting Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000000806 elastomer Substances 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002507 cathodic stripping potentiometry Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000003356 suture material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
본 발명은 와이어 볼 그리드 어레이 패키지용 성형 금형 및 그 성형 금형으로 제조된 반도체 패키지에 관한 것으로, 더욱 상세하게는 트랜스퍼 몰딩 방법으로 와이어 볼 그리드 어레이 패키지를 제조할 수 있는 성형 금형 및 그 성형 금형으로 제조된 와이어 볼 그리드 어레이(Wire Ball Grid Array; WBGA) 패키지에 관한 것이다.The present invention relates to a molding die for a wire ball grid array package and a semiconductor package manufactured by the molding die, and more particularly, to a molding die capable of manufacturing a wire ball grid array package by a transfer molding method and a molding die thereof. To a wire ball grid array (WBGA) package.
오늘날 전자산업의 추세는 더욱 경량화, 소형화, 고속화, 다기능화, 고성능화되고 높은 신뢰성을 갖는 제품을 저렴하게 제조하는 것이다. 이와 같은 제품 설계의 목표 달성을 가능하게 하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이며, 이에 따라 근래에 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; BGA) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 갖고 있다.The trend in today's electronics industry is to make products that are lighter, smaller, faster, more versatile, more efficient and more reliable. One of the important technologies that enables the achievement of this product design goal is package assembly technology, and one of the packages developed in recent years is a ball grid array (BGA) package. The BGA package has advantages in that the mounting area on the mother board can be reduced and the electrical characteristics are excellent, compared to the conventional plastic package.
BGA 패키지는 통상적인 플라스틱 패키지와 달리 리드 프레임 대신에 인쇄회로기판을 사용한다. 인쇄회로기판은 반도체 칩이 접착되는 면의 반대쪽 전면을 솔더 볼(solder ball)들의 형성 영역으로 제공할 수 있기 때문에, 모 기판에 대한 실장 밀도 면에서 유리한 점이 있다. 그러나, 인쇄회로기판의 크기를 축소하는 데는 근본적으로 한계를 안고 있다. 즉, 반도체 칩의 실장을 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에, 인쇄회로기판의 크기는 여전히 반도체 칩의 크기보다 클 수밖에 없다. 이러한 사정에서 제안된 것이 소위 칩 크기의 패키지(Chip Scale Package; CSP)이다.Unlike conventional plastic packages, BGA packages use printed circuit boards instead of lead frames. The printed circuit board has an advantage in terms of mounting density on the parent substrate because the printed circuit board can provide the front surface opposite to the surface where the semiconductor chip is bonded to the formation region of the solder balls. However, there is a fundamental limitation in reducing the size of a printed circuit board. That is, since the area where the circuit wiring is not formed is required for mounting the semiconductor chip, the size of the printed circuit board is still larger than that of the semiconductor chip. In this context, what has been proposed is the so-called Chip Scale Package (CSP).
CSP는 최근 몇 년 사이에 미국, 일본, 한국 등의 십수개의 회사로부터 여러 유형들이 소개되어 왔으며, 현재도 개발이 활발히 진행되고 있다. 대표적인 CSP 중의 하나가 유연성을 갖는 폴리이미드 테이프(polyimide tape)에 배선 패턴(circuit pattern)이 형성된 테이프 배선기판(tape circuit board)을 이용한 BGA 패키지이다. 테이프 배선기판과, 테이프 배선기판에 부착되는 반도체 칩 간의 전기적 연결 방법은 빔 리드 본딩(beam lead bonding) 방법과 와이어 본딩(wire bonding) 방법이 일반적으로 사용된다. 한편, 와이어 본딩 방법으로 본딩된 BGA 패키지를 WBGA(Wire BGA) 패키지라 한다.Several types of CSPs have been introduced in recent years by dozens of companies in the United States, Japan, and South Korea. One representative CSP is a BGA package using a tape circuit board having a circuit pattern formed on a flexible polyimide tape. As the electrical connection method between the tape wiring board and the semiconductor chip attached to the tape wiring board, a beam lead bonding method and a wire bonding method are generally used. Meanwhile, a BGA package bonded by a wire bonding method is called a WBGA (Wire BGA) package.
도 1은 WBGA 패키지(100)를 보여주는 단면도이다. 도 1을 참조하면, 중심 부분에 소정의 길이로 윈도우(22; window)가 형성된 테이프 배선기판(20)의 하부면에 반도체 칩(10)이 부착되고, 반도체 칩(10)과 테이프 배선기판의 윈도우(22)에 노출된 배선 패턴(23)이 본딩 와이어(40; bonding wire)에 의해 전기적으로 접속된다. 테이프 배선기판의 윈도우(22)에 노출된 본딩 와이어(40)와, 반도체 칩(10)의 외곽은 액상의 봉합재(encapsulant)로 봉합되어 수지 봉합부(51, 53)로 형성된다. 그리고, 테이프 배선기판(20)의 상부면에 형성된 접속 구멍(28; connect hole)을 통하여 노출된 배선 패턴(23) 부분에 솔더 볼(6; solder ball)이 접속된 구조를 갖는다. 이하의 수지 봉합부(51, 53)에 대한 설명에 있어서, 윈도우(22)를 봉합하는 부분을 제 1 수지 봉합부(51)라 하고, 반도체 칩(10)의 외곽을 봉합하는 부분을 제 2 수지 봉합부(53)라 하다.1 is a cross-sectional view showing a WBGA package 100. Referring to FIG. 1, a semiconductor chip 10 is attached to a lower surface of a tape wiring board 20 having a window 22 formed at a predetermined length in a central portion thereof, and the semiconductor chip 10 and the tape wiring board may be attached. The wiring pattern 23 exposed on the window 22 is electrically connected by a bonding wire 40. The bonding wire 40 exposed to the window 22 of the tape wiring board and the outside of the semiconductor chip 10 are sealed with a liquid encapsulant and formed of resin sealing portions 51 and 53. The solder ball 6 is connected to a portion of the wiring pattern 23 exposed through the connection hole 28 formed on the upper surface of the tape wiring board 20. In the following description of the resin sealing parts 51 and 53, the part which seals the window 22 is called the 1st resin sealing part 51, and the part which seals the outer edge of the semiconductor chip 10 is 2nd. It is called resin sealing part 53.
한편, 테이프 배선기판(20)은 중심부분에 윈도우(22)가 형성된 폴리이미드 테이프(21)와, 폴리이미드 테이프(21)의 상부면에 형성된 배선 패턴(23)을 포함한다. 배선 패턴(23)은 윈도우(22)에 근접하게 형성되어 반도체 칩의 전극 패드(12)와 연결되는 기판 패드(24)와, 기판 패드(24)와 연결되며 솔더 볼(60)이 형성되는 솔더 볼 패드(26; solder ball pad)를 포함한다. 기판 패드(24)와, 솔더 볼 패드(26)를 제외한 폴리이미드 테이프(21)의 상부면은 포토솔더레지스트(Photo Solder Resist; PSR)로 이루어진 보호층(25; protecting layer)으로 덮여진다. 그리고, 폴리이미드 테이프(21)의 하부면에 반도체 칩(10)이 부착될 수 있도록 완충성을 갖는 탄성중합체(27; elastomer)가 부착된다.Meanwhile, the tape wiring board 20 includes a polyimide tape 21 having a window 22 formed at a central portion thereof, and a wiring pattern 23 formed on an upper surface of the polyimide tape 21. The wiring pattern 23 is formed to be adjacent to the window 22 to connect the substrate pad 24 to the electrode pad 12 of the semiconductor chip, and the solder pad 60 to be connected to the substrate pad 24. And a solder ball pad (26). The upper surface of the polyimide tape 21 except for the substrate pad 24 and the solder ball pads 26 is covered with a protective layer 25 made of photo solder resist (PSR). An elastomer 27 having a cushioning property is attached to the lower surface of the polyimide tape 21 so that the semiconductor chip 10 may be attached.
한편, 테이프 배선기판의 기판 패드(24)와 반도체 칩의 전극 패드(12)를 연결하는 본딩 와이어(40)가 테이프 배선기판(20)의 상부면 밖으로 돌출되기 때문에, 디스펜서(dispenser)를 이용하여 액상의 봉합재를 도포하여 윈도우(22)를 봉합하는 포팅방법(potting method)으로 제 1 수지 봉합부(51)를 형성한 다음, 제 2 수지 봉합부 또한 제 1 수지 봉합부와 동일한 포팅방법으로 형성한다.Meanwhile, since the bonding wire 40 connecting the substrate pad 24 of the tape wiring board and the electrode pad 12 of the semiconductor chip protrudes out of the upper surface of the tape wiring board 20, a dispenser is used. The first resin sealing portion 51 is formed by a potting method of sealing the window 22 by applying a liquid suture material, and then the second resin sealing portion also uses the same potting method as the first resin sealing portion. Form.
즉, 종래의 WBGA 패키지(100)는 윈도우(22)가 형성된 테이프 배선기판(20)의 일면에서 제 1 수지 봉합부(51)를 형성한 다음 테이프 배선기판(20)을 뒤집어서 다시 제 2 수지 봉합부(53)를 형성해야 하기 때문에, 제조공정이 복잡할 뿐만 아니라 두 번의 포팅공정으로 공정 시간이 길어져 생산성이 떨어지는 문제점을 안고 있다.That is, in the conventional WBGA package 100, the first resin encapsulation part 51 is formed on one surface of the tape wiring board 20 on which the window 22 is formed, and then the tape wiring board 20 is inverted again to seal the second resin. Since the part 53 needs to be formed, not only the manufacturing process is complicated but also the process time is long due to two potting processes, and thus there is a problem in that productivity decreases.
그리고, 제 1 수지 봉합부(51)는 솔더 볼(60) 보다는 낮으면서 윈도우(22)에 노출된 본딩 와이어(40)를 봉합할 수 있는 높이로 형성해야 하지만, 포팅되는 액상의 성형수지의 양을 적절히 조절하여 제 1 수지 봉합부(51)의 높이를 조절하는 것이 쉽지 않다. 특히, WBGA 패키지(100)가 박형화될수록 포팅방법으로 제 1 수지 봉합부(51)의 높이를 조절하는 데는 한계가 있다.In addition, the first resin encapsulation portion 51 should be formed at a height capable of sealing the bonding wire 40 exposed to the window 22 while being lower than the solder ball 60, but the amount of the liquid molding resin to be potted. It is not easy to adjust the height of the first resin sealing portion 51 by appropriately adjusting. In particular, as the WBGA package 100 becomes thinner, there is a limit in controlling the height of the first resin encapsulation portion 51 by a potting method.
또한, 반도체 칩(10)의 외곽을 둘러싸는 제 2 수지 봉합부(53)에 대해서 반도체 칩(10)의 배면과, 배면과 이웃하는 모서리 부분이 외부에 노출된 구조를 갖기 때문에, 외부의 가해지는 조그만 충격에도 쉽게 파손되는 문제점을 안고 있다.In addition, since the back surface of the semiconductor chip 10 and the corner portion adjacent to the back surface have a structure exposed to the outside with respect to the second resin sealing portion 53 surrounding the outer edge of the semiconductor chip 10, externally applied It suffers from the problem of being easily broken even with a small impact.
따라서, 본 발명의 제 1 목적은 제 1 수지 봉합부와 제 2 수지 봉합부를 간단한 성형 공정으로 형성할 수 있도록 하는 데 있다.Therefore, the 1st objective of this invention is to make it possible to form a 1st resin sealing part and a 2nd resin sealing part by a simple molding process.
본 발명의 제 2 목적은 제 1 수지 봉합부의 높이를 용이하게 조절할 수 있도록 하는 데 있다.A second object of the present invention is to make it possible to easily adjust the height of the first resin sealing portion.
본 발명의 제 3 목적은 반도체 칩의 배면과 이웃하는 모서리 부분이 파손되는 것을 억제할 수 있도록 하는 데 있다.It is a third object of the present invention to suppress damage of the edge portion adjacent to the back surface of a semiconductor chip.
도 1은 종래기술에 따른 WBGA 패키지를 보여주는 단면도이다.1 is a cross-sectional view showing a WBGA package according to the prior art.
도 2는 본 발명의 실시예에 따른 성형 금형으로 제조된 WBGA 패키지를 보여주는 단면도이다.Figure 2 is a cross-sectional view showing a WBGA package made of a molding die according to an embodiment of the present invention.
도 3 내지 도 7은 도 2의 WBGA 패키지를 본 발명의 실시예에 따른 성형 금형을 이용하여 제조하는 각 단계를 보여주는 단면도로서,3 to 7 are cross-sectional views showing each step of manufacturing the WBGA package of Figure 2 using a molding die according to an embodiment of the present invention,
도 3은 와이어 본딩 공정이 완료된 반제품이 성형 금형에 탑재된 상태를 보여주는 단면도이다.3 is a cross-sectional view showing a state in which a semi-finished product having completed the wire bonding process is mounted on a molding die.
도 4는 성형 금형의 캐버티에 액상의 봉합재를 충전하는 단계를 보여주는 단면도이다.Figure 4 is a cross-sectional view showing a step of filling a liquid sealing material in the cavity of the molding die.
도 5는 성형 공정이 완료된 반제품을 보여주는 단면도이다.5 is a cross-sectional view showing a semi-finished product of which the molding process is completed.
도 6은 테이프 배선기판에 솔더 볼을 형성하는 단계를 보여주는 단면도이다.6 is a cross-sectional view illustrating a step of forming a solder ball on a tape wiring board.
도 7은 개별 WBGA 패키지로 분리하는 단계를 보여주는 단면도이다.7 is a cross-sectional view illustrating the step of separating into individual WBGA packages.
* 도면의 주요 부분에 대한 설명 *Description of the main parts of the drawing
10, 110 : 반도체 칩 20, 120 : 테이프 배선기판10, 110: semiconductor chip 20, 120: tape wiring board
40, 140 : 본딩 와이어 51, 151 : 제 1 수지 봉합부40, 140: bonding wire 51, 151: first resin sealing portion
53, 153 : 제 2 수지 봉합부 60, 160 : 솔더 볼53, 153: 2nd resin sealing portion 60, 160: solder ball
100, 200 : WBGA 패키지 170 : 하부 금형100, 200: WBGA Package 170: Lower Mold
172 : 제 1 캐버티 180 : 상부 금형172: first cavity 180: upper mold
182 : 제 2 캐버티 190 : 성형 금형182: Second Cavity 190: Molding Mold
상기 목적을 달성하기 위하여, 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩들과, 일면이 상기 반도체 칩들의 활성면에 부착되며 상기 전극 패드의 영역에 대응되게 각각 윈도우가 형성된 테이프 배선기판과, 상기 윈도우를 통하여 상기 전극 패드와 상기 테이프 배선기판을 전기적으로 연결하는 본딩 와이어를 포함하는 반제품을 성형하는 WBGA 패키지용 성형 금형으로, 상기 테이프 배선기판의 일면에 반대되는 면이 안착되며, 상기 윈도우에 각기 대응되게 안쪽으로 오목하게 제 1 캐버티가 형성된 하부 금형과; 상기 하부 금형의 상부에 배치되며, 바닥면이 상기 반도체 칩 배면의 중심 부분에 각기 밀착되며, 상기 바닥면에 대하여 상기 반도체 칩 배면의 가장자리 부분을 포함한 상기 반도체 칩 사이의 테이프 배선기판의 일면에 대응되는 부분이 안쪽으로 오목하게 형성된 제 2 캐버티;를 포함하며,In order to achieve the above object, semiconductor chips having electrode pads formed along a central portion of an active surface, a tape wiring board having one surface attached to an active surface of the semiconductor chips and having windows formed corresponding to regions of the electrode pads, A molding die for a WBGA package that forms a semi-finished product including a bonding wire electrically connecting the electrode pad and the tape wiring board through the window, wherein a surface opposite to one surface of the tape wiring board is seated on the window. A lower mold having a first cavity formed to concave inward corresponding to each other; It is disposed on the upper side of the lower mold, the bottom surface is in close contact with the center portion of the back surface of the semiconductor chip, and corresponds to one surface of the tape wiring board between the semiconductor chip including the edge portion of the back surface of the semiconductor chip with respect to the bottom surface And a second cavity having a portion to be concave inwardly,
상기 하부 금형과 상부 금형이 맞물린 상태에서 액상의 봉합재가 제 1 및 제 2 캐버티에 각각 동시에 충전되어 제 1 및 제 2 수지 봉합부를 형성하는 것을 특징으로 하는 WBGA 패키지용 성형 금형을 제공한다.In the state in which the lower mold and the upper mold is engaged, a liquid encapsulant is simultaneously filled in the first and second cavities, respectively, to provide a molding die for a WBGA package.
본 발명에 따른 하부 금형의 제 1 캐버티는 본딩 와이어의 최고점보다는 깊게 형성되며, 윈도우를 포함할 수 있는 크기를 갖는다.The first cavity of the lower mold according to the invention is formed deeper than the highest point of the bonding wire and has a size that can comprise a window.
본 발명은 또한, 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩과; 일면이 상기 반도체 칩들의 활성면에 부착되며 상기 전극 패드의 영역에 대응되게 윈도우가 형성된 테이프 배선기판과; 상기 윈도우를 통하여 상기 전극 패드와 상기 테이프 배선기판을 전기적으로 연결하는 본딩 와이어와; 상기 윈도우에 노출된 상기 본딩 와이어를 봉합하는 제 1 수지 봉합부와; 상기 반도체 칩의 배면의 가장자리 부분을 포함하여 상기 반도체 칩의 외곽의 테이프 배선기판 부분을 봉합하는 제 2 수지 봉합부; 및 상기 제 1 수지 봉합부 외측의 상기 테이프 배선기판 일면에 형성된 복수개의 솔더 볼;을 포함하는 것을 특징으로 하는 WBGA 패키지를 제공한다.The present invention also provides a semiconductor chip including an electrode pad formed along a central portion of an active surface; A tape wiring board having one surface attached to an active surface of the semiconductor chips and having a window formed to correspond to an area of the electrode pad; Bonding wires electrically connecting the electrode pads to the tape wiring board through the window; A first resin sealing unit sealing the bonding wire exposed to the window; A second resin encapsulation portion for sealing a tape wiring board portion at an outer side of the semiconductor chip, including an edge portion of a rear surface of the semiconductor chip; And a plurality of solder balls formed on one surface of the tape wiring board outside of the first resin sealing part.
그리고, 제 1 및 제 2 수지 봉합부는 전술된 성형 금형을 이용한 트랜스퍼 몰딩 방법으로 형성된다.The first and second resin sealing portions are formed by the transfer molding method using the above-mentioned molding die.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 2는 본 발명의 실시예에 따른 성형 금형으로 제조된 WBGA 패키지(200)를 보여주는 단면도이다. 도 2를 참조하면, 중심 부분에 소정의 길이로 윈도우(122)가 형성된 테이프 배선기판(120)의 하부면에 반도체 칩(110)이 부착되고, 반도체 칩(110)과 테이프 배선기판의 윈도우(122)에 노출된 배선 패턴(123)이 본딩 와이어(140)에 의해 전기적으로 접속된다. 테이프 배선기판의 윈도우(122)에 노출된 본딩 와이어(140)와, 반도체 칩(110)의 외곽은 액상의 봉합재로 봉합되어 수지 봉합부(151, 153)로 형성된다. 그리고, 테이프 배선기판(120)의 상부면에 형성된 접속 구멍(128)을 통하여 노출된 배선 패턴(123) 부분에 솔더 볼(160)이 접속된 구조를 갖는다.2 is a cross-sectional view showing a WBGA package 200 made of a molding die according to an embodiment of the present invention. Referring to FIG. 2, a semiconductor chip 110 is attached to a lower surface of a tape wiring board 120 having a window 122 formed at a predetermined length in a central portion thereof, and a window of the semiconductor chip 110 and a tape wiring board ( The wiring pattern 123 exposed at 122 is electrically connected by the bonding wire 140. The bonding wire 140 exposed to the window 122 of the tape wiring board and the outside of the semiconductor chip 110 are sealed with a liquid sealing material and formed of resin sealing parts 151 and 153. The solder ball 160 is connected to a portion of the wiring pattern 123 exposed through the connection hole 128 formed on the upper surface of the tape wiring board 120.
특히, 수지 봉합부(151, 153)는 성형 금형을 이용한 트랜스퍼 몰딩방법(transfer molding Method)으로 형성되며, 제 2 수지 봉합부(153)는 반도체 칩(110)의 배면의 가장자리 부분을 포함한 반도체 칩(110)의 외곽을 봉합한 구조를 갖는다. 이와 같이 제 2 수지 봉합부(153)를 형성한 이유는, 반도체 칩(110)의 배면과 이웃하는 모서리 부분이 파손되는 것을 억제하기 위해서이다.In particular, the resin sealing portions 151 and 153 are formed by a transfer molding method using a molding die, and the second resin sealing portion 153 includes a semiconductor chip including an edge portion of the back surface of the semiconductor chip 110. It has the structure which sealed the outer part of 110. The reason why the second resin sealing portion 153 is formed as described above is to prevent the edge portion adjacent to the back surface of the semiconductor chip 110 from being damaged.
한편, 테이프 배선기판(120)은 중심부분에 윈도우(122)가 형성된 폴리이미드 테이프(121)와, 폴리이미드 테이프(121)의 상부면에 형성된 배선 패턴(123)을 포함한다. 배선 패턴(123)은 윈도우(122)에 근접하게 형성되어 반도체 칩의 전극 패드(112)와 연결되는 기판 패드(124)와, 기판 패드(124)와 연결되며 솔더 볼(160)이 형성되는 솔더 볼 패드(126)를 포함한다. 기판 패드(124)와, 솔더 볼 패드(126)를 제외한 폴리이미드 테이프(121)의 상부면은 포토솔더레지스트(PSR)로 이루어진 보호층(125)으로 덮여진다. 그리고, 폴리이미드 테이프(121)의 하부면에 반도체 칩(110)이 부착될 수 있도록 완충성을 갖는 탄성중합체(127)가 부착된다.The tape wiring board 120 includes a polyimide tape 121 having a window 122 formed at a central portion thereof, and a wiring pattern 123 formed on an upper surface of the polyimide tape 121. The wiring pattern 123 is formed to be adjacent to the window 122 and is connected to the electrode pad 112 of the semiconductor chip 124, and the solder is connected to the substrate pad 124 and the solder ball 160 is formed. Ball pad 126. The upper surface of the polyimide tape 121 except for the substrate pad 124 and the solder ball pad 126 is covered with a protective layer 125 made of photosolder resist PSR. The elastomer 127 having a buffer property is attached to the lower surface of the polyimide tape 121 so that the semiconductor chip 110 may be attached.
이와 같은 구조를 갖는 WBGA 패키지 제조용 성형 금형과, 그 성형 금형을 이용하여 WBGA 패키지를 제조하는 공정을 도 3 내지 도 7을 참조하여 설명하겠다. 한편, 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.A molding die for manufacturing a WBGA package having such a structure and a process for manufacturing a WBGA package using the molding die will be described with reference to FIGS. 3 to 7. On the other hand, the same reference numerals throughout the drawings represent the same components.
먼저, 도 3에 도시된 바와 같이, 와이어 본딩 공정이 완료된 반제품이 하부 금형(170)으로 이송되어 탑재되는 단계로부터 출발한다. 즉, 반도체 칩(110)을 테이프 배선기판(120)에 부착하는 칩 부착 공정과, 윈도우를 통하여 노출된 반도체 칩(110)의 전극 패드와 테이프 배선기판(120)을 본딩 와이어(140)로 연결하는 와이어 본딩 공정이 완료된 반제품이 하부 금형(170)으로 이송된다.First, as shown in FIG. 3, the semi-finished product having completed the wire bonding process starts from being transferred to the lower mold 170 and mounted. That is, a chip attaching process for attaching the semiconductor chip 110 to the tape wiring board 120, and connecting the electrode pad of the semiconductor chip 110 exposed through the window and the tape wiring board 120 with the bonding wire 140. The semi-finished product of which the wire bonding process is completed is transferred to the lower mold 170.
반제품이 하부 금형(170)으로 투입되면 하부 금형(170)의 상부에 설치된 상부 금형(180)이 하강하거나 하부 금형(170)이 상승하여 반제품을 사이에 두고 하부 금형(170)과 상부 금형(180)이 맞물린다.When the semi-finished product is introduced into the lower mold 170, the upper mold 180 installed on the upper portion of the lower mold 170 descends or the lower mold 170 rises to interpose the semi-finished product between the lower mold 170 and the upper mold 180. ) Is engaged.
이때, WBGA 패키지 제조용 성형 금형(190)은 크게 하부 금형(170)과 상부 금형(180)으로 구성된다. 하부 금형(170)은 상부면(174)에 반도체 칩(110)이 부착된 면의 반대되는 테이프 배선기판(120)의 일면이 안착되며, 윈도우(122)에 대응되는 상부면(174)에 대하여 안쪽으로 오목하게 제 1 캐버티(172)가 형성되어 있다. 이때, 제 1 캐버티(172)는 윈도우(122)를 통하여 테이프 배선기판(120)의 일면 밖으로 돌출되는 본딩 와이어(140)를 봉합할 수 있도록 본딩 와이어(140)의 최고점보다는 깊게 형성되며 윈도우(122)를 포함할 수 있는 크기를 갖는다. 상부 금형(180)은 하부 금형(170)의 상부에 배치되며, 바닥면(184)이 반도체 칩(110) 배면의 중심 부분에 각기 밀착되며, 바닥면(184)에 대하여 반도체 칩(110) 배면의 가장자리 부분을 포함한 반도체 칩(110) 사이의 테이프 배선기판(120)의 일면에 대응되는 부분이 안쪽으로 오목하게 형성된 제 2 캐버티(182)를 포함한다. 즉, 테이프 배선기판(120)에 부착된 반도체 칩(110) 사이의 영역에 액상의 봉합재가 충전될 수 있도록 제 2 캐버티(182)가 형성된다.At this time, the molding die 190 for manufacturing a WBGA package is largely composed of a lower mold 170 and an upper mold 180. The lower mold 170 has one surface of the tape wiring board 120 opposite to the surface on which the semiconductor chip 110 is attached to the upper surface 174, and the upper surface 174 corresponding to the window 122. The first cavity 172 is formed to be concave inward. In this case, the first cavity 172 is formed deeper than the highest point of the bonding wire 140 so as to seal the bonding wire 140 protruding out of one surface of the tape wiring board 120 through the window 122. 122). The upper mold 180 is disposed above the lower mold 170, and the bottom surface 184 is in close contact with the center portion of the back surface of the semiconductor chip 110, and the back surface of the semiconductor chip 110 with respect to the bottom surface 184. A portion corresponding to one surface of the tape wiring board 120 between the semiconductor chips 110 including the edge portion of the semiconductor chip 110 includes a second cavity 182 formed inwardly concave. That is, the second cavity 182 is formed in the region between the semiconductor chip 110 attached to the tape wiring board 120 to fill the liquid encapsulant.
다음으로 도 4에 도시된 바와 같이, 성형 금형(190)에 액상의 봉합재를 충전하는 단계가 진행된다. 즉, 성형 금형(190)이 맞물린 상태에서 액상의 봉합재를 제 1 및 2 캐버티(172, 182)에 각각 충전시킨다. 제 1 캐버티(172)에 충전된 액상의 봉합재는 경화되어 제 1 수지 봉합부(151)로 형성되고, 제 2 캐버티(182)에 충전된 액상의 봉합재는 경화되어 제 2 수지 봉합부(153)로 형성된다. 여기서, 도 5는 성형공정이 완료되어 성형 금형에서 분리된 반제품을 나타낸다. 그리고, 본 발명에 따른 성형 금형을 이용한 성형방법은 트랜스퍼 몰딩 방법이다.Next, as shown in FIG. 4, a step of filling the molding die 190 with a liquid encapsulant is performed. That is, in the state where the molding die 190 is engaged, the liquid encapsulant is filled into the first and second cavities 172 and 182, respectively. The liquid encapsulant filled in the first cavity 172 is cured to form the first resin encapsulation 151, and the liquid encapsulant filled in the second cavity 182 is cured to form the second resin encapsulation ( 153). Here, Figure 5 shows a semi-finished product is completed in the molding process is separated from the molding die. The molding method using the molding die according to the present invention is a transfer molding method.
즉, 본 발명에 따른 성형 금형(190)을 이용하여 제 1 수지 봉합부(151)와 제 2 수지 봉합부(153)를 한번의 성형 공정으로 형성할 수 있기 때문에, 성형 공정 시간을 줄여 생산성을 극대화할 수 있다. 더불어 제 1 캐버티(172)의 깊이로 제 1 수지 봉합부(151)의 높이를 용이하게 조절할 수 있으며, 제 1 수지 봉합부(151)의 높이를 일정하게 유지할 수 있다.That is, since the first resin sealing portion 151 and the second resin sealing portion 153 can be formed in one molding process by using the molding die 190 according to the present invention, productivity is reduced by reducing the molding process time. It can be maximized. In addition, the height of the first resin sealing unit 151 can be easily adjusted by the depth of the first cavity 172, and the height of the first resin sealing unit 151 can be kept constant.
다음으로 도 6에 도시된 바와 같이 솔더 볼(160)을 형성하는 단계가 진행된다. 즉, 제 1 수지 봉합부(151) 외측의 테이프 배선기판(120)에 솔더 볼(160)을 형성한다. 솔더 볼(160) 대신에 니켈(Ni) 또는 금(Au) 범프가 형성될 수 있다. 이때, 외부전자기기에 실장할 수 있도록, 솔더 볼(160)은 제 1 수지 봉합부(151)보다는 높게 형성된다.Next, as shown in FIG. 6, the step of forming the solder balls 160 is performed. That is, the solder balls 160 are formed on the tape wiring board 120 outside the first resin sealing unit 151. Nickel (Ni) or gold (Au) bumps may be formed instead of the solder balls 160. In this case, the solder ball 160 is formed higher than the first resin encapsulation part 151 so as to be mounted on the external electronic device.
마지막으로 도 7에 도시된 바와 같이, 각각의 개별 WBGA 패키지(200)로 분리하는 단계가 진행된다. 분리수단으로 제 2 수지 봉합부(153)의 중심 부분을 따라서 절단함으로써, 반도체 칩(110) 배면의 가장자리 부분이 제 2 수지 봉합부(153)로 봉합된 개별 WBGA 패키지(200)가 얻어지게 된다. 즉, 테이프 배선기판(120)에 부착된 반도체 칩(110) 사이의 중심 부분을 따라서 분리수단으로 절단하여 개별 WBGA 패키지(200)를 얻을 수 있다.Finally, as shown in FIG. 7, the separation into each individual WBGA package 200 is performed. By cutting along the central portion of the second resin sealing portion 153 by the separating means, an individual WBGA package 200 in which the edge portion of the back surface of the semiconductor chip 110 is sealed with the second resin sealing portion 153 is obtained. . That is, the individual WBGA package 200 may be obtained by cutting the separation means along the center portion between the semiconductor chips 110 attached to the tape wiring board 120.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.On the other hand, the embodiments of the present invention disclosed in the specification and drawings are merely presented specific examples to aid understanding, and are not intended to limit the scope of the present invention. In addition to the embodiments disclosed herein, it is apparent to those skilled in the art that other modifications based on the technical idea of the present invention may be implemented.
따라서, 본 발명에 따른 성형 금형을 이용함으로써, 트랜스퍼 몰딩 방법으로 제 1 및 제 2 수지 봉합부를 동시에 형성할 수 있기 때문에, 성형 공정 시간을 줄여 생산성을 극대화할 수 있다. 더불어 제 1 캐버티의 깊이로 제 1 수지 봉합부의 높이를 용이하게 조절할 수 있으며, 제 1 수지 봉합부의 높이를 일정하게 유지할 수 있다.Therefore, by using the molding die according to the present invention, since the first and the second resin sealing portion can be formed simultaneously by the transfer molding method, it is possible to maximize the productivity by reducing the molding process time. In addition, the height of the first resin sealing portion can be easily adjusted by the depth of the first cavity, and the height of the first resin sealing portion can be kept constant.
그리고, 제 2 수지 봉합부는 반도체 칩의 배면의 가장자리 부분을 포함한 반도체 칩의 외곽을 봉합한 구조를 갖기 때문에, 구조적으로 취약한 반도체 칩의 배면과 이웃하는 모서리 부분이 파손되는 것을 방지할 수 있다.The second resin encapsulation portion has a structure in which the outer edge of the semiconductor chip including the edge portion of the back surface of the semiconductor chip is sealed, thereby preventing damage to the back side and the corner portion adjacent to the structurally weak semiconductor chip.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081163A KR20030050664A (en) | 2001-12-19 | 2001-12-19 | Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010081163A KR20030050664A (en) | 2001-12-19 | 2001-12-19 | Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030050664A true KR20030050664A (en) | 2003-06-25 |
Family
ID=29576371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010081163A KR20030050664A (en) | 2001-12-19 | 2001-12-19 | Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030050664A (en) |
-
2001
- 2001-12-19 KR KR1020010081163A patent/KR20030050664A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327020B2 (en) | Multi-chip package including at least one semiconductor device enclosed therein | |
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US6445077B1 (en) | Semiconductor chip package | |
| US20140225240A1 (en) | Manufacturing method of semiconductor device, and semiconductor device | |
| US20030006055A1 (en) | Semiconductor package for fixed surface mounting | |
| US20030211660A1 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| KR19980020726A (en) | Chip scale ball grid array package and its manufacturing method | |
| JP2005354068A (en) | Semiconductor package of which side faces are enclosed with sealing material, molds used for producing said semiconductor package, and method for manufacturing said semiconductor package by using said molds | |
| US7221041B2 (en) | Multi-chips module package and manufacturing method thereof | |
| JP2002110718A (en) | Manufacturing method of semiconductor device | |
| KR100292033B1 (en) | Semiconductor chip package and method for manufacturing same | |
| KR20070015014A (en) | Method of making a stacked die package | |
| US20050062152A1 (en) | Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same | |
| KR20030050664A (en) | Mold die for Wire Ball Grid Array(WBGA) package and WBGA package manufactured by thereof | |
| KR100402835B1 (en) | Structure of chip scale package and method for fabricating it | |
| KR20070078593A (en) | Array type leadframe package, semiconductor package using array type leadframe package, and method for manufacturing the semiconductor package | |
| KR100708050B1 (en) | semiconductor package | |
| KR100612761B1 (en) | Chip scale stack chip package | |
| KR20030055833A (en) | Semiconductor package using tape circuit board formed multi windows | |
| KR100668865B1 (en) | Fbga package with dual bond finger | |
| KR100356808B1 (en) | chip scale semiconductor package | |
| KR100431315B1 (en) | Chip size package fabricated by simple process and fabricating method thereof to reduce manufacturing cost | |
| KR100337456B1 (en) | Frame for semiconductor package and manufacturing method of semiconductor package using same | |
| KR101040311B1 (en) | Semiconductor package and method of formation of the same | |
| KR20060112303A (en) | Packaging method for semiconductor device for corresponding to chip shrink |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |