KR20030038086A - Ddc control circuit for channel conflict - Google Patents

Ddc control circuit for channel conflict Download PDF

Info

Publication number
KR20030038086A
KR20030038086A KR1020010069504A KR20010069504A KR20030038086A KR 20030038086 A KR20030038086 A KR 20030038086A KR 1020010069504 A KR1020010069504 A KR 1020010069504A KR 20010069504 A KR20010069504 A KR 20010069504A KR 20030038086 A KR20030038086 A KR 20030038086A
Authority
KR
South Korea
Prior art keywords
monitor
ddc
circuit
unit
interfaces
Prior art date
Application number
KR1020010069504A
Other languages
Korean (ko)
Other versions
KR100588145B1 (en
Inventor
신성기
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010069504A priority Critical patent/KR100588145B1/en
Publication of KR20030038086A publication Critical patent/KR20030038086A/en
Application granted granted Critical
Publication of KR100588145B1 publication Critical patent/KR100588145B1/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

PURPOSE: A DDC(Display Data Channel) control circuit is provided to prevent data damage or channel conflict by collectively processing monitor data individually input into plural monitor interfaces. CONSTITUTION: The circuit comprises plural monitor interfaces(30), a monitor input sensor(12), a DDC communication controller(18), a memory(20), and a graphic controller(5). The monitor interfaces(30) connect to the monitor circuits having different characteristics. The monitor input sensor(12) senses the connection of the monitor circuits to the monitor interfaces(30). If the monitor circuits are connected to the monitor interfaces(30), the DDC communication controller(18) outputs a data request signal to the monitor circuits sequentially according to a preset priority, and transmits the monitor data, input via the monitor interfaces(30) according to the data request signal, to the graphic controller(5). The memory(20) stores a communication priority table including priority data different according to the kinds of the monitor circuits.

Description

채널혼입을 방지하는 DDC제어회로 {DDC CONTROL CIRCUIT FOR CHANNEL CONFLICT}DDC control circuit to prevent channel mixing {DDC CONTROL CIRCUIT FOR CHANNEL CONFLICT}

본 발명은 DDC제어회로에 관한 것으로서, 보다 상세하게는, 복수의 모니터인터페이스로 입력되는 각각의 모니터정보를 하나의 DDC회로로 처리함으로서 발생할 수 있는, 데이터의 훼손이나 채널혼입 등의 오류를 방지하는 DDC제어회로에 관한 것이다.The present invention relates to a DDC control circuit, and more particularly, to prevent an error such as data corruption or channel mixing, which may occur by processing each monitor information input to a plurality of monitor interfaces into a single DDC circuit. It relates to a DDC control circuit.

모니터는 디스플레이방식에 따라 크게 LCD모니터와 CRT모니터로 나뉜다. 액정을 이용하여 데이터를 표시하는 LCD모니터는 영상신호를 디지털신호처리하기 때문에, DVI(Digital Video Interface)나, DFP(Digital Flat Panel) 등의 디지털신호입력을 위한 인터페이스를 채용하고 있다. 이에 반해, CRT모니터는 아날로그입력신호를 처리하기 때문에, 아날로그신호입력을 위한 D-Sub방식의 인터페이스를 가지고 있다. 따라서, 각각의 모니터에 영상신호를 인가하는 그래픽카드 또한, 모니터의 인터페이스에 대응되는 인터페이스를 가지고 있는 경우에 한하여, 해당되는 모니터와 연결이 가능하다.Monitors are largely divided into LCD monitors and CRT monitors according to the display method. LCD monitors that display data using liquid crystals use digital signals such as DVI (Digital Video Interface) or DFP (Digital Flat Panel). In contrast, since the CRT monitor processes analog input signals, the CRT monitor has a D-Sub interface for analog signal input. Therefore, the graphics card for applying the video signal to each monitor can also be connected to the corresponding monitor only if it has an interface corresponding to the interface of the monitor.

그런데, 이러한 별개의 영상신호 처리방식을 갖는 모니터가 널리 혼용되고 있으므로, 호환성을 높이기 위해 하나의 모니터가 2가지 이상의 영상신호를 입력받아 처리할 수 있는 복수개의 인터페이스 기능을 지원하거나, 그래픽카드가 두 종류 이상의 영상신호 처리기능을 지원할 수 있도록 제작되는 경우가 많다. 특히, 최근에 개발된 LCD모니터의 경우 디지털입력신호를 처리하는 DVI커넥터와 함께, 종래의 아날로그입력신호를 처리할 수 있도록 D-Sub커넥터를 동시에 구비하는 경우가 많다. 그리고, 그래픽카드도 디지털용 DVI커넥터와 함께, 아날로그용 D-Sub커넥터를동시에 구비하여 사용자의 필요에 따라 모니터를 연결하여 사용할 수 있도록 하는 경우가 있다.However, since monitors having such a separate video signal processing method are widely used, a single monitor supports a plurality of interface functions for receiving and processing two or more video signals to increase compatibility, or two graphics cards are provided. It is often manufactured to support more than a kind of video signal processing function. In particular, recently developed LCD monitors are often provided with a D-Sub connector simultaneously with a DVI connector for processing a digital input signal, so as to process a conventional analog input signal. In addition, the graphics card may be equipped with a digital DVI connector and an analog D-Sub connector at the same time, so that the monitor can be connected and used according to a user's needs.

한편, 현재 생산되는 모니터는 대부분 DDC(Display Data channel)기능을 가지고 있어, 모니터는 모니터의 정보(EDID : Extended Display ID)를 컴퓨터본체 측으로 전달한다. 모니터정보에는 제조회사를 나타내는 생산자ID, 제품모델명을 나타내는 제조ID, 절전모드 지원여부, CRT특성, 등의 정보를 포함하며, 컴퓨터본체의 그래픽카드는 이러한 정보에 기초하여 모니터에 영상신호를 제공함으로써, 디스플레이환경을 최적화 한다.On the other hand, most of the monitors currently produced have a DDC (Display Data channel) function, the monitor transmits the information (EDID: Extended Display ID) of the monitor to the computer body side. The monitor information includes the manufacturer ID indicating the manufacturer, the manufacturing ID indicating the product model name, whether the power saving mode is supported, the CRT characteristics, and the like. The graphic card of the computer main body provides a video signal to the monitor based on this information. Optimize the display environment.

그런데, 복수의 모니터인터페이스를 갖는 그래픽카드의 경우 물리적으로 설치된 커넥터는 복수개 이지만, 모니터로부터 정보를 수신하는 DDC회로는 1개일 경우가 있다. 이에 따라, 하나의 그래픽카드에 마련된 복수개의 커넥터에, 복수개의 모니터입력을 연결하는 경우, 각각의 커넥터로부터 수신되는 정보는 모두 하나의 DDC회로를 통해 수신되어 처리됨으로, 데이터가 깨지거나 채널이 혼입되는 등의 현상이 일어날 수 있다.By the way, in the case of a graphics card having a plurality of monitor interfaces, there are a plurality of physically installed connectors, but there may be one DDC circuit that receives information from the monitor. Accordingly, when a plurality of monitor inputs are connected to a plurality of connectors provided on one graphics card, all information received from each connector is received and processed through one DDC circuit, so that data is broken or a channel is mixed. Phenomenon may occur.

따라서, 본 발명의 목적은 복수의 모니터인터페이스로 입력되는 각각의 모니터정보를 하나의 DDC회로로 처리함으로서 발생할 수 있는, 데이터의 혼입이나 회손 등의 오류를 방지하는 DDC 통신회로를 제공하는 것이다.Accordingly, it is an object of the present invention to provide a DDC communication circuit which prevents errors such as data mixing or corruption, which may occur by processing each monitor information input to a plurality of monitor interfaces into one DDC circuit.

도 1은 본 발명에 따른 DDC제어회로를 적용한 컴퓨터시스템의 블록도,1 is a block diagram of a computer system to which the DDC control circuit according to the present invention is applied;

도 2는 도 1의 DDC제어회로의 상세 블록도,2 is a detailed block diagram of the DDC control circuit of FIG. 1;

도 3은 본 DDC제어회로를 적용한 컴퓨터시스템의 일 실시예를 나타낸 것이다.3 shows an embodiment of a computer system to which the present DDC control circuit is applied.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 컴퓨터본체 3 : 그래픽카드1: computer body 3: graphics card

5 : 그래픽제어부10 : DDC제어회로5: graphic controller 10: DDC control circuit

12 : 모니터입력감지부14 : 데이터요구신호출력부12: monitor input detection unit 14: data request signal output unit

16 : 모니터데이터입력부18 : DDC통신제어부16: monitor data input unit 18: DDC communication control unit

20 : 메모리22 : 모니터데이터출력부20: memory 22: monitor data output unit

30 : 모니터인터페이스34 : DVI커넥터30: monitor interface 34: DVI connector

36 : D-SUB15커넥터50 : 모니터회로부36: D-SUB15 Connector 50: Monitor Circuit

52 : EEPROM52: EEPROM

상기 목적은 본 발명에 따라, 모니터의 모니터회로부와 컴퓨터의 그래픽제어부 간의 데이터송수신을 위한 DDC제어회로에 있어서, 상기 컴퓨터에 마련되어 각기 다른 특성을 갖는 모니터회로부를 연결하기 위한 복수의 모니터인터페이스와; 상기 모니터인터페이스에 상기 모니터회로부가 연결되었는지 여부를 감지하는 모니터입력감지부와; 상기 모니터입력감지부로부터의 감지결과, 상기 복수의 모니터인터페이스에 복수의 모니터회로부가 연결된 것으로 감지되면, 미리 설정된 우선순위에 기초하여 상기 모니터인터페이스를 통해 상기 모니터회로부에 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 응답하여 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 DDC통신제어부를 포함하는 것을 특징으로 하는 DDC제어회로에 의해 달성된다.According to the present invention, there is provided a DDC control circuit for data transmission and reception between a monitor circuit unit of a monitor and a graphic control unit of a computer, comprising: a plurality of monitor interfaces provided in the computer for connecting monitor circuit units having different characteristics; A monitor input sensing unit sensing whether the monitor circuit unit is connected to the monitor interface; As a result of the detection from the monitor input detecting unit, if it is detected that the plurality of monitor circuit units are connected to the plurality of monitor interfaces, the data request signal is sequentially outputted to the monitor circuit unit through the monitor interface based on a preset priority. And a DDC communication controller for transmitting monitor information input through the monitor interface to the graphic controller in response to the data request signal.

여기서, 상기 모니터회로부의 종류에 따른 통신 우선순위테이블이 저장된 메모리를 더 포함하고, 상기 모니터입력감지부로부터의 감지결과, 상기 복수의 모니터인터페이스에 복수의 모니터회로부가 연결된 것으로 감지되면, 상기 DDC통신제어부는 상기 메모리에 저장된 상기 우선순위테이블에 기초하여 상기 모니터인터페이스를 통해 상기 모니터회로부에 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 응답하여 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 것이 바람직하다.The apparatus may further include a memory in which a communication priority table according to the type of the monitor circuit unit is stored, and when it is detected that a plurality of monitor circuit units are connected to the plurality of monitor interfaces, as a result of the detection from the monitor input sensing unit. The control unit sequentially outputs a data request signal to the monitor circuit unit through the monitor interface based on the priority table stored in the memory, and displays the monitor information input through the monitor interface in response to the data request signal. It is preferable to transmit to the control unit.

한편, 상기 모니터는 적어도 둘 이상의 모니터회로부를 포함하고, 상기 컴퓨터는 상기 모니터회로부에 대응되는 복수의 모니터인터페이스를 포함하며, 상기 DDC통신제어부는 상기 모니터인터페이스에 연결된 각각의 모니터회로부에, 미리 설정된 우선순위에 기초하여 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 응답하여 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 것을 특징으로 하여, 둘이상의 입력을 갖는 모니터의 입력을 선택적으로 사용할 수 있도록 하는 것이 가장 바람직하다.The monitor may include at least two monitor circuits, and the computer may include a plurality of monitor interfaces corresponding to the monitor circuits, and the DDC communication control unit may include a preset priority for each monitor circuit connected to the monitor interface. The data request signal is sequentially output based on the ranking, and the monitor information input through the monitor interface is transmitted to the graphic control unit in response to the data request signal, thereby inputting a monitor having two or more inputs. It is most desirable to allow for selective use.

여기서, 상기 모니터인터페이스는 DIV(Digital Video Interface)와 D-Sub 커넥테인 것이 가능하다.Here, the monitor interface may be a digital video interface (DIV) and a D-Sub connector.

이하에서는 첨부도면을 참조하여 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 DDC제어회로를 적용한 컴퓨터시스템을 모니터정보의 흐름을 중심으로 개략적으로 나타낸 블록도이다. 도면에 도시된 바와 같이, 본 발명에 따른 DDC제어회로(10)는 복수개의 모니터인터페이스(30A, 30B...)를 지원하는 컴퓨터본체(1)에 DDC를 지원하는 복수개의 모니터회로부(50A, 50B..)가 연결되었을 경우 적용된다.1 is a block diagram schematically illustrating a computer system to which a DDC control circuit according to the present invention is applied based on the flow of monitor information. As shown in the figure, the DDC control circuit 10 according to the present invention includes a plurality of monitor circuit units 50A, which support a DDC to a computer main body 1 supporting a plurality of monitor interfaces 30A, 30B ... Applies if 50B ..) is connected.

컴퓨터본체(1)에 안착되어 모니터에 영상신호를 제공하는 그래픽카드(3)는 모니터의 종류에 따라 연결가능한 복수개의 모니터인터페이스(30A, 30B)를 포함한다. 예를 들어, 디지털신호의 입출력을 위한, DVI(Digital Video Interface)나, DFP(Digital Flat Panel) 등의 인터페이스나, 아날로그신호의 입출력을 위한 D-Sub방식의 인터페이스 등이 제공된다. 따라서, 아날로그신호처리를 위한 모니터회로부(50A)를 포함하는 모니터와 , 디지털신호처리를 위한 모니터회로부(50B)를 갖는 모니터를 각각의 모니터인터페이스(30A, 30B)에 동시에 연결하는 것이 가능하다. 이러한 경우, 하나의 컴퓨터본체(1)에 두개의 모니터가 연결된 상태이다.The graphics card 3 mounted on the computer main body 1 and providing an image signal to the monitor includes a plurality of monitor interfaces 30A and 30B which can be connected according to the type of monitor. For example, an interface such as a digital video interface (DVI) or a digital flat panel (DFP) for input / output of a digital signal, or a D-sub interface for input / output of an analog signal is provided. Therefore, it is possible to simultaneously connect the monitor including the monitor circuit portion 50A for analog signal processing and the monitor having the monitor circuit portion 50B for digital signal processing to the respective monitor interfaces 30A and 30B. In this case, two monitors are connected to one computer main body 1.

또는, 아날로그회로인 모니터회로부(50A)와, 디지털회로인 모니터회로부(50B)를 모두 포함하는 모니터로부터 출력되는 두개의 입력을 각각의 모니터인터페이스(30A, 30B)에 연결하는 것이 가능하다. 이러한 경우, 하나의 컴퓨터본체(1)에 하나의 모니터가 연결된 상태이지만 내부적인 영상입력라인은 두 가지가 존재하는 상태가 된다.Alternatively, it is possible to connect two inputs output from the monitor including both the monitor circuit section 50A, which is an analog circuit, and the monitor circuit section 50B, which is a digital circuit, to the respective monitor interfaces 30A, 30B. In this case, one monitor is connected to one computer main body 1, but two internal image input lines exist.

DDC가 지원되는 모니터는 EEPROM(52)에 모니터의 특성, 성능, 절전모드기능의 지원여부, 모델ID 등의 모니터정보를 저장하고 있다. 모니터회로부(50)는 EEPROM(52)에 저장된 모니터정보를 모니터인터페이스(30)를 통해 컴퓨터본체(1)로 제공한다. 따라서, 컴퓨터본체(1)의 그래픽제어부(5)는 모니터정보에 기초하여 모니터에 영상신호를 제공함으로써 디스플레이환경을 최적화 시킨다. 한편, 하나의 모니터가 아날로그회로와 디지털회로를 모두 처리할 수 있도록 설계된 경우, 하나의 모니터에 둘 이상의 모니터회로부(50A, 50B)가 존재하며, 그에 해당하는 정보를 각각 저장하는 EEPROM(52A, 52B)을 각각 포함한다.The monitor supported by the DDC stores the monitor information such as monitor characteristics, performance, power saving mode support, and model ID in the EEPROM 52. The monitor circuit unit 50 provides the monitor information stored in the EEPROM 52 to the computer main body 1 through the monitor interface 30. Therefore, the graphic controller 5 of the computer main body 1 optimizes the display environment by providing an image signal to the monitor based on the monitor information. On the other hand, when one monitor is designed to handle both analog and digital circuits, two or more monitor circuits 50A and 50B exist in one monitor, and each EEPROM 52A and 52B stores corresponding information. Each).

그래픽제어부(5)는 모니터에 영상신호를 인가할 뿐만 아니라, 소정의 드라이버프로그램을 실행하여 중앙처리장치로부터의 신호에 따라 모니터를 제어한다. 이러한 그래픽제어부(5)는 모니터인터페이스(30)에 연결된 모니터회로부(50)의 종류에 따른 영상신호를 제공하기 위해, 디지털영상신호를 제공하는 디지털회로와, 아날로그영상신호를 제공하는 아날로그회로를 모두 포함함으로써, 모니터로부터 입력되는 모니터정보에 기초하여 연결된 모니터에 적절한 영상신호를 송신한다.The graphic controller 5 not only applies an image signal to the monitor, but also executes a predetermined driver program to control the monitor according to the signal from the central processing unit. The graphic controller 5 includes both a digital circuit for providing a digital video signal and an analog circuit for providing an analog video signal in order to provide an image signal according to the type of the monitor circuit unit 50 connected to the monitor interface 30. In this way, an appropriate video signal is transmitted to the connected monitor based on the monitor information input from the monitor.

한편, DDC제어회로(10)는 복수의 모니터인터페이스(30)에 동시에 연결된 모니터회로부(50)를 감지하여, 미리 설정된 우선순위에 따라 모니터회로부(50)의 EEPROM(52)에 데이터요구신호를 출력한다. DDC제어회로(10)의 데이터요청신호에 따라 모니터의 EEPROM(52)에 저장된 모니터정보가 순차적으로 그래픽제어부(5)에 제공한다.Meanwhile, the DDC control circuit 10 detects the monitor circuit unit 50 simultaneously connected to the plurality of monitor interfaces 30 and outputs a data request signal to the EEPROM 52 of the monitor circuit unit 50 according to a preset priority. do. The monitor information stored in the EEPROM 52 of the monitor is sequentially provided to the graphic controller 5 according to the data request signal of the DDC control circuit 10.

이러한, DDC제어회로(10)의 상세 블럭도는 도 2에 도시된 바와 같다. DDC제어회로(10)는 모니터인터페이스(30)에 연결된 모니터회로부(50)의 종류를 감지하는 모니터입력감지부(12)와, 모니터회로부(50)에 모니터정보 요구신호를 출력하는 데이터요구신호출력부(14)와, 모니터인터페이스(30)를 통해 입력되는 모니터정보를 입력받는 모니터데이터입력부(16)를 포함한다. DDC통신제어부(18)는 모니터입력감지부(12)로부터의 감지결과에 따라 모니터인터페이스(30)에 연결된 복수의 모니터회로부(50)의 종류를 판단하고, 미리 설정된 우선순위에 기초하여 모니터회로부(50)에 순차적으로 데이터요청신호를 출력한다. 데이터요청신호에 따라 모니터회로부(50)의 EEPROM(52)에 저장된 모니터정보가 그래픽카드(3)쪽으로 전달되다. 모니터데이터입력부(16)를 통해 입력된 모니터정보는 DDC통신제어부(18)의 제어에 따라 모니터데이터출력부(22)를 통해 그래픽제어부(5)에 순차적으로 제공된다.Such a detailed block diagram of the DDC control circuit 10 is as shown in FIG. The DDC control circuit 10 has a monitor input sensing unit 12 for sensing the type of monitor circuit unit 50 connected to the monitor interface 30, and a data request signal output for outputting a monitor information request signal to the monitor circuit unit 50. A unit 14 and a monitor data input unit 16 for receiving monitor information input through the monitor interface 30. The DDC communication control unit 18 determines the type of the plurality of monitor circuit units 50 connected to the monitor interface 30 according to the detection result from the monitor input detecting unit 12, and based on the priorities set in advance, the monitor circuit unit ( 50) sequentially output the data request signal. In accordance with the data request signal, the monitor information stored in the EEPROM 52 of the monitor circuit unit 50 is transferred to the graphics card 3. The monitor information input through the monitor data input unit 16 is sequentially provided to the graphic controller 5 through the monitor data output unit 22 under the control of the DDC communication controller 18.

여기서, DDC제어회로(10)는 모니터회로부(50)의 종류에 따라 모니터정보를 요구하는 우선순위가 저장된 메모리(20)를 더 포함하고, DDC통신제어부(18)는 메모리(20)에 설정된 우선순위에 따라, 복수의 모니터회로부(50)에 순차적으로 데이터요구신호를 출력하여 모니터로부터 모니터정보를 제공받는다. 메모리(20)에 저장된우선순위는 컴퓨터시스템의 생산공정 상에서 설정될 수도 있고, 필요에 따라 사용자가 변경하여 사용하는 것도 가능하다.Here, the DDC control circuit 10 further includes a memory 20 for storing the priority for requesting monitor information according to the type of the monitor circuit unit 50, and the DDC communication control unit 18 has a priority set in the memory 20. According to the ranking, the data request signal is sequentially output to the plurality of monitor circuit units 50 to receive monitor information from the monitor. The priority stored in the memory 20 may be set in the production process of the computer system, or may be changed and used by the user as necessary.

이러한 구성에 의해, 복수의 모니터인터페이스(30A, 30B)에 동시에 다수의 모니터회로부(50A, 50B)가 연결되어도, DDC제어회로(10)의 제어에 따라 순차적으로 모니터정보를 제공받을 수 있음으로, 그래픽제어부(5)의 DDC채널이 하나뿐일 지라도, 모니터정보가 훼손되거나 채널이 혼입되는 것을 방지할 수 있다. 또한, 하나의 모니터에 마련된 복수의 모니터회로부(50A, 50B)가 각각 모니터인터페이스(30A, 30B)에 연결되는 경우에는, DDC제어회로(10)의 제어에 따라 선택된 모니터회로부(50)로부터 모니터정보를 제공받는 것이 가능하다.With this configuration, even if a plurality of monitor circuit units 50A, 50B are simultaneously connected to the plurality of monitor interfaces 30A, 30B, the monitor information can be sequentially provided under the control of the DDC control circuit 10. Even if there is only one DDC channel of the graphic controller 5, it is possible to prevent the monitor information from being damaged or mixing the channel. In addition, when the plurality of monitor circuit sections 50A and 50B provided in one monitor are connected to the monitor interfaces 30A and 30B, respectively, the monitor information from the monitor circuit section 50 selected under the control of the DDC control circuit 10. It is possible to receive.

도 3은 본 발명에 따른 DDC제어회로를 실제 컴퓨터시스템에 적용했을 경우의 제어블럭도이다. 도면에 도시된 바와 같이, 그래픽카드(3)에는 DVI와, D-Sub 방식의 모니터인터페이스(30)가 마련된다.3 is a control block diagram when the DDC control circuit according to the present invention is applied to an actual computer system. As shown in the figure, the graphics card 3 is provided with a DVI and D-Sub type monitor interface 30.

DVI커넥터(34)는 LCD모니터를 연결하기 위한 디지털신호 인터페이스이다. DVI커넥터(34)는 HOT_PLUG_DETECT 신호와, DVI_SYNC 신호를 감지하여 DDC제어회로(10)에 제공함으로써, DDC제어회로(10)의 DDC통신제어부(18)가 LCD모니터의 연결여부를 판단할 수 있도록 한다. DDC통신제어부(18)가 LCD모니터에 DVI커넥터(34)를 통해 데이터요청신호를 출력하면, 모니터회로부(50)로부터 클럭신호인 SCL(Serial Clock)신호와 데이터신호인 SDA(Serial Data)신호가 DVI커넥터(34)의 DDC_CLK, DDC_DATA단자를 통해 각각 입력된다. 즉, 모니터회로부(50)의 EEPROM(52)에 저장된 모니터정보는 SCL신호와 SDA신호로서, DDC_CLK, DDC_DATA 단자로 입력되어, 컴퓨터본체(1)의 그래픽제어부(5)에 모니터정보를 제공한다.The DVI connector 34 is a digital signal interface for connecting an LCD monitor. The DVI connector 34 detects the HOT_PLUG_DETECT signal and the DVI_SYNC signal and provides the same to the DDC control circuit 10 so that the DDC communication controller 18 of the DDC control circuit 10 can determine whether the LCD monitor is connected. . When the DDC communication control unit 18 outputs the data request signal to the LCD monitor through the DVI connector 34, the SCL (serial clock) signal, which is a clock signal, and the SDA (serial data) signal, which is a data signal, are output from the monitor circuit unit 50. Input via the DDC_CLK and DDC_DATA terminals of the DVI connector 34, respectively. That is, the monitor information stored in the EEPROM 52 of the monitor circuit unit 50 is inputted to the DDC_CLK and DDC_DATA terminals as the SCL signal and the SDA signal, and provides the monitor information to the graphic control unit 5 of the computer main body 1.

D-Sub커넥터(36)는 CRT모니터를 연결하기 위한 아날로그신호 인터페이스이다. D-Sub 방식을 이용한 커넥터는 15개의 핀을 통해 각각 신호가 입출력되는데, 도면에는 설명에 필요한 핀에 대해서만 참조번호를 표기하기로 한다. D-Sub커넥터(36)는 14번 핀을 통해 전달되는 V-SYNC신호를 감지하여 DDC제어회로(10)에 제공함으로써, DDC통신제어부(18)가 CRT모니터의 연결여부를 판단할 수 있도록 한다. DDC통신제어부(18)가 CRT모니터에 데이터요청신호를 출력하면, CRT모니터회로부(50)로부터 D-Sub커넥터(36)의 12번 핀을 통해서는 SDA신호가, 15번 핀을 통해서는 SCL신호를 전달되어, 그래픽제어부(5)에 모니터정보가 제공된다.The D-Sub connector 36 is an analog signal interface for connecting a CRT monitor. In the connector using the D-Sub method, signals are inputted and outputted through 15 pins. In the drawing, reference numbers will be given only for the pins necessary for explanation. The D-Sub connector 36 detects the V-SYNC signal transmitted through pin 14 and provides the D-DC control circuit 10 so that the DDC communication controller 18 can determine whether the CRT monitor is connected. . When the DDC communication control unit 18 outputs a data request signal to the CRT monitor, the SDA signal from the CRT monitor circuit unit 50 through pin 12 of the D-Sub connector 36 and the SCL signal through pin 15. Is transmitted, the monitor information is provided to the graphic control unit (5).

이와 같은 모니터인터페이스(30)를 갖는 경우 각각의 커넥터로부터 입력되는 신호에 따라 모니터정보를 제어하기 위한 방법을 나타내는 우선순위테이블은 다음 <표1>과 같다.In the case of having such a monitor interface 30, a priority table showing a method for controlling monitor information according to a signal input from each connector is shown in Table 1 below.

<표1><Table 1>

<표1>에 나타나 있듯이, DDC통신제어부(18)는 각각의 커넥터로부터 HOT_PLUG_DETECT 신호와 V_SYNC신호를 감지하여 모니터가 연결된 커넥터를 판단하고, 연결된 모니터회로부(50)에 데이터요청신호를 출력하여 모니터로부터 모니터정보를 제공받는다.As shown in Table 1, the DDC communication control unit 18 detects the HOT_PLUG_DETECT signal and the V_SYNC signal from each connector to determine the connector to which the monitor is connected, and outputs a data request signal to the connected monitor circuit unit 50 from the monitor. Get monitor information.

또한, 두개의 커넥터에 각각 두 대의 모니터가 연결되어 있는 경우, 우선순위 모니터에 먼저 데이터요청신호를 출력하여 해당 모니터의 모니터정보를 입력받아 그래픽제어부(5)에 전달한 후, 다음 순위의 모니터에 데이터요청신호를 출력하여 모니터정보를 입력받아 전달하도록 한다. 따라서, 그래픽제어부(5)는 동시에 연결된 두 대의 모니터로부터 순차적으로 모니터정보를 입력받을 수 있다.In addition, when two monitors are connected to each of the two connectors, the data request signal is output to the priority monitor first, the monitor information of the corresponding monitor is received and transmitted to the graphic control unit 5, and then the data is sent to the monitor of the next rank. Output the request signal to receive and transmit the monitor information. Accordingly, the graphic controller 5 may sequentially receive monitor information from two monitors connected at the same time.

예를 들어, DVI커넥터(34)가 D-Sub커넥터(36)보다 우선순위를 갖는 경우, DDC제어회로(10)는 먼저 DVI커넥터(34)를 선택하여 데이터요청신호를 출력한 후, D-Sub커넥터(36)를 선택하여 데이터요청신호를 출력한다. 따라서, DDC제어회로(10)는 DVI커넥터(34)를 통해 먼저 수신되는 DATA_1를 그래픽제어부(5)에 전달한후, D-Sub커넥터(36)를 통해 수신되는 DATA_2를 그래픽제어부(5)에 전달한다.For example, if the DVI connector 34 has a priority over the D-Sub connector 36, the DDC control circuit 10 first selects the DVI connector 34 to output a data request signal, and then the D- The sub connector 36 is selected to output a data request signal. Accordingly, the DDC control circuit 10 transmits DATA_1 received first through the DVI connector 34 to the graphic controller 5, and then transmits DATA_2 received through the D-Sub connector 36 to the graphic controller 5. do.

이와 같이, 본 발명에 따르면, 복수의 모니터 인터페이스에 동시에 연결된 모니터에, 미리 설정된 우선순위에 따라 데이터요청신호를 출력한 후, 순차적으로 모니터정보를 제공받아 그래픽제어부로 전달하는 DDC제어회로를 구비함으로써, 복수의 모니터인터페이스를 통해 하나의 DDC로 통신하는 경우에도, 데이터가 혼입되거나 회손 되는 등의 에러를 방지할 수 있다.As described above, according to the present invention, by outputting a data request signal in accordance with a preset priority to a monitor connected to a plurality of monitor interfaces at the same time, and having a DDC control circuit which receives monitor information sequentially and delivers it to the graphic controller. Even when communicating with one DDC through a plurality of monitor interfaces, an error such as data being mixed or corrupted can be prevented.

이상 설명한 바와 같이, 본 발명에 따르면, 복수의 모니터인터페이스로 입력되는 각각의 모니터정보를 하나의 DDC회로로 처리함으로서 발생할 수 있는, 데이터의 훼손이나 채널혼입 등의 오류를 방지하는 DDC제어회로가 제공된다.As described above, according to the present invention, there is provided a DDC control circuit which prevents an error such as data corruption or channel mixing, which may occur by processing each monitor information input to a plurality of monitor interfaces with one DDC circuit. do.

Claims (4)

모니터의 모니터회로부와 컴퓨터의 그래픽제어부 간의 데이터송수신을 위한 DDC제어회로에 있어서,In the DDC control circuit for data transmission and reception between the monitor circuit portion of the monitor and the graphic control portion of the computer, 상기 컴퓨터에 마련되어 각기 다른 특성을 갖는 모니터회로부를 연결하기 위한 복수의 모니터인터페이스와;A plurality of monitor interfaces provided in the computer for connecting monitor circuits having different characteristics; 상기 모니터인터페이스에 상기 모니터회로부가 연결되었는지 여부를 감지하는 모니터입력감지부와;A monitor input sensing unit sensing whether the monitor circuit unit is connected to the monitor interface; 상기 모니터입력감지부로부터의 감지결과, 상기 복수의 모니터인터페이스에 각각 모니터회로부가 연결된 것으로 감지되면, 미리 설정된 우선순위에 기초하여 상기 모니터인터페이스를 통해 상기 모니터회로부에 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 따라 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 DDC통신제어부를 포함하는 것을 특징으로 하는 DDC제어회로.As a result of the detection from the monitor input detecting unit, if it is detected that the monitor circuit unit is connected to each of the plurality of monitor interfaces, the data request signal is sequentially outputted to the monitor circuit unit through the monitor interface based on a preset priority. And a DDC communication controller for transmitting monitor information input through the monitor interface to the graphic controller according to the data request signal. 제 1 항에 있어서,The method of claim 1, 상기 모니터회로부의 종류에 따른 통신 우선순위테이블이 저장된 메모리를 더 포함하고,And a memory in which a communication priority table according to the type of the monitor circuit unit is stored. 상기 모니터입력감지부로부터의 감지결과, 상기 복수의 모니터인터페이스에 복수의 모니터회로부가 연결된 것으로 감지되면, 상기 DDC통신제어부는 상기 메모리에 저장된 상기 우선순위테이블에 기초하여 상기 모니터인터페이스를 통해 상기 모니터회로부에 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 응답하여 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 것을 특징으로 하는 DDC제어회로.As a result of the detection from the monitor input sensing unit, if it is detected that a plurality of monitor circuit units are connected to the plurality of monitor interfaces, the DDC communication control unit is configured to monitor the unit through the monitor interface based on the priority table stored in the memory. And sequentially outputting a data request signal to the graphic control unit in response to the data request signal and transmitting monitor information input through the monitor interface. 제 1 항에 있어서,The method of claim 1, 상기 모니터는 적어도 둘 이상의 모니터회로부를 포함하고,The monitor includes at least two monitor circuits, 상기 컴퓨터는 상기 모니터회로부에 대응되는 복수의 모니터인터페이스를 포함하며,The computer includes a plurality of monitor interfaces corresponding to the monitor circuit, 상기 DDC통신제어부는 상기 모니터인터페이스에 연결된 각각의 모니터회로부에, 미리 설정된 우선순위에 기초하여 순차적으로 데이터요청 신호를 출력하고, 상기 데이터요청신호에 응답하여 상기 모니터인터페이스를 통해 입력되는 모니터정보를 상기 그래픽제어부에 전송하는 것을 특징으로 하는 DDC제어회로.The DDC communication controller outputs a data request signal sequentially to each monitor circuit connected to the monitor interface based on a preset priority, and monitors the monitor information input through the monitor interface in response to the data request signal. DDC control circuit, characterized in that the transmission to the graphics control unit. 제 3 항에 있어서,The method of claim 3, wherein 상기 모니터인터페이스는 DVI(Digital Video Interface)와 D-Sub 커넥터인 것을 특징으로 하는 DDC제어회로.The monitor interface is a DDC control circuit, characterized in that the DVI (Digital Video Interface) and the D-Sub connector.
KR1020010069504A 2001-11-08 2001-11-08 Ddc control circuit for channel conflict KR100588145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010069504A KR100588145B1 (en) 2001-11-08 2001-11-08 Ddc control circuit for channel conflict

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010069504A KR100588145B1 (en) 2001-11-08 2001-11-08 Ddc control circuit for channel conflict

Publications (2)

Publication Number Publication Date
KR20030038086A true KR20030038086A (en) 2003-05-16
KR100588145B1 KR100588145B1 (en) 2006-06-09

Family

ID=29568570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010069504A KR100588145B1 (en) 2001-11-08 2001-11-08 Ddc control circuit for channel conflict

Country Status (1)

Country Link
KR (1) KR100588145B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008023914A1 (en) * 2006-08-21 2008-02-28 Opticis Co., Ltd. Ddc communication module
US8558757B2 (en) 2004-01-19 2013-10-15 Samsung Electronics Co., Ltd. Display system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100201953B1 (en) * 1996-01-15 1999-06-15 구자홍 Control apparatus and method for display data channel of monitor
KR0175264B1 (en) * 1996-08-21 1999-04-01 김광호 Monitor control device and control method of video communication system
KR19980025739U (en) * 1996-11-05 1998-08-05 김광호 Video system with automatic detection and control of display device
KR20000031424A (en) * 1998-11-06 2000-06-05 구자홍 Apparatus for controlling display data channel of monitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8558757B2 (en) 2004-01-19 2013-10-15 Samsung Electronics Co., Ltd. Display system
WO2008023914A1 (en) * 2006-08-21 2008-02-28 Opticis Co., Ltd. Ddc communication module
CN101507239B (en) * 2006-08-21 2013-01-02 欧普提克斯有限公司 Ddc communication module
US8520013B2 (en) 2006-08-21 2013-08-27 Opticis Co., Ltd. DDC communication module

Also Published As

Publication number Publication date
KR100588145B1 (en) 2006-06-09

Similar Documents

Publication Publication Date Title
US7256802B2 (en) Liquid crystal display module and liquid crystal display apparatus having the same
EP1111572B1 (en) Display apparatus
US20060114248A1 (en) Displaying apparatus and control method thereof
US20070152989A1 (en) Display capable of displaying images in response to signals of a plurality of signal formats
US7123248B1 (en) Analog multi-display using digital visual interface
US20030025685A1 (en) Input channel switching control device for display monitor and method of controlling input channel switching of display monitor
TWI284275B (en) Graphic display architecture and control chip set therein
US6624797B1 (en) Method and apparatus for providing video and control to a monitor
US20040027357A1 (en) Multi-mode display
US6847335B1 (en) Serial communication circuit with display detector interface bypass circuit
US6600747B1 (en) Video monitor multiplexing circuit
EP1942486A2 (en) Display apparatus for displaying video input through various connectors
JP2009177269A (en) Video receiver
US20040233188A1 (en) Video detection using display data channel
US5742273A (en) Video monitor/adapter interconnect extension architecture
KR100588145B1 (en) Ddc control circuit for channel conflict
US7825717B2 (en) Electronic apparatus and control method thereof
US10664427B2 (en) Display device and method of driving the same
EP1845589B1 (en) Computer system having analog and digital video signal output functionality, and computer device and video signal transmitting device thereof
CN101211553A (en) Display apparatus and driving method of display apparatus
EP0708399A2 (en) Apparatus for adding a display data channel to existing display
CN110113869B (en) Modular device and control method thereof
JP2005091795A (en) Display device
JPWO2019163007A1 (en) Image display device and image display method
KR100575125B1 (en) DVI signal input output device of digital display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20040623

Effective date: 20060424

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee