KR20020079974A

KR20020079974A - 직접 시퀀스 확산 스펙트럼 통신에서의 칩 인터리빙 방법

Info

Publication number: KR20020079974A
Application number: KR1020027011337A
Authority: KR
Inventors: 몰레브-슈테이만알카디
Original assignee: 인피네온 테크놀로지스 아게
Priority date: 2000-02-29
Filing date: 2001-01-22
Publication date: 2002-10-21
Also published as: US6301288B1; EP1260045A1; AU2001229668A1; WO2001065756A1; JP2003526260A; EP1260045A4; CN1411641A; CN1311653C; KR100669573B1

Abstract

직접 시퀀스 확산 스펙트럼 통신에서의 칩 인터리빙 방법. 이진 코드 시퀀스는 길이가 N=2^k-1이고 자기직교하도록 선택된다. M=QN+1비트, QN-1비트 또는 QN+S비트의 데이터 스트링(40)은 M개의 칩의 N개의 칩 프레임이 각각 발생될 때까지 이진 코드 시퀀스(42)와 연속적으로 곱셈되고, 여기에서, Q는 양의 정수이고 S는 1과 N 사이의 정수로 N과의 공통 인자는 갖고 있지 않다. 이러한 칩 프레임이 수신기로 송신되고 동일하게 수월한 방법으로 복원된다. 정수 Q와 N은 송신 조건에 따라 선택된다.

Description

직접 시퀀스 확산 스펙트럼 통신에서의 칩 인터리빙 방법{A METHOD OF CHIP INTERLEAVING IN DIRECT SEQUENCE SPREAD SPECTRUM COMMUNICATIONS}

DSSS는 디지털 통신 채널에서 협대역 잡음을 억합하는 공지된 방법이다. 예를 들면, 로버트 씨. 딕슨(Robert C. Dixon)의 "확산 스펙트럼 시스템(Spread Spectrum Systems: John Wiley & Sons, New York, 1984)"에 공지되어 있다. DSSS의 친숙한 하나의 예로는 셀룰라 텔레폰의 CDMA 프로토콜이 있다. 예를 들면, 앤드류 제이. 비터비(Andrew J. Viterbi)의 CDMA: Principles of Spread Spectrum Communcations(Addison Wesley, Reading MA, 1995)와 람지 라사트(Ramjee Prasad)의 CDMA for wireless Personal Communications(Artech House, Norwood MA, 1996)를 참조할 수 있다. DSSS에서, 데이터 비트의 메시지 스트링은 의사 랜덤(pseudorandom) 이진 코드 시퀀스에 의해 변조되어 실질적으로 전송될 스트링으로된다. 오리지날 메시지 스트링이 M개의 비트를 포함하고, 각각의 비트가 N개의 칩의 의사 랜덤 이진 코드 시퀀스로 변조된다면, 그 결과 칩 스트링은 오리지날 M개의 비트 각각에 해당하는 N개의 시퀀스 칩을 갖는 MN개의 칩을 포함한다. 수신기에서, 데이터 비트를 변조하기 위해 사용된 것과 동일한 이진 코드 시퀀스를 수신된 칩 스트링에 곱함으로써 오리지날 메시지 스트링이 복원되고, 따라서, N개의 칩의 해당 시퀀스 그룹으로부터 각각의 비트를 복원한다.

DSSS가 협대역 잡음에는 저항성을 제공하지만, 시간 제한 잡음 버스트에 대하여는 약점이 있다. 따라서, 칩 인터리빙 기술이 개발되어, DSSS 신호를 협대역 잡음과 버스트 잡음 모두에 저항성이 있게한다. 칩 인터리빙에서, 하남의 칩이 각각의 변조된 데이터 비트로부터 선택되고, 따라서 선택된 M개의 칩이 결합되어 칩 프레임을 형성한다. 총 N개의 칩 프레임이 각각 M개의 칩을 갖고, 각각의 변조된 데이터 비트와는 서로다르게 집합된다. 따라서, 형성된 N개의 칩 프레임이 시퀀스로 여기서는 "패킷(packet)"으로 언급되는 전송 스트링을 대체한다. 이러한 방법으로, 각각의 데이터 비트는 스트링에서 하나의 위치에 집중되는 것 대신에 전체의 전송 스트링에 걸쳐 확산된다. 수신기에서, 칩 선택은 표준 DSSS에서와 같이 이진 코드 시퀀스가 곱해지는 인버팅되지 않은 스트링을 복원하기 위해 변환된다.

당 분야에서 몇개의 칩 인터리빙 방법이 공지되어 있다. Tachikawa등(Shin-ichi Tachikawa, Kiyoshi Tod, Takehiro Isikawa and Gen Marubayashi. Direct Sequence/Spread Spectrum Communications System Using Chip Interleaving and its Applications for High-Speed Data Transmissions on Power Lines.Electronics and Communications in Japan. Part I, Vol. 75, No. 4, pp. 46-58(1992))은 각 칩 프레임의 M개의 칩을 무작위로 분산시키기 위해 의사 랜덤 시퀀스를 사용한다. Olmstead (미국 특허 번호 5,274,667호와 5,335,247호)는 데이터 스트링을 긴 의사난수를 사용하여 변조하고 다음에 각 프레임에 있는 칩의 순서를 의사적으로 랜덤하게 함으로써 길이 M인 대규모의 연속적으로 인터리빙된 칩 프레임을 형성한다. 수신기가 망가지지 않은 메시지를 수신했다는 승인(acknowledgement)을 보낼 때까지 칩 프레임이 전송된다.

본 발명은 디지털 통신에서 버스트 잡음 억압에 관한 것으로, 더 상세하게는, 직접 시퀀스 확산 스펙트럼(direct sequence spread spectrum:DSSS) 변조에서 칩 인터리빙의 향상된 방법에 관한 것이다.

본 발명은 첨부 도면을 참조하여 단지 예로써 설명된다.

도 1은 본 발명의 인터리빙된 곱셈 기법의 개략도이다.

도 2a와 2b는 본 발명의 곱셈 기법의 대체 개략도이다.

도 3은 의사 랜덤 이진 코드 시퀀스가 메시지 스트링에 곱해진 인터리빙된 특정예이다.

도 4는 송신기에서 인터리빙된 DSSS 구현의 흐름도이다.

도 5는 도 4의 전송시의 디코딩 흐름도이다.

도 6은 동기 신호의 개략도이다.

도 7은 송신기에서 트래킹과 인터리빙된 DSSS의 결합 구현의 흐름도이다.

도 8은 수신기에서 디코딩과 트래킹의 결합 구현의 흐름도이다.

본 발명에 따라, 각각의 데이터 비트가 의사 랜덤 이진 인터리빙 코드 시퀀스의 N개의 칩과 곱셈되어 복수의 칩 프레임이 형성되고, 각각의 비트에 대응하는 N개의 생성 칩(product chip)의 세트를 발생하고 상기 생성 칩을 인터리빙함으로써 각각의 칩 프레임이 각 비트로부터 생성 칩중 유일한 하나를 포함하도록 하는, 송신기에서 수신기로 M개의 데이터 비트를 송신하는 방법에 있어서, (a) 정수 Q를 선택하는 단계, (b) 2의 멱보다 1이 작은 N을 선택하는 단계, (c) QN+1, QN-1 및 QN+S를 포함하는 정수 그룹으로부터 선택된 정수와 동일하게 되는 M을 선택하는 단계, (d) 송신기와 수신기에서, 자기직교하는 시퀀스와 대략 자기직교하는 시퀀스를 포함하는 시퀀스 그룹으로부터 선택된 N개의 칩에 의사 랜덤 이진 인터리빙 코드 시퀀스를 제공하는 단계, (e) 송신기에서, 각각의 M개의 데이터 비트를 상기 의사 랜덤 이진 인터리빙 코드 시퀀스의 상기 N개의 칩 각각에 연속적으로 곱셈함으로써, N개의 칩 프레임의 패킷을 발생시키는 단계를 포함하며, 상기 S는 1보다 크고, N보다는 작으며 N과의 공통 인자를 갖고 있지 않고, 상기 패킷은 NM개의 생성 칩을 포함하는 데이터 비트 전송방법이 제공된다.

본 발명은 종래기술보다 송신기와 수신기에서 구조적으로 단순한 잇점이 있다: 종래의 DSSS에서와 같이, N개의 칩의 단지 하나의 의사 랜덤 이진 코드 시퀀스가 제공된다. N과 M은 N=2^k-1을 그리고 M은 QN+1, QN-1 또는 QN+S를 만족하도록 선택되는데, 여기서 k와 Q는 양의 정수, S는 1보다 크고 N보다 작고 N과 공통 인자를 갖지 않는다. Q, N 및 S의 값은 전송 조건에 따라 선택된다. 필요하다면, M비트를 길게하기 위해 입력 데이터 스트링을 제로로 패딩할 수 있다. 관계식 N=2^k-1는 자기상관 함수가 제로 래그에서는 1이고 기타 모든 래그에서는 -1/N인 의사 랜덤 이진 코드 시퀀스를 선택할 수 있게 한다. 제로 래그에서는 1이고 기타 모든 래그에서는 -1/N인 자기상관 함수를 갖는 상기 조건을 정확하게 만족시키는 시퀀스를 여기에서는 "자기직교(self-orthogonal)" 시퀀스로 언급한다. 자기직교 시퀀스의 친숙한 예로는 소위 "m-시퀀스"가 있다. 상기 조건을 대략적으로 만족시키는 시퀀스의 세트는 공지된 "골드 코드(gold code)" 시퀀스를 포함한다. 메시지 스트링을 변조하기 위해 정확하게 또는 대략적으로 자기직교하는 코드 시퀀스를 사용함으로써 본 발명에 따라 전송된 신호에 다중 경로 간섭에 대한 상대적인 면역성을 부여한다.

작은 상호상관을 갖는 의사 랜덤 시퀀스가 많이 있기 때문에 본 발명을 CDMA망에 적용하기가 용이하다.

본 발명의 다른 양상에 따라, 소스와 수신기의 동기가 각 칩 프레임에 동기 프레임을 삽입함으로써 향상된다. 공지된 바와 같이, DSSS 통신에서, 수신기에서 메시지 스트링을 정확하게 복원하기 위해, 수신기는 하나의 칩의 약간의 듀레이션내에서 송신기와 동기되어야 한다. 이것은 종래에는 의사 랜덤 이진 코드 시퀀스와 수신된 칩 스트링과의 상호상관을 포함하는 단계들로 이루어졌다. 각 그룹의 N개의 연속적인 전송 칩이 동일한 데이터 비트에 대응하기 때문에, 송신된 스트링이 인터리빙되지 않는다면, 사용가능한 상호상관 함수가 단지 N개의 칩을 수신하자 마자 얻어진다. 송신된 스트링이 인터리빙된다면, 수신된 칩 스트링의 모든 MN개의 칩은 사용가능한 상호상관 함수를 발생하기 위해 이진 코드 시퀀스와 상호상관되어야 한다. 이것은 인터리빙이 없는 상호상관보다 M배 길게된다. 본 발명의 다른 양상에 따라, 각 동기 프레임이 수신되는 대로, 이진 코드 시퀀스와 상호상관된다. 따라서, 전체적인 송신 시간을 약간 증가시키는 대신에 인터리빙되지 않은 DSSS에서 빠르게 동기를 이룰 수 있다.

본 발명은 종래기술보다 더 단순한 DSSS 칩 인터리빙 방법에 관한 것이다.

본 발명에 따른 DSSS 칩 인터리빙의 동작 및 원리는 첨부 도면과 설명을 참조하여 보다 잘 이해될 것이다.

송신기에서, 메시지 스트링과 의사 랜덤 이진 코드 시퀀스는 일반적으로 각각 비트 또는 칩의 스트링으로 저장된다(0와 1). 이것은 메시지 스트링에서 선택된 비트와 의사 랜덤 이진 코드 시퀀스에서 선택된 칩의 비트-칩 쌍에 배타적 or(XOR) 연산을 함으로써 상기에 변조라고 언급되는 과정을 통해 결합된다. 그 결과 패킷의 0 칩은 +1로 매핑되고, 1 칩은 -1로 매핑되며 이 패킷은 수신기로의 전송을 위해 반송파에 실려지며, 이 과정 또한 일반적으로 "변조"라고 불린다. 수신기에서, 수신된 스트링은 일반적으로 "복조"라고 불리우는 과정을 통해 반송파로부터 이진 정수의 비정규화된 스트링의 형태로 복원되는데, 정수 당 몇개(4 또는 8) 비트를 가지며 각 정수는 전송된 패킷중 하나의 칩에 대응한다. 그러나, 수신된 스트링은 수신된 스트링의 비트와 전송된 패킷의 칩사이에 일 대 일 대응되는 경우에는 정수당하나의 비트를 갖는 이진 정수의 스트링의 형태일 수 있으며, 잡음이 없을 때, 수신된 스트링의 비트는 전송된 패킷의 칩과 동일하다. 의사 랜덤 이진 코드 시퀀스 또한 일반적으로 다중 비트로 표현되는 이진 정수의 스트링으로 수신기에 저장되며, 이 코드 스트링은 수신된 스트링의 경우와 마찬가지로 연산 곱셈을 통해 수신된 스트링과 결합되고, 의사 랜덤 이진 코드 시퀀스 또한 코드 스트링이 송신기의 의사 랜덤 이진 인터리빙 칩 시퀀스와 동일한 경우에는 정수당 하나의 비트를 갖는 이진 정수일 수 있으며, 송신기에서와 마찬가지로, 코드 스트링은 복원된 스트링과 XOR된다. 계속되는 논의를 명료하게 하기 위해, 송신기에서의 의사 랜덤 이진 코드 시퀀스를 메시지 스트링과 결합하고 수신기에서의 의사 랜덤 이진 코드 시퀀스를 수신된 스트링과 결합하는 과정 모두 "곱셈(multiplication)"으로 칭하고, 용어 "변조"는 반송파에 인코딩된 패킷을 싣는 과정을 포함한다. 유사하게, 송신기에서 메시지 스트링을 의사 랜덤 이진 코드 시퀀스와 결합함으로써 생성되는 칩은 "생성 칩(product chip)"으로 언급된다. 송신기에서 복원되고 생성 칩에 대응하는 정수는 여기에서 "생성 정수(product integers)"로 언급된다. 수신기에서의 의사 랜덤 이진 코드 시퀀스의 정수는 여기에서 "코드 정수(code integers)"로 언급된다. 수신기에서 생성 정수를 코드 정수와 곱함으로써 얻어지는 정수는 여기에서 "수신 정수(received integers)"로 칭한다. 두개의 연산, 즉, XOR과 +1및 -1의 스트링에 의한 연산 곱셈은 이 문맥에서는 동일한 의미이다: 임의의 이진 스트링을 동일한 이진 스트링과의 두개의 연속적인 비트 대 비트(bit by bit) XOR 연산과 임의의 정수 스트링를 +1 및 -1의 동일한 정수 스트링과의 두개의 연속적인 정수 대정수(integer by integer) 곱셈은 동일한 연산을 의미한다.

도면을 참조하면, 도 1은 본 발명에 따라 C₁부터 C_N까지 N개의 칩의 의사 랜덤 이진 코드 시퀀스를 사용하여 D₁부터 D_M까지 M개의 비트의 메시지 스트링의 인터리빙된 곱셈을 도시한다. 메시지 스트링이 N번 중복된 스트링(10)이 이진 코드 시퀀스가 M번 중복된 스트링(12)과 평행하게 도시되어 있다. 스트링(10)을 스트링(12)의 해당 칩과 곱셈함으로써 생성 칩 스트링(14)이 얻어지는데, 각 생성칩의 값은 각각의 입력 쌍에 XOR 연산을 함으로써 얻어진다. 이러한 곱셈 연산은 도 1에서 별표(*)로 표시되어 있다. 스트링(10)의 비트는 순차적으로 되어있고, 스트링(12)의 칩 또한 순차적으로 되어 있으므로, 도면에 도시된 연산을 설명하면, (칩 D₁*C₁을 생성하기 위해) 시퀀스의 제 1 칩과 정렬된 스트링의 제 1 비트에서 시작하여 (D_M*C_N을 생성하기 위해) 스트링의 마지막 비트가 시퀀스의 마지막 칩과 정렬될 때까지 데이터 스트링을 이진 코드 시퀀스와 곱셈을 연속적으로 함으로써 발생된다. 이러한 방법으로, N개의 칩 프레임이 발생되고, 이 칩 안에 데이터 비트가 (각 칩 프레임내의 데이터 비트의 순서가 의사 랜덤하게 되는 종래기술과는 달리) 순차적으로 나타나게 되고, 모든 데이터 비트가 모든 이진 코드 시퀀스 칩에 의해 한번에 변조된다. 각각의 데이터 비트는 이진 코드 시퀀스의 상이하게 시프트된 버전과 곱해진다. 이진 코드 시퀀스가 정확하게 자기 직교(self-orthogonal) 한다면, 인터리빙되지 않은 패킷에서는 상이한 데이터 비트에 대응하는 N개의 칩 시퀀스는 상호 직교한다. 잡음이 없으면, 수신기에서의 디코딩 과정은 하기에 설명되는 바와같이 메시지의 지연된 다중경로 전송으로부터 간섭을 엄격하게 제거한다. 이것이 Tachikawa 등에 의한 종래기술의 방법보다 본 발명이 갖는 잇점으로, 종래기술이 본 발명보다 다중경로 및 인터심볼 간섭에 대하여 면역이 적다.

도 1에서, M은 QN+1과 동일하도록 선택된다. QN-1과 동일한 M을 선택함으로써 동일한 결과가 얻어진다: 즉, D₁*C₁인 제 1 생성 칩, D_M*C_N인 마지막 생성 칩 및 데이터 비트와 이진 코드 칩의 모든 가능한 결합이 한번씩 나타나는 N개의 칩 프레임이 얻어진다. 공통 인자 N을 갖지않는 QN+S와 동일한 M을 선택함으로써 동일한 결과가 얻어지며, 여기에서 S는 1보다 크지만 N보다는 작은 정수이다. 예를 들면, Dilop V. Sarwate와 Michael B. Pursley의 Prec. IEEE vol. 68 no. 5 p. 593(1980)에 발표된 "Crosscorrelation properties of pseudorandom and related sequences"에 참조되어 있다. 다시, D₁*C₁인 제 1 생성 칩, D_M*C_N인 마지막 생성 칩 및 데이터 비트와 이진 코드 칩의 모든 가능한 결합이 한번씩 나타나는 N개의 칩 프레임이 얻어진다.

도 2a와 2b는 Q=1인 특정한 경우에 데이터 스트링을 의사 랜덤 이진 코드 시퀀스와 인터리빙된 곱셈을 하는 또 다른 방법을 도시한다. 도 2a에서, D₁부터 D_M까지의 M개 비트의 데이터 스트링의 N개의 중복이 M ×N 매트릭스(20)의 칼럼으로 나타나고, C₁부터 C_N까지의 N개 칩의 이진 코드의 M개의 중복이 M ×N 매트릭스(22)의 칼럼으로 나타난다. 두개의 매트릭스(20, 22)는 요소 대 요소(element by element)로 곱셈되어 각각 하나의 칩 프레임을 대체하는 N 개의 칼럼(24) 세트가 발생된다.칼럼(24)의 생성 칩은 시간 t의 함수로써 화살표로 표시된 순서로 전송된다. 도 2b는 제 1 칩 프레임(26)에서 시작하여, 제 2 칩 프레임(26') 및 마지막 칩 프레임(26")으로 끝나는 시간의 함수 t로써 전송된 패킷을 도시한다. 칩 프레임(26')은 하나의 칩 프레임의 전송 듀레이션(duration)과 동일한 듀레이션을 갖는 잡음 버스트(28)에 의해 왜곡된 것을 도시한다. 인터리빙되지 않은 DSSS에서, 그러한 잡음 버스트로 인해 하나 이상의 데이터 비트에 대응하는 모든 칩이 이해불가능하게 된다. 인터리빙된 DSSS에서, 도시된 바와 같이, 잡음 버스트(28)는 각각의 데이터 비트에 대하여 하나의 생성 칩을 왜곡시키지만, 모든 다른 생성 칩은 손상되지 않아, 단순한 통계적 잡음 억압 방법을 사용하여 모든 데이터 비트가 수신기에서 복원될 수 있다.

도 3은 8 비트 메시지 스트링(30)을 7 칩 의사 랜덤 코드 시퀀스(32)에 인터리빙된 곱셈을 하여 전송 패킷(34)을 발생하는 특정예를 도시한다. 이진 코드 시퀀스(32) 다섯개의 예와 네개를 약간 넘는 메시지 스트링(30)의 예가 도시된다.

도 4는 본 발명에 따라 송신기에서 인터리빙된 DSSS를 구현하는 하나의 예를 도시하는 흐름도이다. M개의 데이터 비트 메시지 스트링이 레지스터(40)에 저장된다. 의사 랜덤 이진 코드 시퀀스의 N 개의 칩이 코드 시퀀스 발생기(42)에 의해 반복, 연속적으로 발생된다. M 데이터 비트가 곱셈기(44)를 통하여 반복적으로 사이클되어 연속적으로 발생된 칩의 이진 코드 시퀀스와 곱셈된다. 그 결과 패킷이 반송파 변조기(46)에서 반송파에 실려 변조되고 전송된다.

생성 칩 스트링(14)이 수신기로 전송된다. 수신기에서, 데이터 스트링(10)은 상기에 설명된 바와 같이 수신된 칩 스트링(잡음에 의해 왜곡된 생성 칩 스트링(14)에 이진 코드 스트링(12)를 곱함으로써 복원된다. 도 5는 수신기에서 도 4의 인코딩에 대응하는 인터리빙된 DSSS 디코딩을 구현하는 하나의 예를 도시하는 흐름도이다. M개의 정수를 선입선출(first-in-first-out)하는 레지스터(56)는 모두 0으로 초기화된다. 수신된 신호는 반송파 복조기(48)에서 복조된다. 그 결과 복조되고 수신된 칩 스트링은 곱셈기(50)에서 도 4에서의 전송 패킷을 인코딩하기 위해 사용된 바와 같이 코드 시퀀스 발생기(52)에 의해 발생된 동일한 의사 랜덤 이진 코드 시퀀스의 연속적으로 발생된 칩과 곱셈된다. 사실상, 코드 시퀀스 발생기(42, 52)는 기능적으로 동일하다. 그 결과 정수는 가산기(54)에서 레지스터(56)로부터 순환적으로 공급된 정수에 연속적으로 가산되고, 그 가산 결과가 레지스터(56)으로 리턴된다. 코드 시퀀스 발생기(52)가 이진 코드 시퀀스의 M개의 예를 발생한 후에, 모든 M개의 데이터 비트의 모든 N개의 전송 예가 적당한 순서로 레지스터(56)에 누적된다.

도 5의 디코딩이 정확하게 행해지기 위해, 송신기와 수신기는 동기화되어야 한다. 본 발명의 범위는 특히 인터리빙된 DSSS에 알맞는 동기화 방법을 포함한다. 이러한 방법이 도 6에 개략적으로 도시되어 있는데, 이것은 본 발명에 따라 시간 t의 함수로써 송신기와 수신기 간에 동기화 신호를 교환하는 것을 도시하는데, 송신기 동기화 신호(60)는 송신기에 의해 수신기로 송신되고 수신기 동기화 신호(70)는 수신기에 의해 송신기로 송신된다. 공지된 바와 같이, 확산 스펙트럼 통신에서의 동기화 과정은 대략 하나의 칩 전송 간격내에서 모든 동기가 수행되는수집(acquisition) 및 소량의 칩 전송 간격내에서 미세한 동기가 수행되는 트랙킹(tracking)의 두개의 단계로 구성된다. 도 6에서, 점선의 좌측으로의 시간은 수집을 나타내고, 점선 우측으로의 시간은 트래킹을 나타낸다.

수집단계에서, 송신기는 L 비트의 수집 코드 시퀀스(62)의 하나 이상의 인스턴스를 송신한다. 바람직하게, 수집 코드 시퀀스(62)는 자기직교 또는 대략적으로 자기직교하는 의사 랜덤 이진 코드 시퀀스로 인터리빙을 위해 사용되는 이진 코드 시퀀스와 유사하다. 가장 바람직하게, 수집 코드 시퀀스(62)의 길이 L는 인터리빙 코드 시퀀스의 길이 N 보다 상당히 길다. 예를 들면, N이 63이라면, L의 전형적인 값은 1023이다. 모든 수신기에는 길이 L의 자기자신의 유일한 식별 코드 시퀀스가 제공되고, 모든 식별 코드 시퀀스는 대략적으로 상호 직교한다. 특정 수신기로 전송하기 위해, 수집 코드 시퀀스(62)는 목표 수신기의 식별 코드 시퀀스와는 높은 상관도를 갖고 기타 모든 식별 코드 시퀀스와는 상관도가 낮은 것이 선택된다. 각각의 수신기는 수신된 수집 코드 시퀀스(62)를 자신의 식별 코드 시퀀스와 상호상관(cross correlation)시킨다. 적당한 임계값 위의 피크를 갖는 상호상관 함수를 얻은 수신기는 그 피크의 래그(lag)를 사용하여 모든 동기를 수행하고 승인(72)을 송신기로 송신한다.

송신기가 승인(72)을 수신하면, 수집 코드 시퀀스(62) 전송을 중지하고 칩 프레임의 패킷(63)을 전송하기 시작한다. 도 6에 도시된 바와 같이, 패킷(63)은 도 6에는 처음 다섯개(66a, 66b, 66c, 66d 및 66e)가 도시된 길이가 M인 칩 프레임과 도 6에는 처음 다섯개(64a, 64b, 64c, 64d 및 64e)가 도시된 길이가 K인 동기 프레임 모두를 포함한다. 바람직하게, 동기 프레임은 자기직교 또는 대략 자기직교하는 의사 랜덤 이진 코드 시퀀스이며 인터리빙에 사용되는 이진 코드 시퀀스와 유사하다. 본 발명의 일 실시예에 따라, 모든 동기 프레임은 동일하지만, 수신기가 그 순서를 인지한다면 반드시 동일할 필요는 없다. 동기 프레임이 도 6에 칩 프레임에 대한 프리앰블(preambles)로 도시되지만, 동기 프레임은 칩프레임의 어떤 곳에라도 삽입될 수 있고, 심지어는 포스트앰블(postambles)로서 나타날 수 있다.

도 7은 모든 동기 프레임이 동일한 경우에 송신기에서 트래킹과 인터리빙된 DSSS의 결합을 구현한 흐름도이다. 도 4에서와 마찬가지로, M개의 데이터 비트의 메시지 스트링이 곱셈기(44)를 통해 순환되고 코드 시퀀스 발생기(42)에 의해 연속적으로 발생된 이진 코드 시퀀스의 칩과 곱셈된다. 또 다른 코드 시퀀스 발생기(80)는 동기 프레임을 발생한다. 스위치(82)는 전송을 위해 칩 프레임이 반송파 변조기(46)로 통과되는 상부 위치(도시된 바와 같이)와 전송을 위해 동기 프레임이 반송파 변조기(46)로 통과되는 하부 위치간을 스위칭한다. 초기에, 스위치(82)는 하부 위치에 있다. 동기 프레임(64a)의 K개의 칩이 전송된다. 다음에, 스위치(82)가 상부 위치로 스위칭되고 M개의 데이터 비트가 곱셈기(44)를 통해 순환되어 칩 프렘임(66a)이 생성되어 전송된다. 다음에, 스위치(82)가 다시 하부 위치로 스위칭되고, 다음 동기 프레임의 K개의 칩이 전송되는 동안 데이터 비트의 순환과 코드 시퀀스 발생기(42)에서 이진 코드 시퀀스 칩의 발생이 일시적으로 중단된다. 스위치(82)는 모든 패킷이 전송될 때까지 상기와 같은 방법으로 상부 위치와 하부 위치간을 스위칭한다. K가 M인 인자라면, 칩 프렝밍이 발생되어 전송되는동안 동기 프레임 칩의 발생이 일시적으로 중단될 필요가 없지만, 그렇지 않다면, 동기 프레임 칩의 발생은 스위치(82)가 상부 위치에 있는 동안 일시적으로 중단된다.

대안으로, 도 4의 레지스터(40)는 처음 N 비트 세트는 1이고 마지막 M 비트 세트는 데이터 비트인 M+N 비트의 레지스터로 대체될 수 있다. 도 4의 구현예에서는 인터리빙에 사용되는 이진 코드 시퀀스의 (제 1 확장 칩 프레임에서 시프트되지 않고 연속 확장 프레임에서 시프트되는) 상이한 버전인 처음 N개의 칩과 동기 프레임 없이 전에 발생된 대로 칩 프레임의 칩인 마지막 M 칩이 있는 확장 칩 프레임을 전송한다. 수신기는 첨가된 동기 프레임을 갖는 보통의 칩 프레임으로써 확장 칩 프레임을 해석한다. 이러한 방식으로, 동일한 이진 시퀀스가 인터리빙과 동기화에 모두 사용된다.

도 8은 도 7의 트래킹과 인터리빙된 DSSS의 결합에 대응하는 수신기에서의 트래킹과 인터리빙된 DSSS 디코딩의 결합을 구현하는 흐름도이다. 스위치(84)는 도시된 바와 같이 수신된 동기 프레임을 동기화 장치(86)로 지시하기 위해 상부위치에 있거나 또는 도 5에 도시된 바와 같이 수신된 칩 프레임을 반송파 복조기(48)로 지시하기 위해 하부위치로 설정된다. 동기화 장치(86)와 복조기(48)는 부분적으로는 아날로그이고 부분적으로는 디지털이다; 사실상, 복조기(48)의 기능은 수신된 아날로그 신호를 디지털 신호로 변환하는 것이다. 점선(88)은 수신기의 독점적인 디지털 시스템을 나타낸다. 특히, 디지털 시스템(88)은 코드 시퀀스 발생기(52), 레지스터(56), 곱셈기(50 및 가산기(54)를 포함한다. 동기화 장치(86)의 기능은 다음과 같다:

(a) 복조기(48)가 입력되는 신호를 복조할 수 있도록 반송파를 동기화;

(b) 생성 정수를 곱셈기(50)에 제공하는 복조기(48)에 있는 아날로그 대 디지털 변환 타이밍을 동기화; 및

(c) 디지털 시스템(88)을 화살표로 표시된 "CLK"로 심볼화된 바와 같이 입력되는 메시지 코드와 동기화.

수집 코드 시퀀스의 전송과 칩 프레임 중에 동기 프레임을 삽이하는 것을 포함하는 본 동기화 방법이 본 발명의 인터리빙 방법에 본질적으로 제한되지 않을 뿐만 아니라, 임의의 인터리빙된 DSSS 통신 기술과 함께 사용될 수 있다는 것을 당업자는 이해할 수 있을 것이다.

본 발명이 단지 몇개의 실시예로 설명되었지만, 본 발명의 기타 응용예에서 수정과 변경이 가능하다는 것을 당업자는 이해할 수 있을 것이다.

Claims

각각의 데이터 비트가 의사 랜덤 이진 인터리빙 코드 시퀀스의 N개의 칩과 곱셈되어 복수의 칩 프레임이 형성되고, 각각의 비트에 대응하는 N개의 생성 칩의 세트를 발생하고 상기 생성 칩을 인터리빙함으로써 각각의 칩 프레임이 각 비트로부터 생성 칩중 유일한 하나를 포함하도록 하는, 송신기에서 수신기로 M개의 데이터 비트를 송신하는 방법에 있어서,

(a) 정수 Q를 선택하는 단계,

(b) 2의 멱보다 1이 작은 N을 선택하는 단계,

(c) QN+1, QN-1 및 QN+S를 포함하는 정수 그룹으로부터 선택된 정수와 동일하게 되는 M을 선택하는 단계,

(d) 송신기와 수신기에서, 자기직교하는 시퀀스와 대략 자기직교하는 시퀀스를 포함하는 시퀀스 그룹으로부터 선택된 N개의 칩에 의사 랜덤 이진 인터리빙 코드 시퀀스를 제공하는 단계,

(e) 송신기에서, 각각의 M개의 데이터 비트를 상기 의사 랜덤 이진 인터리빙 코드 시퀀스의 상기 N개의 칩 각각에 연속적으로 곱셈함으로써, N개의 칩 프레임의 패킷을 발생시키는 단계를 포함하며,

상기 S는 1보다 크고, N보다는 작으며 N과의 공통 인자를 갖고 있지 않고, 상기 패킷은 NM개의 생성 칩을 포함하는

데이터 비트 전송방법.
제 1 항에 있어서,

상기 Q는 1과 동일하게 선택되는

데이터 비트 전송방법.
제 1 항에 있어서,

상기 의사 랜덤 이진 인터리빙 코드 시퀀스는 골드 코드 시퀀스인

데이터 비트 전송방법.
제 1 항에 있어서,

(f) 수신기에서, 상기 패킷의 상기 생성 칩에 대응하는 생성 정수를 상기 의사 랜덤 이진 인터리빙 코드 시퀀스의 상기 N개의 칩에 대응하는 각각의 N 코드 정수와 곱셈함으로써 수신된 정수의 N개의 시퀀스를 발생시키는 단계를 더 포함하며, 수신된 정수의 상기 N개의 시퀀스 각각은 M개의 수신 정수를 포함하는

데이터 비트 전송방법.
제 4 항에 있어서,

(g) 수신기에서, 수신된 정수의 상기 N개의 시퀀스를 누산하여 M개의 누산된 정수의 시퀀스를 발생시키는 단계를 더 포함하는

데이터 비트 전송방법.
제 1 항에 있어서,

(f) 적어도 하나의 의사 랜덤 이진 수집 코드 시퀀스를 송신기에서 수신기로 송신하는 단계를 더 포함하는

데이터 비트 전송방법.
제 6 항에 있어서,

상기 적어도 하나의 의사 랜덤 이진 수집 코드 시퀀스는 자기직교 시퀀스 및 대략적인 자기직교 시퀀스를 포함하는 시퀀스의 그룹에서 선택되는

데이터 비트 전송방법.
제 7 항에 있어서,

상기 적어도 하나의 의사 랜덤 이진 수집 ㅗ드 시퀀스는 골드 코드 시퀀스인

데이터 비트 전송방법.
제 6 항에 있어서,

(g) 수신기로부터 송신기로 승인을 전송하는 단계를 더 포함하는

데이터 비트 전송방법.
제 1 항에 있어서,

(f) 복수의 상기 칩 프레임 각각에 동기 프레임을 포함하는 단계를 더 포함하는

데이터 비트 전송방법.
제 10 항에 있어서,

상기 동기 프레임은 동일한

데이터 비트 전송방법.
제 10 항에 있어서,

상기 동기 프레임 각각은 자기직교 시퀀스와 대략적인 자기직교 시퀀스를 포함하는 시퀀스 그룹에서 선택되는

데이터 비트 전송방법.