KR20020054863A - Method for forming metal line using the dual damascene process - Google Patents
Method for forming metal line using the dual damascene process Download PDFInfo
- Publication number
- KR20020054863A KR20020054863A KR1020000084103A KR20000084103A KR20020054863A KR 20020054863 A KR20020054863 A KR 20020054863A KR 1020000084103 A KR1020000084103 A KR 1020000084103A KR 20000084103 A KR20000084103 A KR 20000084103A KR 20020054863 A KR20020054863 A KR 20020054863A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- mask layer
- layer
- forming
- metal wiring
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Abstract
Description
본 발명은 반도체 소자의 금속 배선에 관한 것으로, 특히 복합 하드 마스크를 이용한 이중 상감 식각(Dual Damascene Etch)을 이용하여 다층의 금속 배선을형성할 수 있도록한 듀얼 다마신 공정을 이용한 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to metal wiring of a semiconductor device, and more particularly, to a method of forming a metal wiring using a dual damascene process in which a multi-layered metal wiring can be formed by using dual damascene etching using a composite hard mask. It is about.
현재 반도체 소자의 제조 공정 중에서 Low-k IMD(Inter Metal Dielectric) 물질에 대한 이중 상감 식각 방식으로 다층 금속 배선을 형성하는 방법은 크게 매립 비아 방식과 비아 퍼스트 방식, 트렌치 퍼스트 방식등이 있다.Currently, a method of forming a multi-layer metal wiring by a double damascene etching method for a low-k IMD (Inter Metal Dielectric) material includes a buried via method, a via first method, and a trench first method.
이하, 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 금속 배선 형성 공정에 관하여 설명하면 다음과 같다.Hereinafter, a metal wire forming process of a semiconductor device of the prior art will be described with reference to the accompanying drawings.
도 1a내지 도 1d는 종래 기술의 매립 비아(Buried Via) 방식의 공정 단면도이다.1A to 1D are cross-sectional views of a prior art buried via method.
매립 비아 방식은 먼저, 도 1a에서와 같이, 상감(Damascene) 방식으로 형성된 하부 금속 배선(Sub-Metal)(1)상에 확산 베리어층(2), 저유전율(Low-k)의 제 1 IMD층(3)을 형성한다.In the buried via method, as shown in FIG. 1A, first, the first IMD of the diffusion barrier layer 2 and the low dielectric constant Low-k on the lower metal wiring Sub-Metal 1 formed in the damascene method. Form layer 3.
그리고 제 1 IMD층(3)상에 식각 스탑층(4)을 형성하고 상기 식각 스탑층(4)을 선택적으로 패터닝하여 비아홀을 형성한다.An etch stop layer 4 is formed on the first IMD layer 3, and the etch stop layer 4 is selectively patterned to form via holes.
이어, 도 1b에서와 같이, 상기 비아홀을 갖는 식각 스탑층(4)상에 저유전율의 제 2 IMD층(5)을 형성한다.Subsequently, as shown in FIG. 1B, the second IMD layer 5 having a low dielectric constant is formed on the etch stop layer 4 having the via hole.
그리고 도 1c에서와 같이, 상기 제 2 IMD층(5)상에 감광막을 도포하고 트렌치 형성 영역만 오픈되도록 선택적으로 노광 및 현상하여 포토레지스트 패턴층(6)을 형성한다.As shown in FIG. 1C, a photoresist film is coated on the second IMD layer 5 and selectively exposed and developed so that only the trench formation region is opened to form the photoresist pattern layer 6.
이어, 도 1d에서와 같이, 도포한 감광막의 상부 금속 배선에 해당되는 영역을 음각 방식으로 패터닝한후 식각을 진행하면 비아홀(7) 및 상부 금속 배선 형성용 트렌치(8)로 구성된 듀얼 다마신 패턴(Dual Damascene Pattern)을 얻을 수 있다.Subsequently, as shown in FIG. 1D, when the etching process is performed after the region corresponding to the upper metal wiring of the coated photoresist is intaglio, the dual damascene pattern composed of the via hole 7 and the upper metal wiring forming trench 8 is formed. You can get (Dual Damascene Pattern).
이러한 공정 방식은 감광막의 패터닝이 쉽고 트렌치의 깊이 및 식각 프로파일의 조절이 용이하다.This process method facilitates the patterning of the photoresist and facilitates the adjustment of the depth and etch profile of the trench.
그리고 종래 기술의 비아 퍼스트 방식에 관하여 설명하면 다음과 같다.The via first method of the related art will be described below.
도 2a내지 도 2d는 종래 기술의 비아 퍼스트(Via First) 방식의 공정 단면도이다.2A to 2D are cross-sectional views of a prior art Via First method.
비아 퍼스트 방식은 먼저, 도 2a에서와 같이, 상감(Damascene) 방식으로 형성된 하부 금속 배선(Sub-Metal)(21)상에 확산 베리어층(22), 저유전율(Low-k)의 IMD층(23)을 형성한다.In the via first method, first, as shown in FIG. 2A, the diffusion barrier layer 22 and the low dielectric constant Low-k IMD layer are formed on the lower metal wiring Sub-Metal 21 formed in the damascene method. 23).
그 위에 감광막(24)을 충분히 두껍게 도포 시키고 비아홀 형성 영역을 정의한후 플라즈마 건식각을 실시하여 비아홀(25)을 형성한다.The photoresist film 24 is sufficiently thickly coated thereon, the via hole formation region is defined, and plasma dry etching is performed to form the via hole 25.
그리고 도 2b에서와 같이, 상기 감광막(24)을 제거한후 세정 공정을 진행하고 도 2c에서와 같이, 다시 감광막(26)을 도포한 후에 상부 금속 배선에 해당되는 영역을 음각 방식으로 패터닝한 후 식각을 진행하면 비아홀(25) 및 상부 금속 배선형성용 트렌치(27)로 된 듀얼 다마신 패턴을 얻을 수 있다.As shown in FIG. 2B, the photoresist film 24 is removed and a cleaning process is performed. As shown in FIG. 2C, after the photoresist film 26 is applied again, an area corresponding to the upper metal wiring is patterned in an intaglio manner, followed by etching. By proceeding to obtain a dual damascene pattern of the via hole 25 and the upper metal wiring forming trench (27).
이러한 방식은 그 공정이 상대적으로 간단하고 식각 스탑층로 인해 IMD층 전체의 유전 상수가 높아지는 문제점이 발생하지 않는다.This method is relatively simple and does not cause the dielectric constant of the entire IMD layer to increase due to the etch stop layer.
그리고 종래 기술의 트렌치 퍼스트 방식에 관하여 설명하면 다음과 같다.And the trench first method of the prior art will be described as follows.
도 3a내지 도 3d는 종래 기술의 트렌치 퍼스트(Trench First) 방식의 공정 단면도이다.3A to 3D are cross-sectional views of a prior art trench first method.
트렌치 퍼스트 방식은 먼저, 도 3a에서와 같이, 상감(Damascene) 방식으로 형성된 하부 금속 배선(Sub-Metal)(31)상에 확산 베리어층(32), 저유전율(Low-k)의 제 1 IMD층(33)을 형성한다.In the trench first method, as shown in FIG. 3A, the first IMD of the diffusion barrier layer 32 and the low dielectric constant (Low-k) is formed on the lower metal wiring (Sub-Metal) 31 formed in the damascene method. Form layer 33.
그리고 제 1 IMD층(33)상에 식각 스탑층(34)을 형성하고 상기 식각 스탑층(34)상에 저유전율의 제 2 IMD층(35)을 형성한다.An etch stop layer 34 is formed on the first IMD layer 33, and a second IMD layer 35 having a low dielectric constant is formed on the etch stop layer 34.
이어, 상기 제 2 IMD층(35)상에 트렌치 형성 영역만 오픈되도록 포토레지스트 패턴층(36)을 형성한다.Next, a photoresist pattern layer 36 is formed on the second IMD layer 35 so that only the trench formation region is opened.
이어, 도 3b에서와 같이, 상기 포토레지스트 패턴층(36)을 마스크로 하여 노출된 제 2 IMD층(35)을 식각하여 트렌치(37)를 형성한다.3B, the trench 37 is formed by etching the exposed second IMD layer 35 using the photoresist pattern layer 36 as a mask.
그리고 도 3c에서와 같이, 상기 트렌치(37)를 포함하는 제 2 IMD층(35)상에 감광막을 도포하고 비아홀 형성 영역만 오픈되도록 선택적으로 노광 및 현상하여 포토레지스트 패턴층(38)을 형성한다.3C, a photoresist film is coated on the second IMD layer 35 including the trench 37 and selectively exposed and developed to open only the via hole forming region to form a photoresist pattern layer 38. .
이어, 도 4d에서와 같이, 식각을 진행하면 비아홀(39) 및 상부 금속 배선 형성용 트렌치(37)로 된 듀얼 다마신 패턴을 얻을 수 있다.Subsequently, as shown in FIG. 4D, the dual damascene pattern including the via hole 39 and the upper metal wiring forming trench 37 may be obtained by etching.
이러한 방식은 트렌치 및 비아홀 깊이의 프로파일을 조절하는 것이 용이하다.This approach makes it easy to adjust the profile of the trench and via hole depth.
이와 같은 종래 기술의 다층 배선 형성을 위한 매립 비아 방식과 비아 퍼스트 방식, 트렌치 퍼스트 방식에 있서는 다음과 같은 문제가 있다.In the buried via method, the via first method, and the trench first method for forming the multilayer wiring of the prior art, there are the following problems.
먼저, 매립 비아 방식에 있어서는 대부분의 경우 식각 스탑층으로 사용되는 물질의 유전 상수(Dielectric Constant)가 높기 때문에 전체 IMD층의 유전 상수 및 축전 용량(Capacitance)이 커져 Low-k 물질을 IMD로 사용하는 장점이 없어진다.First, in the buried via method, since the dielectric constant of the material used as the etch stop layer is high in most cases, the dielectric constant and capacitance of the entire IMD layer are increased, so that the low-k material is used as the IMD. There is no advantage.
또한 상부 금속 배선에 대해 패터닝한 감광막으로만 전체 IMD층을 식각해야 하기 때문에 감광막에 대한 IMD 물질의 식각 선택비가 상당히 커야 하고 그렇지 않으면 두께가 아주 높은 감광막을 패터닝해야 한다.In addition, since the entire IMD layer must be etched only with the photoresist patterned on the upper metal wiring, the etch selectivity of the IMD material to the photoresist must be quite large, otherwise a very thick photoresist must be patterned.
이러한 문제점은 미세 패턴을 구현하기 어렵게 만들고 또한 패턴의 임계치수(Critical Dimension)를 부정확하게 만드는 요인이 된다.This problem makes it difficult to implement a fine pattern, and also becomes a factor of inaccurate critical dimension of the pattern.
또한, 비아 퍼스트 방식에서는 딥 비아 식각(Deep Via Etch)을 수행해야 하기 때문에 패터닝된 감광막의 두께가 충분히 높거나 식각 공정에서 감광막에 대한 IMD 물질의 식각 선택비가 충분히 커야만 공정을 진행할 수 있다.In addition, since the via via method requires deep via etching, the process may be performed only when the thickness of the patterned photoresist layer is sufficiently high or the etching selectivity of the IMD material with respect to the photoresist layer in the etching process is sufficiently large.
또한, 트렌치 마스크 패터닝 공정에서 형성되어 있는 비아 홀 내부의 감광 물질이 잘 제거되지 않을 뿐만 아니라 트렌치 식각 공정에서 발생하는 마이크로 트렌치(Micro Trench) 현상(가)도 공정 진행을 어렵게 만드는 한 요인이 된다.In addition, the photoresist in the via hole formed in the trench mask patterning process may not be removed well, and the micro trench phenomenon generated in the trench etching process may be a factor that makes the process difficult.
그리고 트렌치 퍼스트 방식에서는 비아 마스크를 패터닝할 때 비아홀의 크기를 정확하게 조절하기 어렵고 식각 스탑층에 의한 IMD층 전체의 유전 상수가 증가하는 문제점이 있다.In the trench first method, when the via mask is patterned, it is difficult to accurately control the size of the via hole, and the dielectric constant of the entire IMD layer due to the etch stop layer is increased.
본 발명은 이와 같은 종래 기술의 다층 금속 배선 형성 공정의 문제를 해결하기 위한 것으로, 복합 하드 마스크를 이용한 이중 상감 식각(Dual DamasceneEtch)을 이용하여 다층의 금속 배선을 형성할 수 있도록한 듀얼 다마신 공정을 이용한 금속 배선 형성 방법을 제공하는데 그 목적이 있다.The present invention is to solve such a problem of the prior art multi-layer metal wiring formation process, a dual damascene process that allows the formation of a multi-layered metal wiring using a dual damascene etching using a composite hard mask. It is an object of the present invention to provide a method for forming a metal wiring using the same.
도 1a내지 도 1d는 종래 기술의 매립 비아(Buried Via) 방식의 공정 단면도1A to 1D are cross-sectional views of a prior art buried via method.
도 2a내지 도 2d는 종래 기술의 비아 퍼스트(Via First) 방식의 공정 단면도2A to 2D are cross-sectional views of a prior art Via First method.
도 3a내지 도 3d는 종래 기술의 트렌치 퍼스트(Trench First) 방식의 공정 단면도3A to 3D are cross-sectional views of a trench first method of the prior art.
도 4a내지 도 4h는 본 발명에 따른 다층 배선을 위한 공정 단면도4A-4H are cross-sectional views of a process for a multilayer wiring in accordance with the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
41. 하부 금속 배선 42. 확산 베리어층41. Bottom metal wiring 42. Diffusion barrier layer
43. IMD층 44. 금속 하드 마스크층43. IMD layer 44. Metal hard mask layer
45.47. 포토레지스트 패턴층 46. 산화 하드 마스크층45.47. Photoresist Pattern Layer 46. Oxidation Hard Mask Layer
48c. 비아홀 49a. 트렌치48c. Via Hole 49a. Trench
이와 같은 목적을 달성하기 위한 본 발명에 따른 듀얼 다마신 공정을 이용한 금속 배선 형성 방법은 하부 금속 배선상에 확산 베리어층,절연층을 형성하는 단계;상부 금속 배선 형성 영역의 절연층상에는 금속성 하드 마스크층을, 그 이외의 영역에는 산화 하드 마스크층을 동일 높이로 형성하는 단계;상기 금속성 하드 마스크층을 선택적으로 식각하여 비아홀 형성 영역이 오픈되도록 하는 단계;상기 패터닝된 금속성 하드 마스크층을 이용하여 절연층을 일정 깊이 1차 식각하는 단계;상기 금속성 하드 마스크층을 제거하고 산화 하드 마스크층을 이용하여 절연층을 선택적으로 2차 식각하여 하부 금속 배선이 노출되는 비아홀과 상부 금속 배선 형성용 트렌치를 동시에 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.Method for forming a metal wiring using a dual damascene process according to the present invention for achieving the above object comprises the steps of forming a diffusion barrier layer, an insulating layer on the lower metal wiring; a metallic hard mask on the insulating layer of the upper metal wiring formation region Forming a layer having an oxide hard mask layer at the same height in other regions; selectively etching the metallic hard mask layer to open a via hole forming region; insulating using the patterned metallic hard mask layer First etching the layer to a predetermined depth; simultaneously removing the metallic hard mask layer and selectively etching the insulating layer using an oxidized hard mask layer to simultaneously expose a via hole exposing a lower metal interconnection and a trench for forming an upper metal interconnection Characterized in that it comprises a step of forming.
이하, 첨부된 도면을 참고하여 본 발명에 따른 듀얼 다마신 공정을 이용한 금속 배선 형성 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a metal wire forming method using a dual damascene process according to the present invention will be described in detail with reference to the accompanying drawings.
도 4a내지 도 4h는 본 발명에 따른 다층 배선을 위한 공정 단면도이다.4A to 4H are cross-sectional views of a process for multi-layered wiring according to the present invention.
본 발명에서는 상감 방식으로 이미 형성된 하부 금속 배선(Sub-Metal-Line)위에 확산 베리어층/저유전율의 IMD층을 증착한 후에 그 위에 산화막 하드 마스크와 금속성 하드 마스크(Metallic Hard Mask)로 구성된 복합 하드 마스크를 형성한다. 그후에 두 가지의 서로 다른 종류의 플라즈마를 이용하여 선택적으로 식각을 진행함으로써 미세 패터닝이 가능한 공정 방식을 제시한다.In the present invention, after depositing the diffusion barrier layer / low dielectric constant IMD layer on the lower metal line (Sub-Metal-Line) already formed in a damascene manner, a composite hard consisting of an oxide hard mask and a metallic hard mask Form a mask. Thereafter, the etching method is selectively performed using two different kinds of plasmas, thereby presenting a process method capable of fine patterning.
본 발명에 따른 공정 진행 순서는 다음과 같다.The process progression process according to the present invention is as follows.
먼저, 도 4a에서와 같이, 하부 금속 배선(Sub Metal Line)(41)위에 확산 베리어층(42),저유전율의 IMD층(43) 그리고 금속성 하드 마스크층(44)을 차례로 형성한다.First, as shown in FIG. 4A, a diffusion barrier layer 42, a low dielectric constant IMD layer 43, and a metallic hard mask layer 44 are sequentially formed on the lower metal line 41.
여기서, 금속성 하드 마스크층(44)은 CI2+BCI3+N2가스를 활성화시킨 플라즈마에 의해 식각이 용이하게 이루어지는 물질 예를들면, Ti, TiN, Ta, TaN의 어느 하나로 형성한다.Here, the metallic hard mask layer 44 is formed of one of materials, such as Ti, TiN, Ta, and TaN, which is easily etched by a plasma activated with a CI 2 + BCI 3 + N 2 gas.
이어, 최상층에 증착된 금속성 하드 마스크(44)만을 식각할 수 있을 정도이면 되므로 충분히 낮은 두께로 전면에 포토레지스트를 도포한다.Subsequently, since only the metallic hard mask 44 deposited on the uppermost layer can be etched, the photoresist is applied to the entire surface with a sufficiently low thickness.
포토레지스트의 도포가 완료되면 상부 금속 배선 영역에 포토레지스트를 양각 방식으로 패터닝하여 포토레지스트 패턴층(45)을 형성한다.When the application of the photoresist is completed, the photoresist is patterned on the upper metal wiring region by embossing to form the photoresist pattern layer 45.
이와 같이 포토레지스트의 두께를 낮게 도포하면 미세한 패터닝을 실시할 때 유리하고 CD의 조정을 용이하게 만든다.Applying a low thickness of the photoresist in this way is advantageous for fine patterning and facilitates adjustment of the CD.
이어, 도 4b에서와 같이, CI2+BCI3+N2가스를 활성화시킨 플라즈마를 이용하여 가장 위층에 증착된 금속성 하드 마스크층(44)을 식각한다.Subsequently, as illustrated in FIG. 4B, the metallic hard mask layer 44 deposited on the uppermost layer is etched using a plasma activated with a CI 2 + BCI 3 + N 2 gas.
이때 상부 금속 배선 영역에 존재하는 금속성 하드 마스크층(44a)만 남게된다.At this time, only the metallic hard mask layer 44a remaining in the upper metal wiring region remains.
그리고 도 4c에서와 같이, 상기 금속성 하드 마스크층(44a)을 포함하는 전면에 산화 하드 마스크층(Oxide Hard Mask)(46)를 얇게 증착시킨 후에 화학적 기계적평탄화(Chemical Mechanical Polishing)방식을 이용하여 평탄화한다.As shown in FIG. 4C, a thin layer of an oxide hard mask 46 is deposited on the entire surface including the metallic hard mask layer 44a and then planarized using a chemical mechanical polishing method. do.
여기서, 평탄화 공정은 금속성 하드 마스크층(44a)의 상부 표면이 노출되도록 진행된다.Here, the planarization process is performed so that the upper surface of the metallic hard mask layer 44a is exposed.
이어, 도 4d에서와 같이, 포토레지스트를 다시 얇게 도포 시킨 후 비아홀 영역(48)을 음각 방식으로 패터닝하여 포토레지스트 패턴층(47)을 형성한다.Subsequently, as shown in FIG. 4D, the photoresist is thinly coated and the via hole region 48 is negatively patterned to form the photoresist pattern layer 47.
이 때에도 역시 포토레지스트는 맨 위층에 증착된 금속성 하드 마스크층(44a)만 충분히 식각할 수 있을 정도의 두께로 낮게 도포시킨다.Also at this time, the photoresist is applied to a thickness low enough to etch only the metallic hard mask layer 44a deposited on the top layer.
비아홀 영역에 대한 패터닝 역시 표면 굴곡이 전혀 없는 상태에서 패터닝이 이루어지기 때문에 미세 패터닝을 가능하게 한다.The patterning of the via hole region also enables fine patterning because the patterning is performed without any surface bending.
그리고 도 4e에서와 같이, 포토레지스트 패턴층(47)을 마스크로 하여 노출된 금속성 하드 마스크층(44a)을 선택적으로 식각하여 비아홀 영역(48a)갖도록 패터닝한다.As shown in FIG. 4E, the exposed metallic hard mask layer 44a is selectively etched using the photoresist pattern layer 47 as a mask and patterned to have a via hole region 48a.
금속성 하드 마스크층(44a)의 식각은 CI2+BCI3+N2가스를 활성화시킨 플라즈마를 이용하여 식각을 진행 시켜 비아홀 영역(48a)에 해당되는 부위의 IMD층(43) 만 노출시킨다.The etching of the metallic hard mask layer 44a is performed by using a plasma activated with a CI 2 + BCI 3 + N 2 gas to expose only the IMD layer 43 at a portion corresponding to the via hole region 48a.
이어, 도 4f에서와 같이, CaFb+CxHyFz+Ar (a, b, x, y, z : 정수)등을 활성화 시킨 플라즈마를 이용하여 IMD층(43)을 식각하여 비아홀 영역(48b)을 형성한다.Subsequently, as shown in FIG. 4F, the IMD layer 43 is etched using a plasma activated with C a F b + C x H y F z + Ar (a, b, x, y, z: integer). The via hole region 48b is formed.
이때, CaFb+CxHyFz+Ar (a, b, x, y, z : 정수)의 가스 조합과 플라즈마 활성화 파라메타(Plasma Activation Parameter)를 적당히 조절하여 산화 하드마스크층(46)에 대한 IMD층(43)의 선택비와 금속성 하드 마스크층(44)에 대한 IMD층(43)의 선택비가 충분히 확보될 수 있도록 플라즈마 분위기를 조성한다.At this time, a gas combination of C a F b + C x H y F z + Ar (a, b, x, y, z: integer) and a plasma activation parameter are appropriately adjusted to oxidize the hard mask layer 46. The plasma atmosphere is formed such that the selectivity of the IMD layer 43 relative to the IMD layer 43 and the selectivity ratio of the IMD layer 43 relative to the metallic hard mask layer 44 are sufficiently secured.
그리고 도 4g에서와 같이, CI2+BCI3+N2가스를 활성화시킨 플라즈마를 이용하여 식각 공정을 진행하여 남아있는 금속성 하드 마스크층(44a)를 제거한다.As shown in FIG. 4G, the etching process is performed using a plasma activated with a CI 2 + BCI 3 + N 2 gas to remove the remaining metallic hard mask layer 44a.
이때, 플라즈마 활성화 파라메터들 중에 활성화된 플라즈마 구성체(Radical)들을 웨이퍼 방향으로 가속시키는 역할을 하는 바이어스 파워(Bias Power)를 가능한 낮게 설정한다.At this time, the bias power that serves to accelerate the activated plasma components in the wafer direction among the plasma activation parameters is set as low as possible.
이와 같이 바이어스 파워를 낮게 적용하면, 대부분의 조건하에서 CI2+BCI3+N2가스를 활성화시킨 플라즈마는 산화성 물질에 대한 식각율이 매우 낮기 때문에 산화 하드 마스크층과 IMD층은 거의 식각 되지 않는다.When the bias power is applied in such a low way, the oxidized hard mask layer and the IMD layer are hardly etched because the plasma in which the CI 2 + BCI 3 + N 2 gas is activated under most conditions has a very low etching rate for the oxidizing material.
그리고 도 4h에서와 같이, CaFb+CxHyFz+Ar (a, b, x, y, z : 정수)를 활성화시킨 플라즈마를 이용하여 IMD층(43)을 식각하면 비아홀(48c) 및 상부 금속 배선용 트렌치(49a)가 동시에 형성된 듀얼 다마신 패턴을 만들 수 있다.As shown in FIG. 4H, when the IMD layer 43 is etched using a plasma activated C a F b + C x H y F z + Ar (a, b, x, y, z: integer), the via hole ( 48c) and the dual damascene pattern in which the upper metal wiring trench 49a are simultaneously formed can be made.
이와 같은 본 발명은 반도체 소자 제조 공정 중에서 IMD(Inter Metal Dielectric)물질에 대해 이중 상감 식각(Dual Damascene Etch)방식으로 다층 금속배선(Multi-Layer-Metalization)을 형성하는데 응용할 수 있다.The present invention can be applied to form a multi-layer metallization (Dual Damascene Etch) method for the inter-metal dielectric (IMD) material in the semiconductor device manufacturing process.
특히 본 발명에서 제시하는 공정 방식은 감광막의 두께를 크게 낮출 수 있기 때문에 미세 패터닝을 가능하게 하고, CD를 정확하게 조정 할 수 있다.In particular, the process method proposed in the present invention can significantly reduce the thickness of the photoresist film, thereby enabling fine patterning and precisely adjusting the CD.
이와 같은 본 발명의 듀얼 다마신 공정을 이용한 금속 배선 형성 방법은 다음과 같은 효과가 있다.The metal wiring forming method using the dual damascene process of the present invention has the following effects.
첫째, 반도체 칩 제조 공정 중에서 저유전율의 IMD 물질에 대한 이중 상감 식각 방식으로 다층 금속 배선을 형성하는데 응용할 수 있고 포토레지스트의 두께를 크게 낮출 수 있기 때문에 미세 패턴을 쉽게 구현 할 수 있다.First, it can be applied to form a multi-layered metal wiring by a double damascene etching method for a low dielectric constant IMD material in the semiconductor chip manufacturing process, it is possible to implement a fine pattern easily because the thickness of the photoresist can be significantly reduced.
둘째, 포토레지스트의 두께를 크게 낮추는 것에 의해 비아 홀 또는 트렌치의 사이즈 및 CD를 정확하게 제어할 수 있다.Secondly, by significantly lowering the thickness of the photoresist, it is possible to accurately control the size and CD of the via hole or trench.
셋째, 포토레지스트에 대한 모든 패터닝 공정이 완벽한 평판 위에서 이루어지기 때문에 미세 패턴 구현시에 극미세 가공이 가능하게 한다.Third, all the patterning process for the photoresist is done on a perfect flat plate, which allows for very fine processing when implementing fine patterns.
넷째, 유전 상수가 높은 식각 스탑층을 사용할 필요가 없으므로 IMD 전체적으로 유전 상수를 낮출 수 있다. 이는 RC 딜레이에 의한 반도체 칩의 성능 저하를 막을 수 있다.Fourth, the dielectric constant can be lowered as a whole because there is no need to use an etching stop layer having a high dielectric constant. This can prevent the performance degradation of the semiconductor chip due to the RC delay.
다섯째, 포토레지스트 패턴층이 전혀 없는 상태에서 IMD층에 대한 식각이 이루어지기 때문에 금속성 폴리머의 발생이 상대적으로 작게 발생한다.Fifth, since the etching of the IMD layer is performed in the absence of the photoresist pattern layer at all, the generation of the metallic polymer is relatively small.
이는 폴리머 제거 공정을 생략할 수 있어 공정을 단순화한다.This simplifies the process by eliminating the polymer removal process.
여섯째, 금속 배선을 패터닝할 때 양각 형태로 패터닝하여 결과적으로 음각 형태의 금속 배선을 형성한다.Sixth, when the metal wiring is patterned, it is patterned in an embossed form, and as a result, an engraved metal wiring is formed.
이는 다마신용 레티클이 아닌 일반 레티클을 이용하여 다마신 패턴을 구현할 수 있음을 의미한다. 다마신/비다마신 공정을 동일한 레티클로 구현할 수 있어 제작 비용을 절감한다.This means that the damascene pattern can be implemented using a general reticle rather than a damascene reticle. The damascene / bidamasine process can be implemented with the same reticle, reducing manufacturing costs.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084103A KR100364807B1 (en) | 2000-12-28 | 2000-12-28 | Method for forming metal line using the dual damascene process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000084103A KR100364807B1 (en) | 2000-12-28 | 2000-12-28 | Method for forming metal line using the dual damascene process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020054863A true KR20020054863A (en) | 2002-07-08 |
| KR100364807B1 KR100364807B1 (en) | 2002-12-16 |
Family
ID=27687591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000084103A KR100364807B1 (en) | 2000-12-28 | 2000-12-28 | Method for forming metal line using the dual damascene process |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364807B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100588371B1 (en) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | Method for forming dual damascene of semiconductor device |
| KR100665405B1 (en) * | 2002-07-09 | 2007-01-04 | 주식회사 하이닉스반도체 | Method of forming a metal line in semiconductor device |
| KR100729735B1 (en) * | 2005-12-22 | 2007-06-20 | 매그나칩 반도체 유한회사 | Method of manufacturing image sensor |
-
2000
- 2000-12-28 KR KR1020000084103A patent/KR100364807B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100665405B1 (en) * | 2002-07-09 | 2007-01-04 | 주식회사 하이닉스반도체 | Method of forming a metal line in semiconductor device |
| KR100588371B1 (en) * | 2004-12-30 | 2006-06-12 | 매그나칩 반도체 유한회사 | Method for forming dual damascene of semiconductor device |
| KR100729735B1 (en) * | 2005-12-22 | 2007-06-20 | 매그나칩 반도체 유한회사 | Method of manufacturing image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100364807B1 (en) | 2002-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6066569A (en) | Dual damascene process for metal layers and organic intermetal layers | |
| US6627557B2 (en) | Semiconductor device and method for manufacturing the same | |
| KR20010062111A (en) | Methods for fabrication a multilevel interconnection for an integrated circuit device utilizing a selective overlayer | |
| KR100386621B1 (en) | Method for forming dual-damascene interconnect structures | |
| KR100364807B1 (en) | Method for forming metal line using the dual damascene process | |
| TW507324B (en) | Method for forming an electrically conductive interconnection between two semiconductor layers, and multilayer semiconductor device | |
| JP3408746B2 (en) | Method for manufacturing semiconductor device | |
| JPS61185952A (en) | Manufacture of semiconductor element | |
| KR100460064B1 (en) | Method for forming metal wiring of semiconductor device | |
| KR100460718B1 (en) | Method for manufacturing metal insulator metal capacitor | |
| KR100470125B1 (en) | Method for fabricating multi-level damascene pattern | |
| KR100578222B1 (en) | Improved dual damascene process in semiconductor device | |
| KR100866122B1 (en) | Method for forming metal line using dual damascene process | |
| KR100364808B1 (en) | Method for fabricating for semiconductor device using the dual damascene process | |
| KR100365745B1 (en) | Method for forming contact hole in semiconductor device | |
| KR20030049571A (en) | Method for forming metal line of semiconductor device using dual-damascene process | |
| KR20010003687A (en) | Improved dual damascene process in semiconductor device | |
| JPH08264644A (en) | Manufacture of semiconductor device having process for forming connecting hole | |
| KR20030083446A (en) | Method of making dual damascene for semiconductor device | |
| KR100900773B1 (en) | Method for fabricating contact hole in semiconductor device | |
| KR100364819B1 (en) | Method for Fabricating of Semiconductor Device | |
| KR100311499B1 (en) | Method for manufacturing capacitor in semiconductor device | |
| KR100731009B1 (en) | Method for etching dual damascene of semiconductor device | |
| KR20040059900A (en) | Method for making deep detail contact plug in semiconductor | |
| KR20050032310A (en) | Method of forming metal line in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |