KR20020020187A - Auto calibration circuit for radio frequency synthesizer circuits - Google Patents

Auto calibration circuit for radio frequency synthesizer circuits Download PDF

Info

Publication number
KR20020020187A
KR20020020187A KR1020010053259A KR20010053259A KR20020020187A KR 20020020187 A KR20020020187 A KR 20020020187A KR 1020010053259 A KR1020010053259 A KR 1020010053259A KR 20010053259 A KR20010053259 A KR 20010053259A KR 20020020187 A KR20020020187 A KR 20020020187A
Authority
KR
South Korea
Prior art keywords
voltage
controlled oscillator
voltage controlled
band
frequency
Prior art date
Application number
KR1020010053259A
Other languages
Korean (ko)
Inventor
버스테인아미트
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20020020187A publication Critical patent/KR20020020187A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

PURPOSE: An automatic calibration system for a phase locked loop is provided to operate in a multiplexing band for an overall operational frequency range and to utilize a common voltage controlled oscillator(VCO) for preventing a result from changing during a manufacturing process. CONSTITUTION: An automatic calibration system for a phase locked loop includes a voltage controlled oscillator(VCO)(12) of the phase locked loop, a comparator circuit(26), a counter(27) and a divider(35). The automatic calibration circuit selects an operational frequency range of the VCO(12) of the phase locked loop. After tuning an operational frequency of the VCO(12) at one end of a tuned frequency at every changing of a frequency, the automatic calibration system converts the range to digital. When a control voltage at a control input terminal(13) of the VCO(12) is changed from the present value, an operation to select a range is disabled. At that time, it is allowed to synchronize by using a reference signal of the loop. The automatic calibration system becomes available for a quick selection of a channel frequency even in an application such as a cellular phone necessary to change a frequency within several microseconds.

Description

자동 캘리브레이션 시스템 및 방법{AUTO CALIBRATION CIRCUIT FOR RADIO FREQUENCY SYNTHESIZER CIRCUITS}AUTO CALIBRATION CIRCUIT FOR RADIO FREQUENCY SYNTHESIZER CIRCUITS}

본 발명은 무선 주파수 신호 프로세싱 분야에서 주파수 합성기의 개선에 관한 것이다. 특히, 다중 주파수 대역에서 안정된 주파수 동작을 허용하는 자동 캘리브레이션 회로(auto calibration circuit)가 제공된다.The present invention relates to improvements in frequency synthesizers in the field of radio frequency signal processing. In particular, an auto calibration circuit is provided that allows stable frequency operation in multiple frequency bands.

주파수 합성기는 많은 무선 전화 애플리케이션에서 안정된 캐리어 주파수 신호를 생성하기 위해 사용된다. 유저가 셀에서 셀로 이동함에 따라, 다음 셀이 다른 주파수에서 동작하여, 전송 주파수의 매우 빠른 변화를 요구할 수 있기 때문에, 전송 주파수의 변화가 요구된다. 새로운 전송 주파수는 크게 다를 수 있으며, 유저가 한 셀에서 다른 셀로의 이동으로부터 어떤 영향도 받지 않도록 하기 위해서, 전송 주파수는 새로운 채널 주파수로 마이크로초로 재확립되어야 한다.Frequency synthesizers are used to generate stable carrier frequency signals in many wireless telephone applications. As the user moves from cell to cell, a change in transmission frequency is required because the next cell may operate at a different frequency, requiring a very rapid change in transmission frequency. The new transmission frequency can vary greatly, and in order for the user to be unaffected from moving from one cell to another, the transmission frequency must be reestablished in microseconds as the new channel frequency.

합성기 주파수를 빨리 변경시키기 위해, 위상 동기 루프는 새로운 채널 주파수에 대한 위상 동기(phase lock)를 빨리 재설정해야 한다. 합성기 설계는 셀룰러 전화 대역폭 전체에 걸쳐 동작할 수 있는 전압 제어 발진기(VCO)가 거의 없기 때문에 복잡하다. 따라서, VCO는 다중 주파수 대역에서 동작가능하거나, 또는 VCO가 다중 주파수 대역을 커버할 수 있는 다중 VCO(mutiple VCO)가 제공되어야한다.To quickly change the synthesizer frequency, the phase-lock loop must quickly reset the phase lock for the new channel frequency. Synthesizer design is complex because there are few voltage controlled oscillators (VCOs) that can operate across the cellular telephone bandwidth. Therefore, the VCO must be operable in multiple frequency bands, or multiple muteple VCOs can be provided in which the VCO can cover multiple frequency bands.

그러나 다중 VCO를 이용하는 것은 구현하기에 바싸고 어렵다.However, using multiple VCOs is expensive and difficult to implement.

넓은 동조(tuning) 대역폭을 갖는 VCO를 구현하는데 있어서 추가적인 문제로서, 반도체 제조 공정에서의 공정 변화가 동작 주파수에서의 변화를 초래하여 VCO 주파수 동조 범위 간에 10-15%의 차가 존재할 수 있다는 것이다. 본 발명은 관심 스펙트럼 전체에 대해 다중 대역에서 동작하고 제조 동안 공정 변화의 결과를 방지하는 공통 VCO를 사용하는 합성기를 제공한다.An additional problem in implementing VCOs with wide tuning bandwidths is that process changes in the semiconductor fabrication process can result in changes in operating frequency such that there can be a 10-15% difference between the VCO frequency tuning ranges. The present invention provides a synthesizer that uses a common VCO that operates in multiple bands over the entire spectrum of interest and prevents the consequences of process variations during manufacturing.

넓은 신호 대역폭에 걸쳐 동작할 수 있는 주파수 합성기 내의 단일 VCO를 사용하는 시스템이 개시된다. 위상 동기 루프의 VCO는 VCO가 주파수의 다른 범위를 동조할 수 있도록 디지털적으로 제어된다. 합성기에 대한 동작 주파수가 변경되려고 할 때, 그의 동조 범위 한 단부(end)에서의 전압 제어 발진기의 주파수를 세트하기 위해 기준 전압 소스가 전압 제어 발진기 제어 입력에 접속된다. VCO에 대한 동작 주파수 대역은 전압 제어 발진기 제어 입력을 모니터링하면서 선택적으로 스위칭된다. 비교 회로가 전압 제어 발진기 제어 입력 상의 동조 전압이 기준값 미만으로 감소되었다는 것을 판정할 때, 전압 제어 발진기 동작 주파수 대역의 스위칭은 억제되며, VCO는 위상 동기 루프 내의 위상 동기 상태를 획득한다. 각 대역을 선택하는 프로세스 및 새로운 채널 주파수를 포함하는 대역 내에 위상 동기를 확립하는 것은 수 마이크로초로 실행될 수 있다. GSM 전화 동작 모드에서, 128 채널에 대한 주파수는 16 동작 대역을 사용하여 액세스될 수 있다.A system is disclosed that uses a single VCO in a frequency synthesizer that can operate over a wide signal bandwidth. The VCO of the phase locked loop is digitally controlled to allow the VCO to tune to different ranges of frequencies. When the operating frequency for the synthesizer is about to be changed, a reference voltage source is connected to the voltage controlled oscillator control input to set the frequency of the voltage controlled oscillator at one end of its tuning range. The operating frequency band for the VCO is selectively switched while monitoring the voltage controlled oscillator control input. When the comparing circuit determines that the tuning voltage on the voltage controlled oscillator control input is reduced below the reference value, switching of the voltage controlled oscillator operating frequency band is suppressed, and the VCO acquires a phase locked state in the phase locked loop. The process of selecting each band and establishing phase synchronization within the band containing the new channel frequency can be performed in a few microseconds. In the GSM telephone operating mode, the frequencies for the 128 channels can be accessed using 16 operating bands.

도 1은 다수의 주파수 대역에서 동작하는 위상 동기 루프를 갖는 주파수 합성기를 도시한 도면,1 shows a frequency synthesizer having a phase locked loop operating in multiple frequency bands,

도 2는 전압 제어 발진기에 대한 다수의 동작 주파수 대역의 각각에 대한 동조 범위를 도시한 도면,2 shows a tuning range for each of a plurality of operating frequency bands for a voltage controlled oscillator;

도 3은 VCO에 대해 동작의 각각의 대역을 선택하기 위한 본 발명의 바람직한 실시예에 따른 자동 캘리브레이션 회로의 블록도,3 is a block diagram of an automatic calibration circuit in accordance with a preferred embodiment of the present invention for selecting each band of operation for a VCO;

도 4는 VCO에 대해 동작의 대역의 위치를 파악하는데 사용되는 이진 탐색 알고리즘을 도시한 도면,4 illustrates a binary search algorithm used to locate a band of operation with respect to a VCO;

도 5는 동작의 VCO 대역의 위치를 파악하는 이진 탐색 알고리즘을 사용하는 본 발명의 일 실시예의 블록도,5 is a block diagram of one embodiment of the present invention using a binary search algorithm for locating the VCO band of operation;

도 6은 도 4의 실시예에 의해 실행되는 프로세스를 도시한 도면,6 shows a process executed by the embodiment of FIG. 4;

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

12 : 전압 제어 발진기 13 : 전압 제어 발진기 제어 입력12: voltage controlled oscillator 13: voltage controlled oscillator control input

24 : 제어 입력 26 : 비교 회로24: control input 26: comparison circuit

27 : 카운터 35 : 디바이더27: Counter 35: Divider

도 1를 참조하면, 휴대용 무선 전화와 같은 애플리케이션에서 사용되는 주파수 합성기의 블록도가 도시된다. 주파수 합성기는 GSM 휴대용 전화 애플리케이션에서 대략 200 KHz 간격의 최대 128 채널 주파수 까지 제공한다. 주파수 합성기는 VC0(12)의 제어 입력(13)에 인가된 제어 전압의 제어 하에 출력 주파수 Fout를 갖는 VCO(12)를 포함한다. VCO(12)에 대한 동작 주파수는 주파수 합성기에서는 통상적으로 디바이더(14)에 의해 효과적으로 세트된다. 위상 동기 루프는 VCO(12), 디바이더(14), 위상/주파수 검출기(16) 및 루프 필터(17)로 형성된다. 아주 안정된 기준 주파수는 기준 입력(19)에 인가되며, 기준 입력 신호와 디바이드된 VCO(12) 출력 신호 간의 위상 차는 루프 필터(17)의 에러 신호(error signal)로 검출된다. 루프 필터(17)는 주파수를 변화시키는데 할당된 시간에 Fref입력 기준 신호로서 Fout를 동기하도록 허용하는 루프 대역폭이 얻어지도록 위상 동기 루프 기술을 따라 설계된다.1, a block diagram of a frequency synthesizer used in an application such as a portable radiotelephone is shown. The frequency synthesizer provides up to 128 channel frequencies at approximately 200 KHz intervals in GSM portable telephone applications. The frequency synthesizer includes a VCO 12 having an output frequency F out under the control of a control voltage applied to the control input 13 of VC0 12. The operating frequency for the VCO 12 is typically set effectively by the divider 14 in the frequency synthesizer. The phase locked loop is formed of a VCO 12, a divider 14, a phase / frequency detector 16 and a loop filter 17. A very stable reference frequency is applied to the reference input 19, and the phase difference between the reference input signal and the divided VCO 12 output signal is detected with an error signal of the loop filter 17. The loop filter 17 is designed according to the phase locked loop technique such that a loop bandwidth is obtained which allows to synchronize F out as the F ref input reference signal at the time allotted to change the frequency.

자동 캘리브레이션 회로(21)는 합성기에 대한 직렬 인터페이스(220)의 제어 하에 있다. 셀룰러 전화의 경우에는, 직렬 인터페이스는 VCO가 동작하는 대역을 리세트하도록 자동 캘리브레이션 회로(21)에 명령을 생성함으로써, 위상 동기 루프는 디바이더(14)에 의해 세트된 주파수에서 동기할 수 있을 것이다. 셀룰러 전화 애플리케이션에서, 디바이더(14)는 셀룰러 전화 기술에서 알려진 바처럼 주파수 변조기로서 기능할 수 있다.The auto calibration circuit 21 is under the control of the serial interface 220 to the synthesizer. In the case of a cellular telephone, the serial interface may generate a command to the auto calibration circuit 21 to reset the band in which the VCO operates, so that the phase locked loop may be synchronized at the frequency set by the divider 14. In cellular telephone applications, the divider 14 may function as a frequency modulator as is known in cellular telephone technology.

VCO(12)는 자동 캘리브레이션 회로(21)의 제어 하의 동작 주파수 범위를 갖는다. VCO(12)의 다수의 스위칭된 주파수 제어 요소는 주파수 동작의 16 대역 중의 하나를 세트한다. 주파수 변경 동안, 자동 캘리브레이션 회로(21)는 VCO(12)의 동작의 주파수를, 제어 입력(24)에 나타나는 제어 전압이 VCO(12)에 의해 생성된 주파수가 위상 동기를 성취하는 범위 내에 존재함을 표시할 때까지, 연속적으로 변화시킨다.VCO 12 has an operating frequency range under the control of automatic calibration circuit 21. The multiple switched frequency control elements of the VCO 12 set one of the 16 bands of frequency operation. During the frequency change, the auto calibration circuit 21 sets the frequency of the operation of the VCO 12 so that the control voltage appearing at the control input 24 is within a range where the frequency generated by the VCO 12 achieves phase synchronization. Change continuously until is displayed.

VCO(12)가 동조될 수 있는 다양한 주파수 대역은 도 2에서 보다 더 구체적으로 도시된다. 각각의 대역 n 내에서, VCO(12)는 입력 기준 주파수 신호로 위상 동기를 설정할 것이다. 도 3에서 자명하게 될 바처럼, VCO 대역는 VCO(12)의 연속적으로 동조된 버랙터(varactor)와 병렬로, 캐패시터와 같은 개별적 동조 요소를 스위칭함으써 디지털적으로 선택되며, VCO(12)에 인가된 순 동조 캐패시턴스는 도 2에서 도시된 주파수 대역 중의 하나에 대응한다. 도시된 n 주파수 대역은 제조 공정 변화로 인해 VCO 마다 상이한 공칭 동조 범위(a nominal tuning range)를 갖는다. 동조 범위에 대한 스큐(skew)는 VCO에 대한 동작 대역이 선택될 때 본 발명에 의해 효과적으로 수정된다.The various frequency bands in which the VCO 12 can be tuned are shown in more detail than in FIG. 2. Within each band n, VCO 12 will establish phase synchronization with the input reference frequency signal. As will be apparent from FIG. 3, the VCO band is digitally selected by switching individual tuning elements, such as capacitors, in parallel with the continuously tuned varactors of the VCO 12, The applied net tuning capacitance corresponds to one of the frequency bands shown in FIG. The n frequency band shown has a nominal tuning range that varies from VCO to VCO due to manufacturing process variations. Skew for the tuning range is effectively modified by the present invention when the operating band for the VCO is selected.

바람직한 실시예에 의해 실행된 프로세스에 따라, 동작 주파수 대역의 선택은 최저 대역 1에서 시작하며, VCO(12)가 기준 주파수로 위상 동기를 설정할려고 하는 주파수 대역을 탐색하면서 최고 주파수 대역 n으로 진행한다. 이러한 탐색 동안, VCO는 제어 입력(13)을 기준 전압 VDS으로 충전함으로써, 그의 동조 범위의 고 단부(high end)로 리세트된다. 각 대역이 선택될 때, VCO 제어 전압은, 디바이더(14)에 의해 선택된 주파수를 포함하는 대역이 선택되고, VCO가 기준 주파수 신호로 위상 동기를 시작할 때까지 , 기준값으로 유지될 것이다. 위상 동기 조건은 VCO(12)의 제어 입력(13) 상의 전압 전위를 모니터링함으로써 유지된다. 제어 전압(13)이 그의 사전설정된 기준값으로부터 위상 동기 조건 쪽으로 이동할 때에, 자동 캘리브레이션 회로(21)는 임의의 다른 대역 선택을 금지하고, 이에 따라 VCO(12) 주파수 대역을 확립한다.In accordance with the process implemented by the preferred embodiment, the selection of the operating frequency band begins at the lowest band 1 and proceeds to the highest frequency band n while the VCO 12 searches for the frequency band to which to establish phase synchronization to the reference frequency. . During this search, the VCO is reset to the high end of its tuning range by charging the control input 13 to the reference voltage VDS. When each band is selected, the VCO control voltage will remain at the reference value until the band containing the frequency selected by the divider 14 is selected and the VCO starts phase synchronization with the reference frequency signal. The phase locked condition is maintained by monitoring the voltage potential on the control input 13 of the VCO 12. When the control voltage 13 moves from its predetermined reference value toward the phase synchronization condition, the auto calibration circuit 21 prohibits any other band selection, thus establishing the VCO 12 frequency band.

자동 캘리브레이션 회로의 보다 상세한 블록도가 도 3에서 도시된다. VCO(12)에 대한 대역 선택 구성 요소는 스위치(S1-S4)를 경유하여 VC0(12)의 동조 버랙터(12A)에 접속되는 캐패시터 뱅크(12B)를 포함한다. 동조 캐패시터의 접속은 VCO(12)에 대한 최대 16 동작 대역까지 선택할 수 있는 카운터(27)로부터의 이진 4 비트 신호의 제어 하에 있다. 버랙터 동조 캐패시터(12A)와 병렬로 동조 캐패시터(12B)의 각각을 선택적으로 접속하거나 또는 분리시킴으로써, VCO(12)에 대한 상이한 동작 대역이 선택된다.A more detailed block diagram of the automatic calibration circuit is shown in FIG. The band select component for the VCO 12 includes a capacitor bank 12B connected to the tuning varactor 12A of the VC0 12 via the switches S1-S4. The connection of the tuning capacitor is under the control of a binary 4-bit signal from the counter 27 that can select up to 16 operating bands for the VCO 12. By selectively connecting or disconnecting each of the tuning capacitors 12B in parallel with the varactor tuning capacitors 12A, a different operating band for the VCO 12 is selected.

주파수에서의 변경이 도 1의 주파수 합성기의 직렬 인터페이스(22)에 의해 선택될 때, 디바이더(14)는 세트되며, 자동 캘리브레이션 회로는 단자(30)를 통해 직렬 인터페이스(22)에 의해 리세트된다. 기준 전압 소스(31)는 스위치(29)를 경유하여 VCO(12)의 제어 입력(13)에 잠시 접속된다. 캐패시터(32) 및 인덕터(33)는 바람직한 실시예에서는 VCO(12)에 대한 상부 주파수 동조 한계인 그의 주파수 범위의 한 단부에서 VCO(12) 출력 주파수를 사전설정(presetting)하기 위한 전하를 유지한다.When a change in frequency is selected by the serial interface 22 of the frequency synthesizer of FIG. 1, the divider 14 is set, and the automatic calibration circuit is reset by the serial interface 22 via the terminal 30. . The reference voltage source 31 is briefly connected to the control input 13 of the VCO 12 via the switch 29. Capacitor 32 and inductor 33 retain the charge for presetting the VCO 12 output frequency at one end of its frequency range, which in the preferred embodiment is the upper frequency tuning limit for VCO 12. .

주파수 대역 선택은 카운터(27)의 제어 하에 있다. 카운터(27)는 프로그램가능한 주파수 디바이더(35)로부터 생성된 디바이드된 클록 펄스를 카운터하며, 4 비트 이진 카운터(27) 출력에서 변경을 생성하며, 그 결과 캐패시턴스(12C)의 새로운 값 및 새로운 동조 대역폭이 생성된다. 카운터(27)에 인가된 펄스는 위상 동기 루프가 적당한 대역이 선택될 때 동기를 획득할 수 있도록 충분한 폭을 갖는다.Frequency band selection is under the control of the counter 27. Counter 27 counters the divided clock pulses generated from programmable frequency divider 35 and generates a change in the 4-bit binary counter 27 output, resulting in a new value and a new tuning bandwidth of capacitance 12C. Is generated. The pulse applied to the counter 27 has a sufficient width so that the phase locked loop can obtain synchronization when the appropriate band is selected.

제어 입력(13) 상의 제어 전압은 주파수 대역이 카운터(27)에 의해 선택되고 있을 때 비교기(26)에 의해 계속 모니터링된다. 비교기(26)가 VCO(12)의 제어 입력(13) 상의 전압이 캐패시터(32) 상에 저장된 그의 사전설정된 값으로부터 비교기 임계값과 동일한 양만큼 감소했다는 것을 표시할 때, 비교기(26)는 카운터(27)가 VCO(12) 동작 주파수 대역의 임의의 다른 인덱싱(any further indexing)을 금지하도록 스위칭한다.The control voltage on the control input 13 is continuously monitored by the comparator 26 when the frequency band is being selected by the counter 27. When the comparator 26 indicates that the voltage on the control input 13 of the VCO 12 has decreased from its preset value stored on the capacitor 32 by an amount equal to the comparator threshold, the comparator 26 counters (27) switches to prohibit any further indexing of the VCO 12 operating frequency band.

본 발명의 전술한 구현은 VCO(13)를 다른 주파수 대역으로 디지털적으로 동조함으로써, 그리고 각 대역 내의 VCO(12) 주파수를 동조 버랙터(12a)로 동조함으로써, VCO의 동조 범위를 큰 동작 주파수 범위로 상당히 증가시킬수 있다. 또한, 통상적인 반도체 프로세싱 기술은 넓은 허용 오차를 갖는 구성 요소를 생산하기 때문에, VCO 회로는 제조 공정 변화로 인해 동조 범위의 큰 변화를 가지는 경향이 있다. 그러므로, VCO 주파수가 그의 공칭 동조 범위 내에서 동조될 수 없다면, 다음의 최고 인접 주파수 대역이 관심 채널 주파수(channel frequency of interest)를 생성하는데 사용될 수 있다.The above-described implementation of the present invention makes the tuning range of the VCO larger by operating the digital tuning of the VCO 13 to different frequency bands, and by tuning the VCO 12 frequencies within each band to the tuning varactors 12a. You can increase it considerably. In addition, because conventional semiconductor processing techniques produce components with wide tolerances, VCO circuits tend to have large variations in tuning range due to manufacturing process variations. Therefore, if the VCO frequency cannot be tuned within its nominal tuning range, the next highest adjacent frequency band can be used to generate the channel frequency of interest.

채널 주파수 선택이 합성기에 의해 수행될 때 마다, 카운터(27)는 리세트되고, 캐패시터(32) 상의 충전은 스위치(29)의 순간 닫힘(momentary closure)에 의해 재확립된다. 위상 동기 조건이 VCO(12)의 제어 입력 상에서 검출될 때 신뢰할 만하게 주파수 대역 선택이 금지될 수 있도록, 비교기(26) 임계값은 비교기(26)를 잘못 트리거시킬 공정 또는 온도 변화에서의 임의의 큰 오프셋도 보상하는 값으로 세트될 수 있다.Each time channel frequency selection is performed by the synthesizer, the counter 27 is reset and charging on the capacitor 32 is reestablished by the momentary closure of the switch 29. The comparator 26 threshold is any large in the process or temperature change that would erroneously trigger the comparator 26 so that the frequency synchronization can be reliably inhibited when a phase locked condition is detected on the control input of the VCO 12. The offset may also be set to a value that compensates.

본 발명의 바람직한 실시예는 최저 주파수 대역에서 관심 채널 주파수를 포함하는 대역을 탐색하기 시작한다. 그러나, 본 발명의 다른 실시예는 다른 위치로부터 시작할 수 있다. 가령, 대역 번호 8로부터 그의 카운트를 시작하고, VCO(12) 상의 제어 전압의 상태에 따라 보다 낮은 주파수 대역 또는 보다 높은 주파수 대역으로 인덱싱하는 카운터를 제공하는 것이 가능하다.A preferred embodiment of the present invention begins to search for a band containing the channel frequency of interest in the lowest frequency band. However, other embodiments of the invention may begin from other locations. For example, it is possible to provide a counter that starts its count from band number 8 and indexes into a lower frequency band or a higher frequency band depending on the state of the control voltage on VCO 12.

도 4는 관심 주파수 대역의 위치를 파악하기 위해 본 발명의 일 실시예에서 구현될 수 있는 이진 탐색 트리(a binary search tree)를 도시한다. 탐색 알고리즘은 선택될 대역의 수가 선행 실시예에 따르면 16 대역 즉 0-15라는 것을 가정하고 시작한다. 탐색은 중간 대역 8로부터 시작한다. 가령, 대역 3이 관심의 선택된 합성기 주파수를 갖는다면, 탐색 알고리즘은 먼저 VCO(12) 상의 제어 전압이 기준 전압 보다 크는 지 작은 지를 결정함으로써 대역 3의 위치를 파악할 것이다. 대역 3이 대역 8 아래에 놓이기 때문에, 탐색 프로세스는 대역 8 과 0 간의 중간 대역을 선택하고, 대역 4에서 동작하도록 VCO를 설정한다. 그리고, 기준 전압은 VCO 제어 입력 상에서 재확립될 것이고, VCO 제어 전압이 세트된 기준 전압 위에 있는 지 아래에 있는 지에 대한 유사한 결정이 수행된다. 대역 3이 대역 4아래에놓이기 때문에, 카운터는 대역 4와 대역 0 간의 중간 즉 대역 2로 세트된다.4 illustrates a binary search tree that may be implemented in one embodiment of the present invention to locate a frequency band of interest. The search algorithm starts assuming that the number of bands to be selected is 16 bands, 0-15, according to the preceding embodiment. The search starts from intermediate band 8. For example, if band 3 has the selected synthesizer frequency of interest, the search algorithm will first locate band 3 by determining whether the control voltage on VCO 12 is greater or less than the reference voltage. Since band 3 lies below band 8, the search process selects an intermediate band between bands 8 and 0 and sets the VCO to operate in band 4. The reference voltage will then be reestablished on the VCO control input, and a similar determination is made as to whether the VCO control voltage is above or below the set reference voltage. Since band 3 lies below band 4, the counter is set to halfway between band 4 and band 0, that is, band 2.

VCO가 대역 2에서 일단 동작하면, VCO에 대한 제어 전압 입력은 재충전되며, 제어 입력 전압은 전압 기준과 비교된다. 대역 3은 대역 2 위에 놓이기 때문에, 시스템은 제어 전압이 이제 기준 전압을 초과하거나 동일하다는 것을 인식할 것이다. VCO 제어 전압이 기준 전압에 대한 그의 상대적인 크기를 변화시키는 전이의 위치가 파악되기 때문에, 대역의 위치는 대역 3 또는 대역 2로서 파악된다. 시스템이 대역 3으로 일단 동조되면, 그것은 주파수 합성기를 캘리브레이션하는 신호로 동기를 획득할 것이다.Once the VCO is operating in band 2, the control voltage input to the VCO is recharged and the control input voltage is compared to the voltage reference. Since band 3 lies above band 2, the system will recognize that the control voltage is now above or equal to the reference voltage. The location of the band is known as band 3 or band 2 because the location of the transition where the VCO control voltage changes its relative magnitude with respect to the reference voltage is known. Once the system is tuned into band 3, it will acquire synchronization with the signal calibrating the frequency synthesizer.

전술한 이진 탐색 알고리즘은 총 16 대역 중의 오직 네 개 만을 검사함으로써 신호 주파수를 포함하는 임의의 대역의 위치를 파악한다.The binary search algorithm described above locates any band including the signal frequency by examining only four of the 16 bands.

도 5는 올바른 VCO(12) 주파수 대역이 이진 탐색 알고리즘을 이용하여 검색되는 본 발명의 상기의 실시예를 나타낸다. VCO(12)에 대한 적합한 주파수 대역의 위치를 파악하기 위해 이진 탐색 알고리즘을 이용하는 것은 새로운 합성기 출력 신호 주파수를 선택하는 데 있어서 상당히 큰 속도를 제공한다.Figure 5 shows the above embodiment of the present invention in which the correct VCO 12 frequency band is retrieved using a binary search algorithm. Using a binary search algorithm to locate the appropriate frequency band for the VCO 12 provides a fairly large speed in selecting a new synthesizer output signal frequency.

도 5는 이전 실시예에서와 동일한 기본적인 구조를 포함한다. 그러나, 도 5의 실시예는 VC0(12)에 대한 주파수 동작의 16 대역을 사용하면서, 동작의 최저 및 최고 주파수 대역 간의 중간인 대역 번호 8로부터 탐색을 시작한다. 탐색의 시작에서, 연속 근사 레지스터(successive approximation register(SAR))(27)는 이진수 1000를 VCO(12)에 대해 대역 번호 8을 선택하는 출력으로서 공급한다. 동시에, 캐패시터(32)는 스위치(29) 및 기준 전압 소스(31)를 통해 Vref로 충전된다. 비교기(26)는 VCO(12) 상의 제어 전압을 모니터링하며, 전압이 사전충전된(precharged) 전압 레벨로부터 감소하면, 비교기(26)는 위상 동기될 신호를 포함하는 주파수 대역이 주파수 대역 번호 8 아래에 있음을 표시하도록 스위칭한다. 이와 달리, VCO(12) 상의 제어 전압이 그의 사전설정된 값으로 유지되면, 비교기(26)는 관심 대역이 대역 8 위에 있음을 SAR(27)로 표시한다. 그러므로, SAR(27)는 대역을 보다 높은 주파수 또는 보다 낮은 주파수 대역으로 스위칭하며, 관심 주파수를 포함하는 주파수 대역을 계속 탐색할 것이다. VCO 제어 전압 입력은, 대역이 본 실시예에서는 연속 근사 레지스터인 카운터(27)에 의해 인가된 인에이블 신호에 의해 스위칭될 때마다, 재충전된다.5 includes the same basic structure as in the previous embodiment. However, the embodiment of FIG. 5 starts searching from band number 8, which is halfway between the lowest and highest frequency bands of operation, using 16 bands of frequency operation for VC0 12. At the beginning of the search, a successive approximation register (SAR) 27 supplies binary 1000 as the output to select band number 8 for the VCO 12. At the same time, capacitor 32 is charged to V ref via switch 29 and reference voltage source 31. Comparator 26 monitors the control voltage on VCO 12, and when the voltage decreases from the precharged voltage level, comparator 26 causes the frequency band containing the signal to be phase locked to be below frequency band number 8. Switch to indicate that it is on. Alternatively, if the control voltage on VCO 12 is maintained at its preset value, comparator 26 indicates to SAR 27 that the band of interest is above band 8. Therefore, the SAR 27 switches the band to a higher frequency or a lower frequency band and will continue to search for the frequency band containing the frequency of interest. The VCO control voltage input is recharged each time the band is switched by the enable signal applied by the counter 27, which in this embodiment is a continuous approximation register.

동기된(locked) 조건을 생성하는 주파수 대역에 대한 탐색은 도 6에서 보다 특별하게 도시된다. 리세트 신호가 직렬 인터페이스(22)로부터 수신될 때, 탐색이 새로운 동작 주파수 대역에 대해 시작될 것임을 표시하면서, 프로세스가 40에서 시작된다. 16 주파수 대역이 SAR(27)로부터 4 비트 출력 신호 n에 의해 식별될 수 있기 때문에, 인덱스 i 는 16 개의 다른 대역을 나타내는 N 즉 4 비트와 동일하게 세트된다. 따라서, 탐색을 시작하기 위한 중간 대역은 또한 그의 동조 대역의 높은 단부에서 VCO(12)의 제어 전압을 사전설정하도록 스위치(29)를 인에이블하는 SAR(27)에 의해 1000(대역 8)로서 세트된다.The search for frequency bands that create locked conditions is shown more specifically in FIG. 6. When the reset signal is received from the serial interface 22, the process begins at 40, indicating that the search will begin for a new operating frequency band. Since sixteen frequency bands can be identified by the four-bit output signal n from the SAR 27, the index i is set equal to N, i.e. four bits, representing sixteen different bands. Thus, the intermediate band for starting the search is also set as 1000 (band 8) by the SAR 27 which enables the switch 29 to preset the control voltage of the VCO 12 at the high end of its tuning band. do.

VCO(12)로의 제어 전압은 결정 블록(42)에서 검사된다. 제어 전압이 사전설정된 기준 값보다 작다면, SAR(27)의 내용 1000은 우측으로 1 비트 시프트되고, 최상위 비트(most significant bit) b3는 단계 43에서 제로로 세트된다. 이 때, 캐패시터(32)를 기준 전압 Vref로 재충전하여, VCO(12)를 그의 동조 범위의 고 단부에 배치하기 위해 스위치(29)가 단계(46)에서 SAR(27)로부터의 OR 게이트를 통한 인에이블 신호에 의해 활성화된다. 비트 i의 수는 단계(48)에서 감소되며, 제어 전압은 단계(42)에서 기준 전압에 대해 다시 검사된다.The control voltage to VCO 12 is checked at decision block 42. If the control voltage is less than the predetermined reference value, the content 1000 of the SAR 27 is shifted one bit to the right and the most significant bit b 3 is set to zero in step 43. At this time, the switch 29 retracts the OR gate from the SAR 27 in step 46 to recharge the capacitor 32 to the reference voltage V ref to place the VCO 12 at the high end of its tuning range. Activated by the enable signal. The number of bits i is reduced in step 48 and the control voltage is again checked against the reference voltage in step 42.

관심 주파수 대역이 대역 8 위에 있다는 표시하는, VCO 제어 전압이 Vref보다 더 작다는 결정이 나면, 프로세스는, 시작하는 이진수 1000의 비트 b3-b0를 오른쪽으로 시프팅하고 최상위 비트는 단계(44)에서 1 로 세트함으로써, 계속될 것이다.Upon determining that the VCO control voltage is less than V ref , indicating that the frequency band of interest is above band 8, the process shifts bits b 3- b 0 of the starting binary 1000 to the right and the most significant bit of the step ( By setting it to 1 in 44), it will continue.

프로세스는, 레지스터(27)의 내용 상에 기초하여, 주파수 대역이 대역 8 위에 있는지 또는 대역 8 아래에 있는지에 따라 최저 주파수 대역 0 또는 최고 주파수 대역 15 중 어느 한 대역과 대역 8 간의 중간 대역, 즉 대역 4로서 다음 대역을 선택함으로써, 계속된다. 단계(42-48)는 총 i 번 실행된다. 단계(42-48)이 계산될 때 마다, 노드의 위치가 도 4의 탐색 트리에서 파악된다. i 가 0으로 감소될 때, 관심 주파수를 포함하는 대역의 위치는 파악된다.The process is based on the contents of the register 27, depending on whether the frequency band is above or below the band 8, the intermediate band between any one of the lowest frequency band 0 or the highest frequency band 15 and the band 8, i.e. By selecting the next band as band 4, it continues. Steps 42-48 are executed a total of i times. Each time steps 42-48 are calculated, the location of the node is identified in the search tree of FIG. When i decreases to zero, the location of the band containing the frequency of interest is known.

도 6의 전술한 실행 순서는 주파수 합성기가 신호의 위치를 대역 3 내에서 파악하는 도 4의 실시예에 대해 설명될 수 있다. 프로세스(40)의 시작에서, i는4 즉 b3-b0에 의해 표현된 총 비트 폭과 동일하게 세트된다. VCO(12)의 제어 전압(4)은 이전에 Vref로 세트되었으며, 단계(42)에서 제어 전압이 Vref보다 작으냐 크느냐 또는 동일하냐의 결정이 이루어진다. 대역 3이 대역 8 아래에 있기 때문에, SAR 레지스터(27)의 내용은 우측으로 시프트되며, B3는 단계(43)에서 0으로 세트된다. VCO(12)로 입력된 제어 전압은 단계(46)에서 스위치(29)를 순간 닫음으로써 다시 재충전된다. 인덱스 i는 단계(48)에서 1만큼 감소된다. 레지스터(27)의 내용은 이제 도 4의 탐색 트리에서의 노드에 대응하는 대역 4를 식별한다. 제어 전압은 비교기(36)에 의해 기준 전압 아래인 것으로 다시 판정되고, 비트 B2-B0은 우측으로 시프트되며, B2는 0으로 세트된다. 레지스터(27)의 내용은 0010 즉 탐색 트리의 대역 2로 식별된다. 인덱스 i는 다시 단계(48)에서 2에서 1 로 줄어든다. 제어 전압은 대역 2에서 Vref보다 크거나 동일한 것으로 결정된다. 따라서, 이러한 표시는 대역이 대역 2 위에 놓을 가능성이 크다는 것이다. 따라서, 레지스터(27)의 내용은 우측으로 시프트되고 B1이 1로 세트되어, 대역 3(레지스터(27)의 내용은 0011임)이 확립된다.The foregoing execution sequence of FIG. 6 may be described with respect to the embodiment of FIG. 4 in which the frequency synthesizer determines the location of the signal in band 3. FIG. At the beginning of process 40, i is set equal to 4, the total bit width represented by b 3 -b 0 . The control voltage 4 of the VCO 12 was previously set to V ref , and in step 42 a determination is made whether the control voltage is less than, greater than or equal to V ref . Since band 3 is below band 8, the contents of SAR register 27 are shifted to the right, and B3 is set to zero in step 43. The control voltage input to the VCO 12 is recharged again by closing the switch 29 momentarily in step 46. Index i is decreased by 1 in step 48. The contents of register 27 now identify band 4 corresponding to the node in the search tree of FIG. The control voltage is again determined by the comparator 36 to be below the reference voltage, bits B 2 -B 0 are shifted to the right and B 2 is set to zero. The contents of register 27 are identified by 0010, that is, band 2 of the search tree. Index i again decreases from 2 to 1 in step 48. The control voltage is determined to be greater than or equal to V ref in band 2. Thus, this indication is that the band is likely to lie above band 2. Therefore, the contents of the register 27 are shifted to the right and B 1 is set to 1, so that the band 3 (the contents of the register 27 is 0011) is established.

각각의 비트 위치 B3, B2, B1및 B0가 도 6의 단계(42-49)를 통해 시프트될 때, SAR(27)의 결과적인 내용은 관심 신호 주파수를 포함하는 대역을 식별한다. 탐색 트리가 일단 트래버스되면(traversed), 위상 동기 조건은 자체적으로 확립된다. 이로써, 관심 주파수 대역의 위치를 신속하게 파악하는 전술한 시스템은 주파수 대역의 범위의 중간에서 탐색을 시작함과, 기준 전압에 대해 VCO(12) 상의 제어 전압 간의 관계를 결정함과, 상기 비교에 근거하여 이전 대역 위 또는 아래의 대역을 선택함에 달려 있다는 것은 자명하다. SAR 레지스터(27)로부터의 출력 비트의 수와 동일한 n 번의 비교 후에, 도 4의 탐색 트리의 마지막 레벨이 SAR(27)에 의해 드러날 것이며, 비교기 출력은 관심 대역의 위치를 파악하는 탐색의 방향을 변경시킬 것이다. SAR(27)은 관심 주파수를 포함하는 두 개의 가능한 주파수 대역을 식별할 것이며, 이 둘 간의 선택은 두 대역의 각각에 대한 비교기(27)의 상대적인 상태에 의해 수행된다.As each bit position B 3 , B 2 , B 1 and B 0 is shifted through steps 42-49 of FIG. 6, the resulting content of the SAR 27 identifies the band containing the signal frequency of interest. . Once the search tree is traversed, the phase synchronization condition establishes itself. Thus, the aforementioned system for quickly locating the frequency band of interest starts searching in the middle of a range of frequency bands, determines the relationship between the control voltage on the VCO 12 with respect to the reference voltage, Obviously, it depends on selecting the band above or below the previous band. After n comparisons equal to the number of output bits from the SAR register 27, the last level of the search tree of FIG. 4 will be revealed by the SAR 27, and the comparator output indicates the direction of the search to locate the band of interest. Will change. The SAR 27 will identify two possible frequency bands that include the frequency of interest, and the selection between the two is performed by the relative state of the comparator 27 for each of the two bands.

본 발명의 전술한 기술은 본 발명을 도시하고 기술한다. 또한, 본 개시는 볼 발명의 오직 바람직한 실시예를 도시하고 기술할 뿐이며, 위에서 언급한 바처럼, 본 발명은 다양한 다른 조합, 변경, 환경에서 사용될 수 있으며, 본 명세서에서 개시된 창의적인 개념의 범주 내에서 관련 기술의 상기 가르침 및/또는 기술 또는 지식에 부합되게 변경되거나 수정될 수 있다. 앞에서 기술된 실시예는 본 발명을 실시하는 최고 모드를 설명하고, 본 기술의 당업자가 그러한 또는 다른 실시예로, 본 발명의 특정 응용 또는 사용에 필요한 다른 수정과 함께 사용할 수 있도록 의도된다. 따라서, 본 기술은 본 명세서에서 개시된 형태로 본 발명을 제한하는 것이 아니다. 또한, 첨부된 청구 범위는 다른 실시예를 포함하도록 해석되어야 한다.The foregoing description of the invention illustrates and describes the invention. In addition, the present disclosure merely illustrates and describes only preferred embodiments of the invention, and as mentioned above, the invention can be used in a variety of other combinations, modifications, environments, and within the scope of the inventive concepts disclosed herein. Changes or variations may be made in accordance with the above teachings and / or skills or knowledge of the related art. The above described embodiments describe the highest mode of practicing the present invention and are intended to be used by those skilled in the art in such or other embodiments, with other modifications necessary for a particular application or use of the present invention. Thus, the technology is not intended to limit the invention to the form disclosed herein. Also, the appended claims should be construed to include other embodiments.

본 발명은 관심 스펙트럼 전체에 대해 다중 대역에서 동작하고 제조 동안 공정 변화의 결과를 방지하는 공통 VCO를 사용하는 합성기를 제공한다.The present invention provides a synthesizer that uses a common VCO that operates in multiple bands over the entire spectrum of interest and prevents the consequences of process variations during manufacturing.

Claims (24)

주파수 합성기 위상 동기 루프용 자동 캘리브레이션 시스템에 있어서,In an automatic calibration system for a frequency synthesizer phase locked loop, 디지털 신호에 응답하여 동작 주파수 대역을 변경시키도록 동작하는 다중 주파수 대역 내의 신호를 생성하고, 제어 전압에 응답하여 상기 주파수 대역의 각각 내에서 동작 주파수를 변경시키기 위한 전압 동조 요소(a voltage tuning element)를 갖는 전압 제어 발진기와,A voltage tuning element for generating a signal in a multiple frequency band operative to change the operating frequency band in response to a digital signal, and for changing the operating frequency within each of the frequency band in response to a control voltage A voltage controlled oscillator having: 상기 전압 제어 발진기의 주파수 대역의 선택 동안 상기 주파수 대역의 각각을 선택하기 위한 동조 제어 디지털 신호를 공급하는 카운터와,A counter for supplying a tuning control digital signal for selecting each of the frequency bands during the selection of the frequency band of the voltage controlled oscillator; 상기 전압 제어 발진기 동작의 주파수를 그의 동조 범위의 하나의 단부에 설정하기 위한 전압을 제공하는 기준 전압 소스와,A reference voltage source providing a voltage for setting the frequency of said voltage controlled oscillator operation to one end of its tuning range; 상기 전압 제어 발진기의 제어 입력을 상기 전압 제어 발진기에 대한 대역 변경 동작의 시작에서 상기 기준 전압으로 충전하기 위한 스위칭 회로와,A switching circuit for charging the control input of the voltage controlled oscillator to the reference voltage at the start of a band changing operation for the voltage controlled oscillator; 상기 카운터를 인덱싱하여 상기 전압 제어 발진기에 대한 다른 동작 대역을 선택하도록 하는 클록 신호를 상기 카운터에 제공하기 위한 클록 신호 생성기와,A clock signal generator for providing the counter with a clock signal that indexes the counter to select a different operating band for the voltage controlled oscillator; 상기 카운터에 의해 선택된 각각의 대역에 대해 상기 전압 제어 발진기 제어 입력 상의 동조 전압을 감지하고, 상기 제어 입력이 상기 충전된 레벨로부터 감소할 때 상기 카운터가 대역을 추가적으로 스위칭하는 것을 금지하도록 접속된 비교 회로를 포함하는 자동 캘리브레이션 시스템.A comparison circuit connected to sense a tuning voltage on the voltage controlled oscillator control input for each band selected by the counter and to prohibit the counter from further switching bands when the control input decreases from the charged level. Automatic calibration system comprising a. 제 1 항에 있어서,The method of claim 1, 상기 카운터는 새로운 신호 주파수가 상기 합성기에 의해 생성될 때마다 동일한 대역을 선택하도록 각 캘리브레이션 간격의 시작에서 리세트되는 자동 캘리브레이션 시스템.The counter is reset at the beginning of each calibration interval to select the same band each time a new signal frequency is generated by the synthesizer. 제 1 항에 있어서,The method of claim 1, 상기 전압 제어 발진기는 그의 동조 범위의 고 단부에서 바이어스되는 자동 캘리브레이션 시스템.The voltage controlled oscillator is biased at the high end of its tuning range. 제 2 항에 있어서,The method of claim 2, 상기 스위칭 회로는 새로운 신호 주파수가 상기 합성기에 의해 생성될 때마다 상기 전압 제어 발진기 제어 입력을 상기 기준 전압으로 충전하도록 인에이블되는 자동 캘리브레이션 시스템.The switching circuit is enabled to charge the voltage controlled oscillator control input to the reference voltage whenever a new signal frequency is generated by the synthesizer. 제 1 항에 있어서,The method of claim 1, 상기 제어 전압은 상기 스위칭 회로로부터 인가된 상기 기준 전압을 저장하기 위한 캐패시터를 포함하는 자동 캘리브레이션 시스템.And said control voltage comprises a capacitor for storing said reference voltage applied from said switching circuit. 주파수 합성기의 동작 주파수 대역을 선택하기 위한 자동 캘리브레이션 시스템에 있어서,An automatic calibration system for selecting an operating frequency band of a frequency synthesizer, 다수의 동작 주파수 대역 중 하나를 선택하도록, 디지털 신호에 응답하여 상기 합성기에 대한 출력 신호를 생성하며, 제어 전압 입력 상에서 수신된 제어 전압에 응답하여 상기 하나의 주파수 대역 내에서 동작 주파수를 변경시키기 위한 전압 동조 요소를 갖는 전압 제어 발진기와,To generate an output signal to the synthesizer in response to a digital signal to select one of a plurality of operating frequency bands, and to change an operating frequency within the one frequency band in response to a control voltage received on a control voltage input. A voltage controlled oscillator having a voltage tuning element, 상기 전압 제어 발진기의 동작의 주파수를 그의 동조 범위의 하나의 단부에서 설정하기 위한 전압을 상기 동조 요소에 제공하는 기준 전압 소소와,A reference voltage source for providing the tuning element with a voltage for setting the frequency of operation of the voltage controlled oscillator at one end of its tuning range; 상기 전압 제어 발진기의 제어 전압 입력를 캘리브레이션 간격의 시작에서 상기 기준 전압으로 충전하기 위한 스위칭 회로와,A switching circuit for charging the control voltage input of the voltage controlled oscillator to the reference voltage at the beginning of a calibration interval; 상기 전압 제어 발진기 입력 상의 상기 전압을 상기 기준 전압과 비교하기 위한 비교 회로와,A comparison circuit for comparing the voltage on the voltage controlled oscillator input with the reference voltage; 상기 주파수 합성기의 캘리브레이션 동안 상기 주파수 대역의 각각을 선택하기 위한 동조 제어 디지털 신호를 제공하는 카운터━상기 카운터는 상기 전압 제어 발진기에 대해 시작 동작 대역(a beginning band of operation)을 세트하며, 상기 비교 회로가 상기 합성기의 위상 동기 루프가 선택된 주파수와의 주파수 동기 조건을 성취하였음을 표시하는 사전결정된 관계가 상기 제어 전압과 상기 기준 전압 간에 존재하는 지를 결정할 때까지 다른 동작 주파수 대역으로 연속적으로 스위칭함━를 포함하는 자동 캘리브레이션 시스템.A counter providing a tuning control digital signal for selecting each of the frequency bands during calibration of the frequency synthesizer—the counter sets a beginning band of operation for the voltage controlled oscillator, the comparison circuit Continuously switches to another operating frequency band until a predetermined relationship indicating that a phase locked loop of the synthesizer has achieved a frequency synchronization condition with a selected frequency exists between the control voltage and the reference voltage. Including automatic calibration system. 제 6 항에 있어서,The method of claim 6, 상기 카운터는 상기 시작 동작 대역이 상기 주파수 대역 중 최저가 되도록 세트하는 자동 캘리브레이션 시스템.And the counter sets the starting operation band to be the lowest of the frequency bands. 다수의 이산(discrete) 주파수 대역 내에서 위상 동기 루프로 동작하는 전압 제어 발진기를 자동 캘리브레이팅하는 방법에 있어서,A method for automatically calibrating a voltage controlled oscillator operating in a phase locked loop within a plurality of discrete frequency bands, the method comprising: 상기 전압 제어 발진기 상의 제어 전압을, 상기 전압 제어 발진기를 그의 주파수 범위의 한 단부에 배치시키는 기준 전압으로 사전충전하는 단계와,Precharging the control voltage on the voltage controlled oscillator to a reference voltage that places the voltage controlled oscillator at one end of its frequency range; 상기 전압 제어 발진기의 동작 주파수를 이산 스텝(discrete steps)으로 변화시키는 단계와,Varying the operating frequency of the voltage controlled oscillator in discrete steps, 상기 전압 제어 발진기의 제어 전압을 모니터링하는 단계와,Monitoring the control voltage of the voltage controlled oscillator; 상기 제어 전압이 상기 기준값으로부터 변할 때 상기 전압 제어 발진기 동작 주파수의 추가의 변화를 금지하는 단계를 포함하는 자동 캘리브레이팅 방법.Inhibiting further variation in the voltage controlled oscillator operating frequency when the control voltage changes from the reference value. 제 8 항에 있어서,The method of claim 8, 상기 전압 제어 발진기 제어 입력을 각각의 캘리브레이션 간격 이전에 사전충전하는 단계를 더 포함하는 자동 캘리브레이팅 방법.Precharging the voltage controlled oscillator control input prior to each calibration interval. 제 8 항에 있어서,The method of claim 8, 상기 전압 제어 발진기에 대한 동작의 주파수 대역을 각각의 캘리브레이션 간격 이전에 상기 주파수 대역 중의 사전결정된 하나로 리세트하는 단계를 더 포함하는 자동 캘리브레이팅 방법.Resetting a frequency band of operation for the voltage controlled oscillator to a predetermined one of the frequency bands before each calibration interval. 제 8 항에 있어서,The method of claim 8, 상기 사전충전하는 단계는 상기 전압 제어 발진기를 그의 범위의 높은 주파수 단부에 배치하며, 상기 주파수 대역 변화는 최저 동작 주파수 대역으로부터 시작하는 자동 캘리브레이팅 방법.The precharging step places the voltage controlled oscillator at the high frequency end of its range, the frequency band change starting from the lowest operating frequency band. 제 9 항에 있어서,The method of claim 9, 동작의 주파수에서의 상기 추가의 변화는 상기 제어 전압이 상기 기준 전압보다 작을 때 금지되는 자동 캘리브레이팅 방법.The further change in frequency of operation is inhibited when the control voltage is less than the reference voltage. 제 8 항에 있어서,The method of claim 8, 상기 동작 주파수 대역을 이산적으로 변화시키는 상기 단계는The step of changing the operating frequency band discretely 상기 전압 제어 발진기가 기준 신호와의 동기 조건을 성취하도록 허용하는 기간(a duration)을 갖는 클록 신호를 생성하는 단계와,Generating a clock signal having a duration that allows the voltage controlled oscillator to achieve a synchronization condition with a reference signal; 상기 클록 신호를 카운트하여 상기 동작 주파수 대역를 변화시키기 위한 스텝을 유도함으로써 상기 제어 전압이 상기 기준 신호를 포함하는 상기 주파수 대역이 선택될 때 상기 위상 동기 루프에 대한 동기 조건(a lock condition)을 설정하도록 하는 단계를 포함하는 자동 캘리브레이팅 방법.Inducing a step for varying the operating frequency band by counting the clock signal to set a lock condition for the phase locked loop when the frequency band where the control voltage comprises the reference signal is selected Automatic calibration method comprising the steps of. 제 8 항에 있어서,The method of claim 8, 상기 주파수 대역은 상기 기준 전압과 상기 제어 전압 간의 관계에 따른 방향으로 단계적으로 이동되는(stepped) 자동 캘리브레이팅 방법.The frequency band is stepped in a direction depending on the relationship between the reference voltage and the control voltage. 제 11 항에 있어서,The method of claim 11, 최저 동작 주파수 대역과 최고 동작 주파수 대역 간에 존재하는 동작 주파수대역을 초기에 선택하는 단계를 더 포함하는 자동 캘리브레이팅 방법.And initially selecting an operating frequency band existing between the lowest operating frequency band and the highest operating frequency band. 주파수 합성기의 동작 주파수 대역을 선택하기 위한 자동 캘리브레이션 시스템에 있어서,An automatic calibration system for selecting an operating frequency band of a frequency synthesizer, 상기 합성기에 대한 출력 신호를 생성하며, 디지털 신호에 응답하여 다수의 동작 주파수 대역 중 하나를 선택하도록 선택적으로 동작되는 다수의 고정 동조 요소(a plurality of fixed tuning elements)를 갖고, 상기 하나의 주파수 대역 내에서 동작 주파수를 변화시키기 위한 전압 동조 요소를 갖는 전압 제어 발진기와,Generating an output signal to the synthesizer and having a plurality of fixed tuning elements selectively operated to select one of a plurality of operating frequency bands in response to a digital signal, the one frequency band A voltage controlled oscillator having a voltage tuning element for varying operating frequency within 상기 전압 제어 발진기의 동작 주파수를 그의 동조 범위의 한 단부에서 설정하기 위한 전압을 제공하는 기준 전압 소소와,A reference voltage source for providing a voltage for setting an operating frequency of said voltage controlled oscillator at one end of its tuning range; 새로운 동작 대역이 상기 전압 제어 발진기에 대해 선택될 때 마다 상기 전압 제어 발진기의 제어 입력을 상기 기준 전압으로 충전하기 위한 스위칭 회로와,A switching circuit for charging the control input of the voltage controlled oscillator to the reference voltage whenever a new operating band is selected for the voltage controlled oscillator; 상기 전압 제어 발진기 입력 상의 상기 전압을 상기 기준 전압과 비교하기 위한 비교 회로와,A comparison circuit for comparing the voltage on the voltage controlled oscillator input with the reference voltage; 상기 주파수 합성기의 캘리브레이션 동안 상기 주파수 대역의 각각을 선택하기 위한 동조 제어 디지털 신호를 제공하기 위한 레지스터━상기 레지스터는 상기 전압 제어 발진기에 대해 시작 동작 대역을 세트하며, 상기 비교 회로가 상기 합성기가 선택된 주파수와의 주파수 동기 조건을 성취할 때까지 상기 동작 주파수 대역을 연속적으로 증가 및 감소시킴━를 포함하는 자동 캘리브레이션 시스템.A register for providing a tuning control digital signal for selecting each of the frequency bands during calibration of the frequency synthesizer, wherein the register sets a starting operating band for the voltage controlled oscillator, wherein the comparison circuit sets the frequency at which the synthesizer is selected And continuously increasing and decreasing the operating frequency band until a frequency synchronization condition with is achieved. 제 16 항에 있어서,The method of claim 16, 상기 레지스터는 상기 전압 제어 발진기에 대한 상부 및 하부 동작 주파수 대역 간에 존재하는 상기 전압 제어 발진기에 대한 초기 동작 주파수 대역을 선택하도록 프로그램되며, 상기 선택된 주파수 신호를 탐색하면서 상기 제어 전압과 상기 기준 전압의 비교의 결과에 따라 상기 주파수 대역을 보다 높은 또는 보다 낮은 동작 주파수 대역으로 연속적으로 변화시키는 자동 캘리브레이션 시스템.The register is programmed to select an initial operating frequency band for the voltage controlled oscillator that exists between the upper and lower operating frequency bands for the voltage controlled oscillator and compares the control voltage with the reference voltage while searching for the selected frequency signal. And an automatic calibration system for continuously changing the frequency band to a higher or lower operating frequency band as a result. 제 17 항에 있어서,The method of claim 17, 상기 레지스터는 클록 펄스에 응답하여, 그의 내용을 상기 초기 동작 대역을 식별하는 초기 카운트로부터 우측으로 시프트하며, 상기 제어 전압과 상기 기준 전압의 비교에 응답하여 그의 최상위 비트의 값을 변화시키는 연속 근사 레지스터(a successive approximation register)인 자동 캘리브레이션 시스템.The register is a continuous approximation register that shifts its contents from the initial count identifying the initial operating band to the right in response to a clock pulse and changes the value of its most significant bit in response to the comparison of the control voltage and the reference voltage. Automatic calibration system (a successive approximation register). 제 17 항에 있어서,The method of claim 17, 상기 레지스터는 상기 보다 낮은 동작 주파수 대역과 보다 높은 동작 주파수 대역 간의 중간에 놓인 대역을 선택하며, 상기 제어 전압과 상기 기준 전압의 비교의 결과에 따라, 상기 보다 높은 주파수 대역 및 보다 낮은 동작 주파수 대역 중의어느 하나와 상기 중간 대역 간의 다음 대역을 선택하는 자동 캘리브레이션 시스템.The register selects a band halfway between the lower operating frequency band and the higher operating frequency band, and, as a result of the comparison of the control voltage and the reference voltage, during the higher frequency band and the lower operating frequency band. Automatic calibration system for selecting the next band between any one of said intermediate bands. 다수의 이산 주파수 대역 내에서 위상 동기 루프로 동작하는 전압 제어 발진기를 자동 캘리브레이팅하는 방법에 있어서,A method for automatically calibrating a voltage controlled oscillator operating in a phase locked loop within a plurality of discrete frequency bands, the method comprising: 상기 전압 제어 발진기 상의 제어 전압을, 상기 전압 제어 발진기를 그의 주파수 범위의 한 단부에 배치하는 기준 전압으로 사전충전하는 단계와,Precharging the control voltage on the voltage controlled oscillator with a reference voltage that places the voltage controlled oscillator at one end of its frequency range; 상기 제어 전압과 상기 기준 전압을 비교함으로써 상기 전압 제어 발진기의 제어 전압을 모니터링하는 단계와,Monitoring the control voltage of the voltage controlled oscillator by comparing the control voltage with the reference voltage; 이산 스텝으로 상기 전압 제어 발진기의 동작 주파수를 상기 제어 전압과 상기 기준 전압의 비교의 결과에 따라 보다 높은 또는 보다 낮은 동작 주파수 대역으로 변화시키는 단계와,Changing the operating frequency of the voltage controlled oscillator to a higher or lower operating frequency band as a result of the comparison of the control voltage and the reference voltage in discrete steps; 상기 전압 제어 발진기의 동작 주파수 대역이 변할 때 마다 상기 전압 제어 발진기 상의 제어 전압을 상기 기준 전압으로 재충전하는 단계와,Recharging the control voltage on the voltage controlled oscillator to the reference voltage whenever the operating frequency band of the voltage controlled oscillator changes; 상기 제어 전압이 상기 기준값으로부터 변할 때 상기 전압 제어 발진기의 동작 주파수의 추가의 변화를 금지하는 단계를 포함하는 자동 캘리브레이팅 방법.Inhibiting further change in operating frequency of the voltage controlled oscillator when the control voltage changes from the reference value. 제 20 항에 있어서,The method of claim 20, 상기 전압 제어 발진기의 상기 동작 주파수를 변화시키는 상기 단계는 상기 제어 전압과 상기 기준 전압 간의 관계에 따라 최고 또는 최저 동작 주파수 대역 중의 어느 하나와 현재 동조된 주파수 대역 간의 중간에 존재하는 동작 주파수 대역을 연속적으로 선택하는 자동 캘리브레이팅 방법.The step of varying the operating frequency of the voltage controlled oscillator is continuous with an operating frequency band existing between any one of the highest or lowest operating frequency band and the currently tuned frequency band according to the relationship between the control voltage and the reference voltage. Automatic calibration method to select. 제 21 항에 있어서,The method of claim 21, 상기 현재 동조된 동작 주파수 대역은 캘리브레이션 간격의 시작에서 최저 및 최고 동작 주파수 대역 간의 중간으로 초기에 선택되는 자동 캘리브레이팅 방법.The currently tuned operating frequency band is initially selected midway between the lowest and highest operating frequency bands at the beginning of a calibration interval. 다수의 이산 주파수 대역 내에서 위상 동기 루프로 동작하는 전압 제어 발진기를 자동 캘리브레이팅하는 방법으로서,A method of automatically calibrating a voltage controlled oscillator operating in a phase locked loop within multiple discrete frequency bands, 상기 전압 제어 발진기 상의 제어 전압을, 상기 전압 제어 발진기를 그의 주파수 범위의 한 단부에 배치시키는 기준 전압으로 사전충전하는 단계와,Precharging the control voltage on the voltage controlled oscillator to a reference voltage that places the voltage controlled oscillator at one end of its frequency range; 상기 전압 제어 발진기의 제어 전압을 기준 전압과 비교하는 단계와,Comparing the control voltage of the voltage controlled oscillator with a reference voltage; 상기 전압 제어 발진기의 동작 주파수 대역을, 상기 제어 전압과 상기 기준 전압의 비교의 결과에 따라, 현재 동조된 주파수 대역에서 보다 높은 또는 보다 낮은 동작 주파수 대역, 즉 상기 현재 동조된 주파수 대역과 상부 또는 하부 동작주파수 대역 중의 어느 하나 간의 중간 대역으로 연속적으로 변화시키는 단계와,The operating frequency band of the voltage controlled oscillator is higher or lower in the currently tuned frequency band, that is, the current tuned frequency band and the upper or lower portion, depending on a result of the comparison of the control voltage and the reference voltage. Continuously changing to an intermediate band between any one of the operating frequency bands, 상기 전압 제어 발진기의 동작 주파수 대역이 변할 때마다, 상기 전압 제어 발진기 상의 제어 전압을 기준 전압으로 재충전하는 단계와,Whenever the operating frequency band of the voltage controlled oscillator is changed, recharging the control voltage on the voltage controlled oscillator to a reference voltage; 상기 연속적인 주파수 대역에서의 변화 및 상기 제어 전압과 상기 사전설정된 전압의 비교의 결과로부터, 동기 조건을 성취하는 상기 위상 동기 루프를 유발하는 신호를 포함하는 동작의 주파수 대역을 결정하는 단계를 포함하는 자동 캘리브레이팅 방법.Determining, from a result of the change in the continuous frequency band and the comparison of the control voltage and the predetermined voltage, a frequency band of operation comprising a signal causing the phase locked loop to achieve a synchronization condition; Automatic calibration method. 다수의 이산 주파수 대역 내에서 위상 동기 루프로 동작하는 전압 제어 발진기를 자동 캘리브레이팅하는 방법으로서,A method of automatically calibrating a voltage controlled oscillator operating in a phase locked loop within multiple discrete frequency bands, 상기 전압 제어 발진기 상의 제어 전압을, 상기 전압 제어 발진기를 그의 주파수 범위의 한 단부에 배치시키는 기준 전압으로 사전충전하는 단계와,Precharging the control voltage on the voltage controlled oscillator to a reference voltage that places the voltage controlled oscillator at one end of its frequency range; 상기 전압 제어 발진기에 대한 초기 동작 주파수 대역을 나타내는 이진수를 연속 근사 레지스터로 저장하는 단계와,Storing a binary number representing an initial operating frequency band for the voltage controlled oscillator into a continuous approximation register; 상기 연속 근사 레지스터의 내용으로 동작 대역을 선택하는 단계와,Selecting an operating band based on the contents of the continuous approximation register; 상기 전압 제어 발진기의 제어 전압과 기준 전압을 비교하는 단계━(a) 상기 기준 전압이 상기 제어 전압을 초과하면, 상기 레지스터 내용을 우측으로 시프팅하여 상기 시프트된 내용의 최상위 비트를 제로로 세트하고 (b) 상기 기준 전압이 상기 제어 전압보다 작으면, 상기 레지스터 내용을 우측으로 시프팅하여 상기 시프트된 내용의 최상위 비트를 1 로 세트함━와,Comparing the control voltage and the reference voltage of the voltage controlled oscillator (a) if the reference voltage exceeds the control voltage, shifting the register contents to the right to set the most significant bit of the shifted contents to zero; (b) if the reference voltage is less than the control voltage, shifting the register contents to the right to set the most significant bit of the shifted contents to 1, 상기 레지스터 내용이 시프트될 때 마다 상기 전압 제어 발진기 입력을 상기 기준 전압으로 재충전하는 단계와,Recharging the voltage controlled oscillator input to the reference voltage each time the register contents are shifted; N이 상기 이진수의 비트의 수인 경우, 상기 레지스터가 N 번 시프트될 때까지, 상기 레지스터의 내용을 시프트하고, 상기 시프트된 내용의 최상위 비트를 상기 전압 제어 발진기 입력 상의 전압의 비교에 따라 세트하며, 상기 전압 제어 발진기 입력을 재충전하는 것을 계속 함으로써 상기 레지스터 내용이 위상 동기 조건을 성취하는 동작 주파수 대역을 식별하게 되는 단계을 포함하는 자동 캘리브레이팅 방법.If N is the number of bits of the binary number, shift the contents of the register until the register is shifted N times, and set the most significant bit of the shifted content according to the comparison of the voltage on the voltage controlled oscillator input, Continuing to recharge the voltage controlled oscillator input to thereby identify the operating frequency band at which the register content achieves a phase locked condition.
KR1020010053259A 2000-09-06 2001-08-31 Auto calibration circuit for radio frequency synthesizer circuits KR20020020187A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65602300A 2000-09-06 2000-09-06
US09/656,023 2000-09-06

Publications (1)

Publication Number Publication Date
KR20020020187A true KR20020020187A (en) 2002-03-14

Family

ID=24631308

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010053259A KR20020020187A (en) 2000-09-06 2001-08-31 Auto calibration circuit for radio frequency synthesizer circuits

Country Status (4)

Country Link
JP (1) JP2002111492A (en)
KR (1) KR20020020187A (en)
CN (1) CN1347198A (en)
TW (1) TW521504B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100712547B1 (en) * 2006-01-24 2007-05-02 삼성전자주식회사 Phase locked loop running at the plurality of frequency zones
KR100871045B1 (en) * 2001-02-21 2008-11-27 엔엑스피 비 브이 Receiver and method for initial synchronization of a receiver with the carrier frequency of a desired channel
US7471159B2 (en) 2005-11-25 2008-12-30 Samsung Electronics Co., Ltd. Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2413019B (en) * 2002-05-31 2006-03-29 Renesas Tech Corp Semiconductor integrated circuit device for communication
US7103337B2 (en) 2002-05-31 2006-09-05 Hitachi, Ltd. PLL circuit having a multi-band oscillator and compensating oscillation frequency
GB2389254B (en) * 2002-05-31 2005-09-07 Hitachi Ltd Semiconductor integrated circuit device for communication
JP4071681B2 (en) 2003-07-24 2008-04-02 株式会社東芝 Voltage controlled oscillator, frequency synthesizer and communication system
US7688059B2 (en) 2004-12-13 2010-03-30 Panasonic Corporation Filter characteristic adjusting apparatus and filter characteristic adjusting method
KR100717103B1 (en) 2006-03-04 2007-05-10 삼성전자주식회사 Phase-locked-loop circuit capable of tuning oscillation frequency of a voltage controlled oscillator automatically and delay-locked loop circuit capable of tuning delay time of a delay line automatically
CN101577542B (en) * 2008-05-05 2011-07-27 北京中电华大电子设计有限责任公司 Circuit and clock recovery method based on switching capacity comparison circuit
US7907021B2 (en) * 2008-09-05 2011-03-15 Issc Technologies Corp. Two-step VCO calibration method
JP5231931B2 (en) * 2008-10-10 2013-07-10 キヤノン株式会社 PLL circuit
TWI407700B (en) * 2009-11-04 2013-09-01 Ind Tech Res Inst Calibration apparatus and method for capacitive sensing devices
US8154350B2 (en) * 2010-03-17 2012-04-10 Texas Instruments Incorporated PLL with continuous and bang-bang feedback controls
CN103066996A (en) * 2012-12-20 2013-04-24 上海宏力半导体制造有限公司 Oscillator and self-calibration method thereof
TWI649974B (en) * 2018-05-25 2019-02-01 茂達電子股份有限公司 Digital phase locked loop with automatic correction function and automatic correction method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100871045B1 (en) * 2001-02-21 2008-11-27 엔엑스피 비 브이 Receiver and method for initial synchronization of a receiver with the carrier frequency of a desired channel
US7471159B2 (en) 2005-11-25 2008-12-30 Samsung Electronics Co., Ltd. Phase-locked loop for stably adjusting frequency-band of voltage-controlled oscillator and phase locking method
KR100712547B1 (en) * 2006-01-24 2007-05-02 삼성전자주식회사 Phase locked loop running at the plurality of frequency zones

Also Published As

Publication number Publication date
JP2002111492A (en) 2002-04-12
TW521504B (en) 2003-02-21
CN1347198A (en) 2002-05-01

Similar Documents

Publication Publication Date Title
US7047146B2 (en) Method for automatically calibrating the frequency range of a PLL and associated PLL capable of automatic calibration
KR20020020187A (en) Auto calibration circuit for radio frequency synthesizer circuits
US6597249B2 (en) Fast coarse tuning control for PLL frequency synthesizer
US7180375B2 (en) PLL circuit
EP0910170B1 (en) Self-calibrating phase-lock loop
US7154348B2 (en) Frequency synthesizer using a wide-band voltage controlled oscillator and a fast adaptive frequency calibration method
KR100611512B1 (en) Adpative frequency controller and phase-locking loop including adaptive frequency controller
US8487707B2 (en) Frequency synthesizer
US8350608B2 (en) Phase locked loop circuit including automatic frequency control circuit and operating method thereof
US7511579B2 (en) Phase lock loop and operating method thereof
KR100204842B1 (en) Phase locked loop(pll) with shortened locking time
US5656975A (en) PLL circuit having filter with switched bias voltage for quick response
JP3842227B2 (en) PLL frequency synthesizer and its oscillation frequency selection method
US20150222279A1 (en) Pll frequency synthesizer with multi-curve vco implementing closed loop curve searching
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
US7436264B2 (en) Charge supply apparatus and method in frequency synthesizer
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US6236843B1 (en) Radio terminal device for automatically correcting phase difference between a received signal and an internally generated signal
US20100117741A1 (en) PLL Circuit
US20030215045A1 (en) Self-adjustment device in PLL frequency synthesizer and method thereof
JP4288425B2 (en) PLL circuit
Lee et al. Fast AFC technique using a code estimation and binary search algorithm for wideband frequency synthesis
US6670855B2 (en) PLL device with plural phase comparators
JP2004282223A (en) Frequency synthesizer
JPH05110431A (en) High speed lock-in frequency synthesizer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee