KR20020008594A - A apparatus for controling a clock speed of a CPU - Google Patents
A apparatus for controling a clock speed of a CPU Download PDFInfo
- Publication number
- KR20020008594A KR20020008594A KR1020000042392A KR20000042392A KR20020008594A KR 20020008594 A KR20020008594 A KR 20020008594A KR 1020000042392 A KR1020000042392 A KR 1020000042392A KR 20000042392 A KR20000042392 A KR 20000042392A KR 20020008594 A KR20020008594 A KR 20020008594A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- cpu
- clock
- value
- integrated circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 CPU의 클럭 속도 제어 장치에 관한 것으로서, 보다 상세하게는 CPU의 클럭 속도를 오버 클럭킹하여 고속으로 사용할 경우 발생하는 CPU의 온도 상승을 체크하여 한계 온도 이상이면 일정시간 동안 CPU의 클럭을 저속으로 동작되도록 제어함으로써, 시스템을 안정적으로 동작시킬수 있는 CPU의 클럭 속도 제어 장치에 관한 것이다.The present invention relates to an apparatus for controlling the clock speed of a CPU. More specifically, the CPU clock is slowed for a predetermined time when the temperature rise of the CPU occurs when the clock speed of the CPU is overclocked and used at a high speed. The present invention relates to a CPU clock speed control device capable of stably operating a system by controlling to operate at a low speed.
컴퓨터의 중앙처리장치(Central Processing Unit : 이하 CPU라 약칭한다)는 산술논리연산을 처리하고 주변장치를 제어하는 중추적인 기능을 수행하는 것으로서, CPU의 클럭은 전체 시스템의 동작 시간을 결정하는 중요한 요소이다.The central processing unit of the computer (abbreviated as CPU) performs a central function of processing arithmetic logic and controlling peripherals. The clock of the CPU is an important factor that determines the operating time of the entire system. to be.
시중의 CPU를 예로 들면, BX 칩셋의 경우는 시스템 클럭이 66MHz/100MHz의 속도를 가지고, 820 칩셋 또는 Via칩셋의 경우는 66MHz/100MHz/133MHz의 속도를 가진다.Take a commercial CPU as an example, the system clock is 66MHz / 100MHz for the BX chipset, 66MHz / 100MHz / 133MHz for the 820 chipset or Via chipset.
이와 같이 CPU의 클럭은 제조 공정에 따라서 클럭의 속도가 다르다.In this way, the clock of the CPU varies in clock speed depending on the manufacturing process.
중속 또는 저속의 CPU를 사용함에 있어서, 사용자는 CPU의 클럭을 고속으로 이용하기 위해 오버 클럭킹을 한다.In using a medium or low speed CPU, the user overclocks to use the CPU clock at high speed.
오버 클럭킹는 방법으로는 하드웨어적인 점퍼 셋팅과 소프트웨어적인 롬 바이어스 변환 그리고 시스템 기본 클럭을 바꾸어주는 방법이 있다.Overclocking includes hardware jumper settings, software ROM bias conversion, and a system default clock change.
도 1은 종래 기술에 따른 점퍼 셋팅을 이용한 CPU의 클럭 속도 제어 장치를 나타낸 도면이다.1 is a view showing a clock speed control apparatus of a CPU using a jumper setting according to the prior art.
CPU(1)에는 클럭 속도를 조절하기 위한 3개의 클럭 모드 단자(CLK_Mode0,CLK_Mode1, CLK_Mode2)가 있다.The CPU 1 has three clock mode terminals CLK_Mode0, CLK_Mode1, and CLK_Mode2 for adjusting the clock speed.
그리고, 상기 3개의 클럭 모드에 '하이' 또는 '로우' 신호를 결정하기 위한 클럭 조절부(2)가 연결되어 있다.In addition, a clock control unit 2 for determining a 'high' or 'low' signal is connected to the three clock modes.
클럭 조절부(2)는 전압(Vcc)이 인가되어 3개의 클럭 모드에 '하이' 신호가 되도록하는 점퍼 스위치(J1, J3, J5)와, 그라운드 신호가 인가되어 3개의 클럭 모드가 '로우' 신호가 되도록 하는 점퍼 스위치(J2, J4, J6)로 구성된다.The clock controller 2 includes jumper switches J1, J3, and J5 for applying the voltage Vcc to the 'high' signal to the three clock modes, and the three clock modes to the 'low' signal when the ground signal is applied. It consists of jumper switches J2, J4, and J6 which make a signal.
클럭 발진기(3)는 CPU의 기본 클럭인 시스템 클럭(Sys_CLK)을 제공한다.The clock oscillator 3 provides a system clock Sys_CLK which is a basic clock of the CPU.
이와 같이 구성된 종래 기술에 따른 CPU 클럭 속도 제어 장치의 클럭 속도 제어 방법은 다음과 같다.The clock speed control method of the CPU clock speed control apparatus according to the related art configured as described above is as follows.
CPU의 기본 시스템 클럭(Sys_CLK)은 33.3MHz이다.The default system clock (Sys_CLK) of the CPU is 33.3 MHz.
사용자가 원하는 클럭속도가 200MHz라면, 시스템 클럭 33.3MHz의 약 6배수에 해당된다. 따라서, 시스템 클럭의 6 배수가 되도록 점퍼 스위치(J1~J6)를 선택적으로 연결하면 된다.If the user wants a clock speed of 200MHz, it is about six times the system clock of 33.3MHz. Therefore, the jumper switches J1 to J6 may be selectively connected to be 6 times the system clock.
점퍼 스위치 연결 방법은 표 1을 참조하면 된다.See Table 1 for jumper switch connections.
표 1은 내셔널 세미컨덕터(National Semiconductor)에 지오드 프로세서(Geode Processor)의 CPU 클럭 속도를 나타낸 것이다.Table 1 shows the CPU clock speeds of Geode Processors at National Semiconductor.
표 1을 보면 시스템 클럭의 6배수에 해당하는 것은 CLK_Mode0=하이, CLK_Mode1=로우, CLK_Mode2=하이 인 경우이다.In Table 1, six times the system clock corresponds to CLK_Mode0 = high, CLK_Mode1 = low, and CLK_Mode2 = high.
따라서, CLK_Mode0이 '하이'가 되기 위해서는 점퍼 스위치 J1이 연결되어야 하고, CLK_Mode1이 '로우'가 되기 위해서는 점퍼 스위치 J4가 연결되어야 하며, CLK_Mode2가 '하이'가 되기 위해서는 점퍼 스위치 J5가 연결되어야 한다.Therefore, jumper switch J1 must be connected to CLK_Mode0 'high', jumper switch J4 must be connected to CLK_Mode1 'low', and jumper switch J5 must be connected to CLK_Mode2 'high'.
사용자는 점퍼 스위치 J1, J4, J5를 연결하여 원하는 CPU(1)의 클럭을 세팅한다.The user connects jumper switches J1, J4, and J5 to set the clock of the desired CPU 1.
롬 바이어스를 이용한 방법은, CPU의 클럭 모드를 소프트웨어적으로 제어하는 방법이다.The ROM bias method is a software control method of the clock mode of the CPU.
시스템 클럭을 바꾸어주는 방법은, 클럭 발진기(3)를 제어하여 66MHz의 시스템 클럭을 75MHz, 80MHz, 100MHz로 오버클럭킹한다.The method of changing the system clock controls the clock oscillator 3 to overclock the 66 MHz system clock to 75 MHz, 80 MHz, or 100 MHz.
이상에서 설명한 바와 같이 점퍼 셋팅, 롬 바이어스 변환 또는 시스템 클럭 변환 방법으로 CPU의 클럭을 오버 클럭킹하는 경우, 장시간 사용하면 CPU의 온도가 상승하여 CPU가 오토 셧 다운(Auto Shut Down)되는 문제점이 있었다.As described above, when overclocking the clock of the CPU by a jumper setting, a ROM bias conversion, or a system clock conversion method, there is a problem that the CPU is automatically shut down due to an increase in the temperature of the CPU when it is used for a long time.
그리고, 시스템 클럭을 바꾸는 경우에는 기본 클럭의 배수가 아니므로 기본 클럭과의 동기가 맞지 않아 주변기기와의 클럭 미스 매치로 인하여 하드 디스크 드라이버의 정보가 손실되는 문제점이 있었다.In addition, when the system clock is changed, since it is not a multiple of the base clock, the synchronization with the base clock is not corrected, and thus the information of the hard disk driver is lost due to a clock mismatch with a peripheral device.
따라서, 본 발명의 목적은 전술한 문제점을 해결할 수 있도록 오버 클럭킹한 CPU의 온도가 한계 온도 이상 높아지면 이를 감지하여 CPU의 클럭 속도를 낮추어 줌으로써, CPU의 오버 클럭킹을 안정적으로 지원하고 시스템 전체 성능을 향상시키는 CPU의 클럭 속도 제어 장치를 제공함에 있다.Accordingly, an object of the present invention is to detect the CPU when the overclocked CPU temperature is higher than the threshold temperature to solve the above-mentioned problems and to lower the clock speed of the CPU, thereby stably supporting the overclocking of the CPU and improving the overall performance of the system. The present invention provides an apparatus for controlling a clock speed of a CPU.
도 1은 종래 기술에 따른 CPU의 클럭 속도 제어 장치를 나타낸 블록도,1 is a block diagram showing an apparatus for controlling a clock speed of a CPU according to the prior art;
도 2는 본 발명에 따른 CPU의 클럭 속도 제어 장치를 나타낸 블록도이다.2 is a block diagram illustrating an apparatus for controlling a clock speed of a CPU according to the present invention.
*도면의 주요부분에 대한 부호설명** Description of Signs of Main Parts of Drawings *
1: CPU 2: 클럭 조절부1: CPU 2: Clock Control
3: 클럭 발진기 10: CPU3: clock oscillator 10: CPU
11: 온도 변화 감지 수단 20: 온도 센싱 집적회로11: temperature change detection means 20: temperature sensing integrated circuit
21: 온도 센싱부 22: A/D 변환기21: temperature sensing unit 22: A / D converter
23: 컨트롤 로직 24: 온도 레지스터23: control logic 24: temperature register
25: 한계 온도 레지스터 26: 상태 레지스터25: limit temperature register 26: status register
27: 비교기 30: 제어부27: comparator 30: control unit
40: I2C 50: 클럭 발진기40: I 2 C 50: clock oscillator
Q1: 트랜지스터Q1: transistor
이와같은 목적을 달성하기 위한 본 발명에 따른 CPU의 클럭 속도 제어 장치에 있어서, 본 발명의 장치는 CPU의 온도 변화를 감지하는 온도 변화 감지 수단과; 상기 온도 변화 감지 수단으로부터 신호를 입력받아 CPU의 온도를 산출하고, 산출한 온도와 CPU의 한계 온도값을 비교하여 그 결과를 출력하는 온도 센싱 집적회로와; 상기 온도 센싱 집적회로에서 CPU의 온도값과 한계 온도값을 비교한 결과가 입력되면 그에 따른 CPU의 클럭 속도를 제어하는 제어부와; 상기 제어부의 제어신호에 따라서 시스템 클럭 속도를 제어하는 클럭 발진기로 구성된다.A clock speed control apparatus for a CPU according to the present invention for achieving the above object, the apparatus of the present invention comprises: temperature change detection means for detecting a temperature change of the CPU; A temperature sensing integrated circuit configured to receive a signal from the temperature change detection unit, calculate a temperature of the CPU, compare the calculated temperature with a limit temperature value of the CPU, and output the result; A controller configured to control a clock speed of the CPU when a result of comparing the temperature value of the CPU with the limit temperature value is input in the temperature sensing integrated circuit; The clock oscillator for controlling the system clock speed in accordance with the control signal of the controller.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 기술하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명에 따른 CPU의 클럭 속도 제어 장치를 나타낸 블록도이다.2 is a block diagram illustrating an apparatus for controlling a clock speed of a CPU according to the present invention.
CPU(10)의 온도 변화를 감지하는 온도 변화 감지 수단(11)과, 상기 온도 변화 감지 수단(11)으로부터 신호를 입력받아 CPU(10)의 온도를 산출하고, 산출한 온도와 정해진 온도값을 비교하는 온도 센싱 집적회로(20)와, 상기 온도 센싱 집적회로(20)에서 CPU(10)의 온도값과 한계 온도값을 비교한 결과가 입력되면 그에 따른 CPU(10)의 클럭 속도를 제어하는 제어부(30)와, 상기 제어부(30)의 제어신호에 따라서 시스템 클럭(Sys_CLK) 속도를 제어하는 클럭 발진기(50)로 구성되어 있다.A temperature change detection means 11 for detecting a temperature change of the CPU 10 and a signal from the temperature change detection means 11 to calculate a temperature of the CPU 10, and calculate the calculated temperature and a predetermined temperature value. Comparing the temperature sensing integrated circuit 20 and the result of comparing the temperature value of the CPU 10 and the threshold temperature value in the temperature sensing integrated circuit 20 to control the clock speed of the CPU 10 accordingly. The control unit 30 and the clock oscillator 50 for controlling the system clock (Sys_CLK) speed in accordance with the control signal of the control unit 30.
상기 온도 변화 감지 수단(11)은, 온도가 상승하면 전류의 양이 증가하는 트랜지스터 또는 다이오드를 사용한다.The temperature change detection means 11 uses a transistor or diode in which the amount of current increases as the temperature rises.
상기 온도 센싱 집적회로(20)는, 상기 온도 변화 감지 수단(11)에 흐르는 전류값을 온도로 산출하는 온도 센싱부(21)와, 상기 온도 센싱부(21)의 값을 디지털신호로 변환하는 A/D 변환기(22)와; 상기 A/D 변환기(22)의 값을 저장하는 온도 레지스터(24)와, CPU(10)의 한계 온도값을 저장하는 한계 온도 레지스터(25)와, 온도 센싱 집적회로(20)의 온도에 대한 정보를 가지고 있는 상태 레지스터(26)와, 상기 A/D 변환기(22)의 값과 한계 온도 레지스터(25)의 온도값을 비교하는 비교기(27)와, 상기 비교기(27)의 출력 신호에 따라서 온오프되고 그 결과를 제어부(30)에 출력하는 트랜지스터(Q1)로 구성되어 있다.The temperature sensing integrated circuit 20 converts the value of the temperature sensing unit 21 into a digital signal and a temperature sensing unit 21 for calculating a temperature of the current flowing through the temperature change sensing unit 11 as a temperature. An A / D converter 22; A temperature register 24 storing the value of the A / D converter 22, a limit temperature register 25 storing the limit temperature value of the CPU 10, and a temperature of the temperature sensing integrated circuit 20. The status register 26 having information, a comparator 27 for comparing the value of the A / D converter 22 and the temperature value of the limit temperature register 25, and the output signal of the comparator 27 The transistor Q1 is turned on and off and outputs the result to the control unit 30.
이와같이 구성된 본 발명에 따른 CPU의 클럭 속도 제어 장치의 동작을 좀 더 구체적으로 설명한다.The operation of the clock speed control apparatus of the CPU according to the present invention configured as described above will be described in more detail.
CPU(10)의 클럭을 기본 스펙 이상으로 오버 클럭킹하는 방법 중 본 발명에서는 두 가지 경우를 예를 들어 설명한다. 즉, 점퍼 셋팅 방법과 시스템 클럭을 변환하는 경우이다. 본 발명은 두 가지의 경우 모두 CPU(10)의 온도가 상승되면 제어신호만 바꾸어 출력하여 CPU(10)의 클럭 속도를 낮추어 온도를 내릴수 있도록 했다.In the method of overclocking the clock of the CPU 10 beyond the basic specification, two cases will be described as an example. That is, the jumper setting method and the system clock are converted. According to the present invention, in both cases, when the temperature of the CPU 10 rises, only the control signal is outputted so that the clock speed of the CPU 10 can be lowered to lower the temperature.
첫째, CPU의 시스템 기본 클럭은 변경시키지 않고, 점퍼 셋팅으로 시스템 클럭의 배수를 조정한 경우이다.First, the system default clock of the CPU is not changed, but the jumper setting adjusts the multiple of the system clock.
CPU(10)를 오버 클럭킹하여 장시간 사용하면 CPU(10)의 온도는 상승한다. 온도가 올라가면 트랜지스터(11)를 통해 흐르는 전류의 양도 증가한다. 일반적으로 온도를 감지하는 트랜지스터(11)는 온도 변화에 따른 전류량 변화 계수(온도 상승 계수)가 있어서, 트랜지스터(11)의 콜렉터인 D+단자와 베이스인 D-단자에 연결된 온도 센싱부(21)는 트랜지스터(11)에 흐르는 전류양을 통해 CPU(10)의 온도를 산출할 수 있다.When overclocking the CPU 10 and using it for a long time, the temperature of the CPU 10 rises. As the temperature rises, the amount of current flowing through the transistor 11 also increases. In general, the transistor 11 that senses temperature has a current change coefficient (temperature rise coefficient) according to a temperature change, so that the temperature sensing unit 21 connected to the D + terminal, which is the collector of the transistor 11, and the D-terminal, which is a base, The temperature of the CPU 10 can be calculated based on the amount of current flowing through the transistor 11.
온도 센싱부(21)에서 산출된 온도값은 A/D 변환기(22)에 의해 디지털 값으로 변환되어 온도 레지스터(24)에 저장되고, A/D 변환기(22)의 값은 비교기(27)에 입력된다.The temperature value calculated by the temperature sensing unit 21 is converted into a digital value by the A / D converter 22 and stored in the temperature register 24, and the value of the A / D converter 22 is stored in the comparator 27. Is entered.
한계 온도 레지스터(25)에는 미리 설정되어진 CPU(10)의 한계 온도값이 저장되어 있고, 이 한계 온도값은 비교기(27)의 기준 단자에 입력된다.The limit temperature register 25 stores a preset limit temperature value of the CPU 10, and the limit temperature value is input to the reference terminal of the comparator 27.
비교기(27)는 상기 A/D 변환기(22)의 출력값과 한계 온도 레지스터(25)의 값을 비교하여 A/D 변환기(27)의 값이 적으면 작동하지 않고, 트랜지스터(Q1)는 턴 오프되므로 T_CRIT_A#핀으로 출력되는 신호는 '하이'가 된다. T_CRIT_A#핀의 출력 신호가 '하이'이면 제어부(30)는 현재 상태를 유지한다. 즉, CPU(10)의 온도가 한계 온도값에 도달하지 않고 시스템이 안정적이므로 클럭 조정없이 현재 상태를 유지하다.The comparator 27 compares the output value of the A / D converter 22 with the value of the limit temperature register 25 and does not operate when the value of the A / D converter 27 is small, and the transistor Q1 is turned off. Therefore, the signal output to the T_CRIT_A # pin is 'high'. If the output signal of the T_CRIT_A # pin is 'high', the controller 30 maintains the current state. That is, since the temperature of the CPU 10 does not reach the limit temperature value and the system is stable, the current state is maintained without clock adjustment.
비교기(27)는 A/D 변환기(22)의 값이 크면 작동하여 트랜지스터(Q1)를 턴 온시킨다. 트랜지스터(Q1)가 턴온되면 드레인으로 인가되는 전압이 트랜지스터(Q1)를통과하므로 드레인에 연결된 T_CRIT_A#핀으로 출력되는 신호는 '로우'가 된다.The comparator 27 operates when the value of the A / D converter 22 is large to turn on the transistor Q1. When the transistor Q1 is turned on, the voltage applied to the drain passes through the transistor Q1, so the signal output to the T_CRIT_A # pin connected to the drain becomes 'low'.
제어부(30)는 T_CRIT_A#핀으로 '로우' 신호가 입력되면, 통신 수단인 I2C(40)를 이용해 온도 센싱 집적회로(20)의 레지스터에 저장된 정보들을 읽어서 CPU(10)의 온도가 한계 온도 이상임을 확인하고 그에 따른 데이터를 클럭 라인과 데이터 라인을 통해 입력받는다.When the 'low' signal is input to the T_CRIT_A # pin, the controller 30 reads the information stored in the register of the temperature sensing integrated circuit 20 using the communication means I 2 C 40 so that the temperature of the CPU 10 is limited. Check if the temperature is over and receive the data through the clock line and data line.
제어부(30)는 CPU(10)가 점퍼 셋팅 방법으로 오버 클럭킹되어 있으므로 CPU(10)의 코어 클럭(CLK_Mode0, CLK_Mode1, CLK_Mode2)을 조절한다. 즉, 변환하고자 하는 클럭 속도에 맞도록 세 개의 단자(GPIO0, GPIO1, GPIO2)를 통해서 적절한 로직값을 출력한다.The controller 30 adjusts the core clocks CLK_Mode0, CLK_Mode1, and CLK_Mode2 of the CPU 10 since the CPU 10 is overclocked by a jumper setting method. That is, an appropriate logic value is output through three terminals GPIO0, GPIO1, and GPIO2 to match the clock speed to be converted.
예를 들면, 설계자가 오버 클럭킹한 CPU의 클럭 속도가 233MHz이면 기본 클럭인 33.3MHz의 7배수이므로 한단계 낮은 6배수인 200MHz로 낮추고자 하는 경우를 설명한다(표 1 참조).For example, if the clock speed of the overclocked CPU is 233 MHz, the designer would like to lower the frequency to 200 MHz, which is 6 times lower than the 33.3 MHz base clock (see Table 1).
현재 CPU(10)의 클럭 속도가 233MHz이므로 클럭 모드는 CLK_Mode0=하이, CLK_Mode1=하이, CLK_Mode2=로우 이다.Since the clock speed of the current CPU 10 is 233 MHz, the clock mode is CLK_Mode0 = high, CLK_Mode1 = high, and CLK_Mode2 = low.
이 상태에서 CPU의 클럭 속도를 200MHz로 바꾸기 위해서는 클럭모드가 CLK_Mode0=하이, CLK_Mode1=로우, CLK_Mode2=하이로 변환되어야 한다.In this state, the clock mode must be changed to CLK_Mode0 = high, CLK_Mode1 = low, and CLK_Mode2 = high to change the clock speed of the CPU to 200MHz.
따라서, 제어부(30)는 출력단자로 GPIO0=하이, GPIO1=로우, GPIO2=하이 신호를 출력하여 CPU(10)의 클럭 모드 상태를 변환시킨다.Therefore, the controller 30 outputs GPIO0 = high, GPIO1 = low, and GPIO2 = high signals to the output terminal to switch the clock mode state of the CPU 10.
그리고, GPIO3단자에는 '하이' 신호를 출력하여 클럭 발진기(50)에서 시스템기본 클럭인 33.3MHz를 유지하도록 한다.In addition, the GPIO3 terminal outputs a 'high' signal so that the clock oscillator 50 maintains the system basic clock of 33.3 MHz.
그리고, CPU(10)의 클럭 속도를 바꾸는 과정에서 시스템이 불안정하게 동작할 수 있으므로 클럭이 안정적으로 될 때가지는 CPU 홀드 상태를 유지하는 것도 경우에 따라서는 필요하다.In addition, since the system may operate unstable in the process of changing the clock speed of the CPU 10, it may be necessary to maintain the CPU hold state until the clock becomes stable.
이상에서와 같이 CPU의 온도가 한계 온도값 이상이 되어 언더 클럭킹하더라도 CPU의 온도는 급격히 떨어지지 않으므로, 일정 시간 이상 언더 클럭킹을 유지해야 한다.As mentioned above, even if the CPU temperature becomes higher than the threshold temperature and underclocks, the CPU temperature does not drop rapidly, so the underclocking must be maintained for a predetermined time.
일정시간 경과후에도 CPU(10)의 온도가 내려가지 않으면 다시 한 단계 언더 클럭킹을 하여 CPU(10)의 온도를 낮춘다.If the temperature of the CPU 10 does not decrease even after a certain time has elapsed, the temperature of the CPU 10 is lowered by underclocking again.
둘째, CPU를 오버 클럭킹하는 방법으로 시스템 기본 클럭을 오버 클럭킹 한 경우이다.Second, the overclocking of the system default clock is a method of overclocking the CPU.
이러한 경우는 시스템 클럭(Sys_CLK) 66MHz를 75MHz, 80MHz, 100MHz 등으로 오버 클럭킹한 경우로서, 본 발명의 설명에서는 75MHz로 오버 클럭킹 했을 때를 예로 들어 설명한다.In this case, the system clock Sys_CLK 66 MHz is overclocked to 75 MHz, 80 MHz, 100 MHz, or the like. In the description of the present invention, the case of overclocking to 75 MHz will be described as an example.
CPU(10)의 온도와 한계 온도값을 비교하여 그 결과가 제어부(30)에 입력되는 과정까지는 첫째번의 경우와 동일하므로 설명은 생략한다.Since the process of comparing the temperature of the CPU 10 with the threshold temperature value and inputting the result to the controller 30 is the same as in the first case, description thereof is omitted.
제어부(30)는 세 개의 GPIO 단자로 출력되는 신호는 바꾸지 않고, GPIO3 단자에 '로우' 신호를 출력한다.The controller 30 outputs a 'low' signal to the GPIO3 terminal without changing the signals output to the three GPIO terminals.
클럭 발진기(50)는 GPIO3 단자를 통해 '로우' 신호가 입력되면 75MHz의 클럭을 기본 시스템 클럭인 66MHz로 바꾸어 CPU(10)의 시스템 클럭 단자(Sys_CLK)에 출력한다.When the 'low' signal is input through the GPIO3 terminal, the clock oscillator 50 converts the 75 MHz clock to 66 MHz, which is the basic system clock, and outputs it to the system clock terminal Sys_CLK of the CPU 10.
CPU는 66MHz로 언더 클럭킹하여 속도를 낮춤으로써, 자체 온도를 낮춘다.The CPU underclocks to 66MHz to slow down, which lowers its own temperature.
상술한 바와 같이 본 발명은 오버 클럭킹한 CPU의 온도를 체크하여 한계 온도 이상이면 CPU의 클럭을 저속으로 제어함으로써, 시스템을 안정적으로 운영할 수 있고 동시에 성능도 향상시키는 효과를 제공한다.As described above, the present invention provides an effect of stably operating the system and improving performance by checking the temperature of the overclocked CPU and controlling the clock of the CPU at a low speed when the temperature exceeds the limit temperature.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042392A KR20020008594A (en) | 2000-07-24 | 2000-07-24 | A apparatus for controling a clock speed of a CPU |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042392A KR20020008594A (en) | 2000-07-24 | 2000-07-24 | A apparatus for controling a clock speed of a CPU |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020008594A true KR20020008594A (en) | 2002-01-31 |
Family
ID=19679538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000042392A KR20020008594A (en) | 2000-07-24 | 2000-07-24 | A apparatus for controling a clock speed of a CPU |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020008594A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008003018A1 (en) * | 2006-06-29 | 2008-01-03 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (ic) operation |
| US11403012B2 (en) | 2019-01-23 | 2022-08-02 | SK Hynix Inc. | Memory system capable of saving power consumption and operation method thereof |
| WO2023177104A1 (en) * | 2022-03-15 | 2023-09-21 | 삼성전자 주식회사 | Method and apparatus for maintaining communication performance in correspondence with internal temperature in electronic device |
-
2000
- 2000-07-24 KR KR1020000042392A patent/KR20020008594A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008003018A1 (en) * | 2006-06-29 | 2008-01-03 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (ic) operation |
| US8044697B2 (en) | 2006-06-29 | 2011-10-25 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
| US8461895B2 (en) | 2006-06-29 | 2013-06-11 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
| US11403012B2 (en) | 2019-01-23 | 2022-08-02 | SK Hynix Inc. | Memory system capable of saving power consumption and operation method thereof |
| WO2023177104A1 (en) * | 2022-03-15 | 2023-09-21 | 삼성전자 주식회사 | Method and apparatus for maintaining communication performance in correspondence with internal temperature in electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6996730B2 (en) | Adjusting voltage supplied to a processor in response to clock frequency | |
| US7783905B2 (en) | Method for reducing power consumption of a computer system in the working state | |
| US5745375A (en) | Apparatus and method for controlling power usage | |
| US7689847B2 (en) | Method for increasing the data processing capability of a computer system | |
| US7383138B2 (en) | Semiconductor device | |
| US5848282A (en) | Computer system with a control funtion of rotation speed of a cooling fan for a microprocessor chip therein and a method of controlling the cooling fan | |
| EP2324407B1 (en) | Circuit having a low power mode | |
| US7231474B1 (en) | Serial interface having a read temperature command | |
| EP0826170B1 (en) | Method and apparatus for enhancing performance of a processor | |
| KR100747714B1 (en) | System and method of managing clock speed in an electronic device | |
| US7516347B2 (en) | Electronic device having power-down mode and method of reducing power consumption | |
| US5915120A (en) | Information processing apparatus having a power management system that dynamically changes operating conditions based upon dynamically selected user preferential order setting | |
| US20050138444A1 (en) | Frequency-voltage mechanism for microprocessor power management | |
| KR101128352B1 (en) | Usb controller and method for controlling the suspend mode of the same | |
| US9772670B2 (en) | Power-control devices | |
| KR20080097419A (en) | System and method for operating components of an integrated circuit at independent frequencies and/or voltages | |
| US7194646B1 (en) | Real-time thermal management for computers | |
| US6848054B1 (en) | Real-time computer thermal management and power conservation | |
| US20040210779A1 (en) | Control circuit for power voltage | |
| US6675304B1 (en) | System for transitioning a processor from a higher to a lower activity state by switching in and out of an impedance on the voltage regulator | |
| US8013644B2 (en) | Power supply circuit for south bridge chip | |
| US20050278469A1 (en) | Computer system and control method of the same | |
| KR20020008594A (en) | A apparatus for controling a clock speed of a CPU | |
| US6567868B1 (en) | Structure and method for automatically setting the CPU speed | |
| US7139922B2 (en) | Powering down a computer in response to a thermal event |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |