KR20020004671A

KR20020004671A - 비동기방식 이동통신시스템의 기지국 탐색장치 및 방법

Info

Publication number: KR20020004671A
Application number: KR1020000038793A
Authority: KR
Inventors: 이원호
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 2000-07-07
Filing date: 2000-07-07
Publication date: 2002-01-16

Abstract

본 발명은 광대역 부호분할다중접속 통신시스템의 동기방식에 있어 제1동기채널을 통해 기지국 탐색을 수행하는 장치 및 방법에 관한 것으로, 여러 개의 슬롯을 관측하여 그 결과로서 슬롯 타이밍 동기 시점을 결정하는 기지국 탐색장치 및 방법을 제안한다. 즉, 본 발명에서는 제1시퀀스에 의해 확산된 제1동기채널신호를 정합필터에서 소정 길이를 가지는 제2시퀀스에 정합시켜 출력하고, 시퀀스 발생기로부터 제1시퀀스에 대응하여 발생되는 제3시퀀스에 의해 곱셈기는 정합필터의 출력을 역확산하며, 메모리에 의해 소정 주기동안 지연되어 출력되는 최종 출력과 곱셈기의 출력을 가산기에서 가산하여 메모리로 출력하도록 구성된 기지국 탐색장치 및 방법을 구현한다. 그로 인해, 슬롯 타이밍 동기 성능을 높이면서 하드웨어 구현에 따른 복잡도를 낮추는 효과를 얻을 수 있다.

Description

비동기방식 이동통신시스템의 기지국 탐색장치 및 방법 {APPARATUS AND MATHOD FOR SEARCHING CELL IN UMTS}

본 발명은 광대역 부호분할다중접속 통신시스템의 동기방식에 관한 것으로, 특히, 제1동기채널을 통해 기지국 탐색을 수행하는 장치 및 방법에 관한 것이다.

통상적으로 이동통신시스템은 동기식방식과 비동기식방식으로 크게 구분될 수 있다. 한편, 이와 같이 구분되는 방식 중 비동기식방식은 유럽에서 채택되고 있는 방식이며, 동기식방식은 미국에서 채택하고 있는 방식이다.

또한, 오늘날은 이동통신 산업의 급성장에 따라 이동통신시스템은 통상적인 음성 서비스 뿐아니라 데이터, 화상 등의 서비스가 가능한 차세대 이동통신시스템이 대두되고 있으며, 이에 대한 표준화 작업이 이루어지고 있다. 하지만, 앞에서 언급한 바와 같이 서로 다른 방식에 의해 이동통신시스템을 구현하고 있는 미국과 유럽은 서로 다른 형태로의 표준화 작업이 이루어지고 있다. 그 중 유럽에서 이루어지고 있는 유럽형 차세대 이동통신시스템이 UMTS(Universal Mobile Telecommunication Systems)이다.

한편, 상기 UMTS의 경우 비동기 방식을 채택하고 있음에 따라 소정 동기채널을 통해 특정 기지국과의 동기를 이루기 위한 동작이 요구된다. 즉, 기지국 탐색을 위한 동작이 요구되는 것이다.

이러한, 상기 UMTS 시스템의 순방향 물리채널(Downlink Physical CHannel, 이하 "DPCH"라 칭함) 중에서 기지국 탐색(cell search)에 이용되는 것은 제1동기채널(Primary Synchronization CHannel, 이하 "P-SCH"라 칭함) 및 제2동기채널(Secondary Synchronization CHannel, 이하 "S-SCH"라 칭함)이다. 상기 기지국 탐색에 이용되는 두 채널 중 P-SCH는 길이가 256칩(chip)인 시퀀스(sequence)가 매 슬롯(slot, 1슬롯= 2560칩)의 처음 256칩 동안 반복적으로 전송되는 채널이다. 상기 UMTS 시스템의 이동국에서는 상기 P-SCH를 이용하여 슬롯타이밍 동기를 이룬다.

일반적으로, 기지국 탐색을 위해 파일럿신호를 복조하는 방법으로는 크게 두 가지로 구분할 수 있다. 그 첫 번째 방법이 정합필터(matched filter)를 사용하는 방법이며, 그 두 번째 방법이 상관기(correlator)를 사용하는 방법이다. 상기 첫 번째로 제안하고 있는 정합필터를 사용하는 방법은 참조문헌(US Patent No. 5,910,948)에서 상세히 기술하고 있다.

상기한 두 가지의 방법 중 정합필터를 사용하는 방법은 기지국 탐색에 걸리는 시간이 짧다는 장점이 있으나 하드웨어로 구현하는 경우 복잡도(complexity)가 높은 단점이 있다. 이에 반하여 상관기를 사용하는 방법은 정합필터를 사용하는 경우와 반대의 특성을 가지게 된다. 즉, 기지국 탐색에 걸리는 시간이 길다는 단점이 있으나 하드웨어의 복잡도가 낮다는 장점이 있다.

도 1은 종래 기지국 탐색을 위하여 P-SCH에서 사용되는 256칩 길이의 시퀀스에 정합된 정합필터를 사용하여 수신신호의 SCH 에너지를 계산하는 구성을 도시한 도면이다. 한편, UMTS 시스템에서는 기지국 탐색 시에 채널의 위상정보(phase information)가 주어지지 않으므로 수신기에서는 도 1에서 도시하고 있는 형태의 구성을 통해 비동기 복조(non-coherent demodulation)를 수행한다.

상기 도 1을 참조하여 종래의 동작을 살펴보면, I-채널(In-phase channel)과 Q-채널(Quadrature channel)로 이루어진 수신신호는 각각의 길이가 256칩인 정합필터(201I,201Q)를 통과한다. 상기 I-채널과 Q-채널에는 동일한 종류의 정합필터가 사용되며, 이하 설명에서는 편의상 각각의 정합필터를 I-채널 정합필터(201I) 및Q-채널 정합필터(201Q)라 칭한다. 상기 I-채널 정합필터(201I) 및 Q-채널 정합필터(201Q)의 출력은 대응하는 에너지 측정부(102I,102Q)로 제공되어 I-채널 및 Q-채널에 대응하는 에너지 값을 측정하게 된다. 한편, 상기 측정된 I-채널 및 Q-채널의 에너지 값은 가산기(103)로 제공되어 상기 두 에너지 값의 합에 해당하는 SCH 에너지 값이 출력된다. 이때, 상기 I-채널 정합필터(201I) 및 상기 Q-채널 정합필터(201Q)의 출력을 각각 z_I(n) 및 z_Q(n)라 할 때, 상기 도 1의 구성에 의해 얻어지는 SCH 에너지는 하기와 같은 <수학식 1>에 의해 얻을 수 있다.

앞에서도 밝힌 바와 같이 UMTS 시스템에서 한 슬롯의 길이는 2560칩이므로, 상기 도 1과 같은 정합필터를 사용하면 신호대잡음비(Signal-to-Noise Ratio, 이하 "SNR"이라 칭함)가 높을 경우 최대 2560칩, 즉 하나의 슬롯만에 슬롯 타임 동기를 이룰 수 있다.

하지만, SNR이 매우 낮은 경우에는 256탭 정합필터를 사용하더라도 한 슬롯 내에 슬롯 타이밍 동기를 이루기가 어렵다. 그 이유는 하기의 두 가지 이유로 요약할 수 있다.

첫 번째로, 슬롯 타이밍 동기가 맞는 시점에서도 잡음의 영향으로 인해 상기 <수학식 1>에 의해 얻어지는 에너지 값이 작게 나타날 수 있다. 두 번째로, 슬롯 타이밍 동기가 맞지 않는 경우에도 잡음의 영향에 의해 상기 <수학식 1>에 의해 얻어지는 에너지 값이 크게 나타날 수도 있다. 이와 같은 잡음으로 인한 영향을 줄이기 위하여 하나의 슬롯을 관찰한 결과만을 가지고 슬롯 타이밍 동기 시점을 결정하여야 할 것이다.

한편, 상술한 바와 같이 정합필터를 사용하는 방법은 빠른 시간에 슬롯 동기를 이룰 수 있다는 장점이 있지만, 길이가 256 탭인 정합필터를 하드웨어로 구현할 때의 복잡도(complexity)가 크다는 단점이 있다. 또한, I-채널과 Q-채널 각각에 대응한 두개의 정합필터의 출력 및 이를 이용한 에너지의 계산이 매 칩마다(즉, 260ms마다 한번씩) 이루어져야 함으로 하드웨어로 처리하기 위해서는 파이프라인닝(pipelining) 등의 방법을 사용하여야 하는데, 이는 하드웨어의 복잡도를 더 커지게 한다.

따라서, 앞에서 언급한 바와 같은 문제점을 해결하기 위해서는 슬롯 타임 동기를 이루는 시간을 다소 늦추는 대신, 하드웨어의 복잡도를 줄이는 방법이 효과적이다. 실제로 UMTS 시스템에서는 기지국 탐색을 위하여 이중의 동기채널(P-SCH 및 S-SCH)이 사용되어 기지국 탐색에 소요되는 시간이 IS-95시스템에 비하여 매우 짧으므로 슬롯 타임 동기에서 수 프레임(frame, 1프레임은 10ms)이 걸리더라도 기지국 탐색에서의 시간적인 문제는 생기지 않는다.

따라서, 상기한 바와 같은 문제점을 해결하기 위한 본 발명의 목적은 동상적인 정합필터에 비해 계산 속도가 느린 대신 구현이 간단한 정합필터를 사용한 기지국 탐색장치를 제공함에 있다.

본 발명의 다른 목적은 여러 개의 슬롯을 관찰하여 슬롯 타이밍 동기 성능을 높이면서도 하드웨어 구현시 복잡도가 낮은 기지국 탐색장치를 제공함에 있다.

도 1은 통상적인 256탭 정합필터를 이용한 동기채널 에너지 계산을 위한 구성을 도시한 도면.

도 2는 본 발명의 일 실시 예에 따른 16탭 정합필터를 사용하여 256탭 정합필터의 출력을 얻기 위한 구성을 도시한 도면.

도 3은 도 2에서 개시하고 있는 메모리 구성의 일 예를 도시한 도면.

도 4는 도 2에서 개시하고 있는 메모리 구성의 다른 예를 도시한 도면.

도 5는 본 발명의 일 실시 예에 따른 기지국 탐색 확인을 위한 구성을 도시한 도면.

이하 본 발명의 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 우선, 앞에서도 밝힌 바와 같이 기지국 탐색을 위해서는 I-채널과 Q-채널 각각에 대한 구성이 별도로 구비되어야 하나 각 채널에 따른 구성은 동일함으로 본 발명의 실시 예에서는 하나의 채널(I-채널)에 대한 정합필터 및 그에 따른 슬롯 타이밍 동기 성능 저하를 막기 위한 구성만을 설명함을 미리 밝혀 둔다. 이하 설명되어질 구성에 의해 또 다른 채널에 대한 구성은 자명할 것이며, 각 채널에 따른 두 구성을 결합하여 SCH 에너지 값을 얻는 기술은 이미 공지 공용의 기술이라 할 것이다. 또한, 본 발명의 실시 예는 앞에서 언급한 목적을 달성하기 위해서는 하드웨어 구조의 복잡도를 간소화하는 방안과 더불어 잡음의 영향으로 인해 슬롯 타이밍 동기 성능이 저하되는 것을 막기 위한 방안이 제시되어야 할 것이다. 따라서, 상기한 두 방안을 구분하여 설명하도록 한다.

1. 하드웨어 구조의 복잡도를 간소화하기 위한 방안

본 발명의 실시 예에 따른 구체적인 구성을 살펴보기 전에 본 발명의 실시 예에 따른 기술적 배경을 설명하면 다음과 같다. 즉, 통상적인 256탭 정합필터와 동일한 동작을 수행하면서 구현이 간단한 정합필터가 구현될 수 있는 기술적 배경을 설명하고자 한다.

P-SCH에서 사용되는 시퀀스 c는 길이가 256 칩으로, 하기 <수학식 2>와 같이 나타낼 수 있다.

상기 <수학식 2>에서 a는 길이가 16칩인 시퀀스로 하기 <수학식 3>으로 나타낼 수 있으며, 수학식으로는 나타내고 있지는 않으나는 a에 -1을 곱한 시퀀스임은 자명할 것이다.

상기 P-SCH에서 사용되는 시퀀스 c가 상기 <수학식 2>와 같이 주어지고, 정합필터로 입력되는 신호를 r(0),r(1),r(2),…라 할 때, I-채널에 따른 정합필터의 n번째 출력 z_I(n)은 하기 <수학식 4>로 주어질 수 있다.

상기 <수학식 2>에서 a와를 각각 +1과 -1로 대치하여 시퀀스 c를 시퀀스y로 나타내면 하기 <수학식 5>와 같이 나타낼 수 있다.

상기 <수학식 2>와 <수학식 3>에서 나타난 바와 같이 c(0), c(1), c(2), …, c(255)는 시퀀스 a 또는로 이루어지므로 z_I(n)은 y를 이용하여 하기 <수학식 6>과 같이 바꾸어 나타낼 수 있다.

상기 <수학식 6>의 w(m)은 하기 <수학식 7>과 같이 정의할 수 있다.

상기 <수학식 7>에서 정의된 w(m)은 시퀀스 a에 정합된 정합필터(길이는 16탭)의 m번째 출력이라 할 수 있다. 따라서, 길이가 256탭인 정합필터의 출력 z_I(n)은 시퀀스 a에 정합된 정합필터의 n+16×k번째(k=0,1,…,15) 출력에 y(0),y(1),…,y(15)를 곱한 결과를 더한 것이다. 이상의 결과에 의하여, 16탭 정합필터의 연속된 출력 256개를 이용하여 256탭 정합필터의 연속된 출력 16개를 구할 수 있다. 상기 연속된 16개의 출력은 하기 <수학식 8>에서 나타내고 있다.

: : :

따라서, 앞에서 개시한 바를 통해 살펴볼 때, 256칩의 길이를 가지는 제1동기채널에서 사용되는 시퀀스를 입력으로 하여 16개의 출력을 얻을 수 있음을 알 수 있다. 즉, 본 발명의 일 실시 예에 따른 256탭 정합필터는 상술한 바를 통해 16탭 정합회로을 이용하여 구현할 수 있음은 자명할 것이다.

이하 상술한 기술적 배경을 토대로 하여 본 발명의 실시 예에 따른 도면들을 설명하면 다음과 같다.

본 발명의 실시 예에 따른 16 탭 정합필터를 이용하여 통상적인 256 탭 정합필터의 출력과 동일한 출력을 얻기 위한 구성은 도 2에서 도시하고 있는 바와 같다.

상기 도 2를 참조하면, 16탭 정합필터(201)는 길이가 16인 시퀀스 a에 정합되어 있으며, 제1동기채널에서 사용하는 시퀀스 c를 상기 시퀀스 a에 정합 시켜 출력한다. 이때, 상기 16탭 정합필터(201)로부터 출력되는 결과는 상술한 <수학식 7>에서 개시하고 하고 있는 바와 같다. 이때, 상기 시퀀스 a의 길이는 16이다. 시퀀스 y 발생기(202)는 상기 <수학식 5>에서 주어진 길이가 16인 시퀀스를 발생한다. 곱셈기(203)는 상기 16탭 정합필터(201)의 출력과 상기 시퀀스 y 발생기(202)의 출력을 곱하여 출력한다. 가산기(204)는 상기 곱셈기(203)의 출력과 피드-백되는 최종 출력(16 results, z_I(n))을 상기 시퀀스 y의 길이에 대응하는 개수동안 누적하여 합산한다. 메모리(205)는 상기 16탭 정합필터(201)의 연속된 256개의 출력으로부터 얻어지는 16개의 결과를 저장하는 기능을 수행하여 상기 최종 출력(16 results)을 제공한다. 상기 메모리(205)는 도 3에서 제안하고 있는 구성과 도 4에서 제안하고 있는 구성을 모두 적용할 수 있다.

첫 번째로 제안하고 있는 메모리(205)의 구성은 도 3에서 도시하고 있는 바와 같이 16개의 지연소자(Delay element)(301 내지 316)들이 직렬로 연결되어 있는 구성을 가진다. 한편, 상기 직렬로 연결된 16개의 지연소자(Delay element)(301 내지 316)들은 외부로부터 매 칩 단위로 입력되는 동일한 클록(CLOCK)에 의해 도 2에서 도시하고 있는 가산기(204) 또는 앞단의 지연소자로부터 제공되는 값을 하나씩 쉬프트 시킨다.

두 번째로 제안하고 있는 메모리(205)의 구성은 도 4에서 도시하고 있는 바와 같이 16개의 메모리(401 내지 416)들이 병렬로 연결되어 있는 구성을 가진다.기록 제어기(417)는 도 2에서 도시하고 있는 가산기(204)로부터의 입력 값을 상기 병렬로 연결된 16개의 메모리(401 내지 416) 중 어느 하나의 메모리를 선택하여 기록하기 위한 전반적인 제어를 수행한다. 독출 제어기(418)는 상기 병렬로 연결된 16개의 메모리(401 내지 416) 중 어느 하나의 메모리를 선택하여 상기 선택된 메모리에 기록되어 있는 값을 독출하여 출력하기 위한 전반적인 제어를 수행한다. 상기 기록 제어기(417)와 상기 독출 제어기(418)가 상기 16개의 메모리(401 내지 416) 중 어느 하나의 메모리를 선택하는 방법은 미리 설정된 법칙에 의해 규칙적으로 선택하거나 필요에 따라서는 불규칙적으로 선택하도록 구현할 수도 있다. 상기 메모리를 선택하는 법칙의 일 예로서, "…→메모리1(401)→메모리2(402)→메모리3(403)→…→메모리16(316)→메모리1(401)→…"의 순서에 의해 선택된다.

앞에서 개시한 바와 같이 본 발명의 실시 예에 따른 도 2 내지 도 4에서 제안하고 있는 16탭 정합필터를 이용한 구조는 종래 256탭 정합필터에 비해 하드웨어 복잡도가 간단하다는 장점이 있다. 하지만, 이에 반하여 계산 속도가 매우 느리다는 단점이 있다. 즉, 256탭 정합필터는 매 256칩의 수신신호를 이용하여 256개의 위상오차에 대한 에너지를 계산할 수 있는 데에 반하여 16탭 정합필터를 이용한 구조는 매 256칩의 수신신호에 대하여 16개의 위상오차에 대한 에너지를 계산한다. 이는 256탭 정합필터의 경우에 비하여 16분의 1임을 알 수 있다. 이러한 단점은 16탭 정합필터를 사용한 구조를 2개 또는 4개를 사용하여 256탭 정합필터를 사용한 경우에 비해 계산 속도를 1/8 또는 1/4로 하여 보상할 수 있다.

2. 슬롯 타이밍 동기 성능이 저하되는 것을 막기 위한 방안

이하 본 발명의 실시 예에 따른 채널의 SNR이 낮은 경우 잡음에 의한 영향으로 슬롯 타이밍 동기 성능이 저하되는 것을 막기 위하여 본 발명에서 제시하는 방법은 다음과 같다.

첫 번째로, 각각의 슬롯에서 탐색 위상에서의 에너지를 일정한 임계값(threshold)과 비교한다. 두 번째로, M개의 슬롯 중에서 에너지가 임계값보다 큰 슬롯의 횟수가 L번 이상인 탐색 위상을 슬롯 타이밍 동기 시작으로 판정한다.

도 5는 상기한 바와 같은 방법에 의해 슬롯 타이밍 동기를 판정하기 위한 장치의 구성을 도시한 도면이다.

상기 도 5를 참조하면, 비교기(501)는 정해진 각각의 슬롯으로부터 측정된 에너지를 임계값과 비교하는 기능을 수행한다. 카운터(502)는 상기 비교기(501)로부터 판정된 결과에 의해 에너지 값이 임계값보다 큰 횟수를 카운트하는 기능을 수행한다. 예를 들어 탐색하고자 하는 탐색 위상의 개수가 W인 경우 W개의 카운터가 필요하며, 이때 각각의 카운터는 [0,1,2,…,M]의 값을 가질 수 있다. 판별부(503)는 상기 소정 개수(일 예로 "W")의 카운터(502) 중 카운터 값이 소정 값(L) 이상인 카운터를 판별하는 기능을 수행한다.

상기한 도 5의 구성을 통해 하나의 슬롯을 관찰할 때의 검출확률(detection probability)과 오보확률(false alarm probability)을 각각 P_D와 P_F라 할 때, M개의 슬롯을 관측하여 상술한 본 발명에서 제안하는 방법을 사용하는 경우의 검출확률P_D,M과 오보확률 P_F.M은 하기 <수학식 9>와 같이 표현될 수 있다.

상기한 <수학식 9>를 사용함에 있어 가장 간단한 경우는 L값을 "1",과 "M"으로 설정할 때 일 것이다. 상기 L=1로 설정하는 것은 M개의 슬롯 중에서 하나 이상에서 임계값보다 큰 에너지가 나타나는 탐색 위상을 슬롯 타이밍 동기 시점으로 판정하는 경우이며, 상기 L=M으로 설정하는 것은 관측하는 M개의 슬롯 모두에서 임계값보다 큰 에너지가 나타나는 탐색 위상을 슬롯 타이밍 동기 시점으로 판정하는 경우이다.

상기 L값을 "1"로 설정하여 사용하는 경우에는 검출확률 P_D.M이 매우 높지만 오보확률 P_F.M도 높아져서 슬롯 타이밍 동기 성능이 저하된다. 반대로 L값을 "M"으로 설정하여 사용하는 경우에는 검출확률 P_D.M과 오보확률 P_F.M이 모두 낮아져서 성능이 저하된다. 따라서, 최적의 성능을 얻기 위해서는 오보확률 P_F.M을 최소화하고, 검출확률 P_D.M을 최대화하는 것이 필요하다. 채널의 페이딩(fading)이 없고, 가산성백색잡음(AWGN)만이 존재하는 경우 M이 주어질 때의 최적의 L값을 정하기 위하여 여러 경우의 SNR에 대하여 P_D.M, P_F.M을 구해본 결과, L=(M/2)인 경우가 가장 좋은 성능을나타내었다. 또한, 채널의 페이딩이 존재하는 경우에는 채널의 특성에 따라 최적의 L값이 달라지지만, L=(M/3) 정도의 경우가 가장 적합하다. 이상으로 볼 때, 하기 <수학식 10>과 같은 범위의 L값을 사용하는 것이 적당하다.

마지막으로, 도 5에서 사용되는 임계값을 정하기 위하여 상기 <수학식 1>에 의해 에너지 값의 분포를 알아보면 다음과 같다. 슬롯 타이밍 동기가 맞은 시점에서의 에너지는 자유도(degree of freedom)가 2인 넌-센트럴 카이-스퀘어(non-central chi-square) 랜덤 변수가 되며, 슬롯 타이밍 동기가 맞지 않는 시점에서의 에너지는 센트럴 카이-스퀘어(central chi-square) 랜덤 변수가 된다. 상기 도 5에서 사용되는 임계값(Threshold)은 센트럴 카이-스퀘어(central chi-square) 랜덤 변수의 평균값(Q_average)을 이용하여 하기 <수학식 11>과 같이 구현할 수 있다.

상기 <수학식 11>에서 α는 1.8~2.0 정도의 값이 적당하다.

상술한 바와 같이 본 발명은 잡음으로 인한 영향을 줄이기 위하여 여러 개의 슬롯을 관측하여 그 결과로서 슬롯 타이밍 동기 시점을 결정함으로서 슬롯 타이밍동기 성능을 높이면서 하드웨어 구현에 따른 복잡도를 낮추는 효과를 얻을 수 있다.

Claims

제1시퀀스에 의해 확산된 제1동기채널신호를 통해 슬롯 타이밍 동기를 획득하는 기지국 탐색장치에 있어서,

상기 제1동기채널신호를 소정 길이를 가지는 제2시퀀스에 정합시켜 출력하는 정합필터와,

상기 제2시퀀스와 동일한 길이를 가지며, 상기 제1시퀀스에 대응하는 제3시퀀스를 생성하는 시퀀스 발생기와,

상기 정합필터로부터의 출력을 상기 제3시퀀스에 의해 역확산하는 곱셈기와,

상기 곱셈기로부터의 출력을 피드 백되는 최종 출력과 합산하는 가산기와,

상기 가산기로부터의 출력 결과를 소정 주기동안 지연하여 상기 최종 출력으로 출력하는 메모리를 포함함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제1항에 있어서,

상기 제1동기채널에서 사용되는 제1시퀀스의 길이는 256 칩이며, 상기 제2시퀀스와 상기 제3시퀀스의 길이는 16 칩임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제2항에 있어서,

상기 제2시퀀스는 상기 제1시퀀스의 길이인 256 칩을 16 칩 단위로 묶은 16개의 묶음 중 어느 하나의 시퀀스임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제3항에 있어서,

상기 제2시퀀스는 +1,+1,+1,+1,+1,+1,-1,-1,+1,-1,+1,-1,+1,-1,-1,+1임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제3항에 있어서,

상기 제3시퀀스는 상기 16개의 묶음 각각을 +1과 -1로 대치한 시퀀스임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제5항에 있어서,

상기 제3시퀀스는 +1,+1,+1,-1,-1,+1,-1,-1,+1,+1,+1,-1,+1,-1,+1,+1임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제2항에 있어서, 상기 정합필터는,

상기 제1동기채널신호를 상기 제2시퀀스를 구성하는 각 칩들과 곱하고, 상기 곱한 결과들을 가산하여 출력함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제2항에 있어서, 상기 메모리는,

상기 제1시퀀스 및 상기 제3시퀀스의 칩 수와 동일한 개수의 지연소자들이 직렬로 연결되어 상기 가산기로부터 매 칩 단위로 입력되는 신호를 클록에 의해 출력함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제2항에 있어서, 상기 메모리는,

병렬로 연결되어 있는 상기 제1시퀀스 및 상기 제3시퀀스의 칩수와 동일한 개수의 메모리들과,

상기 병렬로 연결된 메모리들 중 어느 하나의 메모리를 선택하여 상기 덧셈기로부터의 입력 값을 기록하는 기록 제어기와,

상기 병렬로 연결된 메모리들 중 어느 하나의 메모리를 선택하여 상기 선택된 메모리에 기록되어 있는 값을 독출하여 출력하는 독출 제어기로 구성함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색장치.
제1동기채널신호를 통해 슬롯 타이밍 동기를 획득하는 기지국 탐색방법에 있어서,

상기 제1동기채널신호를 소정 길이를 가지는 제2시퀀스에 정합시켜 출력하는 과정과,

상기 제2시퀀스와 동일한 길이를 가지며, 상기 제1시퀀스에 대응하는 제3시퀀스를 생성하는 과정과,

상기 제2시퀀스에 정합된 출력을 상기 제3시퀀스에 의해 역확산하는 과정과,

상기 역확산된 출력을 피드 백되는 최종 출력과 합산하는 과정과,

상기 합산된 출력 결과를 소정 주기동안 지연하여 상기 최종 출력으로 출력하는 과정을 포함함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제10항에 있어서,

상기 제1동기채널에서 사용되는 제1시퀀스의 길이는 256 칩이며, 상기 제2시퀀스와 상기 제3시퀀스의 길이는 16 칩임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제11항에 있어서,

상기 제2시퀀스는 상기 제1시퀀스의 길이인 256 칩을 16 칩 단위로 묶은 16개의 묶음 중 어느 하나의 시퀀스임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제12항에 있어서,

상기 제2시퀀스는 +1,+1,+1,+1,+1,+1,-1,-1,+1,-1,+1,-1,+1,-1,-1,+1임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제12항에 있어서,

상기 제3시퀀스는 상기 16개의 묶음 각각을 +1과 -1로 대치한 시퀀스임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제14항에 있어서,

상기 제3시퀀스는 +1,+1,+1,-1,-1,+1,-1,-1,+1,+1,+1,-1,+1,-1,+1,+1임을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제11항에 있어서, 상기 정합시키는 과정은,

상기 제1동기채널신호를 상기 제2시퀀스를 구성하는 각 칩들과 곱하고, 상기 곱한 결과들을 가산하여 출력함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제11항에 있어서, 상기 최종 출력을 출력하는 과정은,

상기 제1시퀀스 및 상기 제3시퀀스의 칩수와 동일한 개수의 지연소자들이 직렬로 연결되어 매 칩단위로 입력되는 신호를 클럭에 의해 출력함을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.
제11항에 있어서, 상기 최종 출력을 출력하는 과정은,

기록 제어기가 상기 합산된 출력 결과를 병렬로 연결되어 있는 상기 제1시퀀스 및 상기 제3시퀀스의 칩수와 동일한 개수의 메모리들 중 어느 하나의 메모리를 선택하여 기록하는 과정과,

독출제어기가 상기 병렬로 연결된 메모리들 중 어느 하나의 메모리를 선택하여 상기 선택된 메모리에 기록되어 있는 값을 독출하여 출력하는 과정으로 이루어짐을 특징으로 하는 비동기방식 이동통신시스템의 기지국 탐색방법.