KR200142909Y1 - Input/output interface apparatus - Google Patents
Input/output interface apparatus Download PDFInfo
- Publication number
- KR200142909Y1 KR200142909Y1 KR2019930008833U KR930008833U KR200142909Y1 KR 200142909 Y1 KR200142909 Y1 KR 200142909Y1 KR 2019930008833 U KR2019930008833 U KR 2019930008833U KR 930008833 U KR930008833 U KR 930008833U KR 200142909 Y1 KR200142909 Y1 KR 200142909Y1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- signal
- terminal
- interface device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
- G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
- G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
- G06F13/4252—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus using a handshaking protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microcomputers (AREA)
Abstract
본 고안인 입출력 인터페이스 장치는 마이컴과 복수개의 입출력 장치와의 인터페이스를 위한 입출력 인터페이스장치에 있어서, 소정의 제어 테이타를 입력하여 복수개의 입출력 장치를 선택하기 위한 디코더, 입출력 선택신호에 응답하여 상기 디코더에 의하여 선택된 하나의 입출력장치의 입출력을 선택하기 위한 입출력 선택수단, 상기 입출력 선택수단의 출력신호에 의해서 제어되고 복수개의 출력장치 중에서 상기 디코더에 의해서 선택된 출력장치로 데이타를 출력하는 출력용 삼상태 버퍼 및 상기 입출력 선택수단의 입력신호에 의해서 제어된고 상기 복수개의 입력장치 중에서 상기 디코더에 의해서 선택된 입력장치의 데이타를 입력받는 입력용 삼상태 버퍼를 구비하여 구성되어 있다. 따라서, 입출력 포트 전용 IC를 사용하는 경우의 고가의 경비부담을 줄이고 경제성을 도모할 수 있다.The input / output interface device of the present invention is an input / output interface device for an interface between a microcomputer and a plurality of input / output devices, the decoder for inputting predetermined control data to select a plurality of input / output devices, and the decoder in response to the input / output selection signal. An input / output selection means for selecting an input / output of one selected input / output device, an output tri-state buffer controlled by an output signal of the input / output selection means, and outputting data to an output device selected by the decoder from among a plurality of output devices; And an input three-state buffer controlled by an input signal of the input / output selection means and receiving data of the input device selected by the decoder from among the plurality of input devices. Therefore, it is possible to reduce the cost burden of using an IC dedicated to the input / output port and to achieve economic efficiency.
Description
제1도는 대표적인 CPU와 그에 따른 입출력 포트 확장용 전용 IC와의 연결에 대한 개략적인 계통도이다.1 is a schematic diagram of a connection between a representative CPU and a dedicated IC for expanding input / output ports.
제2도는 전형적인 Z-80 PIO의 개략적인 구성 블럭도이다.2 is a schematic structural block diagram of a typical Z-80 PIO.
제3도는 본 고안에 따른 기본적인 구성 블럭도이다.3 is a basic block diagram of the present invention.
제4도는 제3도의 삼상태 버퍼 조합회로의 주요원리를 설명하기 위한 회로도이다.4 is a circuit diagram for explaining the principle of the tri-state buffer combination circuit of FIG.
제5도는 본 고안에 따른 실시예에 대한 구성 블럭도이다.5 is a configuration block diagram of an embodiment according to the present invention.
제6도는 제5도의 작동에 대해서 설명하는 표이다.FIG. 6 is a table for explaining the operation of FIG.
본 고안은 마이컴의 입출력 인터페이스 장치에 관한 것으로, 특히 마이컴의 입출력 포트 확장시 전용IC(Integrated Circuit)를 사용함으로써 원가부담이 높은 반면 전용 IC에 비해서 상대적으로 저가인 삼상태 버퍼를 사용하여 입출력 포트를 확장시키는 마이컴의 입출력 인터페이스 장치에 관한 것이다.The present invention relates to the input and output interface device of the microcomputer, especially the expansion of the microcomputer input and output port by using a dedicated IC (Integrated Circuit) has a high cost burden, but compared to the dedicated IC, using a three-state buffer, which is relatively inexpensive A microcomputer input / output interface device to be expanded.
일반적으로 마이컴의 입출력 포트 확장을 위해서는 사용되는 CPU(중앙처리장치)의 종류에 따라서 입출력 포트 확장 전용 IC를 사용해야하는데, 가장 대표적인 입출력 포트 확장 전용 IC로는 인텔의 8255A, MOSTEK의 MK3881(Z-80 PIO), 모토롤라의 MC6821들이 있다. 이들 입출력 포트 확장 전용 IC들은 사용하는 CPU의 종류에 따라 주로 전용적으로 사용되는데, 제1도는 대표적인 CPU와 그에 따른 입출력 포트 확장 전용 IC의 연결에 대한 개략적인 계통도이다.In general, for the expansion of the microcomputer's input / output ports, the ICs dedicated to the I / O port expansion should be used according to the type of CPU (central processing unit) used. The most representative ICs for the I / O port expansion are Intel's 8255A and MOSTEK's MK3881 (Z-80 PIO). ), Motorola's MC6821. These I / O port expansion dedicated ICs are mainly used exclusively according to the type of CPU used. FIG. 1 is a schematic diagram of a connection between a representative CPU and an I / O port expansion dedicated IC.
인텔의 8080 또는 8085(10)는 입출력 포트 확장 전용 IC로 8255A(11)를 사용하고 Z-80(12)은 MK3881(13)을 사용하며 모토롤라의 6800 또는 6809(14)는 MC6821(15)을 사용하는데, 이들 IC를 만든 회사들이 각각 인텔 PPI(11), Z-80 PIO(13), 모토롤라 PIA(15)라는 명칭을 사용하고 있다. 이들 IC들의 목적은 각각의 CPU에 대한 입출력 장치에 대해 여러개의 단자연결을 해주는데 있으며, 이들의 특징은 2개 또는 3개의 8비트 포트를 가지고 있다는 것과, 프로그램에 의해 각각 입력포트 또는 출력포트로 사용된다는 것이며, 특히 한 포트의 지정된 비트만 입력 또는 출력으로 사용하는 것이 가능한 비트 방식도 있다는 점이다.Intel's 8080 or 8085 (10) uses the 8255A (11) as an IC dedicated to I / O port expansion, the Z-80 (12) uses the MK3881 (13), and the Motorola 6800 or 6809 (14) uses the MC6821 (15). The companies that make these ICs use the names Intel PPI (11), Z-80 PIO (13), and Motorola PIA (15), respectively. The purpose of these ICs is to provide multiple terminal connections to the input and output devices for each CPU. Their characteristics include two or three 8-bit ports, which can be used as input or output ports, respectively, by a program. In particular, there are some bit schemes that allow only the specified bits of a port to be used as inputs or outputs.
상기 입출력 포트 확장 전용 IC들중 가장 대표적인 Z-80 PIO를 설명하기 위해서, 전형적인 PIO의 개략적인 블럭도를 제2도에 도시하였다. 우선 설명하고자 하는 단자의 명칭과 동작은 아래 표와 같다.In order to explain the most representative Z-80 PIO among the input / output port expansion dedicated ICs, a schematic block diagram of a typical PIO is shown in FIG. First of all, the names and operations of the terminals to be described are as follows.
상기 표에서 핸드세이크 방식이란 어떤 2개의 비동기적인 장치, 즉 서로 동기되지않은 두 장치 사이의 정보교환에 사용되는 방식으로서 CPU가 PIO의 A포트(B포트)로 데이타를 내보내면 그와 동시에 PIO의 ARDY 단자(BRDY 단자)로부터 데이타를 읽게되고, 주변장치가 데이타를 완전히 읽어들였을때 PIO로부터 스트로브 신호를 보내면 이 신호가 PIO의 /ASTB(/BSTB)에 인가되는 것에 의해 자동적으로 PIO의 인터럽트 신호가 CPU로 전달된다. 즉, PIO와 주변장치간에 테이타를 교환할 경우에 레디 신호와 스트로브 신호로 서로 확인하면서 수행하는 방식이 바오 핸드세이크 방식인데, Z-80 는 이러한 핸드세이크 방식의 전송이 가능하다.In the table above, the handshake method is used to exchange information between two asynchronous devices, that is, two devices that are not synchronized with each other. When the CPU sends data to the A port (B port) of the PIO, the PIO When data is read from the ARDY terminal (BRDY terminal), and the peripheral device reads the data completely and sends a strobe signal from the PIO, this signal is automatically applied to the / ASTB (/ BSTB) of the PIO to automatically interrupt the PIO signal. Is passed to the CPU. In other words, when the data is exchanged between the PIO and the peripheral device, the Bao handshake method is performed by checking each other with a ready signal and a strobe signal. The Z-80 can transmit the handshake method.
또한, PIO의 중용한 능력중의 하나가 각 포트가 입력 또는 출력포트로 사용될 수 있다는 점과 인더럽트 기능을 가지고 있다는 점, 그리고 한 포트중의 일정 비트들은 출력으로 동시에 다른 비트들은 입력으로 사용할 수 있는 비트 방식을 가지고 있다는 점인테, 이를 수행하기 위해서 PIO 내부에는 입력 레지스더, 출력레지트더, 모드 콘트롤 레지스터, 마스크 레지스더, 입출력 선택레지스더, 그리고 마스크 콘트롤 레지스더들와 같은 레지스터들이 있다.In addition, one of the key capabilities of the PIO is that each port can be used as an input or output port, has an interrupt function, and certain bits in one port can be used as inputs while other bits can be used as inputs. In order to do this, there are registers such as input registers, output registers, mode control registers, mask registers, input / output select registers, and mask control registers.
그러나, 상기 Z-80 PIO와 같은 입출력 포트 확장 전용 IC들은 포트를 입력 또는 출력으로 사용할 수 있도록 프로그램이 가능하다든지, 여러 가지 모드를 사용할 수 있다든지, 또한 인더럽트기능을 사용할 수 있다는 편리한 기능들에 비해서 단순한 기능을 수행해야하는 입출력 장치를 위한 인더페이스로 상기 입출력 포트 확장 전용 IC들을 사용하기에는 비경제적이며 원가의 부담이 높기 때문에 상대적으로 저가인 입출력 포트 확장을 위한 인더페이스 장치의 필요성이 대두되었다.However, ICs dedicated to input / output port expansion, such as the Z-80 PIO, can be programmed to use a port as an input or an output, can use various modes, or can also use the interrupt function. As an interface for an input / output device that needs to perform a simple function, the use of the input / output port expansion ICs is inexpensive and expensive, resulting in a need for an interface device for expanding an input / output port that is relatively inexpensive. .
따라서 본 고안의 목적은 상기 입출력 포트 확장 전용 IC들에 비하여 상대적으로 저가인 삼상태 버퍼를 사용하여 입출력 포트 확장을 위한 인더페이스 장치를 구현함으로써 인더페이스 장치에 고가의 입출력 포트 확장 전용 IC들을 사용하는 비경제적인 문제를 해결하는 것을 목적으로 하는 입출력 인더페이스 장치를 제공하는 데 있다.Accordingly, an object of the present invention is to implement an interface device for I / O port expansion using a tri-state buffer that is relatively inexpensive compared to the dedicated I / O port expansion ICs, and to use expensive I / O port expansion ICs for the interface device. The present invention provides an input / output interface device for the purpose of solving an uneconomic problem.
상기 목적을 달성하기 위하여 본 고안인 입출력 인더페이스 장치는 마이컴과 복수개의 입출력 장치와의 인더페이스를 위한 입출력 인더페이스 장치에 있어서, 소정의 제어 데이타를 입력하여 상기 복수개의 입출력 장치를 하나의 입출력자치를 선택하기 위한 제1 선택수단과, 입출력 선택신호에 응답하여 상기 제1 선택수단에 의하여 선택된 하나의 입출력장치의 입출력을 선택하기 위한 제2 선택수단, 상기 제2 선택수단의 출력신호에 의해서 제어되고 상기 복수개의 출력장치 중에서 상기 제1 선택수단에 의해서 선택된 출력장치로 데이타를 출력하는 출력수단 및 상기 제2 선택수단의 입력신호에 의해서 제어되고 상기 복수개의 입력장치 중에서 상기 제1 선택수단에 의해서 선택된 입력장치의 데이타를 입력받는 입력수단을 구비한 것을 특징으로 한다.In order to achieve the above object, the input / output interface device of the present invention is an input / output interface device for an interface between a microcomputer and a plurality of input / output devices. Control by first selecting means for selecting a second, second selecting means for selecting an input / output of one input / output device selected by said first selecting means in response to an input / output selection signal, and an output signal of said second selecting means And output means for outputting data to an output device selected by the first selection means among the plurality of output devices and an input signal of the second selection means, and by the first selection means among the plurality of input devices. Characterized in that the input means for receiving data of the selected input device All.
첨부된 도면을 참고로 하여 본 고안의 입출력 포트 확장을 위한 인더페이스 장치를 설명하면 다음과 같다.Referring to the accompanying drawings, an interface device for extending the input / output port of the present invention will be described.
제3도에서는 본 고안에 따른 기본적인 구성 블럭도를 도시하고 있다. 마이컴(30)으로 부터의 데이타가 데이타 버스를 통하여 입력용 삼상태 버퍼(31)와 출력용 삼상태 버퍼(32)에 연결되어있어서 마이컴(30)과 입력장치(35) 및 출력장치(36)와의 정보교환을 가능하게한다. 마이컴(30)의 입출력 선택 단자(34)는 출력용 삼상태 버퍼(32)의 인에이블 단자(38)에 연결되어있고, 인버더(33)를 통하여 입력용 삼상태 버퍼(31)의 인에이블 단자(37)에 연결되어있다.3 shows a basic block diagram according to the present invention. Data from the microcomputer 30 is connected to the input tri-state buffer 31 and the output tri-state buffer 32 via the data bus, so that the microcomputer 30 is connected to the input device 35 and the output device 36. Enable exchange of information The input / output selection terminal 34 of the microcomputer 30 is connected to the enable terminal 38 of the output tri-state buffer 32, and the enable terminal of the input tri-state buffer 31 through the inverter 33. Is connected to 37.
그리고 입력장치(35) 및 출력장치(36)는 각각 입력용 삼상태 버퍼(31) 및 출력용 삼상태 버퍼(32)와 연결되어있다.The input device 35 and the output device 36 are connected to an input tristate buffer 31 and an output tristate buffer 32, respectively.
상기 제3도의 기본 구성 블럭도에서 삼상태 버퍼를 이용한 입력포트 및 출력포트를 구현한바, 삼상태 버퍼를 이용한 포트 확장에 사용된 삼상태 버퍼 조합회로의 주요 원리를 제4도에서 설명하고자 한다.Since the input port and the output port using the tri-state buffer are implemented in the basic block diagram of FIG. 3, the main principle of the tri-state buffer combination circuit used for port expansion using the tri-state buffer will be described in FIG.
제4도의 각 단자들의 명칭과 동작 원리에 대한 설명은 아래 표와 같다.The names and operating principles of the terminals of FIG. 4 are shown in the table below.
동작원리를 설명하는 상기 표에서 마이컴(30)으로부터 출력단자(D)로 데이타를 출력하고자 할때에는 입출력 제어 단자(B)를 하이레벨(H)로 하면 출력용 버퍼(41)는 인에이블되어 마이컴의 데이타단자(A)의 정보를 출력단자(D)로 출력하게되고, 입출력 제어 단자(B)의 하이레벨(H)이 인버더(42)를 통하여 로우레벨(L)로 되어서 입력용 버퍼(40)를 디스에이블시켜서 사용을 못하게한다. 또한, 입력단자(C)로부터 마이컴의 데이타 단자(A)로 데이타를 입력하고자 할 때에는 입출력 제어 단자(B)를 로우레벨(L)로 하면 입력용 버퍼(40)는 인에이블되어 마이컴의 데이타단자(A)의 정보를 입력단자(C)로 입력하게되고, 입출력 제어 단자(B)의 로우레벨(L)이 인버더(42)를 통하여 하이레벨(H)로 되어서 출력용 버퍼(41)를 디스에이블시켜서 사용을 못하게한다. 그러므로, 입력용 버퍼(40)와 출력용 버퍼(41) 및 인버더(42)의 조합회로에 의해서 마이컴의 데이타 단자(A)는 입출력이 가능하게 된다.In the above table describing the principle of operation, when outputting data from the microcomputer 30 to the output terminal D, the output buffer 41 is enabled when the input / output control terminal B is at the high level (H). The information of the data terminal A is output to the output terminal D, and the high level H of the input / output control terminal B becomes the low level L through the inverter 42 so that the input buffer 40 To disable it). When inputting the data from the input terminal C to the data terminal A of the microcomputer, when the input / output control terminal B is at the low level L, the input buffer 40 is enabled and the data terminal of the microcomputer is enabled. Information of (A) is inputted to the input terminal C, and the low level L of the input / output control terminal B becomes the high level H through the inverter 42, thereby discharging the output buffer 41. Enable to prevent use. Therefore, the combination terminal of the input buffer 40, the output buffer 41, and the inverter 42 enables the input / output of the data terminal A of the microcomputer.
제5는 본 고안에 따른 실시예의 구성 블럭도이다. 본 실시예에서는 2개의 입려장치(506, 508) 및 2개의 출력장치(507, 509)와 마이컴(501)과의 정보교환을 수행하는 경우에 있어서의 입출력 포트 확장회로의 구성 블럭도이다.5 is a block diagram of an embodiment according to the present invention. In this embodiment, a block diagram of an input / output port expansion circuit in the case of exchanging information between two input devices 506 and 508 and two output devices 507 and 509 and the microcomputer 501 is shown.
마이컴(501)의 데이타 버스는 제1입력 삼상태 버퍼(502), 제1출력 삼상태 버퍼(503), 제2입력 삼상태 버퍼(504), 제2 출력 삼상태 버퍼(505)와 연결되어 있고, 각각의 삼상태 버퍼들은 그에 따른 입력 및 출력장치와 연결되어있다. 마이컴(501)으로부터의 어드레스 버스중에서 하나를 여기서는 Ao를 디코더(501)로 연결시켜서 제1 입력장치(506) 및 제1 출력장치(507)를 선택하거나 제 입력장치(50) 및 제2 출력장치(509)를 선택하는 신호를 발생한다. 마이컴(501)으로부터의 입출력 선택단자(517)는 출력용 삼상태 버퍼(503, 505)의 인에이블 신호를 발생하고, 인버더(515, 516)를 통해서 입력용 삼상태 버퍼(502, 504)의 인에이블 신호를 발생한다. 상기 디코더에 의해서 발생된 신호들과 상기 입출력 선택단자에서 발생된 신호들은 AND 게이트(511, 512, 513, 514)에 의해서 각각의 삼상태 버퍼의 인에이블 단자에 연결된다.The data bus of the microcomputer 501 is connected to the first input tristate buffer 502, the first output tristate buffer 503, the second input tristate buffer 504, and the second output tristate buffer 505. Each tri-state buffer is connected to its input and output devices. One of the address buses from the microcomputer 501 connects Ao to the decoder 501 here to select the first input device 506 and the first output device 507 or the first input device 50 and the second output device. Generate a signal to select 509. The input / output selection terminal 517 from the microcomputer 501 generates an enable signal of the output three-state buffers 503 and 505, and through the inverters 515 and 516, the input three-state buffers 502 and 504. Generate an enable signal. Signals generated by the decoder and signals generated by the input / output selection terminal are connected to an enable terminal of each tri-state buffer by AND gates 511, 512, 513, and 514.
제6도는 제5도의 구성에 대한 작동에 대해서 설명하는 표이다.FIG. 6 is a table for explaining the operation of the configuration of FIG.
제1 입력장치를 통해서 정보를 입력받고자 하는 경우에는, Ao단자가 로우레벨이 되면 디코더(510)의 단자(518)가 하이레벨로 되고 단자(519)는 로우레벨로 된다. 또한 출력이 아니고 입력을 선택하기 위해서는 마이컴(501)의 입출력 선택단자(517)는 로우레벨이어야 하고 이 신호는 인버더(515)를 통하여 AND 게이트(511)에 연결되므로 디코더(510)의 단자(518)로부터의 하이레벨과 연산되어서 하이레벨의결과값을 제1 입력용 삼상태 버퍼(502)의 인에이블 신호로 전달되어 제1 입력장치와의 통신만이 가능해진다. (제60단계)In the case of receiving information through the first input device, when the Ao terminal becomes low level, the terminal 518 of the decoder 510 becomes high level and the terminal 519 becomes low level. In addition, the input / output selection terminal 517 of the microcomputer 501 should be at a low level in order to select an input instead of an output, and since the signal is connected to the AND gate 511 through the inverter 515, the terminal of the decoder 510 ( Calculated with the high level from 518, the resultant value of the high level is transmitted as an enable signal of the tri-state buffer 502 for the first input, so that only communication with the first input device is possible. (Step 60)
제1 출력장치를 통해서 정보를 출력하고자 하는 경우에는, Ao단자가 로우레벨이 되면 디코더(510)의 단자(518)가 하이레벨로 되고 단자(519)는 로우레벨로 된다. 또한 입력이 아니고 출력을 선택하기 위해서는 마이컴(501)의 입출력 선택단자(517)는 하이레벨이어야하고 이 신호는 AND 게이트(512)에 연결되므로 디코더(510)의 단자(518)로부터의 하이레벨과 연산되어서 하이레벨의 결과값을 제1출력용 삼상태 버퍼(503)의 인에이블 신호로 전달되어 제1 출력장치와의 통신만이 가능해진다. (제61단계)When the information is to be output through the first output device, when the Ao terminal becomes low level, the terminal 518 of the decoder 510 becomes high level and the terminal 519 becomes low level. In addition, in order to select an output instead of an input, the input / output selection terminal 517 of the microcomputer 501 must be at a high level, and the signal is connected to the AND gate 512 so that the high level from the terminal 518 of the decoder 510 The calculated value is transferred to the enable signal of the first output tri-state buffer 503 so that only communication with the first output device is possible. (Step 61)
제2 입력장치를 통해서 정보를 입력받고자 하는 경우에는, Ao단자가 히이레벨이 되면 디코더(510)의 단자(519)가 하이레벨로 되고 단자(518)는 로우레벨로 된다. 또한 출력이 아니고 입력을 선택하기 위해서는 마이컴(501)의 입출력 선택단자(517)는 로우레벨이어야하고 이 신호는 인버더(516)를 통하여 AND 게이트(513)에 연결되므로 디코더(510)의 단자(519)로부터의 하이레벨과 연산되어서 하이레벨의 결과값을 제2 입력용 삼상태 버퍼(504)의 인에이블 신호로 전달되어 제2 입력장치와의 통신만이 가능해진다. (제62단계)In the case of receiving information through the second input device, when the Ao terminal becomes high level, the terminal 519 of the decoder 510 becomes high level and the terminal 518 becomes low level. In addition, in order to select an input instead of an output, the input / output selection terminal 517 of the microcomputer 501 must be at a low level, and this signal is connected to the AND gate 513 through the inverter 516, so that the terminal of the decoder 510 ( Calculated with the high level from 519, the resultant value of the high level is transmitted as an enable signal of the tri-state buffer 504 for the second input, so that only communication with the second input device is possible. (Step 62)
제2 출력장치를 통해서 정보를 출력하고자 하는 경우에는 Ao단자가 하이레벨이 되면 디코더(510)의 단자(519)가 하이레벨로 되고 단자(518)는 로우레벨로 된다. 또한 입력이 아니고 출력을 선택하기 위해서는 마이컴(501)의 입출력 선택단자(517)는 하이레벨이어야하고 이 신호는 AND 게이트(514)에 연결되므로 디코더(510)의 단자(519)로부터의 하이레벨과 연산되어서 하이레벨의 결과값을 제2 출력용 삼상태 버퍼(505)의 인에이블 신호로 전달되어 제2 출력장치와의 통신만이 가능해진다. (제63단계)In the case of outputting information through the second output device, when the Ao terminal becomes high level, the terminal 519 of the decoder 510 becomes high level and the terminal 518 becomes low level. In addition, the input / output selection terminal 517 of the microcomputer 501 must be at a high level in order to select an output instead of an input, and since the signal is connected to the AND gate 514, the high level from the terminal 519 of the decoder 510 is equal to that of the input. The calculated value is transferred to the enable signal of the second output tri-state buffer 505 so that only communication with the second output device is possible. (Step 63)
이상과 같이 본 고안인 입출력 인더페이스 장치는 고가의 입출력 포트 확장용 전용 IC에 비해서 상대적으로 저가인 삼상태 버퍼와 인버더와의 조합회로 및 어드레스 버스에서 필요한 만큼의 비트를 이용하여 사용포트를 선택할 수 있는 디코더와 같은 선택수단을 사용하여 입출력 포트를 확장함으로써 입출력 포트 확장용 전용 IC를 사용할 때 발생하는 높은 원가 부담과 비경제성을 해결하는데 있어서 효과적인 고안이다.As described above, the input / output interface device of the present invention selects an available port by using as many bits as necessary in the combination circuit of the three-state buffer and the inverter and the address bus, which are relatively inexpensive, compared to the dedicated IC for expensive input / output port expansion. By extending the input / output port by using a selector such as a decoder, it is an effective design to solve the high cost burden and the economical cost that occur when using the dedicated IC for the input / output port extension.
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930008833U KR200142909Y1 (en) | 1993-05-24 | 1993-05-24 | Input/output interface apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019930008833U KR200142909Y1 (en) | 1993-05-24 | 1993-05-24 | Input/output interface apparatus |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940027358U KR940027358U (en) | 1994-12-10 |
| KR200142909Y1 true KR200142909Y1 (en) | 1999-06-01 |
Family
ID=19355824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019930008833U KR200142909Y1 (en) | 1993-05-24 | 1993-05-24 | Input/output interface apparatus |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR200142909Y1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970615B1 (en) * | 2003-03-17 | 2010-07-15 | 엘지전자 주식회사 | Synchronous Input/Output port expansion apparatus |
-
1993
- 1993-05-24 KR KR2019930008833U patent/KR200142909Y1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100970615B1 (en) * | 2003-03-17 | 2010-07-15 | 엘지전자 주식회사 | Synchronous Input/Output port expansion apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940027358U (en) | 1994-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6195719B1 (en) | Bus system for use with information processing apparatus | |
| US5668956A (en) | Bus system for use with information processing apparatus | |
| EP0187293B1 (en) | A microprocessor device with variable memory capacity | |
| US5101498A (en) | Pin selectable multi-mode processor | |
| US4609995A (en) | Priority controller | |
| EP0051870A1 (en) | Information transferring apparatus | |
| KR100450680B1 (en) | Memory controller for increasing bus bandwidth, data transmitting method and computer system having the same | |
| US4177511A (en) | Port select unit for a programmable serial-bit microprocessor | |
| EP0408353B1 (en) | Semiconductor integrated circuit | |
| KR200142909Y1 (en) | Input/output interface apparatus | |
| US4180855A (en) | Direct memory access expander unit for use with a microprocessor | |
| JPH0731666B2 (en) | Inter-processor communication method | |
| JP3119618B2 (en) | Data processing device | |
| JPS6361697B2 (en) | ||
| EP0363905A2 (en) | I/O Apparatus for programmable controller | |
| KR910008254Y1 (en) | Circuit for expanding capacity of dmac | |
| KR100244885B1 (en) | Multiple interrupt communication circuit | |
| KR19980083459A (en) | Databus Sizing Device | |
| KR100267783B1 (en) | Circuit for generating DMA control signal | |
| KR940004729B1 (en) | Interfacing apparatus for 8 bit and 16 bit | |
| KR940005002Y1 (en) | I/o device capable of 16-bit operating in rom bias | |
| KR940000221B1 (en) | Ladder command processor apparatus | |
| KR910005479Y1 (en) | I/o port sharing circuit for communication between cpus | |
| JPS61276050A (en) | Data transmission system | |
| JPH06195295A (en) | Output port circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20080104 Year of fee payment: 10 |
|
| EXPY | Expiration of term |