KR20010063836A - Structure of segmentation and reassembly for ip packet forwarding - Google Patents

Structure of segmentation and reassembly for ip packet forwarding Download PDF

Info

Publication number
KR20010063836A
KR20010063836A KR1019990061937A KR19990061937A KR20010063836A KR 20010063836 A KR20010063836 A KR 20010063836A KR 1019990061937 A KR1019990061937 A KR 1019990061937A KR 19990061937 A KR19990061937 A KR 19990061937A KR 20010063836 A KR20010063836 A KR 20010063836A
Authority
KR
South Korea
Prior art keywords
packet
memory
control
transmission
control means
Prior art date
Application number
KR1019990061937A
Other languages
Korean (ko)
Inventor
강선
최창식
정연쾌
이유경
Original Assignee
오길록
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오길록, 한국전자통신연구원 filed Critical 오길록
Priority to KR1019990061937A priority Critical patent/KR20010063836A/en
Publication of KR20010063836A publication Critical patent/KR20010063836A/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/16—Implementation or adaptation of Internet protocol [IP], of transmission control protocol [TCP] or of user datagram protocol [UDP]
    • H04L69/166—IP fragmentation; TCP segmentation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H04L47/43—Assembling or disassembling of packets, e.g. segmentation and reassembly [SAR]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: An apparatus for segmenting and reassembling IP(Internet Protocol) packets is provided to fast perform to segment and reassemble IP packets by processing control data like hardware without using a processor in normal state. CONSTITUTION: A reassembling part(11) reassembles received cells and forms the cells in form of ATM adaptation layer(AAL)-5. A receiving memory(12) is used to temporarily process data by the reassembling part(11). A segmenting part(13) segments packet in form of AAL-5 to ATM cells. A transmitting memory(14) is used to temporarily process data by the segmenting part(13). A control memory controlling part(15) controls to read/write control data in the reassembling part(11) and segmenting part(13) from/to the receiving memory(12) and transmitting memory(14), respectively. A packet memory controlling part(16) enables data of a transmitting/receiving packet to read/write to a packet memory(19), and performs a function of updating IP header. The packet memory(19) stores transmitting/receiving packet.

Description

인터넷프로토콜 패킷의 분리/재결합 장치{STRUCTURE OF SEGMENTATION AND REASSEMBLY FOR IP PACKET FORWARDING}Device for separating / recombining Internet protocol packets {STRUCTURE OF SEGMENTATION AND REASSEMBLY FOR IP PACKET FORWARDING}

본 발명은 인터넷프로토콜(IP) 패킷의 분리/재결합 장치에 관한 것으로, 특히 비동기전달모드(ATM) 기반 MPLS(Multiprotocol Label Switching) LER(Label Edge Router)시스템에서 패킷의 분리 재결합 시, 정상상태에서 프로세서의 개입없이 제어 데이터를 하드웨어적으로 처리함으로써, 고속의 분리 및 재결합 기능을 제공하는 인터넷프로토콜 패킷의 분리/재결합 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for separating / recombining Internet Protocol (IP) packets. The present invention relates to an apparatus for separating / recombining Internet protocol packets that provides high-speed separation and recombination by hardware-processing control data without intervention.

인터넷을 이용한 개인이 다루는 정보량 및 이들 상호간에 통신량의 증가와 함께 정보 통신 서비스에 대한 사용자의 요구는 점차 고도화, 다양화, 개인화 추세로 고급화되어 가면서, 양질의 고속, 대용량 서비스의 제공이 필요하게 되었다. 이러한 사용자의 다양한 요구를 충족시키는 인터넷 서비스를 제공하기 위해서, 비동기전달모드(ATM: Asynchronous Transfer Mode)을 기반으로 하는 멀티프로토콜 레이블 스위칭(MPLS: Multi-protocol Label Switching) 방식이 제시되었다.With the increase in the amount of information handled by individuals using the Internet and the amount of communication between them, users' demand for information and communication services has gradually advanced to the trend of advancement, diversification, and personalization, and it is necessary to provide high quality, high speed, and high capacity services. . In order to provide an Internet service that satisfies these various needs of users, a multi-protocol label switching (MPLS) method based on an asynchronous transfer mode (ATM) has been proposed.

MPLS는 통합 라우팅 방식에 기반을 두고, 기존의 longest match 방법 대신 고정길이의 레이블을 사용하여 링크 계층의 스위치 기술을 도입한 IP 패킷의 전달 방식이다. 이 레이블은 MPLS의 핵심으로서, ATM의 가상경로식별자(VPI)/가상채널식별자(VCI)와 거의 동일한 의미를 가지고 있다. 레이블은 특정 FEC(Forwarding Equivalency Class)에 대한 LSP(Label Switched Path)를 나타내는 지정자로 사용되며, LSR(Label Switch-ing Router)사이에 국한된 의미를 가진다. 이와 동등하게 ATM의 VPI/VCI는 양 종단간에 연결된 가상연결(VC: Virtual Connection)를 나타내는 지정자로서 사용되며, 각 노드에서 국한된 의미를 갖는다. 그러므로, MPLS의 링크계층 스위치 기술로서, 기존의 ATM의 고속 스위칭 기술을 사용하여, ATM기반MPLS 시스템을 쉽게 구성할 수 있다. ATM기반 MPLS시스템은 크게 ATM 망 내의 LSR 과 ATM 망과의 경계에 존재하는 LER(Label Edge Router)로 구성된다.MPLS is based on a unified routing scheme, and uses a fixed-length label instead of the traditional longest match method to deliver IP packets using link layer switch technology. This label is at the heart of MPLS and has almost the same meaning as the Virtual Path Identifier (VPI) / Virtual Channel Identifier (VCI) in ATM. The label is used as a designator indicating a Label Switched Path (LSP) for a specific Forwarding Equivalency Class (FEC), and has a meaning limited to a Label Switching Router (LSR). Equivalently, the ATM's VPI / VCI is used as a designator for a virtual connection (VC) connected between both ends and has a localized meaning at each node. Therefore, as the link layer switch technology of the MPLS, the ATM-based MPLS system can be easily configured by using the existing ATM fast switching technology. The ATM-based MPLS system is largely composed of a label edge router (LER) that exists at the boundary between the LSR and the ATM network in the ATM network.

LSR은 ATM 교환 기능을 이용하여 고정길이의 레이블(VPI/VCI)을 가진 셀에 대해서 고속으로 전송하게 되며, LER에서는 ATM의 스위칭 플랫폼을 사용하여 패킷의 분리 재결합(SAR: Segmentation and Reassembly)을 통하여 셀을 전달 및 수신한다.LSR transmits at high speed to cells with fixed-length labels (VPI / VCI) using ATM switching, and LER uses Segmentation and Reassembly (SAR) using ATM's switching platform. Deliver and receive cells.

이러한 ATM기반 MPLS LER시스템에서 종래의 패킷 분리/재결합 장치는 프로세서(CPU)가 개입하여 송신메모리와 수신메모리를 PCI 버스를 통해 억세스하므로, 성능이 현저하게 저하되고, 프로세서의 부담이 상당히 커져, 고속처리가 불가능한 문제점이 있었다.In the ATM-based MPLS LER system, the conventional packet separation / recombination device accesses the transmission memory and the reception memory through the PCI bus through a processor (CPU), thereby significantly reducing performance and significantly increasing the burden on the processor. There was a problem that could not be processed.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 본 발명은 프로세서의 개입없이 분리 및 재결합 기능을 고속으로 처리하고, 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공하는 구조 및 송신패킷메모리와 수신패킷메모리를 같이 사용하는 구조를 채택함으로써, 분리 재결합 성능을 향상시킨 IP 패킷의 분리/재결합 장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems of the prior art, the present invention is to process the separation and recombination function at high speed without processor intervention, and extracting and inserting the IP header during the packet separation and recombination process It is an object of the present invention to provide an IP packet separation / recombination device that improves separation recombination performance by adopting a structure that provides a structure and a structure that uses a transmission packet memory and a reception packet memory together.

도1은 본 발명에 따른 분리/재결합 장치의 블록 구성도.1 is a block diagram of a separation / recombination device according to the present invention;

도2는 본 발명에 따른 분리/재결합 장치의 동작을 설명하기 위한 도면.Figure 2 is a view for explaining the operation of the separation / recombination device according to the present invention.

도3은 종래의 분리/재결합 장치의 블록 구성도.Figure 3 is a block diagram of a conventional separation / recombination device.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

11 : 재결합부 12 : 수신 메모리11: recombination unit 12: receiving memory

13 : 분리부 14 : 송신 메모리13 separation part 14 transmission memory

15 : 제어메모리제어부 16 : 패킷메모리제어부15: control memory controller 16: packet memory controller

17 : 수신제어메모리 18 : 송신제어메모리17: reception control memory 18: transmission control memory

19 : 패킷 메모리19: packet memory

상기 목적을 달성하기 위한 본 발명은, 비동기전달모드(ATM) 셀을 분리 및 재결합하는 장치에 있어서, 수신된 패킷 및 송신될 패킷을 저장하는 패킷 메모리수단; 수신된 패킷이 있음을 알리기 위한 수신지시 제어데이터를 저장하는 수신제어메모리수단; 송신할 패킷이 있음을 알리기 위한 송신명령 데이터를 저장하는 송신제어메모리수단; 상기 수신제어메모리수단 및 상기 송신제어메모리수단을 제어하는 제어메모리제어수단; 상기 패킷메모리수단을 제어하고, 룩업제어부에 수신된 패킷의 헤더정보의 갱신을 요구하여, 갱신된 패킷의 헤더정보를 상기 패킷메모리수단에 저장하는 패킷메모리제어수단; ATM 망을 통해 수신된 ATM 셀을 재결합하여, 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단에 저장하고, 상기 제어메모리제어수단을 통해 수신된 패킷이 있음을 알리는 수신지시 제어데이터를 상기 수신제어메모리수단에 기록하는 셀 재결합수단; 및 상기 제어메모리제어수단을 통해 상기 송신제어메모리수단을 폴링하여, 송신명령 데이터가 존재하면, 그에 대응되는 송신 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단으로부터 읽어 ATM 셀로 분리하여 전송하는 셀 분리수단을 포함하되, 상기 제어메모리제어수단은, 상기 수신제어메모리수단을 폴링하여, 수신지시 제어데이터가 존재하면, 헤더의 갱신에 필요한 정보를 상기 패킷메모리제어수단으로 전달하고, 상기 패킷메모리제어수단으로부터 송신될 패킷에 대한 정보를 수신하면, 송신명령 데이터를 생성하여 상기 송신제어메모리수단에 기록하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an apparatus for separating and recombining an asynchronous transfer mode (ATM) cell, comprising: packet memory means for storing a received packet and a packet to be transmitted; Reception control memory means for storing reception instruction control data for notifying that there is a received packet; Transmission control memory means for storing transmission command data for informing that there is a packet to transmit; Control memory control means for controlling the reception control memory means and the transmission control memory means; A packet memory control means for controlling the packet memory means, requesting a lookup control part to update the header information of the received packet, and storing the updated header information in the packet memory means; Recombining the ATM cells received through the ATM network, storing the packet in the packet memory means through the packet memory control means, and receiving the received instruction control data indicating that there is a packet received through the control memory control means. Cell recombination means for writing to the control memory means; And a cell for polling the transmission control memory means through the control memory control means, if transmission command data exists, reading the corresponding transmission packet from the packet memory means through the packet memory control means, and separating the data into an ATM cell for transmission. And separating means, wherein the control memory control means polls the reception control memory means and, if there is a reception instruction control data, transfers information necessary for updating the header to the packet memory control means, and controls the packet memory control. When receiving information on a packet to be transmitted from the means, it is characterized in that transmission command data is generated and recorded in the transmission control memory means.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 분리/재결합 장치는 ATM기반 MPLS LER시스템에서 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공함으로써, MPLS LER에서 성능의 중요한 요인이 되는 IP 패킷 헤더에 대한 룩업(lookup) 기능과 분리 재결합기능과의 연동 문제를 해결하였다. 또한, 정상상태에서 프로세서(CPU)의 개입없이 분리 및 재결합 기능을 처리하도록 하드웨어로 구현하고, 송신 및 수신 패킷 메모리를 하나로 통합하여 관리 및 사용함으로써, 전체 분리/재결합 장치의 성능 향상을 도모하였다.The separation / recombination apparatus according to the present invention provides a function of extracting and inserting an IP header during the separation and recombination process of a packet in an ATM-based MPLS LER system, thereby looking up an IP packet header which is an important factor of performance in the MPLS LER. The interworking problem between the function and the separate recombination function has been solved. In addition, the hardware is implemented to handle the separation and recombination functions without the intervention of the processor (CPU) in the normal state, and the transmission and reception packet memories are integrated and managed and used to improve the performance of the entire separation / recombination device.

도1은 본 발명에 따른 IP 패킷의 분리/재결합 장치의 블록 구성도이다.1 is a block diagram of an apparatus for separating / recombining an IP packet according to the present invention.

본 발명에 따른 분리/재결합 장치는 도1과 같이 수신 셀을 재결합하여 ATM적응계층(AAL)-5 형태로 만드는 재결합부(11), 상기 재결합부(11)가 일시적으로 데이터를 처리하기 위해 사용하는 수신 메모리(12), AAL-5 형태의 패킷을 다시 ATM셀로 분리하여 전달하는 분리부(13), 상기 분리부(13)가 일시적으로 데이터를 처리하기 위해 사용하는 송신 메모리(14), 재결합부(11)와 분리부(13)의 제어 데이터를 각각 수신 제어메모리(17)와 송신 제어메모리(18)에 읽고/쓰기를 제어해 주는 제어메모리 제어부(15), 송/수신 패킷의 데이터를 패킷 메모리(19)에 읽고/쓰기를 할 수 있도록 하고, IP 헤더를 갱신하는 기능을 수행하는 패킷메모리 제어부(16), 통합된 하나의 송/수신 패킷 데이터를 저장하는 패킷 메모리(19)를 구비한다. 본 발명에서 재결합부(11)와 분리부(13)는 상용칩을 이용해 구현된다.The recombination / recombination device according to the present invention is used to recombine a receiving cell as shown in FIG. 1 to form an ATM adaptation layer (AAL) -5, wherein the recombination unit 11 temporarily processes data. A receiving memory 12, a separating unit 13 for separating and delivering the AAL-5 type packet back to an ATM cell, a transmitting memory 14 used by the separating unit 13 to temporarily process data, and recombination. The control memory control unit 15, which controls reading / writing of the control data of the unit 11 and the separating unit 13 to the reception control memory 17 and the transmission control memory 18, respectively, A packet memory control unit 16 capable of reading / writing to the packet memory 19 and updating the IP header, and a packet memory 19 storing one integrated transmit / receive packet data do. In the present invention, the recombination unit 11 and the separation unit 13 are implemented using a commercial chip.

본 발명에 따른 분리/재결합 장치를 사용자 및 제어 데이터의 흐름에 따라 도2를 참조하여 설명하면 다음과 같다.The separation / recombination device according to the present invention will be described with reference to FIG. 2 according to the flow of user and control data.

먼저, 도면에서 ①의 과정을 설명하면, 스위치 인터페이스(21)를 통하여 ATM 셀 형태로 입력되는 IP 패킷을 재결합부(11)에서는 AAL-5 형태로 재결합하여 패킷메모리제어부(16)로 전달하고, 패킷메모리제어부(16)에서는 패킷메모리(19)에 IP 패킷을 저장한다. ②의 과정을 살펴보면, 재결합부(11)는 그런 다음, IP 패킷이 도착했음을 알려주기 위하여 제어메모리제어부(15)를 통하여 수신 패킷이 도착했음을 알리는 수신지시 제어신호를 수신제어메모리(17)에 전달한다. ③ 제어메모리제어부(15)에서는 수신지시 제어신호가 수신제어메모리(17)에 있는가를 폴링을 통하여 수시로 확인한 후, 수신지시 제어신호를 읽어 IP 패킷 헤더를 갱신하는데 필요한 정보인 수신 IP 패킷의 시작번지, 전체 길이, 인캡슐레이션(encapsulation)의 종류를 확인하여 패킷메모리제어부(16)에 전달한다. ④ 패킷메모리제어부(16)에서는 제어메모리제어부(15)로부터 수신한 패킷정보를 바탕으로 수신 패킷의 IP 헤더와 인캡슐레이션 헤더를 패킷메모리(19)로부터 읽어서 IP 헤더 룩업제어부(23)에 전달한다. ⑤ IP 헤더 룩업제어부(23)에서는 수신 IP 헤더와 인캡슐레이션 헤더를 룩업 테이블(24)을 통하여 갱신한 후, 패킷메모리제어부(16)에 전달하면, 패킷메모리제어부(16)에서는 갱신된 IP 헤더와 인캡슐레이션 헤더를 패킷메모리(19)에 중복하여 저장하여 송신 패킷을 생성한다. ⑥ 패킷메모리제어부(16)에서는 이 송신 패킷에 대한 정보 즉, 패킷 시작번지, 패킷 길이, 패킷 레이블을 제어메모리제어부(15)에 전달하면, 제어메모리제어부(15)에서는 이 정보를 가지고 송신 패킷이 있음을 알리는 송신명령신호를 생성하여 송신제어메모리(18)에 기록한다. ⑦ 분리부(13)에서는 제어메모리제어부(15)를 통하여 송신제어메모리(17)를 폴링하여 송신명령신호가 있는지를 확인한 후, 송신명령신호가 있으면 송신제어메모리(18)에서 송신 패킷에 대한 정보를 가진 송신명령을 읽는다. ⑧ 분리부(13)는 이 송신명령을 기준으로 하여 패킷메모리(19)에 있는 송신패킷을 패킷메모리제어부(16)를 통하여 읽어 온 후, AAL-5 형태로 만들어 ATM 셀로 분리(Segmentaion)하여 스위치 인터페이스(21)를 통해 송신한다.First, referring to the process of ① in the drawing, the IP packet input in the form of ATM cell through the switch interface 21 is recombined in the form of AAL-5 in the recombination unit 11 and transmitted to the packet memory controller 16, The packet memory control unit 16 stores the IP packet in the packet memory 19. Referring to the process of (2), the recombination unit 11 then transfers a reception instruction control signal indicating that the received packet has arrived to the reception control memory 17 through the control memory controller 15 to inform that the IP packet has arrived. do. ③ The control memory controller 15 checks whether the reception instruction control signal is in the reception control memory 17 from time to time by polling, and then reads the reception instruction control signal and starts the address of the received IP packet, which is information necessary for updating the IP packet header. The total length and the type of encapsulation are checked and transmitted to the packet memory controller 16. ④ The packet memory controller 16 reads the IP header and the encapsulation header of the received packet from the packet memory 19 based on the packet information received from the control memory controller 15 and delivers it to the IP header lookup controller 23. . (5) The IP header lookup controller 23 updates the received IP header and the encapsulation header through the lookup table 24, and then transfers the received IP header and the encapsulation header to the packet memory controller 16. The packet memory controller 16 updates the updated IP header. And the encapsulation header are duplicated and stored in the packet memory 19 to generate a transmission packet. (6) When the packet memory controller 16 transmits information on the transmitted packet, that is, the packet start address, packet length, and packet label, to the control memory controller 15, the control memory controller 15 has this information to transmit the packet. A transmission command signal indicating that there is a signal is generated and recorded in the transmission control memory 18. ⑦ The separation unit 13 checks whether there is a transmission command signal by polling the transmission control memory 17 through the control memory control unit 15, and if there is a transmission command signal, information on the transmission packet is transmitted from the transmission control memory 18. Read a send command with (8) The separation unit 13 reads the transmission packet in the packet memory 19 through the packet memory control unit 16 on the basis of this transmission command, makes it into an AAL-5 form, and separates it into ATM cells for segmentation. Transmit via interface 21.

도3은 종래의 분리/재결합 장치의 블록 구성도이다. 도2와 비교하여 보면, 패킷메모리제어부(37)(39)가 송/수신으로 분리되어 있고, 패킷메모리(38)(40)도 송/수신으로 분리되어 있다. 또한, 프로세서(52)가 개입하여 송신메모리와 수신메모리를 PCI 버스를 통하여 액세스하므로 성능이 현저하게 저하된다. 또한 도시되어 있지 않지만, 제어메모리제어부(35)를 통하여 수신지시 제어신호와 송신명령신호를 프로세서에서 읽어서 처리하도록 되어 있어, 프로세서의 부담이 상당이 커져, 622 Mbps의 상용 칩을 사용하더라도 622Mbps의 성능을 기대하기가 어렵다. 그러나, 본 발명에 따른 고속의 분리/재결합 장치는 프로세서에서 처리하도록 되어 있는 수신지시 제어신호와 송신명령신호를 하드웨어로 제어메모리제어부(도1의 15)에서 처리하도록 구현하여, 프로세서의 부담을 줄이고 고속 처리를 가능하도록 하였다.3 is a block diagram of a conventional separation / recombination device. Compared with Fig. 2, the packet memory control units 37 and 39 are separated by transmission / reception, and the packet memories 38 and 40 are also separated by transmission / reception. In addition, since the processor 52 intervenes to access the transmission memory and the reception memory through the PCI bus, the performance is significantly reduced. In addition, although not shown, the control memory control unit 35 reads and processes the reception instruction control signal and the transmission command signal from the processor, and the burden on the processor is considerably increased, even when a commercial chip of 622 Mbps is used. It's hard to expect. However, the high-speed separation / recombination apparatus according to the present invention implements the processing of the reception instruction control signal and the transmission command signal to be processed by the processor in the control memory controller (15 of FIG. 1) in hardware, thereby reducing the burden on the processor. High speed processing was made possible.

한편, 제어메모리제어부(도1의 15)에서 수신 패킷의 정보를 알려주는 수신지시 제어데이터의 처리 방법을 살펴보면 다음과 같다. 수신지시 제어데이터는 총 16바이트로 구성되어, 하나의 엔트리를 만들고, 16개의 엔트리(entry)가 모여 하나의 그룹을 형성한다. 수신지시 제어데이터의 처리는 이 그룹단위로 수행된다. 재결합부(11)에서는 수신 패킷이 도착하였음을 알리는 수신지시 제어데이터를 기록하기 위하여, 먼저 이전의 수신지시 제어데이터를 읽어 갔는지를 확인하기 위해, 그룹의 첫번째 수신지시 제어데이터의 6번째 하프워드(Halfword)자리에 있는 채널식별자(Channel_ID)가 0x0000인지 확인한다. 이 채널식별자(Channel_ID)가 0x0000 이면 수신지시 제어데이터를 읽어 갔다는 것을 의미하며, 이 자리에 수신지시 제어데이터를 기록할 수 있다. 한편, 첫번째 기록 시에는 폴링을 하지 않는다. 재결합부(11)는 수신지시 엔트리를 제어메모리의 수신지시 큐(Queue)에 기록한다. 그리고, 제어메모리제어부(15)는 제어메모리의 수신지시 큐에 수신지시 제어데이터가 있는지 없는지를 폴링한다. 여기서, 채널식별자(Channel_ID) 값이 0x0000이 아니면, 수신지시 제어데이터가 있는 것으로 판단한다. 수신지시 제어데이터가 있는 경우 제어메모리에서 수신지시 제어데이터를 읽는다. 한 그룹(16개의 수신지시 엔트리)의 수신지시 제어데이터를 모두 읽은 후, 이 버퍼를 해제하기 위하여(재결합부가 수신지시 제어데이터를 을 다시 기록할 수 있도록 하기 위해) 그룹의 첫번째 수신지시 제어데이터의 채널식별자(Channel_ID)를 0x0000으로 기록한다.On the other hand, the control memory control unit (15 in Fig. 1) looks at the method of processing the reception instruction control data to inform the information of the received packet as follows. The reception instruction control data consists of a total of 16 bytes to make one entry, and 16 entries are gathered to form one group. The processing of the receive instruction control data is performed in this group unit. The recombination unit 11 records the sixth halfword of the first received instruction control data of the group in order to first check whether the previous received instruction control data has been read in order to record the received instruction control data indicating that the received packet has arrived. Check if the channel identifier (Channel_ID) in the place of Halfword is 0x0000. If this channel identifier (Channel_ID) is 0x0000, it means that the reception instruction control data has been read, and the reception instruction control data can be recorded in this position. On the other hand, polling is not performed during the first recording. The recombination section 11 writes the destination indication entry to the destination indication queue of the control memory. Then, the control memory controller 15 polls whether or not there is reception instruction control data in the reception instruction queue of the control memory. Here, if the channel identifier (Channel_ID) value is not 0x0000, it is determined that there is reception instruction control data. If there is receive instruction control data, read receive instruction control data from control memory. After reading all the receive control data of one group (16 receive entry entries), to release this buffer (to allow the recombination unit to rewrite the receive control data), the first receive control data of the group Record the channel identifier (Channel_ID) as 0x0000.

한편, 제어메모리제어부에서 송신 패킷의 정보를 알려주는 송신명령 데이터의 처리 과정을 살펴본다. 송신명령 데이터 역시 총 16바이트로 구성되어 하나의 엔트리를 만들고, 16개의 엔트리가 모여 하나의 그룹을 형성한다. 송신명령 데이터도 수신지시 제어데이터와 마찬가지로 그룹단위로 처리한다. 제어메모리제어부(15)에서는 첫 번째 송신명령 데이터를 기록할 때를 제외하고는, 전에 기록한 송신 명령 데이터를 분리부(13)에서 읽어 갔는지, 즉 기록하려고 하는위치의 버퍼를 사용할 수 있는지를 파악하기 위하여 그룹의 첫번째 송신명령 데이터의 두번째 하프워드(halfword)가 0xFFFF인가를 확인한다. 그리고, 제어메모리제어부(15)는 첫번째 송신명령 데이터를 기록하기 전에 나머지 15개의 송신명령 위치의 두번째 하프워드(halfword)에 0xFFFF를 기록한다. 제어메모리제어부(15)는 송신명령 데이터를 기록한다. 분리부(13)는 제어메모리의 송신명령 큐에서 송신명령 데이터가 있는가를 폴링하여, 송신명령 데이터가 있으면(송신명령 위치의 두번째 하프워드(halfword)가 0xFFFF가 아니면 송신명령 데이터가 있음), 송신명령 데이터를 읽어서 처리한다. 16개의 송신명령 데이터를 다 읽어서 처리한 후에는 이 버퍼를 해제하기 위하여 그룹의 첫번째 송신명령의 두번째 하프워드(halfword)에 0xFFFF를 기록한다.On the other hand, the processing process of the transmission command data informing the information of the transmission packet in the control memory controller. The transmission command data is also composed of 16 bytes in total to make an entry, and 16 entries are gathered to form a group. The transmission command data is processed in group units as well as the reception instruction control data. The control memory controller 15 determines whether or not the previously recorded transmission command data has been read from the separating unit 13, except when recording the first transmission command data, that is, whether the buffer at the position to be used can be used. To check whether the second halfword of the first transmission command data of the group is 0xFFFF. Then, the control memory controller 15 writes 0xFFFF in the second halfword of the remaining 15 transmission command positions before recording the first transmission command data. The control memory control unit 15 records the transmission command data. The separation unit 13 polls whether there is transmission command data in the transmission command queue of the control memory, and if there is transmission command data (there is transmission command data if the second halfword of the transmission command position is not 0xFFFF). Read and process the data. After reading and processing all 16 transmission command data, 0xFFFF is written in the second halfword of the first transmission command of the group to release this buffer.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes can be made in the art without departing from the technical spirit of the present invention. It will be apparent to those of ordinary knowledge.

상기와 같이 이루어지는 본 발명에 의하면, ATM기반 MPLS LER시스템에서 패킷의 분리 재결합 시, 정상상태에서 프로세서의 개입없이 제어데이타를 하드웨어적으로 처리함으로써, 고속으로 IP 패킷의 분리 및 재결합 기능을 수행할 수 있고, 패킷의 분리 재결합 과정 중에 IP 헤더의 추출 및 삽입 기능을 제공하는 구조 및송신패킷메모리와 수신패킷메모리를 같이 사용하는 구조를 채택함으로써, 전체 분리/재결합 장치의 성능을 향상시킬 수 있다.According to the present invention as described above, when separating and recombining packets in an ATM-based MPLS LER system, it is possible to perform the function of separating and recombining IP packets at high speed by processing the control data in hardware without intervention of a processor in a normal state. In addition, by adopting a structure that provides a function of extracting and inserting an IP header during a packet separation and recombination process, and a structure that uses a transmission packet memory and a reception packet memory together, the performance of the entire separation / recombination device can be improved.

Claims (5)

비동기전달모드(ATM) 셀을 분리 및 재결합하는 장치에 있어서,In the apparatus for separating and recombining asynchronous transfer mode (ATM) cells, 수신된 패킷 및 송신될 패킷을 저장하는 패킷 메모리수단;Packet memory means for storing the received packet and the packet to be transmitted; 수신된 패킷이 있음을 알리기 위한 수신지시 제어데이터를 저장하는 수신제어메모리수단;Reception control memory means for storing reception instruction control data for notifying that there is a received packet; 송신할 패킷이 있음을 알리기 위한 송신명령 데이터를 저장하는 송신제어메모리수단;Transmission control memory means for storing transmission command data for informing that there is a packet to transmit; 상기 수신제어메모리수단 및 상기 송신제어메모리수단을 제어하는 제어메모리제어수단;Control memory control means for controlling the reception control memory means and the transmission control memory means; 상기 패킷메모리수단을 제어하고, 룩업제어수단에 수신된 패킷의 헤더정보의 갱신을 요구하여, 갱신된 패킷의 헤더정보를 상기 패킷메모리수단에 저장하는 패킷메모리제어수단;A packet memory control means for controlling the packet memory means, requesting a lookup control means to update the header information of the received packet, and storing the header information of the updated packet in the packet memory means; ATM 망을 통해 수신된 ATM 셀을 재결합하여, 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단에 저장하고, 상기 제어메모리제어수단을 통해 수신된 패킷이 있음을 알리는 수신지시 제어데이터를 상기 수신제어메모리수단에 기록하는 셀 재결합수단; 및Recombining the ATM cells received through the ATM network, storing the packet in the packet memory means through the packet memory control means, and receiving the received instruction control data indicating that there is a packet received through the control memory control means. Cell recombination means for writing to the control memory means; And 상기 제어메모리제어수단을 통해 상기 송신제어메모리수단을 폴링하여, 송신명령 데이터가 존재하면, 그에 대응되는 송신 패킷을 상기 패킷메모리제어수단을 통해 상기 패킷메모리수단으로부터 읽어 ATM 셀로 분리하여 전송하는 셀 분리수단을 포함하되,Separating a cell for polling the transmission control memory means through the control memory control means and, if transmission command data exists, transmitting a packet corresponding to the transmission packet by reading from the packet memory means through the packet memory control means and separating the transmission packet into an ATM cell. Means, including 상기 제어메모리제어수단은, 상기 수신제어메모리수단을 폴링하여, 수신지시 제어데이터가 존재하면, 헤더의 갱신에 필요한 정보를 상기 패킷메모리제어수단으로 전달하고, 상기 패킷메모리제어수단으로부터 송신될 패킷에 대한 정보를 수신하면, 송신명령 데이터를 생성하여 상기 송신제어메모리수단에 기록하는 것을 특징으로 하는 패킷의 분리/재결합 장치.The control memory control means polls the reception control memory means and, if there is a reception instruction control data, transfers information necessary for updating the header to the packet memory control means, and transmits the packet to the packet to be transmitted from the packet memory control means. And receiving transmission information, generating transmission command data and recording the transmission command data into the transmission control memory means. 제 1 항에 있어서,The method of claim 1, 상기 제어메모리제어수단에서 상기 패킷메모리제어수단으로 전달되는 헤더의 갱신에 필요한 정보는, 수신된 패킷의 시작번지, 전체 길이, 인캡슐레이션의 종류를 포함하는 것을 특징으로 하는 패킷의 분리/재결합 장치.The information required for updating the header transmitted from the control memory control means to the packet memory control means includes a start address, a total length, and a type of encapsulation of the received packet. . 제 1 항에 있어서,The method of claim 1, 상기 패킷메모리제어수단은, 상기 룩업제어수단에 의해 갱신된 패킷의 헤더와 인캡슐레이션 헤더를 상기 패킷메모리수단에 중복 저장하여 송신 패킷을 생성한 다음, 송신 패킷이 있음을 상기 제어메모리제어수단으로 알리는 것을 특징으로 하는 패킷의 분리/재결합 장치.The packet memory control means generates the transmission packet by repeatedly storing the header and the encapsulation header of the packet updated by the lookup control means in the packet memory means, and then transmits the transmission packet to the control memory control means. Device for separating / recombining packets, characterized in that notifying. 제 3 항에 있어서,The method of claim 3, wherein 상기 패킷메모리제어수단으로부터 상기 제어메모리제어수단으로 전달되는 송신 패킷이 있음을 알리는 신호는 송신될 패킷의 시작번지, 패킷 길이, 패킷 레이블을 포함하는 것을 특징으로 하는 패킷의 분리/재결합 장치.And a signal for notifying that there is a transmission packet transmitted from the packet memory control means to the control memory control means includes a start address, a packet length, and a packet label of a packet to be transmitted. 제 1 항에 있어서,The method of claim 1, 상기 수신제어메모리수단 및 송신제어메모리수단에 각각 저장되는 수신지시 제어데이터 및 송신명령 데이터는 16바이트로 구성되어 하나의 엔트리를 구성하고, 16개의 엔트리가 모여 하나의 그룹을 형성하며, 데이터의 처리는 상기 그룹단위로 이루어지는 것을 특징으로 하는 패킷의 분리/재결합 장치.The reception instruction control data and the transmission command data stored in the reception control memory means and the transmission control memory means, respectively, are composed of 16 bytes to form an entry, and 16 entries are gathered to form a group, and data processing is performed. The apparatus for separating / recombining packets, characterized in that the group unit.
KR1019990061937A 1999-12-24 1999-12-24 Structure of segmentation and reassembly for ip packet forwarding KR20010063836A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061937A KR20010063836A (en) 1999-12-24 1999-12-24 Structure of segmentation and reassembly for ip packet forwarding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061937A KR20010063836A (en) 1999-12-24 1999-12-24 Structure of segmentation and reassembly for ip packet forwarding

Publications (1)

Publication Number Publication Date
KR20010063836A true KR20010063836A (en) 2001-07-09

Family

ID=19629497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061937A KR20010063836A (en) 1999-12-24 1999-12-24 Structure of segmentation and reassembly for ip packet forwarding

Country Status (1)

Country Link
KR (1) KR20010063836A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025427A (en) * 2000-09-29 2002-04-04 정덕량 Apparatus and method for forwarding Internet Protocol Packet
WO2010129961A2 (en) * 2009-05-08 2010-11-11 Sable Networks, Inc Method and apparatus for controlling data communication sessions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
JPH08288952A (en) * 1995-04-17 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> Method and device for relaying packet
JPH09205439A (en) * 1996-01-26 1997-08-05 Hitachi Ltd Atm controller and atm communication controller
KR19980062358U (en) * 1997-04-01 1998-11-16 김영환 Adapter device for Asynchronous Transfer Switch
JPH1155271A (en) * 1997-07-31 1999-02-26 Nec Miyagi Ltd Communication equipment having aal5 packet loop back function

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5396490A (en) * 1992-03-23 1995-03-07 Motorola, Inc. Packet reassembly method and apparatus
JPH08288952A (en) * 1995-04-17 1996-11-01 Nippon Telegr & Teleph Corp <Ntt> Method and device for relaying packet
JPH09205439A (en) * 1996-01-26 1997-08-05 Hitachi Ltd Atm controller and atm communication controller
KR19980062358U (en) * 1997-04-01 1998-11-16 김영환 Adapter device for Asynchronous Transfer Switch
JPH1155271A (en) * 1997-07-31 1999-02-26 Nec Miyagi Ltd Communication equipment having aal5 packet loop back function

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020025427A (en) * 2000-09-29 2002-04-04 정덕량 Apparatus and method for forwarding Internet Protocol Packet
WO2010129961A2 (en) * 2009-05-08 2010-11-11 Sable Networks, Inc Method and apparatus for controlling data communication sessions
WO2010129961A3 (en) * 2009-05-08 2011-03-03 Sable Networks, Inc Method and apparatus for controlling data communication sessions

Similar Documents

Publication Publication Date Title
US7463650B2 (en) Method and apparatus for segmentation and reassembly of data packets in a communication switch
EP1131923B1 (en) Multi-protocol conversion assistance method and system for a network accelerator
US5917828A (en) ATM reassembly controller and method
US7733864B2 (en) Node apparatus
US6137798A (en) Connectionless network for routing cells with connectionless address, VPI and packet-identifying VCI
JP3682082B2 (en) Apparatus and method for packet processing in packet switching network and frame processing system for frame relay network
US6147999A (en) ATM switch capable of routing IP packet
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
US6711167B1 (en) ATM communication apparatus controlling method, ATM communication apparatus and recording medium therefor
US5999515A (en) Method and apparatus for shaping processing in which discard of ATM cell effectively performed
KR20010063836A (en) Structure of segmentation and reassembly for ip packet forwarding
US7352754B2 (en) ATM-based data transmitting and receiving device and method
CA2266390A1 (en) Packet routing in a telecommunications network
JP2005516476A (en) Method of implementing ATM adaptation layer 2 for variable bit rate real-time service
KR100384996B1 (en) Apparatus and Method for packet switching using ATM cell switching
KR100340039B1 (en) A device of sar packet memory controller in mpls label edge router
EP0941592B1 (en) Routing of packets in a telecommunications system
KR100284043B1 (en) How to perform interconnect function between frame relay and asynchronous transmission mode
JP3597132B2 (en) ADSL access system and ADSL access method used therefor
JP2000286849A (en) Packet transmitter
KR100317784B1 (en) Cell processing apparatus and method of ATM exchange system
JPH07154395A (en) Exchange device
KR100364520B1 (en) Method of Processing a AAL1 PDU in a Asynchronous Transfer Mode Network
KR960015603B1 (en) Aal5 common part convergence sublayer and reconstruction method by respective buffer method
JPH10336184A (en) Packet information transfer device in atm

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application