KR20010057036A - Filter part of PLL using differential charge pump - Google Patents
Filter part of PLL using differential charge pump Download PDFInfo
- Publication number
- KR20010057036A KR20010057036A KR1019990058777A KR19990058777A KR20010057036A KR 20010057036 A KR20010057036 A KR 20010057036A KR 1019990058777 A KR1019990058777 A KR 1019990058777A KR 19990058777 A KR19990058777 A KR 19990058777A KR 20010057036 A KR20010057036 A KR 20010057036A
- Authority
- KR
- South Korea
- Prior art keywords
- charge pump
- capacitor
- loop filter
- down signal
- current
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 230000008859 change Effects 0.000 abstract description 3
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
본 발명은 차동 차지펌프를 이용한 위상동기루프(Phase Locked Loop : 이하 PLL이라 함.)의 필터부에 관한 것으로서, 보다 상세하게는 차동 차지펌프의 전류를 가변함으로써 영점을 조정하고 시스템의 주파수 대역폭을 가변할 수 있도록 구조를 개선한 차동 차지펌프를 이용한 PLL의 필터부에 관한 것이다.The present invention relates to a filter part of a phase locked loop (hereinafter referred to as a PLL) using a differential charge pump. More specifically, the zero point is adjusted by varying the current of the differential charge pump and the frequency bandwidth of the system is increased. The present invention relates to a filter part of a PLL using a differential charge pump having an improved structure to be variable.
일반적으로 PLL(Phase Locked Loop)은 외부로부터의 신호에 의해 임의의 주파수를 발생시키는 소자를 말하는데, 서보모터의 속도제어 회로, 이동통신 시스템의 FM 튜너 또는 국부발진기 등 거의 모든 분야에 널리 사용되고 있다.Generally, a PLL (Phase Locked Loop) refers to an element that generates an arbitrary frequency by an external signal, and is widely used in almost all fields such as a speed control circuit of a servo motor, an FM tuner, or a local oscillator of a mobile communication system.
현재, 통상적으로 사용되고 있는 PLL은 도 1에 도시된 바와 같이, 위상 비교기(1), 저역 필터(2), 증폭기(3), 전압제어 발진기(4)로 이루어지는 궤환 폐회로이다. 이때, 입력신호의 주파수 및 위상과 상기 전압제어 발진기(4)의 발진주파수 및 위상이 상기 위상 비교기(1)에 의하여 비교되어서 그 오차에 비례한 직류전압이 발생한다. 상기 오차전압은 저역필터(2) 및 증폭기(3)를 통하여 증폭되고, 상기 전압제어 발진기(4)에 가해져서 입력신호와 전압제어 발진기(4)의 발진주파수 및 위상차를 저감시키는 방향으로 상기 전압제어 발진기(4)의 주파수를 변화시키도록 되어 있다.At present, a conventionally used PLL is a feedback closed circuit consisting of a phase comparator 1, a low pass filter 2, an amplifier 3, and a voltage controlled oscillator 4, as shown in FIG. At this time, the frequency and phase of the input signal and the oscillation frequency and phase of the voltage controlled oscillator 4 are compared by the phase comparator 1 to generate a DC voltage proportional to the error. The error voltage is amplified by the low pass filter 2 and the amplifier 3 and applied to the voltage controlled oscillator 4 to reduce the oscillation frequency and phase difference between the input signal and the voltage controlled oscillator 4. The frequency of the control oscillator 4 is changed.
그런데, 최근의 PLL은 루프필터의 구성의 용이함과 넓은 사용범위 등의 이유로 도 2에 도시된 바와 같이, 디지털 주파수의 위상을 비교하는 위상 비교기(11), 상기 위상 비교기(11)의 출력인 업/다운(UP/DOWN) 신호를 받아서 부하에 일정한 전류를 공급하거나 흡수하는 역할을 하는 차지펌프(charge pump)(12), 저항과 커패시터가 직렬로 연결되어 이루어지는 루프필터(13), 및 입력되는 전압에 따라 소정의 발진주파수를 발생하는 전압제어 발진기(14)를 구비하며, 상기 전압제어 발진기(14)의 발진주파수를 입력받아 임의의 주파수를 생성한 후 상기 위상 비교기(11)로 제공하는 나누기 회로(15)를 더 포함하여 구성된다.By the way, as shown in FIG. 2, the PLL is an output of the phase comparator 11 and the phase comparator 11 for comparing the phase of the digital frequency, as shown in FIG. A charge pump 12 which receives a UP / DOWN signal and supplies or absorbs a constant current to a load, a loop filter 13 in which a resistor and a capacitor are connected in series, and an input A voltage controlled oscillator 14 generating a predetermined oscillation frequency according to a voltage, and receiving an oscillation frequency of the voltage controlled oscillator 14 to generate an arbitrary frequency and then providing it to the phase comparator 11 It further comprises a circuit 15.
한편, 최근 이동통신 기기에는 주파수 합성기(frequency synthesizer)가 주로 사용되는데, 상기 주파수 합성기는 임의의 주파수를 생성하는 회로로써, 고주파대 이상의 무선 수신기에서 국부 발진주파수를 안정하게 하기 위해 가변주파수 발진기의 주파수를 수정 발진기로 규정하는 장치이다.Meanwhile, a frequency synthesizer is mainly used in a mobile communication device. The frequency synthesizer is a circuit for generating an arbitrary frequency, and is used to generate a frequency of a variable frequency oscillator in order to stabilize a local oscillation frequency in a radio receiver of a high frequency band or more. It is a device that defines as a crystal oscillator.
상기와 같은 PLL이 적용되는 주파수 합성기는 상기 나누기 회로(15)의 값을 결정함에 따라 루프이득이 달라지고, 루프의 대역폭이 이동함에 따라 주파수 합성기의 특성이 달라지게 된다. 특히, 상기 루프필터(13)의 최적화는 PLL 출력의 위상 잡음 문제와 스퓨리어스 잡음(spurious noise)에 상당한 영향을 끼치므로, PLL이 최적의 특성을 갖게 하기 위해서는 루프필터(13)의 극점(pole)과 영점(zero)을 이동시켜서 루프의 대역폭을 최적으로 설정하여야 한다.In the frequency synthesizer to which the PLL is applied, the loop gain is changed as the value of the division circuit 15 is determined, and the characteristics of the frequency synthesizer are changed as the bandwidth of the loop moves. In particular, the optimization of the loop filter 13 significantly affects the phase noise problem and spurious noise of the PLL output, so that the pole of the loop filter 13 is required for the PLL to have optimal characteristics. The bandwidth of the loop should be set optimally by moving the and zeros.
최근의 DRAM, 마이크로 프로세서, 휴대폰 등에는 상기와 같은 주파수 합성기가 널리 쓰이고 있는데, 이러한 제품의 단가를 낮추고, 대량생산이 용이하도록 하기 위해서는 외부에 연결되는 소자의 수를 줄이고 모두 집적하는 것이 필요하다.Recently, such frequency synthesizers are widely used in DRAMs, microprocessors, and mobile phones. In order to reduce the cost of these products and facilitate mass production, it is necessary to reduce the number of externally connected devices and integrate them.
상기와 같은 PLL을 구비하는 주파수 합성기의 경우에는 대부분 집적이 가능하지만 상기 루프필터(13)는 일반적으로 집적하지 않는다. 그 이유는, 상기 루프필터(13)가 저항과 커패시터를 포함하여 이루어짐으로써 반도체 웨이퍼의 면적을 많이 차지해서 수율이 저하되기 때문이다. 또한, 수율의 저하로 인하여 제품의 단가를 올리게 되며, 공정의 오차에 의해서 필터의 극점과 영점이 이동하면 PLL이 불안정해지기 때문이다.In the case of the frequency synthesizer having the PLL as described above, integration is possible in most cases, but the loop filter 13 is generally not integrated. The reason is that since the loop filter 13 includes a resistor and a capacitor, a large area of the semiconductor wafer is occupied and the yield decreases. In addition, the unit cost of the product is increased due to a decrease in yield, and the PLL becomes unstable when the pole and zero of the filter move due to a process error.
즉, 종래 기술에서는 루프필터에 사용되는 커패시터의 크기가 큰 관계로 반도체 공정을 이용하여 집적할 때 면적을 많이 차지하고, 그에 따라 수율이 낮아지며 제품의 단가가 높아지는 문제점을 가지고 있다.That is, in the prior art, since the capacitors used in the loop filter have a large size, they occupy a large area when they are integrated by using a semiconductor process, and thus, the yield is low and the unit cost of the product is increased.
또한, 상기와 같이 종래의 차지펌프에 기반을 둔 PLL 시스템은 필터의 튜닝이 용이하지 않으므로 최적의 대역폭을 확보할 수 없으므로 위상 잡음과 스퓨리어스 잡음에 적절히 대응할 수 없는 문제점이 발생한다.In addition, the PLL system based on the conventional charge pump as described above is not easy to tune the filter, so the optimum bandwidth cannot be secured, and thus, a problem arises in that it cannot cope with phase noise and spurious noise properly.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 안출한 것으로서, 그 목적은 차동 차지펌프의 전류를 가변함으로써 루프 필터의 영점을 조정하여 시스템의 주파수 대역폭을 가변할 수 있도록 하는 차동 차지펌프를 이용한 PLL의 필터부를 제공하는데 있다.The present invention has been made to solve the problems of the prior art as described above, the object of the present invention is to provide a differential charge pump for varying the frequency bandwidth of the system by adjusting the zero point of the loop filter by varying the current of the differential charge pump. It is to provide a filter part of the used PLL.
또한, 본 발명의 다른 목적은 대역폭을 제어하면서도 커패시터의 크기를 극단적으로 줄여서 루프필터의 크기를 줄임으로써 집적화가 용이하도록 하는 차동 차지펌프를 이용한 PLL의 필터부를 제공하는데 있다.In addition, another object of the present invention is to provide a filter unit of a PLL using a differential charge pump to control the bandwidth while reducing the size of the capacitor to reduce the size of the loop filter to facilitate integration.
또한, 본 발명의 또다른 목적은 루프필터의 극점을 이동할 수 있도록 함으로써 공정의 변화와 부품의 열화, 온도의 변화 등 설계시 고려하기 힘든 외란에 적극 대처할 수 있도록 하는 차동 차지펌프를 이용한 PLL의 필터부를 제공하는데 있다.In addition, another object of the present invention is to filter the PLL using a differential charge pump that can cope with disturbances that are difficult to consider in design, such as process changes, component degradation, temperature changes by allowing the pole of the loop filter to be moved. To provide wealth.
도 1은 일반적인 PLL 시스템의 구성을 나타내는 블록도1 is a block diagram showing the configuration of a general PLL system
도 2는 차지펌프를 이용한 일반적인 PLL 시스템의 구성을 나타내는 블록도Figure 2 is a block diagram showing the configuration of a general PLL system using a charge pump
도 3은 본 발명의 제1 실시예에 의한 차동 차지펌프를 이용한 루프필터의 구성을 나타내는 회로도3 is a circuit diagram showing the configuration of a loop filter using a differential charge pump according to a first embodiment of the present invention.
도 4는 본 발명의 제2 실시예에 의한 차동 차지펌프를 이용한 루프필터의 구성을 나타내는 회로도4 is a circuit diagram showing the configuration of a loop filter using a differential charge pump according to a second embodiment of the present invention.
도 5는 상보형 반도체 공정을 이용하여 구현한 차동 차지펌프의 구성을 나타내는 회로도5 is a circuit diagram showing the configuration of a differential charge pump implemented using a complementary semiconductor process.
도 6은 스파이스(SPICE : simulation program with integrated circuit emphasis) 모의실험의 결과를 나타내는 도면FIG. 6 shows the results of SPICE simulation. FIG.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
110 : 위상비교기 120 : 차지펌프110: phase comparator 120: charge pump
121 : 주 차지펌프 122 : 보조 차지펌프121: main charge pump 122: auxiliary charge pump
123,124 : 인버터 130 : 루프필터123,124 Inverter 130 Loop Filter
상기와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 디지털 주파수의 위상을 비교하는 위상비교기에 출력되는 업/다운(UP/DOWN) 신호를 받아서 부하에 일정한 전류를 공급하거나 흡수하는 차지펌프(charge pump)와, 상기 차지펌프에 연결되어 특정대역의 주파수를 통과시키는 루프필터를 포함하는 차동 차지펌프를 이용한 위상동기루프(PLL)의 필터부에 있어서;According to a feature of the present invention for achieving the above object, the charge pump for supplying or absorbing a constant current to the load by receiving an up / down (UP / DOWN) signal output to the phase comparator comparing the phase of the digital frequency ( a filter unit of a phase locked loop (PLL) using a differential charge pump including a charge pump and a loop filter connected to the charge pump and passing a frequency of a specific band;
상기 차지펌프는 위상비교기의 업/다운신호 입력에 따라서 I1 만큼의 전류를 부하에 공급하거나 흡수하는 주 차지펌프와, 상기 위상비교기의 업/다운신호를 인버터를 통해 입력받아 주 차지펌프와 반대로 업/다운신호가 인가되었을 때 전류를 흡수하거나 방출하는 보조 차지펌프를 구비하고;The charge pump receives a main charge pump for supplying or absorbing current as much as I1 to the load according to the up / down signal input of the phase comparator, and receives the up / down signal of the phase comparator through the inverter to be opposed to the main charge pump. An auxiliary charge pump absorbing or releasing current when a / down signal is applied;
상기 루프필터는 저항과 제1 커패시터가 직렬로 연결되어 이루어지되, 상기 주 차지펌프의 출력단에 저항의 일단이 연결되고, 보조 차지펌프의 출력단은 저항과 제1 커패시터의 공통노드에 연결되어 이루어지는 차동 차지펌프를 이용한 위상동기루프의 필터부를 제공한다.The loop filter is formed by connecting a resistor and a first capacitor in series, and one end of the resistor is connected to the output terminal of the main charge pump, and the output terminal of the auxiliary charge pump is connected to the common node of the resistor and the first capacitor. A filter unit for a phase locked loop using a charge pump is provided.
이때, 본 발명의 부가적인 특징에 따르면, 상기 보조 차지펌프는 상기 제1커패시터로 흐르는 전류를 제어하여, 상기 제1 커패시터의 등가 커패시터의 크기를 증가시킬 수 있다.At this time, according to an additional feature of the present invention, the auxiliary charge pump may control the current flowing to the first capacitor, thereby increasing the size of the equivalent capacitor of the first capacitor.
또한, 상기 제1 커패시터의 제조 및 결선시 발생하는 기생 커패시터의 영향을 제거하여 시스템의 안정성과 정확성을 높이기 위하여, 상기 제1 커패시터의 한 단자는 접지되는 것이 바람직하다.In addition, in order to remove the influence of parasitic capacitors generated during the manufacture and connection of the first capacitor to increase the stability and accuracy of the system, one terminal of the first capacitor is preferably grounded.
또한, 상기 루프필터에는 스퓨리어스 잡음을 감쇄시키기 위하여 저항의 일단과 접지 사이에 제2 커패시터가 연결되는 것이 바람직하다.In addition, a second capacitor is preferably connected to the loop filter between one end of the resistor and the ground to reduce spurious noise.
본 발명의 상술한 목적과 여러 가지 장점은 이 기술분야에 숙련된 사람들에 의해, 첨부된 도면을 참조하여 후술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.The above objects and various advantages of the present invention will become more apparent from the preferred embodiments of the present invention described below with reference to the accompanying drawings by those skilled in the art.
이하, 본 발명에 따른 바람직한 일 실시예를 첨부도면을 참조하여 상세히 설명한다.Hereinafter, a preferred embodiment according to the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 제1 실시예에 의한 차동 차지펌프를 이용한 루프필터의 구성을 나타내는 회로도이다.3 is a circuit diagram showing the configuration of a loop filter using a differential charge pump according to a first embodiment of the present invention.
도 3을 참조하면, 참조번호 110은 디지털 주파수의 위상을 비교하여 업/다운(UP/DOWN) 신호를 출력하는 위상비교기를 나타내고, 120은 상기 위상비교기(110)의 출력인 업/다운 신호를 받아서 부하에 일정한 전류를 공급하거나 흡수하는 차지펌프(charge pump)를 나타내고, 130은 저항(R1)과 커패시터(C1)가 직렬로 연결되어 이루어지는 부하 즉, 특정대역의 주파수만을 통과시키는 루프필터를 나타낸다.Referring to FIG. 3, reference numeral 110 denotes a phase comparator for outputting an up / down signal by comparing phases of digital frequencies, and 120 denotes an up / down signal that is an output of the phase comparator 110. And a charge pump for supplying or absorbing a constant current to the load, and 130 represents a load formed by connecting the resistor R1 and the capacitor C1 in series, that is, a loop filter passing only a frequency of a specific band. .
상기 차지펌프(120)는 주 차지펌프(121)와 보조 차지펌프(122)가 순차적으로 연결되어 이루어진다. 이때, 상기 주 차지펌프(121)는 위상비교기(110)의 업/다운신호 입력에 따라서 I1 만큼의 전류를 부하에 공급하거나 흡수하고, 상기 보조 차지펌프(122)는 인버터(123,124)에 의해 업/다운신호가 바뀌므로 상기 업/다운신호가 인가되었을 때 전류를 흡수하거나 방출한다. 즉, 상기 주 차지펌프(121)와 보조 차지펌프(122)는 전류공급 방향이 반대로 되도록 연결되어 있다.The charge pump 120 is formed by sequentially connecting the main charge pump 121 and the auxiliary charge pump 122. At this time, the main charge pump 121 supplies or absorbs current as much as I1 to the load according to the up / down signal input of the phase comparator 110, and the auxiliary charge pump 122 is up by the inverters 123 and 124. The / down signal is changed so that the current is absorbed or released when the up / down signal is applied. That is, the main charge pump 121 and the auxiliary charge pump 122 are connected to reverse the current supply direction.
또한, 상기 보조 차지펌프(122)의 전류는 가변 가능하게 되는데, 상기 보조 차지펌프(122)의 전류 공급량은 αI1으로 이때, α는 0에서 1 까지 가변 가능한 값이다.In addition, the current of the auxiliary charge pump 122 is variable, the current supply amount of the auxiliary charge pump 122 is αI1, wherein α is a value that can be changed from 0 to 1.
한편, 상기 도 3과 같이 부하 즉, 루프필터(130)에 저항(R1)과 커패시터(C1)가 직렬로 연결되었을 때를 고려해보면 다음과 같다.On the other hand, considering when the resistor (R1) and the capacitor (C1) is connected in series to the load, that is, the loop filter 130 as shown in FIG.
이 경우, 상기 보조 차지펌프(122)가 없다면 0 주파수에 극점이 하나 있고, 1/RC 주파수에 영점이 존재한다. 이와 같은 필터는 PLL에서 입력 주파수와 같은 주파수를 갖는 잡음을 제거하면서 PLL의 루프를 안정화하기 위한 필터가 된다.In this case, if there is no auxiliary charge pump 122, there is one pole at zero frequency and zero at 1 / RC frequency. Such a filter becomes a filter for stabilizing the loop of the PLL while removing noise having the same frequency as the input frequency in the PLL.
상기 필터에 도 3과 같이 두개의 차지펌프(121,122)를 연결하고 UP=0, DOWN=1인 상황을 고려해보고자 한다. 이때, 상기 주 차지펌프(121)의 출력 OUTMAIN에서는 I1의 전류가 필터로 공급되고, 상기 보조 차지펌프(122)의 출력 OUTAUX는 αI1의 전류를 흡수한다. 따라서, 커패시터(C1)에 공급되는 전류는 (1-α)I1이 된다.따라서, I1으로 충전할 때 보다 작은 값으로 충전됨으로 커패시터(C1)의 전압은 상기 주 차지펌프(121) 만으로 충전할 때 보다 (1-α)배 서서히 상승하게 된다.As shown in FIG. 3, two charge pumps 121 and 122 are connected to the filter and UP = 0 and DOWN = 1 are considered. At this time, the current of I1 is supplied to the filter at the output OUT MAIN of the main charge pump 121, and the output OUT AUX of the auxiliary charge pump 122 absorbs the current of αI1. Accordingly, the current supplied to the capacitor C1 becomes (1-α) I1. Therefore, the voltage of the capacitor C1 is charged only by the main charge pump 121 because it is charged to a smaller value when charging with I1. (1-α) times more slowly than when.
또한, 상기와 반대로 UP=1, DOWN=0인 상황에서는 천천히 커패시터(C1)의 전압이 낮아지게 된다. 이러한 현상으로 상기 주 차지펌프(121)에서 바라본 커패시터(C1)의 크기는 (1-α)배 커지게 된다. 따라서, 극점의 주파수는 변화하지 않지만 영점의 주파수는 변화하게 된다. 따라서, 하기의 수학식 1과 같은 영점을 얻을 수 있게 된다.On the contrary, in the situation where UP = 1 and DOWN = 0, the voltage of the capacitor C1 slowly decreases. Due to this phenomenon, the size of the capacitor C1 viewed from the main charge pump 121 becomes (1-α) times larger. Therefore, the frequency of the pole does not change, but the frequency of the zero point changes. Therefore, the zero point as shown in Equation 1 below can be obtained.
따라서, 상기 보조 차지펌프(122)의 전류량 크기를 제어하는 α를 조정하면, 상기 루프필터(130)의 영점을 바꿀 수 있으므로 PLL 시스템의 대역폭을 바꿀 수 있게 된다.Therefore, if the α controlling the amount of current of the auxiliary charge pump 122 is adjusted, the zero point of the loop filter 130 may be changed, thereby changing the bandwidth of the PLL system.
본 발명의 다른 실시예에 따르면, 도 4에 도시된 바와 같이 2차 루프필터(135)를 사용하여 스퓨리어스 잡음 영향을 더욱 감쇄시킬 수 있다. 이때, 루프필터의 2차 극점은 하기의 수학식 2와 같다.According to another embodiment of the present invention, as shown in FIG. 4, the spurious noise effect may be further attenuated by using the secondary loop filter 135. At this time, the second pole of the loop filter is expressed by Equation 2 below.
한편, 도 5는 상보형 반도체 공정을 이용하여 구현한 차동 차지펌프의 구성을 나타내는 회로도이다.5 is a circuit diagram illustrating a configuration of a differential charge pump implemented using a complementary semiconductor process.
도 5를 참조하면, 참조부호 M1~M10은 주 차지펌프를 나타내고, M11~M20은 보조 차지펌프를 나타낸다. 이때, 차동 입력부를 이루는 M3~M4와, M13~14의 입력에 업/다운 신호를 반대로 연결함으로써 간단하게 차동 차지펌프를 구현할 수 있게 된다. 이와 같이 구성하게 되면, 두 개의 차지펌프 회로가 같은 모양이므로 매칭 특성이 좋고 오프세트(offset)의 영향도 개선될 수 있다. 이때, 상기에서 설명한 바와 같이 I2는 I1보다 작은 값으로 설정해야 하며, I2를 조정함으로써 PLL의 루프 대역폭을 조정할 수 있게 된다.5, reference numerals M1 to M10 denote main charge pumps, and M11 to M20 denote auxiliary charge pumps. At this time, by connecting the up / down signals to the inputs of M3 ~ M4 and M13 ~ 14 that make up the differential input unit, it is possible to implement a differential charge pump simply. In this configuration, since the two charge pump circuits have the same shape, the matching characteristic is good and the influence of the offset can be improved. At this time, as described above, I2 should be set to a value smaller than I1, and by adjusting I2, the loop bandwidth of the PLL can be adjusted.
한편, 도 6에는 스파이스(SPICE : simulation program with integrated circuit emphasis) 모의실험 결과가 나타나 있다. 상기 도 6은 I1=100A, R1=1k, C1=100pF로 결정하고, I2를 0~90A로 변화시키면서 OUTMAIN의 전압을 측정한 것으로 I2=90A일 때는 전압의 증가율이 상당히 둔화된다. 따라서, 등가적인 커패시터의 크기가 커진 것으로 이해할 수 있고 영점이 변화되었음을 알 수 있다.6 shows a simulation result of SPICE (simulation program with integrated circuit emphasis). 6 shows I1 = 100A, R1 = 1k, C1 = 100pF, and measured the voltage of OUT MAIN while changing I2 from 0 to 90A. When I2 = 90A, the rate of increase of voltage is considerably slowed down. Therefore, it can be understood that the size of the equivalent capacitor is increased and the zero point is changed.
본 발명은 특정의 실시예와 관련하여 도시 및 설명하였지만, 첨부된 특허청구범위에 의해 나타난 발명의 사상 및 영역으로부터 벗어나지 않는 한도내에서 다양한 개조 및 변화가 가능하다는 것을 당업계에서 통상의 지식을 가진자라면 누구나 쉽게 알 수 있을 것이다.While the invention has been shown and described with respect to particular embodiments, it will be apparent to those skilled in the art that various modifications and changes can be made without departing from the spirit and scope of the invention as indicated by the appended claims. Anyone can grow up easily.
이상에서 설명한 바와 같은 본 발명의 차동 차지펌프를 이용한 루프필터는, 차동 차지펌프의 전류를 가변함으로써 루프 필터의 영점을 조정하여 PLL 및 그 유사 시스템의 주파수 대역폭을 가변해서 부품의 열화, 온도의 변화, 공정의 변화에 대처하여 안정성있는 시스템이 구현 가능하게 되는 효과가 있다.As described above, the loop filter using the differential charge pump of the present invention adjusts the zero point of the loop filter by varying the current of the differential charge pump to vary the frequency bandwidth of the PLL and the like system, thereby deteriorating component and changing temperature. In addition, there is an effect that a stable system can be implemented in response to changes in the process.
또한, 이와 같은 기법을 이용하여 루프필터에 사용되는 커패시터의 크기를 줄일 수 있으므로 집적화가 용이하게 이루어지고, 이에 따라 수율 향상 및 단가 절감의 효과가 있다.In addition, since the size of the capacitor used in the loop filter can be reduced by using such a technique, integration is easily performed, thereby improving yield and reducing cost.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058777A KR100341622B1 (en) | 1999-12-17 | 1999-12-17 | Filter part of PLL using differential charge pump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990058777A KR100341622B1 (en) | 1999-12-17 | 1999-12-17 | Filter part of PLL using differential charge pump |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010057036A true KR20010057036A (en) | 2001-07-04 |
| KR100341622B1 KR100341622B1 (en) | 2002-06-22 |
Family
ID=19626754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990058777A KR100341622B1 (en) | 1999-12-17 | 1999-12-17 | Filter part of PLL using differential charge pump |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100341622B1 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090750A (en) * | 2000-04-07 | 2001-10-19 | 니시가키 코지 | Phase comparator, and pahse locked loop circuit having the same as well as method of phase comparison |
| US7478252B2 (en) | 2004-12-16 | 2009-01-13 | Samsung Electronics Co., Ltd. | Power off controllers and memory storage apparatus including a power-polling time control circuit |
| KR100900864B1 (en) * | 2003-12-11 | 2009-06-04 | 모사이드 테크놀로지스, 인코포레이티드 | High output impedance charge pump for PLL/DLL |
| KR100965764B1 (en) * | 2007-12-21 | 2010-06-24 | 주식회사 하이닉스반도체 | Phase locked loop and control method thereof |
| US7750695B2 (en) | 2004-12-13 | 2010-07-06 | Mosaid Technologies Incorporated | Phase-locked loop circuitry using charge pumps with current mirror circuitry |
-
1999
- 1999-12-17 KR KR1019990058777A patent/KR100341622B1/en not_active IP Right Cessation
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010090750A (en) * | 2000-04-07 | 2001-10-19 | 니시가키 코지 | Phase comparator, and pahse locked loop circuit having the same as well as method of phase comparison |
| US7893737B2 (en) | 2003-12-11 | 2011-02-22 | Mosaid Technologies Incorporated | Charge pump for PLL/DLL |
| USRE49018E1 (en) | 2003-12-11 | 2022-04-05 | Mosaid Technologies Incorporated | Charge pump for PLL/DLL |
| KR100900864B1 (en) * | 2003-12-11 | 2009-06-04 | 모사이드 테크놀로지스, 인코포레이티드 | High output impedance charge pump for PLL/DLL |
| US7616035B2 (en) | 2003-12-11 | 2009-11-10 | Mosaid Technologies, Inc. | Charge pump for PLL/DLL |
| US7692461B2 (en) | 2003-12-11 | 2010-04-06 | Mosaid Technologies Incorporated | Charge pump for PLL/DLL |
| USRE47715E1 (en) | 2003-12-11 | 2019-11-05 | Conversant Intellectual Property Management Inc. | Charge pump for PLL/DLL |
| KR100968296B1 (en) * | 2003-12-11 | 2010-07-07 | 모사이드 테크놀로지스, 인코포레이티드 | High output impedance charge pump for PLL/DLL |
| US8222937B2 (en) | 2003-12-11 | 2012-07-17 | Mosaid Technologies Incorporated | Charge pump for PLL/DLL |
| US8049541B2 (en) | 2003-12-11 | 2011-11-01 | Mosaid Technologies Incorporated | Charge pump for PLL/DLL |
| US7750695B2 (en) | 2004-12-13 | 2010-07-06 | Mosaid Technologies Incorporated | Phase-locked loop circuitry using charge pumps with current mirror circuitry |
| US7868808B2 (en) | 2004-12-13 | 2011-01-11 | Mosaid Technologies Incorporated | Phase-locked loop circuitry using charge pumps with current mirror circuitry |
| US7882375B2 (en) | 2004-12-16 | 2011-02-01 | Samsung Electronics Co., Ltd. | Power off controllers and memory storage apparatus including the same and methods for operating the same |
| US7478252B2 (en) | 2004-12-16 | 2009-01-13 | Samsung Electronics Co., Ltd. | Power off controllers and memory storage apparatus including a power-polling time control circuit |
| KR100965764B1 (en) * | 2007-12-21 | 2010-06-24 | 주식회사 하이닉스반도체 | Phase locked loop and control method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100341622B1 (en) | 2002-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6683502B1 (en) | Process compensated phase locked loop | |
| US6806781B2 (en) | Tuning circuit having electronically trimmed VCO | |
| US20030042985A1 (en) | Phase synchronizing circuit | |
| CA2280878C (en) | An amplifier for continuous high gain, narrowband signal amplification | |
| US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
| US8710930B2 (en) | Differential ring oscillator and method for calibrating the differential ring oscillator | |
| JP2007525108A (en) | Voltage-controlled digital analog oscillator and frequency synthesizer using the same | |
| CN102970031A (en) | Phase-locked loop frequency synthesizer and method for keeping bandwidth of frequency synthesizer loop to be stable | |
| JP2011009849A (en) | Pll frequency synthesizer | |
| US4679003A (en) | Frequency divider circuit and frequency synthesizer using the same | |
| US7019595B1 (en) | Frequency synthesizer with automatic tuning control to increase tuning range | |
| US6275116B1 (en) | Method, circuit and/or architecture to improve the frequency range of a voltage controlled oscillator | |
| KR100341622B1 (en) | Filter part of PLL using differential charge pump | |
| CN112242841A (en) | Phase-locked loop circuit with high power supply noise rejection ratio | |
| JP2842847B2 (en) | PLL synthesizer circuit | |
| US7023249B1 (en) | Phase locked loop with low phase noise and fast tune time | |
| US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
| JP2001320235A (en) | Voltage controlled oscillator | |
| CN110855291B (en) | Phase-locked acceleration circuit applied to phase-locked loop system and phase-locked loop system | |
| US20050077970A1 (en) | Method and device for controlling an oscillator | |
| JP3567779B2 (en) | Synthesizer and reference signal generation circuit | |
| JP4327144B2 (en) | An active filter in a PLL circuit. | |
| US20080211590A1 (en) | Method and system for a varactor-tuned voltage-controlled ring oscillator with frequency and amplitude calibration | |
| KR100222673B1 (en) | Phase locked loop | |
| KR100440634B1 (en) | Automatic tuning circuits of continuous time filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070531 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |