KR20010008815A - Semiconductor package and method for manufactoring semiconductor package - Google Patents
Semiconductor package and method for manufactoring semiconductor package Download PDFInfo
- Publication number
- KR20010008815A KR20010008815A KR1019990026832A KR19990026832A KR20010008815A KR 20010008815 A KR20010008815 A KR 20010008815A KR 1019990026832 A KR1019990026832 A KR 1019990026832A KR 19990026832 A KR19990026832 A KR 19990026832A KR 20010008815 A KR20010008815 A KR 20010008815A
- Authority
- KR
- South Korea
- Prior art keywords
- lead
- molding region
- lead frame
- molding
- semiconductor package
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000000465 moulding Methods 0.000 claims abstract description 50
- 239000011347 resin Substances 0.000 claims abstract description 18
- 229920005989 resin Polymers 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 13
- 238000003825 pressing Methods 0.000 claims description 8
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 239000004332 silver Substances 0.000 claims description 6
- 238000009966 trimming Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000743 fusible alloy Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 241000282472 Canis lupus familiaris Species 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49534—Multi-layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E50/00—Technologies for the production of fuel of non-fossil origin
- Y02E50/10—Biofuels, e.g. bio-diesel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 칩이 각각 부착된 2 개 이상의 리드 프레임을 몰드 수지로 몰딩하면서 리드 프레임 및 리드 프레임이 접합되도록 하여 반도체 패키지 조립 공정 및 리드 프레임의 접착 불량을 방지한 반도체 패키지 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same, and more particularly, to a semiconductor package assembly process and a lead frame by bonding two or more lead frames, each of which semiconductor chips are attached, to a mold resin, to which the lead frame and the lead frame are joined. The present invention relates to a semiconductor package and a method of manufacturing the same, wherein the adhesion failure is prevented.
최근들어 급속한 개발이 진행되고 있는 반도체 제조 기술의 개발에 의하여 반도체 제품의 고집적화 및 고성능화가 급속하게 진행되고 있다.Recently, due to the development of semiconductor manufacturing technology, which is rapidly progressing, high integration and high performance of semiconductor products are rapidly progressing.
반도체 제품중 메모리 반도체 제품의 저장용량 발전을 살펴보면, 4Mbit, 16Mbit, 64Mbit, 128Mbit, 256Mbit로 집적도가 2 배 또는 4 배씩 증가되는 것을 알 수 있는데, 특이하게 최근 개발된 256Mbit의 경우, 128Mbit 반도체 칩 2 개를 패키징 기술을 이용하여 256Mbit 반도체 제품으로 제작하는 기술에 의하여 제작하기도 한다.Looking at the storage capacity development of memory semiconductor products among semiconductor products, it can be seen that the density is increased by 2 or 4 times to 4Mbit, 16Mbit, 64Mbit, 128Mbit, and 256Mbit. Dogs are also manufactured by a technology that manufactures 256Mbit semiconductor products using packaging technology.
이때, 제작 방법 또한 크게 보아 2 가지 방법이 주로 사용되고 있는데, 그 중 하나는 패키징이 완전히 끝난 128Mbit 반도체 제품 2 개를 적층하는 멀티 패키징 방법이 있고, 나머지 하나의 방법은 1 개의 패키지 내부에 2 개의 반도체 칩을 실장하는 멀티 칩 패키징 방법이 있을 수 있는 바, 이들중 후자의 경우를 설명하면 다음과 같다.At this time, the production method is also largely used, two methods are mainly used, one of them is a multi-packaging method of stacking two complete 128Mbit semiconductor products, the other method is two semiconductors in one package There may be a multi-chip packaging method for mounting a chip, the latter of which will be described as follows.
먼저, 이들 반도체 칩이 센터 패드일 경우 패키지의 크기를 가장 작게 구현할 수 있는 LOC(Lead On Chip) 방식 패키지를 적용한다.First, when the semiconductor chip is a center pad, a lead on chip (LOC) package that can realize the smallest package size is applied.
이를 구현하기 위해서는 일례로 2 개의 반도체 칩과 2 개의 리드 프레임을 필요로 하는 바, 이하, 2 개의 리드 프레임을 상부 리드 프레임 및 하부 리드 프레임이라 정의하기로 한다.In order to implement this, for example, two semiconductor chips and two lead frames are required. Hereinafter, two lead frames will be defined as an upper lead frame and a lower lead frame.
이때, 하부 리드 프레임은 다시 인너 리드와 아웃터 리드로 구성되며, 하부 리드는 몰딩되었을 때 단부가 몰드 수지 외측으로 다소 돌출되도록 구성된다.At this time, the lower lead frame is composed of the inner lead and the outer lead again, the lower lead is configured so that the end slightly protrudes out of the mold resin when molded.
한편, 상부 리드 프레임은 인너 리드와 아웃터 리드로 구성되며, 아웃터 리드는 인쇄회로기판 등에 실장될 수 있도록 충분한 길이를 갖는다.Meanwhile, the upper lead frame includes an inner lead and an outer lead, and the outer lead has a sufficient length to be mounted on a printed circuit board or the like.
이와 같은 구성요소를 갖는 반도체 패키지의 조립 방법을 살펴보면, 상부 리드 프레임 및 하부 리드 프레임의 인너 리드에 동일한 128Mbit 반도체 칩을 양면 절연 테입에 의하여 어탯치하고, 상부 리드 프레임 및 하부 리드 프레임의 인너 리드와 반도체 칩의 본딩 패드를 와이어로 와이어 본딩한다.In the assembly method of the semiconductor package having such a component, the same 128Mbit semiconductor chip is attached to the inner lead of the upper lead frame and the lower lead frame by double-sided insulating tape, and the inner lead of the upper lead frame and the lower lead frame The bonding pad of the semiconductor chip is wire bonded with a wire.
이후, 상부 리드 프레임과 하부 리드 프레임의 반도체 칩이 상호 마주보도록 한 상태에서 상부 리드 프레임 및 하부 리드 프레임을 얼라인먼트 시킨 후, 몰드 다이(mold die)에 얼라인먼트된 상부 리드 프레임 및 하부 리드 프레임을 위치시킨 후 몰딩 수지에 의하여 몰딩 공정을 수행한다.Subsequently, the upper lead frame and the lower lead frame are aligned while the semiconductor chips of the upper lead frame and the lower lead frame face each other, and then the upper lead frame and the lower lead frame are aligned on a mold die. After the molding process is performed by the molding resin.
이때, 상부 리드 프레임 및 하부 리드 프레임은 몰딩 수지에 의하여 가압되면서 단순 밀착되어 전기적으로 연결되고, 이후, 몰드 외측으로 돌출된 아웃터 리드를 트리밍 및 포밍하여 반도체 패키지를 제작한다.In this case, the upper lead frame and the lower lead frame are simply pressed and electrically connected while being pressed by the molding resin, and then, by trimming and forming the outer lead protruding out of the mold, a semiconductor package is manufactured.
그러나, 앞서 설명한 바와 같이 상부 리드 프레임 및 하부 리드 프레임을 얼라인먼트한 상태로 몰드 수지에 의하여서만 상부 리드 프레임 및 하부 리드 프레임을 전기적으로 연결할 경우 몰드 수지의 팽창 또는 몰딩 과정에서 상부 리드 프레임과 하부 리드 프레임이 이격된 상태로 몰딩이 수행될 경우 반도체 패키지가 정상적으로 작동하지 못하게 되는 문제점이 있다.However, as described above, when the upper lead frame and the lower lead frame are electrically connected only by the mold resin with the upper lead frame and the lower lead frame aligned, the upper lead frame and the lower lead frame during the expansion or molding of the mold resin. If molding is performed in this spaced state, there is a problem that the semiconductor package does not operate normally.
최근에는 이와 같은 문제점을 감안하여 몰딩 공정 이전에 미리 상부 리드 프레임 및 하부 리드 프레임을 여러 가지 방법으로 접착시킨 후, 몰딩 공정을 수행하여 앞서 언급한 문제점을 극복하고 있다.Recently, in view of such a problem, the above-described problem is overcome by bonding the upper lead frame and the lower lead frame in various ways before the molding process, and then performing the molding process.
그러나, 이와 같은 방식으로 반도체 패키지를 제조할 경우, 상부 리드 프레임과 하부 리드 프레임을 접착하는 접착 공정이 부가됨으로써 반도체 패키지의 조립 공정이 증대되는 문제점이 발생하게 된다.However, when the semiconductor package is manufactured in this manner, a problem arises in that an assembly process of the semiconductor package is increased by adding an adhesive process for adhering the upper lead frame and the lower lead frame.
따라서, 본 발명은 이와 같은 종래 문제점들을 감안한 것으로써, 본 발명의 목적은 적어도 2 개 이상의 리드 프레임을 몰딩하면서 동시에 접착시킬 수 있도록 함에 있다.Accordingly, the present invention has been made in view of such conventional problems, and an object of the present invention is to allow at least two or more lead frames to be molded and bonded at the same time.
본 발명의 다른 목적은 후술될 본 발명의 상세한 설명에 의하여 보다 명확해질 것이다.Other objects of the present invention will become more apparent from the following detailed description of the invention.
도 1은 본 발명에 의한 반도체 패키지의 몰딩 공정이 진행되면서 리드 프레임과 리드 프레임이 접착되는 것을 도시한 개념도.1 is a conceptual diagram illustrating that the lead frame and the lead frame are bonded as the molding process of the semiconductor package according to the present invention proceeds.
도 2는 본 발명의 다른 실시예를 도시한 개념도.2 is a conceptual diagram showing another embodiment of the present invention.
도 3은 본 발명의 또다른 실시예를 도시한 개념도.3 is a conceptual diagram showing another embodiment of the present invention.
이와 같은 본 발명의 목적을 달성하기 위한 반도체 패키지의 제조 방법은 몰딩 영역을 기준으로 몰딩 영역 내부에 형성되며 반도체 칩과 와이어로 연결된 인너 리드, 몰딩 영역을 기준으로 인너 리드로부터 몰딩 영역 외부로 소정 길이 돌출된 아웃터 리드 및 아웃터 리드의 일측면에 은(Ag)보다 낮은 금속이 형성된 제 1 리드 프레임과 몰드 영역을 기준으로 몰딩 영역 내부에 형성되며 반도체 칩과 와이어로 연결된 인너 리드, 몰딩 영역을 기준으로 인너 리드로부터 몰딩 영역 외부로 소정 길이 돌출된 접속용 리드가 형성된 제 2 리드 프레임의 아웃터 리드와 접속용 리드를 얼라인먼트하고, 얼라인먼트된 제 1, 제 2 리드 프레임을 몰드 다이에 위치시킨 후, 몰드 다이 내부로 몰드 수지를 주입하면서 아웃터 리드 및 접속용 리드를 고온 고압으로 가열하여 아웃터 리드와 접속용 리드를 접착시키고, 몰딩된 제 1, 제 2 리드 프레임을 개별화하여 트리밍/포밍하여 제작한다.The semiconductor package manufacturing method for achieving the object of the present invention is formed in the molding region based on the molding region, the inner lead connected to the semiconductor chip and the wire, a predetermined length from the inner lead to the outside of the molding region based on the molding region Based on the protruding outer lead and the first lead frame having a metal lower than silver (Ag) formed on one side of the outer lead, and the mold region, the inner lead and the molding region are formed inside the molding region. After aligning the outer lead and the connecting lead of the second lead frame in which the connecting lead protruding a predetermined length from the inner lead to the outside of the molding region and placing the aligned first and second lead frames in the mold die, While the mold resin is injected into the inside, the outer lead and the connecting lead are heated to high temperature and high pressure. Bonding the outer leads and the connecting leads and for, personalize the molded first and second lead frame is fabricated by trimming / forming.
이하, 본 발명에 의한 반도체 패키지 및 그 제조 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a semiconductor package and a method of manufacturing the same according to the present invention will be described with reference to the accompanying drawings.
첨부된 도 1에는 반도체 칩이 부착된 2 개의 리드 프레임을 몰딩하면서 2 개의 리드 프레임을 접착하는 것이 도시되어 있다.In FIG. 1, it is shown that two lead frames are bonded while molding two lead frames to which semiconductor chips are attached.
구체적으로, 본 발명에 의한 반도체 패키지는 반도체 칩(10,20), 2 개의 리드 프레임(30,40), 와이어(50,60) 및 몰드 수지(70)로 구성된다.Specifically, the semiconductor package according to the present invention is composed of semiconductor chips 10 and 20, two lead frames 30 and 40, wires 50 and 60, and a mold resin 70.
보다 구체적으로 반도체 칩(10,20)은 센터 본딩 패드(15,25)를 갖으며, 센터 본딩 패드(15,25)를 갖는 반도체 칩(10,20)의 상면에는 LOC 방식으로 제작된 2 개의 리드 프레임(30,40)이 안착된다.More specifically, the semiconductor chips 10 and 20 have center bonding pads 15 and 25, and two semiconductor chips 10 and 20 having center bonding pads 15 and 25 are formed on the upper surface of the semiconductor chips 10 and 20. Lead frames 30 and 40 are seated.
리드 프레임(30,40)은 다시 상부 리드 프레임(30) 및 하부 리드 프레임(40)으로 구성된다.The lead frames 30 and 40 are again composed of an upper lead frame 30 and a lower lead frame 40.
상부 리드 프레임(30)은 두께가 얇고 긴 직육면체 형상을 갖으며 베이스 기판 역할을 하는 스트립 몸체(미도시), 스트립 몸체상에 소정 간격을 갖으며 복수개가 형성된 몰딩 영역 내부에 형성된 인너 리드(33), 몰딩 영역을 기준으로 인너 리드(33)로부터 몰딩 영역 외부로 길게 연장되어 외부 장치, 예를 들어 인쇄회로기판 등에 실장되는 아웃터 리드(35)로 구성된다.The upper lead frame 30 has a thin thickness and a long rectangular parallelepiped shape, and has a strip body (not shown) serving as a base substrate, and an inner lead 33 formed in a plurality of molding regions having a predetermined spacing on the strip body. The outer lead 35 extends from the inner lead 33 to the outside of the molding area with respect to the molding area and is mounted on an external device, for example, a printed circuit board.
이와 같이 구성된 상부 리드 프레임(30)의 인너 리드(33)는 반도체 칩(20)의 상면에 비전도성 절연 테이프(27)에 의하여 부착되고, 반도체 칩(20)의 본딩 패드(25)와 인너 리드(33)의 상면은 와이어 본더(미도시)에 의하여 와이어 본딩된다.The inner lead 33 of the upper lead frame 30 configured as described above is attached to the upper surface of the semiconductor chip 20 by a non-conductive insulating tape 27, and the bonding pad 25 and the inner lead of the semiconductor chip 20 are attached. The upper surface of 33 is wire bonded by a wire bonder (not shown).
하부 리드 프레임(40)은 두께가 얇고 긴 직육면체 형상을 갖으며, 베이스 기판 역할을 하는 스트립 몸체(미도시), 스트립 몸체상에 소정 간격을 갖으며 복수개가 형성된 몰딩 영역 내부에 형성된 인너 리드(43), 몰딩 영역을 기준으로 인너 리드(43)로부터 몰딩 영역 외부로 다소 연장되어 앞서 설명한 상부 리드 프레임(30)의 아웃터 리드(35)와 접속될 접속용 리드(45)로 구성된다.The lower lead frame 40 is thin and has a long rectangular parallelepiped shape, a strip body (not shown) serving as a base substrate, and an inner lead 43 formed in a plurality of molding regions having a predetermined interval on the strip body. ) And a connecting lead 45 extending slightly from the inner lead 43 to the outside of the molding region with respect to the molding region to be connected to the outer lead 35 of the upper lead frame 30 described above.
이와 같이 구성된 하부 리드 프레임(40)의 인너 리드(43)는 반도체 칩(10)의 상면에 비전도성 절연 테이프(17)에 의하여 부착되고, 반도체 칩(10)의 본딩 패드(15)와 인너 리드(43)의 상면은 와이어 본더(미도시)에 의하여 와이어 본딩된다.The inner lead 43 of the lower lead frame 40 configured as described above is attached to the upper surface of the semiconductor chip 10 by a non-conductive insulating tape 17, and the bonding pad 15 and the inner lead of the semiconductor chip 10 are attached. The upper surface of 43 is wire bonded by a wire bonder (not shown).
한편, 이와 같은 구성을 갖는 상부 리드 프레임(30)의 아웃터 리드(35) 또는 상부 리드 프레임(30)의 아웃터 리드(35)와 접속되는 하부 리드 프레임(40) 접속용 리드(45)중 어느 한쪽에는 은(Ag)보다 낮은 융점을 갖으면서 전기 전도도가 뛰어난 저융점 금속(80) 예를 들면 납-주석 합금(Pb/Sn 합금)이 도금되어 있다.On the other hand, either the outer lead 35 of the upper lead frame 30 having the above configuration or the lower lead frame 40 connecting lead 45 connected to the outer lead 35 of the upper lead frame 30. The low-melting metal 80 having a lower melting point than silver (Ag) and excellent electrical conductivity, for example, a lead-tin alloy (Pb / Sn alloy) is plated.
이와 같이 저융점 금속(80)이 도금된 상부 리드 프레임(30)과 하부 리드 프레임(40)은 얼라인먼트된 상태로 몰드 다이(90)로 이송되어 몰딩 공정이 진행된다.As such, the upper lead frame 30 and the lower lead frame 40 on which the low melting point metal 80 is plated are transferred to the mold die 90 in an aligned state, and a molding process is performed.
이때, 몰드 다이(90)는 몰드 수지가 주입되는 공간이 형성된 하부 금형(92), 몰드 수지가 주입되는 공간이 형성된 상부 금형(94) 및 하부 금형(92)과 상부 금형(94)과 상대 운동이 가능토록 설치된 가압 금형(96)으로 구성된다.At this time, the mold die 90 has a relative movement with the lower mold 92 having a space where the mold resin is injected, the upper mold 94 having the space where the mold resin is injected, and the lower mold 92 and the upper mold 94. It consists of the press mold 96 installed so that it is possible.
상부 금형(92) 및 하부 금형(94)은 몰드 수지가 외부로 누설되지 않도록 하는 역할을 하고, 가압 금형(96)은 상부 금형(92) 및 하부 금형(94) 이외의 부분으로 몰드 수지가 외부로 누설되지 않도록 하는 역할을 함은 물론 상부 리드 프레임(30)의 아웃터 리드(35)와 하부 리드 프레임(40)의 접속용 리드(45)를 큰 압력으로 가압하여 아웃터 리드(35)와 접속용 리드(45)의 사이에 개재된 저융점 금속(80)이 용융되어 아웃터 리드(35)와 접속용 리드(45)가 상호 접착되도록 하는 역할을 한다.The upper mold 92 and the lower mold 94 serve to prevent the mold resin from leaking to the outside, and the press mold 96 has a portion other than the upper mold 92 and the lower mold 94 so that the mold resin is external. It also serves to prevent leakage, and presses the outer lead 35 of the upper lead frame 30 and the connecting lead 45 of the lower lead frame 40 to a large pressure, thereby connecting to the outer lead 35. The low melting point metal 80 interposed between the leads 45 serves to melt the outer lead 35 and the connecting lead 45 to each other.
이때, 가압 금형(96)에 의하여 가압되는 힘에 의하여서 저융점 금속(80)을 융점 이상으로 가열하기 매우 어려움으로 가압 금형(96)의 내부에는 열선과 같은 발열수단(미도시)을 설치함으로써 보다 작은 가압력으로도 저융점 금속(80)을 용융시킬 수 있게 된다.At this time, it is very difficult to heat the low melting point metal 80 above the melting point by the force pressurized by the pressing die 96, by installing a heating means (not shown) such as a heating wire inside the pressing die 96 It is possible to melt the low melting point metal 80 even with a smaller pressing force.
이하, 이와 같이 구성된 반도체 패키지를 제작하는 방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor package configured as described above will be described with reference to the accompanying drawings.
먼저, 앞서 정의된 저융점 금속(80)이 아웃터 리드(35)에 형성된 상부 리드 프레임(30)의 인너 리드(35) 및 하부 리드 프레임(40)의 인너 리드(45)에 비전도성 절연 테이프(17,27)를 매개로 각각 반도체 칩(10,20)을 부착시킨다.First, a non-conductive insulating tape may be formed on the inner lead 35 of the upper lead frame 30 and the inner lead 45 of the lower lead frame 40 in which the low melting point metal 80 defined above is formed on the outer lead 35. The semiconductor chips 10 and 20 are attached to each other via 17 and 27.
이후, 반도체 칩(10,20)의 본딩 패드(15,25)와 상부 리드 프레임(30)과 하부 리드 프레임(40)의 인너 리드(33,43)를 와이어에 의하여 와이어 본딩한다.Thereafter, the bonding pads 15 and 25 of the semiconductor chips 10 and 20, the inner leads 33 and 43 of the upper lead frame 30 and the lower lead frame 40 are wire bonded by wire.
이후, 와이어 본딩 공정이 종료된 상부 리드 프레임(30)의 아웃터 리드(35)와 하부 리드 프레임(40)의 접속용 리드(45)는 얼라인먼트된 상태로 상부 금형(94) 및 하부 금형(92)의 사이에 위치된다.Thereafter, the outer lead 35 of the upper lead frame 30 and the connecting lead 45 of the lower lead frame 40 where the wire bonding process is completed are aligned with the upper mold 94 and the lower mold 92. It is located in between.
이후, 가압 금형(96)이 얼라인먼트된 상부 리드 프레임(30) 및 하부 리드 프레임(92)의 내부에 밀폐된 공간이 형성되도록 상부 리드 프레임(30)의 아웃터 리드(35)와 하부 리드 프레임(40)의 접속용 리드(45)를 가압하면, 상부 금형(94)으로부터 몰드 수지(70)가 몰드 다이 내부로 주입되도록 한다.Thereafter, the outer lead 35 and the lower lead frame 40 of the upper lead frame 30 are formed to form a sealed space in the upper lead frame 30 and the lower lead frame 92 in which the pressing die 96 is aligned. When the lead 45 for connection of the () is pressed, the mold resin 70 is injected into the mold die from the upper mold 94.
이때, 가압 금형(96)은 고온의 온도 및 고압으로 아웃터 리드(35) 및 접속용 리드(45)를 가압하면서 아웃터 리드(35)와 접속용 리드(45)가 용융된 저융점 금속에 의하여 상호 접착되도록 한다.At this time, the pressing die 96 presses the outer lead 35 and the connecting lead 45 at a high temperature and a high pressure, and is made of a low melting point metal in which the outer lead 35 and the connecting lead 45 are melted. To bond.
이후, 몰드 수지가 냉각된 후, 몰드 다이로부터 이젝트된 반도체 패키지는 다시 트리밍/포밍 공정이 진행된 후, 테스트를 거쳐 제작된다.Thereafter, after the mold resin is cooled, the semiconductor package ejected from the mold die is subjected to a trimming / forming process again, and then tested and manufactured.
한편, 도 2에는 본 발명의 다른 실시예가 도시되어 있는 바, 도 2의 실시예는 완전히 제작된 2 개 이상의 반도체 패키지(110,120)를 적층한 후 반도체 패키지(110,120)의 아웃터 리드(115)와 아웃터 리드(125)의 사이에 은(Ag)보다 낮은 융점을 갖는 저융점 금속(130)을 형성한 후, 고온 고압을 갖는 가압수단(140)에 의하여 아웃터 리드(115,125)를 가압하여 아웃터 리드(115)와 아웃터 리드(125)를 접착하여도 앞서 설명한 일실시예와 동일한 목적 및 효과를 얻을 수 있다.Meanwhile, another embodiment of the present invention is shown in FIG. 2. In the embodiment of FIG. 2, two or more fully manufactured semiconductor packages 110 and 120 are stacked, and then the outer lead 115 and the outer lead of the semiconductor packages 110 and 120 are stacked. After the low melting point metal 130 having a melting point lower than silver (Ag) is formed between the leads 125, the outer leads 115 and 125 are pressed by the pressing means 140 having high temperature and high pressure. ) And the outer lead 125 can also achieve the same purpose and effect as in the above-described embodiment.
또한, 도 3에는 테스트까지 종료된 반도체 패키지를 인쇄회로기판에 실장하는 것을 도시하고 있는 바, 반도체 패키지(150)의 아웃터 리드(160)를 인쇄회로기판(170)의 지정된 위치에 안착시킨 후, 아웃터 리드(160)의 상면을 고온 고압을 갖는 가압수단(180)에 의하여 아웃터 리드(160)를 가압하여 인쇄회로기판(170)과 아웃터 리드(160)가 접착되도록 하여도 앞서 설명한 일실시예와 동일한 목적 및 효과를 얻을 수 있다.In addition, FIG. 3 shows the mounting of the semiconductor package completed to the test on the printed circuit board. After mounting the outer lead 160 of the semiconductor package 150 at a designated position of the printed circuit board 170, Although the upper surface of the outer lead 160 is pressed by the pressurizing means 180 having a high temperature and high pressure, the printed circuit board 170 and the outer lead 160 are bonded to each other by the above-described embodiment. The same purpose and effect can be obtained.
이상에서 상세하게 설명한 바와 같이 2 장 이상이 겹쳐진 상태로 접합될 리드 프레임의 접착면에 은(Ag)보다 낮은 융점을 갖는 저융점 합금을 형성한 후 리드프레임을 몰딩할 때 저융점 합금이 같이 용융되도록 하여 2 장 이상의 리드 프레임을 접착하기 위한 별도의 공정을 필요치 않는 효과가 있다.As described in detail above, a low melting alloy having a melting point lower than silver (Ag) is formed on the adhesive surface of the lead frame to be joined in a state where two or more sheets are overlapped, and then the low melting alloy is melted together when molding the lead frame. As a result, there is no effect that a separate process for bonding two or more lead frames is unnecessary.
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026832A KR20010008815A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package and method for manufactoring semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990026832A KR20010008815A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package and method for manufactoring semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010008815A true KR20010008815A (en) | 2001-02-05 |
Family
ID=19599317
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990026832A KR20010008815A (en) | 1999-07-05 | 1999-07-05 | Semiconductor package and method for manufactoring semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010008815A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148080B2 (en) | 2002-07-19 | 2006-12-12 | Samsung Electronics Co., Ltd. | Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package |
| US7490489B2 (en) | 2002-12-10 | 2009-02-17 | Lg Electronics, Inc. | Drum type washing machine |
-
1999
- 1999-07-05 KR KR1019990026832A patent/KR20010008815A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7148080B2 (en) | 2002-07-19 | 2006-12-12 | Samsung Electronics Co., Ltd. | Method for joining lead frames in a package assembly, method for forming a chip stack package, and a chip stack package |
| US7490489B2 (en) | 2002-12-10 | 2009-02-17 | Lg Electronics, Inc. | Drum type washing machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460063B1 (en) | Stack ball grid arrary package of center pad chips and manufacturing method therefor | |
| KR100204753B1 (en) | Loc type stacked chip package | |
| JP4294161B2 (en) | Stack package and manufacturing method thereof | |
| US5646829A (en) | Resin sealing type semiconductor device having fixed inner leads | |
| KR100445073B1 (en) | Dual die package | |
| JP2004056138A (en) | Method of bonding lead frames in package assembly, manufacture of chip laminated package, and chip laminated package | |
| JPH08293524A (en) | Semiconductor device and its manufacture | |
| KR100274854B1 (en) | Semiconductor device and lead frame for semiconductor device | |
| KR19990069447A (en) | Semiconductor package and manufacturing method | |
| JP2003508832A (en) | Smart card module and smart card including smart card module, and method for manufacturing smart card module | |
| US6211563B1 (en) | Semiconductor package with an improved leadframe | |
| KR20010008815A (en) | Semiconductor package and method for manufactoring semiconductor package | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| US5661900A (en) | Method of fabricating an ultrasonically welded plastic support ring | |
| US7632720B2 (en) | Method of manufacturing a semiconductor device | |
| KR100422608B1 (en) | Stack chip package | |
| KR100220244B1 (en) | Stack package using solder bump | |
| KR100621990B1 (en) | Semiconductor package and method for fabricating semiconductor package | |
| KR100351919B1 (en) | method for manucture in semiconductor package | |
| CN115332210A (en) | Package and packaging method thereof | |
| KR100621436B1 (en) | Multi-chip semiconductor package | |
| KR19980034119A (en) | Semiconductor Chip Stack Package | |
| KR20020057670A (en) | Semiconductor chip package and manufacturing method the same | |
| KR19980043253A (en) | Chip on Board Semiconductor Chip Packages | |
| JP3434633B2 (en) | Resin-sealed semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |