KR20000033546A - Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof - Google Patents
Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof Download PDFInfo
- Publication number
- KR20000033546A KR20000033546A KR1019980050455A KR19980050455A KR20000033546A KR 20000033546 A KR20000033546 A KR 20000033546A KR 1019980050455 A KR1019980050455 A KR 1019980050455A KR 19980050455 A KR19980050455 A KR 19980050455A KR 20000033546 A KR20000033546 A KR 20000033546A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- film
- mask
- pattern
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 238000003672 processing method Methods 0.000 title 1
- 239000000463 material Substances 0.000 claims abstract description 167
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 29
- 229920000620 organic polymer Polymers 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229920000090 poly(aryl ether) Polymers 0.000 claims description 13
- -1 silicon fluorine oxide Chemical compound 0.000 claims description 11
- 230000004888 barrier function Effects 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 9
- 239000010931 gold Substances 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- 239000004215 Carbon black (E152) Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 6
- 229930195733 hydrocarbon Natural products 0.000 claims description 6
- 150000002430 hydrocarbons Chemical class 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 5
- 229920000412 polyarylene Polymers 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 230000002265 prevention Effects 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 231
- 239000004020 conductor Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000007261 regionalization Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000002080 perylenyl group Chemical group C1(=CC=C2C=CC=C3C4=CC=CC5=CC=CC(C1=C23)=C45)* 0.000 description 1
- CSHWQDPOILHKBI-UHFFFAOYSA-N peryrene Natural products C1=CC(C2=CC=CC=3C2=C2C=CC=3)=C3C2=CC=CC3=C1 CSHWQDPOILHKBI-UHFFFAOYSA-N 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 자세하게는 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a semiconductor device having conductive wiring formed by a damascene process, and a method for manufacturing the same.
반도체 장치에서 신호를 빠르게 전달하기 위해서는 RC(R:저항, C:커패시턴스)로 인한 지연을 줄여야 한다. 따라서, 가능한 비저항값이 낮은 도전성 물질 및 유전율이 낮은 유전막의 사용이 요구된다.In order to deliver signals quickly in semiconductor devices, delays caused by RC (R: resistance, C: capacitance) must be reduced. Therefore, the use of a conductive material having a low specific resistance value and a dielectric film having a low dielectric constant is required.
비저항값이 낮은 물질로서 구리(Cu)에 대한 연구가 활발히 진행되고 있다. 그러나, 구리는 비저항값이 낮지만, D/E에 의한 패턴평성이 어렵다. 따라서, 현재의 방식으로 상호연결라인을 형성하기에는 어려운 문제점이 있다. D/E문제없이 금속층간 절연막 및 도전성 배선을 형성하기 위해, 많은 곳에서 실험이 진행되고 있다.As a material having a low specific resistance, research on copper (Cu) has been actively conducted. However, although copper has a low specific resistance value, pattern flatness by D / E is difficult. Thus, there is a difficulty in forming interconnect lines in the present manner. In order to form an intermetallic insulating film and conductive wiring without a D / E problem, experiment is performed in many places.
한편, 현재의 다마신 공정으로 층간 절연층에 콘택 및 도전성 배선을 형성하기 위해서는 D/E시의 과도식각 등에 의한 손상을 줄이기 위해 층 중간에 식각저지층이 필요하다.On the other hand, in order to form the contact and the conductive wiring in the interlayer insulating layer by the current damascene process, an etch stop layer is required in the middle of the layer in order to reduce damage due to excessive etching during D / E.
현재까지 보고된 듀얼 다마신(dual damascene)공정 특허의 대부분은 일반적으로 널리 사용되고 있는 산화막(oxide) 계열의 절연막에 다마신을 위한 패턴을 형성한다.Most of the dual damascene process patents reported to date form a pattern for damascene on an oxide-based insulating film which is widely used.
또한, 현재까지 보고된 공정으로 유기계 폴리머층과 같은 저유전막을 이용하는 다마신 공정이 있다. 그런데, 유기계 폴리머층은 산소 플라즈마에 의해 손상되는 문제가 있다. 따라서, 포토레지스트막을 마스크로 사용하거나, 단일 마스크를 사용하여 직접 폴리머층을 D/E하기 어려운 문제가 있다.In addition, a process reported so far is a damascene process using a low dielectric film such as an organic polymer layer. However, the organic polymer layer has a problem of being damaged by oxygen plasma. Therefore, there is a problem that it is difficult to directly D / E the polymer layer by using a photoresist film as a mask or by using a single mask.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 해결하기 위한 것으로서, 다마신 패턴 형성과정에서 다마신 패턴 형성영역이외의 다른 부분이 손상되는 것을 방지할 수 있는 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치를 제공함에 있다.Therefore, the technical problem to be achieved by the present invention is to solve the problems of the prior art described above, and formed by a damascene process that can prevent other portions other than the damascene pattern formation region from being damaged during the damascene pattern formation process. A semiconductor device having conductive wirings is provided.
본 발명이 이루고자하는 다른 기술적 과제는 상기 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치의 제조방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing a semiconductor device having conductive wiring formed by the damascene process.
도 1은 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치의 단면도이다.1 is a cross-sectional view of a semiconductor device having conductive wiring formed by a damascene process according to an embodiment of the present invention.
도 2 내지 도 9는 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치 및 그 제조방법을 단계별로 나타낸 도면들이다.2 to 9 are steps illustrating a semiconductor device having a conductive wiring formed by a damascene process according to an embodiment of the present invention and a method of manufacturing the same.
*도면의 주요 부분에 대한 부호설명** Description of Signs of Major Parts of Drawings *
40:기판. 42, 48:제1 및 제2 물질막.40: substrate. 42, 48: First and second material films.
44:식각저지막. 50, 52, 54, 56:제1 내지 제4 마스크층.44: Etch stop. 50, 52, 54, 56: First to fourth mask layers.
58:다층 마스크. 60, 62:제1 및 제2 감광막 패턴.58: multilayer mask. 60, 62: First and second photosensitive film patterns.
D, D1:제1 및 제2 폭. h1 및 h2:제1 및 제2 콘택홀.D, D1: first and second widths. h1 and h2: first and second contact holes.
h3:창(window).h3: window.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판; 상기 기판 상에 형성되어 있으면서 상기 기판의 소정영역을 노출시키는 접촉홀을 갖는 제1 물질막 패턴; 상기 제1 물질막 패턴 상에 형성된 식각저지막 패턴; 상기 식각저지막 패턴 상에 형성되어 있고 상기 콘택홀과 그 둘레의 상기 식가저지막 패턴을 노출시키는 창(window)을 갖는 제2 물질막 패턴; 상기 제2 물질막 패턴 상에 형성된 마스크층 패턴 및 상기 콘택홀과 창을 채우는 도전성 물질층 패턴을 구비하는 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치를 제공한다.In order to achieve the above technical problem, the present invention is a substrate; A first material layer pattern formed on the substrate and having a contact hole exposing a predetermined region of the substrate; An etch stop layer pattern formed on the first material layer pattern; A second material layer pattern formed on the etch stop layer pattern and having a window exposing the contact hole and the etch stop layer pattern around the etch stop layer pattern; A semiconductor device having a conductive layer formed by a damascene process having a mask layer pattern formed on the second material layer pattern and a conductive material layer pattern filling the contact hole and the window is provided.
여기서, 상기 기판은 도전성 기판이다. 예컨대, 금속층일 수 있다.Here, the substrate is a conductive substrate. For example, it may be a metal layer.
또한, 상기 제1 및 제2 물질막 패턴은 각각 저유전율의 물질막 패턴, 예를 들면 유기계 폴리머막 패턴이다.In addition, each of the first and second material film patterns may be a material film pattern having a low dielectric constant, for example, an organic polymer film pattern.
상기 유기계 폴리머막 패턴은 비정질 탄화수소물질(α-C:H)막 패턴, 비정질 탄화불소물질(α-C:F)막은 폴리아릴린(polyarylene)막, 폴리아릴에테르 (polyarylether)막, 플루오르화된 폴리아릴에테르(fluoronated polyarylether)막 및 BCB막 등으로 이루어진 군중 선택된 어느 하나이다.The organic polymer film pattern is an amorphous hydrocarbon material (α-C: H) film pattern, the amorphous fluorocarbon material (α-C: F) film is a polyarylene film, a polyarylether film, fluorinated It is any one selected from the group consisting of a polyarylether (fluoronated polyarylether) film and BCB film.
상기 식각저지막 패턴은 실리콘 나이트라이드막(SiN) 패턴 또는 실리콘 산화 나이트라이드(SiON)막 패턴이다.The etch stop layer pattern is a silicon nitride layer (SiN) pattern or a silicon oxide nitride (SiON) layer pattern.
상기 제1 및 제2 물질막 패턴의 측면과 상기 식각저지층 패턴의 노출된 전면 및 상기 노출된 기판의 전면에 장벽층(barrier layer)이 더 형성되어 있다.Barrier layers are further formed on side surfaces of the first and second material layer patterns, the exposed front surface of the etch stop layer pattern, and the front surface of the exposed substrate.
상기 제1 및 제2 물질막 패턴에 형성된 콘택홀 및 창에 도전성 물질층이 채워져 있다.The conductive material layer is filled in the contact holes and the windows formed in the first and second material layer patterns.
상기 장벽층은 금속 나이트라이드층 또는 실리사이드층이다.The barrier layer is a metal nitride layer or silicide layer.
상기 도전성 물질층은 알루미늄, 알루미늄 합금, 구리, 금(Au), 은(Ag), 텅스텐 및 몰리브덴(Mo)으로 이루어진 군중 선택된 어느 하나이다.The conductive material layer is any one selected from the group consisting of aluminum, aluminum alloy, copper, gold (Au), silver (Ag), tungsten and molybdenum (Mo).
상기 다른 기술적 과제를 달성하기 위하여 본 발명은 다음과 같은 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치의 제조방법을 제공한다.In order to achieve the above another technical problem, the present invention provides a method of manufacturing a semiconductor device having a conductive wiring formed by the following damascene process.
즉, (A) 기판 상에 제1 물질막을 형성한다.(B) 상기 제1 물질막 상에 식각저지막을 형성한다. (C) 상기 식각저지막 상에 제2 물질막을 형성한다. (D) 상기 제2 물질막 상에 제1 내지 제4 마스크로 구성되는 다층 마스크를 형성한다. (E) 상기 다층 마스크 상에 상기 제4 마스크를 노출시키는 제1 감광막 패턴을 형성한다. (F) 상기 감광막 패턴을 식각마스크로 사용하여 상기 제4 및 제3 마스크를 순차적으로 패터닝하여 상기 제2 마스크를 노출시키는 제3 및 제4 마스크 패턴을 형성한다. (G) 상기 제1 감광막 패턴을 제거한다. (H) 상기 제1 감광막 패턴이 제거된 결과물 상에 상기 제3 및 제4 마스크 패턴을 완전히 덮고 상기 제2 마스크의 노출된 부분의 일부를 노출시키는 제2 감광막 패턴을 형성한다. (I) 상기 제2 감광막 패턴을 식각마스크로 사용하여 상기 제2 마스크를 패터닝하여 상기 제1 마스크를 노출시키는 제2 마스크 패턴을 형성한다. (J) 상기 제2 감광막 패턴을 제거한다. (K) 상기 제 제2 마스크 패턴을 식각마스크로 사용하여 상기 제1 마스크를 패터닝함으로써 상기 제2 물질막의 제1 물질막의 콘택홀 형성영역에 대응하는 영역을 노출시킨다. (L) 상기 제2 물질막의 노출된 부분을 식각하여 그 아래의 상기 식각저지막을 노출시킴과 동시에 상기 제4 마스크 패턴 및 상기 제2 마스크 패턴의 노출된 부분을 제거한다. (M)상기 식각저지막의 노출된 부분을 제거하여 그 아래의 상기 제1 물질막을 노출시킴과 동시에 상기 제3 마스크 패턴 및 상기 제1 마스크 패턴의 노출된 부분을 제거한다. (N) 상기 제1 마스크 패턴이 제거됨으로써 노출되는 상기 제2 물질막의 노출된 부분과 상기 제1 물질막의 노출된 부분을 제거하여 각각 그 아래의 상기 식각저지막 패턴 및 상기 기판을 노출시킴과 동시에 상기 제2 마스크 패턴을 제거함으로써, 상기 기판을 노출시키는 콘택홀이 상기 제1 물질막에 형성되고 상기 콘택홀과 그 둘레의 상기 식각저지막을 노출시키는 창이 상기 제2 물질막에 형성된다. (O) 상기 콘택홀과 상기 창을 채우는 도전성 배선을 형성한다.That is, (A) a first material film is formed on the substrate. (B) an etch stop film is formed on the first material film. (C) a second material film is formed on the etch stop film. (D) A multilayer mask composed of first to fourth masks is formed on the second material film. (E) A first photoresist pattern is formed on the multilayer mask to expose the fourth mask. (F) The fourth and third masks are sequentially patterned using the photoresist pattern as an etching mask to form third and fourth mask patterns exposing the second mask. (G) The first photosensitive film pattern is removed. (H) forming a second photoresist pattern on the resultant from which the first photoresist pattern is removed to completely cover the third and fourth mask patterns and expose a portion of the exposed portion of the second mask. (I) patterning the second mask using the second photoresist pattern as an etching mask to form a second mask pattern exposing the first mask. (J) The second photosensitive film pattern is removed. (K) By patterning the first mask using the second mask pattern as an etching mask, a region corresponding to the contact hole forming region of the first material layer of the second material layer is exposed. (L) The exposed portions of the second material layer are etched to expose the etch stop layer below them, and the exposed portions of the fourth mask pattern and the second mask pattern are removed. (M) removing the exposed portion of the etch stop layer to expose the first material layer underneath and simultaneously removing the exposed portion of the third mask pattern and the first mask pattern. (N) removing the exposed portion of the second material film and the exposed portion of the first material film by removing the first mask pattern, thereby exposing the etch stop layer pattern and the substrate thereunder, respectively; By removing the second mask pattern, a contact hole for exposing the substrate is formed in the first material layer, and a window for exposing the contact hole and the etch stop layer around it is formed in the second material layer. (O) A conductive wiring is formed to fill the contact hole and the window.
이 과정에서, 상기 제1 및 제2 물질막은 식각율이 동일한 저유전율의 물질막으로 형성하는 것이 바람직하다. 따라서, 상기 제1 및 제2 물질막은 유기계 폴리머막으로 형성하는 것이 바람직하다.In this process, the first and second material films are preferably formed of a material film of low dielectric constant having the same etching rate. Therefore, the first and second material films are preferably formed of an organic polymer film.
상기 유기계 폴리머막은 비정질 탄화수소물질막 패턴, 비정질 탄화불소물질막 패턴, 페릴린, 폴리아릴에테르, 플로오로네이트 폴리아릴 에테르 및 BCB등으로 이루어진 군중 선택된 어느 하나로 형성한다.The organic polymer film is formed of one selected from the group consisting of an amorphous hydrocarbon material film pattern, an amorphous fluorocarbon material film pattern, perylene, polyaryl ether, fluoronate polyaryl ether, BCB, and the like.
상기 제1 마스크, 제3 마스크 및 상기 식각저지막은 동일한 식각율을 갖는 물질막으로 형성하는 것이 바람직하다. 따라서, 상기 제1 및 제3 마스크와 상기 식각저지막은 실리콘 나이트라이드막 또는 실리콘 산화 나이트라이드막으로 형성하는 것이 바람직하다.The first mask, the third mask and the etch stop layer may be formed of a material film having the same etching rate. Therefore, the first and third masks and the etch stop layer may be formed of a silicon nitride film or a silicon oxide nitride film.
또한, 상기 제2 및 제4 마스크는 상기 제1 및 제2 물질막과 동일한 식각율을 갖는 물질막으로 형성하는 것이 바람직하다. 따라서, 상기 제2 및 제4 마스크는 실리콘 산화막(SiO2), 실리콘 산화 플루오르막(SiOF) 및 실리콘 산화 나이트라이드막으로 이루어진 군중 선택된 어느 하나로 형성하는 것이 바람직하다.In addition, the second and fourth masks may be formed of a material film having the same etching rate as that of the first and second material films. Therefore, the second and fourth masks may be formed of any one selected from the group consisting of a silicon oxide film (SiO 2 ), a silicon fluoride oxide film (SiOF), and a silicon oxide nitride film.
상기 콘택홀과 상기 창의 내면과 상기 도전성 배선사이에 장벽층을 더 형성한다.A barrier layer is further formed between the contact hole and the inner surface of the window and the conductive wiring.
다마신 공정을 이용한 도전성 배선을 구비하는 반도체 장치 및 그 제조방법에 관한 것으로 기판 상에 순차적으로 적층된 제1 및 제2 물질막에 각각 상기 기판을 노출시키는 콘택홀 및 상기 콘택홀과 그 둘레의 상기 제1 물질막을 노출시키는 창을 구비하고, 상기 제1 및 제2 물질막 사이에 상기 제1 물질막의 윗면을 덮는 식각저지막을 구비하며, 상기 제2 물질막의 윗면에 마스크층을 구비한다. 이와 같이, 상기 제1 및 제2 물질막의 윗면이 각각 식각저지막 및 마스크층으로 덮여 있어, 상기 제1 및 제2 물질막 각각에 상기 콘택홀 및 상기 창을 형성하는 동안에 상기 제1 및 제2 물질막의 다른 부분이 손상되는 것을 방지할 수 있는 잇점이 있다. 이러한 잇점은 상기 콘택홀 및 창으로 이루어진 다마신 패턴 형성영역을 형성하기 위해 상기 제1 및 제2 물질막을 패터닝하는 과정에서 상기 식각저지막 및 상기 제1 및 제2 물질막의 식각율을 고려하여 구성한 다층 마스크층을 사용함으로써 나타난다. 이와 같은 다층 마스크층을 사용함으로써, 상기 콘택홀 및 상기 창을 형성하는 동안내내 상기 제1 및 제2 물질막의 다른 부분이 상기 다층 마스크층을 순차적으로 제거하는 공정에 노출되는 것을 방지하여 최종적으로 상기 콘택홀 및 창이 형성되는 영역이외의 다른 부분이 손상되는 것을 방지할 수 있다.A semiconductor device having a conductive wiring using a damascene process, and a method of manufacturing the same, comprising: a contact hole and a contact hole for exposing the substrate to first and second material films sequentially stacked on the substrate; A window exposing the first material layer is provided, an etch stop layer covering an upper surface of the first material layer is provided between the first and second material layers, and a mask layer is provided on the upper surface of the second material layer. As described above, upper surfaces of the first and second material films may be covered with an etch stop film and a mask layer, respectively, to form the contact holes and the windows in the first and second material films, respectively. There is an advantage that can prevent other parts of the material film from being damaged. This advantage is configured in consideration of the etch rate of the etch stop layer and the first and second material layer in the process of patterning the first and second material layer to form a damascene pattern formation region consisting of the contact hole and the window. It is shown by using a multilayer mask layer. By using such a multilayer mask layer, the other portions of the first and second material films are prevented from being sequentially exposed to the process of sequentially removing the multilayer mask layer throughout the formation of the contact hole and the window, thereby finally Damage to parts other than the area where the contact hole and the window are formed can be prevented.
이하, 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, a semiconductor device having a conductive wiring formed by a damascene process according to an embodiment of the present invention and a method of manufacturing the same will be described in detail with reference to the accompanying drawings.
그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것이다. 도면상에서 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다라고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고 그 사이에 제 3의 층이 개재되어 질 수도 있다.However, embodiments of the present invention can be modified in many different forms, the scope of the invention should not be construed as limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the thicknesses of layers or regions are exaggerated for clarity. In the drawings like reference numerals refer to like elements. In addition, where a layer is described as being "top" of another layer or substrate, the layer may be directly on top of the other layer or substrate, with a third layer intervening therebetween.
첨부된 도면들 중, 도 1은 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치의 단면도이고, 도 2 내지 도 9는 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치 및 그 제조방법을 단계별로 나타낸 도면들이다.1 is a cross-sectional view of a semiconductor device having conductive wirings formed by a damascene process according to an embodiment of the present invention, and FIGS. 2 to 9 are formed by a damascene process according to an embodiment of the present invention. It is a figure which shows step-by-step of the semiconductor device provided with the conductive wiring, and its manufacturing method.
먼저, 본 발명의 실시예에 의한 다마신 공정으로 형성된 도전성 배선을 구비하는 반도체 장치에 대해 상세히 설명한다.First, a semiconductor device having conductive wiring formed by a damascene process according to an embodiment of the present invention will be described in detail.
도 1을 참조하면, 기판(40) 상에 상기 기판(40)을 노출시키는 콘택홀(h2)을 갖는 제1 물질막 패턴(42a)과 식각저지막 패턴(44a)이 순차적으로 형성되어 있다. 상기 콘택홀(h2)은 제2 폭(D1)을 갖는다. 상기 기판(40)은 도전성 기판이고, 상기 제1 물질막 패턴(42a)은 저유전율을 갖는 물질막이 바람직하다.Referring to FIG. 1, a first material layer pattern 42a and an etch stop layer pattern 44a having a contact hole h2 exposing the substrate 40 are sequentially formed on the substrate 40. The contact hole h2 has a second width D1. The substrate 40 is a conductive substrate, and the first material film pattern 42a is preferably a material film having a low dielectric constant.
예를 들면, 상기 제1 물질막 패턴(42a)은 유기계 폴리머막 패턴이 바람직하다. 이때, 상기 유기계 폴리머막 패턴은 탄소를 포함하는 막으로서 비정질 탄화수소물질막 패턴, 비정질 탄화불소물질막 패턴, 폴리 아릴린막 패턴, 폴리아릴에테르막 패턴, 플루오르화된 폴리아릴에테르막 패턴 및 BCB막 패턴등으로 이루어진 군중 선택된 어느 하나가 바람직하다.For example, the first material film pattern 42a is preferably an organic polymer film pattern. In this case, the organic polymer film pattern is a film containing carbon as an amorphous hydrocarbon material film pattern, an amorphous fluorocarbon material film pattern, a polyarylene film pattern, a polyarylether film pattern, a fluorinated polyarylether film pattern and BCB film pattern Any one selected from the group consisting of a back is preferred.
한편, 상기 식각저지막 패턴(44a)은 상기 제1 물질막 패턴(42a)에 대해 식각선택비가 우수한 물질막 패턴으로서 실리콘 나이트라이드(SiN)막 패턴 또는 실리콘 산화 나이트라이드(SiON)막 패턴인 것이 바람직하다.On the other hand, the etch stop layer pattern 44a is a material layer pattern having an excellent etching selectivity with respect to the first material layer pattern 42a, and may be a silicon nitride (SiN) layer pattern or a silicon oxide nitride (SiON) layer pattern. desirable.
상기 식각저지막 패턴(44a) 상에 제2 물질막 패턴(48a)과 제1 마스크 패턴(50a)이 순차적으로 형성되어 있다. 그러나, 상기 제2 물질막 패턴(48a)과 상기 제1 마스크 패턴(50a)은 상기 콘택홀(h2)과 그 둘레의 상기 식각저지막 패턴(44a)을 노출시키는, 따라서 상기 제2 폭(D1)의 콘택홀(h2)보다 폭이 큰 제1 폭(D)의 창(window)(h3)을 포함하고 있다. 이와 같은 다마신(Damascene) 패턴에서 상기 창(23)은 도전성 배선이 형성될 부분이고, 상기 콘택홀(h2)은 상기 도전성 배선과 상기 기판(40)을 연결시키는 도전성 플러그가 형성될 부분이다. 상기 제2 물질막 패턴(48a)은 상기 제1 물질막 패턴(42a)과 동일한 성질의 물질막으로 형성하는 것이 가장 바람직하나, 상기 다마신 패턴의 형성에 사용되는 마스크에 따라 다른 물질막일 수 있다. 상기 기판(40)과 접촉되는 도전성 배선(66a)이 상기 콘택홀(h2)과 상기 창(h3)에 채워져 있다. 상기 도전성 배선(66a)은 알루미늄(Al), 알루미늄 합금(Al-alloy), 구리(Cu), 금(Au), 은(Ag), 텅스텐(W) 및 몰리브덴(Mo)으로 이루어진 군중 선택된 어느 하나로 구성된 도전성 물질층이다.A second material layer pattern 48a and a first mask pattern 50a are sequentially formed on the etch stop layer pattern 44a. However, the second material film pattern 48a and the first mask pattern 50a expose the contact hole h2 and the etch stop film pattern 44a around the second material film pattern 48a and thus the second width D1. It includes a window (h3) of the first width (D) is larger than the contact hole (h2) of. In the damascene pattern, the window 23 is a portion where conductive wiring is to be formed, and the contact hole h2 is a portion where a conductive plug connecting the conductive wiring and the substrate 40 is to be formed. The second material layer pattern 48a is most preferably formed of a material layer having the same properties as the first material layer pattern 42a, but may be a different material layer depending on a mask used to form the damascene pattern. . The conductive wiring 66a in contact with the substrate 40 is filled in the contact hole h2 and the window h3. The conductive wire 66a is any one selected from the group consisting of aluminum (Al), aluminum alloy (Al-alloy), copper (Cu), gold (Au), silver (Ag), tungsten (W), and molybdenum (Mo). Configured conductive material layer.
도면에 도시되어 있지 않지만, 상기 도전성 배선(66a)과 이에 접촉되는 물질막 사이에 장벽층이 존재할 수도 있다. 이때, 상기 장벽층은 금속 나이트라이드 또는 실리사이드로 구성하는 것이 바람직하다.Although not shown in the drawings, a barrier layer may be present between the conductive wiring 66a and the material film in contact therewith. At this time, the barrier layer is preferably composed of metal nitride or silicide.
이와 같이, 중간층에 식각저지막 패턴(44a)이 구비되어 있고, 상기 제2 물질막 패턴(48a) 상에도 상기 제1 마스크 패턴(50a)가 같은 보호 마스크 패턴이 구비되어 있으므로, 상기 콘택홀(h2)과 창(h3)으로 이루어지는 다마신 패턴을 포함하는 상기 제1 및 제2 물질막 패턴(42a, 44a)을 형성하는 과정에서 상기 제1 및 제2 물질막 패턴(42a, 44a)이 손상되는 것이 방지될 수 있다.As such, since the etch stop layer pattern 44a is provided in the intermediate layer, and the protective mask pattern is the same as the first mask pattern 50a on the second material layer pattern 48a, the contact hole ( The first and second material layer patterns 42a and 44a are damaged in the process of forming the first and second material layer patterns 42a and 44a including the damascene pattern formed by h2) and the window h3. Can be prevented.
다음에는 상기와 같은 다마신 패턴에 도전성 배선을 구비하는 반도체 장치의 제조방법을 상세하게 설명한다.Next, the manufacturing method of the semiconductor device provided with the conductive wiring in the damascene pattern as mentioned above is demonstrated in detail.
도 2를 참조하면, 기판(40) 상에 제1 물질막(42), 식각저지막(44) 및 제2 물질막(48)을 순차적으로 형성한다. 상기 기판(40)은 도전성 기판으로 형성한다. 상기 제1 물질막(42)은 저유전율을 갖는 물질막으로 형성하는 것이 바람직하다. 예컨대, 상기 제1 물질막(42)은 유기계 폴리머(polymer)막으로 형성하는 것이 바람직하다. 이때, 상기 제1 물질막(42)을 형성하는 방식으로는 화학 기상 증착(Chemical Vapor Deposition)방식 또는 SOG(Spin On Glass)도포방식을 이용한다. 상기 유기계 폴리머막은 탄소를 포함하는 막으로서 비정질 탄화수소물질막, 비정질 탄화불소물질막, 폴리아릴린막, 폴리아릴에테르막, 플루오르화된 폴리아릴에테르막 및 BCB막 등으로 이루어진 군중 선택된 어느 하나이다. 상기 식각저지막(44)은 상기 제1 물질막(42)에 대해 식각선택비가 우수한 물질막, 예를 들면 실리콘 나이트라이드막이나 실리콘 산화 나이트라이드막으로 형성하는 것이 바람직하다. 상기 제2 물질막(48)은 상기 제1 물질막(42)과 동일한 성질의 물질막으로 형성하는 것이 가장 바람직하나, 다른 저유전율을 갖는 물질막으로 형성해도 무방하다. 상기 제2 물질막(48) 상에 제1 내지 제4 마스크층(50, 52, 54, 56)으로 구성되는 다층 마스크층(58)을 형성한다. 상기 제1 내지 제4 마스크층(50, 52, 54, 56)중, 상기 제1 및 제3 마스크층(50, 54)과 상기 제2 및 제4 마스크층(52, 56)은 각각 동일한 물질막으로 형성하는 것이 바람직하다. 또한, 상기 제1 및 제3 마스크층(50, 54)은 상기 식각저지막(44)과 동일한 식각율의 물질막을 형성하는 것이 바람직하고, 상기 제2 및 제4 마스크층(52, 56)은 상기 제1 및 제2 물질막(42, 48)과 동일한 식각율을 갖는 물질막으로 형성하는 것이 바람직하다. 따라서, 상기 제1 및 제3 마스크층(50, 54)도 실리 나이트라이드막이나 실리콘 산화 나이트라이드막으로 형성한다. 또한, 상기 제2 및 제4 마스크층(52, 56)은 실리콘 산화막, 실리콘 산화 플루오르막 및 실리콘 산화 나이트라이드막 등으로 이루어진 군중 선택된 어느 하나로 형성한다. 상기 다층 마스크층(58)의 상기 제4 마스크층(56) 상에 제1 감광막(미도시)을 도포한다. 상기 제1 감광막을 패터닝하여 제1 폭(D)으로 상기 제4 마스크층(56)의 소정영역을 노출시키는 제1 감광막 패턴(60)을 형성한다. 상기 제1 폭(D)은 후속공정에서 형성되는 도전성 배선의 폭에 해당한다. 상기 제1 감광막 패턴(60)은 포토레지스트막 패턴이다.Referring to FIG. 2, the first material layer 42, the etch stop layer 44, and the second material layer 48 are sequentially formed on the substrate 40. The substrate 40 is formed of a conductive substrate. The first material layer 42 may be formed of a material layer having a low dielectric constant. For example, the first material layer 42 may be formed of an organic polymer layer. In this case, the first material layer 42 may be formed using a chemical vapor deposition method or a spin on glass (SOG) coating method. The organic polymer film is one selected from the group consisting of an amorphous hydrocarbon material film, an amorphous fluorocarbon material film, a polyarylene film, a polyarylether film, a fluorinated polyarylether film, and a BCB film. The etch stop layer 44 may be formed of a material layer having an excellent etching selectivity with respect to the first material layer 42, for example, a silicon nitride layer or a silicon oxide nitride layer. The second material film 48 is most preferably formed of a material film having the same properties as the first material film 42, but may be formed of a material film having a different low dielectric constant. The multilayer mask layer 58 including the first to fourth mask layers 50, 52, 54, and 56 is formed on the second material layer 48. Of the first to fourth mask layers 50, 52, 54 and 56, the first and third mask layers 50 and 54 and the second and fourth mask layers 52 and 56 are the same material. It is preferable to form into a film. In addition, the first and third mask layers 50 and 54 may form a material layer having the same etching rate as that of the etch stop layer 44, and the second and fourth mask layers 52 and 56 may be formed. It is preferable to form a material film having the same etching rate as that of the first and second material films 42 and 48. Therefore, the first and third mask layers 50 and 54 are also formed of a silicide nitride film or a silicon oxide nitride film. In addition, the second and fourth mask layers 52 and 56 may be formed of any one selected from the group consisting of a silicon oxide film, a silicon fluorine oxide film, and a silicon oxide nitride film. A first photosensitive film (not shown) is coated on the fourth mask layer 56 of the multilayer mask layer 58. The first photoresist layer is patterned to form a first photoresist layer pattern 60 exposing a predetermined region of the fourth mask layer 56 at a first width D. FIG. The first width D corresponds to the width of the conductive wiring formed in a subsequent step. The first photoresist layer pattern 60 is a photoresist layer pattern.
도 3을 참조하면, 상기 제1 감광막 패턴(60)을 식각마스크로 사용하여 상기 제4 마스크층(56) 및 상기 제3 마스크층(54)을 순차적으로 이방성식각한다. 상기 이방성식각은 상기 제3 마스크층(54) 아래에 형성된 상기 제2 마스크층(52)이 노출될 때 까지 실시한다. 상기 이방성식각결과, 상기 제1 폭(D)으로 상기 제2 마스크층(52)의 소정영역을 노출시키는 제3 및 제4 마스크층 패턴(54a, 56a)이 형성된다. 이후, 상기 제1 감광막 패턴(60)을 제거한다. 이 과정에서, 상기 제2 물질막(48)은 상기 제1 및 제2 마스크층(50, 52)에 의해 덮혀있으므로 보호된다. 도 3에서 참조번호 58a는 상기 제3 및 제4 마스크층 패턴(54a, 56a)을 포함하는 다층 마스크층을 나타낸다.Referring to FIG. 3, the fourth mask layer 56 and the third mask layer 54 are sequentially anisotropically etched using the first photoresist layer pattern 60 as an etching mask. The anisotropic etching is performed until the second mask layer 52 formed under the third mask layer 54 is exposed. As a result of the anisotropic etching, third and fourth mask layer patterns 54a and 56a exposing predetermined regions of the second mask layer 52 at the first width D are formed. Thereafter, the first photoresist pattern 60 is removed. In this process, the second material film 48 is covered by the first and second mask layers 50 and 52 and thus protected. In FIG. 3, reference numeral 58a denotes a multilayer mask layer including the third and fourth mask layer patterns 54a and 56a.
도 4를 참조하면, 상기 제1 감광막 패턴(60)이 제거된 결과물 상에 제2 감광막(미도시)을 도포한다. 상기 제2 감광막을 패터닝하여 상기 제2 마스크층(52)의 노출된 부분중 일부를 노출시키는 제2 감광막 패턴(62)을 형성한다. 상기 제2 감광막 패턴(62)은 포토레지스트막 패턴이다. 상기 제2 마스크층(52)의 상기 제2 감광막 패턴(62)에 의해 노출되는 부분의 제2 폭(D1)은 상기 제2 마스크층(52)의 상기 제1 감광막 패턴(60)에 의해 노출되는 부분의 제1 폭(D)보다 작다. 상기 제2 폭(D1)은 후속 공정에서 상기 제1 물질막(42)에 형성될 콘택홀의 폭에 해당한다. 상기 제2 폭(D1)은 상기 제1 폭(D)의 범위내에서 조절이 가능하다.Referring to FIG. 4, a second photoresist layer (not shown) is coated on a resultant from which the first photoresist layer pattern 60 is removed. The second photoresist layer is patterned to form a second photoresist layer pattern 62 exposing a portion of the exposed portion of the second mask layer 52. The second photoresist layer pattern 62 is a photoresist layer pattern. The second width D1 of the portion of the second mask layer 52 exposed by the second photoresist pattern 62 is exposed by the first photoresist pattern 60 of the second mask layer 52. It is smaller than the 1st width D of the part used. The second width D1 corresponds to the width of the contact hole to be formed in the first material layer 42 in a subsequent process. The second width D1 can be adjusted within the range of the first width D. FIG.
도 5를 참조하면, 상기 제2 감광막 패턴(62)을 식각마스크로 사용하여 상기 제2 마스크층(52)의 노출된 부분을 이방성식각한다. 상기 이방성식각은 상기 제1 마스크층(50)이 노출될 때까지 실시한다. 상기 이방성식각에 의해, 상기 제2 폭(D1)으로 상기 제1 마스크층(50)을 노출시키는 제2 마스크층 패턴(52a)이 형성된다. 참조번호 58b는 상기 제2 내지 제4 마스크층 패턴(52a, 54a, 56a)을 포함하는 다층 마스크층을 나타낸다.Referring to FIG. 5, the exposed portion of the second mask layer 52 is anisotropically etched using the second photoresist layer pattern 62 as an etching mask. The anisotropic etching is performed until the first mask layer 50 is exposed. By the anisotropic etching, a second mask layer pattern 52a exposing the first mask layer 50 at the second width D1 is formed. Reference numeral 58b denotes a multilayer mask layer including the second to fourth mask layer patterns 52a, 54a, and 56a.
도 6을 참조하면, 도 5에 도시된 상기 제2 감광막 패턴(62)을 제거한 후, 상기 제2 및 제4 마스크층 패턴(52a, 56a)을 식각마스크층으로 사용하여 상기 제1 마스크층(50)의 노출된 부분을 그 아래에 형성된 상기 제2 물질막(48)이 노출될 때 까지 이방성식각한다. 이와 같은 이방성식각에 의해, 상기 제2 폭(D1)으로 상기 제2 물질막(48)을 노출시키는 제1 마스크층 패턴(50a)이 형성된다.Referring to FIG. 6, after removing the second photoresist pattern 62 shown in FIG. 5, the first and second mask layers may be formed using the second and fourth mask layer patterns 52a and 56a as etch mask layers. The exposed portion of 50) is anisotropically etched until the second material film 48 formed below is exposed. By the anisotropic etching as described above, the first mask layer pattern 50a exposing the second material layer 48 at the second width D1 is formed.
한편, 상기 제1 내지 제4 마스크층 패턴(50a, 52a, 54a, 56a)으로 구성되는 다층 마스크 패턴(58c)을 보면, 그 단면 형태가 상기 제1 및 제2 물질막(42, 48)으로 이루어지는 하부막에 형성하고자하는 다마신 패턴의 단면과 동일한 형태임을 알 수 있다. 후속 공정은 상기 다층 마스크 패턴(58c)의 프로화일을 그대로 그 아래의 물질막에 전사시키는 공정이다. 이 공정에서 상기 제1 및 제2 물질막(42, 48) 사이에 형성된 상기 식각저지막(44)이 중요한 역할을 한다.On the other hand, when looking at the multilayer mask pattern 58c composed of the first to fourth mask layer patterns 50a, 52a, 54a, 56a, the cross-sectional shape is the first and second material layers 42, 48. It can be seen that the same shape as that of the cross section of the damascene pattern to be formed on the lower layer. The subsequent process is a process of transferring the profile of the multilayer mask pattern 58c to the material film underneath. In this process, the etch stop layer 44 formed between the first and second material layers 42 and 48 plays an important role.
구체적으로, 도 7을 참조하면, 도 6의 결과물에서 상기 제2 물질막(48)의 노출된 전면을 이방성식각한다. 상기 이방성식각은 상기 식각저지막(44)이 노출될 때 까지 실시한다. 상기 이방성식각에 의해 상기 제4 마스크층 패턴(56a)과 제2 마스크층 패턴(52a)이 노출된다. 또한, 상기 제2 및 제4 마스크층(52, 56)과 상기 제2 물질막(48) 또는 상기 제1 물질막(42)은 동일한 식각율의 물질막으로 형성되므로 상기 제2 폭(D1)의 직경을 갖는 제1 콘택홀(h1)을 포함하는 제2 물질막 패턴(48a)이 형성됨과 아울러, 상기 제4 마스크층 패턴(56a)이 제거되고, 상기 제2 마스크층 패턴(52a)의 상기 제1 콘택홀(h1) 둘레에 노출된 부분이 제거된다. 이 결과, 상기 제1 콘택홀(h1)을 통해 상기 식각저지막(44)의 일부가 노출되고, 상기 제3 마스크층 패턴(54a)의 상부면 및 상기 제1 콘택홀(h1) 둘레의 상기 제1 마스크층 패턴(50a)이 노출된다.Specifically, referring to FIG. 7, the exposed front surface of the second material layer 48 is anisotropically etched from the resultant of FIG. 6. The anisotropic etching is performed until the etch stop layer 44 is exposed. The fourth mask layer pattern 56a and the second mask layer pattern 52a are exposed by the anisotropic etching. In addition, since the second and fourth mask layers 52 and 56 and the second material layer 48 or the first material layer 42 are formed of a material layer having the same etching rate, the second width D1 may be used. A second material layer pattern 48a including a first contact hole h1 having a diameter of about is formed, and the fourth mask layer pattern 56a is removed to remove the second mask layer pattern 52a. The portion exposed around the first contact hole h1 is removed. As a result, a portion of the etch stop layer 44 is exposed through the first contact hole h1, and the upper surface of the third mask layer pattern 54a and the circumference of the first contact hole h1 are formed. The first mask layer pattern 50a is exposed.
도 8은 상기 제1 물질막(42)의 콘택홀이 형성될 영역을 노출시키는 단계를 나타낸다.8 illustrates exposing a region where a contact hole of the first material layer 42 is to be formed.
구체적으로, 상기 제1 콘택홀(h1)을 통해 상기 식각저지막(44)이 노출되는 결과물 전면을 이방성식각한다. 상기 이방성식각은 상기 식각저지막(44)의 노출된 부분을 제거하기 위한 것이며, 그 아래의 상기 제1 물질막(42)이 노출될 때 까지 실시한다.Specifically, anisotropically etch the entire surface of the resultant through which the etch stop layer 44 is exposed through the first contact hole h1. The anisotropic etching is to remove the exposed portion of the etch stop layer 44, and is performed until the first material layer 42 below it is exposed.
한편, 상기 제1 및 제3 마스크층(50, 54)과 상기 식각저지막(44)은 동일한 식각율을 갖는 물질막으로 형성된다. 따라서, 상기 이방성식각에 의해 상기 제3 마스크층 패턴(54a)과 상기 제1 마스크층 패턴(50a)의 상기 제1 콘택홀(h1) 둘레의 노출된 부분과 상기 식각저지막(44)의 노출된 부분이 함께 제거된다. 이에 따라, 상기 제2 물질막 패턴(48a)의 상기 제1 콘택홀(h1) 둘레의 표면이 노출되고, 상기 제3 마스크층 패턴(54a)에 의해 덮힌 상기 제2 마스크층 패턴(52a)의 상부면이 노출된다.Meanwhile, the first and third mask layers 50 and 54 and the etch stop layer 44 are formed of material layers having the same etch rate. Therefore, an exposed portion around the first contact hole h1 of the third mask layer pattern 54a and the first mask layer pattern 50a and the etch stop layer 44 are exposed by the anisotropic etching. Parts are removed together. Accordingly, a surface around the first contact hole h1 of the second material layer pattern 48a is exposed and the second mask layer pattern 52a covered by the third mask layer pattern 54a is exposed. The top surface is exposed.
도 9는 기판(40)과 접촉되는 다마신 형태의 도전성 배선(66a)을 형성하는 단계를 나타낸다.9 illustrates a step of forming a damascene conductive wiring 66a in contact with the substrate 40.
구체적으로, 상기 제1 물질막(42)의 콘택홀 형성영역과 상기 제2 물질막 패턴(48a)의 상기 제1 콘택홀(h1) 둘레의 표면이 노출된 결과물의 전면을 이방성식각한다.Specifically, anisotropic etching is performed on the entire surface of the resultant surface in which the contact hole forming region of the first material layer 42 and the surface around the first contact hole h1 of the second material layer pattern 48a are exposed.
이때, 상기 제2 마스크층(52)과 상기 제1 및 제2 물질막(42, 48)은 동일한 식각율을 갖는 물질막으로 형성되고, 상기 제1 및 제3 마스크층(50, 54)과 상기 식각저지막(44)에 대해 낮은 식각선택비를 가진다. 즉, 상기 제1 및 제3 마스크층(50, 54)과 상기 식각저지막(44)에 비해 식각율이 높다. 따라서, 상기 이방성식각에서 상기 제2 마스크층 패턴(52a)이 식각된 후, 상기 제2 물질막 패턴(48a)의 노출된 부분이 식각되어 그 아래의 식각저지막 패턴(44a)이 노출되고, 상기 제1 물질막(42)의 노출된 부분이 식각되어 그 아래의 상기 기판(40)을 노출시키는 제2 폭(D1)의 제2 콘택홀(h2)이 상기 제1 물질막(42)에 형성될 때 까지 상기 제2 물질막 패턴(48a)은 상기 제1 마스크층 패턴(50a)에 의해, 상기 제2 콘택홀(h2)이 형성된 제1 물질막 패턴(42a)은 상기 식각저지막 패턴(44a)에 의해 보호된다. 따라서, 상기 제2 마스크층 패턴(52a)이 제거되는 동안에 상기 제1 및 제2 물질막 패턴(42a, 48a)의 노출된 부분이외의 다른 부분이 손상되는 것을 방지할 수 있다.In this case, the second mask layer 52 and the first and second material layers 42 and 48 may be formed of material layers having the same etching rate, and the first and third mask layers 50 and 54 may be formed. The etching stop layer 44 has a low etching selectivity. That is, the etching rate is higher than that of the first and third mask layers 50 and 54 and the etch stop layer 44. Therefore, after the second mask layer pattern 52a is etched in the anisotropic etching, the exposed portion of the second material layer pattern 48a is etched to expose the etch stop layer pattern 44a below it. A second contact hole h2 having a second width D1 for etching the exposed portion of the first material layer 42 to expose the substrate 40 below is formed in the first material layer 42. The second material layer pattern 48a is formed by the first mask layer pattern 50a until the second material layer pattern 48a is formed, and the first material layer pattern 42a on which the second contact hole h2 is formed is the etch stop layer pattern. Protected by 44a. Therefore, it is possible to prevent damage to portions other than the exposed portions of the first and second material layer patterns 42a and 48a while the second mask layer pattern 52a is removed.
상기 이방성식각에 의해, 상기 제2 물질막(48)에 제1 폭(D)의 창(h3)이 형성되고, 상기 제1 물질막(42)의 상기 창(h3)을 통해 노출되는 부분에 상기 제1 폭(D)보다 좁은 제2 폭(D1)의 제2 콘택홀(h2)이 형성된다. 결과적으로, 상기 제1 및 제2 물질막(42, 44)에 다마신 형태의 패턴 형성영역이 형성된다.By the anisotropic etching, a window h3 having a first width D is formed in the second material film 48, and a portion exposed through the window h3 of the first material film 42 is formed. A second contact hole h2 having a second width D1 narrower than the first width D is formed. As a result, a pattern formation region in the form of damascene is formed on the first and second material layers 42 and 44.
계속해서, 제1 마스크층 패턴(50a)이 덮혀있는 결과물 상에 상기 제2 콘택홀(h2)과 상기 창(h3)을 채우는 도전성 물질층(미도시)을 형성한다. 상기 도전성 물질층의 전면을 평탄화하여 상기 제1 마스크층 패턴(50a)을 노출시킨다. 이 결과, 상기 제2 콘택홀(h2)을 통해서 상기 기판(40)과 접촉되는 다마신 형태의 도전성 배선(66a)이 형성된다. 상기 도전성 물질층은 알루미늄(Al)층, 알루미늄 합금(Al-alloy)층, 구리(Cu)층, 금(Au)층, 은(Ag)층, 텅스텐(W)층 및 몰리브데늄(Mo)층으로 이루어진 군중 선택된 어느 하나로 형성한다.Subsequently, a conductive material layer (not shown) filling the second contact hole h2 and the window h3 is formed on the resultant portion covered with the first mask layer pattern 50a. The entire surface of the conductive material layer is planarized to expose the first mask layer pattern 50a. As a result, a damascene conductive wiring 66a is formed in contact with the substrate 40 through the second contact hole h2. The conductive material layer is an aluminum (Al) layer, an aluminum alloy (Al-alloy) layer, a copper (Cu) layer, a gold (Au) layer, a silver (Ag) layer, a tungsten (W) layer and molybdenum (Mo) Form a crowd consisting of layers selected one.
도시하지는 않았지만, 상기 도전성 물질층을 형성하기에 앞서, 상기 제2 콘택홀(h2) 및 상기 창(h3)의 내면 전체에 장벽층(barrier layer)을 형성할 수 있다. 이 경우, 상기 장벽층은 금속 나이트라이드층이나 실리사이드층으로 형성할 수 있다.Although not shown, a barrier layer may be formed on the entire inner surface of the second contact hole h2 and the window h3 prior to forming the conductive material layer. In this case, the barrier layer may be formed of a metal nitride layer or a silicide layer.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기 보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 상기한 제1 및 제2 물질막을 다른 물질로 구성하거나 상기 제1 및 제2 물질막외에 더 많는 물질막을 추가하고 각 물질막 사이에 식각저지막을 추가하는 변형 실시예나 상기 다층 마스크층을 더 많은 수의 마스크층으로 구성할 뿐만 아니라 구성하는 마스크층 간의 식각선택비가 적절하게 조절하는 변형실시예가 구현할 수 있음은 명백하다. 따라서, 본 발명의 범위는 상술한 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 하는 것이 바람직하다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art may compose the first and second material films as other materials, or add more material films in addition to the first and second material films, and between the material films. It is apparent that a modified embodiment in which an etch stop layer is added or a modified embodiment in which the multilayer mask layer is configured not only with a larger number of mask layers but also with an etch selectivity between the constituent mask layers can be appropriately adjusted. Therefore, it is preferable that the scope of the present invention should be determined by the technical spirit described in the claims rather than by the above-described embodiments.
상술한 바와 같이, 본 발명은 다마신 공정을 이용한 도전성 배선을 구비하는 반도체 장치 및 그 제조방법에 관한 것으로 기판 상에 순차적으로 적층된 제1 및 제2 물질막에 각각 상기 기판을 노출시키는 콘택홀 및 상기 콘택홀과 그 둘레의 상기 제1 물질막을 노출시키는 창을 구비하고, 상기 제1 및 제2 물질막 사이에 상기 제1 물질막의 윗면을 덮는 식각저지막을 구비하며, 상기 제2 물질막의 윗면에 마스크층을 구비한다. 이와 같이, 상기 제1 및 제2 물질막의 윗면이 각각 식각저지막 및 마스크층으로 덮여 있어, 상기 제1 및 제2 물질막 각각에 상기 콘택홀 및 상기 창을 형성하는 동안에 상기 제1 및 제2 물질막의 다른 부분이 손상되는 것을 방지할 수 있는 잇점이 있다. 이러한 잇점은 상기 콘택홀 및 창으로 이루어진 다마신 패턴 형성영역을 형성하기 위해 상기 제1 및 제2 물질막을 패터닝하는 과정에서 상기 식각저지막 및 상기 제1 및 제2 물질막의 식각율을 고려하여 구성한 다층 마스크층을 사용함으로써 나타난다. 이와 같은 다층 마스크층을 사용함으로써, 상기 콘택홀 및 상기 창을 형성하는 동안내내 상기 제1 및 제2 물질막의 다른 부분이 상기 다층 마스크층을 순차적으로 제거하는 공정에 노출되는 것을 방지하여 최종적으로 상기 콘택홀 및 창이 형성되는 영역이외의 다른 부분이 손상되는 것을 방지할 수 있다.As described above, the present invention relates to a semiconductor device having a conductive wiring using a damascene process, and a method of manufacturing the same, wherein the contact hole exposes the substrate to the first and second material films sequentially stacked on the substrate, respectively. And a window for exposing the contact hole and the first material film around the contact hole, the etch stop film covering the top surface of the first material film between the first and second material films, and the top surface of the second material film. The mask layer is provided. As described above, upper surfaces of the first and second material films may be covered with an etch stop film and a mask layer, respectively, to form the contact holes and the windows in the first and second material films, respectively. There is an advantage that can prevent other parts of the material film from being damaged. This advantage is configured in consideration of the etch rate of the etch stop layer and the first and second material layer in the process of patterning the first and second material layer to form a damascene pattern formation region consisting of the contact hole and the window. It is shown by using a multilayer mask layer. By using such a multilayer mask layer, the other portions of the first and second material films are prevented from being sequentially exposed to the process of sequentially removing the multilayer mask layer throughout the formation of the contact hole and the window, thereby finally Damage to parts other than the area where the contact hole and the window are formed can be prevented.
Claims (21)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050455A KR20000033546A (en) | 1998-11-24 | 1998-11-24 | Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050455A KR20000033546A (en) | 1998-11-24 | 1998-11-24 | Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000033546A true KR20000033546A (en) | 2000-06-15 |
Family
ID=19559491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050455A KR20000033546A (en) | 1998-11-24 | 1998-11-24 | Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000033546A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356476B1 (en) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | Method of forming a inter-metal dielectric layer in a damascene process |
| KR100386159B1 (en) * | 2001-02-16 | 2003-06-02 | 동부전자 주식회사 | Method for providing a multi layer in a semiconductor device by using laser interferometer |
| KR100393968B1 (en) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | method for forming dual damascene of semiconductor device |
| KR100421155B1 (en) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| KR100442867B1 (en) * | 2001-12-07 | 2004-08-02 | 삼성전자주식회사 | Method for forming dual damascene structure in semiconductor device |
| KR100473513B1 (en) * | 2001-02-28 | 2005-03-08 | 인터내셔널 비지네스 머신즈 코포레이션 | Method for dual-damascene patterning of low-k interconnects using spin-on distributed hardmask |
| KR100489313B1 (en) * | 2000-12-20 | 2005-05-17 | 토쿄오오카코교 가부시기가이샤 | Protective coating composition for dual damascene process |
| KR100861289B1 (en) * | 2002-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for manufacturing metal line in semiconductor device |
| KR100866121B1 (en) * | 2002-06-29 | 2008-10-31 | 주식회사 하이닉스반도체 | Method for forming metal line of semiconductor device |
-
1998
- 1998-11-24 KR KR1019980050455A patent/KR20000033546A/en not_active Application Discontinuation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100356476B1 (en) * | 1999-12-29 | 2002-10-18 | 주식회사 하이닉스반도체 | Method of forming a inter-metal dielectric layer in a damascene process |
| KR100421155B1 (en) * | 2000-06-15 | 2004-03-03 | 사이프레스 세미컨덕터 코포레이션 | Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer |
| KR100489313B1 (en) * | 2000-12-20 | 2005-05-17 | 토쿄오오카코교 가부시기가이샤 | Protective coating composition for dual damascene process |
| KR100393968B1 (en) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | method for forming dual damascene of semiconductor device |
| KR100386159B1 (en) * | 2001-02-16 | 2003-06-02 | 동부전자 주식회사 | Method for providing a multi layer in a semiconductor device by using laser interferometer |
| KR100473513B1 (en) * | 2001-02-28 | 2005-03-08 | 인터내셔널 비지네스 머신즈 코포레이션 | Method for dual-damascene patterning of low-k interconnects using spin-on distributed hardmask |
| KR100442867B1 (en) * | 2001-12-07 | 2004-08-02 | 삼성전자주식회사 | Method for forming dual damascene structure in semiconductor device |
| KR100861289B1 (en) * | 2002-06-29 | 2008-10-01 | 주식회사 하이닉스반도체 | Method for manufacturing metal line in semiconductor device |
| KR100866121B1 (en) * | 2002-06-29 | 2008-10-31 | 주식회사 하이닉스반도체 | Method for forming metal line of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE38753E1 (en) | Interconnect structure and method for forming the same | |
| US6445073B1 (en) | Damascene metallization process and structure | |
| JP4105023B2 (en) | Method of forming dual damascene wiring using low dielectric constant insulating film | |
| US6197696B1 (en) | Method for forming interconnection structure | |
| KR20010053487A (en) | Misalignment tolerant techniques for dual damascene fabrication | |
| US20020106889A1 (en) | Slot via filled dual damascene structure without middle stop layer and method for making the same | |
| KR20000033546A (en) | Semiconductor device having conductive lines formed by damascene process, and manufacturing method thereof | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| US6803314B2 (en) | Double-layered low dielectric constant dielectric dual damascene method | |
| KR100614782B1 (en) | A process for manufacturing an integrated circuit including a dual- damascene structure and an integrated circuit | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| US6429116B1 (en) | Method of fabricating a slot dual damascene structure without middle stop layer | |
| KR20000013571A (en) | Manufacturing method of multiple wiring in a semiconductor device | |
| KR100497776B1 (en) | Multi-layer fabrication technique for semiconductor device | |
| US6391766B1 (en) | Method of making a slot via filled dual damascene structure with middle stop layer | |
| KR0137434B1 (en) | Semiconductor device & process for manufacturing the same | |
| KR100324020B1 (en) | Metal wiring formation method of semiconductor device | |
| KR20010066380A (en) | Method for forming semiconductor device with multi-layered metal line | |
| KR100443522B1 (en) | Method for manufacturing semiconductor device using multilayer oxide patterns | |
| KR100387254B1 (en) | Method of manufacturing a metal wiring in a semiconductor device | |
| KR100265972B1 (en) | Method for forming mutilayer og semiconductor device | |
| KR100450238B1 (en) | Fabrication method of semiconductor device | |
| KR0151054B1 (en) | Method for interlayer connection for semiconductor device | |
| JP2000114375A (en) | Manufacture of semiconductor device | |
| KR20000060956A (en) | Method of Fabricating a Semiconductor Device Including Air Gap as a Interlayer Dielectric and Semiconductor Device Fabricated using thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |