KR20000028463A - Data transmitting device in serial method - Google Patents
Data transmitting device in serial method Download PDFInfo
- Publication number
- KR20000028463A KR20000028463A KR1019980046683A KR19980046683A KR20000028463A KR 20000028463 A KR20000028463 A KR 20000028463A KR 1019980046683 A KR1019980046683 A KR 1019980046683A KR 19980046683 A KR19980046683 A KR 19980046683A KR 20000028463 A KR20000028463 A KR 20000028463A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- random signal
- clock
- transmitting
- random
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
본 발명은 데이터 송수신 장치에 관한 것으로서, 특히 디바이스들간의 데이터를 시리얼(Serial) 방식으로 송수신하여 인터페이스할 경우 클럭의 속도를 낮추어 데이터의 전송 속도를 높이기 위한 시리얼 방식의 데이터 송수신 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission and reception apparatus, and more particularly, to a data transmission and reception apparatus of a serial method for increasing a data transmission speed by lowering a clock speed when interfacing data between devices in a serial manner.
일반적으로, 디바이스(device)들간의 데이터 전송 방식에는 데이터선의 분류에 따라 패러렐 전송(Parallel Transmission) 방식과 시리얼 전송(Serial Transmisson)방식으로 나눌 수 있다.In general, a data transmission method between devices may be divided into a parallel transmission method and a serial transmission method according to classification of data lines.
이 때, 패러렐 전송 방식은 문자 또는 그밖의 데이터를 구성하는 비트군을 동시에 병렬 전송하는 것 즉, 복수의 데이터선을 사용하여 수 비트의 데이터를 동시에 보내는 방식을 말하고, 시리얼 전송 방식은 동일의 전신 또는 자료 신호를 구성하는 신호 요소를 시계열적으로 하나의 회로에 순차 전송하는 것으로서 하나의 데이터선을 사용하여 1비트씩 보내는 것을 말한다.In this case, the parallel transmission method refers to a parallel transmission of a group of bits constituting a character or other data at the same time, that is, a method of simultaneously transmitting several bits of data using a plurality of data lines. Alternatively, the signal elements constituting the data signal are sequentially transmitted to one circuit in time series, and one bit is transmitted using one data line.
따라서, 패러렐 전송 방식으로 데이터를 전송하는 경우 1회 전송에 걸리는 시간이 동일하고 데이터선의 수가 많을수록 시리얼 전송 방식에 비하여 데이터를 고속으로 보낼 수 있다.Therefore, when data is transmitted in the parallel transmission method, the time required for one transmission is the same, and the larger the number of data lines, the faster the data can be transmitted than the serial transmission method.
시리얼 전송 방식으로 데이터를 전송하는 경우는 패러렐 전송 방식에 비하여 배선의 수가 적어 그만큼 저가격화할 수 있는 이점이 있다. 특히, 원거리의 전송에서는 케이블 하나의 가격이 아주 높아지기 때문에 시리얼 전송 방식을 이용하며, 근거리에서도 고속성이 요구되지 않는다면 시리얼 전송 방식을 이용하는 경우도 있다.In the case of data transmission in the serial transmission method, compared to the parallel transmission method, the number of wires is smaller, which is advantageous in that the price can be reduced. In particular, the long distance transmission uses a serial transmission method because the cost of one cable is very high, and if the high speed is not required even in a short distance, the serial transmission method may be used.
한편, 데이터 전송에서는 데이터를 보내는 송신측과 데이터를 수신하는 수신측에서 타이밍을 맞추면서 전송할 필요가 있다. 시리얼 전송 방식 및 패러렐 전송 방식 모두 차례로 데이터를 전송하기 때문에 1회의 데이터 전송마다 타이밍을 맞출 필요가 있는 바, 이런 경우 다음과 같은 두가지 경우가 이용되고 있다.On the other hand, in data transmission, it is necessary to transmit while making a timing match with the sending side which sends data, and the receiving side which receives data. Since both the serial transmission method and the parallel transmission method transmit data in sequence, it is necessary to adjust the timing for each data transmission. In this case, two cases are used.
하나는 어느 디바이스에서든지 한쪽의 디바이스에서 상대 디바이스에서 발생하는 타이밍 신호인 클럭(clock)에 따르는 방식인 동기식(Syncronous)과 송신측과 수신측이 대등한 입장에서 제어 신호를 서로 보내어 타이밍을 맞추는 방법 즉, 클럭을 따르지 않는 비동기식(Asyncronous)이 이용되고 있다.One method is to synchronize the timing by sending control signals to each other in a synchronous manner, which is a method according to a clock which is a timing signal generated from a counterpart device in one device. Asyncronous is used, which does not follow the clock.
상기한 바와 같은 디바이스들간의 데이터 데이터 전송 방식중 동기식 시리얼 전송 방식에 있어서 고속(high speed)으로 데이터를 인터페이스하는 경우 전송로상의 높은 클럭 주파수에 의하여 지터링(jittering)과 같은 노이즈가 발생하여 전송에 에러가 발생한다. 따라서, 송신측에서는 전송되는 클럭 속도를 낮추어 즉, 클럭을 변형하여 수신측으로 전송할 수 있도록 한다.When data is interfaced at high speed in the synchronous serial transmission method among the data data transmission methods as described above, noise such as jittering occurs due to the high clock frequency on the transmission path. An error occurs. Therefore, the transmitting side lowers the transmitted clock speed, that is, the clock can be modified and transmitted to the receiving side.
도 1은 시리얼 방식으로 데이터를 송신할 때 상기한 바와 같은 전송로상의 높은 클럭 주파수로 인해 발생하는 에러를 방지하도록 클럭 속도를 낮추어 전송하는 데이터 전송 장치의 구성을 나타낸 블록도이고, 도 2는 데이터 및 클럭의 파형도로서, 도 1과 도 2를 참조하여 클럭 속도를 낮추어 노이즈를 감소시켜 데이터를 전송하기 위한 장치의 구체적인 동작 설명을 한다.FIG. 1 is a block diagram showing a configuration of a data transmission apparatus for transmitting data at a lower clock speed to prevent an error caused by a higher clock frequency on a transmission path as described above when transmitting data in a serial manner. FIG. 1 and 2, a detailed operation of the apparatus for transmitting data by reducing clock speed and reducing noise will be described with reference to FIGS. 1 and 2.
즉, 인코더(10)는 도 2에 도시된 바와 같은 소정의 데이터(dataA)와 클럭(CLKA)이 입력되면 입력 변수가 홀수개의 1을 갖고 있으면 1이 되도록 하는 exclusive-OR(XOR)를 수행하여 dataA′,CLKA′를 디코더(20)단으로 전송한다.That is, the encoder 10 performs an exclusive-OR (XOR) such that when the predetermined data dataA and the clock CLKA as shown in FIG. 2 are inputted, the input variable becomes 1 when the input variable has an odd number of 1s. Data A 'and CLKA' are transmitted to the decoder 20 stage.
동 도면에서 알 수 있는 바와 같이, dataA가 0이고 CLKA가 0인 경우 exclusive-OR(XOR)시키면 0이되고, dataA가 1이고 CLKA가 0인 경우 exclusive-OR(XOR)시키면 0으로 되는 인코더(10)의 인코딩 동작을 수행하고, 인코딩된 신호 즉, CLKA′와 같은 파형이 디코더(20)로 전송된다.As can be seen from the figure, when dataA is 0 and CLKA is 0, it becomes 0 when exclusive-OR (XOR). When dataA is 1 and CLKA is 0, it becomes 0 when exclusive-OR (XOR) ( 10, and an encoded signal, that is, a waveform such as CLKA 'is transmitted to the decoder 20.
그리고, 디코더(20)는 입력되는 데이터(dataA′)와 클럭(CLKA′)를 디코딩 즉, 원래 신호로 복원하여 해당 디바이스로 전송한다.The decoder 20 decodes the input data dataA 'and the clock CLKA', that is, restores the original signal to the corresponding device.
그러나, 상기한 바와 같이 입력 데이터(dataA)와 클럭(CLKA)을 exclusive-OR(XOR)시켜 원래의 클럭 속도보다 클럭 속도를 낮추어 송신하는 방법의 경우 동일 데이터 예를 들어, 입력 데이터(dataA)와 클럭(CLKA)을 exclusive-OR(XOR)시킨 CLKA′에서보면 0000 또는 111과 같이 동일 데이터가 연속적으로 발생하는 구간에 대해서는 클럭 속도가 동일하게 유지 즉, 클럭이 변형 전이나 변형 후나 동일하게 유지되는 문제점이 있었다.However, in the case of transmitting the data at a lower clock speed than the original clock speed by exclusive-OR (XOR) the input data dataA and the clock CLKA as described above, the same data, for example, the input data dataA In the CLKA 'where the clock CLKA is exclusive-OR (XOR), the clock speed remains the same for a section in which the same data is continuously generated, such as 0000 or 111. That is, the clock remains the same before or after deformation. There was a problem.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 원래의 클럭 속도보다 낮은 클럭 속도로 데이터를 전송하기 위하여 원래의 데이터와 클럭을 exclusive-OR 시 동일 데이터 구간이 연속적으로 발생하지 않도록 하므로써, 데이터의 전송 속도를 향상시키기 위한 시리얼 전송 방식의 데이터 송수신 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to continuously generate the same data interval when exclusive-OR the original data and the clock to transmit data at a lower clock speed than the original clock speed. The present invention provides a data transmission / reception apparatus of a serial transmission method for improving the data transmission speed.
전술한 목적을 달성하기 위한 본 발명은, 각각의 디바이스들을 인터페이스하기 위하여 시리얼 방식으로 데이터를 송수신하는 장치에 있어서, 상기 디바이스 각각의 데이터 송신 수단은, 랜덤 신호를 발생하는 램덤 신호 발생기; 인에이블 신호에 따라 상기 랜덤 신호 발생기에서 랜덤 신호를 발생하도록 제어하는 랜덤 신호 제어부; 상기 랜덤 신호 제어부에서 제공되는 상기 랜덤 신호와 원래 데이터를 혼합하여 제공하는 혼합부; 상기 혼합부에서 제공되는 혼합 신호와 클럭을 인코딩하여 해당 인터페이스 디바이스로 전송하는 인코더; 상기 디바이스 각각의 데이터 수신 수단은, 상기 해당 인터페이스 디바이스의 송신 수단으로부터 인코딩되어 전송되는 클럭을 재생하는 클럭 재생부; 상기 해당 인터페이스 디바이스의 송신 수단으로부터 전송되는 혼합 신호중 원래 데이터를 재생하는 데이터 재생부; 상기 데이터 재생부의 데이터 재생을 위한 랜덤 신호를 인에이블 신호에 따라 발생하도록 제어하는 랜덤 신호 발생부; 상기 랜덤 신호 발생부로 랜덤 신호를 발생하는 랜덤 신호 발생기를 포함하도록 구성된다.According to an aspect of the present invention, there is provided an apparatus for transmitting and receiving data in a serial manner for interfacing respective devices, comprising: a random signal generator for generating a random signal; A random signal controller configured to control the random signal generator to generate a random signal according to an enable signal; A mixing unit for mixing and providing the random signal and the original data provided from the random signal controller; An encoder for encoding a mixed signal and a clock provided by the mixing unit and transmitting the encoded signal to a corresponding interface device; The data receiving means of each device comprises: a clock reproducing unit for reproducing a clock that is encoded and transmitted from a transmitting means of the corresponding interface device; A data reproducing unit for reproducing original data among the mixed signals transmitted from the transmitting means of the interface device; A random signal generator for controlling to generate a random signal for reproducing data according to an enable signal; The random signal generator is configured to include a random signal generator for generating a random signal.
도 1은 일반적인 시리얼 방식의 데이터 전송 장치의 구성을 나타낸 블록도이고,1 is a block diagram showing the configuration of a general serial data transmission apparatus;
도 2는 데이터 및 클럭의 파형도이고,2 is a waveform diagram of data and clock,
도 3은 본 발명에 따른 시리얼 방식의 데이터를 송수신하기 위한 장치의 구성을 나타낸 블록도이다.3 is a block diagram showing the configuration of an apparatus for transmitting and receiving serial data according to the present invention.
〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>
10, 140 : 인코더 100 : 송신 수단10, 140: encoder 100: transmission means
200 : 수신 수단 101, 240 : 랜덤 신호 발생기200: receiving means 101, 240: random signal generator
120, 230 : 랜덤 신호 제어부120, 230: random signal controller
130 : 혼합부 210 : 클럭 재생부130: mixing unit 210: clock playback unit
220 : 데이터 재생부220: data playback unit
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.
도 3은 본 발명에 따른 시리얼 방식의 데이터 송수신 장치의 구성을 나타낸 블록도로서, 인터페이스하기 위한 해당 디바이스로 데이터를 송신하는 수단(100)은 랜덤 신호 발생기(110), 랜덤 신호 발생부(120), 혼합부(130), 인코더(140)로 구성되고, 해당 디바이스의 데이터 수신 수단(200)은 클럭 재생부(210), 데이터 재생부(220), 랜던 신호 제어부(230), 랜덤 신호 발생기(240)로 구성된다.3 is a block diagram showing the configuration of a serial data transmission and reception apparatus according to the present invention. The means 100 for transmitting data to a corresponding device for interfacing includes a random signal generator 110 and a random signal generator 120. , The mixing unit 130 and the encoder 140, and the data receiving unit 200 of the device includes a clock reproducing unit 210, a data reproducing unit 220, a random signal control unit 230, and a random signal generator ( 240).
상기한 바와 같은 구성 부재를 토대로하여 본 발명에 따른 시리얼 방식의 데이터 송수신 장치의 구체적인 동작 설명을 한다.A detailed operation of the serial data transmission and reception apparatus according to the present invention will be described based on the above-described structural members.
우선 각 디바이스들간의 인터페이스를 위한 데이터 전송에 있어서 해당 디바이스로 데이터를 전송하기 위한 과정은 다음과 같다.First, in the data transmission for the interface between the devices, the process for transmitting data to the corresponding device is as follows.
랜덤 신호 발생기(110)는 후술하는 설명에서 알 수 있는 바와 같이 랜덤 신호를 랜덤 신호 제어부(120)로 제공한다. 이 때, 랜덤 신호 발생기(110)는 디지탈 데이터를 랜덤하게 발생하도록 구성되는 바, 이 기술 분야에 통상의 지식을 가진 자라면 용이하게 이해할 수 있으므로 구체적인 동작 설명은 생략한다.The random signal generator 110 provides a random signal to the random signal controller 120 as described below. At this time, since the random signal generator 110 is configured to randomly generate digital data, those skilled in the art can easily understand the detailed description of the operation.
랜덤 신호 제어부(120)는 랜덤 신호 발생기(110)에서 제공되는 랜덤 신호를 인에이블 신호(enable signal)에 따라 혼합부(130)로 제공하는 바, 혼합부(130)에서 랜덤 신호와 원래 데이터 즉, dataA를 혼합할 수 있도록 랜덤 신호를 혼합부(130)로 제공한다. 즉, 랜덤 신호 제어부(120)는 AND 게이트 논리 소자로 이루어져 인에이블 신호가 뜰 때마다 랜덤 신호 발생기(110)에서 제공되는 랜덤 신호를 혼합부(130)로 제공한다.The random signal controller 120 provides the random signal provided by the random signal generator 110 to the mixer 130 according to an enable signal. The random signal and the original data are mixed in the mixer 130. In order to mix dataA, a random signal is provided to the mixing unit 130. That is, the random signal controller 120 is composed of an AND gate logic element to provide the mixing unit 130 with a random signal provided by the random signal generator 110 whenever an enable signal is displayed.
그리고, 혼합부(130)는 랜덤 신호 제어부(120)에서 제공되는 랜덤 신호와 원래 데이터 즉, dataA를 혼합하여 인코더(140)로 제공하는 바, 랜던 신호 제어부(120)에서 제공되는 랜덤 신호와 원래 데이터를 exclusive-OR시킨 데이터 즉, dataA′를 인코더(140)로 제공한다. 상기한 혼합부(130)의 데이터 혼합 과정은 원래 데이터 즉, dataA 열의 하이(High), 로우(Low)의 발생 빈도를 균일하게 만들어 후술하는 인코더(140)로 제공하는 바, 이는 인코더(140)에서 exclusive-OR할 때 클럭의 동일 데이터가 연속적으로 발생하는 것을 방지하도록 하는 역할을 수행한다.In addition, the mixing unit 130 mixes the random signal provided from the random signal controller 120 with the original data, that is, dataA, and provides the encoder 140 to the encoder 140. The random signal provided from the random signal controller 120 and the original signal are mixed with each other. The data obtained by exclusive-ORing the data, that is, dataA 'is provided to the encoder 140. The data mixing process of the mixing unit 130 is provided to the encoder 140, which will be described later, by uniformly generating the original data, that is, the high and low frequencies of the dataA column. This function prevents the same data of the clock from occurring continuously when exclusive-OR in.
따라서, 인코더(140)는 혼합부(130)의 exclusive-OR 과정에 의해 원래 데이터(dataA)와 랜덤 신호를 혼합한 혼합 신호(dataA′)와 이 혼합 신호(dataA′)와 클럭을 exclusive-OR시킨 변형된 클럭(CLK′)를 해당 디바이스의 수신단으로 전송한다.Accordingly, the encoder 140 exclusive-ORs the mixed signal dataA 'and the mixed signal dataA' and the clock by mixing the original data dataA and the random signal by the exclusive-OR process of the mixing unit 130. The modified clock CLK 'is transmitted to the receiver of the corresponding device.
한편, 인터페이스하기 위한 해당 디바이스 수신단의 클럭 재생부(210)는 해당 디바이스 송신단의 인코더(140)로부터 인코딩되어 제공되는 데이터로부터 클럭(CLKA)을 재생하여 제공한다. 즉, 클럭 재생부(210)의 클럭 재생은 송신단의 인코더(140)로부터 전송되는 데이터 즉, 혼합 신호(dataA′)와 변형 클럭(CLK′)을 exclusive-OR시켜 원래의 클럭(CLKA)을 재생하여 제공하고, 혼합 신호(dataA′)는 데이터 재생부(220)로 제공된다.Meanwhile, the clock reproducing unit 210 of the corresponding device receiving end for interfacing reproduces and provides a clock CLKA from data provided after being encoded by the encoder 140 of the corresponding device transmitting end. That is, the clock regeneration of the clock regeneration unit 210 reproduces the original clock CLKA by exclusive-ORing the data transmitted from the encoder 140 of the transmitter, that is, the mixed signal dataA 'and the modified clock CLK'. The mixed signal dataA 'is provided to the data reproducing unit 220.
데이터 재생부(220)는 클럭 재생부(210)에서 제공되는 혼합 신호(dataA′)와 랜덤 신호 제어부(230)에서 제공되는 랜덤 신호를 exclusive-OR하여 원래의 데이터 즉, dataA를 복원한다. 그리고, 랜덤 신호 제어부(230)는 랜덤 신호 발생기(240)에서 제공되는 랜덤 신호를 인에이블 신호에 따라 데이터 재생부(220)로 제공하도록 한다. 이 때, 랜덤 신호 제어부(230)는 해당 디바이스 송신단의 랜덤 신호 제어부(120)와 동일한 구성 즉, AND 게이트 논리 소자로 이루어져 인에이블 신호가 뜰 때마다 랜덤 신호 발생기(240)에서 제공되는 랜덤 신호를 데이터 재생부(220)로 제공하도록구성된다.The data regenerator 220 exclusively ORs the mixed signal dataA ′ provided by the clock regenerator 210 and the random signal provided by the random signal controller 230 to restore original data, that is, dataA. In addition, the random signal controller 230 may provide a random signal provided from the random signal generator 240 to the data reproducing unit 220 according to the enable signal. At this time, the random signal controller 230 is composed of the same configuration as that of the random signal controller 120 of the corresponding device transmitter, that is, AND gate logic element so that the random signal provided by the random signal generator 240 whenever the enable signal is displayed. It is configured to provide to the data reproducing unit 220.
이상에서 설명한 바와 같이, 시리얼 방식으로 각 디바이스간을 인터페이스 하고자 할 경우, 클럭 속도를 낮추기 위하여 원래의 데이터와 클럭을 exclusive-OR 시 동일 클럭 구간이 연속적으로 발생하지 않도록 하기 위한 방법으로 원래의 데이터와 클럭을 인코딩 즉, exclusive-OR하기 전에 원래의 데이터와 랜덤 데이터를 exclusive-OR하여 혼합하므로써, 원래 데이터열의 하이, 로우의 발생 빈도를 균일하게 하여 클럭 속도가 감소되고 따라서 데이터 전송 속도를 향상시키는 효과를 제공하게 된다.As described above, when interfacing between devices in a serial manner, the original clock and the clock do not occur continuously in the same clock period when exclusive-OR the clock to lower the clock speed. By exclusive-OR mixing the original data and the random data before encoding the clock, that is, exclusive-OR, the frequency of occurrence of high and low of the original data stream is uniform, thereby reducing the clock speed and thus improving the data transmission speed. Will be provided.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046683A KR20000028463A (en) | 1998-10-31 | 1998-10-31 | Data transmitting device in serial method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980046683A KR20000028463A (en) | 1998-10-31 | 1998-10-31 | Data transmitting device in serial method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000028463A true KR20000028463A (en) | 2000-05-25 |
Family
ID=19556823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980046683A KR20000028463A (en) | 1998-10-31 | 1998-10-31 | Data transmitting device in serial method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000028463A (en) |
-
1998
- 1998-10-31 KR KR1019980046683A patent/KR20000028463A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0228214B1 (en) | Apparatus and associated method for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US5307409A (en) | Apparatus and method for fault detection on redundant signal lines via encryption | |
| CA1254277A (en) | Digital communication system including an error correcting encoder/decoder and a scrambler/descrambler | |
| US4542420A (en) | Manchester decoder | |
| US5079770A (en) | Apparatus and associated methods for converting serial data pattern signals transmitted or suitable for transmission over a high speed synchronous serial transmission media, to parallel pattern output signals | |
| US5530390A (en) | Random clock generating circuit and method for control of electrical systems thereof | |
| JPS5811780B2 (en) | Digital data transmission method | |
| US4740998A (en) | Clock recovery circuit and method | |
| US3962647A (en) | Biphase waveform generator using shift registers | |
| EP0477916A2 (en) | Clock generating apparatus, data transmitting/receiving apparatus and data transmitting/receiving method | |
| KR20000028463A (en) | Data transmitting device in serial method | |
| GB2355376A (en) | Transmitter and synchronous receiver for CIMT encoded data | |
| US6380873B1 (en) | Method for reducing radio frequency emissions on high-speed serial buses | |
| KR20000028472A (en) | Device for parallel transmitting and receiving data | |
| US4788605A (en) | Receive Manchester clock circuit | |
| US7133356B2 (en) | Method and apparatus for reducing EMI emissions | |
| JPS596647A (en) | Method for synchronizing transmission of serial data | |
| JPS5814104B2 (en) | Information transmission method | |
| CN101340422A (en) | Signal encoder and decoder | |
| JPH10136034A (en) | Method for transmitting binary data flow | |
| JPH07245630A (en) | High speed data transmission system | |
| RU2214061C2 (en) | Data transfer device | |
| US5268931A (en) | Data communication system | |
| JPS6048939B2 (en) | Data transmission method | |
| KR100300865B1 (en) | High speed synchronous serial communication system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |